JP4637114B2 - How to simulate reticle layout data, inspect reticle layout data, and generate an inspection process for reticle layout data - Google Patents
How to simulate reticle layout data, inspect reticle layout data, and generate an inspection process for reticle layout data Download PDFInfo
- Publication number
- JP4637114B2 JP4637114B2 JP2006542845A JP2006542845A JP4637114B2 JP 4637114 B2 JP4637114 B2 JP 4637114B2 JP 2006542845 A JP2006542845 A JP 2006542845A JP 2006542845 A JP2006542845 A JP 2006542845A JP 4637114 B2 JP4637114 B2 JP 4637114B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- reticle
- layout data
- printability
- reticle layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 259
- 230000008569 process Effects 0.000 title claims description 133
- 238000007689 inspection Methods 0.000 title claims description 106
- 238000004088 simulation Methods 0.000 claims description 59
- 238000004519 manufacturing process Methods 0.000 claims description 56
- 230000035945 sensitivity Effects 0.000 claims description 44
- 230000007547 defect Effects 0.000 claims description 42
- 230000008859 change Effects 0.000 claims description 14
- 238000000605 extraction Methods 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 81
- 239000000463 material Substances 0.000 description 19
- 239000010410 layer Substances 0.000 description 17
- 230000003287 optical effect Effects 0.000 description 17
- 238000013461 design Methods 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 13
- 238000012552 review Methods 0.000 description 12
- 238000010894 electron beam technology Methods 0.000 description 11
- 230000002950 deficient Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000004422 calculation algorithm Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 2
- 238000001015 X-ray lithography Methods 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 244000132059 Carica parviflora Species 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- SJKRCWUQJZIWQB-UHFFFAOYSA-N azane;chromium Chemical compound N.[Cr] SJKRCWUQJZIWQB-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000012634 optical imaging Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000002165 resonance energy transfer Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
- G03F1/84—Inspecting
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、一般に、レチクル・レイアウト・データをシミュレートし、レチクル・レイアウト・データを検査し、レチクル・レイアウト・データの検査プロセスを生成するためのコンピュータで実施する方法に関するものである。いくつかの実施態様は、レチクル・レイアウト・データにおける第2の領域の印刷適性よりも、プロセス・パラメータの変化に影響されやすい印刷適性を備えた、レチクル・レイアウト・データにおける第1の領域を識別することを含む、コンピュータで実施される方法に関するものである。 The present invention generally relates to a computer-implemented method for simulating reticle layout data, inspecting reticle layout data, and generating an inspection process for reticle layout data. Some embodiments identify a first region in reticle layout data that has printability that is more susceptible to changes in process parameters than printability of a second region in reticle layout data. And a computer-implemented method.
下記の説明と例は、このセクションにそれらが含まれることにより、先行技術であると認められるわけではない。 The following description and examples are not admitted to be prior art by virtue of their inclusion in this section.
集積回路(IC)の設計には、ある特定機能を実施するように構成され、結合された個別デバイスを含む基本設計を生成することが必要とされる。ICがますます複雑化するにつれて、ICの設計も複雑性を増している。例えば、ICは、一般に、寸法を小さくし、回路密度を高くして、ICの速度と他の特性を向上させるように設計される。 Integrated circuit (IC) design requires the creation of a basic design that includes individual devices that are configured and coupled to perform certain functions. As ICs become more and more complex, IC designs are becoming more complex. For example, ICs are generally designed to reduce dimensions and increase circuit density to improve IC speed and other characteristics.
IC設計は、コンピュータによる電子回路の設計自動化(EDA)、コンピュータ支援設計(CAD)、他のIC設計ソフトウェアのような、当該技術において既知の任意の方法またはシステムを利用して開発することが可能である。こうした方法とシステムを利用して、IC設計から回路パターン・データベースを生成することが可能である。各種IC層のレイアウトを表わすデータを利用して、複数のレチクルに関するレイアウトを決定することが可能である。レチクルまたは「マスク」は、リソグラフィ・プロセスにおいてウェーハ上のレジストにパターンを転写するために利用される。「レチクル」と「マスク」という用語は、本明細書において同義的に用いられる。 IC design can be developed using any method or system known in the art, such as computerized electronic circuit design automation (EDA), computer aided design (CAD), or other IC design software. It is. Using these methods and systems, it is possible to generate a circuit pattern database from an IC design. It is possible to determine layouts for a plurality of reticles using data representing the layout of various IC layers. A reticle or “mask” is used to transfer a pattern to a resist on a wafer in a lithography process. The terms “reticle” and “mask” are used interchangeably herein.
レチクルのレイアウトには、一般に、レチクル上にあるパターンのフィーチャを形成する複数の多角形が含まれる。一般に、これらの多角形は、それらのサイズとレチクルの配置によって決めることが可能である。各レチクルは、ICのさまざまな層の1つを作製するために利用される。ICの層には、例えば、半導体基板における接合パターン、ゲート誘電体パターン、ゲート電極パターン、層間絶縁膜における接点パターン、メタライゼーション層の相互接続パターンを含むことが可能である。 A reticle layout generally includes a plurality of polygons that form the features of a pattern on the reticle. In general, these polygons can be determined by their size and reticle placement. Each reticle is utilized to make one of the various layers of the IC. The IC layers can include, for example, a junction pattern in a semiconductor substrate, a gate dielectric pattern, a gate electrode pattern, a contact pattern in an interlayer dielectric, and an interconnect pattern in a metallization layer.
すなわち、レチクルは、リソグラフィ・プロセスのステップにおいてレジストのパターン形成に利用され、次に、パターン形成されたレジストを用いて、ウェーハ上にICのフィーチャが形成される。従って、レチクル上に形成され、ウェーハに転写されるパターン形成されたフィーチャは、IC設計に含まれるフィーチャの特性を反映する。換言すれば、レチクル上に形成されるフィーチャは、上述のようなICの個別コンポーネントに基づくことが可能であり、それらのコンポーネントの形成に利用される。従って、IC設計の複雑性は、レチクルの製造と検査に直接影響をおよぼすことになる。 That is, the reticle is utilized for resist patterning in a lithographic process step, and then IC features are formed on the wafer using the patterned resist. Thus, the patterned features that are formed on the reticle and transferred to the wafer reflect the characteristics of the features included in the IC design. In other words, the features formed on the reticle can be based on the individual components of the IC as described above and are used to form those components. Therefore, IC design complexity directly affects reticle manufacturing and inspection.
従って、IC設計の複雑性が増すにつれて、レチクル製造の成功はより困難になる。例えば、ICフィーチャの寸法、フィーチャ間の間隔が縮小するにつれて、レチクル上におけるフィーチャの寸法と間隔も縮小する。こうして、例えば、レチクル製造プロセスの制限によって、レチクル上にこれらのフィーチャを形成するのはいっそう困難になる。さらに、レチクル検査プロセスの制限によって、これらのフィーチャを検査するのはいっそう困難になる。当該技術において既知のように、寸法と間隔が縮小するにつれて、ウェーハ上にこれらのフィーチャをうまく再生する難しさが増すことになる。 Therefore, as IC design complexity increases, the success of reticle manufacturing becomes more difficult. For example, as the dimensions of IC features and the spacing between features decrease, the dimensions and spacing of features on the reticle also decrease. Thus, for example, limitations of the reticle manufacturing process make it more difficult to form these features on the reticle. In addition, the limitations of the reticle inspection process make it more difficult to inspect these features. As is known in the art, as dimensions and spacing decrease, the difficulty of successfully reproducing these features on the wafer increases.
半導体作製においてレチクルが果たす重要な役割のため、レチクルが、うまく(レチクルを利用して、ウェーハ上に所望の像を生じさせることができるように)製造されたことを保証するのは、半導体作製の成功にとって極めて重大である。概して、レチクル検査プロセスにおいて、レチクルの光学像は、通常、ベースライン像と比較される。ベースライン像は、回路パターン・データまたはレチクル自体の隣接ダイから生成される。いずれにせよ、光学像のフィーチャは、分析されて、ベースライン像の対応するフィーチャと比較される。次に、各フィーチャの相違が単一しきい値と比較される。光学像のフィーチャが、所定のしきい値を超えてベースライン像のフィーチャと異なる場合、欠陥と決めることができる。 Because of the important role that the reticle plays in semiconductor fabrication, it is important to ensure that the reticle has been successfully manufactured (so that the reticle can be used to produce the desired image on the wafer). Critical to your success. In general, in the reticle inspection process, the optical image of the reticle is usually compared to a baseline image. Baseline images are generated from circuit pattern data or the adjacent die of the reticle itself. In any case, the features of the optical image are analyzed and compared with the corresponding features of the baseline image. Each feature difference is then compared to a single threshold. A defect can be determined if the optical image feature differs from the baseline image feature by more than a predetermined threshold.
従来のレチクル検査は、一部の用途については、十分なレベルの検出精度が得られるが、他の用途では、より高い感度またはより低いしきい値が必要になり(欠陥の確認のため)、さらに、別の用途では、より厳しくないか、より高いしきい値が必要とされる。従来の検査では、同じしきい値と分析アルゴリズムを用いて、ある特定タイプのレチクルの全てのフィーチャが分析されるので、フィーチャによっては、あまりに厳しすぎる検査を受けるものもあれば、一方、十分に厳しい検査を受けないものもある。 Traditional reticle inspection can provide a sufficient level of detection accuracy for some applications, but other applications require higher sensitivity or lower thresholds (to check for defects) Further, other applications require less severe or higher thresholds. Traditional inspection uses the same threshold and analysis algorithm to analyze all features of a particular type of reticle, so some features may be too strict, while Some do not undergo strict inspection.
ICの電気的に重要なフィーチャには、一般に、半導体トランジスタ・デバイスのゲートがある。すなわち、作製されたICデバイスが適正に機能するためには、レチクル上のゲート幅によって、比較的狭い誤差の許容範囲内で、回路パターン上に対応するゲート幅が生じる必要がある。しきい値の設定が高すぎると、これらの重要なゲート領域が十分適切に検査されなくなる。逆に、ゲート領域間の相互接続の幅といった他のフィーチャは、ゲート領域幅ほどICの機能に影響を及ぼすことはなく、従って、他のフィーチャほど厳しく検査する必要なない。しきい値の設定が低すぎると、これらの重要ではないフィーチャのうち、あまりにも多くが欠陥とみなされる可能性があるので、検査結果を解釈するのが困難になり、かつ、計算資源が過負荷になるか、あるいは、そのいずれかになる。 An electrically important feature of an IC is typically the gate of a semiconductor transistor device. That is, in order for the manufactured IC device to function properly, the gate width on the reticle needs to generate a corresponding gate width on the circuit pattern within a relatively narrow tolerance range. If the threshold is set too high, these critical gate regions will not be adequately inspected. Conversely, other features, such as the width of the interconnect between the gate regions, do not affect the function of the IC as much as the gate region width, and therefore do not need to be examined as severely as the other features. If the threshold is set too low, too many of these insignificant features may be considered defective, making it difficult to interpret the inspection results and using excessive computational resources. It will be a load, or one of them.
要するに、従来の検査システムは、従って、レチクルの領域をあまりにも厳しく検査することによって、他の領域を十分な厳しさで確実に検査しないことによって、貴重な資源を浪費していた。換言すれば、上述の検査システムでは、電気的に重要な領域内における欠陥を確実に検出することはできず、幾分大きい欠陥でも問題を生じることがない、電気的に重要ではない領域の非効率的な検査が行われる。従来の検査システムと技法では、レチクルの電気的に重要な領域と重要ではない領域とを識別することができない。換言すると、従来の設計ドキュメンテーション(例えば、電子レチクルまたは集積回路情報)では、レチクル・ライタ・システム、レチクル検査システム、最終的には、ウェーハ検査システムに、回路の許容差や結果生じるICデバイスの寸法に関するIC設計者の意図を十分に伝えることができない。 In short, conventional inspection systems have therefore wasted valuable resources by inspecting the area of the reticle too tightly and not reliably inspecting other areas with sufficient rigor. In other words, the above inspection system cannot reliably detect defects in an electrically important area, and even a somewhat larger defect will not cause a problem. An efficient inspection is performed. Conventional inspection systems and techniques cannot distinguish between electrically important and non-critical areas of the reticle. In other words, conventional design documentation (e.g., electronic reticle or integrated circuit information) may include circuit tolerances and resulting IC device dimensions in reticle writer systems, reticle inspection systems, and ultimately wafer inspection systems. IC designers' intentions cannot be fully communicated.
少なくとも3つの理由により、IC設計者の意図に基づいて異なる厳しさでレチクルを検査する、いくつかの検査方法が開発されている。こうした方法例については、あたかも完全に本明細書における記述であるかのように、参考までに援用されている、先行技術文献に例示されている(例えば、特許文献1、特許文献2参照)。このようにして、レチクル上の欠陥の検出に用いるべき、適切な厳しさに関する決定は、レチクル・レイアウト・データにおけるフィーチャの電気的重要性に基づいて行うことが可能である。 For at least three reasons, several inspection methods have been developed that inspect the reticle with different severities based on the intentions of the IC designer. Examples of such methods are exemplified in prior art documents which are incorporated by reference as if they were completely described in the present specification (see, for example, Patent Document 1 and Patent Document 2). In this way, the determination of the appropriate severity to be used to detect defects on the reticle can be made based on the electrical importance of the features in the reticle layout data.
こうした方法によって、レチクル検査の精度、有意味性、有用性、スループットが大幅に向上した。しかし、こうした方法では、レチクル検査の重要性をさらに増すために利用可能な、レチクル・レイアウト・データの他のいくつかの変数が考慮されていない。例えば、設計者の意図に基づく検査方法では、データに適した厳しさを決定する場合に、レチクル・レイアウト・データの印刷適性が考慮されない。すなわち、とりわけ寸法のような、レチクル・レイアウト・データの各種特性によって、レチクル・レイアウト・データを要望どおりに正確に印刷または再生するのがどれほど困難になるかが決まることになる。レチクル・レイアウト・データを正確に印刷する難しさを決める方法の1つは、レチクル・レイアウト・データのプロセス・ウィンドウによるものである(例えば、プロセス・ウィンドウの狭いレチクル・レイアウト・データは、プロセス・ウィンドウの広いレチクル・レイアウト・データよりも印刷が困難になる)。従って、印刷がより困難ではないレチクル・レイアウト・データの領域に比べて、印刷がより困難なレチクル・レイアウト・データの領域をより厳しく検査するのが望ましい。ICの電気的に重要な領域の中には、やはり、印刷が困難なものがあるかもしれないが、現在用いられているレチクル検査方法では、レチクル検査方法の厳しさが、レチクル・レイアウト・データのさまざまな領域の印刷適性に基づいて調整されることはない。 These methods have greatly improved the accuracy, significance, usefulness, and throughput of reticle inspection. However, these methods do not take into account several other variables of the reticle layout data that can be used to further increase the importance of reticle inspection. For example, in the inspection method based on the intention of the designer, the printability of the reticle layout data is not considered when determining the severity appropriate for the data. That is, various characteristics of the reticle layout data, especially the dimensions, will determine how difficult it will be to print or reproduce the reticle layout data exactly as desired. One way to determine the difficulty of accurately printing reticle layout data is through the process window of reticle layout data (for example, reticle layout data with a narrow process window is Printing is more difficult than reticle layout data with wide windows). Accordingly, it is desirable to more closely inspect reticle layout data areas that are more difficult to print than areas of reticle layout data that are less difficult to print. Although some of the electrically important areas of an IC may still be difficult to print, the reticle inspection method currently used is limited by the reticle layout data. It is not adjusted based on the printability of various areas.
従って、本発明の目的は、レチクル・レイアウト・データを検査するためのプロセスを生成し、レチクル・レイアウト・データを検査し、かつ、レチクル・レイアウト・データのさまざまな領域の印刷適性を考慮しながら、レチクル・レイアウト・データをシミュレートするために利用可能な方法を開発することにある。 Accordingly, an object of the present invention is to generate a process for inspecting reticle layout data, inspect reticle layout data, and consider the printability of various areas of the reticle layout data. It is to develop a method that can be used to simulate reticle layout data.
本発明の実施態様の1つは、レチクル・レイアウト・データの検査プロセスを生成するための、コンピュータで実施される方法に関するものである。この方法には、レチクル・レイアウト・データの第1の領域を識別するステップが含まれる。第1の領域の印刷適性は、レチクル・レイアウト・データの第2の領域の印刷適性に比べて、プロセス・パラメータの変化に影響されやすい。実施態様の1つでは、第1の領域は、レチクル・レイアウト・データにおける1つのフィーチャの面積にほぼ等しい面積を備えることが可能である。この方法には、第1の領域と第2の領域に対して、1つ以上の検査パラメータを割り当て、第1の領域が、プロセス中、第2の領域よりも高い感度で検査されるようにするステップも含まれる。 One embodiment of the invention relates to a computer-implemented method for generating an inspection process for reticle layout data. The method includes identifying a first region of reticle layout data. The printability of the first area is more susceptible to changes in process parameters than the printability of the second area of the reticle layout data. In one embodiment, the first region can comprise an area approximately equal to the area of one feature in the reticle layout data. The method assigns one or more inspection parameters to the first region and the second region such that the first region is inspected with higher sensitivity than the second region during the process. The step of performing is also included.
第1の領域と第2の領域の印刷適性は、レチクル上における第1の領域と第2の領域の印刷適性とすることが可能である。この実施態様の場合、プロセス・パラメータには、レチクル製造プロセス・パラメータが含まれる。代わりに、第1の領域と第2の領域の印刷適性は、ウェーハ上における第1の領域と第2の領域の印刷適性とすることも可能である。この実施態様の場合、プロセス・パラメータには、レチクル製造プロセス・パラメータと、ウェーハ製造プロセス・パラメータが含まれる。 The printability of the first region and the second region can be the printability of the first region and the second region on the reticle. In this embodiment, the process parameters include reticle manufacturing process parameters. Alternatively, the printability of the first region and the second region can be the printability of the first region and the second region on the wafer. In this embodiment, process parameters include reticle manufacturing process parameters and wafer manufacturing process parameters.
もう1つの実施態様では、第1の領域のプロセス・ウィンドウが第2の領域より狭いので、第1の領域の印刷適性は、プロセス・パラメータの変化により影響されやすい。もう1つの実施態様では、第1の領域のマスク・エラー増大率(MEEF)が第2の領域よりも高いので、第1の領域の印刷適性が、プロセス・パラメータの変化により影響されやすい。 In another embodiment, the printability of the first region is susceptible to changes in process parameters because the process window of the first region is narrower than the second region. In another embodiment, the printability of the first region is susceptible to changes in process parameters because the first region has a higher mask error rate (MEEF) than the second region.
実施態様によっては、この方法に、レチクル・レイアウト・データの再審査プロセスを生成するステップを含むことも可能である。再審査プロセスの生成には、第1の領域と第2の領域に対して、1つ以上の再審査パラメータを割り当て、第1の領域が、再審査プロセス中、第2の領域よりも高い感度で再審査されるようにするステップを含むことも可能である。上述の方法の実施態様のそれぞれには、本明細書に説明の他の任意のステップを含むことが可能である。 In some embodiments, the method may include the step of generating a re-examination process for the reticle layout data. In generating the re-examination process, one or more re-examination parameters are assigned to the first area and the second area, and the first area is more sensitive than the second area during the re-examination process. It is also possible to include a step to ensure that it is reviewed again. Each of the method embodiments described above may include any other steps described herein.
もう1つの実施態様は、レチクル・レイアウト・データを検査するための、コンピュータで実施される方法に関するものである。この方法には、レチクル・レイアウト・データにおける第1の領域を識別するステップが含まれる。レチクル・レイアウト・データにおける第1の領域の印刷適性は、第2の領域の印刷適性よりもプロセス・パラメータの変化に影響されやすい。実施態様の1つでは、第1の領域は、レチクル・レイアウト・データにおける1つのフィーチャの面積とほぼ等しい面積を備えることが可能である。この方法には、第2の領域よりも高い感度で第1の領域を検査するステップも含まれている。 Another embodiment relates to a computer-implemented method for examining reticle layout data. The method includes identifying a first region in the reticle layout data. The printability of the first area in the reticle layout data is more susceptible to process parameter changes than the printability of the second area. In one embodiment, the first region may comprise an area that is approximately equal to the area of one feature in the reticle layout data. The method also includes inspecting the first region with higher sensitivity than the second region.
実施態様の1つでは、第1の領域と第2の領域の印刷適性は、レチクル上の第1の領域と第2の領域の印刷適性である。この実施態様の場合、プロセス・パラメータには、レチクル製造プロセス・パラメータを含むことが可能である。異なる実施態様の1つでは、第1の領域と第2の領域の印刷適性は、ウェーハ上における第1の領域と第2の領域の印刷適性である。この実施態様の場合、プロセス・パラメータには、レチクル製造プロセス・パラメータと、ウェーハ製造プロセス・パラメータを含むことが可能である。 In one embodiment, the printability of the first region and the second region is the printability of the first region and the second region on the reticle. In this embodiment, the process parameters can include reticle manufacturing process parameters. In one different embodiment, the printability of the first region and the second region is the printability of the first region and the second region on the wafer. In this embodiment, the process parameters can include reticle manufacturing process parameters and wafer manufacturing process parameters.
いくつかの実施態様では、第1の領域のプロセス・ウィンドウが第2の領域より狭いので、第1の領域の印刷適性は、プロセス・パラメータの変化により影響されやすい。もう1つの実施態様では、第1の領域のMEEFが第2の領域よりも高いので、第1の領域の印刷適性が、プロセス・パラメータの変化により影響されやすい。 In some implementations, the printability of the first region is susceptible to changes in process parameters because the process window of the first region is narrower than the second region. In another embodiment, the printability of the first region is more sensitive to changes in process parameters because the MEEF of the first region is higher than the second region.
実施態様の1つでは、第1の領域と第2の領域の検査には、レチクル・レイアウト・データの第1の領域と第2の領域によって生じることになる印刷欠陥の検出が含まれる。もう1つの実施態様では、第1の領域と第2の領域の検査は、レチクル・レイアウト・データによってレチクルを製造する前に、実施することができる。この実施態様の場合、この方法には、検査結果に基づいて、レチクル・レイアウト・データを変更するステップを含むことが可能である。もう1つの実施態様の場合、この方法には、レチクル・レイアウト・データの各領域の印刷適性が、プロセス・パラメータの変化にどれほど影響されやすいかを判定するステップを含むことが可能である。この実施態様の場合、第1の領域と第2の領域の検査には、各領域の印刷適性の影響されやすさに基づく感度で、レチクル・レイアウト・データの各領域を検査するステップを含む。上述の方法の実施態様のそれぞれには、本明細書に説明の他の任意のステップを含めてもよい。 In one embodiment, the inspection of the first region and the second region includes detection of print defects that are caused by the first region and the second region of the reticle layout data. In another embodiment, the inspection of the first region and the second region can be performed before the reticle is manufactured with the reticle layout data. For this embodiment, the method may include changing the reticle layout data based on the inspection results. In another embodiment, the method may include determining how sensitive the printability of each region of the reticle layout data is to changes in process parameters. In this embodiment, the inspection of the first region and the second region includes the step of inspecting each region of the reticle layout data with a sensitivity based on the sensitivity of the printability of each region. Each of the above-described method embodiments may include other optional steps described herein.
もう1つの実施態様は、レチクル・レイアウト・データをシミュレートするための方法に関するものである。レチクル・レイアウト・データにおける第1の領域の印刷適性は、第2の領域の印刷適性よりもプロセス・パラメータの変化に影響されやすい。この方法には、レチクル・レイアウト・データの印刷方法のシミュレーションも含まれる。第1の領域と第2の領域のシミュレーションは、1つ以上の異なるシミュレーション・パラメータで実施され、第1の領域が、第2の領域より高い忠実度でシミュレートされるようになっている。 Another embodiment relates to a method for simulating reticle layout data. The printability of the first area in the reticle layout data is more susceptible to process parameter changes than the printability of the second area. This method includes simulation of a method for printing reticle layout data. The simulation of the first region and the second region is performed with one or more different simulation parameters such that the first region is simulated with higher fidelity than the second region.
実施態様の1つでは、第1の領域と第2の領域の印刷適性は、レチクル上の第1の領域と第2の領域の印刷適性である。この実施態様の場合、プロセス・パラメータには、レチクル製造プロセス・パラメータが含まれる。他の実施態様では、第1の領域と第2の領域の印刷適性は、ウェーハ上における第1の領域と第2の領域の印刷適性である。この実施態様の場合、プロセス・パラメータには、レチクル製造プロセス・パラメータと、ウェーハ製造プロセス・パラメータが含まれる。 In one embodiment, the printability of the first region and the second region is the printability of the first region and the second region on the reticle. In this embodiment, the process parameters include reticle manufacturing process parameters. In another embodiment, the printability of the first region and the second region is the printability of the first region and the second region on the wafer. In this embodiment, process parameters include reticle manufacturing process parameters and wafer manufacturing process parameters.
いくつかの実施態様では、レチクル・レイアウト・データの印刷方法のシミュレーションに、さまざまなプロセス・パラメータによるレチクル・レイアウト・データの印刷方法のシミュレーションを含む。こうした実施態様の場合、1つ以上の異なるシミュレーション・パラメータには、第2の領域の場合より抽出率の高い、第1の領域に関するさまざまなプロセス・パラメータのサンプリングを含む。もう1つの実施態様の場合、1つ以上の異なるシミュレーション・パラメータには、第2の領域よりも多数の、第1の領域のピクセルを含む。 In some embodiments, the simulation of the reticle layout data printing method includes a simulation of the reticle layout data printing method with various process parameters. In such an embodiment, the one or more different simulation parameters include a sampling of various process parameters for the first region with a higher extraction rate than for the second region. In another embodiment, the one or more different simulation parameters include a greater number of pixels in the first region than in the second region.
この方法には、シミュレーションに基づいて、レチクル・レイアウト・データによって生じることになる印刷欠陥を検出するステップをも含む。さらに、この方法には、シミュレーションに基づいて、レチクル・レイアウト・データを変更するステップを含むことも可能である。さらに、この方法には、レチクル・レイアウト・データをそっくりそのままシミュレートするステップを含むことも可能である。上述の方法の実施態様のそれぞれには、本明細書に説明の他の任意のステップを含むことが可能である。 The method also includes detecting print defects that would be caused by the reticle layout data based on the simulation. Further, the method may include the step of changing the reticle layout data based on the simulation. Further, the method can include the step of simulating the reticle layout data as it is. Each of the method embodiments described above may include any other steps described herein.
さらなる実施態様は、本明細書に説明のコンピュータで実施される方法のどれかを実施するため、コンピュータ・システムで実行可能なプログラム命令を含む搬送媒体に関するものである。さらなる実施態様は、本明細書に説明のコンピュータで実施される方法のどれかを実施するように構成されたシステムに関するものである。このシステムには、本明細書に説明のコンピュータで実施される方法の1つ以上を実施するためのプログラム命令を実行するように構成された、プロセッサを含む。実施態様の1つでは、このシステムは独立形システムである。もう1つの実施態様では、このシステムは、検査システムの一部とするか、または、検査システムに結合することが可能である。異なる実施態様の1つにおいて、このシステムは、欠陥再審査システムの一部とするか、または、欠陥再審査システムに結合させてもよい。さらにもう1つの実施態様では、このシステムは、製造データベースに結合することも可能である。このシステムは、ワイヤ、ケーブル、無線伝送経路、及び/または、ネットワークによって、検査システム、再審査システム、または、製造データベースに結合することが可能である。伝送媒体には、「有線」部分と「無線」部分を含むことが可能である。 A further embodiment relates to a carrier medium that includes program instructions executable on a computer system to implement any of the computer-implemented methods described herein. Further embodiments relate to a system configured to perform any of the computer-implemented methods described herein. The system includes a processor configured to execute program instructions for performing one or more of the computer-implemented methods described herein. In one embodiment, the system is a stand-alone system. In another embodiment, the system can be part of or coupled to the inspection system. In one different embodiment, the system may be part of a defect review system or coupled to a defect review system. In yet another embodiment, the system can be coupled to a manufacturing database. The system can be coupled to an inspection system, a re-examination system, or a manufacturing database by wire, cable, wireless transmission path, and / or network. Transmission media can include “wired” portions and “wireless” portions.
本発明のさらなる利点については、望ましい実施態様に関する下記詳細説明のおかげで、また、添付の図面を参照することにより、当該技術者には明らかになるであろう。 Further advantages of the present invention will become apparent to those skilled in the art, thanks to the following detailed description of preferred embodiments, and by reference to the accompanying drawings.
本発明は、さまざまな修正及び代替形態を受け入れることができるが、その具体的な実施態様が、例証のため図面に示されており、本明細書において詳述するものとする。図面は、一定の比率ではない。しかし、云うまでもないが、図面及びその詳細な説明は、本発明を開示の特定の形態に制限することを意図したものではなく、逆に、付属の請求項によって定義される本発明の精神と範囲内に含まれる全ての修正形態、均等形態、代替形態を網羅することを意図したものである。 While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will be described in detail herein. The drawings are not to scale. It should be understood, however, that the drawings and detailed description are not intended to limit the invention to the specific form disclosed, but on the contrary, the spirit of the invention as defined by the appended claims. It is intended to cover all modifications, equivalents, and alternatives included within the scope.
「レチクル」と「マスク」という用語は、本明細書において同義的に用いられている。レチクルには、一般に、その上に不透明層が形成された、ガラス、ホウケイ酸ガラス、石英ガラスのような透明基板が含まれる。レチクルには、接着層のような、不透明材料の下に形成された追加材料を含むことが可能である。さらに、レチクルには、下部反射防止コーティング、レジスト(または「フォトレジスト」)、上部反射防止層のような、不透明材料の上に形成された追加材料を含むことも可能である。不透明領域は、透明基板にエッチングされた領域に置き換えることも可能である。 The terms “reticle” and “mask” are used interchangeably herein. The reticle generally includes a transparent substrate, such as glass, borosilicate glass, or quartz glass, on which an opaque layer is formed. The reticle can include additional materials formed below the opaque material, such as an adhesive layer. In addition, the reticle may include additional materials formed over opaque materials, such as a lower antireflective coating, a resist (or “photoresist”), and an upper antireflective layer. The opaque region can be replaced with a region etched in the transparent substrate.
多種多様なレチクルが当該技術において既知であるが、本明細書において用いられるレチクルという用語は、あらゆるタイプのレチクルを包含することを意図したものである。例えば、レチクルという用語は、制限するわけではないが、明視野レチクル、暗視野レチクル、バイナリ・レチクル、位相シフト・マスク(PSM)、交互PSM、減衰またはハーフトーンPSM、ターナリ減衰PSMを含む、さまざまなタイプのレチクルを表わしている。明視野レチクルは、透明な視野または背景領域を備えており、暗視野レチクルは、不透明な視野または背景領域を備えている。バイナリ・レチクルは、透明または不透明なパターン形成領域を備えるレチクルである。バイナリ・レチクルは、位相シフト・マスク(PSM)とは異なるものであり、その1つのタイプには、光の一部だけを透過する薄膜を含むことが可能であり、これらのレチクルは、一般に、ハーフトーンまたは埋め込み位相シフト・レチクルと呼ばれる場合もある。位相シフト材料が、レチクルの交互空きスペースに配置されると、そのレチクルは、交互PSM、ALT PSM、または、レベンソンPSMとさえ呼ばれる。任意のレイアウト・パターンに塗布される位相シフト材料の1つのタイプは、減衰またはハーフトーンPSMと呼ばれ、これは、不透明材料を部分的に透過性の、または、「ハーフトーン」の薄膜に置き換えることによって作製可能である。ターナリ減衰PSMは、完全に不透明なフィーチャも含む、減衰PSMである。 Although a wide variety of reticles are known in the art, the term reticle as used herein is intended to encompass all types of reticles. For example, the term reticle includes, but is not limited to, bright field reticle, dark field reticle, binary reticle, phase shift mask (PSM), alternating PSM, attenuated or halftone PSM, ternary attenuated PSM Represents a different type of reticle. The bright field reticle has a transparent field or background region, and the dark field reticle has an opaque field or background region. A binary reticle is a reticle with a transparent or opaque patterned area. Binary reticles are different from phase shift masks (PSMs), one type of which can include a thin film that transmits only a portion of the light, and these reticles are generally: Sometimes called halftone or embedded phase shift reticle. When phase shifting material is placed in alternating empty spaces in the reticle, the reticle is called alternating PSM, ALT PSM, or even Levenson PSM. One type of phase shifting material that is applied to any layout pattern is called attenuating or halftone PSM, which replaces the opaque material with a partially transmissive or "halftone" film. Can be produced. A ternary attenuated PSM is an attenuated PSM that also includes completely opaque features.
本明細書に説明のレチクルには、浮遊微小粒子や他の形態の汚染物からレチクル表面を密封する光学的に透明な膜である薄膜を含む場合もあれば、含まない場合もある。レチクルという用語は、近接効果補正(OPC)フィーチャを含むレチクルを表わすために用いることも可能である。OPCフィーチャは、光近接効果を低減させることによって、レチクルを利用して印刷される像の歪を減らすように設計されている。「光近接効果」という用語は、一般に、レチクル上における他のフィーチャの近接による印刷フィーチャの横方向寸法または形状の変動を表わしている。こうした効果は、光近接効果による歪を求めて、レチクル上におけるフィーチャを修正し、こうした歪を補正することによって低減させることが可能である。 The reticle described herein may or may not include a thin film that is an optically transparent film that seals the reticle surface from airborne particulates and other forms of contaminants. The term reticle can also be used to describe a reticle that includes proximity effect correction (OPC) features. OPC features are designed to reduce distortion of images printed using reticles by reducing optical proximity effects. The term “optical proximity effect” generally refers to a change in the lateral dimension or shape of a printed feature due to the proximity of other features on the reticle. Such effects can be reduced by determining distortion due to the optical proximity effect, correcting features on the reticle, and correcting such distortion.
OPCと位相シフト・マスク(PSM)のような解像度向上技法(RET)は、露光源として用いられる光の波長より小さいデバイス・ウェーハ上にフィーチャを印刷するため、集積回路(IC)設計にますます適用されるようになっている。これらのRETは、部分解像度補助フィーチャ(SRAF:sub-resolution assit feature)やセリフを含めて、設計に余分なフィーチャを追加することが必要になり、その結果、フォトマスクまたはレチクル上における設計のレイアウトが極めて複雑になる。RETフィーチャがレチクル上に正確に印刷され、SRAFが、ウェーハ上に印刷されず、主フィーチャがウェーハ上に正確に印刷されるのを確かめるのは、ますます困難なタスクになっている。さらに、マスク・エラー増大率(MEEF)のような光学的影響によって、ウェーハ・レベルにおいて最終画像にさらなる歪を生じる可能性がある。MEEFは、一般に、レジストに印刷されるフィーチャの限界寸法とレチクル上に形成される構造の限界寸法との比と定義することが可能である。 Resolution enhancement techniques (RET), such as OPC and phase shift mask (PSM), are increasingly used in integrated circuit (IC) designs to print features on device wafers that are smaller than the wavelength of light used as the exposure source. Applicable. These RETs require extra features to be added to the design, including sub-resolution assist features (SRAFs) and serifs, resulting in the layout of the design on a photomask or reticle. Becomes extremely complex. It has become an increasingly difficult task to ensure that RET features are printed accurately on the reticle, SRAFs are not printed on the wafer, and main features are printed accurately on the wafer. In addition, optical effects such as mask error enhancement (MEEF) can cause further distortion in the final image at the wafer level. MEEF can generally be defined as the ratio of the critical dimension of a feature printed on a resist to the critical dimension of a structure formed on the reticle.
本明細書において用いられる限りにおいて、「ウェーハ」という用語は、一般に、半導体または非半導体材料から形成される基板を表わしている。こうした半導体または非半導体材料の例には、制限するわけではないが、単結晶シリコン、砒化ガリウム、リン化インジウムが含まれる。こうした基板は、一般に、半導体製造施設で見出される場合もあれば、処理される場合もあれば、あるいは、その両方の場合もある。 As used herein, the term “wafer” generally refers to a substrate formed from a semiconductor or non-semiconductor material. Examples of such semiconductor or non-semiconductor materials include, but are not limited to, single crystal silicon, gallium arsenide, indium phosphide. Such substrates are generally found in semiconductor manufacturing facilities, may be processed, or both.
ウェーハには、基板上に形成された1つ以上の層を含むことがある。例えば、こうした層には、制限するわけではないが、レジスト、誘電体材料、導電材料を含むことが可能である。「レジスト」には、光学リソグラフィ技法、電子ビーム・リソグラフィ技法、または、X線リソグラフィ技法によってパターン形成可能な任意の材料を含んでもよい。誘電体材料の例には、制限するわけではないが、二酸化珪素、窒化珪素、酸窒化珪素、窒化チタンを含む。誘電体材料の追加例には、カリフォルニア州サンタクララのApplied Materials,Inc.から市販されているBlack Diamond(商標)、カリフォルニア州サンノゼのNovellus Systems,Inc.から市販されているCORAL(商標)のような「低誘電率」の誘電体材料、「キセロゲル」のような「超低誘電率」の誘電体材料、五酸化タンタルのような「高誘電率」の誘電体材料が含まれる。さらに、導電材料の例には、制限するわけではないが、アルミニウム、ポリシリコン、銅が含まれる。 A wafer may include one or more layers formed on a substrate. For example, such layers can include, but are not limited to, resists, dielectric materials, and conductive materials. The “resist” may include any material that can be patterned by optical lithography techniques, electron beam lithography techniques, or X-ray lithography techniques. Examples of dielectric materials include, but are not limited to, silicon dioxide, silicon nitride, silicon oxynitride, and titanium nitride. Additional examples of dielectric materials include Applied Materials, Inc. of Santa Clara, California. Black Diamond ™, commercially available from Novellus Systems, Inc. of San Jose, California. "Low dielectric constant" dielectric material such as CORAL (trademark) commercially available from "Ultra low dielectric constant" dielectric material such as "Xerogel", "High dielectric constant" such as tantalum pentoxide Of dielectric material. Furthermore, examples of conductive materials include, but are not limited to, aluminum, polysilicon, and copper.
ウェーハ上に形成される1つ以上の層のパターン形成を行うことが可能である。例えば、ウェーハには、それぞれ、反復可能なパターンフィーチャを備えた複数のダイを含む。こうした材料層の形成と処理によって、最終的には、半導体デバイスを完成させる。従って、ウェーハには、完全な半導体デバイスの全ての層が形成されたわけではない基板、または、完全な半導体デバイスの全ての層が形成された基板が含まれる可能性がある。「半導体デバイス」という用語は、本明細書において、「IC」と同義的に用いられる。さらに、ウェーハ上には、マイクロマシン(MEMS)デバイス等のような他のデバイスを形成することも可能である。 It is possible to pattern one or more layers formed on the wafer. For example, a wafer includes a plurality of dies each with repeatable pattern features. The formation and processing of such a material layer ultimately completes the semiconductor device. Thus, a wafer may include a substrate on which not all layers of a complete semiconductor device are formed, or a substrate on which all layers of a complete semiconductor device are formed. The term “semiconductor device” is used herein interchangeably with “IC”. Furthermore, other devices such as micromachine (MEMS) devices can be formed on the wafer.
次に図面を参照すると、図1には、本明細書に説明の実施形態に従って、その1つ以上のステップを実施することが可能な方法の一例が示されている。図1に示すステップは、本方法の実施にとって不可欠なものではないという点に留意されたい。図1に例示の方法については、1つ以上のステップを省略するか、または、追加することが可能であり、その方法は、やはり、本実施形態の範囲内で実施することができる。 Referring now to the drawings, FIG. 1 illustrates an example of a method by which one or more steps may be performed in accordance with the embodiments described herein. It should be noted that the steps shown in FIG. 1 are not essential for the implementation of the method. For the method illustrated in FIG. 1, one or more steps may be omitted or added, and the method may still be implemented within the scope of the present embodiment.
図1に示す方法には、一般に、レチクル・レイアウト・データ10を用いて実施可能なさまざまなステップが例示されている。レチクル・レイアウト・データ10は、当該技術において既知の任意の方法で生成することが可能である。レチクル・レイアウト・データ10は、ICのような半導体デバイスを形成するために、ウェーハ上に印刷される構造を定義する。従って、レチクル・レイアウト・データは、ウェーハへの印刷に用いられることになる、レチクルに印刷される構造も定義する。
The method shown in FIG. 1 generally illustrates various steps that can be performed using
あたかも完全に本明細書における記述であるかのように、参照することによって組み込まれるGlasser他に対する米国特許第6,529,621号明細書、Glasser他に対する米国特許第6,748,103号明細書に記載のように、レチクル・レイアウト・データの異なる領域は、異なる電気的重要性を備えている。例えば、トランジスタ構造を含むレチクル・レイアウト・データの領域は、電気的に重要とみることが可能であり、一方、相互接続構造を含むレチクル・レイアウト・データの領域は、電気的に重要ではないとみることが可能である。 US Pat. No. 6,529,621 to Glasser et al., US Pat. No. 6,748,103 to Glasser et al., Incorporated by reference, as if fully described herein. As described above, different regions of the reticle layout data have different electrical significance. For example, a region of reticle layout data that includes a transistor structure can be considered electrically important, while a region of reticle layout data that includes an interconnect structure is not electrically important. It is possible to see.
レチクル・レイアウト・データの異なる領域は、また、異なる印刷適性の特性も備えることになる。例えば、レチクル・レイアウト・データのいくつかの領域には、レチクル・レイアウト・データの他の領域におけるフィーチャに比べて、レチクルへの印刷がより困難なフィーチャが含まれる。図2には、こうした2つの領域の例が示されている。レチクル・レイアウト・データの領域14におけるフィーチャ12は、トランジスタ用のゲート構造である。トランジスタの速度は、主としてゲート幅によって決まるので、レチクルで印刷される最小寸法は、通常、ゲート構造の寸法である。従って、フィーチャ12の寸法は、一般に、テスト構造とすることが可能な領域18におけるフィーチャ16、または、相互接続構造のような他のフィーチャといった、レチクルで印刷される他のフィーチャよりも小さくなる。
Different regions of the reticle layout data will also have different printability characteristics. For example, some regions of the reticle layout data include features that are more difficult to print on the reticle than features in other regions of the reticle layout data. FIG. 2 shows examples of these two areas.
さらに、トランジスタやICの特性を決定する上におけるゲート構造の重要性のため、レチクル上に印刷されるゲート構造には、ウェーハ上に印刷されるゲート構造の寸法と形状を改善するため、上述のように構成することが可能な、SRAF20を含むことも可能である。SRAFは、ウェーハ上にレチクル・レイアウト・データを印刷するために用いられる、リソグラフィ・システムの解像度未満の寸法を備えるように設計されるので、レチクル上に作製されることになる最小のフィーチャの1つである。従って、ゲート構造、とりわけ、SRAFを含むゲート構造は、通常、レチクル・レイアウト・データにおいて最も印刷の困難な構造の1つでもある。ゲート構造は、電気的に重要であり、従って、上述の設計者の意図する方法によって重要であると判定されることになるが、もちろん、電気的に重要なフィーチャの全てが、印刷適性についても重要というわけではなく、その逆もまた同様である。
In addition, due to the importance of the gate structure in determining the characteristics of transistors and ICs, the gate structure printed on the reticle includes the above-mentioned to improve the size and shape of the gate structure printed on the wafer. It is also possible to include a
SRAFやSRAFを含む構造を印刷するのが困難であるため、SRAFによって、レチクル上の他の構造よりも多くの印刷欠陥がレチクル上に生じる可能性がある。本明細書において用いられる限りにおいて、「印刷欠陥」という用語は、過剰な面取り、不十分な寸法等のような、レチクル(または、別の状況ではウェーハ)上に印刷された構造の欠陥を表わしている。さらに、SRAF構造の満足のいく印刷が可能な、プロセス・ウィンドウ(またはプロセス・パラメータの範囲)は、SRAFを含まない構造を含む、他の構造よりも狭くなる可能性がある。しかし、SRAF構造はウェーハ上に印刷されないが、プロセス・ウィンドウの改善に利用されるので、他の非SRAF構造よりも低い感度で、SRAF構造を検査するのが望ましい可能性がある。さらに、SRAFは、検査と製造の両方とも困難であり、従って、検知されない場合を除くと、多くの迷惑な欠陥を生じることになる。 Because it is difficult to print SRAF and structures containing SRAF, SRAF can cause more print defects on the reticle than other structures on the reticle. As used herein, the term “print defect” refers to a defect in a structure printed on a reticle (or wafer in another context), such as excessive chamfers, insufficient dimensions, and the like. ing. Furthermore, the process window (or range of process parameters) that allows satisfactory printing of SRAF structures can be narrower than other structures, including structures that do not include SRAF. However, since the SRAF structure is not printed on the wafer but is used to improve the process window, it may be desirable to inspect the SRAF structure with lower sensitivity than other non-SRAF structures. Furthermore, SRAF is difficult to both inspect and manufacture, and therefore will cause many annoying defects except when not detected.
本明細書に説明の方法の実施形態には、レチクル・レイアウト・データにおける異なる印刷適性を備える異なる領域(例えば、第1の領域と第2の領域)を識別するステップが含まれる。例えば領域14の印刷適性は、上述のように、領域18の印刷適性よりも、プロセス・パラメータの変化に影響されやすい可能性が最も高くなる。換言すれば、領域14は、領域18よりも印刷が不完全になる可能性が高くなる。実施形態によっては、レチクル・レイアウト・データにおける領域の印刷適性が、レチクル上における領域の印刷適性である。こうした実施形態の場合、印刷適性の影響されやすさを決定するプロセス・パラメータには、レチクル製造パラメータが含まれる。他の実施形態は、レチクル・レイアウト・データにおける領域の印刷適性が、ウェーハ上における領域の印刷適性である。これらの実施形態では、印刷適性の影響されやすさを決定するために用いられるプロセス・パラメータには、ウェーハ製造プロセス・パラメータに加えて、レチクル製造プロセス・パラメータが含まれる(ウェーハ印刷適性が、レチクル印刷適性に左右されるので)。従って、電気的重要性に基づき、手動で実施される、レチクル・レイアウト・データにおける異なる領域を形成するための他の方法とは異なり、本明細書に説明の方法を利用すると、レチクル・レイアウト・データにおける重要な印刷適性または重要ではない印刷適性を備える異なる領域を自動的に形成または生成することが可能である。
Embodiments of the methods described herein include identifying different regions (eg, a first region and a second region) with different printability in reticle layout data. For example, the printability of
云うまでもないが、本明細書において用いられる限りにおいて、「第1の」及び「第2の」という用語は、レチクル・レイアウト・データにおける領域のいかなる時間的、空間的、または、順次的特質を示唆することを意図したものではない。そうではなく、「第1の」及び「第2の」という用語は、ただ単に、本明細書に記載のように、印刷適性の影響されやすさが異なる、レチクル・レイアウト・データにおける異なる領域を表すためだけに用いられている。さらに、云うまでもなく、他の任意の適合する用語を用いて、本明細書において定義の、レチクル・レイアウト・データにおける異なる領域を表すことも可能である。 Needless to say, as used herein, the terms “first” and “second” refer to any temporal, spatial, or sequential nature of a region in reticle layout data. It is not intended to suggest. Rather, the terms “first” and “second” simply refer to different regions in the reticle layout data that differ in printability sensitivity, as described herein. It is used only for representation. Furthermore, it will be appreciated that any other suitable terminology may be used to represent different regions in the reticle layout data as defined herein.
図3には、レチクル・レイアウト・データにおける異なる領域に関する印刷適性の影響されやすさの差の一例が示されている。図3に示すように、レチクル上に印刷される、図2に示す領域14のような、第1の領域におけるレチクル・レイアウト・データの特性は、プロセス・パラメータの変化の関数として変動する。図3にプロットされた特性には、プロセス・パラメータに応じて測定可能に変化することが分っている、幅、高さ、面取り、または、他の任意の特性といった、問題となる任意の特性を含むことが可能である。こうした図にプロットされる特性によって、プロットの形状が変わる。例えば、図3に示されたプロットは、レチクルに印刷されるフィーチャの高さとすることが可能である。こうして、最も高いフィーチャの高さは、最低量の厚さ損失、収縮を低減するのに最適なプロセス・パラメータであることを表わし、フィーチャの収縮は、プロセス・パラメータが最適プロセス・パラメータから遠ざかるにつれて、増大する。図3に示すグラフは、最大値があり、最大値の両側が対称性を示すように描かれているが、もちろん、このグラフは、レチクル・レイアウト・データの印刷されるフィーチャの特性が、プロセス・パラメータの関数としてどのように変化するかによって決まる、任意の形状を備えることが可能である。
FIG. 3 shows an example of the difference in printability sensitivity for different regions in the reticle layout data. As shown in FIG. 3, the characteristics of the reticle layout data in the first region, such as
図3に示すグラフのx軸に沿ってプロットされるプロセス・パラメータは、照射線量、照射焦点等のような、レチクル・レイアウト・データの印刷フィーチャに変化を生じさせることが分っている、任意のプロセス・パラメータとすることが可能である。さらに、さまざまな特性及び/またはさまざまなプロセス・パラメータについて、レチクル・レイアウト・データに関する2つ以上のこうしたグラフを生成することが可能である。さらに、プロセス・パラメータの関数として、レチクルまたはウェーハ上に印刷される、レチクル・レイアウト・データにおけるフィーチャの特性が変化するのを例示するため、さまざまなグラフを生成することも可能である。明らかに、プロセス・パラメータは、評価されているのが、レチクルの印刷適性であるか、または、ウェーハの印刷適性であるかによって変化する可能性がある。 The process parameters plotted along the x-axis of the graph shown in FIG. 3 are known to cause changes in the printed features of the reticle layout data, such as exposure dose, exposure focus, etc. Process parameters. In addition, it is possible to generate two or more such graphs for reticle layout data for various characteristics and / or various process parameters. In addition, various graphs can be generated to illustrate the changing characteristics of features in the reticle layout data printed on a reticle or wafer as a function of process parameters. Obviously, the process parameters can vary depending on whether the printability of the reticle or wafer is being evaluated.
さらに、図3に示すように、レチクルに印刷される図2に示す領域18のような第1の領域とは異なる、第2の領域におけるレチクル・レイアウト・データの特性も、プロセス・パラメータの変化の関数として変化する。図3に示す第2の領域の特性は、図3に示す第1の領域の特性と同じなので、グラフを利用して、1つの特性に関する2つの領域間の直接比較を行うことが可能である。図3に示すように、第1の領域と第2の領域の特性は、互いにオフセットしている。このオフセットは、領域が異なれば、特性も異なるように設計されていることによって生じる。しかし、第1の領域と第2の領域は、必ずしも互いにオフセットするとは限らず、第1の領域と第2の領域に関するグラフのいくつかの部分は、互いに重なり合う、及び/または、1つ以上の点で交差する可能性がある。
Further, as shown in FIG. 3, the characteristics of the reticle layout data in the second region, which is different from the first region such as the
いずれにせよ、図3に示すグラフに例示のように、レチクル・レイアウト・データの異なる領域は、プロセス・パラメータの変化の関数として、異なる形で、異なる程度に変化する特性を有する。例えば、図3に示すように、両方のグラフとも、矢印22によって示されるほぼ同じプロセス・パラメータにおいて最小の収縮を示す(レチクル・レイアウト・データの同じ特性に関して最適なプロセス・パラメータは異なる可能性があるが)。さらに、矢印24によって示すように、プロセス・パラメータが最適なプロセス・パラメータから遠ざかるにつれて、第1の領域の特性は、第2の領域の特性に比べてはるかに急激な変化を示す。従って、第1の領域の印刷適性は、第2の領域の印刷適性よりもプロセス・パラメータの変化に影響されやすい。
In any case, as illustrated in the graph shown in FIG. 3, different regions of the reticle layout data have characteristics that vary in different ways and to different degrees as a function of changes in process parameters. For example, as shown in FIG. 3, both graphs show minimal shrinkage at approximately the same process parameters indicated by arrows 22 (optimal process parameters may be different for the same characteristics of reticle layout data). There is.) Further, as indicated by
結果として、場合によっては、第1の領域のプロセス・ウィンドウは、第2の領域のプロセス・ウィンドウよりも小さくなることもあれば、劇的に小さくなることさえある。例えば、矢印26によって示すように、その特性に関する許容値を備えた、第2の領域における印刷フィーチャを生じることになるプロセス・パラメータの値を含む、第2の領域のプロセス・ウィンドウは、比較的大きい(例えば、評価されたプロセス・パラメータのほぼ全てを網羅する)。対照的に、矢印28によって示される第1の領域のプロセス・ウィンドウは、第2の領域のプロセス・ウィンドウよりもかなり小さいが、この場合、プロセス・パラメータの変化の関数として、第1の領域における印刷フィーチャの特性が急激に変化することが直接影響したものである。換言すれば、第1の領域のプロセス・ウィンドウは第2の領域より狭いので、第1の領域の印刷適性のほうが、プロセス・パラメータの変化に影響されやすい。
As a result, in some cases, the process window in the first region may be smaller or even dramatically smaller than the process window in the second region. For example, as indicated by
従って、上述のように、レチクル・レイアウト・データにおけるある領域の印刷適性の影響されやすさは、レチクル・レイアウト・データ自体の特性(例えば、寸法)、及び/または、レチクル・レイアウト・データに関するプロセス・ウィンドウの推定値に基づくことが可能である。しかし、レチクル・レイアウト・データにおけるある領域の印刷適性の影響されやすさは、レチクル・レイアウト・データのMEEFに基づいて判定することも可能である。例えば、比較的MEEFの高いレチクル・レイアウト・データの領域は、比較的MEEFの低いレチクル・レイアウト・データの領域に比べて、1つ以上のプロセス・パラメータの変化に対してより影響されやすい。さらに、レチクル・レイアウト・データの領域の影響されやすさは、印刷適性の影響されやすさに関するこれらの指標(例えば、特性、プロセス・ウィンドウ、MEEF)の1つ、または、これらの指標の組み合わせを利用して判定することが可能である。さらに、レチクル・レイアウト・データにおける異なる領域の印刷適性の影響されやすさは、当該技術において既知の他の任意の方法によって判定することが可能である。 Thus, as described above, the susceptibility of a region to printability in reticle layout data depends on the characteristics (eg, dimensions) of the reticle layout data itself and / or processes related to reticle layout data. It can be based on window estimates. However, the ease of being affected by the printability of a certain area in the reticle layout data can also be determined based on the MEEF of the reticle layout data. For example, a region of reticle layout data with a relatively high MEEF is more susceptible to changes in one or more process parameters than a region of reticle layout data with a relatively low MEEF. In addition, the susceptibility of the area of the reticle layout data is determined by one of these indicators (eg, characteristics, process window, MEEF) or a combination of these indicators of printability sensitivity. It is possible to make a judgment using this. Furthermore, the susceptibility of different areas of printability in the reticle layout data to be affected can be determined by any other method known in the art.
図2に示すように、領域14、18には、同様の印刷適性を備えたフィーチャがいくつか含まれている。この方法によれば、同様の印刷適性を備えたフィーチャを含むレチクル・レイアウト・データの領域として、個々の領域を定義することが可能である。従って、領域のサイズは、例えば、同様の印刷適性を備える近傍フィーチャの数、それらのフィーチャのサイズ、それらのフィーチャ間の間隔によって大幅に変わる可能性がある。
As shown in FIG. 2,
この方法は、レチクル・レイアウト・データにおいて定義される領域の面積を縮小するか、または、最小化するように構成することが可能である。このように、レチクル・レイアウト・データにおける領域は、「影響されやすさが微小」になるように定義することが可能である。例えば、この方法は、各フィーチャを独立した領域として指定するように構成することが可能である。こうした例の1つでは、レチクル・レイアウト・データにおける領域30は、レチクル・レイアウト・データにおけるフィーチャ32の面積とほぼ等しい面積を備えることが可能になる。もう1つの例では、領域をフィーチャの単なる一部として定義することが可能である。こうした例の場合、レチクル・レイアウト・データにおける領域の面積は、レチクル・レイアウト・データにおけるフィーチャの面積より小さくなる可能性がある。さらに、1つのフィーチャは、それぞれ、印刷適性の影響されやすさが異なるか、または、独自の、いくつかの異なる領域から構成することが可能である。
The method can be configured to reduce or minimize the area of the region defined in the reticle layout data. As described above, the region in the reticle layout data can be defined so that “the degree of influence is small”. For example, the method can be configured to designate each feature as an independent region. In one such example, the
印刷適性の影響されやすさが異なる領域は、異なる処理を施すことが可能である。例えば、本明細書の実施形態で説明のように、印刷適性の影響されやすさが異なる領域は、異なるシミュレーション・パラメータによるシミュレーション、異なる検査パラメータによる検査、及び/または、異なる再審査パラメータによる再審査を施すことが可能である。 Different areas can be subjected to different processing depending on the printability. For example, as described in the embodiments herein, areas with different printability sensitivities may be simulated with different simulation parameters, tested with different inspection parameters, and / or re-examined with different re-examination parameters. Can be applied.
すなわち、この方法には、図1のステップ34で示すように、レチクル・レイアウト・データがどのように印刷されるかをシミュレートするステップを含むことが可能である。レチクル・レイアウト・データがレチクル上にどのように印刷されるかを決定するためにこのシミュレーションを実施することができる。従って、レチクル製造プロセスを記述したモデルを用いて、レチクル・レイアウト・データがどのように印刷されるかをシミュレートすることが可能である。さらに、または、代わりに、レチクル・レイアウト・データがウェーハ上にどのように印刷されるかを決定するために、このシミュレーションを実施することもできる。従って、レチクル製造プロセスを記述したモデルとウェーハ製造プロセスを記述したモデル(レジスト・モデルを含む)を利用して、どのようにレチクル・レイアウト・データが印刷されるかをシミュレートすることが可能である。
That is, the method can include simulating how the reticle layout data is printed, as shown in
実施形態の1つによれば、印刷適性の異なるレチクル・レイアウト・データの領域のシミュレーションは、異なるシミュレーション・パラメータによってシミュレートすることができる。印刷適性がより影響を受けやすい領域は、印刷適性が影響を受けにくい他の領域より忠実度の高いシミュレーションを可能にするシミュレーション・パラメータによってシミュレートされるのが望ましい。シミュレーションの忠実度は、いくつかのやり方で、レチクル・レイアウト・データの領域毎に調整することができる。例えば、忠実度は、シミュレーションに用いられるピクセル数を増すことによって高めることが可能である。忠実度は、ピクセル数を変化させて、低下させることも可能である。こうして、第2の領域よりも印刷適性が影響されやすい第1の領域のシミュレーションに関するシミュレーション・パラメータには、より多数のピクセルを含むことになる。さらに、シミュレーションは、領域内のフィーチャが、異なるプロセス・パラメータで、または、あるプロセス・パラメータ範囲でどのように印刷されるかを推定するため、さまざまなプロセス・パラメータ(例えば、レチクル製造パラメータ及び/またはウェーハ製造パラメータ)で実施される。従って、シミュレーションの忠実度を高めるためのもう1つの方法は、レチクル・レイアウト・データの印刷適性が影響されやすい領域に関するさまざまなプロセス・パラメータについて、印刷適性が影響を受けにくい他の領域の場合よりも抽出率の高いサンプリングを利用することである。シミュレーションの忠実度は、当該技術において既知の他の任意のやり方で変えることが可能である。 According to one embodiment, simulation of regions of reticle layout data with different printability can be simulated with different simulation parameters. Areas where printability is more susceptible are preferably simulated by simulation parameters that allow for a higher fidelity simulation than other areas where printability is less susceptible. Simulation fidelity can be adjusted for each region of reticle layout data in several ways. For example, fidelity can be increased by increasing the number of pixels used in the simulation. Fidelity can also be reduced by changing the number of pixels. Thus, the simulation parameters for the simulation of the first region, where printability is more sensitive than the second region, will include a larger number of pixels. Furthermore, the simulation estimates various process parameters (eg, reticle manufacturing parameters and / or to estimate how features in a region are printed with different process parameters or over a range of process parameters. Or wafer manufacturing parameters). Therefore, another way to increase the fidelity of simulation is to use different process parameters for areas where the printability of reticle layout data is sensitive than for other areas where printability is less sensitive. Also, use sampling with a high extraction rate. Simulation fidelity can be varied in any other manner known in the art.
図4には、レチクル・レイアウト・データの異なる領域に関するシミュレーション・パラメータの割り当てと記憶に利用可能なデータベース構造の一例が示されている。さらに、図4には、レチクル・レイアウト・データのシミュレーションに関するパラメータを表わすために利用可能なデータ構造の内容が例示されている。データベース構造36は、図示のように、レチクル・レイアウト・データの領域40に割り当てられたシミュレーション・パラメータ38を含んでいる。データベース構造36には、2つの領域だけしか示されていないが、もちろん、こうしたデータベース構造には、レチクル・レイアウト・データにおける3つ以上の領域または全ての領域に関するシミュレーション・パラメータを含むことが可能である。 FIG. 4 shows an example of a database structure that can be used to assign and store simulation parameters for different regions of the reticle layout data. Furthermore, FIG. 4 illustrates the contents of a data structure that can be used to represent parameters related to reticle layout data simulation. The database structure 36 includes simulation parameters 38 assigned to the area 40 of reticle layout data, as shown. Although only two regions are shown in the database structure 36, of course, such a database structure can include simulation parameters for more than two regions or all regions in the reticle layout data. is there.
図4に示す第1の領域と第2の領域は、この例の場合、図2に示す第1の領域と第2の領域に対応する。従って、第1の領域は、第2の領域よりも印刷適性が影響されやすい。図4に示すように、領域のそれぞれに割り当てられるシミュレーション・パラメータは、異ならせることができるので、異なる領域を異なる忠実度でシミュレートすることが可能である。すなわち、第1の領域には、第1の領域を比較的高い忠実度でシミュレートできるようなシミュレーション・パラメータを割り当てることが可能である。シミュレーションの忠実度は、上述のように変えることが可能である。さらに、図4に示すように、異なる領域に割り当てられるシミュレーションの忠実度は、データベース構造のシミュレーション・パラメータ・カラムに示すことが可能であり、各異なる忠実度に対して用いられる実際のシミュレーション・パラメータ(例えば、ピクセル数)は、別のデータベース構造(不図示)において規定することが可能である。代わりに、データベース構造36には、忠実度が高いシミュレーション、低いシミュレーション、あるいは、その他のシミュレーションを決める個々のパラメータを含むことが可能である。さらに、図4に示すように、第2の領域には、第2の領域を比較的低い忠実度でシミュレートできるようなシミュレーション・パラメータを割り当てることが可能である。異なる領域に実施されるシミュレーションにおけるその他の相違は、データベース構造36に含むこともできるし、あるいは、異なる独立したデータベース構造(不図示)に含むことも可能である。 In this example, the first area and the second area shown in FIG. 4 correspond to the first area and the second area shown in FIG. Therefore, the printability of the first area is more easily affected than that of the second area. As shown in FIG. 4, the simulation parameters assigned to each of the regions can be different, so that different regions can be simulated with different fidelity. That is, it is possible to assign a simulation parameter that can simulate the first region with relatively high fidelity to the first region. The fidelity of the simulation can be changed as described above. Furthermore, as shown in FIG. 4, the simulation fidelity assigned to different regions can be shown in the simulation parameter column of the database structure, and the actual simulation parameters used for each different fidelity. (Eg, the number of pixels) can be defined in another database structure (not shown). Alternatively, the database structure 36 may include individual parameters that determine high fidelity simulation, low simulation, or other simulation. Furthermore, as shown in FIG. 4, it is possible to assign a simulation parameter that can simulate the second region with relatively low fidelity to the second region. Other differences in simulations performed in different regions can be included in the database structure 36, or can be included in different independent database structures (not shown).
ステップ34において、1つのレチクルに関するレチクル・レイアウト・データの全て(すなわち、レチクル・レイアウト・データ全体)がどのように印刷されるかをシミュレートするのが望ましい場合もある。明らかに、こうしたシミュレーションには、かなりの計算資源と時間が必要になり、こうしたシミュレーションの計算負荷が重い負担になる可能性がある。しかし、こうしたシミュレーションの指示に、上述のように印刷適性がクリティカルなフィーチャ領域を利用すると、はるかに効率よく計算を進めることが可能になる。すなわち、レチクル・レイアウト・データの全てを構成する各領域の印刷適性の影響されやすさは、上述のように判定することが可能であり、また、シミュレーションの忠実度は、上述のように、レチクル・レイアウト・データの領域毎に変更することが可能であり、従って、印刷適性が影響されやすい領域は、影響を受けにくい領域よりも高い忠実度でシミュレートされることになるので、シミュレーション結果の有用性または有意味性を低下させることなく、シミュレーションに必要な計算資源と時間が大幅に節減される。
In
ステップ34のシミュレーションは、ステップ44に示すレチクル・レイアウト・データの検査に利用することも可能である。レチクル・レイアウト・データの検査には、レチクル・レイアウト・データの異なる領域によって生じるであろう印刷欠陥の検出が含まれる。例えば、この方法には、シミュレーションに基づいて、レチクル・レイアウト・データによって生じることになる印刷欠陥を検出するステップを含むことが可能である。さらに、レチクル・レイアウト・データの検査には、レチクル・レイアウト・データにおけるどのフィーチャが、レチクル上に印刷欠陥を生じることになるかを判定するステップを含む。例えば、この検査には、レチクル・レイアウト・データのフィーチャのシミュレーション結果とIC設計者またはICメーカによって定められたフィーチャに関する規格との比較が必要になる。こうした例の1つにおいて、シミュレートされたフィーチャの寸法と、IC設計者がレチクルに印刷されるフィーチャについて指定した寸法範囲を比較することが可能である。
The simulation in
検査には、設計規則検査のようなレチクルの印刷欠陥を確かめるための任意の他の方法が必要になる可能性もある。もう1つの例の場合、シミュレートされたレチクル・レイアウト・データは、あたかも完全に本明細書における記述であるかのように、参照により組み込まれる、2003年10月6日に、Stokowski他によって提出された、共同所有の同時係属米国特許出願第10/679,857号明細書に記載のような、エアリアル・センサから得られるデータを比較することが可能である。あるいはまた、シミュレートされたレチクル・レイアウト・データは、あたかも完全に本明細書における記述であるかのように、参照により組み込まれる、Ye他の米国特許第6,803,554号明細書、Ye他の米国特許第6,807,503号明細書、Ye他による米国特許出願公開第2003/0226951号明細書に記載のタイプのエアリアル・イメージ・センサから得られるデータを比較することが可能である。 Inspection may require any other method for ascertaining reticle print defects, such as design rule inspection. In another example, simulated reticle layout data is submitted by Stockowski et al. On October 6, 2003, which is incorporated by reference as if fully described herein. It is possible to compare data obtained from aerial sensors, as described in commonly owned copending US patent application Ser. No. 10 / 679,857. Alternatively, simulated reticle layout data is incorporated by reference as if fully described herein, Ye et al. US Pat. No. 6,803,554, Ye It is possible to compare data obtained from aerial image sensors of the type described in other US Pat. No. 6,807,503, US Patent Application Publication No. 2003/0226951 by Ye et al. .
さらに、検査は、レチクル上の異なる領域について異なるように実施することができる。例えば、印刷適性が比較的影響を受けやすいレチクル上の領域の場合、レチクル・レイアウト・データにおける欠陥の識別に用いられるしきい値は、印刷適性が比較的影響を受けにくいレチクル上の領域よりも低い(または、目標値により近い)値に設定することが可能である。換言すれば、フィーチャの変動に関する許容度の低い、印刷適性が影響されやすい領域において、印刷欠陥を検出することが可能である。同様に、フィーチャの変動に関する許容度の高い、印刷適性が影響を受けにくい領域において、印刷欠陥を検出することも可能である。こうして、検査は、各領域の印刷適性の影響されやすさに基づいて、レチクルの各領域毎に1つ以上の検査パラメータを変えるやり方で実施することができる。すなわち、その印刷適性が、レチクル・レイアウト・データにおける他の領域よりもプロセス・パラメータの変化に影響されやすい領域は、他の領域より高い感度で検査することが可能である。結果として、このレチクル・レイアウト・データの検査によれば、ユーザにとって重要になるレチクル・レイアウト・データの欠陥を検出することが可能になる。 Further, the inspection can be performed differently for different regions on the reticle. For example, for areas on a reticle where printability is relatively sensitive, the threshold used to identify defects in the reticle layout data is greater than areas on the reticle where printability is relatively unaffected. It can be set to a low value (or closer to the target value). In other words, it is possible to detect a print defect in a region where the tolerance for feature variation is low and printability is easily affected. Similarly, it is also possible to detect print defects in areas that have a high tolerance for feature variation and are less susceptible to printability. Thus, inspection can be performed in a manner that changes one or more inspection parameters for each region of the reticle based on the sensitivity of the printability of each region. That is, it is possible to inspect an area whose printability is more susceptible to changes in process parameters than other areas in the reticle layout data with higher sensitivity than the other areas. As a result, according to the inspection of the reticle layout data, it is possible to detect a defect in the reticle layout data that is important for the user.
ステップ42に示すように、この方法には、検査プロセスを生成するステップを含むことが可能である。検査プロセスは、レチクル・レイアウト・データに基づいて生成することが可能である。すなわち、検査プロセスは、レチクル・レイアウト・データにおける異なる領域の印刷適性に基づいて生成することが可能である。例えば、レチクル・レイアウト・データの検査プロセスを生成するためのコンピュータによって実施される方法には、上述のレチクル・レイアウト・データにおける異なる領域を識別するステップと、異なる領域に1つ以上の検査パラメータを割り当てるステップが含まれる。すなわち、検査パラメータは、異なる領域が異なる感度で検査されるように割り当てることが可能である。例えば、検査パラメータは、上述の第1の領域が、プロセス中、第2の領域よりも高い感度で検査されるように割り当てることが可能である。異なる領域には、上述のしきい値、または、当該技術において既知の変更可能な他の任意の検査パラメータといった、異なるパラメータを割り当てることが可能である。次に、ステップ44では、ステップ42において生成される検査プロセスを利用して、レチクル・レイアウト・データの検査を行うことが可能である。
As shown in
検査プロセスの生成には、図5に示すようなデータベース構造の生成を含む。図5には、レチクル・レイアウト・データの異なる領域に関する検査パラメータの割り当てと記憶に用いることが可能な、データベース構造の一例が示されている。さらに、図5には、レチクル・レイアウト・データの検査に関するパラメータを表わすために利用可能な、データベース構造の内容が例示されている。データベース構造46には、図示のように、レチクル・レイアウト・データの領域50に割り当てられる検査パラメータ48が含まれている。データベース構造46には、2つの領域だけしか示されていないが、もちろん、こうしたデータベース構造には、レチクル・レイアウト・データにおける3つ以上または全ての領域に関するシミュレーション・パラメータを含むことが可能である。 The generation of the inspection process includes generation of a database structure as shown in FIG. FIG. 5 shows an example of a database structure that can be used to assign and store inspection parameters for different regions of the reticle layout data. Further, FIG. 5 illustrates the contents of a database structure that can be used to represent parameters relating to inspection of reticle layout data. The database structure 46 includes inspection parameters 48 that are assigned to the area 50 of the reticle layout data, as shown. Although only two regions are shown in the database structure 46, of course, such a database structure can include simulation parameters for more than two or all regions in the reticle layout data.
図5に示す第1の領域と第2の領域は、この例の場合、図2に示す第1の領域と第2の領域に対応する。図5に示すように、領域のそれぞれに割り当てられる検査パラメータは、異ならせることができるので、異なる領域を異なる感度で検査することが可能である。すなわち、第1の領域には、第1の領域を比較的高い感度で検査できるような検査パラメータを割り当てることが可能である。検査の感度は、上述のように変えることが可能である。例えば、図5に示すように、異なるアルゴリズム(例えば、高感度アルゴリズムまたは低感度アルゴリズム)を用いて、感度を変えることが可能である。検査プロセスの感度は、他の方法(例えば、レチクル検査データにおける欠陥の検出に用いられるしきい値の変更)によって変えることも可能である。さらに、図5に示すように、特定の感度に用いられる検査パラメータ(例えば、特定のアルゴリズム等)は、検査パラメータ・カラムにおいて規定することが可能である。あるいはまた、検査パラメータは、データベース構造の検査パラメータ・カラムに示すことが可能であり、これらのパラメータは、異なるデータベース構造において示すことが可能である。さらに図5に示すように、第2の領域には、第2の領域を比較的低い感度で検査できるような検査パラメータを割り当てることが可能である。各領域毎に実施される検査におけるその他の相違は、データベース構造46に含むこともできるし、あるいは、異なる独立したデータベース構造(不図示)に含むことも可能である。 In this example, the first area and the second area shown in FIG. 5 correspond to the first area and the second area shown in FIG. As shown in FIG. 5, since the inspection parameters assigned to each of the regions can be made different, it is possible to inspect different regions with different sensitivities. That is, an inspection parameter capable of inspecting the first area with relatively high sensitivity can be assigned to the first area. The sensitivity of the inspection can be changed as described above. For example, as shown in FIG. 5, it is possible to change the sensitivity using different algorithms (for example, a high sensitivity algorithm or a low sensitivity algorithm). The sensitivity of the inspection process can be changed by other methods (eg, changing the threshold used to detect defects in reticle inspection data). Further, as shown in FIG. 5, the inspection parameter (for example, a specific algorithm) used for a specific sensitivity can be defined in the inspection parameter column. Alternatively, inspection parameters can be shown in the inspection parameter column of the database structure, and these parameters can be shown in different database structures. Further, as shown in FIG. 5, it is possible to assign inspection parameters that can inspect the second area with relatively low sensitivity to the second area. Other differences in the tests performed for each region can be included in the database structure 46, or can be included in a different independent database structure (not shown).
レチクル・レイアウト・データの検査は、レチクル・レイアウト・データによるレチクルの製造前に実施するのが望ましい。このようにして、レチクルの製造前に、レチクル・レイアウトを修正することが可能であるが、時間もかかるし、コストも高くつく。例えば、図1に示すように、この方法には、ステップ52に示す、レチクル・レイアウト・データの変更を含むことも可能である。レチクル・レイアウト・データの変更は、シミュレーション結果及び/または検査結果に基づくことが可能である。レチクル・レイアウト・データの変更を実施して、レチクル・レイアウト・データをレチクルに印刷した場合に、レチクル上に形成されることになる印刷欠陥数を減少させるのが望ましい。さらに、レチクル・レイアウト・データの変更には、レチクル・レイアウト・データにおける1つ以上のフィーチャを変更して、レチクル・レイアウト・データの印刷適性の影響されやすさを軽減するステップが必要になる可能性がある。例えば、レチクル・レイアウト・データにおけるフィーチャのSRAFに関する1つ以上の特性を変更して、許容可能範囲内で、及び/または、より広いプロセス・パラメータ範囲にわたって、レチクルにフィーチャを印刷できるようにすることが可能であり、それによって、フィーチャの印刷適性が高められる。レチクル・レイアウト・データの変更後、上述のように、変更されたレチクル・レイアウト・データのシミュレーション、変更されたレチクル・レイアウト・データに関する検査プロセスの生成、変更されたレチクル・レイアウト・データの検査を再度実施することができる。
The inspection of the reticle layout data is preferably performed before the reticle is manufactured based on the reticle layout data. In this way, it is possible to modify the reticle layout before manufacturing the reticle, but this is time consuming and expensive. For example, as shown in FIG. 1, the method may include changing the reticle layout data as shown in
この方法には、ステップ54に示すように、レチクル・レイアウト・データの再審査を含むことも可能である。レチクル・レイアウト・データの再審査には、ステップ44において実施される検査によって確認される印刷欠陥を生じるであろう、レチクル・レイアウト・データにおけるフィーチャまたは領域の再審査を含むことが可能である。レチクル・レイアウト・データの再審査には、ユーザが欠陥部分に関する判断を下すことができるように、レチクル・レイアウト・データの欠陥部分に関する各種情報をユーザに表示するステップが必要になる可能性がある。こうして、再審査には、手動再審査が必要になる可能性がある。ユーザに表示される情報には、シミュレーション結果、検査結果、実際のレチクル・レイアウト・データ、または、入手可能であって、レチクル・レイアウト・データの欠陥部分に関するユーザの理解を助けることになる、レチクル・レイアウト・データに関する任意の他の情報を含むことが可能である。ユーザは、欠陥部分を無視する(すなわち、欠陥部分が許容可能であることを示唆する)、欠陥部分を変更するように指示する(例えば、その部分を許容可能にする)、欠陥部分の追加シミュレーションを実施するように指示する等といった、欠陥部分に関する判断を下すことが可能である。
This method may also include a re-examination of the reticle layout data, as shown in
代替案として、この方法には、欠陥部分に関して同様の判断を下すことが可能な、レチクル・レイアウト・データの自動再審査またはレチクル・レイアウト・データの半自動再審査を含むこともできる。再審査結果を利用して、上述のように実施することが可能な、レチクル・レイアウト・データの変更を行うことも可能である。さらに、再審査結果を利用して、生成された検査プロセス、または、検査プロセスの生成方法を変更することもできる(例えば、より正確な、または、より高感度の検査プロセスが得られるように)。 Alternatively, the method may include an automatic re-examination of reticle layout data or a semi-automatic re-examination of reticle layout data, which can make similar decisions regarding defective portions. It is also possible to change the reticle layout data, which can be implemented as described above, using the reexamination result. In addition, the re-examination results can be used to change the generated inspection process or the method of generating the inspection process (eg, to obtain a more accurate or more sensitive inspection process). .
本明細書に説明の方法には、実施形態によっては、レチクル・レイアウト・データの再審査プロセスを生成するステップ(不図示)を含むことも可能である。再審査プロセスの生成には、上述の第1の領域と第2の領域に対して1つ以上の再審査パラメータを割り当て、第1の領域が、再審査プロセス中、第2の領域より高い感度で再審査されるようにするステップを含む。再審査プロセスの生成には、図6に示すようなデータベース構造の生成を含むことも可能である。図6には、レチクル・レイアウト・データの異なる領域に関する再審査パラメータの割り当てと記憶に用いることが可能な、データベース構造の一例が示されている。さらに、図6には、レチクル・レイアウト・データの再審査パラメータを表わすために利用可能な、データベース構造の内容が例示されている。データベース構造56には、図示のように、レチクル・レイアウト・データの領域60に割り当てられる再審査パラメータ58が含まれている。データベース構造56には、2つの領域だけしか示されていないが、もちろん、こうしたデータベース構造には、レチクル・レイアウト・データにおける3つ以上または全ての領域に関する再審査パラメータを含むことが可能である。 The method described herein may include a step (not shown) of generating a reticle layout data re-examination process in some embodiments. The re-examination process is generated by assigning one or more re-examination parameters to the first and second areas described above, the first area being more sensitive than the second area during the re-examination process Including a step to be re-examined at The generation of the reexamination process may include generation of a database structure as shown in FIG. FIG. 6 shows an example of a database structure that can be used for re-examination parameter assignment and storage for different regions of the reticle layout data. Further, FIG. 6 illustrates the contents of a database structure that can be used to represent the re-examination parameters of reticle layout data. The database structure 56 includes a reexamination parameter 58 that is assigned to an area 60 of reticle layout data, as shown. Although only two regions are shown in the database structure 56, of course, such a database structure can include reexamination parameters for more than two or all regions in the reticle layout data.
図6に示す第1の領域と第2の領域は、この例の場合、図2に示す第1の領域と第2の領域に対応する。図6に示すように、領域のそれぞれに割り当てられる再審査パラメータは、異ならせることができるので、異なる領域を異なる倍率または他の再審査パラメータで再審査することが可能である。すなわち、この例の場合、第1の領域には、第1の領域を高い倍率で再審査できるような再審査パラメータを割り当てることが可能である。再審査の倍率は、例えば、光学再審査ツールの1つ以上のパラメータを変更することによって、変えることが可能である。倍率は、レチクル・レイアウト・データの領域の再審査に用いられる再審査ツールを変更することによって(例えば、光学再審査ツールから電子ビーム再審査ツールに)変えることも可能である。さらに、図6に示すように、再審査の感度または倍率は、データベース構造の再審査パラメータ・カラムに示すことが可能であり、特定の再審査に用いられることになる実際の再審査パラメータは、異なるデータベース構造(不図示)において規定することが可能である。代わりに、データベース構造56に、高感度または低感度の再審査を決める個々のパラメータを含むことも可能である。さらに図6に示すように、第2の領域には、第2の領域を低い倍率で検査できるような再審査パラメータを割り当てるか、または、第2の領域を全く再審査しないような再審査パラメータを割り当てることが可能である。各領域毎に実施される再審査におけるその他の相違は、データベース構造56に含むこともできるし、あるいは、異なる独立したデータベース構造(不図示)に含むことも可能である。 In this example, the first area and the second area shown in FIG. 6 correspond to the first area and the second area shown in FIG. As shown in FIG. 6, the reexamination parameters assigned to each of the regions can be different, so that different regions can be reexamined with different magnifications or other reexamination parameters. That is, in this example, it is possible to assign a reexamination parameter to the first area so that the first area can be reexamined at a high magnification. The reexamination magnification can be changed, for example, by changing one or more parameters of the optical reexamination tool. The magnification can also be changed by changing the re-examination tool used to re-examine the area of the reticle layout data (eg, from an optical re-examination tool to an electron beam re-examination tool). Further, as shown in FIG. 6, the reexamination sensitivity or magnification can be shown in the reexamination parameter column of the database structure, and the actual reexamination parameters that will be used for a particular reexamination are: It can be defined in different database structures (not shown). Alternatively, the database structure 56 may include individual parameters that determine a high or low sensitivity review. Further, as shown in FIG. 6, a reexamination parameter is assigned to the second area so that the second area can be inspected at a low magnification, or a reexamination parameter that does not reexamine the second area at all. Can be assigned. Other differences in the re-examination performed for each area can be included in the database structure 56, or can be included in a different independent database structure (not shown).
上述のように、従って、この方法には、レチクルに許容可能に印刷されるレチクル・レイアウト・データを生成するため、対話式に実施可能ないくつかのステップが必要になる可能性がある。同様に、上述のステップを実施して、レチクル・レイアウト・データがウェーハに印刷される方法を決定することも可能である。例えば、上述のシミュレーション・ステップは、シミュレーションに、レチクル製造モデルだけではなく、ウェーハ印刷モデルも(リソグラフィ・プロセス・モデルとレジスト・モデルのようないくつかのモデルを含むことが可能である)利用されるように変更することが可能である。上述の他のステップも同様に変更することが可能である。こうして、レチクル・レイアウト・データによってウェーハ上に生じる印刷欠陥を確認することができ、ウェーハに印刷される印刷欠陥の数を減少させるように、レチクル・レイアウト・データを変更することが可能になる。 As described above, therefore, this method may require several steps that can be performed interactively to generate reticle layout data that is acceptable printed on the reticle. Similarly, the above steps can be performed to determine how the reticle layout data is printed on the wafer. For example, the simulation steps described above are utilized in the simulation not only for the reticle fabrication model, but also for the wafer printing model (which can include several models such as a lithography process model and a resist model). It can be changed to The other steps described above can be similarly modified. Thus, the reticle layout data can be used to identify print defects that occur on the wafer, and the reticle layout data can be modified to reduce the number of print defects printed on the wafer.
レチクル・レイアウト・データ(変更されているか、いないかはともかく)が、許容可能に印刷される(レチクル及び/またはウェーハ上に)と判定されると、ステップ62に示すように、レチクル・レイアウト・データによってレチクルを製造することが可能である。レチクルの製造プロセスは、ウェーハ・パターン形成プロセスと同様である。例えば、レチクル製造の目的は、一般に、ガラスのようなほぼ透明な基板上に比較的薄いクロム層のような不透明材料によるパターンを形成することにある。さらに、レチクル製造に利用可能な他の適合する不透明材料には、制限するわけではないが、クロム、酸化クロム、窒化クロム、モリブデン/シリコンが含まれる。クロム層に適した厚さは、約1000Åとすることが可能であり、スパッタリングによってガラス基板に堆積させることが可能である。レチクル製造に利用可能な適合する他の透明材料には、寸法、露光装置の波長に関する透過特性が比較的安定した、ホウケイ酸ガラスまたは石英ガラス(SiO2、「水晶」)が含まれる。レチクル製造には、それ以外の材料を利用することも可能である。例えば、不透明材料の下にある薄膜は、接着層の働きをする。こうした接着層には、例えば、クロム、窒素、酸化物の混合物を含むことが可能である。さらに、不透明材料の上に形成される薄膜は、反射防止層の働きをすることが可能である。適合する反射防止層は、例えば、比較的薄い酸化クロム(CrO3)層から形成することが可能である。
If the reticle layout data (whether modified or not) is determined to be acceptable printed (on the reticle and / or wafer), as shown in
レチクル製造には、パターン生成のような、いくつかの異なるステップを含む。あるいはまた、レチクルを、レーザまたは電子ビームによる直接描画露光によって作製することができる。レーザ露光は標準的な光レジストの利用を可能にし、電子ビームによる直接描画露光よりも速い。さらに、レーザ・システムのほうが、購入や動作コストが低くなる。直接描画レーザ光源は、音響光学変調器(AOM)によってオン/オフされる。市販の直接描画レーザ・システムの一例には、カリフォルニア州ヘーワードのETEC Systems,Inc.から入手可能なALTA3000(登録商標)レーザ描画システムがある。複雑なレチクルの製造には、レーザ・システムより微細な線の解像度が得られるので、電子ビーム直接描画システムがよく用いられる。さらに、電子ビーム直接描画システムは、レーザ・システムより大きいダイ・サイズの描画も可能である。市販の電子ビーム直接描画システムの例には、ETEC Systems,Inc.から入手可能なMEBES4500及び5000システムが含まれる。レチクル製造には、レチクル上のレジストから下にある材料(例えば、不透明材料または透明材料)にパターンを転写するエッチングのようなステップを含むこともある。 Reticle fabrication involves several different steps, such as pattern generation. Alternatively, the reticle can be made by direct writing exposure with a laser or electron beam. Laser exposure allows the use of standard photoresists and is faster than direct writing exposure with electron beams. In addition, laser systems are less expensive to purchase and operate. The direct writing laser light source is turned on / off by an acousto-optic modulator (AOM). An example of a commercially available direct writing laser system includes ETEC Systems, Inc. of Howard, California. There is an ALTA 3000® laser drawing system available from For production of complex reticles, electron beam direct writing systems are often used because finer line resolution can be obtained than laser systems. Furthermore, the electron beam direct writing system is capable of drawing a die size larger than the laser system. Examples of commercially available electron beam direct writing systems include ETEC Systems, Inc. MEBES 4500 and 5000 systems available from Reticle fabrication may include steps such as etching to transfer the pattern from the resist on the reticle to the underlying material (eg, opaque or transparent material).
レチクルの作製に用いられる実際のプロセス・パラメータに関係なく、レチクル作製結果は、ステップ64に示すように、レチクルに印刷されたレチクル・レイアウト・データである。次に、レチクルを利用して、パターン形成されたウェーハを形成する前に、レチクルに対していくつかのステップを施すことが可能である。例えば、ステップ66に示すように、この方法には、レチクル上に印刷されたレチクル・レイアウト・データの検査を含むことが可能である。ステップ44で実施される検査とは異なり、この検査は、実際の作製されたレチクルに実施された測定結果を利用して実施することができる。例えば、ステップ66において、レチクルの検査は、光学的に、あるいは、電子ビーム・ベースのツールによって実施することができる。
Regardless of the actual process parameters used to fabricate the reticle, the reticle fabrication result is reticle layout data printed on the reticle, as shown at step 64. The reticle can then be used to perform several steps on the reticle before forming the patterned wafer. For example, as shown in step 66, the method can include inspecting reticle layout data printed on the reticle. Unlike the inspection performed at
ステップ44においてレチクル・レイアウト・データに対して実施される検査と同様、ステップ66においてレチクル・レイアウト・データに対して実施される検査は、レチクル上の領域毎に変更される1つ以上の検査パラメータを備えることが可能である。例えば、上述のように判定することが可能な、レチクル上における異なる領域の印刷適性の影響されやすさに基づいて、レチクル検査の1つ以上のパラメータをレチクル全体にわたって変更することが可能である。ステップ66において変更される1つ以上の検査パラメータには、レチクル上における欠陥の検出感度を変えることが可能な、任意の検査パラメータ(例えば、しきい値)を含むことが可能である。さらに、レチクル上で実施される検査には、レチクル上における印刷欠陥、レチクル上における非印刷欠陥(例えば、粒子汚染、スクラッチ等)の検出が必要とされる可能性がある。
Similar to the inspection performed on the reticle layout data in
この方法には、ステップ68に示すように、レチクルに印刷されたレチクル・レイアウト・データの再審査が含まれる。印刷されたレチクル・レイアウト・データの再審査は、上述のように実施することができる(例えば、手動、自動、または、半自動で)。さらに、再審査プロセスの1つ以上のパラメータは、上述のように、レチクル・レイアウト・データの異なる領域の印刷適性の影響されやすさに基づいて変更することができる。しかし、上述の方法とは異なり、ステップ68で実施される再審査は、レチクルに実際に印刷されたレチクル・レイアウト・データの再審査である。従って、印刷されたレチクル・レイアウト・データの再審査には、印刷されたレチクル・レイアウト・データに関する追加情報の収集を含む。例えば、レチクルに印刷されたレチクル・レイアウト・データは、レチクル再審査ツールを用いて検査する。レチクル再審査ツールは、高倍率の光学ツール及び/または電子ビーム・ツールとすることが可能である。レチクル再審査ツールは、一般に、ステップ66においてレチクル上で検出された欠陥に関する追加情報またはより詳細な情報を生成するように構成することが可能である。
This method includes a re-examination of the reticle layout data printed on the reticle, as shown in
印刷されたレチクル・レイアウト・データの検査と再審査の結果を利用して、レチクルのさらなる処理を決定することが可能である。例えば、印刷欠陥が、比較的印刷適性が影響されやすいレチクル領域において検出された場合、これらの印刷欠陥は、修理すべきであると決定する。レチクルの欠陥修理処理は、例えば、集束イオン・ビーム(FIB)集束ツールまたは当該技術において既知の任意の他の適合する修理ツールを用いて実施することができる。さらに、レチクル上の個々の欠陥は、1つずつ、または、まとめて修理する(例えば、複数欠陥を同時に修理する)ことも可能である。レチクルを洗浄すべきか否かを決定することも可能である。レチクル上において粒子状欠陥のような比較的多数の欠陥が見つかる場合には、洗浄を実施する。さらに、検査と再審査の結果に基づいて、レチクルを再加工する(例えば、より良い結果が得られることを期待して、再処理を行って、1つ以上のプロセス・ステップの結果を除去し、これらのプロセス・ステップを繰り返す)ことができるか否か、あるいは、レチクルを廃棄する(すなわち、処分する)か否かを決定する。 The result of inspection and re-examination of the printed reticle layout data can be used to determine further processing of the reticle. For example, if print defects are detected in a reticle area where printability is relatively sensitive, it is determined that these print defects should be repaired. The reticle defect repair process may be performed, for example, using a focused ion beam (FIB) focusing tool or any other suitable repair tool known in the art. In addition, individual defects on the reticle can be repaired one at a time or collectively (eg, multiple defects are repaired simultaneously). It is also possible to determine whether the reticle should be cleaned. If a relatively large number of defects such as particulate defects are found on the reticle, cleaning is performed. In addition, rework the reticle based on the results of the inspection and re-examination (eg, re-process to remove the result of one or more process steps in the hope of obtaining better results. These process steps can be repeated), or whether the reticle is discarded (ie, disposed).
印刷されたレチクル・レイアウト・データが検査と再審査に合格すると、ステップ70に示すように、レチクルによって、ウェーハを製造することが可能になる。一般に、ウェーハの製造には、レチクルを利用して、ウェーハにパターン形成する前に、1つ以上のステップを(または、多くのステップさえ)含むことが可能である。しかし、レチクルによるウェーハの製造には、一般に、ウェーハ上にレジストが形成され、ウェーハ上に印刷されるパターンが、レチクルを介して、レジストに光を投射し、その後、レジストに処理を施すことによって(通常、化学溶液にさらすことによって)レジストに転写される、リソグラフィ・プロセスが必要になる。レチクル上のパターンは、代わりに、非光学的方法によって(例えば、x線リソグラフィの場合、x線を利用して)レジストに転写することが可能である。
If the printed reticle layout data passes inspection and re-examination, the reticle can be manufactured as shown in
リソグラフィ・プロセスの1つ以上のパラメータ(光学的及び/または非光学的パラメータ)は、レチクル上における異なる領域の印刷適性の影響されやすさに従って変更することが可能である。例えば、上述のように判定された、レチクル・レイアウト・データの領域毎の影響されやすさに基づいて、ウェーハ上の領域毎に、リソグラフィ・プロセスの1つ以上のパラメータ(例えば、露光量及び/または線量)を変更することが可能である。リソグラフィ・プロセスの1つ以上のパラメータを変更することによって、ウェーハに対する印刷適性が影響されやすい領域の印刷精度が向上するのが理想的である。従って、この方法には、レチクル上における異なる領域の印刷適性の影響されやすさに基づいて、ウェーハ(不図示)の製造に利用されるリソグラフィ・プロセスを生成するステップを含むことが可能である。さらに、ウェーハに対して実施される他のパターン形成プロセス(例えば、エッチング)のパラメータも、異なる領域の印刷適性の影響されやすさに基づいて、領域毎に変更することが可能である。レチクル製造のパラメータも、同様のやり方で、領域毎に変更することが可能である。 One or more parameters of the lithographic process (optical and / or non-optical parameters) can be changed according to the sensitivity of the printability of different areas on the reticle. For example, one or more parameters of the lithography process (e.g., exposure dose and / or amount) for each region on the wafer, based on the sensitivity of each region of the reticle layout data determined as described above. Or the dose) can be changed. Ideally, by changing one or more parameters of the lithographic process, the printing accuracy in areas where printability to the wafer is sensitive is improved. Accordingly, the method can include generating a lithographic process that is utilized in the manufacture of a wafer (not shown) based on the sensitivity of the printability of different regions on the reticle. In addition, other patterning process (eg, etching) parameters performed on the wafer can also be varied from region to region based on the sensitivity of different regions to printability. The reticle manufacturing parameters can also be changed from region to region in a similar manner.
ステップ72に示すように、レチクルによるウェーハ製造の結果は、ウェーハ上に印刷されたレチクル・レイアウト・データということになる。ウェーハに対して追加ウェーハ製造プロセスを実施する前に、ウェーハに対していくつかのプロセスを実施する。例えば、ステップ74に示すように、この方法には、ウェーハに印刷されたレチクル・レイアウト・データを検査するステップを含む。ウェーハに印刷されたレチクル・レイアウト・データは、当該技術において既知の任意の方法(光学、非光学、電子ビーム、散乱測定、偏光解析、反射率測定等)を用いて検査することが可能である。ウェーハ検査の1つ以上のパラメータは、ウェーハ上における異なる領域の影響されやすさに基づいて領域毎に変更することが可能である。ウェーハ上における異なる領域の影響されやすさは、上述のように、ウェーハ上における領域に対応する、レチクル・レイアウト・データの異なる領域の影響されやすさに基づいて判定することができる。変更されるウェーハ検査プロセスの1つ以上のパラメータには、ウェーハ検査の感度を変えることが可能な任意のパラメータ(例えば、しきい値)を含む。この方法には、ウェーハの異なる領域に異なる検査パラメータを割り当てる、ウェーハ検査プロセスの生成を含む。
As shown in
ステップ76に示すように、この方法には、ウェーハに印刷されたレチクル・レイアウト・データの再審査を含むことも可能である。ウェーハに印刷されたレチクル・レイアウト・データの再審査は、上述のように(例えば、手動、自動、または、半自動で)実施することができる。さらに、ウェーハ再審査プロセスの1つ以上のパラメータは、上述のレチクル・レイアウト・データの異なる領域の印刷適性の影響されやすさに基づいて変更することが可能である。しかし、上述の方法とは異なり、ステップ76において実施される再審査は、ウェーハに実際に印刷されたレチクル・レイアウト・データの再審査である。従って、印刷されたレチクル・レイアウト・データの再審査には、ウェーハに印刷されたレチクル・レイアウト・データに関する追加情報の収集を含む。例えば、ウェーハに印刷されたレチクル・レイアウト・データは、ウェーハ再審査ツールを用いて検査する。ウェーハ再審査ツールは、高倍率の光学ツール、電子ビーム・ツール、または、当該技術において既知の任意の他の適合するツールである。ウェーハ再審査ツールは、一般に、ステップ74において、ウェーハ上で検出された欠陥に関する追加情報またはより詳細な情報を生成するように構成される。
As shown in
図1に示す方法には、本明細書に説明の他の任意のステップを含むことも可能である。さらに、図1に示す方法には、ウェーハ上におけるデバイスの製造を完了し、製造されたデバイスに対する電気的試験を実施するといった、当該技術において既知の他の任意のステップを含むことも可能である。 The method shown in FIG. 1 may include any other steps described herein. In addition, the method shown in FIG. 1 may include any other steps known in the art, such as completing the fabrication of the device on the wafer and performing an electrical test on the fabricated device. .
本明細書に説明のような方法を実施するプログラム命令は、搬送媒体を介して伝達するか、または、搬送媒体に記憶することが可能である。搬送媒体は、ワイヤ、ケーブル、または、無線伝送リンク、または、こうしたワイヤ、ケーブル、または、リンクに沿って進行する信号のような伝送媒体とすることが可能である。搬送媒体は、読み取り専用メモリ、ランダム・アクセス・メモリ、磁気または光ディスク、または、磁気テープのような記憶媒体とすることも可能である。 Program instructions for performing the methods as described herein can be transmitted via a carrier medium or stored on a carrier medium. The carrier medium can be a wire, cable, or wireless transmission link, or a transmission medium such as a signal traveling along such a wire, cable, or link. The carrier medium may be a read-only memory, a random access memory, a magnetic or optical disk, or a storage medium such as a magnetic tape.
コンピュータ・システムは、パーソナル・コンピュータ・システム、メインフレーム・コンピュータ・システム、ワークステーション、ネットワーク機器、インターネット機器、携帯端末(「PDA」)、テレビジョン・システム、または、他の装置を含む、さまざまな形態をとることが可能である。一般に、コンピュータ・システムという用語は、記憶媒体からの命令を実行する、1つ以上のプロセッサを備えた任意の装置を包含するように広義に定義することが可能である。 Computer systems may include a variety of personal computer systems, mainframe computer systems, workstations, network equipment, Internet equipment, personal digital assistants (“PDAs”), television systems, or other devices. It can take a form. In general, the term computer system can be broadly defined to encompass any device with one or more processors that executes instructions from a storage medium.
プログラム命令は、とりわけ、手順ベース技法、コンポーネント・ベース技法、及び/または、オブジェクト指向技法を含む、さまざまな方法の任意の1つで実施することができる。例えば、プログラム命令は、ActiveXコントロール、C++オブジェクト、Java(登録商標)Beans、Microsoft Foundation Class(「MFC」)、または、他の所望のテクノロジまたは技法を用いて実施することができる。 Program instructions may be implemented in any one of a variety of ways, including procedure-based techniques, component-based techniques, and / or object-oriented techniques, among others. For example, program instructions may be implemented using ActiveX controls, C ++ objects, Java® Beans, Microsoft Foundation Class (“MFC”), or other desired technology or technique.
図7には、本明細書に説明の方法の1つ以上のステップを実施するために利用可能なシステムの実施形態の1つが例示されている。このシステムには、コンピュータ・システムが含まれている。コンピュータ・システムには、プロセッサ78が含まれている。プロセッサには、当該技術において既知の適合する任意のプロセッサを含む。例えば、プロセッサは、イメージ・コンピュータまたはパラレル・プロセッサとすることが可能である。このシステムには、2つ以上のプロセッサ(不図示)を含むことも可能である。このシステムには搬送媒体80も含まれる。搬送媒体は、上述のように構成することが可能である。例えば、搬送媒体80には、プロセッサ78で実行されるプログラム命令82も含まれている。プログラム命令は、上述の方法の実施形態の任意の1つを実施するために実行可能である。プログラム命令は、さらに、上述のように構成することが可能である。
FIG. 7 illustrates one embodiment of a system that can be utilized to perform one or more steps of the methods described herein. This system includes a computer system. The computer system includes a
実施形態によっては、システムには、レチクル検査及び/または計測ツール84を含むこともある。レチクル検査及び/または計測ツール84は、レチクル86上の欠陥(不図示)を検出し、かつ、1つのレチクル86に形成されたフィーチャ(不図示)の1つ以上の特性を計測するか、または、そのいずれかを行うように構成される。レチクル検査及び/または計測ツール84は、プロセッサ78に結合される。例えば、伝送媒体(不図示)によって、ツール84の1つ以上のコンポーネントをプロセッサ78に結合させることが可能である。伝送媒体には、「有線」部分及び「無線」部分を含むことが可能である。もう1つの例では、ツール84の検出器88は、出力90を発生するように構成される。出力は、伝送媒体によって、検出器88からプロセッサ78に伝送される。さらに、ツール84の検出器92は、出力94を発生するように構成され、その出力が、伝送媒体を介して、検出器92からプロセッサ78に伝送される。実施形態によっては、出力90、94を、検出器とプロセッサの間に結合された1つ以上の電子コンポーネントを介して伝送することも可能である。従って、出力90、94は、ツール84からプロセッサに伝送される。出力90、94には、例えば、検査データ及び/または計測データが含まれる。出力90及び/または94を用いて、本明細書に説明のコンピュータで実施される方法の1つ以上を実施するため、プロセッサにおいてプログラム命令82を実行可能である。
In some embodiments, the system may include a reticle inspection and / or
レチクル検査及び/または計測ツール84には、検査及び/または計測中、レチクル86を配置することが可能なステージ96が含まれている。ステージには、当該技術において既知の任意の適合する機械的アセンブリまたはロボット・アセンブリを含むことが可能である。レチクル検査及び/または計測ツール84には、光源98も含まれている。光源98には、当該技術において既知の任意の適合する光源を含むことが可能である。さらに、ツールには、レチクル86の上面に対してほぼ垂直な角度で、光源98からの光をレチクル86に送るように構成されたビーム・スプリッタ100を含む。ビーム・スプリッタには、当該技術において既知の任意の適合するビーム・スプリッタを含む。あるいはまた、光源は、レチクル86の表面に対してある傾斜した照射角で光が送られるように構成させることも可能である。検出器88は、レチクル86の上面から反射され、ビーム・スプリッタ100によって透過された光を検出するように構成されている。検出器88は、出力90を発生するようにも構成される。検出器92は、レチクル86によって透過された光を検出するように構成されている。検出器92は出力94を発生する。こうして、ツール84を、反射及び/または透過光を利用して、レチクル上の欠陥を検出するように構成することが可能である。検出器には、当該技術において既知の任意の適合する検出器を含む。
Reticle inspection and / or
図7には、レチクル検査及び/または計測ツールの一般的な構成の1つが示されているが、もちろん、このツールは、当該技術において既知の任意の適合する構成とすることが可能である。例えば、このツールには、KLA−Tencorから市販されている8250、8250R、または、8450ツールの1つを含む。さらに、このツールは、光学イメージング・システム、偏光解析器ベース・システム、スキャッタメータ・ベース・システム、または、CD SEMのような電子ビーム・システムといった、さまざまな構成とすることが可能である。さらに、ツール84は、ウェーハ検査ツール、レチクル再審査ツール、ウェーハ再審査ツール等のような異なるツールに置き換えることが可能である。プロセッサは、2つ以上のこうしたツールに結合することも可能である。
FIG. 7 shows one general configuration of a reticle inspection and / or metrology tool, but of course, the tool can be any suitable configuration known in the art. For example, this tool includes one of the 8250, 8250R, or 8450 tools commercially available from KLA-Tencor. In addition, the tool can be in various configurations such as an optical imaging system, an ellipsometer-based system, a scatterometer-based system, or an electron beam system such as a CD SEM. Furthermore, the
さらに、図7には、レチクル検査及び/または計測ツールに結合されたコンピュータ・システムのプロセッサが示されているが、もちろん、別の実施形態では、コンピュータ・システムを、独立形ツールとして構成することが可能である。例えば、コンピュータ・システムには、特に本明細書に説明の方法の1つ以上を実施するように設計された(オプションにより専用の)1つ以上のコンポーネントを含むことが可能である。コンピュータ・システムは、レチクル・レイアウト・データがレチクル及び/またはウェーハ上にいかにして印刷されるかをシミュレートするための方法といった、本明細書に説明の任意の他の方法を実施するように構成することも可能である。さらに、コンピュータ・システムは、製造データベースに結合して、製造データベースと情報の送受信を実施できるようにすることが可能である。 Further, although FIG. 7 shows a computer system processor coupled to a reticle inspection and / or metrology tool, of course, in another embodiment, the computer system may be configured as a stand-alone tool. Is possible. For example, a computer system may include one or more components (optionally dedicated) that are specifically designed to perform one or more of the methods described herein. The computer system may implement any other method described herein, such as a method for simulating how reticle layout data is printed on a reticle and / or wafer. It is also possible to configure. Further, the computer system may be coupled to a manufacturing database so that information can be sent to and received from the manufacturing database.
当該技術者には、本説明を勘案すれば、本発明のさまざまな態様のさらなる修正及び代替実施形態が明らかになるであろう。例えば、レチクル・レイアウト・データをシミュレートする方法、レチクル・レイアウト・データを検査する方法、レチクル・レイアウト・データを検査するためのプロセスを生成する方法が得られる。従って、この説明は、単なる例とみられるべきであり、当該技術者に本発明の一般的な実施方法を教示するためのものである。もちろん、本明細書で示され、説明されている本発明の形態は、現在のところ望ましい実施形態とみるべきである。要素や材料は、本発明に例示され、説明されているものと置き換えることが可能であり、部品やプロセスは、入替えることが可能であり、本発明のいくつかのフィーチャは、別個に利用することが可能であるが、この本発明に関する説明を受ければ、全て、当該技術者にとって明白であろう。付属の請求項に記載の本発明の精神及び範囲を逸脱することなく、本明細書に説明の要素に変更を加えることが可能である。 Those skilled in the art will appreciate further modifications and alternative embodiments of various aspects of the present invention in light of the present description. For example, a method of simulating reticle layout data, a method of inspecting reticle layout data, and a method of generating a process for inspecting reticle layout data are obtained. Accordingly, this description is to be construed as illustrative only and is for the purpose of teaching those skilled in the art the general manner of carrying out the invention. Of course, the forms of the invention shown and described herein are to be regarded as presently preferred embodiments. Elements and materials can be substituted for those illustrated and described in the present invention, parts and processes can be interchanged, and some features of the present invention are utilized separately. It is possible, but all will be apparent to those skilled in the art upon receiving this description of the invention. Changes may be made in the elements described herein without departing from the spirit and scope of the invention as set forth in the appended claims.
78 プロセッサ、80 搬送媒体、82 プログラム命令、84 レチクル検査及び/または計測ツール、86 レチクル、88 検出器、92 検出器、96 ステージ、98 光源、100 ビーム・スプリッタ 78 processor, 80 carrier medium, 82 program instructions, 84 reticle inspection and / or metrology tool, 86 reticle, 88 detector, 92 detector, 96 stage, 98 light source, 100 beam splitter
Claims (24)
プロセス・パラメータの変化に対する、前記レチクル・レイアウト・データにおける異なる領域の印刷適性の影響されやすさを判定するステップと、
その印刷適性が、前記レチクル・レイアウト・データにおける第2の領域の印刷適性に比べて前記プロセス・パラメータの変化により影響されやすい、前記レチクル・レイアウト・データにおける第1の領域を識別するステップと、
前記第1の領域と第2の領域に1つ以上の検査パラメータを割り当てて、前記プロセス中、前記第1の領域が、前記第2の領域よりも高い感度で検査されるようにするステップと、
前記1つ以上の検査パラメータに基づいて、前記レチクル・レイアウト・データを検査するためのプロセスを生成するステップと
を含む方法。A computer implemented method for generating a process for inspecting reticle layout data comprising:
Determining the susceptibility of printability of different regions in the reticle layout data to changes in process parameters;
Identifying a first region in the reticle layout data whose printability is more susceptible to changes in the process parameters compared to the printability of a second region in the reticle layout data;
Assigning one or more inspection parameters to the first region and the second region so that the first region is inspected with higher sensitivity than the second region during the process; ,
Generating a process for inspecting the reticle layout data based on the one or more inspection parameters.
プロセス・パラメータの変化に対する、前記レチクル・レイアウト・データにおける異なる領域の印刷適性の影響されやすさを判定するステップと、
その印刷適性が、前記レチクル・レイアウト・データにおける第2の領域の印刷適性に比べて前記プロセス・パラメータの変化により影響されやすい、前記レチクル・レイアウト・データにおける第1の領域を識別するステップと、
前記第2の領域よりも高い感度で前記第1の領域を検査するステップと
を含む方法。A computer-implemented method for inspecting reticle layout data, comprising:
Determining the susceptibility of printability of different regions in the reticle layout data to changes in process parameters;
Identifying a first region in the reticle layout data whose printability is more susceptible to changes in the process parameters compared to the printability of a second region in the reticle layout data;
Inspecting the first region with higher sensitivity than the second region.
プロセス・パラメータの変化に対する、前記レチクル・レイアウト・データにおける異なる領域の印刷適性の影響されやすさを判定するステップと、
その印刷適性が、前記レチクル・レイアウト・データにおける第2の領域の印刷適性に比べて前記プロセス・パラメータの変化により影響されやすい、前記レチクル・レイアウト・データにおける第1の領域を識別するステップと、
前記レチクル・レイアウト・データがどのように印刷されるかをシミュレートするステップと
を含み、前記第1の領域と第2の領域のシミュレーションが、1つ以上の異なるシミュレーション・パラメータで実施され、前記第1の領域が前記第2の領域より高い忠実度でシミュレートされることを特徴とする方法。A computer-implemented method for simulating reticle layout data, comprising:
Determining the susceptibility of printability of different regions in the reticle layout data to changes in process parameters;
Identifying a first region in the reticle layout data whose printability is more susceptible to changes in the process parameters compared to the printability of a second region in the reticle layout data;
Simulating how the reticle layout data is printed, wherein the simulation of the first region and the second region is performed with one or more different simulation parameters, A method wherein the first region is simulated with higher fidelity than the second region.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US52688103P | 2003-12-04 | 2003-12-04 | |
US11/003,291 US8151220B2 (en) | 2003-12-04 | 2004-12-03 | Methods for simulating reticle layout data, inspecting reticle layout data, and generating a process for inspecting reticle layout data |
PCT/US2004/040733 WO2005057438A2 (en) | 2003-12-04 | 2004-12-06 | Flagging reticle layout data |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007513385A JP2007513385A (en) | 2007-05-24 |
JP4637114B2 true JP4637114B2 (en) | 2011-02-23 |
Family
ID=34680791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006542845A Expired - Fee Related JP4637114B2 (en) | 2003-12-04 | 2004-12-06 | How to simulate reticle layout data, inspect reticle layout data, and generate an inspection process for reticle layout data |
Country Status (3)
Country | Link |
---|---|
US (1) | US8151220B2 (en) |
JP (1) | JP4637114B2 (en) |
WO (1) | WO2005057438A2 (en) |
Families Citing this family (76)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7124394B1 (en) | 2003-04-06 | 2006-10-17 | Luminescent Technologies, Inc. | Method for time-evolving rectilinear contours representing photo masks |
US7698665B2 (en) * | 2003-04-06 | 2010-04-13 | Luminescent Technologies, Inc. | Systems, masks, and methods for manufacturable masks using a functional representation of polygon pattern |
CN1910516B (en) * | 2004-01-29 | 2011-01-12 | 克拉-坦科技术股份有限公司 | Computer-implemented methods for detecting defects in reticle design data |
US9188974B1 (en) | 2004-02-13 | 2015-11-17 | Kla-Tencor Technologies Corp. | Methods for improved monitor and control of lithography processes |
US7788629B2 (en) * | 2004-07-21 | 2010-08-31 | Kla-Tencor Technologies Corp. | Systems configured to perform a non-contact method for determining a property of a specimen |
JP4904034B2 (en) * | 2004-09-14 | 2012-03-28 | ケーエルエー−テンカー コーポレイション | Method, system and carrier medium for evaluating reticle layout data |
JP4483612B2 (en) * | 2005-02-09 | 2010-06-16 | ソニー株式会社 | Photomask manufacturing method and semiconductor device manufacturing method |
US7475382B2 (en) * | 2005-02-24 | 2009-01-06 | Synopsys, Inc. | Method and apparatus for determining an improved assist feature configuration in a mask layout |
US20060199087A1 (en) * | 2005-03-03 | 2006-09-07 | Lucas Kevin D | Method of making an integrated circuit by modifying a design layout by accounting for a parameter that varies based on a location within an exposure field |
US7769225B2 (en) * | 2005-08-02 | 2010-08-03 | Kla-Tencor Technologies Corp. | Methods and systems for detecting defects in a reticle design pattern |
TWI398721B (en) * | 2005-09-13 | 2013-06-11 | Luminescent Technologies Inc | Systems, masks, and methods for photolithography |
JP4738114B2 (en) * | 2005-09-16 | 2011-08-03 | 株式会社東芝 | Mask defect inspection method |
US7788627B2 (en) * | 2005-10-03 | 2010-08-31 | Luminescent Technologies, Inc. | Lithography verification using guard bands |
US7921385B2 (en) * | 2005-10-03 | 2011-04-05 | Luminescent Technologies Inc. | Mask-pattern determination using topology types |
US7793253B2 (en) * | 2005-10-04 | 2010-09-07 | Luminescent Technologies, Inc. | Mask-patterns including intentional breaks |
WO2007044557A2 (en) | 2005-10-06 | 2007-04-19 | Luminescent Technologies, Inc. | System, masks, and methods for photomasks optimized with approximate and accurate merit functions |
US7676077B2 (en) | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US8041103B2 (en) * | 2005-11-18 | 2011-10-18 | Kla-Tencor Technologies Corp. | Methods and systems for determining a position of inspection data in design data space |
US7570796B2 (en) * | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
KR100770264B1 (en) | 2006-01-16 | 2007-10-25 | 삼성에스디아이 주식회사 | Laser irradiation device and fabrication method of organic light emitting device using the same |
US7763396B2 (en) * | 2006-02-16 | 2010-07-27 | Oracle America, Inc. | Method and apparatus for fabricating semiconductor chips using varying areas of precision |
US8102408B2 (en) * | 2006-06-29 | 2012-01-24 | Kla-Tencor Technologies Corp. | Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs |
US7510960B2 (en) * | 2006-08-29 | 2009-03-31 | International Business Machines Corporation | Bridge for semiconductor internal node |
US8644588B2 (en) * | 2006-09-20 | 2014-02-04 | Luminescent Technologies, Inc. | Photo-mask and wafer image reconstruction |
US8331645B2 (en) * | 2006-09-20 | 2012-12-11 | Luminescent Technologies, Inc. | Photo-mask and wafer image reconstruction |
US7904845B2 (en) * | 2006-12-06 | 2011-03-08 | Kla-Tencor Corp. | Determining locations on a wafer to be reviewed during defect review |
JP5427609B2 (en) * | 2006-12-19 | 2014-02-26 | ケーエルエー−テンカー・コーポレーション | Inspection recipe creation system and method |
WO2008086282A2 (en) * | 2007-01-05 | 2008-07-17 | Kla-Tencor Corporation | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
WO2008089222A1 (en) * | 2007-01-18 | 2008-07-24 | Nikon Corporation | Scanner based optical proximity correction system and method of use |
US7738093B2 (en) | 2007-05-07 | 2010-06-15 | Kla-Tencor Corp. | Methods for detecting and classifying defects on a reticle |
US7962863B2 (en) | 2007-05-07 | 2011-06-14 | Kla-Tencor Corp. | Computer-implemented methods, systems, and computer-readable media for determining a model for predicting printability of reticle features on a wafer |
US8213704B2 (en) * | 2007-05-09 | 2012-07-03 | Kla-Tencor Corp. | Methods and systems for detecting defects in a reticle design pattern |
US7796804B2 (en) * | 2007-07-20 | 2010-09-14 | Kla-Tencor Corp. | Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer |
US7711514B2 (en) * | 2007-08-10 | 2010-05-04 | Kla-Tencor Technologies Corp. | Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan |
US7975245B2 (en) * | 2007-08-20 | 2011-07-05 | Kla-Tencor Corp. | Computer-implemented methods for determining if actual defects are potentially systematic defects or potentially random defects |
US20090121357A1 (en) * | 2007-11-08 | 2009-05-14 | International Business Machines Corporation | Design structure for bridge of a seminconductor internal node |
US8139844B2 (en) * | 2008-04-14 | 2012-03-20 | Kla-Tencor Corp. | Methods and systems for determining a defect criticality index for defects on wafers |
KR101267530B1 (en) | 2008-04-30 | 2013-05-23 | 엘지디스플레이 주식회사 | Apparatus and method for applying Photo-resist |
JP6185693B2 (en) * | 2008-06-11 | 2017-08-23 | ケーエルエー−テンカー・コーポレーションKla−Tencor Corporation | Systems and methods for detection of design and process defects on wafers, inspection of defects on wafers, selection to use one or more features in the design as process monitoring features, or some combination thereof |
US7966583B2 (en) * | 2008-07-08 | 2011-06-21 | Synopsys, Inc. | Method and apparatus for determining the effect of process variations |
KR101623747B1 (en) | 2008-07-28 | 2016-05-26 | 케이엘에이-텐코어 코오포레이션 | Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer |
US8775101B2 (en) | 2009-02-13 | 2014-07-08 | Kla-Tencor Corp. | Detecting defects on a wafer |
US8204297B1 (en) | 2009-02-27 | 2012-06-19 | Kla-Tencor Corp. | Methods and systems for classifying defects detected on a reticle |
US8112241B2 (en) * | 2009-03-13 | 2012-02-07 | Kla-Tencor Corp. | Methods and systems for generating an inspection process for a wafer |
JP4918598B2 (en) * | 2010-01-18 | 2012-04-18 | 株式会社ニューフレアテクノロジー | Inspection apparatus and inspection method |
US8797721B2 (en) | 2010-02-02 | 2014-08-05 | Apple Inc. | Portable electronic device housing with outer glass surfaces |
US8463016B2 (en) * | 2010-02-05 | 2013-06-11 | Luminescent Technologies, Inc. | Extending the field of view of a mask-inspection image |
US8781781B2 (en) | 2010-07-30 | 2014-07-15 | Kla-Tencor Corp. | Dynamic care areas |
US8612903B2 (en) | 2010-09-14 | 2013-12-17 | Luminescent Technologies, Inc. | Technique for repairing a reflective photo-mask |
US8555214B2 (en) | 2010-09-14 | 2013-10-08 | Luminescent Technologies, Inc. | Technique for analyzing a reflective photo-mask |
US8458622B2 (en) | 2010-11-29 | 2013-06-04 | Luminescent Technologies, Inc. | Photo-mask acceptance technique |
US8386968B2 (en) | 2010-11-29 | 2013-02-26 | Luminescent Technologies, Inc. | Virtual photo-mask critical-dimension measurement |
US9005852B2 (en) | 2012-09-10 | 2015-04-14 | Dino Technology Acquisition Llc | Technique for repairing a reflective photo-mask |
US9170211B2 (en) | 2011-03-25 | 2015-10-27 | Kla-Tencor Corp. | Design-based inspection using repeating structures |
US8653454B2 (en) | 2011-07-13 | 2014-02-18 | Luminescent Technologies, Inc. | Electron-beam image reconstruction |
US9087367B2 (en) | 2011-09-13 | 2015-07-21 | Kla-Tencor Corp. | Determining design coordinates for wafer defects |
US8831334B2 (en) | 2012-01-20 | 2014-09-09 | Kla-Tencor Corp. | Segmentation for wafer inspection |
US8826200B2 (en) | 2012-05-25 | 2014-09-02 | Kla-Tencor Corp. | Alteration for wafer inspection |
US8707220B2 (en) * | 2012-06-14 | 2014-04-22 | Texas Instruments Incorporated | Semiconductor manufacturing optimization by combining small lots into individual carriers |
US9189844B2 (en) | 2012-10-15 | 2015-11-17 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific information |
US9053527B2 (en) | 2013-01-02 | 2015-06-09 | Kla-Tencor Corp. | Detecting defects on a wafer |
US9134254B2 (en) | 2013-01-07 | 2015-09-15 | Kla-Tencor Corp. | Determining a position of inspection system output in design data space |
US9311698B2 (en) | 2013-01-09 | 2016-04-12 | Kla-Tencor Corp. | Detecting defects on a wafer using template image matching |
US9123649B1 (en) * | 2013-01-21 | 2015-09-01 | Kla-Tencor Corporation | Fit-to-pitch overlay measurement targets |
KR102019534B1 (en) | 2013-02-01 | 2019-09-09 | 케이엘에이 코포레이션 | Detecting defects on a wafer using defect-specific and multi-channel information |
US9091935B2 (en) | 2013-03-11 | 2015-07-28 | Kla-Tencor Corporation | Multistage extreme ultra-violet mask qualification |
US9494854B2 (en) | 2013-03-14 | 2016-11-15 | Kla-Tencor Corporation | Technique for repairing an EUV photo-mask |
US9448343B2 (en) | 2013-03-15 | 2016-09-20 | Kla-Tencor Corporation | Segmented mirror apparatus for imaging and method of using the same |
US9865512B2 (en) | 2013-04-08 | 2018-01-09 | Kla-Tencor Corp. | Dynamic design attributes for wafer inspection |
US9310320B2 (en) | 2013-04-15 | 2016-04-12 | Kla-Tencor Corp. | Based sampling and binning for yield critical defects |
US9478019B2 (en) | 2014-05-06 | 2016-10-25 | Kla-Tencor Corp. | Reticle inspection using near-field recovery |
US9547892B2 (en) | 2014-05-06 | 2017-01-17 | Kla-Tencor Corporation | Apparatus and methods for predicting wafer-level defect printability |
CN107851315B (en) | 2015-08-10 | 2020-03-17 | 科磊股份有限公司 | Apparatus and method for predicting defect printability at wafer level |
US10395361B2 (en) | 2015-08-10 | 2019-08-27 | Kla-Tencor Corporation | Apparatus and methods for inspecting reticles |
US10290354B1 (en) | 2017-10-31 | 2019-05-14 | Sandisk Technologies Llc | Partial memory die |
US10776277B2 (en) | 2017-10-31 | 2020-09-15 | Sandisk Technologies Llc | Partial memory die with inter-plane re-mapping |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6757645B2 (en) * | 1997-09-17 | 2004-06-29 | Numerical Technologies, Inc. | Visual inspection and verification system |
US6466314B1 (en) * | 1998-09-17 | 2002-10-15 | Applied Materials, Inc. | Reticle design inspection system |
US6529621B1 (en) * | 1998-12-17 | 2003-03-04 | Kla-Tencor | Mechanisms for making and inspecting reticles |
JP3588575B2 (en) * | 2000-03-24 | 2004-11-10 | 株式会社東芝 | How to create mask design data |
KR100610441B1 (en) * | 2001-03-20 | 2006-08-08 | 뉴메리컬 테크날러지즈 인코퍼레이티드 | System and method of providing mask defect printability analysis |
US6828542B2 (en) * | 2002-06-07 | 2004-12-07 | Brion Technologies, Inc. | System and method for lithography process monitoring and control |
EP1579274A4 (en) * | 2002-07-12 | 2006-06-07 | Cadence Design Systems Inc | Method and system for context-specific mask inspection |
US6807503B2 (en) * | 2002-11-04 | 2004-10-19 | Brion Technologies, Inc. | Method and apparatus for monitoring integrated circuit fabrication |
US9002497B2 (en) * | 2003-07-03 | 2015-04-07 | Kla-Tencor Technologies Corp. | Methods and systems for inspection of wafers and reticles using designer intent data |
-
2004
- 2004-12-03 US US11/003,291 patent/US8151220B2/en active Active
- 2004-12-06 JP JP2006542845A patent/JP4637114B2/en not_active Expired - Fee Related
- 2004-12-06 WO PCT/US2004/040733 patent/WO2005057438A2/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US20060051682A1 (en) | 2006-03-09 |
WO2005057438A2 (en) | 2005-06-23 |
US8151220B2 (en) | 2012-04-03 |
WO2005057438A3 (en) | 2006-02-23 |
JP2007513385A (en) | 2007-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4637114B2 (en) | How to simulate reticle layout data, inspect reticle layout data, and generate an inspection process for reticle layout data | |
US11348222B2 (en) | Methods and systems for inspection of wafers and reticles using designer intent data | |
US7788629B2 (en) | Systems configured to perform a non-contact method for determining a property of a specimen | |
KR100596760B1 (en) | Visual inspection and verification system | |
US6691052B1 (en) | Apparatus and methods for generating an inspection reference pattern | |
US7043071B2 (en) | Soft defect printability simulation and analysis for masks | |
EP1820066A2 (en) | Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle | |
JP2016532902A (en) | Microlithography pattern certification | |
US6999611B1 (en) | Reticle defect detection using simulation | |
CN100416574C (en) | Methods for simulating reticle layout data, inspecting reticle layout data, and generating a process for inspecting reticle layout data | |
Rosenbusch et al. | Mask Inspection: Theories and Principles | |
JPH10115909A (en) | Device and method for inspecting phase shift mask |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4637114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |