JP4608850B2 - Electronic device and manufacturing method thereof - Google Patents
Electronic device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4608850B2 JP4608850B2 JP2003133199A JP2003133199A JP4608850B2 JP 4608850 B2 JP4608850 B2 JP 4608850B2 JP 2003133199 A JP2003133199 A JP 2003133199A JP 2003133199 A JP2003133199 A JP 2003133199A JP 4608850 B2 JP4608850 B2 JP 4608850B2
- Authority
- JP
- Japan
- Prior art keywords
- fullerene
- layer
- monomer
- polymer
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Carbon And Carbon Compounds (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【0001】
【発明が属する技術分野】
本発明は、フラーレン系材料間の接合を有する電子素子、及びその製造方法に関するものである。
【0002】
【従来の技術】
異なる電気的特性をもつ2種の材料の接合構造は、様々な機能を示すことが知られている。例えば、p型半導体とn型半導体との接合構造であるpn接合は、現在の半導体素子において最も広く用いられる基本構造になっていて、単独でダイオードとして用いられるとともに、MOS(Metal Oxide Semiconductor)型等のトランジスタ、制御可能な抵抗や容量、光電変換素子や各種センサ等のより複雑な素子の一部として、多種多様な電子回路中に組み込まれている。
【0003】
その主要な応用分野の一つである論理回路のサイズは、近年における高集積化の進展にともない、年々小さくなっている。図10は、DRAM(ダイナミック・ラム)の集積度及びトランジスタの最小寸法の時間変化を示すグラフである。ムーアの法則としてよく知られているように、デバイスの集積度及びデバイスサイズと時間(年)との間には良い相関が見られ、1970年からの25年間において、DRAMの集積度(チップ当たりのビット数)は3年毎に4倍に増加し続け、逆に、トランジスタの最小寸法は3年毎に0.7倍に縮小し続けてきた(Y. Wada, Microelectronics Journal, 29(1998), 601)。
【0004】
仮にこのような微細化が今後も続くと仮定すると、図10から、デバイスのサイズを代表する長さ、例えばトランジスタのゲート長は、2020年付近で0.1μm以下になると予想される。しかしながら、次に記述する理由で、従来の材料及び製造法による微細化は、ゲート長が0.1μmを切るあたりで限界を迎えると考えられている。
【0005】
従来、長年にわたって、シリコンSiやガリウム砒素GaAsなどの無機半導体材料が、論理回路も含め、様々な半導体デバイス(トランジスタ、ダイオード及び光電変換デバイスなど)の製造に用いられてきた。この製造法の基本は、半導体材料からなる基板の表面上に、写真を現像する要領で電子回路を焼き付け、不要部を化学的に除去し、回路パターンを形成することである。この場合の微細構造の形成方法は、大きなもの(結晶表面)を限界まで小さく精密に削り込んで行く、所謂トップダウン型の方法である。
【0006】
しかしながら、ゲート長が0.1μm以下の領域では、電子回路の焼き付けや回路パターンの形成が作製精度の限界に達し、上記の方法で歩留まり良くデバイスを製造することが困難になる。また、量子的効果がデバイスの動作に支配的な影響を与えるようになり、従来のデバイス設計スキームが成立しなくなることが予想される。
【0007】
上記の問題を解決して、更なる微細化を実現するために、多くの研究がなされ、様々なアイディアが提案されているが、未だに決定的なものは報告されていない。この中で、従来のトップダウン型の方法と異なり、ナノサイズの分子を材料に用いて、小さな部品を組み上げて目的の微細構造を形成して行く、ボトムアップ型の作製方法が注目されている。例えば、ガリウム砒素GaAs結晶の表面に規則的に形成されるインジウム砒素InAsの自己形成量子ドット(メモリ)などもこのタイプである。
【0008】
ボトムアップ型の作製方法に適した材料として、無機系材料ばかりでなく、多種多様な有機系分子も検討されている。特に、ナノサイズ分子材料として近年注目されているものが、フラーレンやカーボンナノチューブといった炭素系ナノ分子である。フラーレンは1985年に発見されたC60に代表される球状又はかご状の分子であり(H. W. Kroto et al., Nature, 318(1985), 162)、ナノチューブは1991年に発見された円筒状(ストロー状)の分子である(S. Iijima, Nature, 354(1991), 56)。
【0009】
これらの分子は、特異な分子構造に起因してsp3−sp2混成軌道を電子状態として有し、それゆえに特異な電気的特性を発現する。即ち、従来知られていた炭素材料では、グラファイトが導電性、ダイアモンドが絶縁性であるのに対し、フラーレンは半導体性、ナノチューブはゼロギャップ半導体性ないし導電性を示す。
【0010】
フラーレンについては、その発見以来、莫大な量の研究がなされてきているが、フラーレン系材料のみを用いて接合構造を形成した例は報告されていない。
【0011】
なお、フラーレン分子とは、分子式Cnで表される球状又はかご状の炭素分子を言い、nは、球状又はかご状分子を形成し得る整数、60、70、76、78、80、82、84、86、88、90、92、94、96等である。最も基本的な炭素60個からなるC60は、12個の5員環と20個の6員環で形成された球状の分子であり、より炭素数の多いフラーレン分子は、C60と同数の5員環とC60より多数の6員環で形成されたかご状の分子である。更に、本明細書においては、C36のように、球状又はかご状分子の一部をなす炭素クラスター分子も含めて、フラーレン分子と言うものとする。
【0012】
【発明が解決しようとする課題】
上記のような実情に鑑み、本発明の目的は、異なる電気的特性をもつ複数のフラーレン系材料の接合構造を有する電子素子及びその製造方法を提供することにある。
【0013】
【課題を解決するための手段】
即ち、本発明は、フラーレン分子単量体を含む層と、フラーレン分子重合体を含む層とが接合された電子素子に係わり、又、基板上にフラーレン分子を蒸着する工程と、プラズマ、電磁波又は電子線を照射してフラーレン分子重合体を形成する工程とを有する、電子素子の製造方法に係わる。
【0014】
又、基板上にフラーレン分子を蒸着してフラーレン分子単量体を含む層を形成する工程と、蒸着された前記フラーレン分子単量体を含む層の表面にプラズマ、電磁波又は電子線を照射してフラーレン分子重合体を含む層を形成する工程とを有する、電子素子の製造方法に係わり、更に、基板上にフラーレン分子を蒸着する過程と、プラズマ、電磁波又は電子線を照射する過程とを含むフラーレン分子重合体を含む層を形成する工程と、前記フラーレン分子重合体を含む層にさらにフラーレン分子を蒸着し、フラーレン分子単量体を含む層を形成する工程とを有する、電子素子の製造方法にも係わる。
【0015】
本発明によれば、接合面において積層されるフラーレン分子の単量体と重合体とは、同一元素からなり、しかも、共通のフラーレン構造を有する分子同士であるから、親和性が良好であり、単量体を含む層と重合体を含む層との密着性の高い接合面が形成される。
【0016】
接合部の数は単数でも複数でもよく、単数又は複数の前記フラーレン分子単量体を含む層と、単数又は複数の前記フラーレン分子重合体を含む層との組み合わせからなる、任意の積層構造が可能である。
【0017】
フラーレン分子の単量体と重合体とは、次に述べるように、異なる電気的特性をもつから、これらの接合構造は、電気的特性の相違に基づく機能を発現する。
【0018】
なお、単量体を含む層を形成する微結晶及び重合体を含む層を形成する重合体粒子の各粒子径に関しては、これらの粒子がバルク相として安定した電気的特性を示す程度の大きさがあればよく、具体的には5nm以上の大きさがあればよい。従って、通常のサイズの電子素子からナノサイズの電子素子まで、デバイスサイズが変化しても、材料を変えることなく、電子素子を形成することができる。
【0019】
フラーレン分子の中で最も対称性の高いC60分子は、構造的に最も歪みが大きく、その結果、sp3 混成軌道とsp2 混成軌道との軌道の混成も大きい。分子軌道の計算から、HOMO(Highest Occupied Molecular Orbital)は3重、LUMO(Lowest Unoccupied Molecular Orbital)は5重に縮退している。C60の結晶は、C60分子が面心立方格子を形成する分子結晶で、バンドギャップが約1.6eVであって半導体とみなすことができる。
【0020】
フラーレンの特異な電子特性を用いた様々なデバイスが提案されているが、代表的なものはFET(Field Effect Transistor)構造を用いた電子デバイスである。例えば、Haddonらは、C60結晶をチャネル材料とするFETデバイスを作製し、次の二つのいずれかの条件、即ち、超高真空中、又は、封止材でC60層を空気から遮断してC60層への酸素の侵入を阻止した条件の下で、C60層が、有機半導体としては高いキャリア移動度を有するn型半導体層であることを示した(R. C. Haddon et al., Appl. Phys. Lett., 67(1995), 121、特開平8−264863号公報)。
【0021】
更に、Haddonらは、C70結晶もn型半導体の特性を示すことを明らかにした(R.C.Haddon et al., J. Am. Chem. Soc., 118(1996), 2637)。
【0022】
一方、本発明者を一員とするグループは、プラズマ重合法を用いてC60重合体を作製し、これをチャネル材料とするFETデバイスを作製し、室温・大気雰囲気中でのFET動作に成功し、C60重合体がモノポーラのキャリアがホールであるp型半導体の特性を示すことを発見した((M. Shiraishi et al., Appl. Phys., A74 (2002), 613、特開2001−210829号公報)。
【0023】
従って、例えば、n型を示すフラーレン分子単量体を含む層と、p型を示すフラーレン分子重合体を含む層とを接合すると、従来の無機系半導体材料と同様に、良好な整流特性を示すpn接合を形成できると予想できる。
【0024】
本発明の製造方法は、工程数の少ない、実施の容易な方法であり、効率よく前記電子素子を製造することができる。
【0025】
なお、本明細書において、フラーレン分子の重合体とは、フラーレン分子の2量体から10量体を超える多量体を含み、単量体同士が共有結合等により結ばれた構造を有する重合体を言うものとする。なお、プラズマ重合法によって得られたC60の2量体では、C116が最も多く含まれる化学種である。C120及びC116の分子構造は、それぞれ、図11(a)及び図11(b)に示す構造ではないかと推定されている(特開平6−218141号公報)。
【0026】
【発明の実施の形態】
本発明において、前記電子装置は、前記フラーレン分子単量体を含む層がn型半導体層として機能し、前記フラーレン分子重合体を含む層がp型半導体層として機能するものであるのがよい。
【0027】
前記フラーレン分子単量体が、Cn(但し、nは球状又はかご状分子を形成し得る整数である。)で表される炭素分子であるのがよい。
【0028】
或いは、前記フラーレン分子単量体が、金属原子を内包している、Cn(但し、nは球状又はかご状分子を形成し得る整数である。)で表される炭素分子であるのがよい。内包するのに好ましい金属元素は、遷移元素の金属元素で、セリウム(Ce)、ジスプロシウム(Dy)、ランタン(La)、スカンジウム(Sc)、サマリウム(Sm)、ネオジム(Nd)、ユウロピウム(Eu)、イットリウム(Y)、テルビウム(Tb)、及びエルビウム(Er)等であり、その内包量は1〜3個/フラーレン分子とするのがよい。
【0029】
前記フラーレン分子重合体は、複数個のフラーレン分子が、共有結合により重合してなる構造を有するもの、より好ましくは、複数個のフラーレン分子が、付加反応及び/又は一部の炭素を脱離させての縮合反応によって重合してなる構造を有するものであり、フラーレン構造を保持しているものであるのがよい。
【0030】
前記フラーレン分子単量体を含む層には、同一炭素原子数からなるフラーレン分子が含まれ、より好ましくは、C60又はC70の結晶を含むのがよい。また、前記フラーレン分子重合体は、同一炭素原子数のフラーレン分子からなる重合体、より好ましくは、C60又はC70からなる重合体であるのがよい。
【0031】
特定のフラーレン分子を選別する理由は、再現性良く一定の電気的特性を示す前記接合構造を有する前記電子素子とするためである。フラーレン分子の中で、アーク放電法等で、現在、最も容易に原料を大量生産できるのは、C60とC70とである。中でも、球状のC60は、ラグビーボール形のC70に比べて重合体化が容易であり、現時点では、フラーレン重合体を製造するのに最も適した材料である。但し、将来、現行方法とは異なるフラーレンの合成法が開発され、C60とC70以外のフラーレンが容易に大量生産できるようになれば、それらを使うのもよい。
【0032】
また、プラズマ重合で形成したC60重合体の導電性は、10-8 〜10-7S/cm程度であるのに対し、同じプラズマ電力で得られるC70重合体の導電性は、はるかに小さく、原料を選別せずに重合した場合の重合体の導電率は、約10-11 〜10-7S/cmである(ちなみに、フラーレン単量体の導電性は、約10-13S/cmである。)。重合体の導電性からも、選別されたC60 が最も適した材料である。
【0033】
また、前記電子素子において、導電性の基体上に、前記フラーレン分子単量体を含む層と、前記フラーレン分子重合体を含む層との接合体が形成され、前記接合体の上に電極が設けられているのがよい。
【0034】
この場合、前記基体が絶縁性基板と第1電極との積層体からなり、前記第1電極上に、前記フラーレン分子単量体を含む層と、前記フラーレン分子重合体を含む層との前記接合体が積層されているのがよい。又は、前記基体が半導体又は導体基板と第1電極との積層体からなり、前記半導体又は導体基板上に、前記フラーレン分子単量体を含む層と、前記フラーレン分子重合体を含む層との前記接合体が積層されているのがよい。
【0035】
また、前記電子素子は、前記接合構造の電気的特性を用いた動作を行う電子装置を構成するのがよい。
【0036】
前記単量体を含む層は、真空蒸着によって形成するのがよい。また、前記重合体を含む層は、プラズマ重合法(N. Takahashi et al., J. Appl. Phys., 74(1993), 5790)、光重合法(A. M. Rao et al., Science, 259(1993), 955)、又は電子線重合法(Y. B. Zhao et al., Appl. Phys. Lett., 64(1994), 577)によって形成するのがよい。圧力重合(Y. Iwasa et al., Science, 264(1994), 1570)、電荷移動による重合(O. Chauvet, Nature, 370(1994), 636)は報告されているが、電子デバイスに用いることはできない。以下、適用可能な3つの重合法の概略を説明する。
【0037】
プラズマ重合法:プラズマの発生方法の違いで、直流プラズマ法、高周波プラズマ法、ECR(Electron Cyclotron Resonance)プラズマ法等があるが、プラズマから重合のためのエネルギーを供給する点は同じである。
【0038】
真空容器内に低圧の不活性ガス(アルゴン等)を流しながら、例えば、高周波電源から高周波電圧を電極間に印加してプラズマを発生させ、同時にフラーレン分子単量体を基板に向けて昇華させると、プラズマガスの分子やイオンとの衝突によって励起されたフラーレン分子が重合して、基板上にフラーレン重合体を含む層を形成する。
【0039】
光(電磁波)重合法:この重合法は、重合のためのエネルギーを紫外光等の電磁波の照射によって供給する方法である。装置としては、真空容器の反応室と、フラーレン分子を加熱して昇華させる抵抗加熱等の加熱手段と、反応室の窓を通して紫外線等の光を照射する照射手段とを備えたものを使用し、フラーレンを蒸着しつつ紫外光等の電磁波の照射を一定時間続けることによって、基板上にフラーレン重合体を含む層を形成するものである。この際、フラーレン分子は、紫外光等の電磁波によって励起され、この励起状態を経て重合する。
【0040】
なお、上記のように蒸着の過程ではなく、いったん蒸着膜を形成した後、これに紫外線等を照射しても重合させることができる。ただし、この場合、膜の表層のみが重合体化し、膜内部は重合しないことがあるから、注意すべきである。
【0041】
電子線重合法:この重合法は、重合のためのエネルギーを電子銃から発射される電子線によって供給する方法である。重合の原理は光重合法と同様であり、フラーレン分子は電子線衝撃によって励起され、この励起状態を経て重合する。
【0042】
前記単量体を含む層及び前記重合体を含む層の形成に際して、ほぼ無酸素雰囲気下で各工程が行われるのが望ましい。C60等のフラーレン分子間には弱いファンデルワールス力しか働かないので、C60単量体を含む層を空気に曝すと、フラーレン分子間に酸素が侵入して構造的に劣化するとともに、吸着された酸素の作用で、電子の移動度が著しく低下することが知られている。後述する実施の形態のように、前記単量体を含む層及び前記重合体を含む層を同一チャンバ内で空気に曝すことなく形成すれば、前記C60単量体を含む層が酸素によって劣化するのを防ぐことができる。
【0043】
また、前記電子素子の表面に前記C60単量体を含む層を大気から遮断して密封するような表面層を設ければ、前記C60単量体を含む層の劣化を防止できる。表面層を形成する封止材としては、ガラスや酸化シリコン等、緊密で化学的に安定な膜を作り得る材料であればよく、特に限定されるものではない。
【0044】
次に、本発明の好ましい実施の形態を図面参照下に具体的に説明する。
【0045】
実施の形態1:pn接合装置(1)とその作製
図1は、本発明の好ましい実施の形態に基づくpn接合装置(1)の概略断面図である。基板1上に、第1電極2、フラーレン分子単量体層3、フラーレン分子重合体層4、第2電極5が、この順で積層されている。
【0046】
図2は、本実施の形態のpn接合装置(1)の作製に用いる外部電極式容量結合型のプラズマ重合装置の概略構成図である。このプラズマ重合装置は、容積約20リットルの真空チャンバ11を有し、この真空チャンバ11には窒素ガス供給管2、アルゴンガス供給管3が設けられている。また、真空チャンバ11の底部には、油拡散ポンプ43やロータリーポンプ41、42、液体窒素トラップ44、45等からなる真空排気系に連結された排気口14が設けられている。
【0047】
また、真空チャンバ11の上部には、プラズマ発生用電極15が3.5cmの間隔を隔てて真空チャンバ11の外部に設置され、インピーダンス整合器17を介してプラズマ電源18に接続されている。プラズマ電源18の出力は、交流13.56MHzのラジオ波で、最高出力は150Wである。
【0048】
また、真空チャンバ11内には、フラーレン昇華用のモリブデンボート20および基板1が7cmの間隔を隔てて対向して設置されており、モリブデンボート20には試料加熱用直流電源21が接続されている。
【0049】
以下、図2の装置を用いてプラズマ重合によりフラーレン重合体を形成して、pn接合装置(1)を作製する方法を工程順に説明する。
【0050】
基板1は、化学的に安定なものであれば特に限定されるものではないが、フラーレン分子単量体層3を高真空下での蒸着によって形成する場合には、高真空状態の形成の妨げとなるガスの放出が少ないものであるのが望ましく、例えば、石英ガラス(SiO2)基板等を用いる。
【0051】
第1電極2と第2電極5も、化学的に安定で、フラーレンの単量体及び重合体と良好なオーム性接触をとれるもの、例えば、金電極が良い。通常、300nmの厚さの金電極を真空蒸着によって形成する。電極の形成は、図2の装置内で行ってもよいが、別の装置で行ってもよい。
【0052】
導電型がn型のフラーレン分子の単量体層3と接合できる電極材料としては、金以外に、アルミニウム、タングステン、タンタル、モリブデン等の多くの金属や、燐又は砒素等の不純物をドープしたn型ポリシリコンなどを挙げることができる。
【0053】
導電型がp型のフラーレン分子の重合体層4と接合できる電極材料としては、金以外に、白金やITO(Indium Tin Oxide)、酸化錫SnO2 、酸化インジウムIn2O3 などを挙げることができる。
【0054】
第1電極2の上に、フラーレン分子の単量体層3を真空蒸着によって形成する。この時の真空度は、通常、10-6Paとし、原料のフラーレン分子は、予めモリブデンボート20上に載置しておき、抵抗加熱法で加熱することにより昇華させ、基板1上にフラーレン分子の単量体層3を堆積させる。通常の昇華温度は400℃である。フラーレン分子がC60である場合には、通常、単量体層3の厚さを100nmとするが、これより薄い膜厚、例えば10nm程度でも問題はない。C60単量体層3の大きさも任意に変えることができる。
【0055】
所望の厚さのフラーレン分子の単量体層3を金電極2の上に成長させた後、一旦フラーレン分子の昇華、蒸着を停止させる。そして、一定流量のアルゴンガスを真空チャンバ11内に導入し、アルゴンプラズマを発生させる。この時のアルゴンガスの圧力は13.5Paで、プラズマ電力は50Wである。
【0056】
プラズマの発生を確認したのちに、フラーレン分子の昇華を再開して、今度はアルゴンプラズマによって重合体化されたフラーレンの重合体層4を形成し、単量体層3の上に積層する。フラーレン分子がC60である場合には、重合体層4の典型的な厚さは100nmである。
【0057】
最後に、第1電極2と同様に第2電極5を形成して、フラーレンのみからなるpn接合装置(1)の作製を終了する。
【0058】
なお、図2の装置において、形成中の単量体層3及び重合体層4の厚さは膜厚センサ22によって連続的にモニタし、所望の厚さを有する層を形成することができる。
【0059】
本実施の形態では、単量体層3の上に重合体層4を積層したが、これを逆にして、重合体層4の上に単量体層3を積層してもよい。いずれにしても、同一の原料から、同一のチャンバ内でプラズマ生成のONとOFFの切り換えのみで単量体層3と重合体層4とを作り分けることができるのは、本実施の形態の大きな特徴である。
【0060】
このため、少ない工程数で、効率よく、pn接合装置を製造することができる。更に、単量体層3を空気に曝すことなくpn接合装置を完成できるので、単量体層3が酸素によって劣化するのを防ぐことができる。
【0061】
本実施の形態では、単量体層3と重合体層4とを同一の原料フラーレンから作製する例を示したが、これに限るものではない。例えば、単量体層3をC60とC70との混合物を原料として形成し、重合体層4のみを精製されたC60を原料として形成してもよい。このようにすれば、単量体層3の形成においては、C60とC70との分離の手間を省けるとともに、重合体層4の形成においては、選別されたC60のみを用いて、重合体層4の品質を高く維持することができる。
【0062】
また、単量体層3及び/又は重合体層4に、その導電性を高め得る不純物をドーピングしてもよい。例えば、単量体層3を作製する原料として、アルカリ金属原子をドープしたフラーレンを用いる等である。
【0063】
<原料フラーレンの調製>
上記のpn接合装置の作製において、モリブデンボート20上に載置して使用した原料のフラーレンは、次のようにして調製する。即ち、まず、公知の方法により、グラファイト電極間のアーク放電により生成した炭素粉末をトルエン、二硫化炭素等の溶媒で抽出するか、或いは、直接昇華するかにより、C60とC70との混合物(C60とC70との質量比は約9:1)を得る。
【0064】
或いは、電気炉中で雰囲気ガスを高温に保ちながらグラファイトにレーザーを照射する、公知の電気炉−レーザーアブレーション法を用いて、フラーレンを合成してもよい。このとき、グラファイト中にあらかじめ金属酸化物の粉を含ませておくと、金属原子を内包した安定なフラーレンを合成することができる。
【0065】
次に、この混合物をカラムクロマトグラフィにより、例えば、活性アルミナカラムを用い、トルエンとヘキサンとの混合溶媒(トルエンとヘキサンの体積比は1:9)で展開し、C60とC70とを分離し、精製する。
【0066】
実施の形態2:pn接合装置(2)とそれを用いた電子回路
図3(a)は、基板として導電性基板101を用いる場合の、本発明の好ましい実施の形態に基づくpn接合装置(2)の概略断面図である。例えば、他の電子素子もモノリシックに同一基板上に作りつけたい場合、基板の材料として、n型シリコンやp型シリコン、ガリウム砒素GaAs及びインジウム燐InP等の半導体基板を用いるのがよい。
【0067】
このように基板が半導体又は金属等の導電性基板101である場合には、基板101の上に直接フラーレン分子単量体層3やフラーレン分子重合体層4を形成するのがよい。但し、基板101との間にpn接合が形成されないように、基板101の直上に積層させる層の導電型と基板101の導電型とが一致するように、基板101の材料を選択する。
【0068】
例えば、直上に積層させる層がn型のC60単量体層の場合は基板101としてn型シリコンを用い、直上に積層させる層がp型のC60重合体層の場合は基板101としてp型シリコンを用いる。
【0069】
図3(a)では、第1電極2はpn接合から見て基板101の裏面に設けられているが、第1電極2の位置はこれに限るものではなく、適当な位置に設ければよい。
【0070】
導電型がn型のフラーレン分子の単量体層3と接合できる電極材料としては、金以外に、アルミニウム、タングステン、タンタル、モリブデン等の多くの金属や、燐又は砒素等の不純物をドープしたn型ポリシリコンなどを挙げることができる。
【0071】
導電型がp型のフラーレン分子の重合体層4と接合できる電極材料としては、金以外に、白金やITO(Indium Tin Oxide)、酸化錫SnO2 、酸化インジウムIn2O3 などを挙げることができる。
【0072】
第1電極2の材料としては、基板101がn型の半導体基板である場合には、基板101よりも仕事関数の小さい金属であればよく、アルミニウム、タングステン、タンタル、モリブデン等のほぼすべての金属が使用できる。一方、基板101がp型の半導体基板である場合には、基板101よりも仕事関数の大きい金属を選ぶ必要があり、白金や金などの一部の金属やITO(Indium Tin Oxide)、酸化錫SnO2 、酸化インジウムIn2O3 などに選択肢が限られる。従って、デバイス設計上は、n型基板を用いる方が材料選択等の幅が大きい。
【0073】
図3(b)は、p型シリコン基板51の上にpn接合ダイオード60とMOS型構造のトランジスタ50を作製し、MOS型トランジスタ50のゲート電極53に印加する電圧で制御しながら、ダイオード60を駆動するようにした電子装置の例である。
【0074】
この電子装置では、pn接合ダイオード60の第2の電極5が直流電源の正極側に接続され、MOS型トランジスタ50のドレイン電極54が電源の負極側に接続される。pn接合ダイオード60の第1の電極2は省略され、フラーレン分子単量体層3は、p型シリコン基板51上に形成されたn型領域52の上に直接積層される。このn型領域52は、制御用MOS型トランジスタ50のソース電極55に接続されている。
【0075】
【実施例】
次に、本発明の好ましい実施例を挙げて、本発明に基づくダイオードについて具体的に説明する。
【0076】
実施例1
実施の形態1で説明したpn接合装置(1)において、C60フラーレン分子を原料として用いて、単量体層3及び重合体層4を形成し、第1電極及び第2電極に金電極を用いて、ダイオードを作製した。図4は、このダイオードの電圧−電流曲線である。図4から、pn接合に印加される電圧が約2.2Vをこえる付近から電流値の立ち上がりが見られ、作製されたpn接合が整流特性を示し、pn接合装置がダイオードとして動作することがわかる。
【0077】
図5は、本ダイオードの整流特性を説明するためのエネルギー図である。フラーレン単量体層3のHOMO、LUMOは、それぞれ、真空準位より5.0eV、3.4eVだけ低い位置にある。一方、フラーレン重合体層4のHOMO、LUMOは、それぞれ、真空準位より4.3eV、2.8eVだけ低い位置にある。これがそのまま変化せずにpn接合の界面を形成するとすると、界面にはHOMOで0.7eV、LUMOで0.6eVのポテンシャル障壁が形成されており、これが整流作用の原因であると考えられる。
【0078】
図5から、理想的には、pn接合に印加される電圧が約0.6〜0.8Vをこえる付近から電流値が立ち上がると予想される。しかし、実際の立ち上がり電圧は、これよりやや高い。
【0079】
この原因は、次のように考えられる。半導体をpn接合させた場合、フェルミ準位が同じになるように接合され、それにあわせて伝導帯と価電子帯の位置も決まる。この時、伝導帯にはノッチとスパイクという一連のエネルギーの不連続面が現れ、価電子帯にはトビという不連続面が現れる。このうち、ノッチとスパイクとの両方が、電子の移動にとっての障壁になる(なお、トビの方はホールにとって移動の障壁にはならないので問題にはならない。)。また、電極とフラーレン層との界面に形成される微小抵抗層等による影響も考えられる。
【0080】
実施例2
本実施例では、ジスプロシウム(Dy)原子を1個/フラーレン分子の割合で内包し、導電型がn型である金属原子内包C82フラーレン分子を原料として、単量体層3を形成した。それ以外は、実施例1と同様にしてダイオードを作製した。図6は、このダイオードの電流−電圧曲線である。図6から、pn接合に印加される電圧が約2.0Vをこえる付近から電流値の立ち上がりが見られ、作製されたpn接合が整流特性を示し、pn接合装置がダイオードとして動作することがわかる。
【0081】
図4と比べると、単量体層の材料として、大きなバンドギャップ不連続を有する金属原子内包C82フラーレン分子を用いることにより、より明瞭なダイオード特性を得ることができることがわかる。また、金属原子内包C82フラーレン分子を用いると、金属内包フラーレンのLUMOがフラーレンポリマー層のHOMOより低くなることが可能であり、微分負性抵抗を有するトンネルダイオードの作製が可能になる等のメリットがある。
【0082】
図7は、本ダイオードの整流特性を説明するためのエネルギー図である。ジスプロシウム(Dy)原子内包C82フラーレン単量体層3のHOMO、LUMOは、それぞれ、真空準位より5.4eV、4.54eVだけ低い位置にある。一方、フラーレン重合体層4のHOMO、LUMOは、前述したように、それぞれ、真空準位より4.3eV、2.8eVだけ低い位置にある。これがそのまま変化せずにpn接合の界面を形成するとすると、界面にはHOMOで1.1eV、LUMOで1.74eVのポテンシャル障壁が形成されており、これが整流作用の原因であると考えられる。
【0083】
図7から、理想的には、pn接合に印加される電圧が約1.8〜2.2Vをこえる付近から電流値が立ち上がると予想される。しかし、実際の立ち上がり電圧は、これよりやや高い。この原因は、実施例1と同様、半導体をpn接合させた場合に伝導帯に現れるノッチとスパイクとに原因があると考えられる。
【0084】
図8は、ジスプロシウム(Dy)原子内包C82フラーレン単量体層のHOMO及びLUMOのエネルギー準位を説明するためのエネルギー図である。ここでは空気に曝した金を参照電極とした。金の仕事関数は、真空中での値と、空気に曝した状態での値が異なることが知られている。図中、4.79eVは、空気に曝した状態の金の仕事関数である(N.Hayashi et al., J. Appl. Phys., 92, 3784 (2002))。また、図中、真空準位シフトとは、この系に見られる真空準位の移動の度合いである。LUMOは4.54eV、HOMOは5.4eV付近に存在することが我々の実験結果からわかっている(M.Shiraishi et al., Physical Review B, in preparation)。
【0085】
フラーレン単量体層3の原料として、ジスプロシウム(Dy)原子内包C82フラーレンの代わりに、セリウム(Ce)原子内包C82フラーレンやスカンジウム(Sc)、イットリウム(Y)及びランタノイド原子などを内包したC60フラーレンを用いることもできる。
【0086】
図9は、ジスプロシウム(Dy)原子内包C60フラーレン単量体層3のHOMO及びLUMOのエネルギー準位を説明するためのエネルギー図である。上記と同様、空気に曝した金を参照電極とした。真空準位シフトとは、この系に見られる真空準位の移動の度合いである。ジスプロシウム(Dy)原子内包C60フラーレンのバンドギャップEgは、Nagaseらの計算(S.Nagase et al., Bull. Chem. Soc. Jpn., 69, (1996), 2131)から1.1eVと見積もられる。また他の材料からの類推からLUMOは4.3eV付近に、HOMOは5.5eV付近にあると思われる。
【0087】
以上、本発明を実施の形態及び実施例に基づいて説明したが、本発明はこれらの例に何ら限定されるものではなく、発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。
【0088】
【発明の作用効果】
本発明によれば、接合面において積層されるフラーレン分子の単量体と重合体とは、同一元素からなり、しかも、共通のフラーレン構造を有する分子同士であるから、親和性が良好であり、単量体を含む層と重合体を含む層との密着性の高い接合面が形成される。
【0089】
フラーレン分子の単量体と重合体とは、異なる電気的特性をもつから、これらの接合構造は、電気的特性の相違に基づく機能を発現する。
【0090】
接合部の数は単数でも複数でもよく、単数又は複数の前記フラーレン分子単量体を含む層と、単数又は複数の前記フラーレン分子重合体を含む層との組み合わせからなる、任意の積層構造が可能である。
【0091】
なお、単量体を含む層を形成する微結晶及び重合体を含む層を形成する重合体粒子の各粒子径に関しては、これらの粒子がバルク相として安定した電気的特性を示す程度の大きさがあればよく、具体的には5nm以上の大きさがあればよい。従って、通常のサイズの電子素子からナノサイズの電子素子まで、デバイスサイズが変化しても、材料を変えることなく、電子素子を形成することができる。
【0092】
本発明の製造方法は、工程数の少ない、実施の容易な方法であり、効率よく前記pn接合装置を製造することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1に基づくpn接合装置の概略断面図である。
【図2】同、pn接合装置の作製に用いられる、プラズマ重合装置の一例を示す概略構成図である。
【図3】本発明の実施の形態2に基づくpn接合装置、及びそれを応用した電子装置の概略断面図である。
【図4】本発明の実施例1によるダイオードの電流−電圧特性を示すグラフである。
【図5】同、ダイオードのエネルギー図である。
【図6】本発明の実施例2による、ジスプロシウム(Dy)原子内包C82フラーレン単量体層とC60フラーレン重合体層とからなる微分負性抵抗トンネルダイオードの電流−電圧特性を示すグラフである。
【図7】同、ダイオードのエネルギー図である。
【図8】同、ジスプロシウム(Dy)原子内包C82フラーレン単量体層のHOMO及びLUMOのエネルギー準位を説明するためのエネルギー図である。
【図9】同、ジスプロシウム(Dy)原子内包C60フラーレン単量体層のHOMO及びLUMOのエネルギー準位を説明するためのエネルギー図である。
【図10】DRAMの集積度及びトランジスタの最小寸法の時間変化を示すグラフである。
【図11】先願発明のプラズマ重合法によって得られたC60の2量体であるC120及びC116の推定分子構造を示す模式図である。
【符号の説明】
1…基板、2…第1電極、3…フラーレン単量体層、4…フラーレン重合体層、
5…第2電極、11…真空チャンバ、12…窒素ガス供給管、
13…アルゴンガス供給管、14…排気口、15…プラズマ発生用電極、
17…インピーダンス整合器、18…プラズマ電源、19…ファラデーケージ、
20…モリブデンボート、21…試料加熱用直流電源、22…膜厚センサ、
41、42…ロータリーポンプ、43…油拡散ポンプ、
44、45…液体窒素トラップ、50…MOS型トランジスタ、
51…p型シリコン基板、52…n+型領域、53…ゲート電極、
54…ドレイン電極、55…ソース電極、56…絶縁膜、
60…pn接合ダイオード、101…導電性基板[0001]
[Technical field to which the invention belongs]
The present invention relates to an electronic device having a bond between fullerene materials and a method for manufacturing the same.
[0002]
[Prior art]
It is known that the joint structure of two materials having different electrical characteristics exhibits various functions. For example, a pn junction, which is a junction structure between a p-type semiconductor and an n-type semiconductor, is the most widely used basic structure in current semiconductor devices, and is used alone as a diode, and is a MOS (Metal Oxide Semiconductor) type. As a part of more complicated elements such as transistors, controllable resistors and capacitors, photoelectric conversion elements and various sensors, they are incorporated in a wide variety of electronic circuits.
[0003]
The size of a logic circuit, which is one of its main application fields, has been decreasing year by year with the progress of high integration in recent years. FIG. 10 is a graph showing the time variation of the integration degree of the DRAM (dynamic ram) and the minimum dimension of the transistor. As is well known as Moore's Law, there is a good correlation between device density and device size and time (years). In the 25 years since 1970, DRAM density (per chip) The number of bits) has continued to increase four times every three years, and conversely, the minimum transistor size has continued to shrink 0.7 times every three years (Y. Wada, Microelectronics Journal, 29 (1998) , 601).
[0004]
Assuming that such miniaturization will continue in the future, it is predicted from FIG. 10 that the length representative of the device size, for example, the gate length of the transistor will be 0.1 μm or less near 2020. However, for the reasons described below, miniaturization by conventional materials and manufacturing methods is considered to reach a limit when the gate length is cut below 0.1 μm.
[0005]
Conventionally, for many years, inorganic semiconductor materials such as silicon Si and gallium arsenide GaAs have been used in the manufacture of various semiconductor devices (transistors, diodes, photoelectric conversion devices, etc.) including logic circuits. The basis of this manufacturing method is to print an electronic circuit on the surface of a substrate made of a semiconductor material in the manner of developing a photograph, chemically remove unnecessary portions, and form a circuit pattern. The fine structure forming method in this case is a so-called top-down method in which a large object (crystal surface) is precisely cut as small as possible.
[0006]
However, in the region where the gate length is 0.1 μm or less, the baking of the electronic circuit and the formation of the circuit pattern reach the limit of manufacturing accuracy, and it becomes difficult to manufacture a device with a high yield by the above method. Further, it is expected that the quantum effect will have a dominant influence on the operation of the device, and the conventional device design scheme will not be established.
[0007]
In order to solve the above problems and realize further miniaturization, many studies have been made and various ideas have been proposed, but no definitive one has been reported yet. Among these, unlike conventional top-down methods, attention is focused on bottom-up fabrication methods that use nano-sized molecules as materials and assemble small parts to form the desired microstructure. . For example, a self-formed quantum dot (memory) of indium arsenide InAs regularly formed on the surface of a gallium arsenide GaAs crystal is of this type.
[0008]
As materials suitable for the bottom-up manufacturing method, not only inorganic materials but also a wide variety of organic molecules are being studied. In particular, carbon-based nanomolecules such as fullerenes and carbon nanotubes are attracting attention as nano-sized molecular materials in recent years. Fullerene is a C discovered in 198560(HW Kroto et al., Nature, 318 (1985), 162), and nanotubes are cylindrical (straw) molecules discovered in 1991 (S. Iijima, Nature, 354 (1991), 56).
[0009]
These molecules are spThree-Sp2It has a hybrid orbital as an electronic state and therefore develops unique electrical properties. That is, in the conventionally known carbon materials, graphite is conductive and diamond is insulating, while fullerene is semiconductive and nanotubes are zero-gap semiconductor or conductive.
[0010]
With regard to fullerenes, a great amount of research has been conducted since its discovery, but no example of forming a junction structure using only fullerene materials has been reported.
[0011]
In addition, fullerene molecule means molecular formula CnN is an integer capable of forming a spherical or cage-like molecule, 60, 70, 76, 78, 80, 82, 84, 86, 88, 90, 92, 94, 96, etc. C consisting of 60 most basic carbons60Is a spherical molecule formed of 12 5-membered rings and 20 6-membered rings, and a fullerene molecule having a higher carbon number is C60The same number of five-membered rings and C60It is a cage-like molecule formed by a larger number of 6-membered rings. Further, in this specification, C36In this way, carbon cluster molecules that form part of spherical or cage molecules are also referred to as fullerene molecules.
[0012]
[Problems to be solved by the invention]
In view of the above circumstances, an object of the present invention is to provide an electronic device having a junction structure of a plurality of fullerene materials having different electrical characteristics and a method for manufacturing the same.
[0013]
[Means for Solving the Problems]
That is, the present invention relates to an electronic device in which a layer containing a fullerene molecular monomer and a layer containing a fullerene molecular polymer are joined, and a step of depositing fullerene molecules on a substrate, plasma, electromagnetic waves or And a method of forming a fullerene molecular polymer by irradiating an electron beam.
[0014]
Further, a step of forming a fullerene molecule monomer-containing layer by depositing fullerene molecules on the substrate, and irradiating the surface of the deposited layer containing the fullerene molecule monomer with plasma, electromagnetic waves or electron beams. And a fullerene process comprising: a step of forming a layer containing a fullerene molecular polymer; and a process of depositing fullerene molecules on a substrate and a process of irradiating with plasma, electromagnetic waves or electron beams. A method for manufacturing an electronic device, comprising: forming a layer containing a molecular polymer; and further depositing fullerene molecules on the layer containing the fullerene molecular polymer to form a layer containing a fullerene molecular monomer. Also involved.
[0015]
According to the present invention, the monomer and polymer of fullerene molecules stacked on the bonding surface are composed of the same element, and since they are molecules having a common fullerene structure, the affinity is good. A bonding surface having high adhesion between the layer containing the monomer and the layer containing the polymer is formed.
[0016]
The number of junctions may be singular or plural, and any laminated structure consisting of a combination of a layer containing one or more fullerene molecular monomers and a layer containing one or more fullerene molecular polymers is possible. It is.
[0017]
Since the fullerene molecule monomer and polymer have different electrical characteristics as described below, these junction structures exhibit a function based on the difference in electrical characteristics.
[0018]
Regarding the particle diameters of the microcrystals forming the monomer-containing layer and the polymer particles forming the polymer-containing layer, the size of the particles shows stable electrical characteristics as a bulk phase. Specifically, it is sufficient that the size is 5 nm or more. Therefore, even when the device size changes from a normal size electronic device to a nano size electronic device, the electronic device can be formed without changing the material.
[0019]
The most symmetric C in the fullerene molecule60Molecules are structurally the most strained, resulting in spThree Hybrid orbit and sp2 The hybrid of the orbit with the hybrid orbit is also large. From the calculation of molecular orbitals, HOMO (Highest Occupied Molecular Orbital) is degenerated in triple and LUMO (Lowest Unoccupied Molecular Orbital) is degenerated in five. C60The crystals of C60The molecule is a molecular crystal forming a face-centered cubic lattice, and the band gap is about 1.6 eV, which can be regarded as a semiconductor.
[0020]
Various devices using the unique electronic characteristics of fullerene have been proposed, but a typical one is an electronic device using an FET (Field Effect Transistor) structure. For example, Haddon et al.60An FET device having a crystal as a channel material is manufactured, and C is applied in one of the following two conditions, that is, in an ultra-high vacuum or in an encapsulant.60Isolate the layer from air60Under conditions that prevented oxygen from entering the bed60It was shown that the layer is an n-type semiconductor layer having a high carrier mobility as an organic semiconductor (RC Haddon et al., Appl. Phys. Lett., 67 (1995), 121, JP-A-8-264863). Publication).
[0021]
In addition, Haddon et al.70It has been clarified that crystals also exhibit the characteristics of n-type semiconductors (R.C.Haddon et al., J. Am. Chem. Soc., 118 (1996), 2637).
[0022]
On the other hand, a group consisting of the present inventor uses a plasma polymerization method to perform C60Fabricate a polymer, fabricate an FET device using this as a channel material, succeed in FET operation at room temperature and atmosphere,60It has been discovered that a polymer exhibits the characteristics of a p-type semiconductor in which a monopolar carrier is a hole ((M. Shiraishi et al., Appl. Phys., A74 (2002), 613, Japanese Patent Laid-Open No. 2001-210829)). .
[0023]
Therefore, for example, when a layer containing a fullerene molecular monomer exhibiting n-type and a layer containing a fullerene molecular polymer exhibiting p-type are bonded, the same rectifying characteristics are exhibited as in conventional inorganic semiconductor materials. It can be expected that a pn junction can be formed.
[0024]
The manufacturing method of the present invention is an easy-to-implement method with a small number of steps, and can efficiently manufacture the electronic device.
[0025]
In the present specification, the polymer of fullerene molecules is a polymer having a structure in which monomers including dimers to fullerenes of fullerene molecules exceeding 10-mers are linked by a covalent bond or the like. Say it. In addition, C obtained by the plasma polymerization method60In the dimer of C116Is the most abundant chemical species. C120And C116It is presumed that the molecular structures of these are the structures shown in FIGS. 11 (a) and 11 (b), respectively (JP-A-6-218141).
[0026]
DETAILED DESCRIPTION OF THE INVENTION
In the present invention, the electronic device may be one in which the layer containing the fullerene molecular monomer functions as an n-type semiconductor layer, and the layer containing the fullerene molecular polymer functions as a p-type semiconductor layer.
[0027]
The fullerene molecular monomer is Cn(However, n is an integer which can form a spherical or cage molecule.)
[0028]
Alternatively, the fullerene molecular monomer contains a metal atom, Cn(However, n is an integer which can form a spherical or cage molecule.) Preferred metal elements for inclusion are transition metal elements, cerium (Ce), dysprosium (Dy), lanthanum (La), scandium (Sc), samarium (Sm), neodymium (Nd), europium (Eu) , Yttrium (Y), terbium (Tb), erbium (Er), etc., and the inclusion amount is preferably 1 to 3 molecules / fullerene molecule.
[0029]
The fullerene molecular polymer has a structure in which a plurality of fullerene molecules are polymerized by a covalent bond, and more preferably, a plurality of fullerene molecules desorb an addition reaction and / or a part of carbon. It is preferable to have a structure obtained by polymerization by all condensation reactions and to retain a fullerene structure.
[0030]
The layer containing the fullerene molecule monomer contains fullerene molecules having the same number of carbon atoms, more preferably C60Or C70It is good to contain the crystal | crystallization of. The fullerene molecular polymer may be a polymer composed of fullerene molecules having the same number of carbon atoms, more preferably C60Or C70A polymer consisting of
[0031]
The reason for selecting specific fullerene molecules is to make the electronic device having the junction structure exhibiting a certain electric characteristic with good reproducibility. Among the fullerene molecules, the most easily mass-produced raw material by the arc discharge method is currently C.60And C70It is. Above all, spherical C60Is a rugby ball-shaped C70It is easier to polymerize than the above, and at present, it is the most suitable material for producing a fullerene polymer. However, in the future, a method for synthesizing fullerenes different from the current method will be developed.60And C70If other fullerenes can be easily mass-produced, they can be used.
[0032]
C formed by plasma polymerization60The conductivity of the polymer is 10-8 -10-7While it is about S / cm, C obtained with the same plasma power70The conductivity of the polymer is much smaller, and the conductivity of the polymer when polymerized without selecting the raw material is about 10-11 -10-7S / cm (By the way, the conductivity of fullerene monomer is about 10-13S / cm. ). From the conductivity of the polymer, the selected C60 Is the most suitable material.
[0033]
In the electronic device, a joined body of the layer containing the fullerene molecular monomer and the layer containing the fullerene molecular polymer is formed on a conductive substrate, and an electrode is provided on the joined body. It is good to be.
[0034]
In this case, the base is composed of a laminate of an insulating substrate and a first electrode, and the bonding of the layer containing the fullerene molecular monomer and the layer containing the fullerene molecular polymer on the first electrode. The body should be laminated. Alternatively, the base is made of a laminate of a semiconductor or conductor substrate and a first electrode, and the layer containing the fullerene molecular monomer and the layer containing the fullerene molecular polymer on the semiconductor or conductor substrate. The joined body is preferably laminated.
[0035]
The electronic element may constitute an electronic device that operates using the electrical characteristics of the junction structure.
[0036]
The layer containing the monomer is preferably formed by vacuum deposition. The polymer-containing layer may be formed by plasma polymerization (N. Takahashi et al., J. Appl. Phys., 74 (1993), 5790), photopolymerization (AM Rao et al., Science, 259 ( 1993), 955), or electron beam polymerization (YB Zhao et al., Appl. Phys. Lett., 64 (1994), 577). Pressure polymerization (Y. Iwasa et al., Science, 264 (1994), 1570) and charge transfer polymerization (O. Chauvet, Nature, 370 (1994), 636) have been reported, but should be used for electronic devices. I can't. Hereinafter, outlines of three applicable polymerization methods will be described.
[0037]
Plasma polymerization method: Depending on the plasma generation method, there are a direct current plasma method, a high frequency plasma method, an ECR (Electron Cyclotron Resonance) plasma method, and the like.
[0038]
While flowing a low-pressure inert gas (such as argon) in the vacuum vessel, for example, when a high-frequency voltage is applied between the electrodes from a high-frequency power source to generate plasma and simultaneously sublimate the fullerene molecular monomer toward the substrate Fullerene molecules excited by collision with plasma gas molecules and ions are polymerized to form a layer containing a fullerene polymer on the substrate.
[0039]
Light (electromagnetic wave) polymerization method: This polymerization method is a method of supplying energy for polymerization by irradiation of electromagnetic waves such as ultraviolet light. As an apparatus, a device provided with a reaction chamber of a vacuum vessel, a heating means such as resistance heating for heating and sublimating fullerene molecules, and an irradiation means for irradiating light such as ultraviolet rays through the window of the reaction chamber, A layer containing a fullerene polymer is formed on a substrate by continuing irradiation of electromagnetic waves such as ultraviolet light for a certain period of time while depositing fullerene. At this time, fullerene molecules are excited by electromagnetic waves such as ultraviolet light, and polymerize through this excited state.
[0040]
In addition, it is not the process of vapor deposition as mentioned above, but after forming a vapor deposition film once, it can superpose | polymerize also by irradiating an ultraviolet-ray etc. to this. However, in this case, it should be noted that only the surface layer of the film may be polymerized and the inside of the film may not be polymerized.
[0041]
Electron beam polymerization method: In this polymerization method, energy for polymerization is supplied by an electron beam emitted from an electron gun. The principle of polymerization is the same as that of the photopolymerization method, and fullerene molecules are excited by electron beam impact and polymerize through this excited state.
[0042]
When forming the layer containing the monomer and the layer containing the polymer, it is desirable that each step be performed in an almost oxygen-free atmosphere. C60Since only weak van der Waals force works between fullerene molecules such as60It is known that when a layer containing a monomer is exposed to air, oxygen penetrates between fullerene molecules and structurally deteriorates, and the mobility of electrons significantly decreases due to the action of adsorbed oxygen. . If the layer containing the monomer and the layer containing the polymer are formed without being exposed to air in the same chamber as in the embodiment described later, the C60The layer containing the monomer can be prevented from being deteriorated by oxygen.
[0043]
Further, the surface of the electronic element has the C60If a surface layer is provided that seals the layer containing the monomer from the atmosphere, the C60Deterioration of the layer containing the monomer can be prevented. The sealing material for forming the surface layer is not particularly limited as long as it is a material capable of forming a close and chemically stable film, such as glass and silicon oxide.
[0044]
Next, a preferred embodiment of the present invention will be specifically described with reference to the drawings.
[0045]
Embodiment 1: A pn junction device (1) and its fabrication
FIG. 1 is a schematic cross-sectional view of a pn junction device (1) according to a preferred embodiment of the present invention. On the substrate 1, a
[0046]
FIG. 2 is a schematic configuration diagram of an external electrode type capacitively coupled plasma polymerization apparatus used for manufacturing the pn junction device (1) of the present embodiment. This plasma polymerization apparatus has a vacuum chamber 11 having a volume of about 20 liters, and a nitrogen
[0047]
In addition, on the upper part of the vacuum chamber 11, plasma generating electrodes 15 are installed outside the vacuum chamber 11 with an interval of 3.5 cm and connected to a
[0048]
In the vacuum chamber 11, a molybdenum boat 20 for fullerene sublimation and a substrate 1 are placed facing each other with a distance of 7 cm, and a DC power source 21 for sample heating is connected to the molybdenum boat 20. .
[0049]
Hereinafter, a method for producing a pn junction device (1) by forming a fullerene polymer by plasma polymerization using the apparatus of FIG. 2 will be described in the order of steps.
[0050]
The substrate 1 is not particularly limited as long as it is chemically stable. However, when the fullerene molecular monomer layer 3 is formed by vapor deposition under high vacuum, the formation of a high vacuum state is hindered. It is desirable that the amount of released gas is small, for example, quartz glass (SiO 22) Use a substrate or the like.
[0051]
The
[0052]
As an electrode material that can be bonded to the monomer layer 3 of the n-type fullerene molecule of conductivity type, in addition to gold, n doped with many metals such as aluminum, tungsten, tantalum and molybdenum, and impurities such as phosphorus or arsenic Type polysilicon and the like.
[0053]
As electrode materials that can be joined to the
[0054]
A monomer layer 3 of fullerene molecules is formed on the
[0055]
After the monomer layer 3 of fullerene molecules having a desired thickness is grown on the
[0056]
After confirming the generation of the plasma, the sublimation of fullerene molecules is resumed, and this time, the
[0057]
Finally, the
[0058]
In the apparatus of FIG. 2, the thicknesses of the monomer layer 3 and the
[0059]
In the present embodiment, the
[0060]
For this reason, a pn junction device can be manufactured efficiently with a small number of steps. Furthermore, since the pn junction device can be completed without exposing the monomer layer 3 to air, the monomer layer 3 can be prevented from being deteriorated by oxygen.
[0061]
In the present embodiment, an example in which the monomer layer 3 and the
[0062]
Further, the monomer layer 3 and / or the
[0063]
<Preparation of raw material fullerene>
In the production of the above pn junction device, the raw material fullerene placed and used on the molybdenum boat 20 is prepared as follows. That is, first, carbon powder generated by arc discharge between graphite electrodes is extracted with a solvent such as toluene, carbon disulfide, or directly sublimated or directly sublimated by a known method.60And C70Mixture with (C60And C70To obtain a mass ratio of about 9: 1).
[0064]
Alternatively, fullerenes may be synthesized using a known electric furnace-laser ablation method in which graphite is irradiated with a laser while keeping the atmospheric gas at a high temperature in an electric furnace. At this time, if a metal oxide powder is previously contained in graphite, a stable fullerene containing metal atoms can be synthesized.
[0065]
Next, this mixture is developed by column chromatography using, for example, an activated alumina column with a mixed solvent of toluene and hexane (volume ratio of toluene and hexane is 1: 9), and C60And C70Are separated and purified.
[0066]
Second embodiment: pn junction device (2) and electronic circuit using the same
FIG. 3A is a schematic cross-sectional view of a pn junction device (2) according to a preferred embodiment of the present invention when a conductive substrate 101 is used as a substrate. For example, when other electronic elements are to be monolithically formed on the same substrate, a semiconductor substrate such as n-type silicon, p-type silicon, gallium arsenide GaAs, or indium phosphide InP is preferably used as the substrate material.
[0067]
Thus, when the substrate is a conductive substrate 101 such as a semiconductor or metal, the fullerene molecule monomer layer 3 or the fullerene
[0068]
For example, the layer to be stacked immediately above is an n-type C60In the case of the monomer layer, n-type silicon is used as the substrate 101, and the layer laminated immediately above is p-type C60In the case of a polymer layer, p-type silicon is used as the substrate 101.
[0069]
In FIG. 3A, the
[0070]
As an electrode material that can be bonded to the monomer layer 3 of the n-type fullerene molecule of conductivity type, in addition to gold, n doped with many metals such as aluminum, tungsten, tantalum and molybdenum, and impurities such as phosphorus or arsenic Type polysilicon and the like.
[0071]
Electrode materials that can be bonded to the
[0072]
When the substrate 101 is an n-type semiconductor substrate, the material of the
[0073]
In FIG. 3B, a pn junction diode 60 and a MOS-type transistor 50 are fabricated on a p-type silicon substrate 51, and the diode 60 is controlled while being controlled by a voltage applied to the gate electrode 53 of the MOS-type transistor 50. It is an example of the electronic device made to drive.
[0074]
In this electronic device, the
[0075]
【Example】
Next, the diode based on this invention is concretely demonstrated, giving the preferable Example of this invention.
[0076]
Example 1
In the pn junction device (1) described in the first embodiment, C60Using fullerene molecules as a raw material, the monomer layer 3 and the
[0077]
FIG. 5 is an energy diagram for explaining the rectification characteristics of the present diode. The HOMO and LUMO of the fullerene monomer layer 3 are at positions lower by 5.0 eV and 3.4 eV than the vacuum level, respectively. On the other hand, the HOMO and LUMO of the
[0078]
From FIG. 5, ideally, the current value is expected to rise from the vicinity where the voltage applied to the pn junction exceeds about 0.6 to 0.8V. However, the actual rising voltage is slightly higher than this.
[0079]
The cause is considered as follows. When semiconductors are pn-junctioned, they are joined so that their Fermi levels are the same, and the positions of the conduction band and valence band are determined accordingly. At this time, a series of energy discontinuities such as notches and spikes appear in the conduction band, and a discontinuous surface called Tobi appears in the valence band. Of these, both notches and spikes are barriers to electron movement (note that Tobi is not a problem because holes are not barriers to movement). Moreover, the influence by the micro resistance layer etc. which are formed in the interface of an electrode and a fullerene layer is also considered.
[0080]
Example 2
In this example, one dysprosium (Dy) atom is included at a ratio of 1 / fullerene molecule, and the metal atom inclusion C is n-type in conductivity type.82The monomer layer 3 was formed using fullerene molecules as a raw material. Other than that, a diode was fabricated in the same manner as in Example 1. FIG. 6 is a current-voltage curve of this diode. From FIG. 6, it can be seen that the current value rises from the vicinity where the voltage applied to the pn junction exceeds about 2.0 V, the manufactured pn junction exhibits rectification characteristics, and the pn junction device operates as a diode. .
[0081]
Compared with FIG. 4, the metal atom inclusion C having a large band gap discontinuity as a material of the monomer layer82It can be seen that clearer diode characteristics can be obtained by using fullerene molecules. In addition, metal atom inclusion C82When fullerene molecules are used, the LUMO of the metal-encapsulated fullerene can be lower than the HOMO of the fullerene polymer layer, and there is an advantage that a tunnel diode having a differential negative resistance can be produced.
[0082]
FIG. 7 is an energy diagram for explaining the rectification characteristics of the present diode. Dysprosium (Dy) atomic inclusion C82The HOMO and LUMO of the fullerene monomer layer 3 are at positions lower by 5.4 eV and 4.54 eV than the vacuum level, respectively. On the other hand, as described above, the HOMO and LUMO of the
[0083]
From FIG. 7, it is ideally expected that the current value rises from the vicinity where the voltage applied to the pn junction exceeds about 1.8 to 2.2V. However, the actual rising voltage is slightly higher than this. The cause is considered to be caused by notches and spikes appearing in the conduction band when the semiconductor is pn-junction, as in the first embodiment.
[0084]
FIG. 8 shows dysprosium (Dy) atomic inclusion C82It is an energy diagram for demonstrating the energy level of HOMO and LUMO of a fullerene monomer layer. Here, gold exposed to air was used as a reference electrode. It is known that the work function of gold differs between a value in a vacuum and a value when exposed to air. In the figure, 4.79 eV is the work function of gold exposed to air (N. Hayashi et al., J. Appl. Phys., 92, 3784 (2002)). In the figure, the vacuum level shift is the degree of movement of the vacuum level seen in this system. It is known from our experimental results that LUMO is 4.54 eV and HOMO is around 5.4 eV (M.Shiraishi et al., Physical Review B, in preparation).
[0085]
As raw material for fullerene monomer layer 3, dysprosium (Dy) atomic inclusion C82Cerium (Ce) atomic inclusion C instead of fullerene82C containing fullerene, scandium (Sc), yttrium (Y) and lanthanoid atoms60Fullerenes can also be used.
[0086]
FIG. 9 shows dysprosium (Dy) atomic inclusion C60FIG. 6 is an energy diagram for explaining HOMO and LUMO energy levels of the fullerene monomer layer 3. Similar to the above, gold exposed to air was used as a reference electrode. The vacuum level shift is the degree of movement of the vacuum level found in this system. Dysprosium (Dy) atomic inclusion C60The band gap Eg of fullerene is estimated to be 1.1 eV from the calculation of Nagase et al. (S. Nagase et al., Bull. Chem. Soc. Jpn., 69, (1996), 2131). From analogy with other materials, it seems that LUMO is around 4.3 eV and HOMO is around 5.5 eV.
[0087]
As mentioned above, although this invention was demonstrated based on embodiment and an Example, this invention is not limited to these examples at all, and it cannot be overemphasized that it can change suitably in the range which does not deviate from the main point of invention. .
[0088]
[Effects of the invention]
According to the present invention, the monomer and polymer of fullerene molecules stacked on the bonding surface are composed of the same element, and since they are molecules having a common fullerene structure, the affinity is good. A bonding surface having high adhesion between the layer containing the monomer and the layer containing the polymer is formed.
[0089]
Since the monomer and polymer of the fullerene molecule have different electrical characteristics, these junction structures exhibit a function based on the difference in electrical characteristics.
[0090]
The number of junctions may be singular or plural, and any laminated structure consisting of a combination of a layer containing one or more fullerene molecular monomers and a layer containing one or more fullerene molecular polymers is possible. It is.
[0091]
Regarding the particle diameters of the microcrystals forming the monomer-containing layer and the polymer particles forming the polymer-containing layer, the size of the particles shows stable electrical characteristics as a bulk phase. Specifically, it is sufficient that the size is 5 nm or more. Therefore, even when the device size changes from a normal size electronic device to a nano size electronic device, the electronic device can be formed without changing the material.
[0092]
The manufacturing method of the present invention is an easy-to-implement method with a small number of steps, and can efficiently manufacture the pn junction device.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a pn junction device according to a first embodiment of the present invention.
FIG. 2 is a schematic configuration diagram showing an example of a plasma polymerization apparatus used for manufacturing the pn junction apparatus.
FIG. 3 is a schematic cross-sectional view of a pn junction device according to a second embodiment of the present invention and an electronic device to which the pn junction device is applied.
FIG. 4 is a graph showing current-voltage characteristics of a diode according to Example 1 of the present invention.
FIG. 5 is an energy diagram of the diode.
FIG. 6 shows dysprosium (Dy) atomic inclusion C according to Example 2 of the present invention.82Fullerene monomer layer and C60It is a graph which shows the current-voltage characteristic of the differential negative resistance tunnel diode which consists of a fullerene polymer layer.
FIG. 7 is an energy diagram of the diode.
[Fig.8] Dysprosium (Dy) atomic inclusion C82It is an energy diagram for demonstrating the energy level of HOMO and LUMO of a fullerene monomer layer.
[Fig.9] Dysprosium (Dy) atomic inclusion C60It is an energy diagram for demonstrating the energy level of HOMO and LUMO of a fullerene monomer layer.
FIG. 10 is a graph showing the time variation of the integration degree of a DRAM and the minimum dimension of a transistor.
FIG. 11 shows C obtained by the plasma polymerization method of the prior invention.60The dimer of C120And C116It is a schematic diagram which shows the presumed molecular structure.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Board | substrate, 2 ... 1st electrode, 3 ... Fullerene monomer layer, 4 ... Fullerene polymer layer,
5 ... 2nd electrode, 11 ... Vacuum chamber, 12 ... Nitrogen gas supply pipe,
13 ... Argon gas supply pipe, 14 ... Exhaust port, 15 ... Electrode for plasma generation,
17 ... impedance matching device, 18 ... plasma power source, 19 ... Faraday cage,
20 ... Molybdenum boat, 21 ... DC power source for sample heating, 22 ... Film thickness sensor,
41, 42 ... Rotary pump, 43 ... Oil diffusion pump,
44, 45 ... Liquid nitrogen trap, 50 ... MOS transistor,
51 ... p-type silicon substrate, 52 ... n+Mold region, 53... Gate electrode,
54 ... Drain electrode, 55 ... Source electrode, 56 ... Insulating film,
60 ... pn junction diode, 101 ... conductive substrate
Claims (17)
フラーレン分子単量体を昇華させ、この昇華物にプラズマ、電磁波又は電子線を照射 してフラーレン分子重合体を生成させ、前記フラーレン分子単量体からなる層に接合す るp型半導体層として機能するフラーレン分子重合体からなる層を形成する工程と
を有する、電子素子の製造方法。 Sublimating the fullerene molecular monomer and depositing it on the substrate to form a layer of a fullerene molecular monomer that functions as an n-type semiconductor layer ;
Sublimed fullerene molecular monomer plasma on this sublimate, by irradiating an electromagnetic wave or an electron beam to produce a fullerene molecule polymer, functions as a p-type semiconductor layer that be joined to a layer composed of the fullerene molecules monomer And a step of forming a layer made of a fullerene molecular polymer .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003133199A JP4608850B2 (en) | 2002-09-18 | 2003-05-12 | Electronic device and manufacturing method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002270855 | 2002-09-18 | ||
JP2003133199A JP4608850B2 (en) | 2002-09-18 | 2003-05-12 | Electronic device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004165609A JP2004165609A (en) | 2004-06-10 |
JP4608850B2 true JP4608850B2 (en) | 2011-01-12 |
Family
ID=32827600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003133199A Expired - Fee Related JP4608850B2 (en) | 2002-09-18 | 2003-05-12 | Electronic device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4608850B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100825443B1 (en) * | 2006-05-30 | 2008-04-28 | 경희대학교 산학협력단 | Fullerene Manifold and Manufacturing Method of The Same Having Characteristic of White Photoemission |
JP2007335098A (en) * | 2006-06-12 | 2007-12-27 | Koito Mfg Co Ltd | Colored mirror, and method for manufacturing colored mirror |
JP5114541B2 (en) | 2010-02-25 | 2013-01-09 | 富士フイルム株式会社 | Manufacturing method of optical sensor |
WO2022123966A1 (en) * | 2020-12-10 | 2022-06-16 | ソニーグループ株式会社 | Imaging element, layered imaging element, and imaging device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06184738A (en) * | 1992-08-26 | 1994-07-05 | Mitsubishi Electric Corp | Formation of carbon thin film, its modifying method, electronic device formed by using this modifying method as well as x-ray multilayer film mirror and its production |
JPH06244440A (en) * | 1993-02-15 | 1994-09-02 | Osaka Gas Co Ltd | Solar battery |
JPH08500701A (en) * | 1992-08-17 | 1996-01-23 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | Heteroconjugates of conjugated polymers and receptors; diodes, photodiodes and photovoltaics |
JP2000249671A (en) * | 1999-02-26 | 2000-09-14 | Sony Corp | Sensor, fullerene-system composite film, and its manufacture |
JP2001007366A (en) * | 1999-06-25 | 2001-01-12 | Sony Corp | Charge transfer heterojunction structure, and manufacture thereof |
JP2001199715A (en) * | 2000-01-14 | 2001-07-24 | Sony Corp | Fullerene polymer and its production method, and functional device using the same polymer and method for producing the same device |
-
2003
- 2003-05-12 JP JP2003133199A patent/JP4608850B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08500701A (en) * | 1992-08-17 | 1996-01-23 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | Heteroconjugates of conjugated polymers and receptors; diodes, photodiodes and photovoltaics |
JPH06184738A (en) * | 1992-08-26 | 1994-07-05 | Mitsubishi Electric Corp | Formation of carbon thin film, its modifying method, electronic device formed by using this modifying method as well as x-ray multilayer film mirror and its production |
JPH06244440A (en) * | 1993-02-15 | 1994-09-02 | Osaka Gas Co Ltd | Solar battery |
JP2000249671A (en) * | 1999-02-26 | 2000-09-14 | Sony Corp | Sensor, fullerene-system composite film, and its manufacture |
JP2001007366A (en) * | 1999-06-25 | 2001-01-12 | Sony Corp | Charge transfer heterojunction structure, and manufacture thereof |
JP2001199715A (en) * | 2000-01-14 | 2001-07-24 | Sony Corp | Fullerene polymer and its production method, and functional device using the same polymer and method for producing the same device |
Also Published As
Publication number | Publication date |
---|---|
JP2004165609A (en) | 2004-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Duan et al. | Two-dimensional transition metal dichalcogenides as atomically thin semiconductors: opportunities and challenges | |
US9114993B2 (en) | Deposition and selective removal of conducting helplayer for nanostructure processing | |
Banerjee et al. | Review synthesis of conducting nanowires | |
KR100571803B1 (en) | Semiconductor carbon nano tube functionalized by hydrogen, electronic device and method of fabrication thereof | |
US7800194B2 (en) | Thin film photodetector, method and system | |
US7341774B2 (en) | Electronic and opto-electronic devices fabricated from nanostructured high surface to volume ratio thin films | |
JP2005520356A (en) | Manufacturing method of high-performance organic semiconductor device | |
Schulman et al. | The prospect of two-dimensional heterostructures: a review of recent breakthroughs | |
Müller et al. | Expanding benzene to giant graphenes: towards molecular devices | |
KR20140017399A (en) | Graphene semiconductor, and electronic device comprising the same | |
Oh | Organic thin-film transistors using pentacene and SiOC film | |
Cho et al. | Enhancement of photoresponsive electrical characteristics of multilayer MoS 2 transistors using rubrene patches | |
JP4608850B2 (en) | Electronic device and manufacturing method thereof | |
Park et al. | Functional Self‐Assembled Monolayers for Optimized Photoinduced Charge Transfer in Organic Field Effect Transistors | |
US20050275056A1 (en) | Organic heterojunction bipolar transistor | |
Zhou et al. | Synthetic Molecular Rectifier of a Langmuir–Blodgett Film Based on a Novel Asymmetrically Substituted Dicyano‐tri‐tert‐butylphthalocyanine | |
JP4429584B2 (en) | Vertical field effect transistor | |
Zhou et al. | Rectifying behaviors of Langmuir–Blodgett films of an asymmetrically substituted phthalocyanine | |
JP3341387B2 (en) | Method for manufacturing microstructured material, apparatus for manufacturing the same, and light emitting device having microstructure | |
JP2008244006A (en) | Diode and manufacturing method thereof | |
Yuan et al. | Anisotropic charge transfer and gate tuning for p-SnS/n-MoS 2 vertical van der Waals diodes | |
JP4634020B2 (en) | Semiconductor layer for vertical field effect transistor, vertical field effect transistor | |
Wei et al. | Directed assembly of carbon nanotube electronic circuits by selective area chemical vapor deposition on prepatterned catalyst electrode structures | |
US20230105515A1 (en) | Two-dimensional electronic component and method of manufacturing same | |
US20220336597A1 (en) | Self-forming nanogap method and device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060328 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080303 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4608850 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |