Nothing Special   »   [go: up one dir, main page]

JP4696227B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4696227B2
JP4696227B2 JP2007339935A JP2007339935A JP4696227B2 JP 4696227 B2 JP4696227 B2 JP 4696227B2 JP 2007339935 A JP2007339935 A JP 2007339935A JP 2007339935 A JP2007339935 A JP 2007339935A JP 4696227 B2 JP4696227 B2 JP 4696227B2
Authority
JP
Japan
Prior art keywords
chip
wafer
underfill
double cut
volume
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007339935A
Other languages
English (en)
Other versions
JP2009164206A (ja
Inventor
直実 舛田
耕治 田谷
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Priority to JP2007339935A priority Critical patent/JP4696227B2/ja
Priority to US12/343,348 priority patent/US8486756B2/en
Publication of JP2009164206A publication Critical patent/JP2009164206A/ja
Application granted granted Critical
Publication of JP4696227B2 publication Critical patent/JP4696227B2/ja
Priority to US13/918,674 priority patent/US8796864B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は半導体装置、特に平板状の半導体チップの一方の面に配列された突起状の接続端子（電極）によって半導体チップが直接基板に実装されることにより構成される半導体装置の製造方法に関するものである。
半導体装置においてチップと基板とを接続する方法として、近年の集積回路の小型化、薄型化に伴い、フリップチップと呼ばれる接続方法が実用化されている。従来のワイヤボンディングによる接続では、チップの接続端子が設けられた面を上面として、ワイヤによってチップと基板とが接続されていた。フリップチップ接続では、チップにバンプと呼ばれる突起状の接続端子が設けられる。バンプが下面となるようにチップが反転（フリップ）されて直接基板と接続される。
フリップチップ接続では、アンダーフィルと呼ばれる熱硬化性樹脂によりチップと基板との間のバンプ周辺の領域が充填され、補強される。ところで、フリップチップ接続による実装においては、このアンダーフィルの這い上がりが問題とされてきた。図１を参照して、説明する。図１はフリップチップ接続による実装の一例を示す。図１に示されるように、チップ１の表面（回路形成面）１１が下面、裏面（回路形成面の反対の面）１２が上面とされる。チップ１の表面１１にはバンプ２が配列される。バンプ２を介してチップ１に形成された回路と基板３の回路とが接続される。
基板３にチップ１を実装する際には、例えば、基板３のチップ１を取り付ける箇所に予めアンダーフィル４を塗布しておく。ボンディングヘッド５によりチップ１がピックアップされ、アンダーフィル４が塗布された基板３上のチップ１の取り付け箇所に載せられる。その後、ボンディングヘッド５により上から圧力と熱が加えられる。これにより、熱硬化性樹脂であるアンダーフィル４が硬化し、チップ１が基板３に固定される。
アンダーフィル４は、その塗布量が少ないと、バンプ２の周辺に十分に行き渡らない可能性があるため、ある程度は多量に塗布される必要がある。一方、アンダーフィル４の塗布量が多いと、チップ１の周囲にはみ出す。アンダーフィル４のはみ出した部分はフィレット部と呼ばれる。フィレット部の容積が大きい場合、図１に示されるようにアンダーフィル４がチップ１の側面を這い上がり、ボンディングヘッド５に付着する。
アンダーフィル４がボンディングヘッド５に付着すると、実装終了後にボンディングヘッド５を引き上げる際、チップ１がいくらか持ち上げられ、バンプ２にズレが生じてしまう。また、付着したアンダーフィル４が硬化してボンディングヘッド５の平坦性が損なわれることによって、フリップチップ製品の品質が低下するなどの問題がある。
特許文献１には、このアンダーフィル４の這い上がりによる問題に対処する技術が記載されている。
特開２００１−２５０８４３号公報
特許文献１に開示された技術では、チップ１の表面１１の周囲エッジが除去されて表面１１の周囲に段差が設けられる。この段差により、アンダーフィル４の這い上がりを防止する。
しかし、アンダーフィル４のフィレット部が、チップ１の表面１１の周囲に形成された段差を超えることが考えられる。チップ１の表面１１の周囲に形成された段差ではフィレット部の容積に対して十分でないおそれがあり、アンダーフィル４の這い上がりを防止できないおそれがあり問題である。
本発明は、上記の課題に鑑み提案されたものである。フリップチップ接続による実装において、アンダーフィルの這い上がりによる問題の防止をより確実なものにすることが可能な半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、一方の面に突起状の接続端子が設けられた平板状の半導体チップを備える半導体装置を製造するものである。ウェハから個々のチップを形成する際、ウェハは複数個の回路が形成された面とは反対の面からダイシングされる。ダイシングするステップは、前記反対の面から前記ウェハの位置を特定するステップと、前記反対の面から前記ウェハを切断するステップとを含む。前記ウェハの位置を特定するステップは、前記ウェハの前記反対の面にレーザーマークを捺印するステップと、前記レーザーマークを参照するステップとを含む。そして、前記チップの前記接続端子が設けられた一方の面とは反対の面について周囲エッジを除去し段差を設けるようにした方法である。
これにより、半導体チップの接続端子が設けられた一方の面とは反対の面について周囲エッジが除去されて段差が設けられるため、フリップチップ接続による実装において、アンダーフィルの這い上がりによる問題の防止をより確実にした製造ができる。
本発明の半導体装置の製造方法によれば、フリップチップ接続による実装において、アンダーフィルの這い上がりによる問題の防止をより確実なものにすることができる。
本発明の実施の形態について図面を参照しながら詳細に説明する。図２、図３を参照して、本発明の一実施の形態について、前述された特許文献１の実施形態と比較しながら説明する。なお、図２、図３において、背景技術で説明された図１と対応する部分には同一の符号が付される。
図２は特許文献１によるフリップチップ接続の実装例を、図３は本発明によるフリップチップ接続の実装例を、それぞれアンダーフィル４の広がる過程を通じて示したものである。図２（ａ）と図３（ａ）とに示されるように、アンダーフィル４が塗布された基板３上のチップ１の取り付け箇所に、チップ１が載せられる。その後、図２（ｂ）、（ｃ）と図３（ｂ）、（ｃ）とに示されるように、チップ１には上から圧力と熱が加えられ、アンダーフィル４がチップ１の周囲にはみ出し、フィレット部が生じる。図２（ｄ）と図３（ｄ）とはそれぞれ、フィレット部の容積が大きくなり、アンダーフィル４がチップ１の側面を這い上がり始める限界の状態を拡大して示す。フィレット部の容積が図２（ｄ）、図３（ｄ）に示される限界を超えない場合の実装終了後の状態は、それぞれ図２（ｅ）、図３（ｅ）に示される。フィレット部の容積が図２（ｄ）、図３（ｄ）に示される限界を超えた場合の実装終了後の状態は、それぞれ図２（ｆ）、図３（ｆ）に示される。
図２に示されるように、特許文献１によるフリップチップ接続の実装例では、チップ１の表面（回路形成面）１１に段差が設けられる。一方、図３に示されるように、本発明によるフリップチップ接続の実装例では、チップ１の裏面（回路形成面の反対の面）１２に段差が設けられる。アンダーフィル４がチップ１の側面を這い上がり始める限界の状態におけるフィレット部の形状は、図２（ｄ）に示されるように特許文献１では１／４円なのに対して、図３（ｄ）に示されるように本発明では全円である。したがって、本発明では、アンダーフィル４がチップ１の側面を這い上がり始める限界の状態におけるフィレット部の容積をより大きく確保することができる。すなわち、チップ１に段差を設けたことによるアンダーフィル４の這い上がり防止としての機能を向上できる。
図４〜図６を参照して、本発明と特許文献１について、チップ１に段差を設けたことによるアンダーフィル４の這い上がり防止機能を比較し、本発明において段差をチップ１の裏面に設けたことによる効果の説明をする。なお、図５、図６においても、背景技術で説明された図１と対応する部分には同一の符号が付される。
図４は、チップ１の大きさ（ダイ寸法）が１０［ｍｍ］四方である場合を取り上げて、アンダーフィル４がチップ１の側面を這い上がり始める限界の状態におけるアンダーフィル４全体の容積に占めるフィレット部の容積の比率を試算した結果の一例を表す。図４では、チップ１の厚さ（ダイ厚）が１００、２００、３００、４００［μｍ］のチップ１について、段差をチップ１の表面に設けた場合（表面ダブルカット）と裏面に設けた場合（裏面ダブルカット）との試算結果がそれぞれ示されている。ここで、ダブルカットとは、チップ１に段差を形成する方法として一般に知られているもので、幅の異なる２つの切削刃を用いる方法のことである。つまり、本発明は裏面ダブルカットであり、特許文献１は表面ダブルカットである。
図５、図６は図４に示される試算結果を求めるのに用いられた方法を説明する図である。図５は表面ダブルカットに、図６は裏面ダブルカットにそれぞれ対応する断面図の一部である。図４の試算結果においては、図５、図６に示されるように、チップ１の厚さ（ダイ厚）は、チップ１の表面と裏面との間の距離である。ダブルカットにより形成される段差の高さであるダブルカット段差（高サ）は、ダイ厚／２として計算されている。ダブルカットにより形成される段差の縦方向、横方向の長さであるダブルカット段差（タテ、ヨコ）は、ともに３０［μｍ］として計算されている。アンダーフィル４のうち右上がり斜線で示される部分は、ダイ下部４１である。アンダーフィル４のうち右下がり斜線で示される部分は、フィレット部４２である。図５、図６に示されるように、表面ダブルカットと裏面ダブルカットのどちらの場合も、図４の試算結果においては、ダイ下部４１の厚さは２５［μｍ］として計算されている。フィレット部４２については、表面ダブルカットでは図５に示されるようにチップ１及び基板３とアンダーフィル４との接触角が９０°となる円弧で近似される。裏面ダブルカットでは図６に示されるようにチップ１及び基板３に接する円弧で近似される。一般的なＣＡＤソフトに備えられる面積演算機能により、それぞれのフィレット部４２の断面積が計算されている。
チップ１の厚さ（ダイ厚）が１００［μｍ］のチップ１、すなわち、１００μｍダイを例に、図４の試算結果について具体的に説明する。まず、アンダーフィル４各部の断面積が計算される。表面ダブルカットについては、図５より、アンダーフィル４のダイ下部４１の断面は縦が２５［μｍ］、横がダイ寸法１０［ｍｍ］から両側のダブルカット段差、すなわち、３０［μｍ］×２＝６０［μｍ］を引いた長さの長方形である。よってその断面積は、０．０２５×（１０−０．０３×２）≒０．２５［ｍｍ２］（ａ）となる。裏面ダブルカットについては、図６より、アンダーフィル４のダイ下部４１の断面は縦が２５［μｍ］、横がダイ寸法１０［ｍｍ］の長方形である。よってその断面積は、０．０２５×１０＝０．２５［ｍｍ２］（ｃ）となる。表面ダブルカットと裏面ダブルカットともに、アンダーフィル４のフィレット部４２の断面積は、前述されたようにＣＡＤソフトの面積演算機能により求められた値０．００７［ｍｍ２］（ｂ）、０．０１３［ｍｍ２］（ｄ）となる。
続いて、断面積からアンダーフィル４各部の容積が計算される。表面ダブルカットについては、アンダーフィル４のダイ下部４１の容積は、その断面積（ａ）と、ダイ寸法１０［ｍｍ］から両側のダブルカット段差、すなわち、３０［μｍ］×２＝６０［μｍ］を引いた長さとの積で求められる。よってその容積は、約２．５［ｍｍ３］（ｅ）となる。裏面ダブルカットについては、アンダーフィル４のダイ下部４１の容積は、その断面積（ｃ）とダイ寸法１０［ｍｍ］との積で求められる。よってその容積は、２．５［ｍｍ３］（ｇ）となる。表面ダブルカットと裏面ダブルカットともに、アンダーフィル４のフィレット部４２の容積は、その断面積（ｂ、ｄ）と、チップ１の４辺の長さ、すなわち、ダイ寸法１０［ｍｍ］×４＝４０［ｍｍ］との積で計算されている。よって表面ダブルカットについては０．２８［ｍｍ３］（ｆ）、裏面ダブルカットについては０．５２［ｍｍ３］（ｈ）となる。
アンダーフィル４各部の容積から、アンダーフィル４全体の容積が計算される。アンダーフィル４全体の容積は、アンダーフィル４のダイ下部４１の容積（ｅ、ｇ）とフィレット部４２の容積（ｆ、ｈ）との和で求められる。よって、表面ダブルカットについては２．７８［ｍｍ３］（ｉ）、裏面ダブルカットについては３．０２［ｍｍ３］（ｊ）となる。
アンダーフィル４全体の容積に占めるフィレット部４２の容積の比率であるフィレット部容積比率は、フィレット部４２の容積（ｆ、ｈ）をアンダーフィル４全体の容積（ｉ、ｊ）で割った値である。よって、表面ダブルカットについては約１０．０［％］（ｋ）、裏面ダブルカットについては約１７．２［％］（ｌ）となる。
このようにして求められたフィレット部容積比率を、表面ダブルカットと裏面ダブルカットとで比較する。１００μｍダイ、２００μｍダイ、３００μｍダイ、４００μｍダイのいずれにおいても、裏面ダブルカットのほうが表面ダブルカットよりフィレット部容積比率が高い。つまり、アンダーフィル４全体の容積に占めるフィレット部４２の容積の比率が高い。アンダーフィル４がチップ１の側面を這い上がり始める限界の状態におけるフィレット部４２の容積の比率が高いということは、アンダーフィル４についてチップ１の周囲にはみ出してもよい量が多いということである。したがって、表面ダブルカットに比べて、本発明に係る裏面ダブルカットでは、チップ１に段差を設けたことによるアンダーフィル４の這い上がり防止機能が向上されていることがわかる。
図７は、本発明に係る半導体装置の製造方法についてのフローの一例を示す。前工程での処理が終了したウェハが受領される（Ｓ１）。受領されたウェハの表面（回路形成面）に保護テープが貼り付けられる（Ｓ２）。続いて、ウェハを所定の厚みにするためのバックグラインド処理が行われる（Ｓ３）。バックグラインド処理では、ウェハの裏面（回路形成面の反対の面）が研削される。バックグラインド処理の後、保護テープが引き剥がされる（Ｓ４）。次に、ウェハ及びウェハから個片化されたチップ（ダイ）の支持体となるダイシングテープが、ウェハの表面に貼り付けられる（Ｓ５）。本発明ではウェハから個々のチップを形成する際、ウェハの裏面からダイシング（個片化）される。したがって、裏面からウェハの位置を特定する必要がある。そのため、ウェハの裏面にレーザーマークが捺印される（Ｓ６）。捺印されたレーザーマークを参照してウェハの位置が特定され（Ｓ７）、裏面からウェハが個々のチップに切断される（Ｓ８）。
このようにしてウェハの裏面からダイシングされたチップが、次工程のダイボンディング工程において、フリップチップ接続される。ウェハの裏面からのダイシングによりチップを形成することで、半導体チップの接続端子が設けられた一方の面とは反対の面について周囲エッジが除去されて段差が設けられる。そのため、フリップチップ接続による実装において、アンダーフィルの這い上がりによる問題の防止をより確実にした製造ができる。
図８を参照して、図７に示されるフローの各ステップのうち、ウェハの裏面にレーザーマークを捺印するステップ（Ｓ６）について、具体的に説明する。図８は、ウェハにレーザーマークを捺印する装置の概略の一例を示す。装置は、稼動テストに使用されるダミーウェハ６、上カメラ７１、下カメラ７２、レーザー照射器８、ＸＹロボットテーブル９を備える。
ダミーウェハ６には、確認用の貫通穴が開けられている。ダミーウェハ６は、表面が下向きに、裏面が上向きに置かれる。上カメラ７１は、ウェハに捺印されるレーザーマークを確認するカメラである。下カメラ７２は、ウェハの表面の回路パターンを認識するカメラである。ダミーウェハ６を用いて、上カメラ７１と下カメラ７２との軸が検出される。この検出には、数値位置補正が含まれる。
次に、上カメラ７１とレーザー照射器８それぞれの中心位置が補正される。レーザー照射器８により、ダミーウェハ６の規定の位置にレーザー８１で捺印される。捺印されたレーザーマークを上カメラ７１で確認することで、上カメラ７１とレーザー照射器８それぞれの中心位置の間の距離が計測され、補正される。なお、ウェハの搬送はＸＹロボットテーブル９により行われる。上カメラ７１とレーザー照射器８それぞれの中心位置の補正では、ＸＹロボットテーブル９による搬送の誤差も合わせて補正が行われる。
このように、ダミーウェハ６を用いて装置の稼動テストが行われる。これにより、上カメラ７１と下カメラ７２、及びＸＹロボットテーブル９の移動量を用いて、ウェハの表面の回路パターンを認識し、ウェハの裏面の任意の位置にレーザーマークを捺印することができる。捺印されたレーザーマークを参照することで、ウェハの裏面からのダイシングが可能となる。
ここで、特許請求の範囲との対応は以下の通りである。
バンプ２は、突起状の接続端子の一例である。
チップ１の表面１１は、チップの接続端子が設けられた一方の面の一例である。
チップ１の裏面１２は、チップの接続端子が設けられた一方の面とは反対の面の一例である。
図７に示されるフローの各ステップＳ１〜Ｓ８は、ウェハについて複数個の半導体回路が形成された面とは反対の面からダイシングするステップの一例である。
図７に示されるフローのステップＳ６、Ｓ７は、ウェハの位置を特定するステップの一例である。
以上、詳細に説明したように、本発明の上述された実施の形態によれば、ウェハから個々のチップを形成する際、ウェハは裏面（回路形成面の反対の面）からダイシングされる。これにより、半導体チップは、接続端子が設けられた一方の面とは反対の面について周囲エッジが除去されて段差が設けられる。したがって、アンダーフィルのフィレット部の容積をより大きく確保することができ、半導体チップに段差を設けたことによるアンダーフィルの這い上がり防止としての機能の向上が図られる。
前述の特許文献１では、ウェハの表面（回路形成面）からダイシングされるため、ダブルカット段差の幅について、回路パターンに影響を与えない領域より広くすることはできないという制約がある。しかし、本発明では、ウェハの裏面からダイシングされるため、この制約を受けないという利点もある。
また、本発明では、ウェハの裏面からダイシングされるため、従来はウェハの裏面に貼り付けられていたダイシングテープがウェハの表面に貼り付けられる（図７：Ｓ５参照）。したがって、バックグラインド処理（図７：Ｓ３参照）の前にウェハの表面に貼り付けられる保護テープ（図７：Ｓ２参照）を、ダイシングテープとしても用いることが可能とされ得る。つまり、テープの貼り付け及び引き剥がしの工程を削減することができる。実装作業時間の短縮や、テープ部材のコスト削減を図ることができる。
なお、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
例えば、ダイ厚やダブルカット段差などの値は一例を示したものであり、この値に限定されるものではないことは言うまでもない。ダブルカット段差については、フィレット部４２がボンディングヘッド５に接触しない範囲であればよい。
図４〜図６では、チップ１に段差を形成する方法としてダブルカットを用いた場合の試算結果を示したが、本発明はこれに限られるものではない。チップ１について、アンダーフィル４の這い上がり防止機能の向上が図られるような段差を形成できる方法であればよい。段差の形状についても、図示されたような平面でなく、傾斜面であってもよい。
前記実施形態では、チップ１は基板３と接続されたが、これに限られない。チップ１は基板以外にも、例えば、リードフレームなどのパッケージキャリアと接続されてもよいし、チップ間を接続するチップ・オン・チップの実装にも本発明を適用することができる。
前記実施形態では、ウェハの裏面からダイシングするために、図７、図８に示されるように、ウェハの裏面に捺印されるレーザーマークを参照して、ウェハの位置が特定される。しかし、これに限られるものではない。例えば、赤外線カメラを用いてウェハの裏面からウェハの表面の回路パターンを認識して、それを参照するようにしてもよい。
本発明に関連して、フリップチップ接続による実装の一例を示す図である。 従来のフリップチップ接続の実装例を示す図である。 本発明によるフリップチップ接続の実装例を示す図である。 チップの側面を這い上がり始める限界の状態におけるアンダーフィル全体の容積に占めるフィレット部の容積の比率を試算した結果の一例を表す。 表面ダブルカットについて、図４の試算に用いられた方法を説明する断面図である。 裏面ダブルカットについて、図４の試算に用いられた方法を説明する断面図である。 本発明に係る半導体装置の製造方法についてのフローの一例を示す図である。 ウェハにレーザーマークを捺印する装置の概略の一例を示す図である。
１ チップ
２ バンプ
３ 基板
４ アンダーフィル
５ ボンディングヘッド
６ ダミーウェハ
８ レーザー照射器
９ ＸＹロボットテーブル
１１ 表面（回路形成面）
１２ 裏面（回路形成面の反対の面）
４１ アンダーフィル４のダイ下部
４２ アンダーフィル４のフィレット部
７１ 上カメラ
７２ 下カメラ
８１ レーザー

Claims (2)

  1. 一方の面に突起状の接続端子が設けられた平板状の半導体チップを備える半導体装置の製造方法であって、
    ウェハから個々のチップを形成する際、前記ウェハについて複数個の半導体回路が形成された面とは反対の面からダイシングするステップを備え、
    前記ダイシングするステップは、
    前記反対の面から前記ウェハの位置を特定するステップと、
    前記反対の面から前記ウェハを切断するステップとを含み、
    前記ウェハの位置を特定するステップは、
    前記ウェハの前記反対の面にレーザーマークを捺印するステップと、
    前記レーザーマークを参照するステップとを含み、
    前記チップの前記接続端子が設けられた一方の面とは反対の面について周囲エッジを除去し段差を設けるようにした
    ことを特徴とする半導体装置製造方法。
  2. 前記レーザーマークを捺印するステップと前記レーザーマークを参照するステップとにおける位置合わせは、確認用の貫通穴を有するダミーウェハを用いてテストされる
    ことを特徴とする請求項１に記載の半導体装置製造方法。
JP2007339935A 2007-12-28 2007-12-28 半導体装置の製造方法 Expired - Fee Related JP4696227B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007339935A JP4696227B2 (ja) 2007-12-28 2007-12-28 半導体装置の製造方法
US12/343,348 US8486756B2 (en) 2007-12-28 2008-12-23 Flip chip bonded semiconductor device with shelf and method of manufacturing thereof
US13/918,674 US8796864B2 (en) 2007-12-28 2013-06-14 Flip chip bonded semiconductor device with shelf

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007339935A JP4696227B2 (ja) 2007-12-28 2007-12-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009164206A JP2009164206A (ja) 2009-07-23
JP4696227B2 true JP4696227B2 (ja) 2011-06-08

Family

ID=40938211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007339935A Expired - Fee Related JP4696227B2 (ja) 2007-12-28 2007-12-28 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US8486756B2 (ja)
JP (1) JP4696227B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842948B2 (en) 2004-02-27 2010-11-30 Nvidia Corporation Flip chip semiconductor die internal signal access system and method
EP2423955B8 (en) * 2009-04-24 2019-10-09 Panasonic Intellectual Property Management Co., Ltd. Method for mounting semiconductor package component, and structure having semiconductor package component mounted therein
JP5017399B2 (ja) * 2010-03-09 2012-09-05 株式会社東芝 半導体発光装置および半導体発光装置の製造方法
US8828848B2 (en) * 2011-12-16 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Die structure and method of fabrication thereof
US9824924B2 (en) * 2013-03-29 2017-11-21 Stmicroelectronics Pte Ltd. Semiconductor packages having an electric device with a recess
KR102442622B1 (ko) 2017-08-03 2022-09-13 삼성전자주식회사 반도체 소자 패키지
EP3975241B1 (en) * 2019-05-23 2023-11-29 Toppan Inc. Method of producing circuit boards
JP7423907B2 (ja) * 2019-05-24 2024-01-30 Ｔｏｐｐａｎホールディングス株式会社 配線基板の製造方法
KR20220007192A (ko) 2020-07-10 2022-01-18 삼성전자주식회사 언더필이 구비된 반도체 패키지 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63143851A (ja) * 1986-12-08 1988-06-16 Nec Corp 半導体装置
JPH08191038A (ja) * 1995-01-11 1996-07-23 Kawasaki Steel Corp 半導体基板へのマーキング方法
JP2000073843A (ja) * 1998-08-31 2000-03-07 Hitachi Ltd 内燃機関制御装置
JP2004120001A (ja) * 2004-01-26 2004-04-15 Oki Electric Ind Co Ltd 半導体装置，半導体装置の製造方法及び、半導体装置の検査方法
JP2006073843A (ja) * 2004-09-03 2006-03-16 Nec Electronics Corp 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049124A (en) * 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
US6275277B1 (en) * 1999-05-17 2001-08-14 Colorado Microdisplay, Inc. Micro liquid crystal displays having a circular cover glass and a viewing area free of spacers
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
KR20050085424A (ko) * 2002-12-09 2005-08-29 어드밴스드 인터커넥트 테크놀로지스 리미티드 집적회로 소자가 노출된 패키지
US7002241B1 (en) * 2003-02-12 2006-02-21 National Semiconductor Corporation Packaging of semiconductor device with a non-opaque cover
SG153627A1 (en) * 2003-10-31 2009-07-29 Micron Technology Inc Reduced footprint packaged microelectronic components and methods for manufacturing such microelectronic components
US7265034B2 (en) * 2005-02-18 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63143851A (ja) * 1986-12-08 1988-06-16 Nec Corp 半導体装置
JPH08191038A (ja) * 1995-01-11 1996-07-23 Kawasaki Steel Corp 半導体基板へのマーキング方法
JP2000073843A (ja) * 1998-08-31 2000-03-07 Hitachi Ltd 内燃機関制御装置
JP2004120001A (ja) * 2004-01-26 2004-04-15 Oki Electric Ind Co Ltd 半導体装置，半導体装置の製造方法及び、半導体装置の検査方法
JP2006073843A (ja) * 2004-09-03 2006-03-16 Nec Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20130277834A1 (en) 2013-10-24
US8796864B2 (en) 2014-08-05
US20090200684A1 (en) 2009-08-13
US8486756B2 (en) 2013-07-16
JP2009164206A (ja) 2009-07-23

Similar Documents

Publication Publication Date Title
JP4696227B2 (ja) 半導体装置の製造方法
US8048781B2 (en) Methods and systems for packaging integrated circuits
US8341828B2 (en) Thin foil semiconductor package
US6852607B2 (en) Wafer level package having a side package
US20100237494A1 (en) Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
KR20120045936A (ko) 반도체 패키지 및 그 제조방법
KR102222415B1 (ko) 열 스프레더를 구비한 집적회로 패키징 시스템 및 그 제조 방법
US20160148877A1 (en) Qfn package with improved contact pins
US10832999B2 (en) Packaging methods for semiconductor devices comprising forming trenches in separation regions between adjacent packaging substrates
US20170294367A1 (en) Flat No-Leads Package With Improved Contact Pins
US20150348891A1 (en) Method for making semiconductor device with lead frame made from top and bottom components and related devices
US20200105553A1 (en) Device for attaching conductive ball to substrate
KR20110107989A (ko) 적층 반도체 패키지 형성방법
US8461680B2 (en) Integrated circuit packaging system with rounded interconnect
US8445906B2 (en) Method for sorting and acquiring semiconductor element, method for producing semiconductor device, and semiconductor device
JP2000040676A (ja) 半導体装置の製造方法
US7595255B2 (en) Method for manufacturing strip level substrate without warpage and method for manufacturing semiconductor package using the same
US7972904B2 (en) Wafer level packaging method
JP2009253058A (ja) パッケージ基板の切削方法
US20130270686A1 (en) Methods and apparatus for heat spreader on silicon
US20170084490A1 (en) Method for making ic with stepped sidewall and related ic devices
US11088095B2 (en) Package structure
JP5592526B2 (ja) 樹脂封止型半導体装置の製造方法
KR100680950B1 (ko) Ｆｂｇａ 패키지의 제조방법
JP5444382B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110201

R150 Certificate of patent or registration of utility model

Ref document number: 4696227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees