Nothing Special   »   [go: up one dir, main page]

JP4693181B2 - 負電圧のスイングに対して耐性のある入力段 - Google Patents

負電圧のスイングに対して耐性のある入力段 Download PDF

Info

Publication number
JP4693181B2
JP4693181B2 JP2006520080A JP2006520080A JP4693181B2 JP 4693181 B2 JP4693181 B2 JP 4693181B2 JP 2006520080 A JP2006520080 A JP 2006520080A JP 2006520080 A JP2006520080 A JP 2006520080A JP 4693181 B2 JP4693181 B2 JP 4693181B2
Authority
JP
Japan
Prior art keywords
signal
input
voltage
capacitor
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006520080A
Other languages
English (en)
Other versions
JP2007531342A (ja
Inventor
ロルフ、フリードリッヒ、フィリップ、ベッカー
ビレム、ヘンドリク、フルーネウェッハ
ボルフガング、ケンパー
Original Assignee
エスティー‐エリクソン、ソシエテ、アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エスティー‐エリクソン、ソシエテ、アノニム filed Critical エスティー‐エリクソン、ソシエテ、アノニム
Publication of JP2007531342A publication Critical patent/JP2007531342A/ja
Application granted granted Critical
Publication of JP4693181B2 publication Critical patent/JP4693181B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、負電圧のスイングに対して保護を有する入力段に関する。とりわけ、本発明はCMOSの入力段とそれらの保護に関する。
最新の相補型金属酸化膜半導体集積回路(CMOS IC)製造技術はクリティカルな幾何寸法とともに縮小しているが、個々のトランジスタの両端間の最大許容電圧スイング、および最大許容供給電圧は急速に低下している。一方、CMOSデバイスの入力ポートの信号スイングは、これらの電圧許容限度を超える可能性がある。さらに問題なのは、負電圧のスイングを有する入力信号が発生するかも知れない用途が存在することである。
図1に示されるように、入力端子領域1の電圧を、CMOSデバイスのコア6のVDD電圧領域のうちのより低いレベルへとシフトさせるために、CMOSデバイスは一般に何らかのレベル・シフタ5を備える。しかし、そのようなレベル・シフタ5は負電圧のスイングを有する入力信号を扱うには適していない。
電圧ピークによって回路が損傷を受けないことを保証するために、CMOS ICは静電放電(ESD)に対して保護されなければならない。通常、図1に示されるように、ダイオード2および3などのESD(ESD)保護素子が、回路の入力端子領域1および電圧供給端子VDDとアースGNDとの間に設けられる。非常に敏感なレベル・シフタ5が放電事象に曝される場合に破壊されるのを防ぐために、ESD保護が使用される。この破壊は、例えば人がチップのピンに触れることにより回路に電圧ピークを誘起する場合に起こりかねないものである。負電圧が入力端子領域1に印加されると、ダイオード3が導通状態になり、入力信号をクリップすることになるので、そのようなESD保護方式はうまく機能しない。
正の信号スイングを有する入力信号を扱うCMOSデバイスのためのESD保護およびレベル・シフティングに関するより詳細が、2002年2月6日出願の「INPUT STAGE RESISTANT AGAINST High VOLTAGE SWINGS」という名称の同時係属の特許出願で扱われている。この同時係属出願には、出願番号EP02002681.1が割り当てられた。
本発明の一目的は、負電圧のスイングを扱うことができる入力段を提供することであり、また、これらの入力段をベースとする装置を提供することである。
本発明の他の目的は、負電圧のスイングを扱うことができ、ESD事象に耐える入力段を提供し、それらをベースとする装置を提供することである。
これらおよび他の目的は、請求項1に記載の装置回路によって達成される。さらに有利な実装形態が、請求項2〜9で特許請求されている。
本発明によれば、製造技術コストが低減される上、より複雑でないシステム設計の回路を実現することが可能になる。
本発明のより完全な説明、ならびに更なる目的および利点については、以下の説明を添付図面と共に参照されたい。
本発明の第1の実施形態が、図2に示されている。この図では、本発明による入力段10が示されている。入力段10は、信号入力端1に接続可能なレベル・シフタ15を備える。入力段10は、負の信号スイングを有する入力信号s(t)を受け取る。本明細書においてコアと呼ばれる後段の回路は負の信号を扱うことが全くできないので、レベル・シフタ15は正の信号スイングのみを有する出力信号r(t)を提供するために、前記入力信号s(t)のDCシフトを提供する。図2に示されるように、レベル・シフタ15は第1の入力端11、第2の入力端12、および出力端13を有する増幅器17を備える。増幅器17は、第1のコンデンサC1、第2のコンデンサC2、およびスイッチとして働くトランジスタ14を備える回路網の一部である。トランジスタ14は、nチャネルMOSトランジスタであることが好ましい。第1のコンデンサC1は、信号入力端1と増幅器の第1の入力端11との間に配置される。第2のコンデンサC2は、出力端13と第1の入力端11との間のフィードバック・ループ18中に配置される。増幅器の第2の入力端12に基準電圧Vrefを印加する基準電圧源16が、存在する。
トランジスタ14が、第2のコンデンサC2を橋絡する枝路19中に配置される。トランジスタ14のゲート14.1にハイ・レベルの制御信号CNTRLを印加するとき、レベル・シフタ15は初期化されるかリセットされるかする。リセットは、一般に、入力信号s(t)が入力端1に印加される前に、毎回行われる。
スイッチ14.1が閉じられている場合は常に、増幅器17が基準電圧16の利得1の電圧フォロアとして動作するので、出力端13および入力端11はVrefに近い電圧に設定される。したがって、コンデンサC1がVref−s(t)に充電され、入力のDCレベル・シフトが達成される。スイッチ14.1が開かれるとすぐに、増幅器17はC1およびC2とともに−C1/C2の利得を有する反転増幅器として動作する。
使用者は、例えば、制御信号CNTRLをハイに設定し、入力信号s(t)が印加される直前の時間t0でそれを解放してもよい。t0の後、出力信号r(t)は式(1)で与えられる。
Figure 0004693181
この式(1)は、入力段10によって提供されたDCシフトが基準電圧VrefならびにC1とC2の比によって決定され得ることを示している。このことは、どんな入力電圧スイングにも対応できる任意の自由を与える。制御信号CNTRLは、コンデンサC1の電位の放電を補償するために、時々、あるいは必要な場合はいつでもアクティブにされる。この放電は、不可避なリーク電流によって起きる。
ディープ・サブミクロン・プロセスを用いて作成されたデバイスについては、デバイスのトランジスタのどれも端子間が破壊的な電圧に曝されないことが重要である。本発明によれば、高電圧は、コンデンサC1にのみ伝えられる。コンデンサC1は、高電圧に耐えることができる、金属相互接続サンドイッチ構造またはフリンジ容量のような利用可能な層で構成されるべきである。
図3は、一定の基準電圧Vref=1Vならびに0Vと−4Vとの間のスイングを有する入力端1における正弦波s(t)の一例を示す。増幅器17は、0.5の利得を有する。時間t=t0で、制御信号CNTRLが解放される。信号のs(t)が入力端1に印加される直前に、この信号が解放される。正弦波s(t)は、0Vと−4Vとの間で発振を開始する。本発明によれば、出力信号r(t)はDCシフトされている。この例では、出力信号r(t)は+1Vの周囲で発振し、1Vの振幅を有する。出力信号r(t)は、負電圧領域に入らない。
デバイス10は、電流の必要に応じてDCシフトの調整が可能になるように、付加的なコンデンサとスイッチとを追加することにより変更され得る。さらなる詳細は、別の実施形態に関連して与えられることになる。
本発明による別の実施形態が、図4に示されている。レベル・シフタ10または本発明による別のレベル・シフタならびにバイアス電流源21を備える装置20が図4に示されている。電流源21は、複数のPMOSトランジスタP1,P2,P3、抵抗R1およびR2、ならびに基準電流源22を有する回路網を備える。電流源21は、供給電圧ノード23に接続されたトランジスタP1およびP2を備えるカレント・ミラーで構成されている。供給電圧Vsupplyがこのノード23に印加される。前述のように、ディープ・サブミクロン製造プロセスでは、個々のトランジスタの端子間の電圧は、一般にVsupplyに近い電圧である最大指定電圧Vmaxを超えてはならない。これは、トランジスタP2のソースが入力ノードINに直接接続されると、トランジスタP2は許容動作範囲を超えてバイアスされる筈であることを意味することになる。トランジスタP2の破壊を防ぐために、ノードINの入力信号s(t)が、0Vを下回る場合にVsupplyを超えるどんな電圧も吸収する特別なカスコード・トランジスタP3が付加される。2つの抵抗R1およびR2は、入力電圧s(t)に応じてカスコード・トランジスタP3のゲートを制御する抵抗分割器として働く。必要とされる場合には、保護範囲をより高くできるように、追加のカスコード・トランジスタがカスコード・トランジスタP3と直列に接続され得る。このようにして、ノード23とノード24との間の電圧は、Vsupply未満に保持される。
電流源21は、それ自体が負の入力電圧に対して保護されるように設計されている。
VtpがトランジスタP3のしきい電圧であり、s(INmin)が入力ノードINの最小電圧である場合、抵抗分割器の比は次式が成立するように設定される。
Figure 0004693181
多くの用途で、好ましくはチップ上に、バイアス電流源が必要である。典型例は、アンテナのような、RF接続のパワーを測定するためのセンサである。それぞれの実施形態が、図5に示されている。この図では、装置30が示されている。装置30は、レベル・シフタ10または15、あるいは本発明による別のレベル・シフタ、ならびに図4に示されたもののようなバイアス電流源21を備える。装置30は、無線周波数信号RFのためのピーク検出器として働く。入力側には、2つのコンデンサC3およびC4、抵抗R、ならびにダイオードDを備える回路網がある。RF信号が、RFノード31に印加される。電流源21は、ダイオードDが適切にバイアスされるように設計されている。
図6は、一定の基準電圧ならびに2Vと−2Vとの間のスイングを有する入力端31におけるRF電圧の一例を示している。時間t=t0で、制御信号CNTRLが解放される。この制御信号CNTRLは、RF信号が入力端31に印加される直前に解放される。RF信号は2Vと−2Vとの間で発振を開始する。図6は、およそt=t0におけるダイオードDのバイアシングおよび負電圧s(t)の正電圧r(t)への変換を示している。図6に、ノード24(トランジスタP2およびP3の間)の電圧x(t)が示されている。電圧s(t)は0V未満となるが、ノード24の電圧x(t)は安全な範囲内に留まる。これは所望の通りであり、トランジスタP3がアクティブにされている。
本発明によれば、出力信号r(t)はDCシフトされている。この例では、出力信号r(t)は負電圧領域に入らない。
本発明による別の実施形態が、図7に示されている。図7に、基準電圧Vrefおよび比率C1/C2が変更され得る装置70が示されている。この図には、入力段が示されている。この入力段は、信号入力端71に接続可能なレベル・シフタ75を備える。この入力段は負の信号スイングを有する入力信号s(t)を受け取る。後段の回路(図7には示さず)は負の信号を扱うことが全くできないので、レベル・シフタ75は、正の信号スイングのみを有する出力信号r(t)を出力端73に提供するために、前記入力信号s(t)のDCシフトを提供する。図7に示されるように、レベル・シフタ75は第1の入力端61、第2の入力端62、および出力端73を有する増幅器77を備える。増幅器77は、第1のコンデンサC1、n個の第2のコンデンサC2A、C2BからC2nのアレイ、およびスイッチ(nsw)として働くトランジスタ74を備える回路網の一部である。トランジスタ74は、nチャネルMOSトランジスタであることが好ましい。第1のコンデンサC1は、信号入力端71と増幅器の第1の入力端61との間に配置される。第2のコンデンサC2A、C2BないしC2nは、出力端73と第1の入力端61との間のフィードバック・ループ中に配置される。基準電圧Vrefが、コントローラ78およびディジタル・アナログ変換器(DAC)79によって増幅器の第2の入力端62に供給される。出力端73の出力電圧r(t)は、アナログ・ディジタル変換器(ADC)80を用いて測定され、ディジタル・データ(Adata)としてコントローラ78に供給される。コントローラ78は、ディジタル・アナログ変換器(DAC)79の助けで、入力端62で基準電圧Vrefを設定するディジタル・コントローラである。さらに、コントローラ78は、C2Aと並列にC2BないしC2nのコンデンサをスイッチングすることにより、増幅器77の利得を調整する。例えば、スイッチング信号sbが印加される場合、第2のコンデンサC2は、C2AとC2Bとの並列接続によって定義される。すなわち、C2=C2A+C2Bとなる。この場合、出力信号r(t)は、式(3)によって与えられる。
Figure 0004693181
利得は、次式によって決定される。
Figure 0004693181
スイッチsが閉じられているときai=1であり、スイッチsが開かれているときai=0である。前述の装置と同様に、コンデンサC1およびC2AないしC2nがリーク電流によって放電されるので、時々リセットが必要である。
単一の第1コンデンサC1の代わりに、プログラム可能なコンデンサのアレイを使用することも可能である。
図7に示されたものに類似の装置90のブロック線図が、図8に与えられている。装置90は、負の信号スイングを有する信号s(t)が印加される入力端子領域91を備える。ESD保護92は、コアに対するあらゆるESDによる過度のストレス状態が生じ得るのを防ぐために設けられている。図4に示されたものに類似のバイアス電流源93が設けられている。レベル・シフタ95は、その入力端91で信号s(t)のDCシフトを提供する。タイミング回路94は、時々回路をリセットするために制御信号CNTRLを提供する。基準電圧Vrefが、基準電圧源97によって提供される。レベル・シフタ95内部の増幅器の利得および基準電圧Vrefは、図7に示されたものに類似のコントローラ96によって制御され調整されてもよい。出力端91は、図8に示されていない回路のコアに接続される。
本発明に関して適用される一般的なESD保護方式が図9に概略的に示されている。レベル・シフタおよびコア103を保護するために配置された2つのダイオードDP1およびDP2がある。ダイオードDP2は入力ノード91と供給ノード101との間にあり、ダイオードDP1は供給ノード101と基板102との間にある。クランプ・ダイオードDCL1は、供給ノード101と基板102との間にある。使用されるダイオードは求められるESDレベルに耐えるように十分に堅固でなければならない。ダイオードDP1は、P−エピタキシまたはP−ウェルの層の内部にあるNウェルを備えることが好ましい。例えば、Nウェルから基板102への降伏電圧は20Vより高いことが好ましい。ダイオードDP2は、ダイオードDP1も構築するNウェル内部のp+活性領域を備える。ダイオードDP2の降伏電圧は12Vより高いことが好ましい。電源保護クランプ・ダイオードDCL1は、供給ノード101上の電圧を制限する。この制限は、例えば11Vに設定されてもよい。したがって、それによって生じる入力ノード91の電圧の範囲は12VからVsupply+Vf(ダイオード順電圧)であり、Vsupply<Vbr(ダイオードDCL1の降伏電圧)という制限がある。図9に示されるように、保護抵抗Rpがレベル・シフタおよびコア103の入力端にあることが好ましい。
複数電源の領域では、各領域はP型ダイオードD1と電力クランプ・ダイオードDCL1のこのような組合せを有する必要がある。
図9に示された保護方式に加えて、レベル・シフタとコアの諸要素を保護するために、いわゆる二次的な保護方式を使用することが有利である。2つの異なるケースが、以下で扱われる。
1.コアがPMOSのドレインである場合、このドレインは電気的な過度のストレスに対して保護されなければならない。これは、保護抵抗によって行うことができる。この抵抗は、最大電流がコアのPMOSのドレインで何らかの損傷を引き起こすのを防ぐように算定されるべきである。
2.コアがゲートである場合、保護抵抗RpとpとがVsupplyの方向に向いたダイオードによって構築されたRCロー・パス・フィルタが、保護として推奨される。最新の半導体プロセスでは、ゲート降伏電圧が非常に低いので、この保護が必要である。このRCロー・パス・フィルタの時定数は、例えば約50ピコ秒とするべきである。一般に、保護抵抗はできるだけ大きくとるべきであるが、スイッチング周波数および本発明による装置に入力信号s(t)を供給する回路の入力駆動能力により抵抗値に対する制限が与えられる。
精密な電圧制限の故に、供給ノードのできるだけ近くにVDD保護を設けることが推奨される。そうでないと、相互接続ラインが余分な電圧降下を引き起こし、その結果、コア中の接合部またはゲート酸化膜の破壊がもたらされる。
本方式は、例えば、相補型金属酸化膜半導体(CMOS)およびBiCMOS回路(単一チップ上でCMOSサブ回路と組み合わせたバイポーラ・デバイス)を保護するために使用され得る。
本発明は、アンテナの無線周波数パワーが時々測定される移動電話および他のデバイス中で使用され得る。本発明は、電気カウンタ、インターフェイス回路(RS232など)などの中でも使用され得る。
図面および明細書の中で、本発明の好ましい実施形態が説明され、具体的な用語が使用されているが、このように与えられた記述では、一般的かつ説明的な意味でのみ用語を用いており、限定の目的には使用していない。
ESD保護およびレベル・シフタを備えた従来のCMOSデバイスの概略図である。 本発明の第1の実施形態の概略図である。 本発明による装置の様々な信号を示す図である。 本発明の第2の実施形態の概略図である。 本発明の第3の実施形態の概略図である。 本発明による装置の様々な信号を示す図である。 本発明の第4の実施形態の概略図である。 本発明の第5の実施形態の概略図である。 本発明によるESD保護方式の概略図である。

Claims (5)

  1. 信号入力端に接続可能な負の信号スイングを有する入力信号を受け取るためのレベル・シフタを備える装置であって、
    前記レベル・シフタが、正の信号スイングを有する出力信号を提供するために前記入力信号のDCシフトをもたらし、
    前記レベル・シフタが、第1の入力端と第2の入力端と出力端とを有する増幅器と、第1のコンデンサと、第2のコンデンサと、基準電圧源と、スイッチとして働くトランジスタとを備え、
    前記第1のコンデンサが前記信号入力端と前記第1の入力端との間に配置され、
    前記第2のコンデンサが前記出力端と前記第1の入力端との間のフィードバック・ループ中に配置され、
    前記基準電圧源が前記第2の入力端に接続可能であり、
    前記トランジスタが前記第2のコンデンサを橋絡する枝路中に配置され、前記レベル・シフタが時々リセットされることを可能にするために、制御信号が前記トランジスタのゲートに印加可能であるとともに、
    前記増幅器の前記利得が、前記諸コンデンサの実効キャパシタンスを変更することにより調整可能であり、
    前記第2のコンデンサを橋絡する枝路が提供され、前記枝路は、スイッチが直列に接続されたコンデンサを備え、前記スイッチを開くか閉じるかすることにより前記実効キャパシタンスの変更を可能にするとともに、
    当該装置は、
    前記出力端に接続可能な、前記出力端の電圧レベルを決定するためのアナログ・ディジタル変換器と、
    前記アナログ・ディジタル変換器からディジタル情報を受け取るためのコントローラとをさらに備え、
    前記ディジタル情報が前記電圧レベルを表し、前記コントローラが前記実効キャパシタンスを調整するための信号を供給し、
    当該装置は、基準電圧源として働くディジタル・アナログ変換器をさらに備え、前記ディジタル・アナログ変換器は、コントローラからディジタル信号を受け取る、
    ことを特徴とする装置。
  2. 複数のトランジスタ、複数の抵抗、および1つの基準電流源を有する回路網を備えたバイアス電流源を備える請求項1に記載の装置。
  3. 前記複数のトランジスタの1つが、その他のトランジスタのうちの1つに対して、前記入力信号が0V未満に降下した場合に供給電圧より高い如何なる電圧も吸収するように配置されたカスコード・トランジスタである請求項に記載の装置。
  4. 前記信号入力端における負電圧のスイングを扱うようになされたESD保護手段をさらに備える請求項または請求項に記載の装置。
  5. 前記ESD保護手段が、第1のダイオード、第2のダイオード、および第3のダイオードを備え、前記第1のダイオードが前記信号入力端と供給ノードとの間にあり、前記第2のダイオードが前記供給ノードと基板との間にあり、前記第3のダイオードが前記供給ノードと前記基板との間にある請求項に記載の装置。
JP2006520080A 2003-07-16 2004-07-08 負電圧のスイングに対して耐性のある入力段 Expired - Fee Related JP4693181B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03102193.4 2003-07-16
EP03102193 2003-07-16
PCT/IB2004/051177 WO2005008776A2 (en) 2003-07-16 2004-07-08 Input stage resistant against negative voltage swings

Publications (2)

Publication Number Publication Date
JP2007531342A JP2007531342A (ja) 2007-11-01
JP4693181B2 true JP4693181B2 (ja) 2011-06-01

Family

ID=34072642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006520080A Expired - Fee Related JP4693181B2 (ja) 2003-07-16 2004-07-08 負電圧のスイングに対して耐性のある入力段

Country Status (5)

Country Link
US (1) US7342435B2 (ja)
EP (1) EP1649516A2 (ja)
JP (1) JP4693181B2 (ja)
CN (1) CN101095232B (ja)
WO (1) WO2005008776A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100448857C (zh) * 2006-06-12 2009-01-07 北京科技大学 一种选择性催化烯烃环氧化制备环氧化物的方法
WO2008053857A1 (fr) * 2006-10-31 2008-05-08 Panasonic Corporation Dispositif d'amplification
US8354887B1 (en) * 2010-05-17 2013-01-15 Marvell International Ltd. Charge compensation for operational transconductance amplifier based circuits
IN2012DE01202A (ja) 2012-04-18 2015-10-16 Cypress Semiconductor Corp
WO2014031131A1 (en) * 2012-08-21 2014-02-27 Cypress Semiconductor Corporation Slew rate and bandwidth enhancement in reset
US10181833B2 (en) * 2017-03-16 2019-01-15 Infineon Technologies Ag Reflection type phase shifter with active device tuning

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01319322A (ja) * 1988-06-21 1989-12-25 Nec Corp レベルシフト回路
JPH04268804A (ja) * 1991-02-22 1992-09-24 Hitachi Ltd アナログ信号レベルシフト回路
JPH11353407A (ja) * 1998-06-05 1999-12-24 Kokusai Electric Co Ltd アナログ加減算回路
JP2000151358A (ja) * 1998-11-17 2000-05-30 Sony Corp 濾波装置
JP2003174340A (ja) * 2001-09-27 2003-06-20 Toshiba Corp 可変利得増幅器
JP2004020325A (ja) * 2002-06-14 2004-01-22 Nec Corp 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477735A (en) * 1993-08-11 1995-12-26 Bently Nevada Corporation Two-wire constant current powered transducer
US6002355A (en) * 1997-06-26 1999-12-14 Cirrus Logic, Inc. Synchronously pumped substrate analog-to-digital converter (ADC) system and methods
SE512494C2 (sv) * 1997-09-02 2000-03-27 Ericsson Telefon Ab L M Skyddskrets
KR100324259B1 (ko) * 1998-02-12 2002-02-21 다카토리 수나오 매치드필터뱅크
US6038116A (en) * 1998-05-08 2000-03-14 Cirrus Logic, Inc. High voltage input pad system
KR100293948B1 (ko) * 1998-08-25 2001-07-12 윤종용 전자식교환기의가입자정합회로
US6366231B1 (en) * 2000-04-10 2002-04-02 General Electric Company Integrate and fold analog-to-digital converter with saturation prevention
US6771124B1 (en) * 2000-08-04 2004-08-03 Microtune (Texas), L.P. System and method for low-noise amplifier with a high frequency response
US6489912B2 (en) * 2001-04-10 2002-12-03 International Business Machines Corporation Analog-to-digital converter for monitoring VDDQ and dynamically updating programmable Vref when using high-frequency receiver and driver circuits for commercial memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01319322A (ja) * 1988-06-21 1989-12-25 Nec Corp レベルシフト回路
JPH04268804A (ja) * 1991-02-22 1992-09-24 Hitachi Ltd アナログ信号レベルシフト回路
JPH11353407A (ja) * 1998-06-05 1999-12-24 Kokusai Electric Co Ltd アナログ加減算回路
JP2000151358A (ja) * 1998-11-17 2000-05-30 Sony Corp 濾波装置
JP2003174340A (ja) * 2001-09-27 2003-06-20 Toshiba Corp 可変利得増幅器
JP2004020325A (ja) * 2002-06-14 2004-01-22 Nec Corp 半導体装置

Also Published As

Publication number Publication date
WO2005008776A2 (en) 2005-01-27
EP1649516A2 (en) 2006-04-26
US20060164058A1 (en) 2006-07-27
US7342435B2 (en) 2008-03-11
CN101095232B (zh) 2010-12-08
JP2007531342A (ja) 2007-11-01
CN101095232A (zh) 2007-12-26
WO2005008776A3 (en) 2006-02-23

Similar Documents

Publication Publication Date Title
EP1817827B1 (en) Electrostatic discharge protection power rail clamp with feedback-enhanced triggering and conditioning circuitry
US6157530A (en) Method and apparatus for providing ESD protection
US10199369B2 (en) Apparatus and methods for actively-controlled transient overstress protection with false condition shutdown
CN108028251B (zh) 静电放电保护装置以及电路设备
US6965503B2 (en) Electro-static discharge protection circuit
US6442008B1 (en) Low leakage clamp for E.S.D. protection
JP2005235947A (ja) 静電気放電保護回路
US7889469B2 (en) Electrostatic discharge protection circuit for protecting semiconductor device
EP0533640B1 (en) Electrostatic discharge protective device having a reduced current leakage
KR100630648B1 (ko) 입력보호회로
US20050270714A1 (en) Electrostatic discharge protection circuit
US20070053120A1 (en) Apparatus and method for improved triggering and leakage current control of esd clamping devices
GB2412260A (en) A low-noise amplifier with ESD protection for thin-oxide transistors
US5530394A (en) CMOS circuit with increased breakdown strength
CN113206075A (zh) 用于保护电路的方法、静电放电电路和集成电路
WO2016088482A1 (ja) 半導体集積回路
KR100688531B1 (ko) 정전기 전압에 대해서도 안정적인 고전압 내성을 갖는 입출력 회로
JP5188017B2 (ja) 半導体装置の静電気放電保護
EP1642370A1 (en) Protection circuit for an integrated circuit device
JP4693181B2 (ja) 負電圧のスイングに対して耐性のある入力段
US20100123509A1 (en) Pad circuit for the programming and i/o operations
JP2006503540A (ja) 静電放電から集積回路を保護する回路構造
JP7089463B2 (ja) 半導体装置及び半導体装置システム
TWI449158B (zh) 具有多重電源區域積體電路之靜電放電防護電路
JP2006114711A (ja) 保護回路及びこれを搭載した半導体集積回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100430

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100512

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100531

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100629

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101216

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110121

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees