JP4686589B2 - Level shift circuit - Google Patents
Level shift circuit Download PDFInfo
- Publication number
- JP4686589B2 JP4686589B2 JP2008293185A JP2008293185A JP4686589B2 JP 4686589 B2 JP4686589 B2 JP 4686589B2 JP 2008293185 A JP2008293185 A JP 2008293185A JP 2008293185 A JP2008293185 A JP 2008293185A JP 4686589 B2 JP4686589 B2 JP 4686589B2
- Authority
- JP
- Japan
- Prior art keywords
- level shift
- circuit
- source
- gate
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 101150090280 MOS1 gene Proteins 0.000 description 24
- 101100401568 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MIC10 gene Proteins 0.000 description 24
- 238000010586 diagram Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 11
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 7
- 102100030393 G-patch domain and KOW motifs-containing protein Human genes 0.000 description 7
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 7
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 7
- 101100102849 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VTH1 gene Proteins 0.000 description 6
- 101100478187 Arabidopsis thaliana MOS4 gene Proteins 0.000 description 4
- 101100461812 Arabidopsis thaliana NUP96 gene Proteins 0.000 description 3
- 101100262446 Arabidopsis thaliana UBA1 gene Proteins 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 101001051799 Aedes aegypti Molybdenum cofactor sulfurase 3 Proteins 0.000 description 1
- 101150070189 CIN3 gene Proteins 0.000 description 1
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101150088150 VTH2 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
本発明は、入力信号のレベルをシフトするレベルシフト回路に関するものである。 The present invention relates to a level shift circuit that shifts the level of an input signal.
インバータ装置において、ハーフブリッジ回路、フルブリッジ回路、三相ブリッジ回路などが用いられる。これらの回路は、入力信号のレベルをシフトするレベルシフト回路を備えている（例えば、特許文献１参照）。 In the inverter device, a half bridge circuit, a full bridge circuit, a three-phase bridge circuit, or the like is used. These circuits include a level shift circuit that shifts the level of an input signal (see, for example, Patent Document 1).
特許文献１の図１に記載されたレベルシフト回路において、ＭＯＳトランジスタＱ１，Ｑ２のソース側に設けられた定電流源ＣＣ１，ＣＣ２は常に動作状態にある。このため、入力信号がハイ又はローを維持している待機時にも、ＭＯＳトランジスタＱ１，Ｑ２の一方のドレイン電流が流れる。ここで、高速動作時のＲＣ時定数を減らすために抵抗Ｒ１，Ｒ２の抵抗値を１０ｋΩより小さくしているので、定電流源ＣＣ１，ＣＣ２の電流値は１ｍＡより大きい。従って、特許文献１の回路では、常に１ｍＡ以上の回路電流を消耗している。 In the level shift circuit described in FIG. 1 of Patent Document 1, the constant current sources CC1 and CC2 provided on the source side of the MOS transistors Q1 and Q2 are always in an operating state. For this reason, one drain current of the MOS transistors Q1 and Q2 flows even during standby when the input signal is maintained high or low. Here, since the resistance values of the resistors R1 and R2 are made smaller than 10 kΩ in order to reduce the RC time constant during high-speed operation, the current values of the constant current sources CC1 and CC2 are larger than 1 mA. Therefore, the circuit of Patent Document 1 always consumes a circuit current of 1 mA or more.
また、レベルシフト回路では、信号伝達に必要な電源電圧を低減することが求められている。さらに、従来のレベルシフト回路では、電源電圧が揺れて低下すると、正確に信号を伝達することができない場合があった。 In the level shift circuit, it is required to reduce the power supply voltage necessary for signal transmission. Further, in the conventional level shift circuit, when the power supply voltage fluctuates and drops, it may not be possible to accurately transmit a signal.
本発明は、上述のような課題を解決するためになされたもので、その目的は、消費電流を低減することができ、信号伝達に必要な電源電圧を低減することができ、電源電圧が揺れても正確に信号を伝達することができるレベルシフト回路を得るものである。 The present invention has been made in order to solve the above-described problems, and its purpose is to reduce current consumption, reduce power supply voltage necessary for signal transmission, and swing power supply voltage. Even so, a level shift circuit capable of accurately transmitting a signal is obtained.
本発明は、入力信号を反転して出力するインバータ回路と、前記インバータ回路の出力信号をゲート信号として動作するレベルシフト素子と、一端が前記インバータ回路の出力に接続された第１の抵抗と、前記第１の抵抗を介して前記インバータ回路の出力から入力した電流に対応する電流を前記レベルシフト素子のソースから接地点に流すカレントミラー回路とを備えることを特徴とするレベルシフト回路である。 The present invention includes an inverter circuit that inverts and outputs an input signal, a level shift element that operates using the output signal of the inverter circuit as a gate signal, a first resistor having one end connected to the output of the inverter circuit, A level shift circuit comprising: a current mirror circuit configured to flow a current corresponding to a current input from an output of the inverter circuit through the first resistor from a source of the level shift element to a ground point.
本発明により、消費電流を低減することができ、信号伝達に必要な電源電圧を低減することができ、電源電圧が揺れても正確に信号を伝達することができる。 According to the present invention, current consumption can be reduced, a power supply voltage necessary for signal transmission can be reduced, and a signal can be accurately transmitted even if the power supply voltage fluctuates.
実施の形態１．
[ハーフブリッジ回路]
図１は、本発明の実施の形態に係るハーフブリッジ回路を示す図である。マイコンやＣＰＵなどの制御回路１０からの指示に応じて、ハイ側ドライバ１２とロー側ドライバ１４は、それぞれＩＧＢＴ１６，１８をＯＮ／ＯＦＦする。ＩＧＢＴ１６のコレクタは電源２０に接続され、エミッタはモーターやランプなどの負荷２２に接続されている。ＩＧＢＴ１８のコレクタは負荷２２に接続され、エミッタは接地されている。
Embodiment 1 FIG.
[Half bridge circuit]
FIG. 1 is a diagram showing a half-bridge circuit according to an embodiment of the present invention. In response to an instruction from the
ハイ側ドライバ１２について更に詳細に説明する。制御回路１０から入力端子ＩＮＨを介して入力された入力信号は、抵抗２４とシュミット回路２６を介してワンショットパルス回路２８に入力される。ダイオード３０のアノードは接地され、カソードは入力端子ＩＮＨに接続されている。抵抗３２は入力端子ＩＮＨと接地点との間に接続されている。ダイオード３４のアノードはシュミット回路２６の入力に接続され、カソードは電源に接続されている。
The
ワンショットパルス回路２８は、入力信号の立ち上がり時にワンショットＯＮパルスを出力し、入力信号の立ち下がり時にワンショットＯＦＦパルスを出力する。レベルシフト回路３６，３８は、それぞれワンショットＯＮパルスとワンショットＯＦＦパルスのレベルをシフトする。このレベルシフト回路３６，３８の構成については後に詳細に説明する。レベルシフト回路３６，３８の出力と電源ＶＢの間にそれぞれ抵抗４０，４２が接続されている。ダイオード４４，４６のアノードは電源ＶＳに接続され、ダイオード４４，４６のカソードはそれぞれレベルシフト回路３６，３８の出力に接続されている。
The one-
レベルシフト回路３６，３８の出力信号は、それぞれインバータ４８，５０を介してＲＳ型フリップフロップ回路５２のセット端子Ｓとリセット端子Ｒに入力される。ＲＳ型フリップフロップ回路５２の出力信号は、インバータ５４，５６を介して、それぞれＰＭＯＳトランジスタ５８のゲートとＮＭＯＳトランジスタ６０のゲートに入力される。ＰＭＯＳトランジスタ５８のソースは電源ＶＢに接続され、ＮＭＯＳトランジスタ６０のソースは電源ＶＳに接続され、ＰＭＯＳトランジスタ５８のドレイン及びＮＭＯＳトランジスタ６０のドレインは出力端子ＯＵＴＨを介してＩＧＢＴ１６のゲートに接続されている。
The output signals of the
図２は、図１の回路の動作を示すタイミングチャートである。ワンショットパルス回路２８は、入力端子ＩＮＨから入力された入力信号の立ち上がり時にワンショットＯＮパルスを出力し、入力信号の立ち下がり時にワンショットＯＦＦパルスを出力する。この結果、出力端子ＯＵＴＨから出力される出力信号は、入力信号ＩＮのハイ／ロー変化に応じて、ＯＮ／ＯＦＦが変わる。
FIG. 2 is a timing chart showing the operation of the circuit of FIG. The one-
[レベルシフト回路]
図３は、本発明の実施の形態１に係るレベルシフト回路を示す図である。このレベルシフト回路は、図１のハーフブリッジ回路におけるレベルシフト回路３６，３８に対応する。
[Level shift circuit]
FIG. 3 is a diagram showing the level shift circuit according to the first embodiment of the present invention. This level shift circuit corresponds to the
インバータ回路ＩＮＶ１は入力端子ＩＮから入力した入力信号を反転し、それをインバータ回路ＩＮＶ２が反転して出力する。ＮＭＯＳトランジスタであるレベルシフト素子ＭＯＳ１は、インバータ回路ＩＮＶ２の出力信号をゲート信号として動作する。第１の抵抗Ｒ１の一端がインバータ回路ＩＮＶ２の出力に接続されている。カレントミラー回路ＣＭ１は、第１の抵抗Ｒ１を介してインバータ回路ＩＮＶ２の出力から入力した電流ＩＣに対応する電流ＩＤをレベルシフト素子ＭＯＳ１のソースから接地点に流す。 The inverter circuit INV1 inverts the input signal input from the input terminal IN, and the inverter circuit INV2 inverts and outputs it. The level shift element MOS1, which is an NMOS transistor, operates using the output signal of the inverter circuit INV2 as a gate signal. One end of the first resistor R1 is connected to the output of the inverter circuit INV2. The current mirror circuit CM1 causes the current ID corresponding to the current IC input from the output of the inverter circuit INV2 to flow from the source of the level shift element MOS1 to the ground point via the first resistor R1.
レベルシフト素子ＭＯＳ１のドレインは、抵抗Ｒ２を介して電源ＶＢに接続され、かつインバータ回路ＩＮＶ３，ＩＮＶ４，ＩＮＶ５を介して出力端子ＯＵＴに接続されている。ダイオードＤ１のアノードは電源ＶＳに接続され、カソードはレベルシフト素子ＭＯＳ１のドレインに接続されている。レベルシフト素子ＭＯＳ１の閾値電圧はＶＴＨ１であり、インバータＩＮＶ３の閾値電圧はＶＴＨ２である。 The drain of the level shift element MOS1 is connected to the power supply VB through the resistor R2, and is connected to the output terminal OUT through the inverter circuits INV3, INV4, and INV5. The anode of the diode D1 is connected to the power supply VS, and the cathode is connected to the drain of the level shift element MOS1. The threshold voltage of the level shift element MOS1 is VTH1, and the threshold voltage of the inverter INV3 is VTH2.
インバータ回路ＩＮＶ２は、ＰＭＯＳトランジスタＭＯＳ２とＮＭＯＳトランジスタＭＯＳ３を有する。ＰＭＯＳトランジスタＭＯＳ２は、ゲートから入力信号を入力し、ソースが電源ＶＣＣに接続され、ドレインがレベルシフト素子ＭＯＳ１のゲートに接続されている。ＮＭＯＳトランジスタＭＯＳ３は、ゲートから入力信号を入力し、ソースが接地され、ドレインがレベルシフト素子ＭＯＳ１のゲートに接続されている。 The inverter circuit INV2 includes a PMOS transistor MOS2 and an NMOS transistor MOS3. The PMOS transistor MOS2 receives an input signal from the gate, the source is connected to the power supply VCC, and the drain is connected to the gate of the level shift element MOS1. The NMOS transistor MOS3 receives an input signal from the gate, the source is grounded, and the drain is connected to the gate of the level shift element MOS1.
カレントミラー回路ＣＭ１は、第１のバイポーラトランジスタＴｒ１と第２のバイポーラトランジスタＴｒ２とを有する。第１のバイポーラトランジスタＴｒ１は、ベース及びコレクタが第１の抵抗Ｒ１の他端に接続され、エミッタが接地されている。第２のバイポーラトランジスタＴｒ２は、ベースが第１のバイポーラトランジスタＴｒ１のベースに接続され、コレクタがレベルシフト素子ＭＯＳ１のソースに接続され、エミッタが接地されている。即ち、実施の形態１のカレントミラー回路ＣＭ１は、ワイドラー型カレントミラーである。 The current mirror circuit CM1 includes a first bipolar transistor Tr1 and a second bipolar transistor Tr2. The first bipolar transistor Tr1 has a base and a collector connected to the other end of the first resistor R1, and an emitter grounded. The second bipolar transistor Tr2 has a base connected to the base of the first bipolar transistor Tr1, a collector connected to the source of the level shift element MOS1, and an emitter grounded. That is, the current mirror circuit CM1 according to the first embodiment is a wideler type current mirror.
[効果１]
実施の形態１に係るレベルシフト回路の効果について、参考例と比較しながら説明する。図４は、参考例に係るレベルシフト回路を示す図である。図３の回路とは異なり、第１の抵抗Ｒ１の代わりに、ＰＭＯＳトランジスタＭＯＳ２のドレインとレベルシフト素子ＭＯＳ１のゲートとの間に抵抗Ｒ１´が接続されている。また、第１のバイポーラトランジスタＴｒ１は、コレクタが抵抗Ｒ１´の他端に接続され、エミッタが接地されている。第２のバイポーラトランジスタＴｒ２は、ベース及びコレクタが第１のバイポーラトランジスタＴｒ１のベースとレベルシフト素子ＭＯＳ１のソースに接続され、エミッタが接地されている。即ち、参考例のカレントミラー回路ＣＭ２は、ウィルソンカレントミラー回路である。
[Effect 1]
The effect of the level shift circuit according to the first embodiment will be described in comparison with a reference example. FIG. 4 is a diagram illustrating a level shift circuit according to a reference example. Unlike the circuit of FIG. 3, instead of the first resistor R1, a resistor R1 ′ is connected between the drain of the PMOS transistor MOS2 and the gate of the level shift element MOS1. The first bipolar transistor Tr1 has a collector connected to the other end of the resistor R1 ′ and an emitter grounded. The second bipolar transistor Tr2 has a base and a collector connected to the base of the first bipolar transistor Tr1 and the source of the level shift element MOS1, and an emitter grounded. That is, the current mirror circuit CM2 of the reference example is a Wilson current mirror circuit.
図５は、実施の形態１の回路の動作を示すタイミングチャートであり、図６は、参考例の回路の動作を示すタイミングチャートである。また、図７は、実施の形態１及び参考例の回路の電源電圧依存性を示す図である。例えばＶＴＨ１＞１Ｖ、ＶＢＥ＝０．７Ｖ、ＶＤＳ＜１Ｖである。なお、電流ＩＤが大きくなるほど閾値電圧ＶＴＨ１が上昇する。 FIG. 5 is a timing chart showing the operation of the circuit of the first embodiment, and FIG. 6 is a timing chart showing the operation of the circuit of the reference example. FIG. 7 is a diagram illustrating the power supply voltage dependency of the circuits of the first embodiment and the reference example. For example, VTH1> 1V, VBE = 0.7V, and VDS <1V. Note that the threshold voltage VTH1 increases as the current ID increases.
カレントミラー回路ＣＭ１，ＣＭ２が動作するためには、実施の形態１では条件ＶＣＣ＞ＶＢＥ＋ＶＤＳを満たす必要があり、参考例では条件ＶＣＣ＞ＶＴＨ１＋ＶＢＥ＋ＶＤＳを満たす必要がある。従って、実施の形態１は、参考例に比べて、信号を伝達するために必要な電源電圧ＶＣＣ（許容電圧）を低減することができる。 In order for the current mirror circuits CM1 and CM2 to operate, the condition VCC> VBE + VDS needs to be satisfied in the first embodiment, and the condition VCC> VTH1 + VBE + VDS needs to be satisfied in the reference example. Therefore, the first embodiment can reduce the power supply voltage VCC (allowable voltage) necessary for transmitting a signal as compared with the reference example.
[効果２]
参考例では、ＩＤ＝（ＶＣＣ−（ＶＴＨ１＋ＶＢＥ＋ＶＤＳ））／Ｒ３となる。一方、実施の形態１では、ＩＤ＝（ＶＣＣ−（ＶＢＥ＋ＶＤＳ））／Ｒ１となる。即ち、実施の形態１では電流ＩＤは閾値電圧ＶＴＨ１に依存しない。従って、同じ大きさの電流ＩＤを得る場合に、実施の形態１の抵抗Ｒ１の抵抗値を参考例の抵抗Ｒ１´の抵抗値よりも大きくすることができる。このため、実施の形態１は、電源電圧ＶＣＣの揺れ（電源電圧低下）に対して、電流ＩＤの変動を小さくすることができる。
[Effect 2]
In the reference example, ID = (VCC− (VTH1 + VBE + VDS)) / R3. On the other hand, in the first embodiment, ID = (VCC− (VBE + VDS)) / R1. That is, in Embodiment 1, the current ID does not depend on the threshold voltage VTH1. Therefore, when obtaining the same current ID, the resistance value of the resistor R1 of the first embodiment can be made larger than the resistance value of the resistor R1 ′ of the reference example. Therefore, the first embodiment can reduce the fluctuation of the current ID with respect to the fluctuation of the power supply voltage VCC (power supply voltage drop).
参考例では、電源電圧ＶＣＣの揺れに対する電流ＩＤの変動が大きいため、条件ＩＤ＊Ｒ２＞ＶＢＳ−ＶＴＨ２を満たさなくなり、レベルシフト回路が正常動作せず、信号を伝達できない場合がある。これに対し、実施の形態１は、電源電圧ＶＣＣの揺れに対する電流ＩＤの変動が小さいため、電源電圧が揺れても正確に信号を伝達することができる。 In the reference example, since the variation of the current ID with respect to the fluctuation of the power supply voltage VCC is large, the condition ID * R2> VBS−VTH2 may not be satisfied, the level shift circuit may not operate normally, and the signal may not be transmitted. On the other hand, in the first embodiment, since the fluctuation of the current ID with respect to the fluctuation of the power supply voltage VCC is small, the signal can be accurately transmitted even if the power supply voltage fluctuates.
表１は、電源電圧ＶＣＣが変動した場合のＩＣ，ＩＤのバラツキΔＩＣ，ΔＩＤを計算した結果である。ここで、カレントミラー回路ＣＭ１，ＣＭ２のバイポーラバイポーラトランジスタＴｒ１，Ｔｒ２の電流倍増係数は十分に大きいとした。また、バイポーラトランジスタＴｒ１，Ｔｒ２のベース電流の影響が無視できる程小さく、ＩＤ＝ＩＣ×２とした。また、標準時（ＶＣＣ＝１５Ｖ）における両者の電流ＩＣ，ＩＤが同じであるとした。この計算結果から、バラツキΔＩＣ，ΔＩＤは、実施の形態１の方が参考例より小さくなることが確認された。
[効果３]
実施の形態１のレベルシフト回路では、入力信号に合わせて、レベルシフト素子ＭＯＳ１とカレントミラー回路ＣＭ１を同時にＯＮ／ＯＦＦさせている。従って、入力信号がローの場合は、レベルシフト素子ＭＯＳ１とカレントミラー回路ＣＭ１がＯＦＦ状態となり、ＶＣＣ−ＧＮＤ間及びＶＢ−ＧＮＤ間の回路電流はほとんど消費されない。従って、実施の形態１は、消費電流を低減することができる。カレントミラー比によって効果は若干異なるが、ＩＤ＝ＩＣ×２の場合、実施の形態１では、参考例と比べてＶＣＣ−ＧＮＤ間の回路電流を３ｍＡ程度、ＶＢ−ＧＮＤ間の回路電流を６ｍＡ程度低減することができる。
[Effect 3]
In the level shift circuit of the first embodiment, the level shift element MOS1 and the current mirror circuit CM1 are simultaneously turned ON / OFF according to the input signal. Therefore, when the input signal is low, the level shift element MOS1 and the current mirror circuit CM1 are turned off, and the circuit current between VCC-GND and between VB-GND is hardly consumed. Therefore, Embodiment 1 can reduce current consumption. Although the effect is slightly different depending on the current mirror ratio, in the case of ID = IC × 2, in the first embodiment, the circuit current between VCC and GND is about 3 mA and the circuit current between VB and GND is about 6 mA as compared with the reference example. Can be reduced.
なお、ＶＣＣ−ＧＮＤ間の回路電流を減らすため、トランジスタＴｒ１のコレクタ電流に対するトランジスタＴｒ２のコレクタ電流の比（カレントミラー比）を大きくする(例えば１０にする)ことも考えられる。しかし、この場合、回路面積の増大や、ベース電流の影響でカレントミラー電流値の設定が狂うなどの問題がある。実施の形態１では、このような問題は生じない。 In order to reduce the circuit current between VCC and GND, it is also conceivable to increase the ratio (current mirror ratio) of the collector current of the transistor Tr2 to the collector current of the transistor Tr1 (for example, 10). However, in this case, there are problems such as an increase in circuit area and the setting of the current mirror current value out of order due to the influence of the base current. In the first embodiment, such a problem does not occur.
実施の形態２．
図８は、本発明の実施の形態２に係るレベルシフト回路を示す図である。ＰＭＯＳトランジスタＭＯＳ２のドレインとレベルシフト素子ＭＯＳ１のゲートとの間に第２の抵抗Ｒ３が接続されている。第１の抵抗Ｒ１の一端は、ＰＭＯＳトランジスタＭＯＳ２のドレインと第２の抵抗Ｒ３の接続点に接続されている。その他の構成は実施の形態１と同様である。
Embodiment 2. FIG.
FIG. 8 is a diagram showing a level shift circuit according to the second embodiment of the present invention. A second resistor R3 is connected between the drain of the PMOS transistor MOS2 and the gate of the level shift element MOS1. One end of the first resistor R1 is connected to a connection point between the drain of the PMOS transistor MOS2 and the second resistor R3. Other configurations are the same as those of the first embodiment.
図９は、図８の回路の動作を示すタイミングチャートである。第２の抵抗Ｒ３とレベルシフト素子ＭＯＳ１の寄生容量の組み合わせ（ＲＣフィルター効果）により、レベルシフト素子ＭＯＳ１をソフトＯＮさせる。即ち、ＯＮ動作時は、カレントミラー回路ＣＭ１をレベルシフト素子ＭＯＳ１より先に立ち上げる。これにより、電流ＩＤが緩やかに立ち上がるため、高速スイッチングに伴うトランジスタＴｒ２のコレクタ・エミッタ間のサージ電流・電圧の発生を防ぐことができる。一方、ＯＦＦ動作時は、レベルシフト素子ＭＯＳ１をカレントミラー回路ＣＭ１より先に立ち下げる。 FIG. 9 is a timing chart showing the operation of the circuit of FIG. The level shift element MOS1 is softly turned on by the combination of the second resistor R3 and the parasitic capacitance of the level shift element MOS1 (RC filter effect). That is, during the ON operation, the current mirror circuit CM1 is started up before the level shift element MOS1. Thereby, since the current ID rises gently, it is possible to prevent the occurrence of surge current / voltage between the collector and emitter of the transistor Tr2 due to high-speed switching. On the other hand, during the OFF operation, the level shift element MOS1 is lowered before the current mirror circuit CM1.
実施の形態３．
図１０は、本発明の実施の形態３に係るレベルシフト回路を示す図である。アノードが接地され、カソードがレベルシフト素子ＭＯＳ１のソースに接続されたツェナーダイオードＤ２が設けられている。その他の構成は実施の形態１と同様である。
Embodiment 3 FIG.
FIG. 10 is a diagram showing a level shift circuit according to the third embodiment of the present invention. A Zener diode D2 having an anode grounded and a cathode connected to the source of the level shift element MOS1 is provided. Other configurations are the same as those of the first embodiment.
高耐圧のレベルシフト回路（ＶＢ＞ＶＣＣ）において、レベルシフト素子ＭＯＳ１の高速スイッチング、電源ＶＢ又は電源ＶＳの電位変動、電源ＶＢが電源ＶＣＣより先に起動した場合などに、トランジスタＴｒ２のコレクタ・エミッタ間に素子耐圧規格を超える程のサージが発生する場合がある。これに対し、トランジスタＴｒ２に対してツェナーダイオードＤ２を並列に接続することで、コレクタ・エミッタ間のサージ電圧を吸収し、トランジスタＴｒ２のコレクタ電位（＝レベルシフト素子ＭＯＳ１のソース電位）を一定電圧以下にクランプすることができる。 In the high voltage level shift circuit (VB> VCC), the collector / emitter of the transistor Tr2 when the level shift element MOS1 is switched at high speed, the potential of the power supply VB or the power supply VS is changed, or the power supply VB is started before the power supply VCC There may be a surge that exceeds the device withstand voltage standard. On the other hand, by connecting a Zener diode D2 in parallel to the transistor Tr2, the collector-emitter surge voltage is absorbed, and the collector potential of the transistor Tr2 (= source potential of the level shift element MOS1) is below a certain voltage. Can be clamped to.
実施の形態４．
図１１は、本発明の実施の形態４に係るレベルシフト回路を示す図である。アノードがレベルシフト素子ＭＯＳ１のソースに接続され、カソードがインバータ回路ＩＮＶ２の出力に接続されたダイオードＤ３が設けられている。その他の構成は実施の形態１と同様である。
Embodiment 4 FIG.
FIG. 11 is a diagram showing a level shift circuit according to the fourth embodiment of the present invention. A diode D3 having an anode connected to the source of the level shift element MOS1 and a cathode connected to the output of the inverter circuit INV2 is provided. Other configurations are the same as those of the first embodiment.
トランジスタＴｒ２のコレクタ・エミッタ間に発生したサージは、ダイオードＤ３を通って４つの経路Ｉ１〜Ｉ４で放電される。ここで、経路Ｉ１，Ｉ２は、カレントミラー動作で放電する経路である。経路Ｉ３は、サージ電圧がＶＣＣより大きい場合に、ＭＯＳ２の寄生ダイオード（ＰＮ順方向動作）を介して放電する経路である。経路Ｉ４は、入力信号がＬの場合に、ＭＯＳ３をターンオンさせて放電する経路である。これにより、実施の形態３と同様の効果を得ることができる。 The surge generated between the collector and the emitter of the transistor Tr2 is discharged through the diode D3 through the four paths I1 to I4. Here, the paths I1 and I2 are paths that are discharged by the current mirror operation. The path I3 is a path that discharges through the parasitic diode (PN forward operation) of the MOS2 when the surge voltage is higher than VCC. The path I4 is a path for turning on the MOS 3 to discharge when the input signal is L. Thereby, the same effect as Embodiment 3 can be acquired.
実施の形態５．
図１２は、本発明の実施の形態５に係るレベルシフト回路を示す図である。アノードがレベルシフト素子ＭＯＳ１のソースに接続され、カソードが電源ＶＣＣに接続されたダイオードＤ４が設けられている。その他の構成は実施の形態１と同様である。このようにダイオードＤ４を介して第２のバイポーラトランジスタＴｒ２のコレクタ電位を電源ＶＣＣに直接にクランプすることで、実施の形態３と同様の効果を得ることができる。
Embodiment 5 FIG.
FIG. 12 is a diagram showing a level shift circuit according to the fifth embodiment of the present invention. A diode D4 having an anode connected to the source of the level shift element MOS1 and a cathode connected to the power supply VCC is provided. Other configurations are the same as those of the first embodiment. Thus, by clamping the collector potential of the second bipolar transistor Tr2 directly to the power supply VCC via the diode D4, the same effect as in the third embodiment can be obtained.
実施の形態６．
図１３は、本発明の実施の形態６に係るレベルシフト回路を示す図である。ゲートが第１のバイポーラトランジスタＴｒ１のドレインに接続され、ソースが第１，２のバイポーラトランジスタＴｒ１，Ｔｒ２のゲートに接続され、ドレインが電源Ｖｃｃに接続された第３のバイポーラトランジスタＴｒ３が設けられている。第３のバイポーラトランジスタＴｒ３のドレインと接地点との間に抵抗Ｒ４が接続されている。即ち、実施の形態６のカレントミラー回路ＣＭ１は、ベース電流補償型カレントミラーである。その他の構成は実施の形態１と同様である。
Embodiment 6 FIG.
FIG. 13 is a diagram showing a level shift circuit according to the sixth embodiment of the present invention. A third bipolar transistor Tr3 having a gate connected to the drain of the first bipolar transistor Tr1, a source connected to the gates of the first and second bipolar transistors Tr1 and Tr2, and a drain connected to the power supply Vcc is provided. Yes. A resistor R4 is connected between the drain of the third bipolar transistor Tr3 and the ground point. That is, the current mirror circuit CM1 of the sixth embodiment is a base current compensation type current mirror. Other configurations are the same as those of the first embodiment.
参考例では、電流ＩＤを電流ＩＲ１に近づけるためにはｈｆｅの高いバイポーラトランジスタＴｒ１，Ｔｒ２を用いる必要がある。一方、実施の形態６では、バイポーラトランジスタＴｒ１，Ｔｒ２のベース電流は主にバイポーラトランジスタＴｒ３が供給するので、少ないバラツキでＩＲ１＝ＩＤに設定することができる。ただし、バイポーラトランジスタＴｒ１，Ｔｒ２が同じ仕様の素子であり、バイポーラトランジスタＴｒ３のベース電流が電流ＩＲ１に与える影響が無視できる程小さいことが必要である。 In the reference example, in order to bring the current ID close to the current IR1, it is necessary to use bipolar transistors Tr1 and Tr2 having high hfe. On the other hand, in the sixth embodiment, the base current of the bipolar transistors Tr1 and Tr2 is mainly supplied from the bipolar transistor Tr3, so that IR1 = ID can be set with little variation. However, the bipolar transistors Tr1 and Tr2 are elements having the same specifications, and it is necessary that the influence of the base current of the bipolar transistor Tr3 on the current IR1 is so small that it can be ignored.
実施の形態７．
図１４は、本発明の実施の形態７に係るレベルシフト回路を示す図である。カレントミラー回路ＣＭ１は、第１のＭＯＳトランジスタＭＯＳ４と第２のＭＯＳトランジスタＭＯＳ５とを有する。第１のＭＯＳトランジスタＭＯＳ４は、ゲート及びドレインが第１の抵抗Ｒ１の他端に接続され、ソースが接地されている。第２のＭＯＳトランジスタＭＯＳ５は、ゲートが第１のＭＯＳトランジスタＭＯＳ４のゲートに接続され、ドレインがレベルシフト素子ＭＯＳ１のソースに接続され、ソースが接地されている。即ち、実施の形態７のカレントミラー回路ＣＭ１は、ＭＯＳ型カレントミラー回路である。その他の構成は実施の形態１と同様である。ＭＯＳ型カレントミラー回路では、実施の形態６で説明したバイポーラトランジスタを用いたカレントミラー回路の問題点が無いため、少ないばらつきでＩＲ１＝ＩＤに設定することができる。
Embodiment 7 FIG.
FIG. 14 is a diagram showing a level shift circuit according to the seventh embodiment of the present invention. The current mirror circuit CM1 includes a first MOS transistor MOS4 and a second MOS transistor MOS5. The first MOS transistor MOS4 has a gate and a drain connected to the other end of the first resistor R1, and a source grounded. The second MOS transistor MOS5 has a gate connected to the gate of the first MOS transistor MOS4, a drain connected to the source of the level shift element MOS1, and a source grounded. That is, the current mirror circuit CM1 of the seventh embodiment is a MOS type current mirror circuit. Other configurations are the same as those of the first embodiment. In the MOS type current mirror circuit, there is no problem of the current mirror circuit using the bipolar transistor described in the sixth embodiment, so that IR1 = ID can be set with little variation.
実施の形態８．
図１５は、本発明の実施の形態８に係るレベルシフト回路を示す図である。実施の形態２と同様に第２の抵抗Ｒ３が設けられ、実施の形態３と同様にツェナーダイオードＤ２が設けられている。その他の構成は実施の形態７と同様である。これにより、実施の形態２，３，７と同様の効果を得ることができる。
FIG. 15 is a diagram showing a level shift circuit according to the eighth embodiment of the present invention. A second resistor R3 is provided as in the second embodiment, and a Zener diode D2 is provided as in the third embodiment. Other configurations are the same as those of the seventh embodiment. Thereby, the same effects as those of the second, third, and seventh embodiments can be obtained.
実施の形態９．
図１６は、本発明の実施の形態９に係るレベルシフト回路を示す図である。実施の形態２と同様に第２の抵抗Ｒ３が設けられ、実施の形態４と同様にダイオードＤ３が設けられている。その他の構成は実施の形態７と同様である。これにより、実施の形態２，４，７と同様の効果を得ることができる。
Embodiment 9 FIG.
FIG. 16 is a diagram showing a level shift circuit according to the ninth embodiment of the present invention. The second resistor R3 is provided as in the second embodiment, and the diode D3 is provided as in the fourth embodiment. Other configurations are the same as those of the seventh embodiment. Thereby, the same effects as those of the second, fourth, and seventh embodiments can be obtained.
実施の形態１０．
図１７は、本発明の実施の形態１０に係るレベルシフト回路を示す図である。実施の形態２と同様に第２の抵抗Ｒ３が設けられ、実施の形態５と同様にダイオードＤ４が設けられている。その他の構成は実施の形態７と同様である。これにより、実施の形態２，５，７と同様の効果を得ることができる。
FIG. 17 is a diagram showing a level shift circuit according to the tenth embodiment of the present invention. The second resistor R3 is provided as in the second embodiment, and the diode D4 is provided as in the fifth embodiment. Other configurations are the same as those of the seventh embodiment. Thereby, the same effect as Embodiments 2, 5, and 7 can be obtained.
ＣＭ１ カレントミラー回路
Ｄ２ ツェナーダイオード
Ｄ３，Ｄ４ ダイオード
ＩＮＶ２ インバータ回路
ＭＯＳ１ レベルシフト素子
ＭＯＳ２ ＰＭＯＳトランジスタ
ＭＯＳ３ ＮＭＯＳトランジスタ
ＭＯＳ４ 第１のＭＯＳトランジスタ
ＭＯＳ５ 第２のＭＯＳトランジスタ
Ｒ１ 第１の抵抗
Ｒ３ 第２の抵抗
Ｔｒ１ 第１のバイポーラトランジスタ
Ｔｒ２ 第２のバイポーラトランジスタ
Ｔｒ３ 第３のバイポーラトランジスタ
CM1 Current mirror circuit D2 Zener diodes D3 and D4 Diode INV2 Inverter circuit MOS1 Level shift element MOS2 PMOS transistor MOS3 NMOS transistor MOS4 First MOS transistor MOS5 Second MOS transistor R1 First resistor R3 Second resistor Tr1 First resistor Tr1 Bipolar transistor Tr2 Second bipolar transistor Tr3 Third bipolar transistor
Claims (9)
前記インバータ回路の出力信号をゲート信号として動作するレベルシフト素子と、
一端が前記インバータ回路の出力に接続された第１の抵抗と、
前記第１の抵抗を介して前記インバータ回路の出力から入力した電流に対応する電流を前記レベルシフト素子のソースから接地点に流すカレントミラー回路とを備えることを特徴とするレベルシフト回路。 An inverter circuit that inverts and outputs an input signal; and
A level shift element that operates using the output signal of the inverter circuit as a gate signal;
A first resistor having one end connected to the output of the inverter circuit;
A level shift circuit comprising: a current mirror circuit for flowing a current corresponding to a current input from the output of the inverter circuit through the first resistor from a source of the level shift element to a ground point.
ベース及びコレクタが前記第１の抵抗の他端に接続され、エミッタが接地された第１のバイポーラトランジスタと、
ベースが前記第１のバイポーラトランジスタのベースに接続され、コレクタが前記レベルシフト素子のソースに接続され、エミッタが接地された第２のバイポーラトランジスタとを有することを特徴とする請求項１に記載のレベルシフト回路。 The current mirror circuit is:
A first bipolar transistor having a base and a collector connected to the other end of the first resistor and an emitter grounded;
2. The second bipolar transistor having a base connected to a base of the first bipolar transistor, a collector connected to a source of the level shift element, and an emitter grounded. Level shift circuit.
ゲート及びドレインが前記第１の抵抗の他端に接続され、ソースが接地された第１のＭＯＳトランジスタと、
ゲートが前記第１のＭＯＳトランジスタのゲートに接続され、ドレインが前記レベルシフト素子のソースに接続され、ソースが接地された第２のＭＯＳトランジスタとを有することを特徴とする請求項１に記載のレベルシフト回路。 The current mirror circuit is:
A first MOS transistor having a gate and a drain connected to the other end of the first resistor and a source grounded;
2. The second MOS transistor according to claim 1, further comprising: a second MOS transistor having a gate connected to a gate of the first MOS transistor, a drain connected to a source of the level shift element, and a source grounded. Level shift circuit.
ゲートから前記入力信号を入力し、ソースが電源に接続され、ドレインが前記レベルシフト素子のゲートに接続されたＰＭＯＳトランジスタと、
ゲートから前記入力信号を入力し、ソースが接地され、ドレインが前記レベルシフト素子のゲートに接続されたＮＭＯＳトランジスタとを有することを特徴とする請求項１〜３に記載のレベルシフト回路。 The inverter circuit is
A PMOS transistor that receives the input signal from a gate, has a source connected to a power source, and a drain connected to the gate of the level shift element;
4. The level shift circuit according to claim 1, further comprising: an NMOS transistor that receives the input signal from a gate, has a source grounded, and has a drain connected to the gate of the level shift element.
前記第１の抵抗の一端は、前記ＰＭＯＳトランジスタのドレインと前記第２の抵抗の接続点に接続されていることを特徴とする請求項４に記載のレベルシフト回路。 A second resistor connected between the drain of the PMOS transistor and the gate of the level shift element;
5. The level shift circuit according to claim 4, wherein one end of the first resistor is connected to a connection point between the drain of the PMOS transistor and the second resistor.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008293185A JP4686589B2 (en) | 2008-11-17 | 2008-11-17 | Level shift circuit |
| KR1020090019679A KR101106662B1 (en) | 2008-11-17 | 2009-03-09 | Level-shift circuit |
| JP2011027476A JP4715976B1 (en) | 2008-11-17 | 2011-02-10 | Level shift circuit |
| JP2011053210A JP2011139529A (en) | 2008-11-17 | 2011-03-10 | Level shift circuit |
| KR1020110073609A KR101149902B1 (en) | 2008-11-17 | 2011-07-25 | Level-shift circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008293185A JP4686589B2 (en) | 2008-11-17 | 2008-11-17 | Level shift circuit |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011027476A Division JP4715976B1 (en) | 2008-11-17 | 2011-02-10 | Level shift circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010124032A JP2010124032A (en) | 2010-06-03 |
| JP4686589B2 true JP4686589B2 (en) | 2011-05-25 |
Family
ID=42279812
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008293185A Active JP4686589B2 (en) | 2008-11-17 | 2008-11-17 | Level shift circuit |
| JP2011027476A Active JP4715976B1 (en) | 2008-11-17 | 2011-02-10 | Level shift circuit |
| JP2011053210A Pending JP2011139529A (en) | 2008-11-17 | 2011-03-10 | Level shift circuit |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011027476A Active JP4715976B1 (en) | 2008-11-17 | 2011-02-10 | Level shift circuit |
| JP2011053210A Pending JP2011139529A (en) | 2008-11-17 | 2011-03-10 | Level shift circuit |
Country Status (2)
| Country | Link |
|---|---|
| JP (3) | JP4686589B2 (en) |
| KR (2) | KR101106662B1 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4686589B2 (en) * | 2008-11-17 | 2011-05-25 | 三菱電機株式会社 | Level shift circuit |
| JP5530669B2 (en) * | 2009-07-01 | 2014-06-25 | 三菱電機株式会社 | Semiconductor circuit |
| JP5333339B2 (en) * | 2010-04-30 | 2013-11-06 | 三菱電機株式会社 | Gate drive circuit |
| JP5810973B2 (en) * | 2012-03-05 | 2015-11-11 | 株式会社デンソー | Switching element drive circuit |
| KR101475569B1 (en) * | 2012-10-16 | 2014-12-23 | 한양대학교 산학협력단 | Dual Step Level Shifter |
| CN104320118B (en) * | 2014-11-06 | 2017-12-12 | 无锡普雅半导体有限公司 | A kind of driving circuit structure |
| CN105897246B (en) * | 2014-12-26 | 2020-10-02 | 恩智浦美国有限公司 | Voltage level shifter for high voltage applications |
| JP7276749B2 (en) * | 2019-12-26 | 2023-05-18 | 株式会社東海理化電機製作所 | input circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11186884A (en) * | 1997-12-22 | 1999-07-09 | Matsushita Electric Works Ltd | Level shift circuit |
| JP2005202658A (en) * | 2004-01-15 | 2005-07-28 | Mitsubishi Electric Corp | Output circuit |
| JP2006129331A (en) * | 2004-11-01 | 2006-05-18 | Mitsubishi Electric Corp | Level shift circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI237947B (en) * | 2001-07-12 | 2005-08-11 | Sanyo Electric Co | Level transducing circuit |
| KR100566395B1 (en) * | 2003-12-17 | 2006-03-31 | 삼성전자주식회사 | Level shifter and method of shifting a level using the same |
| KR100795694B1 (en) | 2006-08-28 | 2008-01-17 | 삼성전자주식회사 | Low power level shifer and method thereof |
| JP5095184B2 (en) | 2006-11-22 | 2012-12-12 | フリースケール セミコンダクター インコーポレイテッド | Level shifter circuit |
| JP4686589B2 (en) * | 2008-11-17 | 2011-05-25 | 三菱電機株式会社 | Level shift circuit |
-
2008
- 2008-11-17 JP JP2008293185A patent/JP4686589B2/en active Active
-
2009
- 2009-03-09 KR KR1020090019679A patent/KR101106662B1/en active IP Right Grant
-
2011
- 2011-02-10 JP JP2011027476A patent/JP4715976B1/en active Active
- 2011-03-10 JP JP2011053210A patent/JP2011139529A/en active Pending
- 2011-07-25 KR KR1020110073609A patent/KR101149902B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11186884A (en) * | 1997-12-22 | 1999-07-09 | Matsushita Electric Works Ltd | Level shift circuit |
| JP2005202658A (en) * | 2004-01-15 | 2005-07-28 | Mitsubishi Electric Corp | Output circuit |
| JP2006129331A (en) * | 2004-11-01 | 2006-05-18 | Mitsubishi Electric Corp | Level shift circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011135603A (en) | 2011-07-07 |
| KR20100055312A (en) | 2010-05-26 |
| KR101149902B1 (en) | 2012-06-11 |
| JP2010124032A (en) | 2010-06-03 |
| KR20110090875A (en) | 2011-08-10 |
| JP4715976B1 (en) | 2011-07-06 |
| KR101106662B1 (en) | 2012-01-18 |
| JP2011139529A (en) | 2011-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4715976B1 (en) | Level shift circuit | |
| JP5148537B2 (en) | Power supply voltage detection circuit | |
| JP2006270382A (en) | Level shifting circuit and power supply device | |
| KR101069485B1 (en) | Motor drive circuit | |
| JP4792636B2 (en) | Inductive load drive circuit | |
| JP2008220056A (en) | Rush current prevention circuit and method | |
| US8773040B2 (en) | Indicator drive circuit | |
| JP2004260730A (en) | Pulse generating circuit, and high-side driver circuit using the same | |
| JP2015208111A (en) | gate drive circuit | |
| JP2006295326A (en) | Switching circuit with protective function, and protection circuit | |
| US20150288171A1 (en) | Overcurrent protection circuit | |
| CA2646524A1 (en) | Load controller | |
| JPWO2017169057A1 (en) | Sensor device | |
| CN114204926A (en) | Semiconductor device with a plurality of semiconductor chips | |
| JP2010028522A (en) | Semiconductor device | |
| JP5961944B2 (en) | Gate drive circuit | |
| JP4821394B2 (en) | Semiconductor device drive circuit | |
| JP4887111B2 (en) | Schmidt circuit | |
| JP2007116388A (en) | Semiconductor device | |
| JP4744909B2 (en) | Hysteresis comparator | |
| JP7131700B2 (en) | semiconductor equipment | |
| JP5687091B2 (en) | Power supply voltage detection circuit | |
| JP7199325B2 (en) | switch circuit | |
| JP2009060226A (en) | Semiconductor device | |
| JP2006157400A (en) | Driver circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110214 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4686589 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |