Nothing Special   »   [go: up one dir, main page]

JP4665942B2 - Semiconductor dynamic quantity sensor - Google Patents

Semiconductor dynamic quantity sensor Download PDF

Info

Publication number
JP4665942B2
JP4665942B2 JP2007148077A JP2007148077A JP4665942B2 JP 4665942 B2 JP4665942 B2 JP 4665942B2 JP 2007148077 A JP2007148077 A JP 2007148077A JP 2007148077 A JP2007148077 A JP 2007148077A JP 4665942 B2 JP4665942 B2 JP 4665942B2
Authority
JP
Japan
Prior art keywords
outer peripheral
detection unit
peripheral portion
potential
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007148077A
Other languages
Japanese (ja)
Other versions
JP2007279056A (en
Inventor
信之 加藤
峰一 酒井
山本  敏雅
毅 深田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007148077A priority Critical patent/JP4665942B2/en
Publication of JP2007279056A publication Critical patent/JP2007279056A/en
Application granted granted Critical
Publication of JP4665942B2 publication Critical patent/JP4665942B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Gyroscopes (AREA)
  • Pressure Sensors (AREA)

Description

本発明は、梁構造の可動部と固定部を有し、例えば、可動部と固定部の間の容量変化を検出することにより、加速度、ヨーレート、振動等の力学量を検出する半導体力学量センサに関する。   The present invention includes a semiconductor dynamic quantity sensor that has a movable part and a fixed part of a beam structure, and detects a mechanical quantity such as acceleration, yaw rate, vibration, etc., for example, by detecting a change in capacitance between the movable part and the fixed part. About.

従来、梁構造の可動部を有する半導体力学量センサとして、貼り合わせ基板を用いたサーボ制御式の差動容量型加速度センサが提案されている(例えば、特許文献1参照)。このものは、基板(支持用基板)上に可動部をなす梁構造体と固定部を形成して構成されており、梁構造体と固定部の間の容量変化を検出することにより力学量を検出する。梁構造体は、第1のアンカー部と、この第1のアンカー部により梁部を介して支持され加速度を受けて変位する質量部を有しており、この質量部には可動電極が設けられている。また、固定部は、基板上に第2のアンカー部により固定され可動電極と対向する形状の固定電極を有している。さらに、上記した基板は、半導体基板の上に貼り合わせ用薄膜、絶縁膜および導電性薄膜が形成された構造となっており、第1、第2のアンカー部は、導電性薄膜で構成されている。
特開平9−211022号公報
Conventionally, a servo-controlled differential capacitance type acceleration sensor using a bonded substrate has been proposed as a semiconductor mechanical quantity sensor having a movable part having a beam structure (see, for example, Patent Document 1). This is configured by forming a beam structure and a fixed part that form a movable part on a substrate (supporting substrate), and by detecting a change in capacitance between the beam structure and the fixed part, a mechanical quantity can be obtained. To detect. The beam structure has a first anchor portion and a mass portion that is supported by the first anchor portion via the beam portion and is displaced by acceleration. A movable electrode is provided on the mass portion. ing. Further, the fixed portion has a fixed electrode having a shape fixed on the substrate by the second anchor portion and facing the movable electrode. Furthermore, the above-described substrate has a structure in which a thin film for bonding, an insulating film, and a conductive thin film are formed on a semiconductor substrate, and the first and second anchor portions are formed of a conductive thin film. Yes.
JP 9-2111022 A

本発明者等がこの加速度センサについてさらに検討を進めたところ、導電性薄膜と絶縁膜や貼り合わせ用薄膜との間に生じる寄生容量がセンサの感度に大きく影響を及ぼすことが分かった。すなわち、梁構造体と固定部の間の容量を検出する場合、センサの出力は、(静電容量の変化分)/(全静電容量+寄生容量)で表されるが、上記したように貼り合わせ用薄膜が電気的に浮遊した状態では寄生容量が大きくなるため、センサの感度が小さくなってしまう。   When the present inventors further studied the acceleration sensor, it was found that the parasitic capacitance generated between the conductive thin film and the insulating film or the thin film for bonding greatly affects the sensitivity of the sensor. That is, when detecting the capacitance between the beam structure and the fixed portion, the output of the sensor is expressed by (change in capacitance) / (total capacitance + parasitic capacitance). When the thin film for bonding is in an electrically floating state, the parasitic capacitance increases, so that the sensitivity of the sensor decreases.

また、梁構造の可動部と固定部を有する半導体力学量センサは、一般にエッチング等の半導体製造技術を用いて、支持用基板の上に形成された素子形成膜(素子形成用基板)に対して可動部と固定部を画定する溝を形成することにより、製造されるものであるが、可動部(梁構造体)と固定部とからなるセンサ素子部の外周には、センサ素子部以外の素子形成膜部分、即ち外周部が存在する。   A semiconductor dynamic quantity sensor having a movable part and a fixed part of a beam structure is generally applied to an element forming film (element forming substrate) formed on a supporting substrate by using a semiconductor manufacturing technique such as etching. It is manufactured by forming a groove that delimits the movable part and the fixed part. On the outer periphery of the sensor element part composed of the movable part (beam structure) and the fixed part, an element other than the sensor element part is provided. There is a forming film portion, that is, an outer peripheral portion.

そして、この外周部も支持用基板の上に支持されてはいるが、電気的に浮遊した状態であるため、貼り合わせ用薄膜の場合と同様に、センサの出力を変動させることがある。   And although this outer peripheral part is also supported on the support board | substrate, since it is in the electrically floating state, the output of a sensor may be fluctuated like the case of the thin film for bonding.

本発明は上記問題に鑑みたもので、センサ素子部の外周部に存在する外周部による寄生容量によってセンサ感度が低下するのを防止することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to prevent the sensor sensitivity from being lowered by the parasitic capacitance due to the outer peripheral portion existing in the outer peripheral portion of the sensor element portion.

上記目的を達成するため、請求項1に記載の発明では、支持用基板(1、301)の上に形成された素子形成膜(200、302)を、該素子形成膜に形成された溝を介して、可動部(2A)を有し該可動部の変位に伴う容量変化を検出するセンサ素子部と、該センサ素子部の外周に配置された外周部(201、313)とに画定し、該外周部に、制御回路から電圧が印加されることによって、該外周部の電位を固定する手段(202、350〜352)を備えており、
センサ素子部は、可動部(2A)に設けられた可動電極(304、305)と、可動電極と対向配置され支持用基板(301)に固定支持された固定電極(306、307)とから構成される容量検出部(304〜307)を有し、
可動電極から、可動電極と固定電極との間の容量変化を出力するようになっており、
外周部の電位を固定する手段(350〜352)において固定する電位を可動電極と同電位とすることを特徴としており、外周部による寄生容量によってセンサ感度が低下するのを防止することができる。
In order to achieve the above object, according to the first aspect of the present invention, the element forming film (200, 302) formed on the supporting substrate (1, 301) is formed into grooves formed in the element forming film. A sensor element unit that has a movable part (2A) and detects a change in capacitance due to the displacement of the movable part, and an outer peripheral part (201, 313) arranged on the outer periphery of the sensor element part, The outer peripheral portion is provided with means (202, 350 to 352) for fixing the electric potential of the outer peripheral portion by applying a voltage from the control circuit ,
The sensor element section includes movable electrodes (304, 305) provided on the movable section (2A), and fixed electrodes (306, 307) that are arranged to face the movable electrodes and are fixedly supported on the support substrate (301). Capacity detection unit (304 to 307)
From the movable electrode, the capacitance change between the movable electrode and the fixed electrode is output,
It is characterized in that the potential fixed in the means (350 to 352) for fixing the potential at the outer peripheral portion is set to the same potential as that of the movable electrode, and it is possible to prevent the sensor sensitivity from being lowered due to the parasitic capacitance due to the outer peripheral portion.

また、請求項2記載の発明では、請求項1記載のセンサにおいて、センサ素子部が複数個の容量検出部(304〜307)を備えたものとした場合に、上記外周部の電位を固定する手段(350、351)を、該複数個の容量検出部の各々に対応して設けたことを特徴としている。それによって、個々の容量検出部に任意の電位を付与でき、各容量検出部に合わせて寄生容量に溜まる電荷を制御できる、即ち、各容量検出部に発生するオフセットをより効率良く制御できる。   According to a second aspect of the present invention, in the sensor according to the first aspect, when the sensor element unit includes a plurality of capacitance detection units (304 to 307), the potential of the outer peripheral portion is fixed. Means (350, 351) is provided corresponding to each of the plurality of capacitance detection units. Accordingly, an arbitrary potential can be applied to each capacitance detection unit, and the charge accumulated in the parasitic capacitance can be controlled in accordance with each capacitance detection unit, that is, the offset generated in each capacitance detection unit can be controlled more efficiently.

また、請求項3記載の発明では、請求項2記載のセンサにおいて、容量検出部(304〜307)を2個とし、且つ個々の該容量検出部が略同レベルの大きさの容量変化を伴うものとした場合に、第1の容量検出部(304、306)とこれに対応する外周部の電位を固定する手段(350)との距離、および、第2の容量検出部(305、307)とこれに対応する外周部の電位を固定する手段(351)との距離を略同じとしたことを特徴としている。   According to a third aspect of the present invention, in the sensor according to the second aspect of the present invention, there are two capacitance detection units (304 to 307), and each capacitance detection unit is accompanied by a capacitance change having a magnitude of substantially the same level. When it is assumed, the distance between the first capacitance detection unit (304, 306) and the means (350) for fixing the potential of the outer peripheral portion corresponding thereto, and the second capacitance detection unit (305, 307) And a distance (351) for fixing the electric potential of the outer peripheral portion corresponding thereto is made substantially the same.

それによって、第1の容量検出部及び第2の容量検出部に対応する各々の外周部の電位を固定する手段に対して、各々印加する電圧を同じにでき、制御が容易となる。また、請求項4記載の発明では、第1の容量検出部(304、306)と第2の容量検出部(305、307)とを結ぶ線と直交する対称軸に対して、各々の外周部の電位を固定する手段(350、351)を対称に配置したことを特徴としており、請求項3記載のセンサにおける距離の関係を効率的に実現できる。   As a result, the voltage applied to the means for fixing the potentials of the respective outer peripheral portions corresponding to the first capacitance detection unit and the second capacitance detection unit can be made the same, and the control is facilitated. According to a fourth aspect of the present invention, each outer peripheral portion with respect to an axis of symmetry perpendicular to a line connecting the first capacitance detection unit (304, 306) and the second capacitance detection unit (305, 307). It is characterized in that the means (350, 351) for fixing the potential is symmetrically arranged, and the distance relationship in the sensor according to claim 3 can be efficiently realized.

また、請求項5記載の発明では、請求項2〜請求項4記載のセンサにおいて、センサ素子部を、各々の容量検出部(304〜307)毎に設けられた容量変化を引き出すためのパッド(310、311)と、各々の該容量検出部と各々の該パッドとを電気的に接続する導体部(310a、311a)とを含んでなるものとした場合に、各々の該導体部の抵抗値を略同じとし、且つ、各々の該導体部の周囲に位置する溝(S2)を略同じ容積で形成したことを特徴としている。   According to a fifth aspect of the present invention, in the sensor according to the second to fourth aspects of the present invention, the sensor element portion is a pad for extracting a change in capacitance provided for each capacitance detection portion (304 to 307). 310, 311) and conductor portions (310a, 311a) that electrically connect the respective capacitance detection portions and the respective pads, the resistance values of the respective conductor portions. Are substantially the same, and grooves (S2) located around the respective conductor portions are formed with substantially the same volume.

例えば溝の幅や深さ等を調整して各々の導体部の周囲に位置する溝の容積を略同じとすることで、各々の導体部と外周部との寄生容量を略同じとし、且つ各々の導体部の抵抗値を略同じとしているから、オフセットを発生しにくい構造とできる上、各外周部の電位を固定する手段に印加する電圧を同じとできるため、センサの制御が容易となる。   For example, by adjusting the width and depth of the groove so that the volume of the groove located around each conductor portion is substantially the same, the parasitic capacitance between each conductor portion and the outer peripheral portion is substantially the same, and each Since the resistance values of the conductor portions are substantially the same, it is possible to make a structure that hardly generates an offset, and it is possible to make the voltage applied to the means for fixing the potential of each outer peripheral portion the same, thereby making it easy to control the sensor.

また、請求項6記載の発明では、請求項1記載のセンサにおいて、センサ素子部が2個の容量検出部(304〜307)を備え、個々の該容量検出部を略同レベルの大きさの容量変化を伴うものとした場合に、外周部の電位を固定する手段(352)を、第1の容量検出部(304、306)と第2の容量検出部(305、307)とを結ぶ線と直交する対称軸上に配置したことを特徴としている。   According to a sixth aspect of the present invention, in the sensor according to the first aspect, the sensor element unit includes two capacitance detection units (304 to 307), and each of the capacitance detection units has a size of substantially the same level. A line (352) for fixing the potential at the outer peripheral portion when the capacitance change is involved is a line connecting the first capacitance detection unit (304, 306) and the second capacitance detection unit (305, 307). It is characterized by being arranged on an axis of symmetry orthogonal to.

それによれば、1つの外周部の電位を固定する手段によって、これと各容量検出部との距離を同じにできるから、1つの外周部の電位を固定する手段に電圧を印加することで、各容量検出部に合わせて寄生容量に溜まる電荷を制御できる。また、各容量検出部に各々、外周部の電位を固定する手段を設ける場合では、それに対応した配線等が必要であり、また、各外周部の電位を固定する手段の間で生じる微小な電位差によって外周部の電位の変動が起こりうるが、本発明では、そのようなことが無く、簡単で安定した制御が可能となる。   According to this, by the means for fixing the potential of one outer peripheral portion, the distance between this and each capacitance detection unit can be made the same, so by applying a voltage to the means for fixing the potential of one outer peripheral portion, The charge accumulated in the parasitic capacitance can be controlled in accordance with the capacitance detection unit. In addition, in the case where each capacitance detection unit is provided with a means for fixing the potential of the outer peripheral portion, wiring corresponding to that is necessary, and a minute potential difference generated between the means for fixing the potential of each outer peripheral portion. However, in the present invention, such a situation does not occur, and simple and stable control is possible.

た、請求項記載の発明は、請求項1〜請求項記載のセンサにおいて、その外周部(201、313)において、外周部の電位を固定する手段(202、350〜352)よりも外縁側に絶縁溝(360)を形成し、該絶縁溝の外縁側と内縁側とを絶縁するようにしたことを特徴としている。 Also, an invention according to claim 7, wherein, in the sensor of claims 1 to 6, wherein, at its outer peripheral portion (201,313), than means for fixing the potential of the outer peripheral portion (202,350~352) An insulating groove (360) is formed on the outer edge side, and the outer edge side and the inner edge side of the insulating groove are insulated.

それによれば、外周部の電位を固定する手段により固定された外周部の固定電位は、外周部のうち該絶縁溝よりも外縁側には印加されない。従って、外周部の外縁側即ちセンサの外周部分に導電性物質等が付着した場合でも、上記固定電位は、絶縁溝よりも外縁側を伝わって支持用基板側へリーク電流を発生させないので、変動しないという効果がある。   According to this, the fixed potential at the outer peripheral portion fixed by the means for fixing the potential at the outer peripheral portion is not applied to the outer edge side of the outer peripheral portion with respect to the insulating groove. Therefore, even when a conductive substance or the like adheres to the outer edge side of the outer peripheral portion, that is, the outer peripheral portion of the sensor, the fixed potential is not transmitted to the outer edge side of the insulating groove and generates a leakage current to the supporting substrate side. There is an effect of not.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.

以下、本発明を図に示す実施形態について説明する。
(第1実施形態)
図1に本発明の第1実施形態にかかる加速度センサの平面図を示す。図2に、図1のA−A断面図を示す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments shown in the drawings will be described below.
(First embodiment)
FIG. 1 is a plan view of an acceleration sensor according to the first embodiment of the present invention. FIG. 2 is a cross-sectional view taken along the line AA in FIG.

図1、図2において、基板1の上面には、単結晶シリコン(単結晶半導体材料、本発明でいう素子形成膜)200を溝により分離して形成された可動部をなす梁構造体2Aと固定部2Bが配置されている。梁構造体2Aは、基板1側から突出する4つのアンカー部3a、3b、3c、3dにより架設されており、基板1の上面において所定間隔を隔てた位置に配置されている。アンカー部3a〜3dはポリシリコン薄膜よりなる。アンカー部3aとアンカー部3bとの間には、梁部4が架設されており、アンカー部3cとアンカー部3dとの間には梁部5が架設されている。   1 and 2, on the upper surface of the substrate 1, a beam structure 2A forming a movable portion formed by separating single crystal silicon (single crystal semiconductor material, element forming film as referred to in the present invention) 200 by a groove and The fixing part 2B is arranged. The beam structure 2 </ b> A is constructed by four anchor portions 3 a, 3 b, 3 c, and 3 d that protrude from the substrate 1 side, and is disposed at positions spaced apart from each other on the upper surface of the substrate 1. The anchor portions 3a to 3d are made of a polysilicon thin film. A beam portion 4 is constructed between the anchor portion 3a and the anchor portion 3b, and a beam portion 5 is constructed between the anchor portion 3c and the anchor portion 3d.

また、梁部4と梁部5との間には、長方形状をなす質量部(マス部)6が架設されている。質量部6には上下に貫通する透孔6aが設けられている。この透孔6aを設けることにより、後述する犠牲層エッチングの際にエッチング液の進入を行い易くすることができる。さらに、質量部6における一方の側面(図1においては左側面)からは4つの可動電極7a、7b、7c、7dが突出している。この可動電極7a〜7dは、棒状をなし、等間隔をおいて平行に延びている。また、質量部6における他方の側面(図1においては右側面)からは4つの可動電極8a、8b、8c、8dが突出している。この可動電極8a〜8dは、棒状をなし、等間隔に平行に延びている。ここで、梁部4、5、質量部6、可動電極7a〜7d、8a〜8dは、後述する犠牲層酸化膜の一部もしくは全部をエッチング除去することにより、可動するようになっている。   A rectangular mass portion (mass portion) 6 is installed between the beam portion 4 and the beam portion 5. The mass portion 6 is provided with a through hole 6a penetrating vertically. By providing this through hole 6a, it is possible to facilitate the entry of the etchant during the sacrifice layer etching described later. Furthermore, four movable electrodes 7a, 7b, 7c, and 7d protrude from one side surface (the left side surface in FIG. 1) of the mass portion 6. The movable electrodes 7a to 7d have a rod shape and extend in parallel at equal intervals. Further, four movable electrodes 8a, 8b, 8c, and 8d protrude from the other side surface (the right side surface in FIG. 1) of the mass portion 6. The movable electrodes 8a to 8d have a rod shape and extend in parallel at equal intervals. Here, the beam portions 4 and 5, the mass portion 6, and the movable electrodes 7 a to 7 d and 8 a to 8 d are movable by removing a part or all of a sacrificial layer oxide film described later.

また、可動電極7a〜7dが形成された側において、基板1の上面には、第1の固定電極9a、9b、9c、9dおよび第2の固定電極11a、11b、11c、11dが固定されている。第1の固定電極9a〜9dは、基板1側から突出するアンカー部10a、10b、10c、10dにより支持されており、梁構造体2Aの各可動電極(棒状部)7a〜7dの一方の側面に対向して配置されている。また、第2の固定電極11a〜11dは、基板1側から突出するアンカー部12a、12b、12c、12dにより支持されており、梁構造体2Aの各可動電極(棒状部)7a〜7dの他方の側面に対向して配置されている。   Further, on the side where the movable electrodes 7a to 7d are formed, the first fixed electrodes 9a, 9b, 9c, 9d and the second fixed electrodes 11a, 11b, 11c, 11d are fixed to the upper surface of the substrate 1. Yes. The first fixed electrodes 9a to 9d are supported by anchor portions 10a, 10b, 10c, and 10d protruding from the substrate 1 side, and one side surface of each movable electrode (bar-shaped portion) 7a to 7d of the beam structure 2A. It is arranged to face. The second fixed electrodes 11a to 11d are supported by anchor portions 12a, 12b, 12c, and 12d protruding from the substrate 1, and the other of the movable electrodes (rod-like portions) 7a to 7d of the beam structure 2A. It is arrange | positioned facing the side surface.

同様に、可動電極8a〜8dが形成された側において、基板1の上面には、第1の固定電極13a、13b、13c、13dおよび第2の固定電極15a、15b、15c、15dが固定されている。第1の固定電極13a〜13dは、アンカー部14a、14b、14c、14dにより支持され、かつ梁構造体2Aの各可動電極(棒状部)8a〜8dの一方の側面に対向して配置されている。また、第2の固定電極15a〜15dは、基板1側から突出するアンカー部16a、16b、16c、16dにより支持されており、梁構造体2Aの各可動電極(棒状部)8a〜8dの他方の側面に対向して配置されている。   Similarly, on the side where the movable electrodes 8a to 8d are formed, the first fixed electrodes 13a, 13b, 13c, 13d and the second fixed electrodes 15a, 15b, 15c, 15d are fixed to the upper surface of the substrate 1. ing. The first fixed electrodes 13a to 13d are supported by the anchor portions 14a, 14b, 14c, and 14d, and are arranged to face one side surface of each movable electrode (rod-shaped portion) 8a to 8d of the beam structure 2A. Yes. The second fixed electrodes 15a to 15d are supported by anchor portions 16a, 16b, 16c, and 16d protruding from the substrate 1, and the other of the movable electrodes (rod-like portions) 8a to 8d of the beam structure 2A. It is arrange | positioned facing the side surface.

また、基板1の上面には、電極取出部27a、27b、27c、27dが形成され、電極取出部27a〜27dは基板1から突出するアンカー部28a、28b、28c、28dにより支持されている。基板1は、図2に示すようにシリコン基板30の上に、酸化膜31を介し、貼り合わせ用薄膜(ポリシリコン薄膜)32、絶縁膜(シリコン酸化膜)33、絶縁膜34、導電性薄膜(例えばリン等の不純物をドーピングしたポリシリコン薄膜)35、および絶縁膜36が積層され、導電性薄膜35が絶縁膜34、36の内部に埋め込まれた構造となっている。ここで、絶縁膜34、36は、後述する犠牲層エッチングを行う際のエッチング液で浸食されにくい薄膜で構成されている。例えば、エッチング液としてHF(フッ素水素酸)を用いる場合には、シリコン酸化膜に比べ浸食量が小さいシリコン窒化膜を、絶縁膜34、36として用いる。   Electrode extraction portions 27a, 27b, 27c, and 27d are formed on the upper surface of the substrate 1, and the electrode extraction portions 27a to 27d are supported by anchor portions 28a, 28b, 28c, and 28d that protrude from the substrate 1. As shown in FIG. 2, the substrate 1 has a thin film for bonding (polysilicon thin film) 32, an insulating film (silicon oxide film) 33, an insulating film 34, and a conductive thin film on a silicon substrate 30 through an oxide film 31. (For example, a polysilicon thin film doped with an impurity such as phosphorus) 35 and an insulating film 36 are stacked, and the conductive thin film 35 is embedded in the insulating films 34 and 36. Here, the insulating films 34 and 36 are formed of a thin film that is less likely to be eroded by an etching solution when performing sacrificial layer etching described later. For example, when HF (fluoric acid) is used as the etchant, a silicon nitride film having a smaller erosion amount than the silicon oxide film is used as the insulating films 34 and 36.

アンカー部3a、3bは、図2に示すように、導電性薄膜35で構成されており、この図2に示されない他のアンカー部3c、3d、10a〜10d、12a〜12d、14a〜14d、16a〜16d、28a〜28dも同様に、導電性薄膜35で構成されている。また、導電性薄膜35は、第1の固定電極9a〜9dと電極取出部27aの間、第1の固定電極13a〜13dと電極取出部27bの間、第2の固定電極11a〜11dと電極取出部27cの間、および第2の固定電極15a〜15dと電極取出部27dの間を、それぞれ電気的に接続する配線を形成するとともに、下部電極(静電気力相殺用固定電極)26を形成している。この下部電極26は、基板1の上面部における梁構造体2Aと対向する領域に形成されている。   As shown in FIG. 2, the anchor portions 3a and 3b are composed of a conductive thin film 35. Other anchor portions 3c, 3d, 10a to 10d, 12a to 12d, 14a to 14d, which are not shown in FIG. Similarly, 16 a to 16 d and 28 a to 28 d are also formed of the conductive thin film 35. In addition, the conductive thin film 35 is formed between the first fixed electrodes 9a to 9d and the electrode extraction part 27a, between the first fixed electrodes 13a to 13d and the electrode extraction part 27b, and between the second fixed electrodes 11a to 11d and the electrode. In addition to forming wirings that electrically connect between the extraction portions 27c and between the second fixed electrodes 15a to 15d and the electrode extraction portions 27d, a lower electrode (static force canceling fixed electrode) 26 is formed. ing. The lower electrode 26 is formed in a region facing the beam structure 2 </ b> A on the upper surface portion of the substrate 1.

また、図1、図2に示すように、電極取出部3aの上方には、アルミ薄膜よりなる電極パッド(ボンディングパッド)43が設けられている。また、電極取出部27a〜27dの上面には、アルミ薄膜よりなる電極パッド(ボンディングパッド)44a、44b、44c、44dがそれぞれ設けられている。上記した構成において、梁構造体2Aの可動電極7a〜7dと第1の固定電極9a〜9dの間に第1のコンデンサが、また梁構造体2Aの可動電極7a〜7dと第2の固定電極11a〜11dの間に第2のコンデンサがそれぞれ形成される。同様に、梁構造体2Aの可動電極8a〜8dと第1の固定電極13a〜13dの間に第1のコンデンサが、また梁構造体2Aの可動電極8a〜8dと第2の固定電極15a〜15dの間に第2のコンデンサがそれぞれ形成される。   As shown in FIGS. 1 and 2, an electrode pad (bonding pad) 43 made of an aluminum thin film is provided above the electrode extraction portion 3a. In addition, electrode pads (bonding pads) 44a, 44b, 44c, and 44d made of an aluminum thin film are provided on the upper surfaces of the electrode extraction portions 27a to 27d, respectively. In the configuration described above, the first capacitor is provided between the movable electrodes 7a to 7d and the first fixed electrodes 9a to 9d of the beam structure 2A, and the movable electrodes 7a to 7d and the second fixed electrode of the beam structure 2A. A second capacitor is formed between 11a to 11d. Similarly, a first capacitor is provided between the movable electrodes 8a to 8d and the first fixed electrodes 13a to 13d of the beam structure 2A, and the movable electrodes 8a to 8d and the second fixed electrodes 15a to 15a of the beam structure 2A. A second capacitor is formed between 15d.

そして、第1、第2のコンデンサの容量に基づき、図示しない制御回路によって、梁構造体2Aに作用する加速度が検出される。具体的には、可動電極と固定電極により2つの差動型静電容量を形成し、図12の回路により、加速度が検出される。また、本実施形態では、図1、図2に示すように、貼り合わせ用薄膜32の電位を固定するために、電位取出部50が形成され、この電位取出部50は基板1から突出するアンカー部51により支持されている。このアンカー部51も導電性薄膜35で構成されている。また、この電位取出部50が形成されている部位においてシリコン酸化膜33、絶縁膜34に開口部52が形成されており、その部分で貼り合わせ用薄膜32は、アンカー部51を介し電位取出部50に電気的に接続されている。また、電位取出部50の上方には、アルミ薄膜よりなる電極パッド(ボンディングパッド)53が設けられている。このことにより、貼り合わせ用薄膜32の電位を固定することができるため、寄生容量を低減し、センサ感度の減少を防止することができる。   Based on the capacities of the first and second capacitors, an acceleration acting on the beam structure 2A is detected by a control circuit (not shown). Specifically, two differential capacitances are formed by the movable electrode and the fixed electrode, and acceleration is detected by the circuit of FIG. In this embodiment, as shown in FIGS. 1 and 2, a potential extraction portion 50 is formed in order to fix the potential of the thin film 32 for bonding, and the potential extraction portion 50 is an anchor protruding from the substrate 1. Supported by the portion 51. The anchor portion 51 is also composed of the conductive thin film 35. In addition, an opening 52 is formed in the silicon oxide film 33 and the insulating film 34 at a portion where the potential extraction portion 50 is formed, and the bonding thin film 32 is connected to the potential extraction portion via the anchor portion 51 in that portion. 50 is electrically connected. Further, an electrode pad (bonding pad) 53 made of an aluminum thin film is provided above the potential extraction unit 50. As a result, the potential of the bonding thin film 32 can be fixed, so that parasitic capacitance can be reduced and sensor sensitivity can be prevented from decreasing.

次に、上記した半導体加速度センサの製造方法について、図1中のB−B断面を用いた工程図に従って説明する。まず、図3(a)に示すように、第1の半導体基板としての単結晶シリコン基板60を用意する。そして、トレンチエッチングによりシリコン基板60に溝61を形成する。この溝61は、梁構造体2Aと固定部2Bを画定するためのものである。   Next, a manufacturing method of the above-described semiconductor acceleration sensor will be described with reference to a process diagram using a BB cross section in FIG. First, as shown in FIG. 3A, a single crystal silicon substrate 60 as a first semiconductor substrate is prepared. Then, a trench 61 is formed in the silicon substrate 60 by trench etching. The groove 61 is for defining the beam structure 2A and the fixed portion 2B.

次に、図3(b)に示すように、犠牲層用薄膜としてのシリコン酸化膜62をCVD法などにより成膜し、さらにシリコン酸化膜62の表面を平坦化する。次に、図3(c)に示すように、シリコン酸化膜62に対しフォトリソグラフィを経て一部エッチングして凹部63を形成する。その後表面の凹凸を増大させるためと犠牲層エッチング時のエッチングストッパとするためにシリコン窒化膜64を成膜する。   Next, as shown in FIG. 3B, a silicon oxide film 62 as a sacrificial layer thin film is formed by CVD or the like, and the surface of the silicon oxide film 62 is planarized. Next, as shown in FIG. 3C, the silicon oxide film 62 is partially etched through photolithography to form a recess 63. Thereafter, a silicon nitride film 64 is formed to increase the unevenness of the surface and to serve as an etching stopper at the time of sacrifice layer etching.

そして図3(d)に示すように、シリコン酸化膜62とシリコン窒化膜64の積層体に対しフォトリソグラフィを経てドライエッチングなどによりアンカー部形成領域に開口部65a、65b、65c、65d、65eを形成する。この開口部65a〜65eは、梁構造体と下部電極とを接続するため、および固定電極および電極取出部と配線パターンとを接続するためのものである。   Then, as shown in FIG. 3D, openings 65a, 65b, 65c, 65d, and 65e are formed in the anchor portion formation region by dry etching or the like through photolithography on the stacked body of the silicon oxide film 62 and the silicon nitride film 64. Form. The openings 65a to 65e are for connecting the beam structure and the lower electrode, and for connecting the fixed electrode and the electrode extraction portion and the wiring pattern.

引き続き、図3(e)に示すように、開口部65a〜65eを含むシリコン窒化膜64の上にポリシリコン薄膜を成膜し、その後、リン拡散などにより不純物を導入し、さらに、フォトリソグラフィを経てアンカー部、配線、下部電極のパターン66a、66b、66c、66d、66e、66f、66gを形成する。このように、開口部65a〜65eを含むシリコン窒化膜64上の所定領域に導電性薄膜として不純物ドープトポリシリコン薄膜66(66a〜66g)を形成する。ポリシリコン薄膜の膜厚は1〜2μm程度である。   Subsequently, as shown in FIG. 3E, a polysilicon thin film is formed on the silicon nitride film 64 including the openings 65a to 65e, and then impurities are introduced by phosphorus diffusion or the like, and photolithography is performed. Then, anchor portions, wirings, and lower electrode patterns 66a, 66b, 66c, 66d, 66e, 66f, and 66g are formed. Thus, impurity doped polysilicon thin film 66 (66a-66g) is formed as a conductive thin film in a predetermined region on silicon nitride film 64 including openings 65a-65e. The thickness of the polysilicon thin film is about 1-2 μm.

この工程(開口部を含むシリコン窒化膜64上の所定領域に不純物ドープトポリシリコン66を形成する工程)において、ステッパの下部パターン分解能を満たす程度にポリシリコン薄膜66が薄い(1〜2μm)ので、ポリシリコン薄膜66の下でのシリコン窒化膜64の開口部65a〜65eの形状を透視することができ、フォトマスク合わせを正確に行うことができる。   In this step (the step of forming the impurity-doped polysilicon 66 in a predetermined region on the silicon nitride film 64 including the opening), the polysilicon thin film 66 is thin (1 to 2 μm) to the extent that the lower pattern resolution of the stepper is satisfied. The shapes of the openings 65a to 65e of the silicon nitride film 64 under the polysilicon thin film 66 can be seen through, and photomask alignment can be performed accurately.

そして図4(a)に示すように、ポリシリコン薄膜66およびシリコン窒化膜64の上にシリコン窒化膜67を成膜し、さらにその上にシリコン酸化膜68を成膜する。この後、図4(b)に示すように、フォトリソグラフィを経て、シリコン酸化膜68とシリコン窒化膜67に対し開口部69をドライエッチング等により形成する。   Then, as shown in FIG. 4A, a silicon nitride film 67 is formed on the polysilicon thin film 66 and the silicon nitride film 64, and a silicon oxide film 68 is further formed thereon. Thereafter, as shown in FIG. 4B, an opening 69 is formed in the silicon oxide film 68 and the silicon nitride film 67 by dry etching or the like through photolithography.

そして、図4(c)に示すように、開口部69を含むシリコン酸化膜68上に貼り合わせ用薄膜としてのポリシリコン薄膜70を成膜する。このポリコン薄膜70は開口部69によりポリシリコン薄膜66aに繋がっているため、これにより電気的にポリシリコン薄膜70の電位を取り出すことができる。次に、図4(d)に示すように、貼り合わせのためにポリシリコン薄膜70の表面を機械的研磨などにより平坦化し、ポリシリコン薄膜70上に貼り合わせを容易にするためにシリコン酸化膜71を成膜する。   Then, as shown in FIG. 4C, a polysilicon thin film 70 as a thin film for bonding is formed on the silicon oxide film 68 including the opening 69. Since the polysilicon thin film 70 is connected to the polysilicon thin film 66a through the opening 69, the potential of the polysilicon thin film 70 can be taken out electrically. Next, as shown in FIG. 4D, the surface of the polysilicon thin film 70 is flattened by mechanical polishing or the like for bonding, and a silicon oxide film is formed on the polysilicon thin film 70 for easy bonding. 71 is deposited.

次に、図4(e)に示すように、第2の半導体基板としての単結晶シリコン基板(支持基板)72を用意し、ポリシリコン薄膜70の表面とシリコン基板72とを貼り合わせる。そして、図5(a)に示すようにシリコン基板60、72を表裏逆にし、図5(b)に示すように、シリコン基板60側を機械的研磨などを行い薄膜化する。この際、溝61内のシリコン酸化膜62の層が出現するまで研磨を行う。このようにシリコン酸化膜62の層が出現するまで研磨を行うと、研磨における硬度が変化するため、研磨の終点を容易に検出することができる。   Next, as shown in FIG. 4E, a single crystal silicon substrate (supporting substrate) 72 as a second semiconductor substrate is prepared, and the surface of the polysilicon thin film 70 and the silicon substrate 72 are bonded together. Then, the silicon substrates 60 and 72 are turned upside down as shown in FIG. 5A, and as shown in FIG. 5B, the silicon substrate 60 side is thinned by mechanical polishing or the like. At this time, polishing is performed until a layer of the silicon oxide film 62 in the groove 61 appears. If polishing is performed until the layer of the silicon oxide film 62 appears in this way, the hardness in polishing changes, so that the end point of polishing can be easily detected.

この後、図5(c)に示すように、アルミ電極82を成膜・フォトリソグラフィを経て形成する。最後に、図5(d)に示すように、HF系のエッチング液によりシリコン酸化膜62をエッチング除去し、可動電極を有する梁構造を可動とする。つまり、エッチング液を用いた犠牲層エッチングにより所定領域のシリコン酸化膜62を除去してシリコン基板60を可動構造体とする。この際、エッチング後の乾燥の過程で可動部が基板に付着するのを防止するため、パラジクロロベンゼン等の昇華剤を用いる。   Thereafter, as shown in FIG. 5C, an aluminum electrode 82 is formed through film formation and photolithography. Finally, as shown in FIG. 5 (d), the silicon oxide film 62 is removed by etching with an HF-based etchant to make the beam structure having movable electrodes movable. That is, the silicon oxide film 62 in a predetermined region is removed by sacrificial layer etching using an etching solution, and the silicon substrate 60 is made a movable structure. At this time, a sublimation agent such as paradichlorobenzene is used to prevent the movable part from adhering to the substrate during the drying process after etching.

このようにして、埋込SOI基板を用い、配線パターンおよび下部電極を絶縁体分離により形成した半導体加速度センサを形成することができる。なお、上記した実施形態においては、犠牲層用薄膜としてシリコン酸化膜62を用い、導電性薄膜としてシリコン薄膜66を用いているから、犠牲層エッチング工程において、HF系エッチング液を用いた場合、シリコン酸化膜62はHFにて溶けるが、ポリシリコン薄膜66は溶けないので、HF系エッチング液の濃度や温度を正確に管理したり、エッチングの終了を正確に時間管理にて行う必要がなく、製造が容易になる。   In this way, it is possible to form a semiconductor acceleration sensor using an embedded SOI substrate and having a wiring pattern and a lower electrode formed by insulator separation. In the above-described embodiment, the silicon oxide film 62 is used as the sacrificial layer thin film and the silicon thin film 66 is used as the conductive thin film. Therefore, in the sacrificial layer etching step, silicon is used when an HF-based etchant is used. The oxide film 62 is melted by HF, but the polysilicon thin film 66 is not melted. Therefore, it is not necessary to accurately control the concentration and temperature of the HF-based etching solution or to accurately complete the etching by time management. Becomes easier.

なお、本第1実施形態においては、以下のような変形例も可能である。上記した製造方法においては、アンカー部の下にシリコン窒化膜67(図2におけるシリコン窒化膜34)を形成することによって、犠牲層エッチング時に上層側のシリコン窒化膜64(図2におけるシリコン窒化膜36)がオーバーエッチングされても、アンカー部が剥がれるのを防止することができる。但し、シリコン酸化膜68をなくすようにすれば、シリコン酸化膜64を省略することができる。この場合、ポリシリコン薄膜66にシリコン窒化膜67のみが形成されるので、開口部69における貼り合わせのためのポリシリコン薄膜70の段差が小さくなり、平坦化研磨を容易にすることができる。この場合の構造を図2に対比して図6に示す。   In the first embodiment, the following modifications are possible. In the manufacturing method described above, the silicon nitride film 67 (the silicon nitride film 34 in FIG. 2) is formed under the anchor portion, so that the upper silicon nitride film 64 (the silicon nitride film 36 in FIG. 2) is etched during the sacrificial layer etching. ) Can be prevented from peeling off even if overetching. However, if the silicon oxide film 68 is eliminated, the silicon oxide film 64 can be omitted. In this case, since only the silicon nitride film 67 is formed on the polysilicon thin film 66, the level difference of the polysilicon thin film 70 for bonding in the opening 69 is reduced, and planarization polishing can be facilitated. The structure in this case is shown in FIG. 6 in comparison with FIG.

また、本実施形態では、電極取出部3a、27a〜27d、電位取出部50の上面に電極パッド43、44a〜44d、53を設けるものを示したが、図7に示すように、センサチップの片側に電極パッド104〜108を設けるようにしてもよい。この場合、電極パッド104は、導電性薄膜35を用いた配線101によって梁構造体2Aと電気的に接続される。また、電極パッド105は、導電性薄膜35を用いた配線102によって固定電極9a〜9d、13a〜13dと電気的に接続され、電極パッド106は、導電性薄膜35を用いた配線103によって固定電極11a〜11d、15a〜15dと電気的に接続される。   In the present embodiment, the electrode pads 43, 44a to 44d, 53 are provided on the upper surfaces of the electrode extraction portions 3a, 27a to 27d and the potential extraction portion 50. However, as shown in FIG. The electrode pads 104 to 108 may be provided on one side. In this case, the electrode pad 104 is electrically connected to the beam structure 2 </ b> A by the wiring 101 using the conductive thin film 35. The electrode pad 105 is electrically connected to the fixed electrodes 9 a to 9 d and 13 a to 13 d by the wiring 102 using the conductive thin film 35, and the electrode pad 106 is fixed to the fixed electrode by the wiring 103 using the conductive thin film 35. 11a to 11d and 15a to 15d are electrically connected.

また、電極パッド107は、その下のアンカー部をなす導電性薄膜35を介し貼り合わせ用薄膜32と電気的に接続されており、電極パッド108は、表面側のシリコン基板の電位を固定するために設けられている。このように構成した場合、図に示すように、配線101と102が交差する箇所が生じる。このとき、図8(a)、(b)に示すように、その交差箇所を絶縁膜108で囲み、配線101を、シリコン基板をバイパスして形成する、すなわちシリコン基板を介した架設構造とすることが考えられる。なお、図8において(b)は(a)のC−C断面図である。このような構造とするためには、図3(a)の工程において配線が交差する箇所を囲むように溝を形成し、図3(b)の工程でその溝をシリコン酸化膜で埋め、図3(d)の工程で配線をバイパスさせるところに開口部を形成するようにすればよい。しかしながら、このような方法を用いると、余分な溝をシリコン基板に形成することになるため、エッチング液の進入等による断線や構造体の側壁加工精度に変化が生じる。   The electrode pad 107 is electrically connected to the bonding thin film 32 via the conductive thin film 35 forming the anchor portion below the electrode pad 107, and the electrode pad 108 is used to fix the potential of the silicon substrate on the surface side. Is provided. In the case of such a configuration, as shown in the figure, there are portions where the wirings 101 and 102 intersect. At this time, as shown in FIGS. 8A and 8B, the intersecting portion is surrounded by the insulating film 108, and the wiring 101 is formed by bypassing the silicon substrate, that is, a construction structure through the silicon substrate. It is possible. In addition, in FIG. 8, (b) is CC sectional drawing of (a). In order to obtain such a structure, a groove is formed so as to surround a portion where the wiring intersects in the step of FIG. 3A, and the groove is filled with a silicon oxide film in the step of FIG. An opening may be formed where the wiring is bypassed in the step 3 (d). However, when such a method is used, an extra groove is formed in the silicon substrate, so that disconnection due to the ingress of an etchant or the like, and the side wall processing accuracy of the structure change.

そこで、図9(a)、(b)に示すように、シリコン酸化膜33およびシリコン窒化膜34に開口部を設け、配線101を、貼り合わせ用薄膜32によりバイパスする形で形成すれば、上記したようにシリコン基板に余分な溝を形成する必要がないため、構造体の側壁加工精度の変化を抑えることができる。なお、図9において(b)は(a)のD−D断面図である。   Therefore, as shown in FIGS. 9A and 9B, if the silicon oxide film 33 and the silicon nitride film 34 are provided with openings and the wiring 101 is formed so as to be bypassed by the thin film 32 for bonding, As described above, since it is not necessary to form an extra groove in the silicon substrate, a change in the side wall processing accuracy of the structure can be suppressed. In addition, in FIG. 9, (b) is DD sectional drawing of (a).

(第2実施形態)
本第2実施形態に係る加速度センサを図10に示す。本センサの平面構成は上記図1と同じであり、図10は本センサを上記図2と同じ断面にて示したものである。本センサは上記第1実施形態を変形したものであり、上記第1実施形態と異なる点は酸化膜31を備えない点である。以下、この点について述べる。上記図2に対して酸化膜31が無い場合、貼り合わせ用薄膜32は、シリコン基板30と接合され電気的に接続されているものの、シリコン基板30がチップ化された後、実装された時にパッケージとシリコン基板30は、シリコン基板30裏面(図10の下側)にある自然酸化膜等の影響から非常に高い接触抵抗を持つと考えられる。
(Second Embodiment)
An acceleration sensor according to the second embodiment is shown in FIG. The planar configuration of this sensor is the same as that shown in FIG. 1, and FIG. 10 shows this sensor in the same cross section as that shown in FIG. This sensor is a modification of the first embodiment, and is different from the first embodiment in that the oxide film 31 is not provided. This point will be described below. When the oxide film 31 is not provided with respect to FIG. 2, the bonding thin film 32 is bonded and electrically connected to the silicon substrate 30, but the package is formed when the silicon substrate 30 is mounted after being formed into a chip. The silicon substrate 30 is considered to have a very high contact resistance due to the influence of a natural oxide film or the like on the back surface of the silicon substrate 30 (the lower side in FIG. 10).

そこで、本実施形態のように、酸化膜31が無い場合も、貼り合わせ用薄膜32の電位(及び接続されたシリコン基板30の電位)を取り出すことで、寄生容量を低減でき、センサ感度の低下を防止することができる。   Thus, as in the present embodiment, even when the oxide film 31 is not present, the parasitic capacitance can be reduced by taking out the potential of the bonding thin film 32 (and the potential of the connected silicon substrate 30), resulting in a decrease in sensor sensitivity. Can be prevented.

(第3実施形態)
上述した第1及び第2実施形態を含め、センサ構造に寄生する寄生容量について検討した。本第3実施形態は、この検討に基づいたものである。本実施形態では、可動電極と寄生容量を形成するセンサ構造の各部位について検証し、寄生容量の影響を排除する点をより詳細に説明する。
(Third embodiment)
Including the first and second embodiments described above, the parasitic capacitance parasitic on the sensor structure was examined. The third embodiment is based on this study. In this embodiment, each part of the sensor structure that forms the movable electrode and the parasitic capacitance is verified, and the point of eliminating the influence of the parasitic capacitance will be described in more detail.

図11は、上記両実施形態のセンサにおける寄生容量の等価回路を説明する説明図である。図11において、支持Si基板はシリコン基板30、素子形成膜は梁構造体2Aと固定電極9a〜9d、11a〜11d、13a〜13d、15a〜15d(つまりセンサ素子部)との外周に溝S1を介して位置する外周部201(図1及び図2参照)を示し、下部電極は上記の下部電極26を示し、ストッパとは図示されていないもので、可動電極7a〜7d、8a〜8dが過度に動くことを防止するものである。   FIG. 11 is an explanatory diagram for explaining an equivalent circuit of parasitic capacitance in the sensors of both the above embodiments. In FIG. 11, the supporting Si substrate is the silicon substrate 30, and the element forming film is the groove S1 on the outer periphery of the beam structure 2A and the fixed electrodes 9a to 9d, 11a to 11d, 13a to 13d, and 15a to 15d (that is, the sensor element portion). The lower electrode shows the lower electrode 26 and the stopper is not shown, and the movable electrodes 7a to 7d and 8a to 8d are shown in FIG. It is intended to prevent excessive movement.

ここで、外周部201は、図2に示す様に、第2の導電性薄膜35に固定された単結晶シリコン200からなり、単結晶シリコン200における固定部2Bの一部である。また、図11中、固定電極1は第1の固定電極9a〜9d、13a〜13dを示し、固定電極2は第2の固定電極11a〜11d、15a〜15dを示し、可動電極は可動電極7a〜7d、8a〜8dを示し、C1’、C2’は、各々上記第1のコンデンサの容量、第2のコンデンサの容量を示し、C1〜C15は各部位間に生ずる寄生容量である。これら寄生容量は、単に電極部だけでなく配線につくものも含まれている。   Here, as shown in FIG. 2, the outer peripheral portion 201 is made of single crystal silicon 200 fixed to the second conductive thin film 35, and is a part of the fixed portion 2 </ b> B in the single crystal silicon 200. In FIG. 11, the fixed electrode 1 indicates first fixed electrodes 9a to 9d and 13a to 13d, the fixed electrode 2 indicates second fixed electrodes 11a to 11d and 15a to 15d, and the movable electrode is the movable electrode 7a. ˜7d and 8a-8d, C1 ′ and C2 ′ denote the capacitance of the first capacitor and the capacitance of the second capacitor, respectively, and C1 to C15 are parasitic capacitances generated between the respective parts. These parasitic capacitances include not only the electrode part but also those attached to the wiring.

そして、上記両実施形態のセンサにおいては、可動電極と固定電極との間の容量変化を可動電極からの出力として得るものであるが、その検出原理について、図12を用いて説明する。なお、図12においても、固定電極1、固定電極2、可動電極、C1’、C2’は、上記図11と同様に定義されている。図12に示す検出回路はスイッチトキャパシタ回路と呼ばれる回路であり、初めキャパシタCfをスイッチSWにより短絡しておく。このとき、固定電極1、2に印加する電圧は、それぞれVと0ボルトであり、可動電極はOPアンプ(図12中、OPAで図示)によりV/2が印加されている。次に、スイッチSWをオフとした後に固定電極1、2に印加する電圧を反転させると固定電極1、2と可動電極間の電荷のバランスが変化し、その変化量がキャパシタCfにチャージされる。このときのキャパシタCfの値が容量変化として電圧に変換されて出力される。   And in the sensor of both the said embodiment, the capacitance change between a movable electrode and a fixed electrode is obtained as an output from a movable electrode, The detection principle is demonstrated using FIG. In FIG. 12, the fixed electrode 1, the fixed electrode 2, the movable electrode, C1 ', and C2' are defined in the same manner as in FIG. The detection circuit shown in FIG. 12 is a circuit called a switched capacitor circuit. First, the capacitor Cf is short-circuited by the switch SW. At this time, voltages applied to the fixed electrodes 1 and 2 are V and 0 volts, respectively, and V / 2 is applied to the movable electrode by an OP amplifier (shown as OPA in FIG. 12). Next, when the voltage applied to the fixed electrodes 1 and 2 is reversed after the switch SW is turned off, the balance of charges between the fixed electrodes 1 and 2 and the movable electrode changes, and the amount of change is charged in the capacitor Cf. . The value of the capacitor Cf at this time is converted into a voltage as a capacitance change and output.

従って、図11に示す様に、可動電極に対して生ずる寄生容量C1〜C10及びC12のうち、電位が固定されていない寄生容量が出力に影響する。具体的には電位変動により寄生容量にチャージされる電荷量が変化するため、その影響でキャパシタCfにチャージされる電荷量が変動し、出力が変動してしまう。このとき、可動電極と寄生容量を形成する部位のうち、下部電極は可動電極が基板1に貼り付かないことを目的とし、また、ストッパも可動電極の可動範囲を規制するものであり、可動電極と接触の可能性があるため、接触した際にも可動電極が貼り付くことを防止することを目的としており、これらストッパ、下部電極は可動電極と同じ電位が与えられている。従って、寄生容量C4、C12のチャージ量は変化しないため出力に影響しない。   Accordingly, as shown in FIG. 11, among the parasitic capacitances C1 to C10 and C12 generated for the movable electrode, the parasitic capacitance whose potential is not fixed affects the output. Specifically, since the amount of charge charged to the parasitic capacitance changes due to potential fluctuation, the amount of charge charged to the capacitor Cf fluctuates due to the influence, and the output fluctuates. At this time, the lower electrode of the part forming the parasitic capacitance with the movable electrode is intended to prevent the movable electrode from sticking to the substrate 1, and the stopper also restricts the movable range of the movable electrode. Therefore, the purpose is to prevent the movable electrode from sticking even when contact is made, and the stopper and the lower electrode are given the same potential as the movable electrode. Accordingly, the amount of charge of the parasitic capacitors C4 and C12 does not change, so the output is not affected.

また、固定電極と可動電極の配線間に形成される寄生容量C5、C6、C8も固定電極に所定電位が印加されるものであるため、出力には影響がない。従って、残りの寄生容量、すなわち、貼合Poly−Si(貼り合わせ用薄膜32)と素子形成膜(外周部201)とが可動電極と形成する寄生容量C1、C7、C10及びC2、C3、C9が、出力に影響する。   In addition, the parasitic capacitances C5, C6, and C8 formed between the wirings of the fixed electrode and the movable electrode have no influence on the output because a predetermined potential is applied to the fixed electrode. Therefore, the remaining parasitic capacitances, that is, parasitic capacitances C1, C7, C10 and C2, C3, C9 formed by the bonded Poly-Si (the bonding thin film 32) and the element forming film (the outer peripheral portion 201) with the movable electrode. Affects the output.

上記第1及び第2実施形態では、これら寄生容量のうち、寄生容量C1、C7、C10の影響をなくすべく、貼合Poly−Siの電位を固定するようにしたものである。本第3実施形態では、素子形成膜(外周部201)の電位を固定するようにして、寄生容量の影響をなくすようにしたことを特徴としている。素子形成膜即ち外周部201と可動電極とで形成される寄生容量は、主に、上記図1に示す梁部4、5に空隙S1を介して隣接する領域にて形成される。この空隙S1は10μm以下のオーダーである。空隙S1の間隔が狭いことにより、寄生容量の影響が大きくでるようになる。   In the said 1st and 2nd embodiment, in order to eliminate the influence of parasitic capacitance C1, C7, C10 among these parasitic capacitances, the electric potential of bonding Poly-Si is fixed. The third embodiment is characterized in that the influence of parasitic capacitance is eliminated by fixing the potential of the element formation film (outer peripheral portion 201). Parasitic capacitance formed by the element forming film, that is, the outer peripheral portion 201 and the movable electrode is mainly formed in a region adjacent to the beam portions 4 and 5 shown in FIG. The gap S1 is on the order of 10 μm or less. Since the gap S1 is narrow, the influence of parasitic capacitance is increased.

そこで、上記図1及び図2に示す様に、外周部201に、外周部201の電位を固定する手段としてのパッド202を設ける。このパッド202に図示しない制御回路から電圧を印加し、外周部201の電位(素子形成膜電位)を固定することで、外周部201と可動電極とで形成される寄生容量のチャージ量変化がなくなり、その寄生容量による出力電圧の変動を抑制することができる。なお、パッド202はアルミ薄膜等よりなるものとできる。   Therefore, as shown in FIGS. 1 and 2, a pad 202 is provided on the outer peripheral portion 201 as a means for fixing the potential of the outer peripheral portion 201. By applying a voltage to the pad 202 from a control circuit (not shown) and fixing the potential of the outer peripheral portion 201 (element formation film potential), there is no change in the charge amount of the parasitic capacitance formed by the outer peripheral portion 201 and the movable electrode. The fluctuation of the output voltage due to the parasitic capacitance can be suppressed. The pad 202 can be made of an aluminum thin film or the like.

尚、当然ではあるが、より好ましい形態として、本実施形態にて説明した外周部201の電位を取ることと、上記第1及び第2実施形態にて説明した貼り合わせ用薄膜32の電位を取ることを同時に実施することで、寄生容量の影響を十分排除できる。また、さらに好ましい形態として、外周部201あるいは貼り合わせ用薄膜32の固定する電位としては、可動電極7a〜7d、8a〜8dに印加される電位、つまり図12に示すOPアンプの非反転入力端子に印加されているV/2を印加することが望まれる。それは、外周部201や貼り合わせ用薄膜32が可動電極と同電位であれば寄生容量に電荷がチャージアップしないため、出力への電荷変動の影響により十分に排除できるためである。なお、OPアンプの非反転入力端子印加電圧は0〜Vの間であれば良い。   Of course, as a more preferable mode, the potential of the outer peripheral portion 201 described in the present embodiment and the potential of the bonding thin film 32 described in the first and second embodiments are taken. By implementing this simultaneously, the influence of parasitic capacitance can be sufficiently eliminated. Further, as a more preferable form, the potential fixed to the outer peripheral portion 201 or the thin film for bonding 32 is the potential applied to the movable electrodes 7a to 7d, 8a to 8d, that is, the non-inverting input terminal of the OP amplifier shown in FIG. It is desirable to apply V / 2 applied to the. This is because if the outer peripheral portion 201 and the bonding thin film 32 have the same potential as the movable electrode, the charge is not charged up to the parasitic capacitance, and can be sufficiently eliminated due to the influence of charge fluctuations on the output. Note that the non-inverting input terminal applied voltage of the OP amplifier may be between 0 and V.

(第4実施形態)
上記第3実施形態では、主として、外周部の電位を固定する手段(以下、外周部電位固定手段という)を設けることについて述べたが、本実施形態は、この外周部電位固定手段を、上記実施形態とは異なる構成を有する加速度センサ、即ち、SOIウエハを用いた容量式加速度センサに適用したものである。
(Fourth embodiment)
In the third embodiment, the provision of means for fixing the potential of the outer peripheral portion (hereinafter referred to as outer peripheral portion potential fixing means) has been described. However, in the present embodiment, the outer peripheral portion potential fixing means is provided as described above. The present invention is applied to an acceleration sensor having a configuration different from the form, that is, a capacitive acceleration sensor using an SOI wafer.

ここで、この種の考えられる加速度センサJ1を図13に示す。図13において、(a)は平面図、(b)は(a)中のA−A断面図、(c)は(a)中のB−B断面図である。このセンサJ1は、支持用基板としての第1のシリコン基板301と素子形成膜としての第2のシリコン基板302とがSiO2 からなる絶縁膜303を介して貼り合わされてなるSOIウェハ300を加工したものである。   Here, this kind of possible acceleration sensor J1 is shown in FIG. In FIG. 13, (a) is a plan view, (b) is a cross-sectional view taken along the line AA in (a), and (c) is a cross-sectional view taken along the line BB in (a). This sensor J1 is obtained by processing an SOI wafer 300 in which a first silicon substrate 301 as a supporting substrate and a second silicon substrate 302 as an element forming film are bonded together via an insulating film 303 made of SiO2. It is.

そして、上記実施形態と同様、第2のシリコン基板(素子形成膜)302において、可動電極304、305、固定電極306、307、アンカー部308、309、固定電極に対して電位を印加するパッド310、311、可動電極からの出力を取り出すパッド312、及び各配線(導体部)310a、311a等のセンサ構造に必要な構造、即ちセンサ素子部が形成され、このセンサ素子部の外周には溝S2を介して外周部313が存在する。   Similarly to the above-described embodiment, in the second silicon substrate (element formation film) 302, the movable electrodes 304 and 305, the fixed electrodes 306 and 307, the anchor portions 308 and 309, and the pad 310 that applies a potential to the fixed electrodes. 311, a pad 312 for taking out the output from the movable electrode, and structures necessary for the sensor structure such as each wiring (conductor portion) 310 a, 311 a, that is, a sensor element portion is formed. An outer peripheral portion 313 exists through the.

具体的には、2箇所のアンカー部308、309が、第1のシリコン基板301に絶縁膜303を介して支持されている。各アンカー部308、309には折り曲げ形状の梁314、315が懸架されている。さらに各梁314、315の間にはこれら各梁314、315に接続された長方形状の質量部316が存在している。   Specifically, two anchor portions 308 and 309 are supported on the first silicon substrate 301 via the insulating film 303. Bending beams 314 and 315 are suspended from the anchor portions 308 and 309, respectively. Further, a rectangular mass portion 316 connected to each of the beams 314 and 315 exists between the beams 314 and 315.

この質量部316から両側に棒状の可動電極304、305が伸びており、各可動電極304、305には、それぞれ固定電極306、307が対向して配置されている。ここで、図13中、質量部316の左側において互いに対向する可動電極304及び固定電極306により第1の容量検出部が構成され、質量部316の右側において互いに対向する可動電極305及び固定電極307により第2の容量検出部が構成される。つまり、本実施形態では、センサ素子部は2個の容量検出部を有する。   Rod-shaped movable electrodes 304 and 305 extend on both sides from the mass portion 316, and fixed electrodes 306 and 307 are arranged to face the movable electrodes 304 and 305, respectively. Here, in FIG. 13, the first capacitance detection unit is configured by the movable electrode 304 and the fixed electrode 306 facing each other on the left side of the mass unit 316, and the movable electrode 305 and the fixed electrode 307 facing each other on the right side of the mass unit 316. Thus, the second capacitance detection unit is configured. That is, in the present embodiment, the sensor element unit has two capacitance detection units.

そして、本実施形態においても、上記実施形態と同様、可動電極304、305、梁314、315及び質量部316により、可動部としての梁構造体2Aが構成される。また、可動電極304、305はアンカー部309を介して可動電極パッド312に電気的に接続され、固定電極306は配線310aを介して固定電極パッド310に電気的に接続され、固定電極307は配線311aを介して固定電極パッド311に電気的に接続されている。   Also in the present embodiment, similarly to the above-described embodiment, the movable electrodes 304 and 305, the beams 314 and 315, and the mass portion 316 constitute a beam structure 2A as a movable portion. The movable electrodes 304 and 305 are electrically connected to the movable electrode pad 312 via the anchor portion 309, the fixed electrode 306 is electrically connected to the fixed electrode pad 310 via the wiring 310a, and the fixed electrode 307 is connected to the wiring. It is electrically connected to the fixed electrode pad 311 via 311a.

また、第1のシリコン基板301及び絶縁膜303は、その内周部が除去された空洞部300aを有する。図13にて示す様に、この空洞部300aは、可動電極304、305及び質量部316の下部、及び、固定電極306、307が可動電極と重なる領域の下部に形成されている。なお、図13(a)にて破線で示す枠は第1のシリコン基板301の開口部を示す。   Further, the first silicon substrate 301 and the insulating film 303 have a cavity portion 300a from which the inner peripheral portion is removed. As shown in FIG. 13, the cavity 300a is formed below the movable electrodes 304 and 305 and the mass portion 316, and below the region where the fixed electrodes 306 and 307 overlap the movable electrode. Note that a frame indicated by a broken line in FIG. 13A indicates an opening of the first silicon substrate 301.

このセンサJ1に対して、基板301の水平面方向に加速度が印加されると、質量部316が同じ水平方向に変位する。変位量は、質量部316の質量と梁314、315の復元力、各電極間の静電引力で決定される。変位量は容量の変化となるため、上記容量検出部における電極間の電荷量が変化することで、上記実施形態と同様、加速度を検出することができる。   When acceleration is applied to the sensor J1 in the horizontal plane direction of the substrate 301, the mass unit 316 is displaced in the same horizontal direction. The amount of displacement is determined by the mass of the mass portion 316, the restoring force of the beams 314 and 315, and the electrostatic attractive force between the electrodes. Since the displacement amount is a change in capacitance, the acceleration can be detected by changing the amount of charge between the electrodes in the capacitance detection unit, as in the above embodiment.

尚、このようなセンサ構造の製造方法としては、SOIウェハ300における第2のシリコン基板302の表面からドライエッチング等によりエッチングを施し、可動電極、固定電極、パッド等を作成し、その後、第1のシリコン基板301側からKOH等のアルカリ溶液により異方性エッチングを施し、可動電極、固定電極が固定されている絶縁膜303をエッチング除去し、可動電極を含む梁構造体2Aを可動状態とすることで形成できる。   In addition, as a manufacturing method of such a sensor structure, etching is performed from the surface of the second silicon substrate 302 in the SOI wafer 300 by dry etching or the like to create a movable electrode, a fixed electrode, a pad, and the like. The silicon substrate 301 side is anisotropically etched with an alkaline solution such as KOH, and the insulating film 303 to which the movable electrode and the fixed electrode are fixed is removed by etching, so that the beam structure 2A including the movable electrode is made movable. Can be formed.

ところで、上記のように、この加速度センサJ1においては、空洞部300aが存在するため、支持用基板としての第1のシリコン基板301が可動電極や固定電極の下部には存在していない。従って、可動電極、固定電極の下部に貼り合わせ用薄膜が存在しないため、上記実施形態にて説明してきた貼り合わせ用薄膜32と可動電極とで形成されたような寄生容量は存在しない。   As described above, in the acceleration sensor J1, since the cavity 300a exists, the first silicon substrate 301 as a support substrate does not exist below the movable electrode and the fixed electrode. Therefore, since the bonding thin film does not exist below the movable electrode and the fixed electrode, there is no parasitic capacitance as formed by the bonding thin film 32 and the movable electrode described in the above embodiment.

しかしながら、このSOI基板を用いた容量式加速度センサJ1の場合も、電極以外の部分については、電位が固定されていない(フローティング)状態のままであり、可動電極、固定電極間の容量検出部の容量以外に、外周部313による寄生容量が存在する。そのため、この寄生容量に蓄積される電荷を制御しないと、容量のカップリングにより、容量検出部の容量の電荷が変動し、精度よく加速度を検出できなかったり、出力電圧が変動するといった不具合が生じる。   However, even in the case of the capacitive acceleration sensor J1 using this SOI substrate, the potential is not fixed (floating) in the portions other than the electrodes, and the capacitance detection unit between the movable electrode and the fixed electrode remains in the state. In addition to the capacitance, there is a parasitic capacitance due to the outer peripheral portion 313. Therefore, unless the charge accumulated in the parasitic capacitance is controlled, the capacitance of the capacitance of the capacitance detection unit fluctuates due to the coupling of the capacitance, so that the acceleration cannot be detected accurately or the output voltage fluctuates. .

この不具合について、図14を用いて具体的に説明する。図14は、図13に示す加速度センサJ1における等価回路を示す説明図である。図14中、固定電極1は固定電極306側、固定電極2は固定電極307側、可動電極は可動電極304、305を示し、固定電極と可動電極間の容量(容量検出部の容量)はC1’、C2’で示し、R1〜R5は各部の抵抗値を示す。この容量C1’、C2’が加速度により変化することになる。   This defect will be specifically described with reference to FIG. FIG. 14 is an explanatory diagram showing an equivalent circuit in the acceleration sensor J1 shown in FIG. In FIG. 14, the fixed electrode 1 indicates the fixed electrode 306 side, the fixed electrode 2 indicates the fixed electrode 307 side, the movable electrode indicates the movable electrodes 304 and 305, and the capacitance between the fixed electrode and the movable electrode (capacitance of the capacitance detection unit) is C1. ', C2', and R1 to R5 indicate resistance values of the respective parts. The capacitances C1 'and C2' are changed by acceleration.

このSOIウェハを用いた構造の場合、CK1、CK2、CK3の記号で示したような外周部313による寄生容量が存在する。よって、この寄生容量CK1〜CK3の電荷が変動しないようにする必要がある。しかし、従来構造では、寄生容量の片方の電位(つまり外周部313の電位)がフローティングの為、寄生容量CK1〜CK3に蓄積される電荷が外乱により変化し出力に影響を与えることが判明した。   In the case of the structure using the SOI wafer, there is a parasitic capacitance due to the outer peripheral portion 313 as indicated by symbols CK1, CK2, and CK3. Therefore, it is necessary to prevent the charges of the parasitic capacitors CK1 to CK3 from fluctuating. However, in the conventional structure, since one potential of the parasitic capacitance (that is, the potential of the outer peripheral portion 313) is floating, it has been found that the charges accumulated in the parasitic capacitances CK1 to CK3 change due to disturbance and affect the output.

従って、上記のSOIウェハを用いた容量式加速度センサJ1においては、外周部313と可動及び固定電極304〜307との間にて形成される寄生容量にのみ着目し、上述の実施形態のように外周部313の電位を固定すればよいこととなる。本第4実施形態では、外周部電位固定手段を用いた種々の例を示すものである。   Therefore, in the capacitive acceleration sensor J1 using the SOI wafer, attention is paid only to the parasitic capacitance formed between the outer peripheral portion 313 and the movable and fixed electrodes 304 to 307, as in the above-described embodiment. What is necessary is just to fix the electric potential of the outer peripheral part 313. In the fourth embodiment, various examples using the peripheral portion potential fixing means are shown.

なお、以下に示す各例は、上記の加速度センサJ1を変形したものであり、これと異なる部分について述べ、同一部分には図中、同一符号を付して説明を省略することとする。また、以下に示す各図においては、図13と同様、(a)は平面図、(b)は(a)中のA−A断面図、(c)は(a)中のB−B断面図を示す。   In addition, each example shown below deform | transforms said acceleration sensor J1, A different part is described, The same code | symbol is attached | subjected to the same part in a figure, and description is abbreviate | omitted. Moreover, in each figure shown below, like FIG. 13, (a) is a top view, (b) is an AA sectional view in (a), (c) is a BB section in (a). The figure is shown.

図15(a)、(b)、(c)に本実施形態の第1の例としての加速度センサの構成を示し、図16にこの加速度センサにおける等価回路を示す。この加速度センサは、素子形成膜としての第2のシリコン基板302における外周部313に、外周部313の電位を固定する手段としてのパッド350、351が形成されている。このパッド350、351も上記実施形態と同様、例えばアルミ薄膜等から構成することができる。   FIGS. 15A, 15B, and 15C show the configuration of an acceleration sensor as a first example of the present embodiment, and FIG. 16 shows an equivalent circuit in the acceleration sensor. In this acceleration sensor, pads 350 and 351 as means for fixing the potential of the outer peripheral portion 313 are formed on the outer peripheral portion 313 of the second silicon substrate 302 as an element forming film. The pads 350 and 351 can be made of, for example, an aluminum thin film as in the above embodiment.

このパッド350、351により、上記実施形態と同様にして、外周部313の電位(素子形成膜電位)が固定されるため、寄生容量CK1〜CK3はある電位で固定され、外乱ノイズの影響を受け難くできる。ここで、パッド350、351は、2つの容量検出部の各々に対応して設けられている。2つの容量検出部のうち、固定電極306側を第1の容量検出部、固定電極307側を第2の容量検出部とする。パッド350は、外周部313と第1の容量検出部との間の寄生容量CK1、CK3について、パッド351は、外周部313と第2の容量検出部との間の寄生容量CK2、CK3について、それぞれ寄生容量を低減する。   The pads 350 and 351 fix the potential of the outer peripheral portion 313 (element formation film potential) in the same manner as in the above embodiment, so that the parasitic capacitances CK1 to CK3 are fixed at a certain potential and affected by disturbance noise. It can be difficult. Here, the pads 350 and 351 are provided corresponding to each of the two capacitance detection units. Of the two capacitance detection units, the fixed electrode 306 side is defined as a first capacitance detection unit, and the fixed electrode 307 side is defined as a second capacitance detection unit. The pad 350 is for parasitic capacitances CK1 and CK3 between the outer periphery 313 and the first capacitance detection unit, and the pad 351 is for parasitic capacitances CK2 and CK3 between the outer periphery 313 and the second capacitance detection unit. Each reduces the parasitic capacitance.

このように、外周部電位固定手段としてのパッドが個々の容量検出部に対応して設けられているため、個々の容量検出部に任意の電位を付与でき、各容量検出部に合わせて寄生容量に溜まる電荷を制御できる。即ち、各容量検出部に発生するオフセットをより効率良く制御できる。また、本例では、2つの容量検出部は略同レベルの大きさの容量変化を伴うようになっている。このことは、具体的には、図16に示す各容量検出部の容量C1’とC2’の容量変化の大きさが同じとなるように、梁構造(例えば梁の形状や各電極の数等)を設定することで可能である。   As described above, since the pad as the peripheral portion potential fixing means is provided corresponding to each capacitance detection unit, an arbitrary potential can be applied to each capacitance detection unit, and the parasitic capacitance is adapted to each capacitance detection unit. The electric charge which accumulates in can be controlled. That is, the offset generated in each capacitance detection unit can be controlled more efficiently. Further, in this example, the two capacitance detection units are accompanied by capacitance changes of approximately the same level. Specifically, this means that the beam structure (for example, the shape of the beam, the number of electrodes, etc.) is set so that the capacitance changes of the capacitances C1 ′ and C2 ′ of the capacitance detection units shown in FIG. ) Is possible.

そして、第1の容量検出部(304、306)とこれに対応するパッド350との距離、および、第2の容量検出部(305、307)とこれに対応するパッド351との距離は略同じとしており、第1の容量検出部及び第2の容量検出部に対応する各々のパッド350、351に印加する電圧を同じにできる。つまり、固定電極1との寄生容量(CK1)に印加される電圧と固定電極2との寄生容量(CK2)に印加される電圧を等しくすることができる。   The distance between the first capacitance detection unit (304, 306) and the corresponding pad 350 and the distance between the second capacitance detection unit (305, 307) and the corresponding pad 351 are substantially the same. The voltages applied to the pads 350 and 351 corresponding to the first capacitance detection unit and the second capacitance detection unit can be made the same. That is, the voltage applied to the parasitic capacitance (CK1) with the fixed electrode 1 and the voltage applied to the parasitic capacitance (CK2) with the fixed electrode 2 can be made equal.

具体的には、各パッド350、351は、図15に示す様に、第1の容量検出部と第2の容量検出部とを結ぶ線と直交する対称軸(図示例ではセンサチップの中心線B−Bに相当)に対し、左右対称に配置されている。左右対称でない場合、図16においてR4とR5が異なることになる。よって、寄生容量CK1とCK2に印加される電圧が異なることになり、オフセット電圧に影響を与える。   Specifically, as shown in FIG. 15, each pad 350, 351 has an axis of symmetry perpendicular to the line connecting the first capacitance detection unit and the second capacitance detection unit (in the example shown, the center line of the sensor chip). (Corresponding to B-B). If it is not symmetrical, R4 and R5 are different in FIG. Therefore, the voltages applied to the parasitic capacitors CK1 and CK2 are different, which affects the offset voltage.

また、本例のセンサ素子部においては、各々の容量検出部毎に、容量変化を引き出すためのパッドとしての固定電極パッド310、311を設け、各々の容量検出部と各々のパッド310、311とを電気的に接続する導体部としての配線310a、311aとが備えられている。ここにおいて、各々の配線310a、311aの抵抗値を略同じとし、且つ、各々の配線310a、311aの周囲に位置する溝S2を、例えば溝の幅や深さ等を調整することにより略同じ容積で形成している。   Further, in the sensor element unit of this example, fixed electrode pads 310 and 311 are provided as pads for extracting a capacitance change for each capacitance detection unit, and each capacitance detection unit and each pad 310 and 311 are provided. Wirings 310a and 311a are provided as conductors that electrically connect the two. Here, the resistance values of the respective wirings 310a and 311a are made substantially the same, and the grooves S2 positioned around the respective wirings 310a and 311a are made to have substantially the same volume by adjusting, for example, the width and depth of the grooves. It is formed with.

このように、各々の配線310a、311aの周囲に位置する溝S2の容積を略同じとすることで、図16に示す寄生容量CK1とCK2を略同じとし、且つ抵抗値R1とR2を略同じとでき、オフセットを発生しにくい構造とできる上、各パッド350、351に印加する電圧を同じとできるため、センサの制御が容易となる。   In this way, by making the volumes of the grooves S2 positioned around the respective wirings 310a and 311a substantially the same, the parasitic capacitances CK1 and CK2 shown in FIG. 16 are made substantially the same, and the resistance values R1 and R2 are made almost the same. In addition, the structure in which the offset is hardly generated can be obtained, and the voltage applied to each of the pads 350 and 351 can be the same, so that the sensor can be easily controlled.

次に、本実施形態の第2の例を図17(a)、(b)、(c)に示す。本例の加速度センサにおいては、外周部電位固定手段としてのパッド352が1つであり、このパッド352が、上記対称軸(図示例ではセンサチップの中心線B−Bに相当)上に配置されていることが特徴である。パッド352を該対称軸上に配置したため、上記図15に示す第1の例と比べて以下の利点がある。   Next, the 2nd example of this embodiment is shown to Fig.17 (a), (b), (c). In the acceleration sensor of this example, there is one pad 352 as an outer peripheral portion potential fixing means, and this pad 352 is arranged on the above-mentioned axis of symmetry (corresponding to the center line BB of the sensor chip in the illustrated example). It is a feature. Since the pad 352 is arranged on the axis of symmetry, the following advantages are obtained as compared with the first example shown in FIG.

上記第1の例では回路チップ(制御回路)とのワイヤボンド配線数がパッド310〜312、350及び351に対応して5本であるのに対し、本第2の例ではパッド310〜312及び352に対応して4本になり、製造上の作業時間が短縮される。また、本例では外周部電位固定手段としてのパッド352が一つであるため、外周部313の電位が安定しやすい。第1の例の場合、外周部電位固定手段としてのパッド350、351が2箇所存在するため、この2箇所で微小な電位差が生じると、この間で電流が発生し、外周部313の電位が変動する。   In the first example, the number of wire bond wires to the circuit chip (control circuit) is five corresponding to the pads 310 to 312, 350 and 351, whereas in the second example, the pads 310 to 312 and Corresponding to 352, the number is four, and the manufacturing work time is shortened. Further, in this example, since there is one pad 352 as the outer peripheral portion potential fixing means, the potential of the outer peripheral portion 313 is likely to be stabilized. In the case of the first example, since there are two pads 350 and 351 as the peripheral portion potential fixing means, if a small potential difference occurs between these two portions, a current is generated between them, and the potential of the peripheral portion 313 fluctuates. To do.

次に、この第2の例の変形として本実施形態の第3の例を図18(a)、(b)、(c)に示す。この加速度センサでは、外周部313において、外周部電位固定手段としてのパッド352よりも外縁側に絶縁溝360を形成し、絶縁溝360の外縁側と内縁側とを絶縁するようにしたことを特徴としている。それによって、パッド352により固定された外周部313の電位は、外周部313のうち絶縁溝360よりも外縁側には印加されない。よって、外周部313の外縁側即ちセンサの外周側面に、Siのかすや導電性の物質等が付着しても、上記固定された外周部313の電位は、絶縁溝360よりも外縁側を伝わって支持用基板301側へリーク電流を発生させないので、変動しないという効果がある。   Next, as a modification of the second example, a third example of this embodiment is shown in FIGS. 18 (a), 18 (b), and 18 (c). In this acceleration sensor, an insulating groove 360 is formed on the outer peripheral side of the outer peripheral portion 313 on the outer edge side of the pad 352 as the outer peripheral portion potential fixing means, and the outer edge side and the inner edge side of the insulating groove 360 are insulated. It is said. Accordingly, the potential of the outer peripheral portion 313 fixed by the pad 352 is not applied to the outer peripheral side of the outer peripheral portion 313 with respect to the insulating groove 360. Therefore, even if Si debris or a conductive substance adheres to the outer edge side of the outer peripheral portion 313, that is, the outer peripheral side surface of the sensor, the potential of the fixed outer peripheral portion 313 is transmitted to the outer edge side from the insulating groove 360. As a result, no leakage current is generated on the support substrate 301 side.

また、この加速度センサは、ウェハ内に複数個の単位で形成された後、ダイシングカットにより、チップ単位に切断されるのであるが、このセンサチップ外周の絶縁溝360の効果として、ウエハをチップに切断する時のブレードの位置合わせマークとして使用できる。更にダイシングカット時のチッピングの進行を止めることができる。   The acceleration sensor is formed in a plurality of units in the wafer and then cut into chips by dicing cut. The effect of the insulating groove 360 on the outer periphery of the sensor chip is to make the wafer into a chip. It can be used as a blade alignment mark when cutting. Further, the progress of chipping during dicing cut can be stopped.

なお、この絶縁溝360は、一本のみならず、複数溝でも同様の効果が得られる。また、上記第1及び第2の例及び上記第1〜第3実施形態に述べた加速度センサに適用することも可能である。また第2の例において、図17(b)、(c)に示す第1のシリコン基板301の幅、即ちセンサチップにおけるフレーム幅F1、F2、F3、F4を同じとすれば、センサチップに発生する温度変化による歪みが均一となり、温度特性が安定する効果がある。このことは、上記第1及び第3の例でも同様である。   In addition, the same effect is acquired not only by this insulation groove | channel 360 but by multiple grooves. The present invention can also be applied to the acceleration sensors described in the first and second examples and the first to third embodiments. Further, in the second example, if the width of the first silicon substrate 301 shown in FIGS. 17B and 17C, that is, the frame widths F1, F2, F3, and F4 in the sensor chip are the same, it occurs in the sensor chip. The distortion due to the temperature change becomes uniform, and the temperature characteristic is stabilized. The same applies to the first and third examples.

また、図19に示す本実施形態の第4の例のように、可動部(梁構造体)の下に支持用基板としての第1のシリコン基板301が存在したものであっても、本実施形態の各例は適用可能であり、同様な効果が得られる。なお、図19は、上記図15、17、18の(b)に対応した断面を示す。また、本実施形態においても、上記第3実施形態にて述べたように、外周部電位固定手段としてのパッド350〜352に印加する電圧を可動電極と同じとし、外周部313の電位を可動電極と同電位とすることが好ましい。   Further, as in the fourth example of the present embodiment shown in FIG. 19, even if the first silicon substrate 301 as the supporting substrate is present under the movable portion (beam structure), the present embodiment is implemented. Each example of the form is applicable, and the same effect can be obtained. FIG. 19 shows a cross section corresponding to (b) of FIGS. Also in this embodiment, as described in the third embodiment, the voltage applied to the pads 350 to 352 as the peripheral portion potential fixing means is the same as that of the movable electrode, and the potential of the peripheral portion 313 is set to the movable electrode. It is preferable to set the same electric potential as

なお、本発明は、上記した半導体加速度センサに限らず、半導体ヨーレートセンサなどの他の半導体力学量センサにも適用することができる。   The present invention is not limited to the semiconductor acceleration sensor described above, but can be applied to other semiconductor dynamic quantity sensors such as a semiconductor yaw rate sensor.

本発明の第1実施形態に係る半導体加速度センサの平面構成を示す図である。It is a figure showing the plane composition of the semiconductor acceleration sensor concerning a 1st embodiment of the present invention. 図1中のA−A断面図である。It is AA sectional drawing in FIG. 図1に示す半導体加速度センサの製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the semiconductor acceleration sensor shown in FIG. 図3に続く工程を示す工程図である。It is process drawing which shows the process following FIG. 図4に続く工程を示す工程図である。It is process drawing which shows the process following FIG. 上記第1実施形態の変形例にかかる半導体加速度センサの断面構成を示す図である。It is a figure which shows the cross-sectional structure of the semiconductor acceleration sensor concerning the modification of the said 1st Embodiment. 上記第1実施形態の他の変形例にかかる半導体加速度センサの平面構成を示す図である。It is a figure which shows the planar structure of the semiconductor acceleration sensor concerning the other modification of the said 1st Embodiment. 図7に示す他の変形例において、配線101と配線102を交差させる箇所の第1の構成例を示す図である。FIG. 8 is a diagram illustrating a first configuration example of a location where a wiring 101 and a wiring 102 intersect in another modification example illustrated in FIG. 7. 図7に示す他の変形例おいて、配線101と配線102を交差させる箇所の第2の構成例を示す図である。FIG. 8 is a diagram illustrating a second configuration example of a portion where a wiring 101 and a wiring 102 intersect with each other in another modification example illustrated in FIG. 7. 本発明の第2実施形態に係る半導体加速度センサの断面構成を示す図である。It is a figure which shows the cross-sectional structure of the semiconductor acceleration sensor which concerns on 2nd Embodiment of this invention. 上記第1及び第2実施形態に係る半導体加速度センサにおける寄生容量の等価回路の説明図である。It is explanatory drawing of the equivalent circuit of the parasitic capacitance in the semiconductor acceleration sensor which concerns on the said 1st and 2nd embodiment. 上記第1及び第2実施形態に係る半導体加速度センサにおける検出原理の説明図である。It is explanatory drawing of the detection principle in the semiconductor acceleration sensor which concerns on the said 1st and 2nd embodiment. SOIウエハを用いた容量式加速度センサを示す図である。It is a figure which shows the capacity | capacitance type acceleration sensor using an SOI wafer. 図13に示す加速度センサにおける等価回路を示す説明図である。It is explanatory drawing which shows the equivalent circuit in the acceleration sensor shown in FIG. 本発明の第3実施形態に係る半導体加速度センサの第1の例を示す図である。It is a figure which shows the 1st example of the semiconductor acceleration sensor which concerns on 3rd Embodiment of this invention. 図15に示す加速度センサにおける等価回路を示す説明図である。It is explanatory drawing which shows the equivalent circuit in the acceleration sensor shown in FIG. 上記第3実施形態に係る半導体加速度センサの第2の例を示す図である。It is a figure which shows the 2nd example of the semiconductor acceleration sensor which concerns on the said 3rd Embodiment. 上記第3実施形態に係る半導体加速度センサの第3の例を示す図である。It is a figure which shows the 3rd example of the semiconductor acceleration sensor which concerns on the said 3rd Embodiment. 上記第3実施形態に係る半導体加速度センサの第4の例を示す図である。It is a figure which shows the 4th example of the semiconductor acceleration sensor which concerns on the said 3rd Embodiment.

符号の説明Explanation of symbols

1…基板、2A…梁構造体、2B…固定部、3a〜3d…第1のアンカー部、4、5…梁部、6、316…質量部、7a〜7d、8a〜8d、304、305…可動電極、9a〜9d、11a〜11d、13a〜13d、15a〜15d、306、307…固定電極、10a〜10d、12a〜12d、14a〜14d、16a〜16d…第2のアンカー部、50、51、202、350〜352…パッド、60…第1の半導体基板、61…溝、62…犠牲層薄膜としてのシリコン酸化膜、64、67…シリコン窒化膜、65a〜65e…開口部、66…導電性薄膜としてポリシリコン薄膜、70…貼り合わせ用薄膜としてのポリシリコン薄膜、72…第2の半導体基板、200…単結晶シリコン、201、313…外周部、302…第2のシリコン基板、310、311…固定電極パッド、310a、311a…配線、360…絶縁溝、S2…溝。   DESCRIPTION OF SYMBOLS 1 ... Board | substrate, 2A ... Beam structure, 2B ... Fixed part, 3a-3d ... 1st anchor part, 4, 5 ... Beam part, 6, 316 ... Mass part, 7a-7d, 8a-8d, 304,305 ... movable electrode, 9a to 9d, 11a to 11d, 13a to 13d, 15a to 15d, 306, 307 ... fixed electrode, 10a to 10d, 12a to 12d, 14a to 14d, 16a to 16d ... second anchor part, 50 , 51, 202, 350 to 352... Pad, 60... First semiconductor substrate, 61... Groove, 62... Silicon oxide film as a sacrificial layer thin film, 64 and 67. ... Polysilicon thin film as conductive thin film, 70 ... Polysilicon thin film as thin film for bonding, 72 ... Second semiconductor substrate, 200 ... Single crystal silicon, 201, 313 ... Outer peripheral part, 302 ... Second Silicon substrate, 310, 311 ... fixed electrode pads, 310a, 311a ... wire, 360 ... insulating grooves, S2 ... groove.

Claims (7)

支持用基板(1、301)とこの支持用基板の上に形成された素子形成膜(200、302)とから構成され、
前記素子形成膜は、前記素子形成膜に形成された溝を介して、可動部(2A)を有し該可動部の変位に伴う容量変化を検出するセンサ素子部と、該センサ素子部の外周に配置された外周部(201、313)とに画定されており、
前記外周部には、制御回路から電圧が印加されることによって、前記外周部の電位を固定する手段(202、350〜352)が備えられており、
前記センサ素子部は、前記可動部(2A)に設けられた可動電極(304、305)と、前記可動電極と対向配置され前記支持用基板(301)に固定支持された固定電極(306、307)とから構成される容量検出部(304〜307)を有し、
前記可動電極から、前記可動電極と前記固定電極との間の容量変化を出力するようになっており、
前記外周部の電位を固定する手段(350〜352)において固定する電位を前記可動電極と同電位とすることを特徴とする半導体力学量センサ。
A support substrate (1, 301) and an element formation film (200, 302) formed on the support substrate;
The element forming film has a movable part (2A) through a groove formed in the element forming film, and detects a change in capacitance accompanying displacement of the movable part, and an outer periphery of the sensor element part And the outer periphery (201, 313) arranged in the
The outer peripheral portion is provided with means (202, 350 to 352) for fixing the electric potential of the outer peripheral portion by applying a voltage from a control circuit ,
The sensor element section includes movable electrodes (304, 305) provided on the movable section (2A), and fixed electrodes (306, 307) arranged to face the movable electrodes and fixedly supported on the support substrate (301). ) And a capacity detection unit (304 to 307) configured by
From the movable electrode, the capacitance change between the movable electrode and the fixed electrode is output,
The semiconductor dynamic quantity sensor according to claim same potential and be Rukoto and the movable electrode potentials for fixing the means (350-352) for fixing the potential of the outer peripheral portion.
前記センサ素子部は、複数個の前記容量検出部(304〜307)を備えており、前記外周部の電位を固定する手段(350、351)は、前記複数個の容量検出部の各々に対応して設けられていることを特徴とする請求項1に記載の半導体力学量センサ。 The sensor element portion is provided with a plurality of the capacitance detection unit (304 to 307), means for fixing the potential of the outer peripheral portion (350, 351) is corresponding to each of the plurality of capacitance detection unit The semiconductor dynamic quantity sensor according to claim 1, wherein the semiconductor dynamic quantity sensor is provided. 前記容量検出部(304〜307)は2個であり、個々の前記容量検出部は略同レベルの大きさの容量変化を伴うものであり、
第1の容量検出部(304、306)とこれに対応する前記外周部の電位を固定する手段(350)との距離、および、第2の容量検出部(305、307)とこれに対応する前記外周部の電位を固定する手段(351)との距離は略同じであることを特徴とする請求項2に記載の半導体力学量センサ。
The capacity detectors (304 to 307) are two, and each of the capacity detectors is accompanied by a capacity change of approximately the same level,
The distance between the first capacitance detection unit (304, 306) and the corresponding means (350) for fixing the potential of the outer peripheral portion, and the second capacitance detection unit (305, 307) and the corresponding one. 3. The semiconductor dynamic quantity sensor according to claim 2, wherein the distance from the means (351) for fixing the electric potential of the outer peripheral portion is substantially the same.
前記第1の容量検出部(304、306)と前記第2の容量検出部(305、307)とを結ぶ線と直交する対称軸に対して、各々の前記外周部の電位を固定する手段(350、351)は対称に配置されていることを特徴とする請求項3に記載の半導体力学量センサ。   Means for fixing the potential of each outer peripheral portion with respect to an axis of symmetry perpendicular to a line connecting the first capacitance detection unit (304, 306) and the second capacitance detection unit (305, 307) ( The semiconductor dynamic quantity sensor according to claim 3, wherein 350, 351) are arranged symmetrically. 前記センサ素子部は、各々の前記容量検出部(304〜307)毎に設けられた容量変化を引き出すためのパッド(310、311)と、各々の前記容量検出部と各々の前記パッドとを電気的に接続する導体部(310a、311a)とを含んでなり、
各々の前記導体部の抵抗値が略同じであり、且つ、各々の前記導体部の周囲に位置する前記溝(S2)は略同じ容積で形成されていることを特徴とする請求項2ないし4のいずれか1つに記載の半導体力学量センサ。
The sensor element unit electrically connects a pad (310, 311) provided for each capacitance detection unit (304 to 307) for extracting a capacitance change, each capacitance detection unit, and each pad. And conductive parts (310a, 311a) to be connected to each other,
5. The resistance value of each said conductor part is substantially the same, and the said groove | channel (S2) located in the circumference | surroundings of each said conductor part is formed by the substantially same volume, The thru | or 4 characterized by the above-mentioned. The semiconductor dynamic quantity sensor according to any one of the above.
前記センサ素子部は2個の前記容量検出部(304〜307)を備え、個々の前記容量検出部は略同レベルの大きさの容量変化を伴うものであり、
前記外周部の電位を固定する手段(352)は、前記第1の容量検出部(304、306)と前記第2の容量検出部(305、307)とを結ぶ線と直交する対称軸上に配置されていることを特徴とする請求項1に記載の半導体力学量センサ。
The sensor element is provided with two of the capacity detection unit (304 to 307), which involves a change in capacitance of each of the capacitance detection unit substantially the same level size,
The means (352) for fixing the potential of the outer peripheral portion is on an axis of symmetry perpendicular to a line connecting the first capacitance detection unit (304, 306) and the second capacitance detection unit (305, 307). The semiconductor dynamic quantity sensor according to claim 1, wherein the semiconductor dynamic quantity sensor is arranged.
前記外周部(201、313)において、前記外周部の電位を固定する手段(202、350〜352)よりも外縁側には絶縁溝(360)が形成され、該絶縁溝の外縁側と内縁側とは絶縁されていることを特徴とする請求項1ないしのいずれか1つに記載の半導体力学量センサ。 In the outer peripheral portion (201, 313), an insulating groove (360) is formed on the outer edge side of the means (202, 350 to 352) for fixing the electric potential of the outer peripheral portion, and an outer edge side and an inner edge side of the insulating groove. the semiconductor dynamic quantity sensor according to any one of claims 1 to 6, characterized in that it is insulated from the.
JP2007148077A 1998-02-12 2007-06-04 Semiconductor dynamic quantity sensor Expired - Fee Related JP4665942B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007148077A JP4665942B2 (en) 1998-02-12 2007-06-04 Semiconductor dynamic quantity sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3004598 1998-02-12
JP2007148077A JP4665942B2 (en) 1998-02-12 2007-06-04 Semiconductor dynamic quantity sensor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP36742198A Division JP4003326B2 (en) 1998-02-12 1998-12-24 Semiconductor dynamic quantity sensor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007279056A JP2007279056A (en) 2007-10-25
JP4665942B2 true JP4665942B2 (en) 2011-04-06

Family

ID=38680616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007148077A Expired - Fee Related JP4665942B2 (en) 1998-02-12 2007-06-04 Semiconductor dynamic quantity sensor

Country Status (1)

Country Link
JP (1) JP4665942B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11137415B2 (en) 2017-06-26 2021-10-05 Seiko Epson Corporation Vibrating device, vibrating device module, electronic apparatus, and vehicle

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009145321A (en) * 2007-11-19 2009-07-02 Hitachi Ltd Inertial sensor
JP5382029B2 (en) * 2011-02-22 2014-01-08 オムロン株式会社 Microphone manufacturing method
JP2013213728A (en) * 2012-04-02 2013-10-17 Seiko Epson Corp Gyro sensor and electronic apparatus
JP2015001459A (en) 2013-06-17 2015-01-05 セイコーエプソン株式会社 Function element, electronic apparatus, and movable body
CN104280051B (en) * 2013-07-09 2018-09-25 精工爱普生株式会社 Electronic device and manufacturing method, physical quantity transducer, electronic equipment and moving body
JP6206651B2 (en) 2013-07-17 2017-10-04 セイコーエプソン株式会社 Functional element, electronic device, and moving object
JP6150056B2 (en) 2013-07-24 2017-06-21 セイコーエプソン株式会社 Functional element, electronic device, and moving object
JP2016042074A (en) 2014-08-13 2016-03-31 セイコーエプソン株式会社 Physical quantity sensor, electronic apparatus and moving body
JP6476869B2 (en) * 2015-01-06 2019-03-06 セイコーエプソン株式会社 Electronic devices, electronic devices, and moving objects

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02110383A (en) * 1988-10-20 1990-04-23 Hitachi Ltd Method and apparatus for detecting acceleration
JPH05508914A (en) * 1990-07-14 1993-12-09 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Micromechanical rotation value sensor
JPH08248058A (en) * 1995-02-10 1996-09-27 Robert Bosch Gmbh Acceleration sensor and manufacture of acceleration sensor
JPH09113534A (en) * 1995-10-23 1997-05-02 Yoshinobu Matsumoto Acceleration sensor
JPH09129898A (en) * 1995-10-11 1997-05-16 Robert Bosch Gmbh Sensor and preparation of sensor
JPH09211022A (en) * 1996-02-05 1997-08-15 Denso Corp Semiconductor dynamic volume sensor and its manufacture
JPH10148642A (en) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp Semiconductor acceleration sensor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02110383A (en) * 1988-10-20 1990-04-23 Hitachi Ltd Method and apparatus for detecting acceleration
JPH05508914A (en) * 1990-07-14 1993-12-09 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Micromechanical rotation value sensor
JPH08248058A (en) * 1995-02-10 1996-09-27 Robert Bosch Gmbh Acceleration sensor and manufacture of acceleration sensor
JPH09129898A (en) * 1995-10-11 1997-05-16 Robert Bosch Gmbh Sensor and preparation of sensor
JPH09113534A (en) * 1995-10-23 1997-05-02 Yoshinobu Matsumoto Acceleration sensor
JPH09211022A (en) * 1996-02-05 1997-08-15 Denso Corp Semiconductor dynamic volume sensor and its manufacture
JPH10148642A (en) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp Semiconductor acceleration sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11137415B2 (en) 2017-06-26 2021-10-05 Seiko Epson Corporation Vibrating device, vibrating device module, electronic apparatus, and vehicle

Also Published As

Publication number Publication date
JP2007279056A (en) 2007-10-25

Similar Documents

Publication Publication Date Title
JP4003326B2 (en) Semiconductor dynamic quantity sensor and manufacturing method thereof
JP4665942B2 (en) Semiconductor dynamic quantity sensor
US6388300B1 (en) Semiconductor physical quantity sensor and method of manufacturing the same
US6076404A (en) Micromechanical sensor including a single-crystal silicon support
US5987989A (en) Semiconductor physical quantity sensor
USRE42083E1 (en) Acceleration sensor and process for the production thereof
EP0102069B1 (en) Vibration analyzing device
US6137150A (en) Semiconductor physical-quantity sensor having a locos oxide film, for sensing a physical quantity such as acceleration, yaw rate, or the like
JP4645656B2 (en) Semiconductor dynamic quantity sensor
KR20000028948A (en) Method for manufacturing an angular rate sensor
JP2001004658A (en) Dual-shaft semiconductor acceleration sensor and manufacture thereof
JP4214565B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JP4214572B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JP3633555B2 (en) Semiconductor dynamic quantity sensor
JPH11201984A (en) Semiconductor dynamic quantity sensor and manufacture therefor
JP3528539B2 (en) Semiconductor device and manufacturing method thereof
JP3512026B2 (en) Semiconductor dynamic quantity sensor and manufacturing method thereof
JP2004004119A (en) Semiconductor dynamic quantity sensor
JP2006171009A (en) Semiconductor dynamic quantity sensor
JP4122572B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
KR100416763B1 (en) Microstructure for vertical displacement measurement and vertical movement, and fabricating method thereof
JP4175309B2 (en) Semiconductor dynamic quantity sensor
JP3638469B2 (en) Semiconductor acceleration sensor
JP4783914B2 (en) Semiconductor dynamic quantity sensor and manufacturing method of semiconductor dynamic quantity sensor
JP3424550B2 (en) Method of manufacturing semiconductor dynamic quantity sensor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees