JP4658914B2 - 半導体装置およびその製造方法 - Google Patents

Description

本発明は、半導体装置およびその製造方法に関し、特に、半導体チップの外形寸法とほぼ同じ外形寸法を有するチップサイズパッケージ（ＣＳＰ）構造の半導体装置およびその製造方法に関する。

下記特許文献１には、半導体チップの外形寸法とほぼ同じ外形寸法を有するチップサイズパッケージ（ＣＳＰ）の一形態として、ウェハレベルチップサイズパッケージ（Ｗ−ＣＳＰ）の半導体装置が開示されている。この半導体装置では、半導体基板の中央部に高周波回路領域を形成し、その高周波回路領域の周辺部に低周波回路領域を形成し、高周波回路領域の電極と、低周波回路領域の上方に設けられた外部端子とを再配線によって接続するように構成されている。これにより、高周波回路の上方には、再配線、導体ポスト（柱状電極）および外部端子が配置されないため、高周波回路と再配線との間に生じる電磁結合、もしくは寄生成分に起因する高周波回路の特性変動が抑制される。
特許第３６１６６０５号公報

一般にＷ−ＣＳＰの半導体装置は、ＬＳＩ形成工程とパッケージ（Ｗ−ＣＳＰ）工程によって形成される。ＬＳＩ形成工程は、半導体基板上に所望の回路を形成し、金属配線（導電層）、保護膜としてのパッシベーション膜を形成するまでの工程を含む。パッケージ工程は、再配線、封止樹脂、および、外部端子としての半田を形成するまでの工程を含む。半導体装置では、ＬＳＩ形成工程において所望の回路特性が得られるようにＬＳＩが設計されるため、その後のパッケージ工程において生成される再配線は最小限であることが望ましい。再配線の寄生成分（たとえばインダクタンス成分）によって、ＬＳＩ形成工程において最適化されたＬＳＩの回路特性が、その後のパッケージ工程で変動してしまうためである。

かかる観点を鑑みると、特許文献１に開示された半導体装置は、平面視において、半導体基板の中央部から周辺部に向けて延設される再配線によって、ＬＳＩ形成工程において最適に設計されたＬＳＩの回路特性が変動しやすい構造となっている。また、高周波回路領域の電極パッドのピッチと、その電極パッドに電気的に接続された外部端子のピッチとが平面視で異なるために、再配線の経路が一定ではなく、再配線による回路特性の変動をＬＳＩの設計で補償することが一般に困難である。

したがって、高周波回路の特性変動を抑制し、かつ、再配線を最小限にしたＷ−ＣＳＰの半導体装置およびその製造方法が望まれていた。

本発明の半導体装置は、高周波回路が形成された第１領域、および、第１領域の周辺に位置し、低周波回路と、高周波回路のための複数の第１電極パッドと、低周波回路のための複数の第２電極パッドとが形成された第２領域、を含む主表面を有する半導体基板を有する。さらに、この半導体装置は、絶縁膜と、封止樹脂と、複数の第１外部端子と、複数の第２外部端子と、導電層とを備える。絶縁膜は、主表面上に形成されている。封止樹脂は、絶縁膜を覆っている。複数の第１外部端子は、複数の第１電極パッドの直上に形成され、封止樹脂の表面から突出し、複数の第１電極パッドと電気的に接続されている。複数の第２外部端子は、複数の第２電極パッドの直上に形成され、封止樹脂の表面から突出し、複数の第２電極パッドと電気的に接続されている。導電層は、絶縁膜で覆われながら半導体基板の主表面に形成され、高周波回路と第１電極パッドとを電気的に接続している。

本発明の半導体装置において、高周波回路が半導体基板の中央領域に配置され、低周波回路がこの中央領域を囲む周辺領域に配置されている。高周波回路（第１領域）のための第１外部端子は、この第１領域の外側に配置されている。したがって、第１領域に形成された高周波回路の上方には、高周波回路の信号を伝達するための導体物や第２外部端子（以下、導体物等）が配置されない。これにより、かかる導体物等の寄生成分に起因する高周波回路の特性変動を抑制することができる。

また、本発明の半導体装置では、第１外部端子と第２外部端子は、それぞれ第１電極パッドと第２電極パッドの直上に形成されている。換言すると、半導体装置を平面視で見て、電極パッドとそれに対応する外部端子とが同一位置にあるため、再配線が最小化され、その再配線に伴う寄生成分が非常に小さいものとなる。
また、本発明の半導体装置の製造方法は、
第１領域と、前記第１領域の周辺の第２領域とを含む主表面を備えた半導体基板を準備する工程と、
前記第１領域に高周波回路を形成する工程と、
前記第２領域に、低周波回路と、前記高周波回路のための複数の第１電極パッドと、前記低周波回路のための第２電極パッドとを形成する工程と、
前記第１領域から前記第２領域にわたって、前記高周波回路と前記第１電極パッドとを電気的に接続する導電層を前記半導体基板の前記主表面に形成する工程と、
前記導電層と前記第１及び第２領域を覆うように、前記半導体基板の前記主表面上に絶縁膜を形成する工程と、
前記絶縁膜を覆う封止樹脂を形成する工程と、
前記複数の第１電極パッドの直上に位置するように、前記封止樹脂の表面から突出し、前記複数の第１電極パッドと電気的に接続された複数の第１外部端子を形成する工程と、
前記複数の第２電極パッドの直上に位置するように、前記封止樹脂の表面から突出し、前記複数の第２電極パッドと電気的に接続された複数の第２外部端子を形成する工程と、を備えている。

本発明によれば、高周波回路の特性変動を抑制し、かつ、再配線を最小限にすることが可能となる。

以下、本発明の半導体装置の実施形態について、図１および図２を参照して説明する。
図１及び図２は、本発明の第１の実施の形態の半導体装置の構造を示す図である。図１は、封止樹脂によって封止される前の状態を示す平面図である。図２は、図１のＡ−Ａについての概略断面図である。

本発明の半導体装置は、半導体基板１０１を有している。半導体基板１０１には、主に高周波回路が形成される高周波回路領域５０２（第１領域）と、主に低周波回路が形成される低周波回路領域５０１（第２領域）とが存在する。高周波回路領域５０２は、半導体基板１０１の中央領域であり、低周波回路領域５０１は、中央領域を囲む半導体基板１０１の周辺領域である。

高周波回路は、比較的高い周波数の信号を処理する回路もしくは比較的高い周波数の信号を発生させる回路であり、高周波回路の一例としては、電圧制御発振回路（ＶＣＯ：Voltage Controlled Oscillator）や、無線信号の処理を行うＲＦ回路等がある。

低周波回路は、比較的低い周波数の信号を処理する回路もしくは比較的低い周波数の信号を発生させる回路である。

本明細書において高周波とは、低周波に対して相対的に高い周波数であることを指し、低周波とは高周波に対して相対的に低い周波数であることを指す。
本明細書における高周波とは、先に説明したインダクタ素子を例に挙げると、電磁結合によって、もしくは寄生成分（寄生インダクタもしくは寄生キャパシタ）が生じることによってその特性が大きく変化してしまうような範囲の周波数を意味する。一方、本明細書における低周波とは、先に説明したインダクタ素子を例に挙げると、電磁結合が生じたとしても、もしくは寄生成分が生じたとしてもその特性がそれほど大きくは変化しないような範囲の周波数を意味する。具体的に高周波とは、３００ＭＨｚ以上の帯域もしくは無線周波数を想定しているが、上述の趣旨により、この数字等には特に限定されるものではない。一方、具体的に低周波とは、上記の高周波の帯域よりも低い帯域もしくはオーディオ周波数を想定しているが、上述の趣旨により、この数字等には特に限定されるものではない。

半導体基板１０１の表面における低周波回路領域５０１には、低周波回路と、その低周波回路に接続された複数の電極パッド１０３（第２電極パッド）と、高周波回路に接続された複数の電極パッド１０４（第１電極パッド）とが形成されている。この電極パッド１０３，１０４は、アルミニウムを含む材料もしくは金を含む材料で構成されている。なお、図１および図２に示すように、電極パッド１０４は、電極パッド１０３よりも半導体基板１０１の中心側に配置されている。

電極パッド１０３の表面の一部を除く半導体基板１０１上には、酸化シリコン等からなる絶縁層３０１が形成されている。絶縁層３０１上には、ポリイミド等からなる保護膜３０３が形成されている。この構造において、電極パッド１０３の一部は、絶縁層３０１及び保護膜３０３でパターニングされた開口部において露出されている。

電極パッド１０３の直上には、ビア６０１が形成されている。そのビア６０１の直上には、たとえば銅を積層することで導体ポスト４０３が形成されている。本実施形態の半導体装置におけるビア６０１は、一般にＷ−ＣＳＰの半導体装置のパッケージ工程で形成される再配線に相当すると考えることもできる
なお、本明細書において、再配線とは、平面視におけるＬＳＩ形成面上の電極パッド位置と外部端子位置との違いを吸収する（再配置する）目的で、後のパッケージ工程にて設けられる再配置層（ＲＤＬ：Redistribution layer）を意味する。ビア６０１は、パッケージ工程において再配線と同様のプロセスで形成されるが、図１および図２に示すように、電極パッド１０３と外部端子２０３（第２外部端子）との間に平面視でのオフセットは生じさせない。

半導体基板１０１の表面における高周波回路領域５０２には、前述したように、高周波回路が形成されている。その高周波回路を形成するＭＯＳトランジスタ（図示しない）から電極パッド１０４に向けて、金属配線２０５（本発明の導電層）が接続される。この金属配線２０５は、ＬＳＩ形成工程（後述する）においてパターニングにより、たとえばアルミニウム等の導電層（配線太さ：１μｍ前後）として形成される。金属配線２０５は、ＬＳＩ形成工程において複数の配線層が形成される場合に、必ずしも最上層の配線である必要はない。この金属配線２０５によって、高周波回路領域５０２内の高周波回路と、電極パッド１０４とが電気的に接続される。

なお、本明細書において、金属配線とは、ＬＳＩ形成工程の後工程（配線工程）にて設けられる導電層を意味し、パッケージ工程で形成される再配線とは異なる。

電極パッド１０４の表面の一部を除く半導体基板１０１上には、酸化シリコン等からなる絶縁層３０１が形成されている。絶縁層３０１上には、ポリイミド等からなる保護膜３０３が形成されている。この構造において、電極パッド１０４の一部は、絶縁層３０１及び保護膜３０３でパターニングされた開口部によって露出されている。

電極パッド１０４の直上には、ビア６０１が形成されている。そのビア６０１の直上には、たとえば銅を積層することで導体ポスト４０４が形成されている。

封止樹脂７０１は、保護膜３０３と、ビア６０１と、導体ポスト４０３，４０４とを覆う封止材（たとえばエポキシ系樹脂またはフェノール樹脂）で、導体ポスト４０３，４０４と略同一の高さに形成されている。封止樹脂７０１の表面は、たとえばグラインダ等によって、平坦化され、かつ、導体ポスト４０３，４０４が露出するように加工される。

露出された導体ポスト４０３の上部表面上には、外部端子２０３が形成されている。同様に露出された導体ポスト４０４の上部表面上には、外部端子２０４（第１外部端子）が形成されている。外部端子２０３，２０４は、たとえばボールマウント方式によって形成される球状電極（半田ボール）である。図１に示されているように、本実施形態の構造においては、２列の外部端子２０３，２０４が略間隔で規則的に配置されている。

本実施形態の半導体装置において、高周波回路に電気的に接続される外部端子２０４は、高周波回路領域５０２の外側に配置された低周波回路領域５０１の上方に配置されている。つまり高周波回路のための外部端子２０４は、図１に示すように平面視で見ると、高周波回路（高周波回路領域５０２）から金属配線２０５によって外側にオフセットさせて形成されている。このように金属配線２０５を形成するのは、半導体装置のレイアウト上の制約があるためである。すなわち、通常、半導体装置において、隣接する外部端子間のピッチは、基板実装の観点から０．３ｍｍ以上程度確保することが必要となるのに対し、高周波回路内のトランジスタから引き出される金属配線のピッチは通常０．１ｍｍ以下となるので、両者のピッチ間の差を吸収する必要があるのである。本実施形態の半導体装置では、このピッチ間吸収を、再配線ではなく金属配線２０５により実現している。

本実施形態の半導体装置の構造の特徴は、以下の通りである。

（１）
本実施の形態では、低周波回路に電気的に接続される外部端子２０３は、低周波回路のための電極パッド１０３の直上に配置されている。すなわち、電極パッド１０３から外部端子２０３に向けて、平面視で見てオフセットさせるような再配線が行われない。したがって、電極パッド１０３から外部端子２０３にかけての寄生成分が非常に小さい構造となっている。

（２）
本実施形態の半導体装置では、高周波回路が半導体基板１０１の中央領域（高周波回路領域５０２）に配置され、低周波回路がこの中央領域を囲む周辺領域（低周波回路領域５０１）に配置されている。高周波回路のための外部端子２０４が、この高周波回路領域５０２の外側に配置されている。高周波回路に接続された金属配線２０５は、高周波回路のための外部端子２０４が高周波回路領域５０２の外側に位置するようにして形成されている。
つまり、本実施形態の半導体装置では、高周波回路領域５０２に形成された高周波回路真上（上方）には、導体ポスト４０４及び外部端子２０４が配置されず、高周波回路は導体ポスト４０４及び外部端子２０４と離間される。

上記（１）および（２）の特徴によって、本実施形態の半導体装置では、高周波回路と、導体ポスト４０４及び外部端子２０４との間に生じる電磁結合、もしくは、導体ポスト４０４及び外部端子２０４の寄生成分に起因する高周波回路の特性変動を抑制することができる。
仮に、高周波回路領域５０２から電極パッド１０４にかけてパッケージ工程（後述する）の再配線（たとえば銅で形成される）によって接続したとすれば、その再配線の配線太さは１０μｍ程度となる。高周波回路上にかかる太い配線が存在する場合には、再配線と高周波回路の電気的結合により、特性変動を生じる可能性がある。これに対し、本実施形態の半導体装置では、再配線ではなく、ＬＳＩ形成工程（後述する）で製作される金属配線２０５（太さ：１μｍ前後の導電層）によって高周波信号を伝達しているので、高周波回路との結合が小さく、特性変動を抑制することができる。

次に、本実施形態の半導体装置のさらなる技術的効果を開示するために、この半導体装置の製造工程について言及する。

一般に、Ｗ−ＣＳＰの半導体装置は、ウエハ状態で封止され、個片化される。ウエハ状態での工程では、ＬＳＩ形成工程とパッケージ工程（Ｗ−ＣＳＰ工程）とに概ね区分される。ＬＳＩ形成工程は、本実施形態の高周波回路および低周波回路（ＭＯＳトランジスタ）を作り込む工程（ＬＳＩの前工程）と、電極パッド上に金属配線（導電層）との層間絶縁膜を形成し、その上に配線保護のための絶縁膜としてパッシベーション膜（図２には不図示）を形成するまでの工程（ＬＳＩの後工程）とを含む。

図２に示した本実施形態の半導体装置では、ＬＳＩ形成工程において、半導体基板１０１が準備され、その半導体基板１０１の低周波回路領域５０１に低周波回路が形成され、半導体基板１０１の高周波回路領域５０２に高周波回路が形成される。低周波回路領域５０１上には、公知の技術により電極パッド１０３，１０４が形成される。さらに、高周波回路と電極パッド１０４と電気的に接続するための金属配線２０５（導電層）が、公知の技術により形成される。ここまでのＬＳＩ形成工程では、半導体装置は、その電気的特性が最適化されている。換言すると、ＬＳＩ形成工程では、半導体装置は、電気的特性の設計中央値となるように形成される。

Ｗ−ＣＳＰの半導体装置のパッケージ工程は、一般に再配線の形成以降の工程である。本実施形態の半導体装置では、絶縁層３０１、保護膜３０３、再配線に相当するビア６０１、導体ポスト４０３，４０４、封止樹脂７０１、外部端子２０３，２０４の各々の形成工程がパッケージ工程に含まれる。各形成工程の形成条件は、たとえば特開２００６−３０２９３３号公報に開示されたような従来技術を適用することができる。

半導体装置は、前述したように、ＬＳＩ形成工程において電気的特性が最適化されるように製造されているので、仮にパッケージ工程において多くの寄生成分が加わるとすれば、所望の電気的特性が得られない（もしくは電気的特性がばらつく）か、または、その追加の寄生成分を予め考慮に入れるようにＬＳＩ形成工程を設計するという煩雑な設計プロセスが必要になる慮が生ずる。かかる慮を排除するためには、寄生成分を有する再配線を極力少なくすることが望ましい。本実施形態の半導体装置では、再配線に相当するビア６０１は、電極パッド１０３，１０４の直上にのみ配置され、平面視でのオフセットを生じさせていないので、その寄生成分が最小化される。したがって、本実施形態の半導体装置は、いったんＬＳＩ形成工程で最適化された電気的特性が、ＬＳＩ形成工程の後のパッケージ工程によって影響を受けにくいものとなっている。

以上説明したように、本実施形態のＷ−ＣＳＰの半導体装置によれば、高周波回路の特性変動を抑制するとともに、再配線を最小化することで、パッケージ工程に伴う電気的特性の変動を最小化することができる。

＜変形例＞
次に、上記本実施形態の半導体装置の変形例について説明する。

＜変形例１＞
上述した実施形態では、パッケージ工程での再配線が最小化された半導体装置について説明してきたが、部分的に、実質的な再配線、すなわち、平面視で見てオフセットを生じさせる再配線を行うことが好ましい場合がある。たとえば、電極パッド１０３，１０４が電源電位または接地電位に設定される場合には、上記実施形態のように各電極パッドに対して個別にビア６０１を設けるよりも、電源電位または接地電位に設定される電極パッド同士を、再配線により一体にして外部端子に接続するようにする方が好ましい。再配線により一体に（共通化）することで再配線が幅広に形成されるため、配線の寄生成分（抵抗、インダクタンス等）が低下し、たとえば電源ノイズ等を低下させることができる。

＜変形例２＞
また、上述した実施形態で説明した基本的な考え方は、他の構造を有するＷ−ＣＳＰの半導体装置に適用することもできる。たとえば図３は、図２に示した構造と異なる構造を有するＷ−ＣＳＰの半導体装置の断面図である。なお、図３に示す半導体装置の正面図は、図１と同一である。また、図３では、図２に示した断面図と同一の部位については同一の符号を付し、以下では重複説明を行わない。

図３に示す半導体装置は、図２に示した半導体装置と比較して、導体ポスト４０３，４０４がない点、封止樹脂７０１がなく絶縁層８０１，８０３の２層構造となっている点が異なる。絶縁層８０１，８０３はポリイミド系またはフェノール系樹脂からなり、絶縁層８０３は、封止樹脂７０１同様、耐湿信頼性を確保するために設けられている。
図３に示す半導体装置において、ＬＳＩ形成工程の配線工程で金属配線２０５が設けられる点は、図２に示す半導体装置と同様である。一方、図３に示す半導体装置では、導体ポストが形成されないので、図２に示したものと比較すると、導体ポストの寄生成分が低減する。したがって、高周波回路の特性変動をさらに抑制することができる。

＜変形例３＞
図１に示したように、上記実施形態では、高周波回路領域５０２が半導体基板の中央領域に形成された場合について説明したが、これに限られない。図４に示すように、高周波回路領域５０２が半導体基板の周辺領域に形成されていてもよい。本発明の半導体装置では、高周波回路の基板上の位置とは無関係に再配線が最小化されるので、ＬＳＩ形成工程で所望の電気的特性が確保されていれば、高周波回路領域５０２が半導体基板の中央領域に形成されていなくても高周波回路の特性変動が抑制される。

以上、本発明の実施の形態を詳述してきたが、具体的な構造は本実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更や、他の構造への適応なども含まれる。

第１の実施の形態の半導体装置の平面図であって、封止樹脂によって封止される前の状態を示す。 図１のＡ−Ａについての断面図である。 第１の実施の形態の変形例に係る半導体装置の断面図である。 第１の実施の形態の変形例に係る半導体装置の平面図であって、封止樹脂によって封止される前の状態を示す。

符号の説明

１０１…半導体基板
１０３，１０４…電極パッド
２０３，２０４…外部端子
３０１…絶縁層
３０３…保護膜
４０３，４０４…導体ポスト
５０１…低周波回路領域
５０２…高周波回路領域
６０１…ビア
７０１…封止樹脂

Claims (8)

1. 高周波回路が形成された第１領域、および、前記第１領域の周辺に位置し、低周波回路と、前記高周波回路のための複数の第１電極パッドと、前記低周波回路のための複数の第２電極パッドとが形成された第２領域、を含む主表面を有する半導体基板と、
   前記主表面上に形成された絶縁膜と、
   前記絶縁膜を覆う封止樹脂と、
   前記複数の第１電極パッドの直上に形成され、前記封止樹脂の表面から突出し、前記複数の第１電極パッドと電気的に接続された複数の第１外部端子と、
   前記複数の第２電極パッドの直上に形成され、前記封止樹脂の表面から突出し、前記複数の第２電極パッドと電気的に接続された複数の第２外部端子と、
   前記絶縁膜で覆われながら前記半導体基板の前記主表面に形成され、前記高周波回路と前記第１電極パッドとを電気的に接続する導電層と、
   を備えた半導体装置。
2. 前記複数の第１電極パッドおよび前記複数の第２電極パッドの内、電源電位または接地電位に接続された電極パッドは、それぞれ前記絶縁膜上に形成される単一の再配線に接続される、請求項１に記載された半導体装置。
3. 前記絶縁膜は酸化シリコンからなる請求項１又は２に記載された半導体装置。
4. 前記絶縁膜と前記封止樹脂との間には、ポリイミドからなる保護膜が形成されている請求項１〜３のいずれか一項に記載された半導体装置。
5. 第１領域と、前記第１領域の周辺の第２領域とを含む主表面を備えた半導体基板を準備する工程と、
   前記第１領域に高周波回路を形成する工程と、
   前記第２領域に、低周波回路と、前記高周波回路のための複数の第１電極パッドと、前記低周波回路のための第２電極パッドとを形成する工程と、
   前記第１領域から前記第２領域にわたって、前記高周波回路と前記第１電極パッドとを電気的に接続する導電層を前記半導体基板の前記主表面に形成する工程と、
   前記導電層と前記第１及び第２領域を覆うように、前記半導体基板の前記主表面上に絶縁膜を形成する工程と、
   前記絶縁膜を覆う封止樹脂を形成する工程と、
   前記複数の第１電極パッドの直上に位置するように、前記封止樹脂の表面から突出し、前記複数の第１電極パッドと電気的に接続された複数の第１外部端子を形成する工程と、
   前記複数の第２電極パッドの直上に位置するように、前記封止樹脂の表面から突出し、前記複数の第２電極パッドと電気的に接続された複数の第２外部端子を形成する工程と、
   を備えた半導体装置の製造方法。
6. 前記複数の第１電極パッドおよび前記複数の第２電極パッドの内の電源電位または接地電位に接続された電極パッドが接続された単一の再配線を前記絶縁膜上に形成する工程を有する請求項５記載の半導体装置の製造方法。
7. 前記絶縁膜は酸化シリコンからなる請求項５又は６に記載された半導体装置の製造方法。
8. 前記絶縁膜上にポリイミドからなる保護膜を形成する工程を有し、
   前記封止樹脂は前記保護膜上に形成される請求項５〜７のいずれか一項に記載の半導体装置の製造方法。

Images