JP4655891B2 - 通信用半導体チップ、キャリブレーション方法、並びにプログラム - Google Patents
通信用半導体チップ、キャリブレーション方法、並びにプログラム Download PDFInfo
- Publication number
- JP4655891B2 JP4655891B2 JP2005319367A JP2005319367A JP4655891B2 JP 4655891 B2 JP4655891 B2 JP 4655891B2 JP 2005319367 A JP2005319367 A JP 2005319367A JP 2005319367 A JP2005319367 A JP 2005319367A JP 4655891 B2 JP4655891 B2 JP 4655891B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- signal
- communication module
- module
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01037—Rubidium [Rb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Semiconductor Integrated Circuits (AREA)
- Transceivers (AREA)
- Near-Field Transmission Systems (AREA)
Description
本発明の他の側面は、また、信号を送信する送信部、および、信号を受信する受信部のうち少なくともいずれか一方を有する通信モジュールを備える通信用半導体チップを複数有し、前記通信用半導体チップ間で互いの前記通信モジュールを用いて無線通信を行う半導体装置における、前記受信部に供給される基準電位のキャリブレーション方法であって、前記受信部を有する通信モジュールのうち、少なくとも1個を、前記基準電位のキャリブレーションを行う設定用通信モジュールとして設定し、前記設定用通信モジュールに信号を送信する送信用通信モジュールに対して信号を供給することにより、前記送信用通信モジュールに、前記設定用通信モジュールに対して前記信号を送信させ、前記送信用通信モジュールより送信され、前記設定用通信用モジュールが受信した前記信号を、複数の前記通信用半導体チップの全部または一部を用いたループパスを介して検出し、前記信号が検出された場合、受信感度を下げるように前記基準電位のキャリブレーションを行うキャリブレーション方法である。
本発明の他の側面は、また、信号を送信する送信部、および、信号を受信する受信部のうち少なくともいずれか一方を有する通信モジュールを備える通信用半導体チップを複数有し、前記通信用半導体チップ間で互いの前記通信モジュールを用いて無線通信を行う半導体装置における、前記受信部に供給される基準電位のキャリブレーションを行うコンピュータを、前記受信部を有する通信モジュールのうち、少なくとも1個を、前記基準電位のキャリブレーションを行う設定用通信モジュールとして設定する設定手段、前記設定用通信モジュールに信号を送信する送信用通信モジュールに対して信号を供給することにより、前記送信用通信モジュールに、前記設定用通信モジュールに対して前記信号を送信させる送信制御手段、前記送信用通信モジュールより送信され、前記設定用通信用モジュールが受信した前記信号を、複数の前記通信用半導体チップの全部または一部を用いたループパスを介して検出する検出手段、前記信号が検出された場合、受信感度を下げるように前記基準電位のキャリブレーションを行うキャリブレーション手段として機能させるためのプログラムである。
Claims (12)
- 他の通信用半導体チップと無線通信を行う通信用半導体チップであって、
前記他の通信用半導体チップと前記無線通信を行い、データを受信する受信部を有する通信モジュールと、
前記受信部に対して基準電位を供給するとともに、前記他の通信用半導体チップが有する通信モジュール、および、前記通信用半導体チップの前記通信モジュールの全部または一部を用いて信号のループパスを構築し、前記ループパスを用いて、前記基準電位のキャリブレーションを行うコントロール部と
を備える通信用半導体チップ。 - 前記コントロール部は、前記基準電位として、
前記受信部が受信信号のライジングエッジでの受信感度を調整する第1の基準電位と、
前記受信部が受信信号のフォーリングエッジでの受信感度を調整する第2の基準電位と
をキャリブレーションし、前記受信部に供給する
請求項1に記載の通信用半導体チップ。 - 前記コントロール部は、前記ループパスを伝播させたノイズ信号を受信しないように受信感度を制御することにより、前記通信モジュールが前記無線通信において取得する不要なノイズ信号に対するキャリブレーションを行うとともに、前記ループパスを伝播させた通信信号を受信するように受信感度を制御することにより、前記無線通信の通信信号に対するキャリブレーションを行う
請求項1に記載の通信用半導体チップ。 - 前記通信モジュールは、前記通信用半導体チップ上に複数配置され、それぞれが、前記他の通信用半導体チップ上に配置された複数の他の通信モジュールのうち、自分自身に対応する位置の通信モジュールと通信を行い、データを受信する
請求項1に記載の通信用半導体チップ。 - 前記コントロール部は、前記ループパスを伝播させたノイズ信号を受信しないように受信感度を制御することにより、前記通信モジュールが前記他の通信用半導体チップ上の、自分自身に対応する位置以外の通信モジュールからの隣接干渉を含む不要なノイズ信号に対するキャリブレーションを行う
請求項4に記載の通信用半導体チップ。 - 前記コントロール部は、複数の前記通信モジュールのうち、一部の通信モジュールに対してのみ前記基準電位のキャリブレーションを行い、得られた前記基準電位を他の通信モジュールにも適用して、供給する
請求項4に記載の通信用半導体チップ。 - 前記コントロール部は、前記キャリブレーションを行わない通信モジュールに対して、前記通信モジュールの受信感度が最大となる基準電位を供給しながら、前記キャリブレーションを行う通信モジュールを用いて前記ループパスを構築し、前記ループパスを伝播させたノイズ信号を受信しないように受信感度を制御する
請求項6に記載の通信用半導体チップ。 - 複数の前記通信モジュールは、前記通信用半導体チップ上に、マトリックス状に平面的に配置される
請求項4に記載の通信用半導体チップ。 - 信号を送信する送信部、および、信号を受信する受信部のうち少なくともいずれか一方を有する通信モジュールを備える通信用半導体チップを複数有し、前記通信用半導体チップ間で互いの前記通信モジュールを用いて無線通信を行う半導体装置における、前記受信部に供給される基準電位のキャリブレーションを行うキャリブレーション装置であって、
前記受信部を有する通信モジュールのうち、少なくとも1個を、前記基準電位のキャリブレーションを行う設定用通信モジュールとして設定する設定手段と、
前記設定手段により設定された前記設定用通信モジュールに信号を送信する送信用通信モジュールに対して信号を供給することにより、前記送信用通信モジュールに、前記設定用通信モジュールに対して前記信号を送信させる送信制御手段と、
前記送信制御手段により制御されて前記送信用通信モジュールより送信され、前記設定用通信用モジュールが受信した前記信号を、複数の前記通信用半導体チップの全部または一部を用いたループパスを介して検出する検出手段と、
前記検出手段により前記信号が検出された場合、受信感度を下げるように前記基準電位のキャリブレーションを行うキャリブレーション手段と
を備えるキャリブレーション装置。 - 信号を送信する送信部、および、信号を受信する受信部のうち少なくともいずれか一方を有する通信モジュールを備える通信用半導体チップを複数有し、前記通信用半導体チップ間で互いの前記通信モジュールを用いて無線通信を行う半導体装置における、前記受信部に供給される基準電位のキャリブレーション方法であって、
前記受信部を有する通信モジュールのうち、少なくとも1個を、前記基準電位のキャリブレーションを行う設定用通信モジュールとして設定し、
前記設定用通信モジュールに信号を送信する送信用通信モジュールに対して信号を供給することにより、前記送信用通信モジュールに、前記設定用通信モジュールに対して前記信号を送信させ、
前記送信用通信モジュールより送信され、前記設定用通信用モジュールが受信した前記信号を、複数の前記通信用半導体チップの全部または一部を用いたループパスを介して検出し、
前記信号が検出された場合、受信感度を下げるように前記基準電位のキャリブレーションを行う
キャリブレーション方法。 - 信号を送信する送信部、および、信号を受信する受信部のうち少なくともいずれか一方を有する通信モジュールを備える通信用半導体チップを複数有し、前記通信用半導体チップ間で互いの前記通信モジュールを用いて無線通信を行う半導体装置における、前記受信部に供給される基準電位のキャリブレーションを行うコンピュータを、
前記受信部を有する通信モジュールのうち、少なくとも1個を、前記基準電位のキャリブレーションを行う設定用通信モジュールとして設定する設定手段、
前記設定用通信モジュールに信号を送信する送信用通信モジュールに対して信号を供給することにより、前記送信用通信モジュールに、前記設定用通信モジュールに対して前記信号を送信させる送信制御手段、
前記送信用通信モジュールより送信され、前記設定用通信用モジュールが受信した前記信号を、複数の前記通信用半導体チップの全部または一部を用いたループパスを介して検出する検出手段、
前記信号が検出された場合、受信感度を下げるように前記基準電位のキャリブレーションを行うキャリブレーション手段
として機能させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。 - 信号を送信する送信部、および、信号を受信する受信部のうち少なくともいずれか一方を有する通信モジュールを備える通信用半導体チップを複数有し、前記通信用半導体チップ間で互いの前記通信モジュールを用いて無線通信を行う半導体装置における、前記受信部に供給される基準電位のキャリブレーションを行うコンピュータを、
前記受信部を有する通信モジュールのうち、少なくとも1個を、前記基準電位のキャリブレーションを行う設定用通信モジュールとして設定する設定手段、
前記設定用通信モジュールに信号を送信する送信用通信モジュールに対して信号を供給することにより、前記送信用通信モジュールに、前記設定用通信モジュールに対して前記信号を送信させる送信制御手段、
前記送信用通信モジュールより送信され、前記設定用通信用モジュールが受信した前記信号を、複数の前記通信用半導体チップの全部または一部を用いたループパスを介して検出する検出手段、
前記信号が検出された場合、受信感度を下げるように前記基準電位のキャリブレーションを行うキャリブレーション手段
として機能させるためのプログラム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005319367A JP4655891B2 (ja) | 2005-11-02 | 2005-11-02 | 通信用半導体チップ、キャリブレーション方法、並びにプログラム |
US11/554,817 US7995966B2 (en) | 2005-11-02 | 2006-10-31 | Communication semiconductor chip, calibration method, and program |
TW095140433A TWI348834B (en) | 2005-11-02 | 2006-11-01 | Communication semiconductor chip, calibration device, calibration method, computer-readable recording medium, and calibration program |
KR1020060107865A KR20070047723A (ko) | 2005-11-02 | 2006-11-02 | 통신용 반도체 칩, 교정 방법, 및 프로그램 |
CN2006100643035A CN101017812B (zh) | 2005-11-02 | 2006-11-02 | 通信半导体芯片、校准方法和设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005319367A JP4655891B2 (ja) | 2005-11-02 | 2005-11-02 | 通信用半導体チップ、キャリブレーション方法、並びにプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007129412A JP2007129412A (ja) | 2007-05-24 |
JP2007129412A5 JP2007129412A5 (ja) | 2008-10-30 |
JP4655891B2 true JP4655891B2 (ja) | 2011-03-23 |
Family
ID=38086806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005319367A Expired - Fee Related JP4655891B2 (ja) | 2005-11-02 | 2005-11-02 | 通信用半導体チップ、キャリブレーション方法、並びにプログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US7995966B2 (ja) |
JP (1) | JP4655891B2 (ja) |
KR (1) | KR20070047723A (ja) |
CN (1) | CN101017812B (ja) |
TW (1) | TWI348834B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7623365B2 (en) * | 2007-08-29 | 2009-11-24 | Micron Technology, Inc. | Memory device interface methods, apparatus, and systems |
US8106520B2 (en) | 2008-09-11 | 2012-01-31 | Micron Technology, Inc. | Signal delivery in stacked device |
US8564091B2 (en) * | 2009-07-06 | 2013-10-22 | Marvell World Trade Ltd. | Die-to-die electrical isolation in a semiconductor package |
TWI485974B (zh) * | 2013-11-29 | 2015-05-21 | Amtek Semiconductor Co Ltd | 具有校正功能之驅動晶片及其應用之馬達驅動系統 |
KR20160068394A (ko) | 2014-12-05 | 2016-06-15 | 에스케이하이닉스 주식회사 | 반도체 장치 |
JP2016219844A (ja) * | 2016-09-07 | 2016-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置及び電子装置 |
US11735530B2 (en) * | 2021-08-25 | 2023-08-22 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of integrating RF antenna interposer with semiconductor package |
CN114967813B (zh) * | 2022-06-30 | 2024-09-03 | 珠海泰芯半导体有限公司 | 基准电压的校准方法、装置及存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004327568A (ja) * | 2003-04-23 | 2004-11-18 | Japan Science & Technology Agency | 半導体装置 |
JP2005203657A (ja) * | 2004-01-19 | 2005-07-28 | Atsushi Iwata | 半導体装置 |
WO2005078795A1 (ja) * | 2004-02-13 | 2005-08-25 | Keio University | 電子回路 |
JP2005228785A (ja) * | 2004-02-10 | 2005-08-25 | Hitachi Ltd | コイル状アンテナを有する半導体チップ及びこれを用いた通信システム |
JP2005311657A (ja) * | 2004-04-21 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 無線受信装置 |
JP2006093659A (ja) * | 2004-08-24 | 2006-04-06 | Sony Corp | 半導体装置、基板、機器ボードおよび半導体装置の製造方法、並びに通信用半導体チップ |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4619002A (en) * | 1984-07-02 | 1986-10-21 | Motorola, Inc. | Self-calibrating signal strength detector |
US5689428A (en) * | 1990-09-28 | 1997-11-18 | Texas Instruments Incorporated | Integrated circuits, transistors, data processing systems, printed wiring boards, digital computers, smart power devices, and processes of manufacture |
US5696772A (en) * | 1994-05-06 | 1997-12-09 | Credence Systems Corporation | Test vector compression/decompression system for parallel processing integrated circuit tester |
JPH08316408A (ja) * | 1995-05-22 | 1996-11-29 | Fujitsu Ltd | 三次元構造半導体装置 |
JPH09246461A (ja) * | 1996-03-11 | 1997-09-19 | Toshiba Corp | 高周波半導体装置及び半導体モジュール |
US6442644B1 (en) * | 1997-08-11 | 2002-08-27 | Advanced Memory International, Inc. | Memory system having synchronous-link DRAM (SLDRAM) devices and controller |
JPH1168033A (ja) * | 1997-08-15 | 1999-03-09 | Matsushita Electric Ind Co Ltd | マルチチップモジュール |
JP3262219B2 (ja) * | 1998-05-27 | 2002-03-04 | エヌイーシーアクセステクニカ株式会社 | 無線通信装置及びその同期引き込み方法 |
US7031683B2 (en) * | 2001-01-12 | 2006-04-18 | Silicon Laboratories Inc. | Apparatus and methods for calibrating signal-processing circuitry |
US7177610B2 (en) * | 2001-01-12 | 2007-02-13 | Silicon Laboratories Inc. | Calibrated low-noise current and voltage references and associated methods |
US6807503B2 (en) * | 2002-11-04 | 2004-10-19 | Brion Technologies, Inc. | Method and apparatus for monitoring integrated circuit fabrication |
US20040203381A1 (en) * | 2002-12-31 | 2004-10-14 | Cahn Janet E. | Method and apparatus for data transfer |
US6965839B2 (en) * | 2003-04-28 | 2005-11-15 | International Business Machines Corporation | Proactive automated calibration of integrated circuit interface |
US6996032B2 (en) * | 2003-07-28 | 2006-02-07 | Credence Systems Corporation | BIST circuit for measuring path delay in an IC |
US20050075080A1 (en) * | 2003-10-03 | 2005-04-07 | Nanyang Technological University | Inter-chip and intra-chip wireless communications systems |
US7171334B2 (en) * | 2004-06-01 | 2007-01-30 | Brion Technologies, Inc. | Method and apparatus for synchronizing data acquisition of a monitored IC fabrication process |
-
2005
- 2005-11-02 JP JP2005319367A patent/JP4655891B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-31 US US11/554,817 patent/US7995966B2/en not_active Expired - Fee Related
- 2006-11-01 TW TW095140433A patent/TWI348834B/zh not_active IP Right Cessation
- 2006-11-02 CN CN2006100643035A patent/CN101017812B/zh not_active Expired - Fee Related
- 2006-11-02 KR KR1020060107865A patent/KR20070047723A/ko not_active Application Discontinuation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004327568A (ja) * | 2003-04-23 | 2004-11-18 | Japan Science & Technology Agency | 半導体装置 |
JP2005203657A (ja) * | 2004-01-19 | 2005-07-28 | Atsushi Iwata | 半導体装置 |
JP2005228785A (ja) * | 2004-02-10 | 2005-08-25 | Hitachi Ltd | コイル状アンテナを有する半導体チップ及びこれを用いた通信システム |
WO2005078795A1 (ja) * | 2004-02-13 | 2005-08-25 | Keio University | 電子回路 |
JP2005228981A (ja) * | 2004-02-13 | 2005-08-25 | Keio Gijuku | 電子回路 |
JP2005311657A (ja) * | 2004-04-21 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 無線受信装置 |
JP2006093659A (ja) * | 2004-08-24 | 2006-04-06 | Sony Corp | 半導体装置、基板、機器ボードおよび半導体装置の製造方法、並びに通信用半導体チップ |
Also Published As
Publication number | Publication date |
---|---|
KR20070047723A (ko) | 2007-05-07 |
TWI348834B (en) | 2011-09-11 |
CN101017812A (zh) | 2007-08-15 |
CN101017812B (zh) | 2010-06-16 |
TW200733581A (en) | 2007-09-01 |
US7995966B2 (en) | 2011-08-09 |
US20070120569A1 (en) | 2007-05-31 |
JP2007129412A (ja) | 2007-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4655891B2 (ja) | 通信用半導体チップ、キャリブレーション方法、並びにプログラム | |
JP4547625B2 (ja) | 通信ボード | |
JP5258343B2 (ja) | 半導体装置及び半導体集積回路 | |
US7768790B2 (en) | Electronic circuit | |
KR101139396B1 (ko) | 반도체 장치 및 기판 | |
JP4874885B2 (ja) | 半導体メモリ素子の信号伝達制御装置 | |
KR102047930B1 (ko) | 임피던스 조정 기능을 갖는 적층형 반도체 회로 | |
US9749020B2 (en) | Integrated circuit and layered circuit provided therewith | |
JP2008544425A (ja) | ニブル・デスキュー方法、装置、及びシステム | |
JP5321841B2 (ja) | 半導体集積回路 | |
EP2645589B1 (en) | Receiver and semiconductor integrated circuit having the same | |
JP6372202B2 (ja) | 受信装置、送信装置、および通信システム | |
JPWO2007086285A1 (ja) | 信号伝送方式及び半導体集積回路装置 | |
EP3058468B1 (en) | Receiver architecture for memory reads | |
US6882204B2 (en) | Semiconductor integrated circuit device with differential output driver circuit, and system for semiconductor integrated circuit device | |
KR102088453B1 (ko) | 반도체 장치 | |
US7167536B2 (en) | Signal receiving circuit, semiconductor device and system | |
KR20160027349A (ko) | 반도체장치 및 이를 포함하는 반도체시스템 | |
US9317370B2 (en) | Semiconductor apparatus and system including the same | |
US20140204936A1 (en) | Transmission device, reception device, information processing system,control method and communication method | |
JPH1188142A (ja) | 半導体装置およびそれを搭載した回路モジュール | |
JP2004355667A (ja) | 半導体装置 | |
JP2000174739A (ja) | データ転送方式およびデータ転送装置 | |
KR20130072095A (ko) | 반도체 장치 및 그 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080912 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |