Nothing Special   »   [go: up one dir, main page]

JP4655891B2 - 通信用半導体チップ、キャリブレーション方法、並びにプログラム - Google Patents

通信用半導体チップ、キャリブレーション方法、並びにプログラム Download PDF

Info

Publication number
JP4655891B2
JP4655891B2 JP2005319367A JP2005319367A JP4655891B2 JP 4655891 B2 JP4655891 B2 JP 4655891B2 JP 2005319367 A JP2005319367 A JP 2005319367A JP 2005319367 A JP2005319367 A JP 2005319367A JP 4655891 B2 JP4655891 B2 JP 4655891B2
Authority
JP
Japan
Prior art keywords
communication
signal
communication module
module
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005319367A
Other languages
English (en)
Other versions
JP2007129412A5 (ja
JP2007129412A (ja
Inventor
俊一 助川
武男 関野
賢一 重並
真一 東井
達夫 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005319367A priority Critical patent/JP4655891B2/ja
Priority to US11/554,817 priority patent/US7995966B2/en
Priority to TW095140433A priority patent/TWI348834B/zh
Priority to KR1020060107865A priority patent/KR20070047723A/ko
Priority to CN2006100643035A priority patent/CN101017812B/zh
Publication of JP2007129412A publication Critical patent/JP2007129412A/ja
Publication of JP2007129412A5 publication Critical patent/JP2007129412A5/ja
Application granted granted Critical
Publication of JP4655891B2 publication Critical patent/JP4655891B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01037Rubidium [Rb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0243Printed circuits associated with mounted high frequency components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/045Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10098Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10515Stacked components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)
  • Near-Field Transmission Systems (AREA)

Description

本発明は、通信用半導体チップ、キャリブレーション方法、並びにプログラムに関し、特に、半導体装置をより小型化するための通信用半導体チップを実現し、その通信用半導体チップにおいて、より安定した通信を行うことができるようにした通信用半導体チップ、キャリブレーション方法、並びにプログラムに関する。
電子機器の普及に伴い、マルチチップモジュール(MCM)を積層したマルチチップパッケージ、或いはシステムインパッケージ(SIP)を低コストで実現する積層技術、チップ間配線技術などが提案されている(例えば、特許文献1)。
同文献には、複数の基板を積層するとともに、積層された基板の側面に他の基板を接合し、積層された基板の端子を、側面の基板を介してその下方に設けた端子に接続することが提案されている。
特開平8−316408号公報
しかしながら、上記文献に記載の方法においては、端子の数が側面の基板の幅に制限される。端子の数がそれ以上に増加する場合には、側面の基板の数を増加することになるが、それでも積層基板の側面は4面しかないので、側面の基板の幅の4倍を超える長さの領域を、端子を導出するための領域として確保することができない。このため、端子の数をより増加させるには、側面の基板の幅をより広くすることになる。しかしながら、そのようにすると、半導体装置全体の形状が大きくなる課題があった。
本発明は、このような状況に鑑みてなされたものであり、多くの数の端子を有する半導体装置をより小型化するための通信用半導体チップを提供することができるようにするものである。
本発明の一側面は、他の通信用半導体チップと無線通信を行う通信用半導体チップであって、前記他の通信用半導体チップと前記無線通信を行い、データを受信する受信部を有する通信モジュールと、前記受信部に対して基準電位を供給するとともに、前記他の通信用半導体チップが有する通信モジュール、および、前記通信用半導体チップの前記通信モジュールの全部または一部を用いて信号のループパスを構築し、前記ループパスを用いて、前記基準電位のキャリブレーションを行うコントロール部とを備える通信用半導体チップである。
前記コントロール部は、前記基準電位として、前記受信が受信信号のライジングエッジでの受信感度を調整する第1の基準電位と、前記受信が受信信号のフォーリングエッジでの受信感度を調整する第2の基準電位とをキャリブレーションし、前記受信回路に供給することができる。
前記コントロール部は、前記ループパスを伝播させたノイズ信号を受信しないように受信感度を制御することにより、前記通信モジュールが前記無線通信において取得する不要なノイズ信号に対するキャリブレーションを行うとともに前記ループパスを伝播させた通信信号を受信するように受信感度を制御することにより、前記無線通信通信信号に対するキャリブレーションを行うことができる。
前記通信モジュールは、前記通信用半導体チップ上に複数配置され、それぞれが、前記他の通信用半導体チップ上に配置された複数の他の通信モジュールのうち、自分自身に対応する位置の通信モジュールと通信を行い、データを受信することができる。
前記コントロール部は、前記ループパスを伝播させたノイズ信号を受信しないように受信感度を制御することにより、前記通信モジュールが前記他の通信用半導体チップ上の、自分自身に対応する位置以外の通信モジュールからの隣接干渉を含む不要なノイズ信号に対するキャリブレーションを行うことができる。
前記コントロール部は、複数の前記通信モジュールのうち、一部の通信モジュールに対してのみ前記基準電位のキャリブレーションを行い、得られた前記基準電位を他の通信モジュールにも適用して、供給することができる。
前記コントロール部は、前記キャリブレーションを行わない通信モジュールに対して、前記通信モジュールの受信感度が最大となる基準電位を供給しながら、前記キャリブレーションを行う通信モジュールを用いて前記ループパスを構築し、前記ループパスを伝播させたノイズ信号を受信しないように受信感度を制御することができる。
複数の前記通信モジュールは、前記通信用半導体チップ上に、マトリックス状に平面的に配置されることができる。
本発明の他の側面は、信号を送信する送信部、および、信号を受信する受信部のうち少なくともいずれか一方を有する通信モジュールを備える通信用半導体チップを複数有し、前記通信用半導体チップ間で互いの前記通信モジュールを用いて無線通信を行う半導体装置における、前記受信部に供給される基準電位のキャリブレーションを行うキャリブレーション装置であって、前記受信部を有する通信モジュールのうち、少なくとも1個を、前記基準電位のキャリブレーションを行う設定用通信モジュールとして設定する設定手段と、前記設定手段により設定された前記設定用通信モジュールに信号を送信する送信用通信モジュールに対して信号を供給することにより、前記送信用通信モジュールに、前記設定用通信モジュールに対して前記信号を送信させる送信制御手段と、前記送信制御手段により制御されて前記送信用通信モジュールより送信され、前記設定用通信用モジュールが受信した前記信号を、複数の前記通信用半導体チップの全部または一部を用いたループパスを介して検出する検出手段と、前記検出手段により前記信号が検出された場合、受信感度を下げるように前記基準電位のキャリブレーションを行うキャリブレーション手段とを備えるキャリブレーション装置である。
本発明の他の側面は、また、信号を送信する送信、および信号を受信する受信のうち少なくともいずれか一方を有する通信モジュールを備える通信用半導体チップを複数有し、前記通信用半導体チップ間で互いの前記通信モジュールを用いて無線通信を行う半導体装置における、前記受信に供給される基準電位のキャリブレーション方法であって、前記受信を有する通信モジュールのうち、少なくとも1個を、前記基準電位のキャリブレーションを行う設定用通信モジュールとして設定し、前記設定用通信モジュールに信号を送信する送信用通信モジュールに対して信号を供給することにより、前記送信用通信モジュールに、前記設定用通信モジュールに対して前記信号を送信させ、前記送信用通信モジュールより送信され、前記設定用通信用モジュールが受信した前記信号を、複数の前記通信用半導体チップの全部または一部を用いたループパスを介して検出し、前記信号が検出された場合受信感度を下げるように前記基準電位のキャリブレーションを行うキャリブレーション方法である。
本発明の他の側面は、さらに、信号を送信する送信部、および、信号を受信する受信部のうち少なくともいずれか一方を有する通信モジュールを備える通信用半導体チップを複数有し、前記通信用半導体チップ間で互いの前記通信モジュールを用いて無線通信を行う半導体装置における、前記受信部に供給される基準電位のキャリブレーションを行うコンピュータを、前記受信部を有する通信モジュールのうち、少なくとも1個を、前記基準電位のキャリブレーションを行う設定用通信モジュールとして設定する設定手段、前記設定用通信モジュールに信号を送信する送信用通信モジュールに対して信号を供給することにより、前記送信用通信モジュールに、前記設定用通信モジュールに対して前記信号を送信させる送信制御手段、前記送信用通信モジュールより送信され、前記設定用通信用モジュールが受信した前記信号を、複数の前記通信用半導体チップの全部または一部を用いたループパスを介して検出する検出手段、前記信号が検出された場合、受信感度を下げるように前記基準電位のキャリブレーションを行うキャリブレーション手段として機能させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体である。
本発明の他の側面は、また、信号を送信する送信、および信号を受信する受信のうち少なくともいずれか一方を有する通信モジュールを備える通信用半導体チップを複数有し、前記通信用半導体チップ間で互いの前記通信モジュールを用いて無線通信を行う半導体装置における、前記受信に供給される基準電位のキャリブレーションを行うコンピュータ、前記受信を有する通信モジュールのうち、少なくとも1個を、前記基準電位のキャリブレーションを行う設定用通信モジュールとして設定する設定手段、前記設定用通信モジュールに信号を送信する送信用通信モジュールに対して信号を供給することにより、前記送信用通信モジュールに、前記設定用通信モジュールに対して前記信号を送信させる送信制御手段、前記送信用通信モジュールより送信され、前記設定用通信用モジュールが受信した前記信号を、複数の前記通信用半導体チップの全部または一部を用いたループパスを介して検出する検出手段、前記信号が検出された場合受信感度を下げるように前記基準電位のキャリブレーションを行うキャリブレーション手段として機能させるためのプログラムである。
本発明の側面においては、他の通信用半導体チップと無線通信を行い、データを受信する受信を有する通信モジュールと、受信に対して基準電位を供給するとともに、他の通信用半導体チップが有する通信モジュール、および、通信用半導体チップの通信モジュールの全部または一部を用いて信号のループパスを構築し、そのループパスを用いて、基準電位のキャリブレーションを行うコントロール部とが備えられる。
本発明の他の側面においては、受信部を有する通信モジュールのうち、少なくとも1個が、基準電位のキャリブレーションを行う設定用通信モジュールとして設定され、設定用通信モジュールに信号を送信する送信用通信モジュールに対して信号が供給されることにより、送信用通信モジュールにより、設定用通信モジュールに対して信号が送信させられ、送信用通信モジュールより送信され、設定用通信用モジュールが受信した信号が、複数の通信用半導体チップの全部または一部を用いたループパスを介して検出され、信号が検出された場合受信感度を下げるように基準電位のキャリブレーションが行われる。
本発明の側面によれば、通信用半導体チップを提供することができる。特に、多くの数の端子を有する半導体装置をより小型化することができる通信用半導体チップを実現することができる。
本発明の側面によれば、さらに、より容易に、より安定した通信を行うことができるようにさせることができる通信用半導体チップを実現することができる。
本発明の側面によれば、さらに、より容易に、より広範囲に通信を行うことができるようにさせることができる通信用半導体チップを実現することができる。
本発明の側面によれば、通信用半導体チップにおいて用いられるパラメータのキャリブレーション方法を提供することができる。特に、通信用半導体チップが、より安定した通信を行うことができるようにするための、パラメータのキャリブレーションを容易に行うことができる。
本発明の側面によれば、通信用半導体チップにおいて用いられるパラメータのキャリブレーションを実現するプログラムを提供することができる。特に、通信用半導体チップが、より安定した通信を行うことができるようにするための、パラメータのキャリブレーションを容易に行うことができる。
次に、本発明を適用した実施の形態について、図面を参照して説明する。
図1は、本発明を適用したマルチチップパッケージの断面構成を表している。そして、図2は、その平面の構成を表している。このマルチチップパッケージ1001は、アンテナを半導体チップに形成し、その半導体チップをインターポーザに装着することでインターポーザ間の通信を行う半導体装置である。この半導体装置としてのマルチチップパッケージ1001は、シリコンで形成される3個のインターポーザ1011−1乃至1011−3を有している。最下層のインターポーザ1011−1には、通信用半導体チップとしての通信チップ1015−1と通信チップ1016がバンプ1014−1を介して装着されている。図示は省略するが、通信チップ1015−1と通信チップ1016は、インターポーザ1011−1上に形成された配線パターンを利用して信号を授受することが可能となっている。また、インターポーザ1011−1には、電源電極1017からボンディングワイヤ1018−1を介して、必要な電力が供給されている。
インターポーザ1011−2には、通信用半導体チップとしての通信チップ1015−2の他、ファンクションチップ1012−2,1013−2がバンプ1014−2を介して装着されている。通信チップ1015−2,ファンクションチップ1012−2,1013−2の間においても、インターポーザ1011−2上に形成された配線パターンを利用して、相互に信号を授受することができるように構成されている。また、電源電極1017からボンディングワイヤ1018−2を介して、インターポーザ1011−2上に必要な電力が供給されている。
インターポーザ1011−3にも、通信用半導体チップとしての通信チップ1015−3、ファンクションチップ1012−3,1013−3が、バンプ1014−3を介して装着されている。通信チップ1015−3、ファンクションチップ1012−3,1013−3の間においても、インターポーザ1011−3上に形成された配線パターンにより、信号を授受することが可能となっている。また、電源電極1017からボンディングワイヤ1018−3を介して必要な電力が供給されている。
なお、ファンクションチップ1012−2,1012−3,1013−2,1013−3は、例えば、CPUやメモリといった所定の機能を実行する半導体チップである。
図3と図4は、他の実施の形態を表している。この実施の形態においては、電源電極1017からバンプ1031−1を介して、銅板1032−1に必要な電力が供給されている。この電力が、バンプ1014−1を介してインターポーザ1011−1上に供給されている。
銅板1032−1の上側の銅板1032−2には、電源電極1017、バンプ1031−1、銅板1032−1、バンプ1031−2を介して電力が供給されている。そして、この電力がバンプ1014−2を介して、インターポーザ1011−2に供給されている。同様に、銅板1032−2の上側の銅板1032−3には、電源電極1017、バンプ1031−1、銅板1032−1、バンプ1031−2、銅板1032−2、バンプ1031−3を介して電力が供給されている。この電力が、さらにパンプ1014−3を介して、インターポーザ1011−3上に供給されている。その他の構成は、図1と図2に示される場合と同様である。
なお、銅板1032−1には、通信チップ1015−1,1016に対応する位置に穴が形成されており、これらのチップと直接当接しないようになされている。同様に、銅板1032−2にも通信チップ1015−2、ファンクションチップ1012−2,1013−2に対応する位置に穴が形成されており、銅板1032−3にも通信チッ1015−3、ファンクションチップ1012−3,1013−3に対応する位置に穴が形成されている。
通信チップ1015−1乃至1015−3は、図1と図3に示されるように、図中縦方向に対応する位置に配置されている。したがって、図5に示されるように、例えば、インターポーザ1011−2上の通信チップ1015−2の上に形成されている通信モジュール1052−2と、インターポーザ1011−3上の通信チップ1015−3の上に形成されている通信モジュール1052−3は、相互に対応する位置に配置され、それらを介して、相互に無線(電磁誘導)による通信が行われる(極近接通信が行われる)。
図6は、非同期通信する場合における通信チップ1015の平面的構成を表している。同図に示されるように、この実施の形態においては、通信チップ1015の周囲には、複数のパッド1051が全体で四角形が構成されるように環状に配置されている。このパッド1051は、入出力バッファも内蔵している。パッド1051は、ボンディングワイヤあるいはバンプと接続される。また、パッド1051は、配線パターンにより通信モジュール1052と接続されている。
パッド1051の内側には、この実施の形態の場合、通信モジュール1052がマトリックス状に3×5個の合計15個が平面的に配置するように形成されている。各位置の通信モジュール1052には、01乃至15の番号が付けられている。通信モジュール1052の下側には、コントロール部1053が形成されている。このコントロール部1053は、通信モジュール1052を制御するほか、基準電圧を発生し、通信モジュール1052に供給する。
図7は、1つの通信モジュール1052の平面的構成を表している。同図に示されるように、図中最も左側には送信回路1073が、送信回路1073の右側には非同期型受信回路1074が、そして、さらにその右側にはアンテナ1077が形成されている。送信回路1073、非同期型受信回路1074、およびアンテナ1077の外周を取り囲むように配線1070が形成されている。この配線1070は、電力および信号を授受する。
通信チップ1015の通信モジュール1052は、15個のすべてが送信用とされるか、あるいは受信用とされる(この場合、双方向の通信を行うには、送信専用の通信チップと受信専用の通信チップが必要となる)。あるいはまた、そのうちの一部のみが送信用、あるいは受信用とすることも可能である。
通信モジュール1052は、図8に示されるように、データ端子1071、増幅器1072、送信回路1073、非同期型受信回路1074、増幅器1075、出力端子1076、並びにアンテナ1077により基本的に構成される。データ端子(Data)1071は、入力されたデータを増幅器1072に供給する。増幅器1072は、データ端子1071より入力された信号を増幅し、送信回路1073のデータ端子(Data)に供給する。送信回路1073の出力端子N1,N2が、それぞれ非同期型受信回路1074の入力端子N3,N4と接続されており、それらの間にはアンテナ1077が接続されている。非同期型受信回路1074は、入力端子N3,N4より入力された信号を出力端子OUTから出力する。この出力は、増幅器1075により増幅され、出力端子(OUT)1076から出力される。
送信回路1073は、イネーブル端子ENを有し、ここに高い基準電位VDDが供給されたとき送信回路1073はイネーブル状態とされ、低い基準電位VSSが供給されたときディセーブル状態とされる。同様に、非同期型受信回路1074も、そのイネーブル端子ENに高い基準電位VDDが供給されたときイネーブル状態とされ、低い基準電位VSSが供給されたときディセーブル状態とされる。図8の実施の形態は、送信側の通信モジュールの構成を表す。従って、送信回路1073がイネーブル状態とされ、非同期型受信回路1074がディセーブル状態とされている。
この場合、データ端子1071より入力された信号が増幅器1072により増幅された後、送信回路1073に入力される。送信回路1073は、入力された信号を波形整形し、アンテナ1077から出力する。
図9は、受信側の通信チップ1015における通信モジュールの構成を表している。なお、図9(後述する図17においても同様)において、番号の後にハイフンを付加して示す数字は、図6(図14)における番号01乃至番号15の各位置における通信モジュールであることを表すものである。この実施の形態においては、図6における中央の番号08で示される位置の通信モジュール1052−08と、番号01で示される位置の通信モジュール1052−01の構成が示されている。これらの回路の送信回路1073−08と送信回路1073−01のイネーブル端子は低い基準電位VSSが供給されている。したがって、これらの送信回路はディセーブル状態となっている。
一方、通信モジュール1052−08の非同期型受信回路1074−08のイネーブル端子には高い基準電位VDDが供給され、イネーブル状態とされている。したがって、非同期型受信回路1074−08は、アンテナ1077−08により受信された信号を入力端子N3,N4から入力し、端子OUTから増幅器1075−08に出力する。増幅器1075−08は、入力された信号を増幅し、端子1076−08から出力する。
同様に、番号01の通信モジュール1052−01の非同期型受信回路1074−01のイネーブル端子にも高い基準電位VDDが供給され、イネーブル状態とされている。したがって、非同期型受信回路1074−01は、アンテナ1077−01により受信された信号を入力端子N3,N4から入力し、増幅器1075−01に出力する。増幅器1075−01は、入力された信号を増幅し、端子1076−01から出力する。
なお、端子1076−08から出力される信号は、コントロール部1053に供給される。コントロール部1053は、非同期型受信回路1074−08,1074−01にそれぞれ基準電位VR1,VR2を供給している。図12を参照して後述するように、この基準電位VR1,VR2を閾値として、非同期型受信回路1074−08,1074−01において、正パルスまたは負パルスが検出される。
図10は、送信回路1073のより具体的な構成を表している。送信回路1073にデータ端子より入力された信号は、遷移検出部1111によりその遷移が検出される。遷移検出部1111は、遷移を検出すると正のパルスを発生し、ノードN0に出力する。ノードN0の正のパルスは、NAND回路1112に入力される。NAND回路1112の他方の入力には、イネーブル端子より供給された高い基準電位VDDが供給されている。NAND回路1112の出力はノードN5に接続されている。ノードN5は、トライステートバッファ1116,1117の制御電極にも接続されている。トライステートバッファ1116,1117の他方の制御電極には、NAND回路1112の出力のインバータ1113による反転出力(ノードN6の出力)が供給されている。
このトライステートバッファ1116には、データ端子より入力された信号がインバータ1114,1115を介して供給されているほか、トライステートバッファ1117には、インバータ1114の出力が供給されている。トライステートバッファ1116の出力と、トライステートバッファ1117の出力は、出力端子N1,N2から送信側のアンテナ1077Tの両端に供給されている。出力端子N1,N2には、トランジスタ1118が接続されているとともに、トランジスタ1119,1120の直列回路も接続されている。これらのトランジスタ1118,1119,1120の制御電極は、ノードN5に接続されている。トランジスタ1119とトランジスタ1120の接続点は、基準電位HVDに接続されている。この基準電位HVDは、例えば、高い基準電位VDDの1/2の電位とされる。
データ端子に、例えば、図11Aに示される信号が入力されると、遷移検出部1111は図11Bに示されるように、その立ち上がりエッジと立ち下がりエッジを検出し、ノードN0に正のパルスを出力する。ノードN0の正のパルスは、NAND回路1112により反転され、図11Cに示されるように、ノードN5に負のパルスとして出力される。また、このノードN5の負のパルスは、インバータ1113により反転され、ノードN6に正のパルスとして出力される。したがって、ノードN5とノードN6に負のパルスと正のパルスが供給されるタイミングにおいて、トライステートバッファ1116,1117がイネーブル状態とされ、インバータ1114,1115を介して入力される信号、またはインバータ1114を介して入力される信号が、アンテナ1077Tに供給される。その結果、アンテナ1077Tには、図11Dに示されるように電流が流れる。ノードN5の電位が低レベルになるとき、トランジスタ1118乃至1120はオフとなり、アンテナ1077Tに電流が流れるのを許容する。アンテナ1077Tに流れる電流ILTの方向は、データ端子に入力される信号が高レベルである場合と低レベルである場合とで逆方向に変化する。
送信側の通信モジュール1052のアンテナ1077(図10において、送信回路1073のアンテナ1077T)と、対応する位置の受信側の通信モジュール1052のアンテナ1077(図10において、非同期型受信回路1074のアンテナ1077R)とは、結合係数Kで結合している。したがって、アンテナ1077Tに電流ILTが流れたとき、アンテナ1077Rに電流が流れ、受信回路1074の入力端子N3,N4に、図11Eに示されるように電圧が発生する。図11Dと図11Eに示されるように、アンテナ1077Tの電流ILTの立ち上がりに対応して、図11Eに実線で示される電圧が発生し、立ち下りに対応して破線で示される電圧が発生する。
図12は、非同期型受信回路1074の構成を表している。入力端子N3,N4は、増幅器1143の入力端子に接続されている。入力端子N3とN4の間には、抵抗1141,1142が接続されている。抵抗1141と抵抗1142の間には、基準電位VREFが供給されている。増幅器1143の出力は、ヒステリシスコンパレータ(Hysteresis Comparator)1144の非反転入力端子と、ヒステリシスコンパレータ1146の反転入力端子に供給されている。コンパレータ1144の反転入力端子には、基準電位VR1が供給され、コンパレータ1146の非反転入力端子には基準電位VR2が供給されている。
コンパレータ1144の出力(ノードN5)は、インバータ1145を介して、NAND回路1149とともにクロスラッチ回路を構成するNAND回路1148の一方の入力に接続されている。コンパレータ1146の出力(ノードN6)は、インバータ1147を介してNAND回路1149の一方の入力に接続されている。NAND回路1148の出力はNAND回路1149の他方の入力に接続され、NAND回路1149の出力はNAND回路1148の他方の入力に接続されている。
送信側の通信モジュール1052の送信回路1073が入力信号IN(図13A)に対応する出力信号ILTを送信すると、電磁誘導により受信側の通信モジュール1052のアンテナ1077(入力端子N3,N4)には電圧が発生する(図13B)。増幅器1143は、このアンテナ1077より供給された信号を増幅し、ノードVAに出力する(図13C)。コンパレータ1144は、増幅器1143より入力された信号のレベルを基準電位VR1と比較し、基準電位VR1より大きい場合には、ノードN5に正のパルスを出力する(図13D)。同様に、コンパレータ1146は、増幅器1143より出力された信号のレベルを基準電位VR2と比較し、基準電位VR2より小さい場合には、ノードN6に正のパルスを出力する(図13E)。ノードN5,N6の出力がそれぞれインバータ1145,1147により反転され、負のパルスが入力される毎に出力を反転するクロスラッチ回路によりラッチされ、出力される(図13F)。
通信チップ1015は、クロックに同期して通信を行う場合、図14に示されるように構成される。その基本的構成は、図6における場合と同様であるが、図14の実施の形態においては、DLL(Delay Locked Loop)回路1161がさらに付加される。また、番号01乃至番号15で示される位置の通信モジュール1052のうち、少なくとも1個、例えば、中央の番号08の位置の通信モジュール1052は非同期通信が行われるように構成され、その他の番号01乃至番号07、並びに番号09乃至番号15の位置の通信モジュール1052は、同期通信を行うように構成される。
図15は、図14における通信モジュール1052のうち、同期通信を行う通信モジュール(番号01乃至番号07、並びに番号09乃至番号15の位置の通信モジュール)の平面的構成を表している(非同期通信を行う通信モジュール(番号08の位置の通信モジュール)の平面的構成は、図7に示されるようになる)。図15に示されるように、同期通信を行う通信モジュール1052は、送信回路1183、同期型受信回路1184、アンテナ1187、並びに配線1180により構成されている。その平面的構成は、図7における非同期型受信回路1074が同期型受信回路1184に置き換えられている以外、図7の構成と同様である。
同期通信を行う場合における通信モジュール1052は、例えば、図16に示されるように、データ端子1181、増幅器1182、送信回路1183、同期型受信回路1184、増幅器1185、出力端子1186、並びにアンテナ1187により構成される(非同期通信を行う番号08の位置の通信モジュール1052は、図8に示されるように構成される)。図16の通信モジュール1052の基本的構成は、図8の非同期通信を行う場合の通信モジュール1052と基本的に同様であるが、送信回路1183と同期型受信回路1184が、それぞれクロック端子を有し、入力されるクロックに同期して動作するように構成されている。その他の構成は、図8における場合と同様である。
図16の実施の形態は、送信側の通信モジュールを表しているため、同期型受信回路1184は、そのイネーブル端子ENに低電位VSSが供給され、ディセーブル状態とされている。これに対して、送信回路1183のイネーブル端子ENには、高い基準電位VDDが入力されイネーブル状態とされている。
図17は、同期通信を行う受信側の通信チップ1015の通信モジュール1052のうち、番号08で示される位置の通信モジュール1052−08と、番号01で示される位置の通信モジュール1052−01の基本的接続関係を表している。通信モジュール1052−08の送信回路1183−08と、通信モジュール1052−01の送信回路1183−01のイネーブル端子には、それぞれ低電位VSSが供給され、それぞれの送信回路1183−08,1183−01は、ディセーブル状態とされている。これに対して、非同期受信回路1184−08と同期型受信回路1184−01はそのイネーブル端子に高い基準電位VDDが供給され、イネーブル状態とされている。
したがって、アンテナ1187−08により受信された信号は、非同期型受信回路1184−08を介して増幅器1185−08に入力され、それにより増幅された後、端子1186−08からDLL回路1161に供給される。すなわち、図16に示される送信側の番号08の位置の通信モジュール1052−08の送信回路1183−08より出力され、アンテナ1187−08を介して送信されたクロックが、受信側の対応する番号08の位置の通信モジュール1052−08のアンテナ1187−08、非同期受信回路1184−08、増幅器1185−08、出力端子1186−08を介して、クロックとして出力される。
DLL回路1161は、端子1186−08より出力されたクロックCLK1を所定の時間だけ遅延(位相を調整)してクロックCLK2とし、同期型受信回路1184−01に出力する(図示は省略するが、同様に、他の位置の受信側の同期型受信回路1184−02乃至1184−07,1184−09乃至1184−15にも出力する)。同期型受信回路1184−01は、入力されたクロックCLK2に同期して動作する。すなわち、アンテナ1187−01により受信された信号が、同期型受信回路1184−01によりクロックに同期して受信され、増幅器1185−01により増幅された後、端子1186−01から出力される。
また、コントロール部1053は、非同期受信回路1184−08(図12の非同期型受信回路1074と同様の構成とされる)に基準電位VR1,VR2を供給する。この基準電位VR1,VR2は、実験等により予め定められた値である。
図18は、調整回路としてのDLL回路1161の構成を表している。DLL回路1161は、可変遅延部1201、クロック分配遅延レプリカ1202、並びにコントロール部1203により構成される。可変遅延部1201は、入力されたクロックCLK1を所定時間Taだけ遅延して、クロックCLK2を出力する。このクロックCLK2は、クロック分配遅延レプリカ1202により時間Tbだけ遅延され、クロックCLK2Aとして出力される。コントロール部1203は、クロックCLK2Aの位相が遅れているときは、時間Taを増加し、進んでいるときは時間Taを減少するようにして、クロックCLK2AとクロックCLK1の位相差がゼロとなるように、可変遅延部1201の遅延時間Taを制御する。
すなわち、図17の非同期受信回路1184−08の端子N3,N4にアンテナ1187−08により受信された信号(クロック)が入力されると(図19A)、その信号がクロックCLK1としてDLL回路1161に入力される(図19B)。DLL回路1161は、このクロックCLK1を時間Taだけ遅延して、クロックCLK2を出力する(図19C)。
一方、例えば、同期型受信回路1184−01の端子N3,N4にアンテナ1187−01により受信された信号が入力された場合(図19D)、クロックCLK2は、この信号を処理するのに適したタイミングとなっている必要がある。すなわち、後述する図23を参照して説明するように、同期型受信回路1184−01はその内部のノードNC1とノードNC2において、それぞれ所定のタイミングのクロックが必要となる(図19Eと図19F)。クロック分配遅延レプリカ1202は、クロックCLK2を時間Tbだけ遅延して、クロックCLK2Aを生成することでこのタイミングを調整する。すなわち、クロックCLK1とクロックCLK2Aの位相差が0になるように位相が調整されることで正しいクロック同期が行なわれることになる。
図20は、クロックに同期して動作する送信回路1183(図16)の構成を表している。このインバータ1221、遅延回路1222およびNAND回路1223により、クロックの立ち上がりエッジが検出される。その他のNAND回路1223、インバータ1224乃至1226、トライステートバッファ1227,1228、トランジスタ1229乃至1231の構成は、図10におけるNAND回路1112、インバータ1113乃至1115、トライステートバッファ1116,1117、トランジスタ1118乃至1120と基本的に同様の構成である。
クロック端子にクロック(図21A)が入力されると、インバータ1221、遅延回路1222およびNAND回路1223によりその立ち上がりエッジが検出され、NAND回路1223の出力(ノードN3)には、クロックの立ち上がりエッジに同期した負のパルスが出力され(図21B)、インバータ1224は正のパルスを出力する。したがって、トライステートバッファ1227,1228は、ノードN3に負のパルスが出力される期間においてイネーブル状態とされ、入力されるデータ(図21C)をアンテナ1187Tに供給する。これにより、アンテナ1187Tに電流ILT(図21D)が流れる。アンテナ1187Tと結合係数Kで結合している受信側のアンテナ1187Rには電磁誘導により電流が流れ、受信回路1184にはその入力端子N3,N4に電圧が発生する(図21E)。
図22は、同期型受信回路1184(図17)の構成を表している。同図に示されるように、アンテナ1187の端子N3,N4がクロック同期増幅器1253の入力端子に接続されている。端子N3と端子N4の間には、抵抗1251と抵抗1252が接続されている。抵抗1251と抵抗1252の接続点には、基準電位VREFが供給されている。クロック同期増幅器1253の出力端子NA1とNA2は、NAND回路1254とNAND回路1255で構成されるクロスラッチ回路に接続されている。
アンテナ1187より入力された信号は、クロック増幅器1253によりクロックに同期して増幅され、NAND回路1254,1255により構成されるクロスラッチ回路によりラッチされる。
クロック同期増幅器1253は、例えば図23に示されるように構成される。同図に示されるように、クロック同期増幅器1253は、トランジスタ1271と1272のゲートが相互に接続され、トランジスタ1271のソースはトランジスタ1273のドレインに、トランジスタ1272のソースはトランジスタ1274のドレインにそれぞれ接続されている。そして、トランジスタ1273と1274のソースの共通接続点は、さらにトランジスタ1279のドレインに接続されている。トランジスタ1272はゲートとソースが接続されている。トランジスタ1275とトランジスタ1276のゲートは、相互に接続されている。トランジスタ1275は、ゲートとソースが接続されている。トランジスタ1275のソースはトランジスタ1277のドレインに、トランジスタ1276のソースはトランジスタ1278のドレインに、それぞれ接続されている。トランジスタ1277と1278のソースの共通接続点は、トランジスタ1279のドレインに接続されている。
トランジスタ1273とトランジスタ1277のゲートには端子N3が接続され、トランジスタ1274とトランジスタ1278のゲートには端子N4が接続されている。
トランジスタ1280、1281、1283のそれぞれのゲートはノードNC1に接続されている。トランジスタ1280のソースは、トランジスタ1287のゲートとトランジスタ1273のドレインに接続されている。また、トランジスタ1280のソースは、トランジスタ1281とトランジスタ1284のソースにも接続されている。トランジスタ1283のソースは、トランジスタ1281とトランジスタ1284のドレインに接続されるとともに、トランジスタ1276のソースに接続される。さらに、トランジスタ1283のソースは、トランジスタ1288のゲートにも接続されている。トランジスタ1284のゲートは、ノードNC1Bに接続されている。
トランジスタ1285のソースは、トランジスタ1287のドレインに接続されるとともに、トランジスタ1286のゲートに接続されている。トランジスタ1286のソースは、トランジスタ1285のゲートに接続されるとともに、トランジスタ1288のドレインに接続されている。トランジスタ1287とトランジスタ1288のソースは相互に接続され、その相互に接続された接続点が、トランジスタ1289のドレインに接続されている。
トランジスタ1290,1291,1292のゲートは、それぞれノードNC2に接続されている。トランジスタ1290のソースは、トランジスタ1291とトランジスタ1293のソースに接続されるとともに、トランジスタ1287のドレインに接続されている。トランジスタ1292のソースは、トランジスタ1291,1293のドレインに接続されるとともに、トランジスタ1286のソースに接続されている。トランジスタ1290のソースとトランジスタ1287のドレインは、端子NA2に接続され、トランジスタ1292のソースとトランジスタ1288のドレインは、端子NA1に接続されている。
トランジスタ1279とトランジスタ1289のゲートには、図18のクロック分配遅延レプリカ1202が出力するクロックCLK2が供給されている。また、このクロックCLK2は、インバータ1311により反転された後、遅延回路1312により遅延される。遅延回路1312により遅延されたクロックが、インバータ1313により再び反転されてノードNC1に出力され、インバータ1314によるさらにその反転クロックがノードNC1Bに出力される。ノードNC1Bのクロックが、遅延回路1315によりさらに遅延される。遅延回路1315により遅延されたクロックが、インバータ1316により反転されてノードNC2に出力され、インバータ1317によるそのさらなる反転出力がノードNC2Bに出力される。
インバータ1311はトランジスタ1321,1322により構成されている。同様に、インバータ1313はトランジスタ1323,1324により、インバータ1314はトランジスタ1325,1326により、インバータ1316はトランジスタ1327,1328により、インバータ1317はトランジスタ1329,1330により、それぞれ構成されている。
トランジスタ1271乃至1279で構成される初段の回路で利用されるクロックCLK2に対して、トランジスタ1280乃至1289で構成される次段の回路で利用されるクロック(ノードNC1,NC1Bのクロック)は遅延回路1312により所定時間だけ遅延されており、トランジスタ1290乃至1293で構成されるさらに次段の回路で利用されるクロック(ノードNC2,NC2Bのクロック)は遅延回路1315により所定時間だけさらに遅延されている。端子N3,N4より入力された信号が、各段で増幅され、端子NA1,NA2より出力される。
以上のようにして形成されたマルチチップパッケージ1001は、外部の基板に対して、例えば、図24と図25に示されるように取り付けられる。図24は、マルチチップパッケージ1001を配線基板1331に装着する(取り付ける)前の状態を表しており、図25は装着した後(取り付けた後)の状態を表している。
これらの図に示されるように、このマルチチップパッケージ1001の底部には、配線基板1331上に配置された通信チップ1332にちょうど対応する位置に、凹部1351が形成され、装着されたとき、マルチチップパッケージ1001の内部の通信チップ1016と配線基板1331上の通信チップ1332とが充分近接して配置、対向されるように構成されている。
図中左側の電源電極1017Aは、スルーホール1341Aに挿入され、配線基板1331の上から2番目の配線1334と接続され、図中右側の電源電極1017Bは、スルーホール1341Bに挿入され、上から3番目の配線1335と接続される。配線基板1331は、金属の配線1333乃至1336を有し、これから各部に電力を供給するように構成されている。
図1と図3に示されるように、マルチチップパッケージ1001の底部を均一の厚さに薄く形成する場合に較べて、図24と図25に示されるように、外部基板としての配線基板1331に装着されている通信チップ1332に対応する位置に凹部1351を形成することで、その部分だけを薄くし他の部分を厚くすることができるので、内部をより強固に保護することが可能となる。
次に、例えば図6等に示される通信モジュール1052が信号を受信する場合に、受信信号に含まれるノイズについて説明する。
受信側の通信チップ1015上に配置される通信モジュール1052−08のコイルアンテナは、その通信モジュール1052−08に対応する、送信側の通信チップ1015上に配置される通信モジュール1052−08のコイルアンテナからの信号を受けるだけではなく、他のコイルアンテナからの信号(例えば、受信側の通信チップ1015上に配置される他の(周辺の)通信モジュール1052に対応する、送信側の通信チップ1015上に配置される通信モジュール1052からの信号)も受信する。
つまり、図26に示されるように、受信側の通信チップ1015に配置される、ある通信モジュール1052のコイルアンテナ1077Rは、送信側の通信チップ1015に配置される、その通信モジュール1052(コイルアンテナ1077R)に対応する通信モジュール1052のコイルアンテナ1077T1からの信号だけでなく、コイルアンテナ1077T1の周辺に配置される通信モジュール1052のコイルアンテナ1077T2やコイルアンテナ1077T3からの不要な信号も受信してしまう。
従って、受信側の通信チップ1015上の通信モジュール1052−08(以下、適宜、受信モジュール1052−08とも称する)は以下の条件で動作しなければならない。
第1に、送信側の通信チップ1015上の通信モジュール1052−08(以下、適宜、送信モジュール1052−08)が信号を送信していない場合、受信モジュール1052−08の出力は変化してはならない(つまり、検出してはならない)。すなわち、送信モジュール1052−08以外の送信モジュール1052の一部もしくはすべてが受信モジュール1052−08に対して最大のノイズを与える条件で同時に信号を送信しても、受信モジュール1052−08は、その信号を受信してはならない。
第2に、送信モジュール1052−08が信号を送信している場合、受信モジュール1052−08はその信号を確実に受信して出力しなければならない(つまり、検出しなければならない)。すなわち、送信モジュール1052−08がある信号を送信している場合、送信モジュール1052−08以外の送信モジュール1052の一部もしくはすべてが、送信モジュール1052−08が送信した信号と逆の最大のノイズを与える条件で信号を送信しても、受信モジュール1052−08は、正確に送信モジュール1052−08が送信した信号を受信しなければならない。
ここで、送信モジュール1052−08以外の送信モジュール1052(すなわち、送信モジュール1052−01乃至送信モジュール1052−07、並びに、送信モジュール1052−09乃至送信モジュール1052−15)の一部もしくはすべてが受信モジュール1052−08に対して最大のノイズを与える条件で信号を送信した場合に、受信モジュール1052−08のコイルアンテナ1077が取得する信号(隣接干渉)の量(隣接干渉総量)をSnとし、受信モジュール1052−08に対応する送信モジュール1052−08が信号を送信した場合に、受信モジュール1052−08のコイルアンテナ1077が取得する信号の量(通信信号量)をSとする。
上述した条件から、受信モジュール1052−08は、通信信号量Sが隣接干渉総量Sn以下場合は信号を受信してはならない。従って、通信信号量Sは、S>Snを満たす必要がある。
例えば、図26の例の場合、コイルアンテナ1077Rがコイルアンテナ1077T1から取得する信号の通信信号量Sは、コイルアンテナ1077T1周辺に存在する(コイルアンテナ1077Rに対応する位置以外の位置に存在する)コイルアンテナ1077T2およびコイルアンテナ1077T3から取得する信号の信号量(Sn/2ずつ)の総和(すなわち、隣接干渉総量Sn)よりも大きい必要がある。
また、上述したように、受信モジュール1052−08は、他の送信モジュール1052から供給される、送信モジュール1052−08より供給される信号と逆相の信号を取得中であっても、送信モジュール1052−08より供給される信号を受信可能でなければならない。そのため、通信信号量Sは、S>2Snを満たす必要がある。
通信信号量Sならびに隣接干渉総量Snは、通信チップ間の距離やコイルアンテナの直径、巻数などに依存する。従って、これらのパラメータ(通信チップ間の距離やコイルアンテナの直径、巻数等)は、設計時において、上述した条件(S>2Sn)を満たすように決定される。
上述した通信条件が満たされるときに通信信号を受信するために、受信モジュール1052−08は、所定の閾値SRthを用いて信号を受信するか否かを判定する。つまり、受信モジュール1052−08は、通信信号量Sや隣接干渉総量Snが、この閾値SRthに対して(S−Sn)>SRth>Snの条件を満たす場合、通信信号を受信する。この閾値SRthの値は、コントロール部1053(例えば、図6)でコントロールされる。
まず、図12の非同期型受信回路1074を使用した場合のコントロール部1053の動作について説明する。
例えば、図5の構成において、電源投入時に通信チップ1015−3上の送信モジュール1052−08を除く一部もしくはすべての送信モジュール1052に一定の信号を継続的に入力することにより、通信チップ1015−2上の受信モジュール1052−08に対して、隣接干渉総量Snとなる信号を与える。
このとき、図9において、コントロール部1053は、受信モジュール1052−08における閾値SRthが最小値から順次変化するように(徐々に大きくなるように)、受信モジュール1052−08に与える基準電位VR1およびVR2の値を変化させ、受信モジュール1052−08が信号を受信することができなくなった時の値に固定する(設定する)。
例えば、受信モジュール1052−08が、図27に示されるように、信号量S[v]の通信信号(左から3番目の棒グラフ)に、信号量Sn[v]の隣接干渉成分(左から2番目の棒グラフ)と、微少量のノイズ成分(左から1番目の棒グラフ)が重畳される信号(左から4番目の棒グラフ)を取得するとする。この信号に対して、受信モジュール1052−08における閾値SRthは、上述した方法により、通信信号を検出可能なSn[v]から(S−Sn)[v]の間の範囲で設定される(閾値SRthがSn[v]から(S−Sn)[v]の間の範囲となるように、基準電圧VR1およびVR2が設定される)。
なお、この基準電位VR1およびVR2の設定方法は、これ以外であってもよい。例えば、コントロール部1053が、閾値SRthが最大値から順次変化するように(徐々に小さくなるように)、受信モジュール1052−08に与える基準電位VR1およびVR2の値を変化させ、信号を受信できた時点の直前の値に固定する(設定する)ようにしてもよいし、コントロール部1053が、基準電位VR1およびVR2の値を、送信・受信の閾値から任意のオフセットを加えた値に固定する(設定する)ようにしてもよい。
この基準電位VR1およびVR2は、他のすべての受信モジュールに分配される。つまり、全ての受信モジュール1052には、互いに等しい閾値SRthが設定される。
閾値SRthが設定後、コントロール部1053は、信号を送信する送信モジュール1052に対して、終了信号を供給し、継続送信を終了させる。なお、予め定められた一定時間経過すると、各送信モジュール1052が継続送信を終了するようにしても良い。
次に、以上のような、基準電位VR1およびVR2の設定(較正(キャリブレーション))の具体的な方法について説明する。
図28は、図14の通信チップ1015の積層構造の例を示す図である。図28に示されるように、インターポーザ1011Uとインターポーザ1011Dは、重なるように配置され、上層のインターポーザ1011U上には、通信チップ1015URと通信チップ1015UTが配置され、下層のインターポーザ1011D上には、通信チップ1015DTと通信チップ1015DRが配置されている。通信チップ1015DTおよび1015UT上のすべての通信モジュールが送信に設定され、通信チップ1015UR及び1015DR上のすべての通信モジュールが受信に設定されており、通信チップ1015DTの各通信モジュールは、通信チップ1015URの各通信モジュールに対応する位置にそれぞれ配置され、通信チップ1015UTの各通信モジュールは、通信チップ1015DRの各通信モジュールに対応する位置にそれぞれ配置されている。
なお、図28において、受信モジュールRXT08は、受信を行う通信モジュールであり、通信チップ1015URの通信モジュール1052−08を示しており、受信モジュールRXT15は、受信を行う通信モジュールであり、通信チップ1015URの通信モジュール1052−15を示しており、送信モジュールTXB08は、送信を行う通信モジュールであり、通信チップ1015DTの通信モジュール1052−08を示しており、送信モジュールTXB15は、送信を行う通信モジュールであり、通信チップ1015DTの通信モジュール1052−15を示しており、送信モジュールTXT08は、送信を行う通信モジュールであり、通信チップ1015UTの通信モジュール1052−08を示しており、送信モジュールTXT15は、送信を行う通信モジュールであり、通信チップ1015UTの通信モジュール1052−15を示しており、受信モジュールRXB08は、受信を行う通信モジュールであり、通信チップ1015DRの通信モジュール1052−08を示しており、受信モジュールRXB15は、受信を行う通信モジュールであり、通信チップ1015DRの通信モジュール1052−15を示している。
図14の通信チップ1015は、2つの非同期通信を行う通信モジュールと13個の同期通信を行う通信モジュールを有するが、このうちの2つの非同期通信を行う通信モジュール1052(通信モジュール1052−08および通信モジュール1052−15)の動作を中心にキャリブレーション動作の例について以下に説明する。
図29は、図28の構造図に対応する平面回路図であり、キャリブレーション動作の説明に必要な構成のみが示されている。図29において、コントロール部1501は、キャリブレーション動作を制御する制御部である。コントロール部1501は、どのように構成されるようにしてもよく、例えば、いずれかの通信チップ上に構築されるようにしてもよいし、これらの通信チップ1015と異なるチップとして、いずれかのインターポーザ上に実装されるようにしてもよし、または、マルチチップパッケージ1001の外部に存在するようにしてもよい。
なお、通常通信においては、通信モジュール1052−08はクロック信号を伝送し、通信モジュール1052−15は非同期信号を伝送する目的に使われるものとする。
コントロール部1501は、信号TB08を通信チップ1015DTの送信モジュールTXB08に供給し、信号TB15を通信チップ1015DTの送信モジュールTXB15に供給する。
送信モジュールTXB08は、供給された信号TB08を取得すると、それを、アンテナ1077DT−08を介して通信チップ1015URの受信モジュールRXT08に供給する。同様に、送信モジュールTXB15は、供給された信号TB15を取得すると、それを、アンテナ1077DT−15を介して通信チップ1015URの受信モジュールRXT15に供給する。
通信チップ1015URにおいて、コントロール部1053URは、レジスタを含むコントローラとDC電圧発生回路を備えたモジュールであり、受信モジュールRXT08およびRXT15に対して基準電位VR1およびVR2を供給する。受信モジュールRXT08は、その基準電位VR1およびVR2を用いて、通信チップ1015DTの送信モジュールTXB08より供給された信号を、アンテナ1077UR−08を介して取得し、それを信号RT08として、コントロール部1053URに供給する。同様に、受信モジュールRXT15は、コントロール部1053URより供給される基準電位VR1およびVR2を用いて、通信チップ1015DTの送信モジュールTXB15より供給された信号を、アンテナ1077UR−15を介して取得し、それを信号RT15として、コントロール部1053URに供給する。
コントロール部1053URは、受信モジュールRXT08より供給された信号RT08を取得すると、それを信号TT08として、通信チップ1015UTの送信モジュールTXT08に供給する。同様に、コントロール部1053URは、受信モジュールRXT15より供給された信号RT15を取得すると、それを信号TT15として、通信チップ1015UTの送信モジュールTXT15に供給する。
通信チップ1015UTの送信モジュールTXT08は、供給された信号TT08を取得すると、それを、アンテナ1077UT−08を介して通信チップ1015DRの受信モジュールRXB08に供給する。同様に、通信チップ1015UTの送信モジュールTXT15は、供給された信号TT15を取得すると、それを、アンテナ1077UT−15を介して通信チップ1015DRの受信モジュールRXB15に供給する。
通信チップ1015DRにおいて、コントロール部1053DRは、レジスタを含むコントローラとDC電圧発生回路を備えたモジュールであり、受信モジュールRXB08およびRXB15に対して基準電位VR1およびVR2を供給する。受信モジュールRXB08は、その基準電位VR1およびVR2を用いて、通信チップ1015UTの送信モジュールTXT08より供給された信号を、アンテナ1077DR−08を介して取得し、それを信号RB08として、コントロール部1053DRおよびコントロール部1501に供給する。同様に、受信モジュールRXB15は、コントロール部1053DRより供給される基準電位VR1およびVR2を用いて、通信チップ1015UTの送信モジュールTXT15より供給された信号を、アンテナ1077DR−15を介して取得し、それを信号RB15として、コントロール部1053DRおよびコントロール部1501に供給する。
つまり、コントロール部1501より出力された信号TB08は、送信モジュールTXB08、受信モジュールRXT08、コントロール部1053UR、送信モジュールTXT08、および受信モジュールRXB08を経由して、信号RB08としてコントロール部1501に戻される。同様に、コントロール部1501より出力された信号TB15は、送信モジュールTXB15受信モジュールRXT15、コントロール部1053UR、送信モジュールTXT15、および受信モジュールRXB15を経由して、信号RB15としてコントロール部1501に戻される。
図29において、送信モジュールTXB08、送信モジュールTXT08、送信モジュールTXB15、および送信モジュールTXT15は、図8に示される通信モジュール1052のように、クロック信号に非同期に信号を送信するように構成され、受信モジュールRXT08、受信モジュールRXB08、受信モジュールRXT15、および受信モジュールRXB15は、図30に示されるように構成される。
図30は、図14の位置15に設けられる、非同期に動作する受信側の通信モジュール1052−15の詳細な構成例を示す図である。
図30において、通信モジュール1052−15(すなわち、受信モジュールRXT15および受信モジュールRXB15)は、図17に示される通信モジュール1052−08の構成と同様の、データ端子1181−15、増幅器1182−15、送信回路1183−15、非同期型受信回路1184−15、増幅器1185−15、出力端子1186−15、並びにアンテナ1187−15を有している。
通信モジュール1052−15は、さらに、スイッチ回路1601およびスイッチ回路1602を有している。スイッチ回路1601は、コントロール部1053より供給される制御信号SWの値に基づいて、コントロール部1053に内蔵される電圧発生回路より供給される電圧発生回路出力の供給元を切り替えるスイッチ回路である。つまり、スイッチ回路1601は、制御信号SWの値に基づいて、コントロール部1053より供給される固定電圧VRSと基準電位VR1のいずれか一方を選択し、それを電圧発生回路出力として非同期型受信回路1184−15に供給する。スイッチ回路1602は、スイッチ回路1602と同様のスイッチ回路であり、制御信号SWの値に基づいて、コントロール部1053より供給される固定電圧VRSと基準電位VR2のいずれか一方を選択し、それを電圧発生回路出力として非同期型受信回路1184−15に供給する。なお、固定電圧VRSは、受信回路の閾値SRthの値が最低(感度最大)となるように予め定められた電圧値である。
なお、以上においては、通信モジュール1052−15について説明したが、通信モジュール1052−08(受信モジュールRXT08および受信モジュールRXB08)の詳細な構成も、図30の受信側の通信モジュール1052−15の場合と同様であるのでその説明は省略する。
このような回路において実行されるキャリブレーション処理の流れについて、図31乃至図35のフローチャートを参照して説明する。なお、必要に応じて、図36に示されるタイミングチャートも参照する。
例えば、電源投入時等においてキャリブレーション処理が開始されると、コントロール部1053URおよびコントロール部1053DRは、ステップS1において、それぞれが電圧発生回路出力として出力するVR1およびVR2の値を、例えば最低の値(最大の受信感度)に初期設定する。
ステップS2において、コントロール部1501は、VR1およびVR2のノイズ信号(無線通信において得られる不要な信号)に対するキャリブレーションを行うための、キャリブレーション(N)エントリを送信する。図36は、キャリブレーション処理における各信号の値を示すタイミングチャートである。図36Aおよび図36Bに示されるように、コントロール部1501は、エントリ期間T1において、通常時には常に動作しているクロック信号(TB08)をLに固定し、信号TB15を任意の回数切り替える(トグルする)。これらの信号を処理することにより、コントローラ部1053URおよび1053DRは、キャリブレーション動作へのエントリを識別する。
このエントリを識別すると、コントロール部1053URは、受信モジュールRXT08に対して電圧発生回路出力として供給するVR1およびVR2の値を、固定値VRSと略同じ値(つまり受信モジュールRXT08の受信感度が最大となる値)に設定する。
また、ステップS4において、コントロール部1053URは、制御信号SWを受信モジュールRXT15に供給することによりスイッチ回路1601およびスイッチ回路1602の接続の切り替えを制御し、電圧発生源出力として、固定電圧VRSを非同期型受信回路1184に供給させるようにする。同様に、コントロール部1053DRは、制御信号SWを用いて受信モジュールRXB08および受信モジュールRXB15のそれぞれのスイッチ回路1601およびスイッチ回路1602の接続の切り替えを制御することにより、電圧発生源出力として固定電圧VRSを受信モジュールRXB08および受信モジュールRXB15に供給する。
図36において、エントリ期間T1が経過すると、コントロール部1501は、次に、コマンド入力期間T2において、図36Bに示されるように、信号TB08のHで始まる任意ビットのシリアルコマンド(パケット)を入力する。ステップS5において、コントロール部1501は、このコマンドとして、VR2を設定するためのフォーリングキャリブレーション(N)開始コマンドを送信する。
フォーリングキャリブレーション(N)開始コマンドが入力されると、図36に示されるノイズ期間T3において、送信側の通信チップ1015DTの、送信モジュールTXB08および送信モジュールTXB15以外の送信モジュール(図14において位置01乃至位置07、並びに、位置09乃至位置14に設けられる通信モジュール1052)である送信モジュールTXB01乃至送信モジュールTXB07、並びに、送信モジュールTXB09乃至送信モジュールTXB14の全てまたは一部が、ステップS6において、図36Cに示されるように、受信モジュールRXT08にとってノイズ成分となる隣接干渉総量Snが最大となるように、通信信号と同相のノイズとしての信号を送信する。図36Cにおいては、ノイズ信号としてHパルス信号が送信されているが、ノイズ信号はどのような信号であってもよい。
受信モジュールRXT08は、このノイズ信号を受信すると、閾値SRthを用いて閾値判定し、ステップS7において、その判定結果を、ノイズ信号に対応する信号として、コントロール部1053URを介して通信チップ1015UTの送信モジュールTXT08に送信する。つまり、受信モジュールRXT08は、判定結果として、ノイズ信号の信号量Snが閾値SRthより大きい場合、そのノイズ信号を送信モジュールTXT08に送信し、ノイズ信号の信号量Snが閾値SRth以下の場合、そのL信号を送信モジュールTXT08に送信する。
送信モジュールTXT08は、受信モジュールRXT08より供給された信号を取得すると、ステップS8に処理を進め、その信号を、コイルアンテナ1077UT−08を介して受信モジュールRXB08に送信する。
受信モジュールRXB08は、コイルアンテナ1077DR−08を介してその信号を受信すると、受信モジュールRXT08と同様に、閾値SRthを用いて閾値判定を行い、その判定結果を信号RB08として、コントロール部1053DRおよびコントロール部1501に送信する。つまり、受信モジュールRXB08は、判定結果として、受信信号の信号量が閾値SRthより大きい場合、その受信信号を信号RB08として送信し、受信信号の信号量が閾値SRth以下の場合、L信号を信号RB08として送信する。
つまり、通信チップ1015DTの送信モジュールTXB01乃至送信モジュールTXB07、並びに送信モジュールTXB09乃至送信モジュールTXB14が送信するノイズ信号の信号量Snが受信モジュールRXT08に設定されている閾値SRthより高ければ、上述したようにそのノイズ信号が各モジュールを介して伝播され、コントロール部1501では、図36に示される判定期間T4において、信号RB08にHが観測される(つまり、信号RB08が検出される)。
ステップS9において、コントロール部1501は、このように信号RBを受信したか否かを判定し、信号RBを受信した(検出した)と判定した場合は処理をステップS10に進める。ステップS10において、コントロール部1053URは、コントロール部1501の判定結果に基づいて、受信モジュールRXT08の閾値SRthを大きくする(受信感度を下げる)ように、信号のフォーリングエッジでの通信感度を調整するVR2の値を1ステップ分(予め定められた所定の変動幅分)大きくする。ステップS10の処理が終了すると、コントロール部1501は、処理をステップS5に戻し、それ以降の処理を繰り返す。
すなわち、各部は、VR2の値を徐々に上げながら、図36Eに示されるように、コントロール部1501が信号RB08を判定期間T13において受信(検出)しなくなるまで(信号RB08としてL信号を受信するまで)ステップS5乃至ステップS10の処理を繰り返し実行する。
ステップS9において、信号RB08を受信していないと判定した場合、コントロール部1501は、処理をステップS11に進める。ステップS11において、コントロール部1053URは、受信モジュールRXT08の現在のVR2の値を、受信モジュールRXT08のVR2(N)として記憶する。ステップS11の処理が終了すると、コントロール部1501は、処理を図32のステップS21に進める。
図32のステップS21において、コントロール部1053URは、受信モジュールRXT08の現在のVR2の値を初期値(受信モジュールRXT08の受信感度が最大となる値)に戻す(再設定を行う)。
ステップS22において、コントロール部1501は、図36に示されるコマンド入力期間T11において、図36Bに示されるように、信号TB08のHで始まる任意ビットのシリアルコマンド(パケット)である、VR1を設定するためのライジングキャリブレーション(N)開始コマンドを送信する。
ライジングキャリブレーション(N)開始コマンドが入力されると、図36に示されるノイズ期間T12において、送信モジュールTXB01乃至送信モジュールTXB07、並びに、送信モジュールTXB09乃至送信モジュールTXB14の全てまたは一部が、ステップS23において、図36Cに示されるように、受信モジュールRXT08にとってノイズ成分となる隣接干渉総量Snが最大となるように、通信信号と同相のノイズとしての信号を送信する。図36Cにおいては、ノイズ信号としてHパルス信号が送信されているが、ノイズ信号はどのような信号であってもよい。
受信モジュールRXT08は、このノイズ信号を受信すると、ステップS24において、ステップS7の場合と同様に、閾値SRthを用いた閾値判定の判定結果として、ノイズ信号の信号量Snが閾値SRthより大きい場合、そのノイズ信号を送信モジュールTXT08に送信し、ノイズ信号の信号量Snが閾値SRth以下の場合、そのL信号を送信モジュールTXT08に送信する。
ステップS25において、送信モジュールTXT08は、ステップS8の場合と同様に、受信モジュールRXT08より供給された信号を、コイルアンテナ1077UT−08を介して受信モジュールRXB08に送信する。
受信モジュールRXB08は、コイルアンテナ1077DR−08を介してその信号を受信すると、受信モジュールRXT08と同様に、閾値SRthを用いて閾値判定を行い、その判定結果として、受信信号の信号量が閾値SRthより大きい場合、その受信信号を信号RB08としてコントロール部1501およびコントロール部1053DRに送信し、受信信号の信号量が閾値SRth以下の場合、L信号を信号RB08としてコントロール部1501およびコントロール部1053DRに送信する。
つまり、フォーリングキャリブレーション(N)の場合と同様に、受信モジュールRXT08が受信したノイズ信号の信号量Snが受信モジュールRXT08に設定されている閾値SRthより高ければ、上述したようにそのノイズ信号が各モジュールを介して伝播され、コントロール部1501では、図36に示される判定期間T13において、信号RB08にHが観測される(つまり、信号RB08が検出される)。
ステップS26において、コントロール部1501は、このように信号RB08を受信したか否かを判定し、信号RB08を受信した(検出した)と判定した場合、処理をステップS27に進める。ステップS27において、コントロール部1053URは、コントロール部1501の判定結果に基づいて、受信モジュールRXT08の閾値SRthを大きくする(受信感度を下げる)ように、信号のライジングエッジでの通信感度を調整するVR1の値を1ステップ分(予め定められた所定の変動幅分)大きくする。ステップS27の処理が終了すると、コントロール部1501は、処理をステップS22に戻し、それ以降の処理を繰り返す。
つまり、各部は、図36Eに示されるように、判定期間T13においてコントロール部1501が信号RB08を受信(検出)した場合、ステップS27において、図36Fに示されるようにVR1を1ステップ分大きくして受信モジュールRXT08の受信感度を下げ、再度ステップS22乃至ステップS26の処理を繰り返す。このように、各部は、判定期間においてコントロール部1501が信号RB08を受信しなくなるまで(信号RB08としてL信号を受信するまで)ステップS22乃至ステップS27の処理を繰り返し実行する。
ステップS26において、信号RB08を受信していないと判定した場合、コントロール部1501は、処理をステップS28に進める。ステップS28において、コントロール部1053URは、受信モジュールRXT08の現在のVR1の値を、受信モジュールRXT08のVR1(N)として記憶する。ステップS28の処理が終了すると、コントロール部1501は、ステップS29において、次に通信信号に対するキャリブレーションを行うために、キャリブレーションEXITを送信し、ステップS30において、全ての受信回路の現在のVR1およびVR2の設定を初期化させる。初期化が終了すると、コントロール部1501は、処理を図33のステップS41に進める。
通信信号に対するキャリブレーションも、基本的に、上述した、ノイズ信号に対するキャリブレーションと同様に行われる。
コントロール部1501は、図33のステップS41において、エントリ期間に、VR2の通信信号(無線通信本来の信号)に対するキャリブレーションを行うための、キャリブレーション(S)VR2エントリを送信する。コントロール部1053URは、ステップS42において、受信モジュールRXT08に供給するVR2の値を、ノイズ信号の場合とは逆に、受信モジュールRXT08の受信感度が最小となるように、最大値に設定する。
ステップS43において、コントロール部1053URは、さらに、受信モジュールRXT15に供給する電圧発生回路出力の値をVRSに設定する。同様に、コントロール部1053DRは、受信モジュールRXB08および受信モジュールRXB15に供給する電圧発生回路出力の値をVRSに設定する。
ステップS44において、コントロール部1501は、コマンド入力期間中に、信号TB08のHで始まる任意ビットのシリアルコマンド(パケット)としてフォーリングキャリブレーション(S)開始コマンドを送信する。
フォーリングキャリブレーション(S)開始コマンドが入力されると、図36に示されるノイズ期間に相当する通信信号送信期間に、送信モジュールTXB008が、ステップS45の処理として、信号量Sの通信信号を送信する。この通信信号はどのような信号であってもよい。
受信モジュールRXT08は、この信号を受信すると、閾値SRthを用いて閾値判定し、ステップS46において、その判定結果として、通信信号の信号量Sが閾値SRthより大きい場合、その信号を、コントロール部1053URを介して送信モジュールTXT08に送信し、通信信号の信号量Sが閾値SRth以下の場合、そのL信号を、コントロール部1053URを介して送信モジュールTXT08に送信する。
送信モジュールTXT08は、受信モジュールRXT08より供給された信号を取得すると、ステップS47において、その信号を、コイルアンテナ1077UT−08を介して受信モジュールRXB08に送信する。
受信モジュールRXB08は、コイルアンテナ1077DR−08を介してその信号を受信すると、受信モジュールRXT08と同様に、閾値SRthを用いて閾値判定を行い、その判定結果として、受信信号の信号量が閾値SRthより大きい場合、その受信信号を信号RB08としてコントロール部1053DRおよびコントロール部1501に送信し、受信信号の信号量が閾値SRth以下の場合、L信号を信号RB08としてコントロール部1053DRおよびコントロール部1501に送信する。
つまり、通信チップ1015DTの送信モジュールTXB08が送信する通信信号の信号量Sが受信モジュールRXT08に設定されている閾値SRthより高ければ、上述したようにその通信信号が各モジュールを介して伝播され、コントロール部1501では、図36に示される判定期間において、信号RB08にHが観測される(つまり、信号RB08が検出される)。
ステップS48において、コントロール部1501は、このように信号RB08を受信したか否かを判定し、信号RB08を受信しなかった(検出できなかった)と判定した場合は処理をステップS49に進める。ステップS49において、コントロール部1053URは、コントロール部1501の判定結果に基づいて、ノイズ信号の場合とは逆に、受信モジュールRXT08の閾値SRthを小さくする(受信感度を上げる)ように、信号のフォーリングエッジでの受信感度を調整するVR2の値を1ステップ分(予め定められた所定の変動幅分)小さくする。ステップS49の処理が終了すると、コントロール部1501は、処理をステップS44に戻し、それ以降の処理を繰り返す。
すなわち、各部は、VR2の値を徐々に下げながら、コントロール部1501が信号RB08を判定期間において受信(検出)するまで(信号RB08としてH信号を受信できるまで)ステップS44乃至ステップS49の処理を繰り返し実行する。
ステップS48において、信号RB08を受信したと判定した場合、コントロール部1501は、処理をステップS50に進める。ステップS50において、コントロール部1053URは、受信モジュールRXT08の現在のVR2の値を、受信モジュールRXT08のVR2(S)として記憶する。ステップS50の処理が終了すると、コントロール部1501は、処理をステップS51に進める。
ステップS51において、コントロール部1501は、図32のステップS29の場合と同様に、キャリブレーションEXITを送信する。そして、コントロール部1501は、ステップS52において、図32のステップS30の場合と同様に、全ての受信回路の現在のVR1およびVR2の設定を初期化させる。初期化が終了すると、コントロール部1501は、処理を図34のステップS61に進める。
図34のステップS61において、コントロール部1501は、図33のステップS41の場合と同様に、エントリ期間に、VR1の通信信号に対するキャリブレーションを行うための、キャリブレーション(S)VR1エントリを送信する。コントロール部1053URは、ステップS62において、受信モジュールRXT08に供給するVR1の値を、ノイズ信号の場合とは逆に、受信モジュールRXT08の受信感度が最小となるように、最大値に設定する。
ステップS63において、コントロール部1053URは、さらに、受信モジュールRXT15に供給する電圧発生回路出力の値をVRSに設定する。同様に、コントロール部1053DRは、受信モジュールRXB08および受信モジュールRXB15に供給する電圧発生回路出力の値をVRSに設定する。
ステップS64において、コントロール部1501は、図36に示されるコマンド入力期間において、信号TB08のHで始まる任意ビットのシリアルコマンド(パケット)である、VR1を設定するためのライジングキャリブレーション(S)開始コマンドを送信する。
ライジングキャリブレーション(S)開始コマンドが入力されると、図36に示されるノイズ期間に相当する通信信号送信期間に、送信モジュールTXB08が、ステップS65の処理として、信号量Sの通信信号を送信する。この通信信号はどのような信号であってもよい。
受信モジュールRXT08は、この信号を受信すると、閾値SRthを用いて閾値判定し、ステップS66において、その判定結果として、通信信号の信号量Sが閾値SRthより大きい場合、その信号を、コントロール部1053URを介して送信モジュールTXT08に送信し、通信信号の信号量Sが閾値SRth以下の場合、そのL信号を、コントロール部1053URを介して送信モジュールTXT08に送信する。
送信モジュールTXT08は、受信モジュールRXT08より供給された信号を取得すると、ステップS67において、その信号を、コイルアンテナ1077UT−08を介して受信モジュールRXB08に送信する。
受信モジュールRXB08は、コイルアンテナ1077DR−08を介してその信号を受信すると、受信モジュールRXT08と同様に、閾値SRthを用いて閾値判定を行い、その判定結果として、受信信号の信号量が閾値SRthより大きい場合、その受信信号を信号RB08としてコントロール部1053DRおよびコントロール部1501に送信し、受信信号の信号量が閾値SRth以下の場合、L信号を信号RB08としてコントロール部1053DRおよびコントロール部1501に送信する。
つまり、通信チップ1015DTの送信モジュールTXB08が送信する通信信号の信号量Sが受信モジュールRXT08に設定されている閾値SRthより高ければ、上述したようにその通信信号が各モジュールを介して伝播され、コントロール部1501では、図36に示される判定期間において、信号RB08にHが観測される(つまり、信号RB08が検出される)。
ステップS68において、コントロール部1501は、このように信号RB08を受信したか否かを判定し、信号RB08を受信しなかった(検出できなかった)と判定した場合は処理をステップS69に進める。ステップS69において、コントロール部1053URは、コントロール部1501の判定結果に基づいて、ノイズ信号の場合とは逆に、受信モジュールRXT08の閾値SRthを小さくする(受信感度を上げる)ように、信号のライジングエッジでの受信感度を調整するVR1の値を1ステップ分(予め定められた所定の変動幅分)小さくする。ステップS69の処理が終了すると、コントロール部1501は、処理をステップS64に戻し、それ以降の処理を繰り返す。
すなわち、各部は、VR1の値を徐々に下げながら、コントロール部1501が信号RB08を判定期間において受信(検出)するまで(信号RB08としてH信号を受信できるまで)ステップS64乃至ステップS69の処理を繰り返し実行する。
ステップS68において、信号RB08を受信したと判定した場合、コントロール部1501は、処理をステップS70に進める。ステップS70において、コントロール部1053URは、受信モジュールRXT08の現在のVR1の値を、受信モジュールRXT08のVR1(S)として記憶する。ステップS70の処理が終了すると、コントロール部1501は、処理をステップS71に進める。
ステップS71において、コントロール部1501は、図33のステップS51の場合と同様に、キャリブレーションEXITを送信する。そして、コントロール部1501は、ステップS72において、図33のステップS52の場合と同様に、全ての受信回路の現在のVR1およびVR2の設定を初期化させる。初期化が終了すると、コントロール部1501は、処理を図35のステップS81に進める。
以上の処理により、受信信号のライジングエッジでの受信感度を調整するVR1、および、受信信号のフォーリングエッジでの受信感度を調整するVR2を、ノイズ信号および通信信号に基づいてキャリブレーションを行うと、コントロール部1501は、次に、図35のステップS81において、VR設定エントリコマンドを送信する。
ステップS82において、コントロール部1053URは、受信モジュールRTX08のVR1を、受信モジュールRTX08の受信感度が最小となるように設定する。
ステップS83において、コントロール部1501は、受信モジュールRTX08のVR1を、VR1(S)−2VR1(N)を演算することにより算出する。また、ステップS84において、コントロール部1501は、受信モジュールRTX08のVR2を、VR2(S)−2VR2(N)を演算することにより算出する。
ステップS85において、コントロール部1053URは、ステップS83およびステップS84の処理により得られた算出結果をコントロール部1501より取得し、それらの値を、全てのRXT回路(通信チップ1015URの受信モジュールRXT01乃至受信モジュールRXT15の全て)のVR1およびVR2として設定する。同様に、ステップS86において、コントロール部1053DRは、ステップS83およびステップS84の処理により得られた算出結果をコントロール部1501より取得し、それらの値を、全てのRXB回路(通信チップ1015DRの受信モジュールRXB01乃至受信モジュールRXB15の全て)のVR1およびVR2として設定する。
設定が終了すると、コントロール部1501は、ステップS87において、VR設定EXITコマンドを送信し、キャリブレーション処理を終了する。
キャリブレーション処理が終了すると、コントロール部1501は、キャリブレーション中においてVRSが供給されていた受信モジュールRXB08、受信モジュールRXT15、および受信モジュールRXB15には、制御信号SWを用いて、各受信モジュールのスイッチ回路1601およびスイッチ回路1602を切り替えてVR1およびVR2を供給し、通常の非同期通信モジュールとして活用する。
以上のように、複数の通信チップ(通信モジュール)の全部または一部を用いて信号のループパスを構築し、そのループパスを用いて、VR1やVR2のキャリブレーションを行うことにより、各通信チップ1015は、受信回路の閾値SRthを、より容易に、より適切な値に設定することができ、ノイズ等の外的要因の通信に対する影響を低減させ、より安定した通信を行うようにすることができる。また、これにより、各通信チップ1015は、他の通信チップとの通信における通信可能範囲を拡大させることができる。
また、各通信チップ1015において、コントロール部1053が各受信モジュール1052の受信回路に供給する電圧VRを切り替えるスイッチ1601および1602が設けられていることにより、コントロール部1053は、キャリブレーションを行うための受信モジュールを限定し、その受信モジュールに対してのみ、変数である電位VR1および電位VR2を供給し、他の受信モジュールには、固定値である電位VRSを供給することができる。これにより、各通信チップ1015は、より容易にキャリブレーションを行うことができる。
なお、実際には、自然界のノイズ(熱雑音など)が存在するため、例えば、上述したように、閾値SRthの値が最低となるように(受信モジュールの受信感度が最大となるように)VR1やVR2を設定する場合であっても、その閾値SRthの値は、厳密な意味での最低ではなく、自然界ノイズを遮断する程度の値を有する。
また、本明細書において、プログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
なお、上述したキャリブレーションに関する制御処理は、ハードウェアにより実行させることもできるし、ソフトウエアにより実行させることもできる。
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
本発明は、半導体装置に適用することが可能である。
本発明の実施の形態のマルチチップパッケージの構成を示す側断面図である。 図1のマルチチップパッケージの平面の構成を示す平面図である。 本発明の実施の形態のマルチチップパッケージの側面の構成を示す側断面図である。 図3のマルチチップパッケージの平面の構成を示す平面図である。 通信モジュールの通信を説明する図である。 非同期通信する場合における通信チップの構成を示す平面図である。 図6の通信モジュールの平面的構成を示す平面図である。 非同期通信する場合における送信用の通信モジュールの構成を示すブロック図である。 非同期通信する場合における受信用の通信モジュールの構成を示すブロック図である。 非同期通信する場合における送信回路の構成を示す回路図である。 図10の送信回路の動作を説明する波形図である。 非同期通信する場合における非同期型受信回路の構成を示す回路図である。 図12の非同期型受信回路の動作を説明する波形図である。 同期通信する場合における通信チップの構成を示す平面図である。 図14の通信モジュールの構成を示す平面図である。 クロックに同期して動作する送信用の通信モジュールの構成を示すブロック図である。 クロックに同期して動作する受信用の通信モジュールの構成を示すブロック図である。 DLL回路の構成を示すブロック図である。 図18のDLL回路の動作を説明する波形図である。 クロックに同期して動作する送信回路の構成を示す回路図である。 図20の送信回路の動作を説明する波形図である。 クロックに同期して動作する同期型受信回路の構成を示す回路図である。 図22のクロック同期増幅器の構成を示す回路図である。 マルチチップパッケージを配線基板に装着する場合の構成を示す側面図である。 マルチチップパッケージを配線基板に装着した場合の他の構成を示す側面図である。 アンテナによる信号の送受信の様子の例を説明する図である。 閾値SRthの設定の様子の例を説明する図である。 キャリブレーションを説明するための構成を示す側断面図である。 キャリブレーションを説明するための構成を示す平面図である。 非同期通信を行う受信モジュールの構成例を示す平面図である。 キャリブレーション処理の流れの例を説明するフローチャートである。 キャリブレーション処理の流れの例を説明する、図31に続くフローチャートである。 キャリブレーション処理の流れの例を説明する、図32に続くフローチャートである。 キャリブレーション処理の流れの例を説明する、図33に続くフローチャートである。 キャリブレーション処理の流れの例を説明する、図34に続くフローチャートである。 キャリブレーションに関する信号の波形の例を示すタイミングチャートである。
符号の説明
1001 マルチチップパッケージ, 1011 インターポーザ, 1015 通信チップ, 1052 通信モジュール, 1053 コントロール部, 1077 コイルアンテナ, 1183 送信回路, 1184 非同期型受信回路, 1501 コントロール部, 1601 スイッチ回路, 1602 スイッチ回路

Claims (12)

  1. 他の通信用半導体チップと無線通信を行う通信用半導体チップであって、
    前記他の通信用半導体チップと前記無線通信を行い、データを受信する受信を有する通信モジュールと、
    前記受信に対して基準電位を供給するとともに、前記他の通信用半導体チップが有する通信モジュール、および、前記通信用半導体チップの前記通信モジュールの全部または一部を用いて信号のループパスを構築し、前記ループパスを用いて、前記基準電位のキャリブレーションを行うコントロール部と
    を備える通信用半導体チップ。
  2. 前記コントロール部は、前記基準電位として、
    前記受信が受信信号のライジングエッジでの受信感度を調整する第1の基準電位と、
    前記受信が受信信号のフォーリングエッジでの受信感度を調整する第2の基準電位と
    をキャリブレーションし、前記受信部に供給する
    請求項1に記載の通信用半導体チップ。
  3. 前記コントロール部は、前記ループパスを伝播させたノイズ信号を受信しないように受信感度を制御することにより、前記通信モジュールが前記無線通信において取得する不要なノイズ信号に対するキャリブレーションを行うとともに前記ループパスを伝播させた通信信号を受信するように受信感度を制御することにより、前記無線通信通信信号に対するキャリブレーションを行う
    請求項1に記載の通信用半導体チップ。
  4. 前記通信モジュールは、前記通信用半導体チップ上に複数配置され、それぞれが、前記他の通信用半導体チップ上に配置された複数の他の通信モジュールのうち、自分自身に対応する位置の通信モジュールと通信を行い、データを受信する
    請求項1に記載の通信用半導体チップ。
  5. 前記コントロール部は、前記ループパスを伝播させたノイズ信号を受信しないように受信感度を制御することにより、前記通信モジュールが前記他の通信用半導体チップ上の、自分自身に対応する位置以外の通信モジュールからの隣接干渉を含む不要なノイズ信号に対するキャリブレーションを行う
    請求項4に記載の通信用半導体チップ。
  6. 前記コントロール部は、複数の前記通信モジュールのうち、一部の通信モジュールに対してのみ前記基準電位のキャリブレーションを行い、得られた前記基準電位を他の通信モジュールにも適用して、供給する
    請求項4に記載の通信用半導体チップ。
  7. 前記コントロール部は、前記キャリブレーションを行わない通信モジュールに対して、前記通信モジュールの受信感度が最大となる基準電位を供給しながら、前記キャリブレーションを行う通信モジュールを用いて前記ループパスを構築し、前記ループパスを伝播させたノイズ信号を受信しないように受信感度を制御する
    請求項6に記載の通信用半導体チップ。
  8. 複数の前記通信モジュールは、前記通信用半導体チップ上に、マトリックス状に平面的に配置される
    請求項4に記載の通信用半導体チップ。
  9. 信号を送信する送信部、および、信号を受信する受信部のうち少なくともいずれか一方を有する通信モジュールを備える通信用半導体チップを複数有し、前記通信用半導体チップ間で互いの前記通信モジュールを用いて無線通信を行う半導体装置における、前記受信部に供給される基準電位のキャリブレーションを行うキャリブレーション装置であって、
    前記受信部を有する通信モジュールのうち、少なくとも1個を、前記基準電位のキャリブレーションを行う設定用通信モジュールとして設定する設定手段と、
    前記設定手段により設定された前記設定用通信モジュールに信号を送信する送信用通信モジュールに対して信号を供給することにより、前記送信用通信モジュールに、前記設定用通信モジュールに対して前記信号を送信させる送信制御手段と、
    前記送信制御手段により制御されて前記送信用通信モジュールより送信され、前記設定用通信用モジュールが受信した前記信号を、複数の前記通信用半導体チップの全部または一部を用いたループパスを介して検出する検出手段と、
    前記検出手段により前記信号が検出された場合、受信感度を下げるように前記基準電位のキャリブレーションを行うキャリブレーション手段と
    を備えるキャリブレーション装置。
  10. 信号を送信する送信、および信号を受信する受信のうち少なくともいずれか一方を有する通信モジュールを備える通信用半導体チップを複数有し、前記通信用半導体チップ間で互いの前記通信モジュールを用いて無線通信を行う半導体装置における、前記受信に供給される基準電位のキャリブレーション方法であって、
    前記受信を有する通信モジュールのうち、少なくとも1個を、前記基準電位のキャリブレーションを行う設定用通信モジュールとして設定し、
    前記設定用通信モジュールに信号を送信する送信用通信モジュールに対して信号を供給することにより、前記送信用通信モジュールに、前記設定用通信モジュールに対して前記信号を送信させ、
    前記送信用通信モジュールより送信され、前記設定用通信用モジュールが受信した前記信号を、複数の前記通信用半導体チップの全部または一部を用いたループパスを介して検出し、
    前記信号が検出された場合受信感度を下げるように前記基準電位のキャリブレーションを行う
    キャリブレーション方法。
  11. 信号を送信する送信部、および、信号を受信する受信部のうち少なくともいずれか一方を有する通信モジュールを備える通信用半導体チップを複数有し、前記通信用半導体チップ間で互いの前記通信モジュールを用いて無線通信を行う半導体装置における、前記受信部に供給される基準電位のキャリブレーションを行うコンピュータを、
    前記受信部を有する通信モジュールのうち、少なくとも1個を、前記基準電位のキャリブレーションを行う設定用通信モジュールとして設定する設定手段、
    前記設定用通信モジュールに信号を送信する送信用通信モジュールに対して信号を供給することにより、前記送信用通信モジュールに、前記設定用通信モジュールに対して前記信号を送信させる送信制御手段、
    前記送信用通信モジュールより送信され、前記設定用通信用モジュールが受信した前記信号を、複数の前記通信用半導体チップの全部または一部を用いたループパスを介して検出する検出手段、
    前記信号が検出された場合、受信感度を下げるように前記基準電位のキャリブレーションを行うキャリブレーション手段
    として機能させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
  12. 信号を送信する送信、および、信号を受信する受信のうち少なくともいずれか一方を有する通信モジュールを備える通信用半導体チップを複数有し、前記通信用半導体チップ間で互いの前記通信モジュールを用いて無線通信を行う半導体装置における、前記受信に供給される基準電位のキャリブレーションを行うコンピュータ
    前記受信を有する通信モジュールのうち、少なくとも1個を、前記基準電位のキャリブレーションを行う設定用通信モジュールとして設定する設定手段
    前記設定用通信モジュールに信号を送信する送信用通信モジュールに対して信号を供給することにより、前記送信用通信モジュールに、前記設定用通信モジュールに対して前記信号を送信させる送信制御手段
    前記送信用通信モジュールより送信され、前記設定用通信用モジュールが受信した前記信号を、複数の前記通信用半導体チップの全部または一部を用いたループパスを介して検出する検出手段
    前記信号が検出された場合受信感度を下げるように前記基準電位のキャリブレーションを行うキャリブレーション手段
    として機能させるためのプログラム。
JP2005319367A 2005-11-02 2005-11-02 通信用半導体チップ、キャリブレーション方法、並びにプログラム Expired - Fee Related JP4655891B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005319367A JP4655891B2 (ja) 2005-11-02 2005-11-02 通信用半導体チップ、キャリブレーション方法、並びにプログラム
US11/554,817 US7995966B2 (en) 2005-11-02 2006-10-31 Communication semiconductor chip, calibration method, and program
TW095140433A TWI348834B (en) 2005-11-02 2006-11-01 Communication semiconductor chip, calibration device, calibration method, computer-readable recording medium, and calibration program
KR1020060107865A KR20070047723A (ko) 2005-11-02 2006-11-02 통신용 반도체 칩, 교정 방법, 및 프로그램
CN2006100643035A CN101017812B (zh) 2005-11-02 2006-11-02 通信半导体芯片、校准方法和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005319367A JP4655891B2 (ja) 2005-11-02 2005-11-02 通信用半導体チップ、キャリブレーション方法、並びにプログラム

Publications (3)

Publication Number Publication Date
JP2007129412A JP2007129412A (ja) 2007-05-24
JP2007129412A5 JP2007129412A5 (ja) 2008-10-30
JP4655891B2 true JP4655891B2 (ja) 2011-03-23

Family

ID=38086806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005319367A Expired - Fee Related JP4655891B2 (ja) 2005-11-02 2005-11-02 通信用半導体チップ、キャリブレーション方法、並びにプログラム

Country Status (5)

Country Link
US (1) US7995966B2 (ja)
JP (1) JP4655891B2 (ja)
KR (1) KR20070047723A (ja)
CN (1) CN101017812B (ja)
TW (1) TWI348834B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7623365B2 (en) * 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
US8106520B2 (en) 2008-09-11 2012-01-31 Micron Technology, Inc. Signal delivery in stacked device
US8564091B2 (en) * 2009-07-06 2013-10-22 Marvell World Trade Ltd. Die-to-die electrical isolation in a semiconductor package
TWI485974B (zh) * 2013-11-29 2015-05-21 Amtek Semiconductor Co Ltd 具有校正功能之驅動晶片及其應用之馬達驅動系統
KR20160068394A (ko) 2014-12-05 2016-06-15 에스케이하이닉스 주식회사 반도체 장치
JP2016219844A (ja) * 2016-09-07 2016-12-22 ルネサスエレクトロニクス株式会社 半導体装置及び電子装置
US11735530B2 (en) * 2021-08-25 2023-08-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of integrating RF antenna interposer with semiconductor package
CN114967813B (zh) * 2022-06-30 2024-09-03 珠海泰芯半导体有限公司 基准电压的校准方法、装置及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327568A (ja) * 2003-04-23 2004-11-18 Japan Science & Technology Agency 半導体装置
JP2005203657A (ja) * 2004-01-19 2005-07-28 Atsushi Iwata 半導体装置
WO2005078795A1 (ja) * 2004-02-13 2005-08-25 Keio University 電子回路
JP2005228785A (ja) * 2004-02-10 2005-08-25 Hitachi Ltd コイル状アンテナを有する半導体チップ及びこれを用いた通信システム
JP2005311657A (ja) * 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd 無線受信装置
JP2006093659A (ja) * 2004-08-24 2006-04-06 Sony Corp 半導体装置、基板、機器ボードおよび半導体装置の製造方法、並びに通信用半導体チップ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4619002A (en) * 1984-07-02 1986-10-21 Motorola, Inc. Self-calibrating signal strength detector
US5689428A (en) * 1990-09-28 1997-11-18 Texas Instruments Incorporated Integrated circuits, transistors, data processing systems, printed wiring boards, digital computers, smart power devices, and processes of manufacture
US5696772A (en) * 1994-05-06 1997-12-09 Credence Systems Corporation Test vector compression/decompression system for parallel processing integrated circuit tester
JPH08316408A (ja) * 1995-05-22 1996-11-29 Fujitsu Ltd 三次元構造半導体装置
JPH09246461A (ja) * 1996-03-11 1997-09-19 Toshiba Corp 高周波半導体装置及び半導体モジュール
US6442644B1 (en) * 1997-08-11 2002-08-27 Advanced Memory International, Inc. Memory system having synchronous-link DRAM (SLDRAM) devices and controller
JPH1168033A (ja) * 1997-08-15 1999-03-09 Matsushita Electric Ind Co Ltd マルチチップモジュール
JP3262219B2 (ja) * 1998-05-27 2002-03-04 エヌイーシーアクセステクニカ株式会社 無線通信装置及びその同期引き込み方法
US7031683B2 (en) * 2001-01-12 2006-04-18 Silicon Laboratories Inc. Apparatus and methods for calibrating signal-processing circuitry
US7177610B2 (en) * 2001-01-12 2007-02-13 Silicon Laboratories Inc. Calibrated low-noise current and voltage references and associated methods
US6807503B2 (en) * 2002-11-04 2004-10-19 Brion Technologies, Inc. Method and apparatus for monitoring integrated circuit fabrication
US20040203381A1 (en) * 2002-12-31 2004-10-14 Cahn Janet E. Method and apparatus for data transfer
US6965839B2 (en) * 2003-04-28 2005-11-15 International Business Machines Corporation Proactive automated calibration of integrated circuit interface
US6996032B2 (en) * 2003-07-28 2006-02-07 Credence Systems Corporation BIST circuit for measuring path delay in an IC
US20050075080A1 (en) * 2003-10-03 2005-04-07 Nanyang Technological University Inter-chip and intra-chip wireless communications systems
US7171334B2 (en) * 2004-06-01 2007-01-30 Brion Technologies, Inc. Method and apparatus for synchronizing data acquisition of a monitored IC fabrication process

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327568A (ja) * 2003-04-23 2004-11-18 Japan Science & Technology Agency 半導体装置
JP2005203657A (ja) * 2004-01-19 2005-07-28 Atsushi Iwata 半導体装置
JP2005228785A (ja) * 2004-02-10 2005-08-25 Hitachi Ltd コイル状アンテナを有する半導体チップ及びこれを用いた通信システム
WO2005078795A1 (ja) * 2004-02-13 2005-08-25 Keio University 電子回路
JP2005228981A (ja) * 2004-02-13 2005-08-25 Keio Gijuku 電子回路
JP2005311657A (ja) * 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd 無線受信装置
JP2006093659A (ja) * 2004-08-24 2006-04-06 Sony Corp 半導体装置、基板、機器ボードおよび半導体装置の製造方法、並びに通信用半導体チップ

Also Published As

Publication number Publication date
KR20070047723A (ko) 2007-05-07
TWI348834B (en) 2011-09-11
CN101017812A (zh) 2007-08-15
CN101017812B (zh) 2010-06-16
TW200733581A (en) 2007-09-01
US7995966B2 (en) 2011-08-09
US20070120569A1 (en) 2007-05-31
JP2007129412A (ja) 2007-05-24

Similar Documents

Publication Publication Date Title
JP4655891B2 (ja) 通信用半導体チップ、キャリブレーション方法、並びにプログラム
JP4547625B2 (ja) 通信ボード
JP5258343B2 (ja) 半導体装置及び半導体集積回路
US7768790B2 (en) Electronic circuit
KR101139396B1 (ko) 반도체 장치 및 기판
JP4874885B2 (ja) 半導体メモリ素子の信号伝達制御装置
KR102047930B1 (ko) 임피던스 조정 기능을 갖는 적층형 반도체 회로
US9749020B2 (en) Integrated circuit and layered circuit provided therewith
JP2008544425A (ja) ニブル・デスキュー方法、装置、及びシステム
JP5321841B2 (ja) 半導体集積回路
EP2645589B1 (en) Receiver and semiconductor integrated circuit having the same
JP6372202B2 (ja) 受信装置、送信装置、および通信システム
JPWO2007086285A1 (ja) 信号伝送方式及び半導体集積回路装置
EP3058468B1 (en) Receiver architecture for memory reads
US6882204B2 (en) Semiconductor integrated circuit device with differential output driver circuit, and system for semiconductor integrated circuit device
KR102088453B1 (ko) 반도체 장치
US7167536B2 (en) Signal receiving circuit, semiconductor device and system
KR20160027349A (ko) 반도체장치 및 이를 포함하는 반도체시스템
US9317370B2 (en) Semiconductor apparatus and system including the same
US20140204936A1 (en) Transmission device, reception device, information processing system,control method and communication method
JPH1188142A (ja) 半導体装置およびそれを搭載した回路モジュール
JP2004355667A (ja) 半導体装置
JP2000174739A (ja) データ転送方式およびデータ転送装置
KR20130072095A (ko) 반도체 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees