JP4539077B2

JP4539077B2 - 半導体素子の製造方法

Info

Publication number: JP4539077B2
Application number: JP2003369408A
Authority: JP
Inventors: 大倉本
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2003-10-29
Filing date: 2003-10-29
Publication date: 2010-09-08
Anticipated expiration: 2023-10-29
Also published as: CN1333501C; US20050093009A1; US7183585B2; JP2005136093A; CN1641951A

Description

本発明は、半導体素子の製造方法に関する。

窒化ガリウムに代表されるＧａＮ系半導体は、高効率の青紫色発光が得られることから、発光ダイオード(lightemitting diode,LED)やレーザーダイオード(半導体レーザ、laserdiode,ＬＤ)材料として注目を浴びている。なかでもＬＤは大容量光ディスク装置の光源として期待され、近年では書き込み用光源として高出力ＬＤの開発が精力的に進められている。

ＧａＮ系半導体を用いたデバイスは、従来、サファイアやＳｉＣ等の異種材料基板を利用して作製されてきた。すなわち、サファイア基板やＳｉＣ基板上に2段階成長法を用いてウルツ鉱型ＧａＮ（０００１）層を成長させ、これらのＧａＮ層を基板として素子構造が作製されてきた。これは良質なバルクＧａＮ単結晶基板が得られなかったためである。

ところが、これらの異種基板を用いた場合、基板とＧａＮの格子定数の相違によりＧａＮ層に高密度の転位が導入されることとなり、良質な結晶を得ることが困難であった。さらに、サファイア基板に関しては、熱伝導度が低いため素子の放熱特性が悪いこと、劈開面がＧａＮとサファイアで異なりＬＤ作製時にミラー形成が困難なこと、さらに絶縁体であるため裏面電極型素子の作製が不可能なこと等、実用上、種々の課題を抱えている。

こうした状況下、近年、HVPE(Hydride Vapor Phase Epitaxy)を用いたＧａＮ厚膜成長技術と選択成長を利用した転位低減化技術を組合せ、良質な低転位ＧａＮ基板を得る技術が検討されている。熱伝導特性、電気伝導特性の良好なＧａＮ基板を用いることにより、放熱特性の改善、裏面電極型半導体レーザの実現等が期待され、将来的にＧａＮ基板上での素子が主流になると考えられる。

ＧａＮ基板を利用して半導体素子を作製する製造方法を採用するにあたっては、プロセス上、多くの課題を解決する必要がある。そうした課題の一つとして、基板上に半導体層を成長させた後、どのような方法でチップに分割するかが重要な技術的課題となっている。従来、通信用途や赤色DVD用途で用いられてきた半導体レーザは、通常、立方晶の結晶構造を有する半導体が用いられてきたため、レーザ共振器端面と素子分離方向が垂直である場合、両方向とも結晶の劈開性を利用できる。これに対し、ウルツ鉱型の結晶構造を有するＧａＮ基板は、ウエハ面で互いに直交する２方向の劈開面が存在せず、矩形状のチップを劈開のみで得ることができない。ＧａＮは六方晶であるので、<1-100>方向を劈開面（ＬＤ端面）とすると、その60°方向にしか最も割れやすい劈開方向が存在しない。従って、ストライプ方向とレーザ端面で構成されるレーザ素子の分離は、劈開を用いようとするとストライプ間隔を広くとらなければならず、素子歩留まりを下げ、コストが高くなる。

特許文献１には、窒化物半導体レーザのチップ分離方法として、基板裏面のラフネスを３００オングストローム以下とし、〈１１−２０〉方向にスクライブし、素子分離する方法が開示されている。また、特許文献２では、ウエハのGaN基板側に割り溝を形成し、次に結晶成長側の面上をスクライブした後、結晶成長側からローラを押し当て、チップ化する技術が開示されている。

しかしながら、これらの方法を採用した場合、基板ラフネスを減らす新たな工程が必要となるため、プロセス効率が低下し生産コスト上昇を招く要因となる。

また、ＧａＮ基板は非常に硬く、劈開方向以外の面で切断しようとするとクラックが発生しやすい。このため、チップ分離に際し、半導体層中の結晶欠陥が増大したり、クラックが発生したりすることがあった。

また、ＬＤ端面にコーティングをした場合、端面をスクライブするためにコーティング材が剥がれることがあった。

こうした課題は、特に転位密度が低い領域において顕著となる。
特開２００２−１８５０８５号公報特開２００１−８５７３６号公報

本発明は上記事情に鑑みなされたものであって、製造効率および素子信頼性に優れる半導体素子の製造方法を提供することにある。

本発明によれば、ＧａＮ基板上に半導体層を形成する工程と、前記ＧａＮ基板または前記半導体層の一部を選択的に除去することにより、素子分離領域の一部に、一方向に延在する複数の溝部を形成する工程と、前記溝部の延在方向と直交する面に沿って、溝部延在方向両端に溝部の形成されていない箇所を残すように前記ＧａＮ基板および半導体層を切断し、バーを形成する工程と、前記溝部の延在方向に沿ってブレーキングを行い、前記溝部に沿ってＧａＮ基板および半導体層を切断するとともに前記溝部の形成されていない箇所において前記溝部から前記バーの切断面に至る劈開面を形成することにより素子分離し、半導体素子を得る工程と、を含み、前記一方向と、前記劈開面の形成される方向とが異なる、
半導体素子の製造方法が提供される。

また本発明によれば、ＧａＮ基板上に、一方向に延在する複数のストライプ状のマスクを形成する工程と、前記マスクの開口部に半導体層を選択成長させ前記マスクの直上に溝部を形成する工程と、前記溝部の延在方向と直交する面に沿って、溝部延在方向両端に溝部の形成されていない箇所を残すように前記ＧａＮ基板および半導体層を切断し、バーを形成する工程と、前記溝部の延在方向に沿ってブレーキングを行い、前記溝部に沿ってＧａＮ基板および半導体層を切断するとともに前記溝部の形成されていない箇所において前記溝部から前記バーの切断面に至る劈開面を形成することにより素子分離し、半導体素子を得る工程と、を含み、前記一方向と、前記劈開面の形成される方向とが異なる、半導体素子の製造方法が提供される。

これらの製造方法によれば、劈開面および劈開面以外の面からなる素子分離面を有する素子を安定的に得ることができ、製造効率および素子信頼性に優れる半導体素子を良好な製造安定性で作製することができる。

上記製造方法において、上記溝部に重ねてスクライブ溝を形成した後、ＧａＮ基板および半導体層を切断してバーを形成する工程を実施してもよい。こうすることによって、ＧａＮ基板および半導体層を切断する際、半導体層等が損傷を受けることを効果的に抑制できる。

本発明に係る半導体素子は、たとえば半導体光素子とすることができる。具体的には、光導波路を備えた構成を採用することができる。

こうした素子において、前記バーの切断面の少なくとも一方にミラーコーティングを施してもよい。

本発明において結晶基板は種々のものを採用することができるが、たとえばIII族窒化物半導体等の六方晶の結晶構造を有する半導体材料を用いることができる。このような半導体材料を用いた場合、劈開面だけで矩形状の素子を形成することは困難であるので、本発明を好適に適用することができる。また、結晶基板として、表面転位密度が10⁷個/cm²未満または10⁶個/cm²未満のものを用いた場合、本発明の効果がより顕著に発揮される。また、半導体層の表面転位密度が10⁷個/cm²未満または10⁶個/cm²未満のものを用いた場合、本発明の効果がより顕著に発揮される。

本発明によれば、結晶面および結晶面以外の面を含む側面を備える素子構造を採用するため、製造効率および素子信頼性に優れる半導体素子の製造方法が提供される。

以下、実施例に基づいて本発明の好ましい実施形態について説明する。なお、以下の説明において、「素子分離」とはＬＤバーからＬＤチップを分離する工程を指すものとする。

実施例１
本実施例について図１、図２、図３を参照して説明する。

図１は、本実施例に係る半導体レーザ（以下、適宜「ＬＤ」という。）の断面構造を示す図である。ＬＤ層構造は、六方晶GaN基板１（基板転位密度1×10⁶個/cm²）を用いてＭＯＶＰＥ法により形成した。

GaN基板１上に以下の各層を順次成長させて、ＬＤ構造を形成する。すなわち、
Siドープn-GaN層２、
Siドープｎ型Al_0.06Ga_0.94N（シリコン濃度4×１０¹⁷cm^-3、厚さ１.8μｍ）からなるｎ型クラッド層3、
Siドープｎ型GaN（シリコン濃度4×１０¹⁷cm^-3、厚さ0.1μｍ）からなるｎ型光閉じ込め層4、
In_0.08Ga_0.92N（厚さ4nm）井戸層とSiドープIn_0.０2Ga_0.９8N (シリコン濃度5×１０¹⁸cm^-3厚さ6nm)バリア層からなる多重量子井戸（MQW）層5（井戸数３個）、
Mgドープp型Al_0.17Ga_0.８3N からなるキャップ層6、
Mgドープp型GaN（Mg濃度2×１０¹⁷cm^-3、厚さ0.1μｍ）からなるp型光閉じ込め層7、
Mgドープp型Al_0.07Ga_0.93N（Mg濃度2×１０¹⁷cm^-3、厚さ0.５μｍ）からなるp型クラッド層8、
Mgドープp型GaN（Mg濃度2×１０¹⁷cm^-3、厚さ0.１μｍ）からなるp型コンタクト層9
を順次成長させる。

その後、通常の露光技術で〈11-20〉方向にレジストストライプマスクを形成し、ドライエッチング法でエッチングを行い、リッジストライプ部１０を形成する。つづいて、ｐコンタクト層側に、Ni/Pt/Auからなるｐ電極11を形成する。ｎ基板側は研磨により100μｍ厚まで削り、Ti/Alからなるｎ電極12を形成する。

以上のプロセスを終了させた後、レーザ共振器バー（以下、適宜「ＬＤバー」という。）に分離した後、素子分離を行う。これらの工程の概要について図８を参照して説明する。まず、メサ部５０９および分離溝（不図示）の延在方向と直交する方向に沿ってウエハ８００を劈開面８０２で劈開してレーザーバーを形成する（図８（ａ））。次いでそれぞれのバーを、素子分離する（図８（ｂ）、（ｃ））。こうして半導体素子が得られる。なお、図８（ｂ）、（ｃ）では、素子分離面（素子の側面）を共振器の延在方向を平行に描いているが、実際の素子分離面は、劈開面とスクライブ面から構成された多面構造となっている。

上記プロセスについて具体的に述べる。まず、ウエハを〈1-100〉方向に劈開してレーザ共振器を形成する。これにより、図２のようなＬＤバーが形成される。ＬＤバーには図１で述べたリッジストライプ部10が周期Ｗ（実施例１の場合W＝300μm）で形成されている。共振器長は図２のＬ（実施例１の場合L＝800μm）の長さとなる。形成されたＬＤバーは、片側に高反射コーティングを施した後、素子分離を行う。素子分離は、表面からスクライバ−でGaN結晶（半導体成長層）に傷（溝）をつけて、その後、基板裏面からセラミック刃を当ててブレーキングする。スクライバ−の針先端部分はダイヤモンドとし、針の進行方向に対して針を45°に傾けてスクライブ溝13を形成する。スクライブの加重を２０ｇとし５回スクライブしたところ、GaN結晶表面から約5μｍの溝が形成された。

図３は、スクライブ溝13の形成されたＬＤバーの上面図である。図示したように、スクライブ溝13は共振器の全領域に形成するのではなく、溝を形成しない領域をバーの両端に設けた。この領域の長さはそれぞれaμｍである（本実施例の場合a＝50μm）。本実施例の場合、図３の角度θは30°とするので、端面からスクライブ端までの距離aはＷ／２tanθ（W＝300μｍ、θ＝30°）＝86μｍ以下であればよい。

これらのスクライブ溝を形成した後に、ブレーキング刃の速度を100μｍ/secでブレーキングしたところ、図３のようにスクライブ溝が形成されている部分はスクライブ溝に沿って割れ、溝が形成されていない部分では結晶面に沿って劈開して好適に素子分離することができた。

本実施例では、スクライブ溝をｐ電極側から形成したが、ｎ電極側から形成しても良い。また、ブレーキング刃は、実施例１の場合ｎ電極側から入れたが、ｐ電極側から入れてもよい。

本実施例で得られる分離後の素子を図６および図７に示した。図６では、スクライブ溝13から劈開面100に沿って素子分離が行われている。劈開面100は〈1-100〉と等価な方向で割れている。図７は、図６で示した劈開面が途中から方向を変えている場合の例である。この場合、劈開面100から、劈開面110や劈開面120に方向が変わって素子分離されている。劈開面110や劈開面120も＜１−１００＞面と等価であり、素子分離する際の条件により、場合によってはこの様な形状で分離される。この様な条件で素子分離された素子の端面は、劈開で終端されるので、損傷が少なく、特にリッジ部におけるコーティング膜の剥がれが皆無となり、歩留まりは著しく向上し、ほぼ100％であった。

実施例２
本実施例について図１、図３、図４を参照して説明する。ＬＤ層構造は実施例１に示したものと同様である。本実施例では、ｐ電極およびｎ電極を形成する工程までウエハ状態で行い、その後、チップに分離する。

本実施例では、実施例１と異なり、図４のようにドライエッチングでリッジストライプ部10を形成した後、素子分離溝14を形成する。素子分離溝はレジストによる露光技術で図４のようにパターンニングした後、ドライエッチングにより形成する。

分離溝の長さｂは、実施例１の図３で述べたｂ≧L−Ｗtanθの条件を満たす長さにする。例えばW＝300μｍ、θ＝30°、L＝800μｍである場合、分離溝ｂの長さは626μｍ以上であればよい。本実施例では、ｂ＝700μｍとする。また、分離溝ｂの深さは５μｍとし、分離溝幅は10μｍとする。このような分離溝をウエハ内の全領域に形成した後、図４において破線で示したようなＬＤバーを形成する。その後、レーザ出射端にはSiO₂による低反射コーティング（反射率8％）を行い、後面にはSiO₂/TiO₂による高反射コーティング（反射率95％）を行う。

このようなＬＤバーを、ブレーキング刃を用いて基板裏面からブレーキングした。ブレーキング刃の速度を200μｍ/sec、押し込み量を150μｍとしたところ、図３のようにスクライブ溝が形成されている部分は、溝に沿って割れ、溝が形成されていない部分で劈開方向に劈開し、素子分離することができる。このように素子分離溝を形成して素子分離を行うと、実施例１同様、端面は、劈開で終端されるので、損傷を抑制しつつ素子分離ができる。

実施例３
本実施例について図３、図４を参照して説明する。本実施例ではドライエッチングおよびスクライブを併用して分離溝を形成し、これによりブレーキング時における素子の損傷を抑制するとともにｐ電極の一部がｎ半導体層に接触することを避けている。

本実施例では、実施例２の図４と同様、ドライエッチングにより素子分離溝を形成したＬＤバーを用いる。ＬＤバーの後面（出射側と反対）には高反射コーティングが施されており、レーザ出射面は劈開面となっている。このＬＤバーを用い、ドライエッチング溝形成箇所に重ねてスクライブ溝を形成する。スクライブ溝は、ウエハ表面からスクライバ−でGaN結晶に傷（溝）をつけることにより形成する。スクライブ溝形成後、基板裏面からセラミック刃を当ててブレーキングすることにより素子分離した。スクライバ−の針先端部分はダイヤモンドとし、針を40°に傾けて、図３のようにスクライブ溝１３を形成した。スクライブの加重は、１５ｇとし、５回スクライブしたところ、GaN結晶表面から約4μｍの溝が形成された。

スクライブ溝13は、図3のように共振器の全領域に形成するのではなく、両端にaμｍ残した（実施例１の場合a＝50μm）。これらのスクライブ溝を形成した後に、ブレーキング刃の速度を100μｍ/sec、押し込み量を50μｍでブレーキングしたところ、図３のようにスクライブ溝が形成されている部分は、溝に沿って割れ、溝が形成されていない部分では劈開方向に劈開して素子分離することができた。このようにドライエッチングによる分離溝とスクライブによる分離溝を併用することで、ブレーキングの衝撃を減らすことができる。

窒化物半導体の積層構造を有する半導体素子では、各層でお互いに格子が整合していないため、大きな衝撃を与えると結晶内部で新たな転位が発生しやすい。ここで発生した転位は、面内方向に伝播しやすい性質を有しており、その結果、電流が通電する結晶にも転位が増加し、LD特性や寿命に大きな影響を及ぼす。どの程度の衝撃まで許容されるかは層構造によって異なる。例えばAlGaNクラッド層の厚さやAl組成を増加した場合、衝撃を少なくする必要がある。このように素子分離時になるべく衝撃を減らしたい場合に、ドライエッチングにより形成した溝に重ねてスクライブ溝を形成する本実施例の方法が好適に用いられる。なお、本実施例では、スクライブと衝撃を減らしたブレーキングの工程を行っているが、スクライブの回数や加重を多くすることで、ブレーキング工程なしで素子分離することも可能である。

実施例４
本実施例について図４、図５を参照して説明する。上述した実施例では素子分離溝をスクライブやドライエッチングにより形成したが、本実施例では、選択成長により素子分離溝を形成する方法について述べる。

図５は本実施例で用いるＬＤの断面構造図である。以下、この層構造の形成方法について説明する。まず、基板表面付近の転位密度が９×１０^６個／ｃｍ^２のGaN基板15を用意し、その上にＣＶＤ法によりSiO₂膜を堆積し、さらにその上にAlN多結晶膜をスパッタリング法により堆積する。次にAlN多結晶膜上に〈11-20〉方向に延在するレジストマスクを形成する。

このレジストマスクに覆われた箇所は半導体層が形成されず、後の半導体成長工程を経ることによってマスク形成箇所に分離溝が形成される。この分離溝は、図４に示すストライプパターンの分離溝14として形成される。分離溝の長さｂは、実施例１の図３で述べたｂ≧L−Ｗtanθの条件を満たす長さにする。例えばW＝300μｍ、θ＝30°、L＝800μｍである場合、分離溝の長さは626μｍ以上であればよい。マスク幅は18μｍ、開口幅は200μｍである。ドライエッチングおよびウェットエッチング法によりAlN多結晶17およびSiO₂膜16をエッチングし、開口部18において基板表面を露出させる。

上記マスクを形成したウエハを用い、MOVPE法によりSiドープGaNを開口部分に形成し、その後横方向成長させる。これにより、平坦化されたn-GaN層19が形成される。

その後、Siドープｎ型Al_0.1Ga_0.9N（シリコン濃度4×１０¹⁷cm^-3、厚さ１.2μｍ）からなるｎ型クラッド層20, Siドープｎ型GaN（シリコン濃度4×１０¹⁷cm^-3、厚さ0.1μｍ）からなるｎ型光閉じ込め層21、In_0.2Ga_0.８N（厚さ4nm）井戸層とSiドープIn_0.05Ga_0.95N (シリコン濃度5×１０¹⁸cm^-3厚さ6nm)バリア層からなる多重量子井戸（MQW）層22（井戸数３個）、Mgドープp型Al_0.２Ga_0.８N からなるキャップ層23、Mgドープp型GaN（Mg濃度2×１０¹⁷cm^-3、厚さ0.1μｍ）からなるp型光閉じ込め層24, Mgドープp型Al_0.1Ga_0.9N（Mg濃度2×１０¹⁷cm^-3、厚さ0.５μｍ）からなるp型クラッド層25、Mgドープp型GaN（Mg濃度2×１０¹⁷cm^-3、厚さ0.１μｍ）からなるp型コンタクト層26を順次成長させてＬＤ層構造を形成する。その後、通常の露光技術で〈11-20〉方向にレジストストライプマスクを形成し、ドライエッチング法でエッチングを行い、リッジ27を形成する。その後、ｐ側にSiO2誘電体膜28、Ni/Pt/Auからなるｐ電極29を、ｎ基板側には Ti/Alからなるｎ電極30を形成する。

以上のようにして作製された素子分離溝付きウエハを劈開し、図４において破線で示したような共振器（ＬＤバー）を得る。その後、レーザ出射端にはSiO₂による低反射コーティング（反射率5％）を行い、後面にはSiO₂/TiO₂による高反射コーティング（反射率95％）を行う。

このようなＬＤバーを、基板裏面からブレーキング刃を用いてブレーキングする。ブレーキング刃の速度を150μｍ/sec、押し込み量を150μｍとしたところ、図３のようにスクライブ溝が形成されている部分では溝に沿って割れ、溝が形成されていない部分では劈開方向に劈開し、素子分離することができた。このように素子分離溝を形成して素子分離を行うと、実施例１同様、端面は、劈開で終端されるので、損傷の少ない素子分離を実現することができる。

実施例５
本実施例について図３、図４、図５を参照して説明する。本実施例では選択成長およびスクライブを併用して分離溝を形成し、これによりブレーキング時における素子の損傷を抑制している。

本実施例では、実施例４の図5と同様の選択成長により素子分離溝を形成したＬＤバーを用いる。レーザ出射端にはSiO₂による低反射コーティング（反射率5％）を行い、後面にはSiO₂/TiO₂による高反射コーティング（反射率95％）を行う。このＬＤバーを用い、選択成長により形成した溝の形成箇所に重ねてスクライブ溝を形成する。スクライブ溝は、ウエハ表面からスクライバ−でGaN結晶に傷（溝）をつけることにより形成した。その後、基板裏面からセラミック刃を当ててブレーキングした。スクライバ−の針先端部分はダイヤモンドとし、針を45°に傾けて、図３のようにスクライブ溝13を形成した。スクライブの加重は20ｇとし５回スクライブしたところGaN結晶表面から約5μｍの溝が形成された。スクライブ溝13は、図3のように共振器の全領域に形成するのではなく両端にaμｍ残した。これらのスクライブ溝を形成した後に、ブレーキング刃の速度を100μｍ/sec、押し込み量を50μｍでブレーキングしたところ、図３のようにスクライブ溝が形成されている部分は、溝に沿って割れ、溝が形成されていない部分で劈開方向に劈開し、素子分離できた。このように選択成長による分離溝とスクライブによる分離溝を併用することで、ブレーキングの衝撃を減らすことができる。

窒化物半導体の層構造は、各層でお互いに格子が整合していないため、大きな衝撃を与えると、結晶内部で新たな転位が発生しやすい。ここで発生した転位は、面内方向に伝播しやすい性質を有しており、その結果、電流が通電する結晶にも転位が増加し、LD特性や寿命に大きな影響を及ぼす。どの程度の衝撃まで許容されるかは層構造によって異なり、例えばAlGaNクラッド層の厚さやAl組成を増加した場合、衝撃を少なくする必要がある。このように素子分離時になるべく衝撃を減らしたい場合に、予め形成した素子分離溝にスクライブ溝を形成する本実施例の方法が好適に用いられる。本実施例では、スクライブと衝撃を減らしたブレーキングの工程を行っているが、スクライブの回数や加重を多くすることで、ブレーキング工程なしで素子分離することも可能である。

上記実施例に係る素子の側面（素子分離面）は、ＧａＮ基板の結晶面（劈開面）と、ＧａＮ基板の結晶面以外の面（スクライブやドライエッチング、選択成長等により形成した非劈開面）とにより構成されている。このため、素子分離の際の歩留まりを良好に維持しつつ、素子分離時における素子の損傷を有効に抑制でき、製造効率および素子信頼性に優れる半導体素子が得られる。

実施の形態に係る半導体素子の断面構造を模式的に示す断面図である。実施の形態に係る半導体素子の製造方法を説明するための図である。実施の形態に係る半導体素子の製造方法を説明するための図である。実施の形態に係る半導体素子の製造方法を説明するための図である。実施の形態に係る半導体素子の断面構造を模式的に示す断面図である。実施の形態に係る半導体素子の構造を模式的に示す上面図である。実施の形態に係る半導体素子の構造を模式的に示す上面図である。実施の形態に係る半導体素子の製造方法を説明するための図である。

符号の説明

１ GaN基板
２ Siドープn-GaN層
３ｎ型クラッド層
４ｎ型光閉じ込め層
５多重量子井戸（MQW）層
６キャップ層
７ p型光閉じ込め層
８ p型クラッド層
９ p型コンタクト層
１０リッジストライプ部
１１ｐ電極
１２ｎ電極
１３スクライブ溝
１４素子分離溝
１５ GaN基板
１６ SiO₂膜
１７ AlN多結晶
１８開口部
１９ n-GaN層
２０ｎ型クラッド層
２１ｎ型光閉じ込め層
２２多重量子井戸（MQW）層
２３キャップ層
２４ p型光閉じ込め層
２５ p型クラッド層
２６ p型コンタクト層
２７リッジ
２８ SiO₂誘電体膜
２９ｐ電極
３０ｎ電極

Claims

ＧａＮ基板上に半導体層を形成する工程と、
前記ＧａＮ基板または前記半導体層の一部を選択的に除去することにより、素子分離領域の一部に、一方向に延在する複数の溝部を形成する工程と、
前記溝部の延在方向と直交する面に沿って、溝部延在方向両端に溝部の形成されていない箇所を残すように前記ＧａＮ基板および半導体層を切断し、バーを形成する工程と、
前記溝部の延在方向に沿ってブレーキングを行い、前記溝部に沿ってＧａＮ基板および半導体層を切断するとともに前記溝部の形成されていない箇所において前記溝部から前記バーの切断面に至る劈開面を形成することにより素子分離し、半導体素子を得る工程と、
を含み、
前記一方向と、前記劈開面の形成される方向とが異なる、
半導体素子の製造方法。
ＧａＮ基板上に、一方向に延在する複数のストライプ状のマスクを形成する工程と、
前記マスクの開口部に半導体層を選択成長させ前記マスクの直上に溝部を形成する工程と、
前記溝部の延在方向と直交する面に沿って、溝部延在方向両端に溝部の形成されていない箇所を残すように前記ＧａＮ基板および半導体層を切断し、バーを形成する工程と、
前記溝部の延在方向に沿ってブレーキングを行い、前記溝部に沿ってＧａＮ基板および半導体層を切断するとともに前記溝部の形成されていない箇所において前記溝部から前記バーの切断面に至る劈開面を形成することにより素子分離し、半導体素子を得る工程と、
を含み、
前記一方向と、前記劈開面の形成される方向とが異なる、
半導体素子の製造方法。
請求項１または２に記載の半導体素子の製造方法において、
前記溝部に重ねてスクライブ溝を形成した後、前記ＧａＮ基板および半導体層を切断してバーを形成する工程を実施する半導体素子の製造方法。
請求項１乃至３いずれかに記載の半導体素子の製造方法において、
前記バーを形成する工程の後、前記バーの切断面の少なくとも一方にミラーコーティングを施す工程を実施する半導体素子の製造方法。