JP4535548B2 - 物理実現フィルタのインパルス周波数応答の所定の点をアンカリングするための装置および方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は一般にフィルタ設計に関し、具体的には、最小限のハードウェアを使用してロバスト（robust）な物理フィルタを実現することのできるフィルタ設計に関する。
【０００２】
【従来の技術】
サンプリング周波数の１／２に等しい周波数成分（以下、ナイキスト折り返し周波数（Nyquist folding frequency）と呼ぶ）をディジタル・サンプリングすると、絶対値が同一で逆極性の連続するサンプル値が得られることが知られている。したがって、ナイキスト折り返し周波数の連続するサンプル値の代数和はゼロとなる。
【０００３】
また、進行中の時間変化（time-varing）入力信号を最初に所定のインタバルだけ遅延させ、次いで、このインタバルを隔てた現在の入力信号値から、遅延させた入力信号値を減ずると、得られる交流（ＡＣ）差分信号から入力信号の直流（ＤＣ）成分（すなわちゼロ周波数成分）が除かれる（すなわち、差分信号の全ての周波数成分の周波数がゼロよりも大きくなる）ことが知られている。さらに、周期的に発生するディジタル・サンプル値の進行中のデータ・ストリームを含む入力信号の場合には、それぞれのサンプル値を一周期遅延させ、次いでこれを現在のサンプル値から減じると、ゼロ周波数（ＤＣ）成分が除かれた差分値のデータ・ストリームが得られることが知られている。この点に関しては、Ｄａｖｉｄ Ｌ．ＭｃＮｅｅｌｙ他が提出した「ＤＣ Ｇａｉｎ Ｉｎｖａｒｉａｎｔ Ｆｉｌｔｅｒ Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ」という名称の米国特許第５８３８６００号の開示を参照されたい。具体的には、米国特許第５８３８６００号は、最小限のハードウェアで、あらゆる入力条件下で物理フィルタ実現誤差から独立した一定の直流利得を保証するフィルタ設計を対象としている。
【０００４】
しかし、様々なシステム目的に要求される物理的に実現可能な実用的なディジタル・フィルタの設計には別の問題がある。具体的には、ディジタル・フィルタの理論上のインパルス周波数応答の数学的記述と所望のフィルタのインパルス周波数応答の物理実現との間に差異が生じる。そのため、所望の適用業務でフィルタのサイズ、コストおよび複雑さを低減させる目的で、技術的なトレード・オフが行われている。
【０００５】
例えば、以下のようなトレード・オフが一般的である。
【０００６】
１．実現を容易にするために乗算器の係数値が変更される。
【０００７】
２．数学的な正確さに必要な十分な精度よりも低いデータパス数値精度がしばしば使用される。
【０００８】
３．実現の異なる部分で異なる精度が使用され、全てのパスが等しく機能に影響を与えるというわけではない。
【０００９】
４．切捨て処理と丸め処理が混合して使用される。
【００１０】
５．簡略化された不正確な乗算器構造が使用されることがある。
【００１１】
【発明が解決しようとする課題】
これらのエラー・ソース（error sources）は、フィルタの周波数および時間応答を変化させる。この応答変化の中にはシステム機能にとって重要でないものもあるが、入力条件とフィルタ状態の組合せによってはシステム機能をかなり低下させるものもある（時間変化フィルタの場合）。
【００１２】
したがって、これらのエラー・ソースに起因するシステム機能低下の影響を軽減するフィルタの設計方法が求められている。
【００１３】
【課題を解決するための手段】
本発明は、１つまたは複数のアンカ周波数のセットでのフィルタ応答を安定させる物理的に実現可能な実用的なフィルタ構造を提供し、これらのアンカ周波数での周波数応答がこれらのエラー・ソースの影響を受けないようにすることによって、前述のエラー・ソースに起因する問題を軽減するフィルタ設計方法を対象とする。さらに、このフィルタ構造によって、所望のフィルタ・インパルス応答の設計に自由度が追加され、このことにより、設計したフィルタの効率的な物理実現の発見の手助けとなる。
【００１４】
詳細には本発明は、所定の周波数帯域を有するこれに印加された進行中の入力信号に対して、ある理論的インパルス周波数応答とほぼ等価（substantially equivalent）なインパルス周波数応答を示すように設計された物理実現フィルタ構造であって、その周波数応答に実現誤差（realization errors）を導入する所定のフィルタを含むフィルタ構造を対象とする。これらの実現誤差の有害な影響は、物理実現フィルタ構造に、（１）所定のフィルタを、所定の周波数帯域内の選択された少なくとも１つの周波数を含む周波数セットにおいて動作不能とし、（２）当該セットの選択された１つの周波数近傍におけるフィルタ構造の周波数応答値を、概ね（substantially）、当該セットの選択された１つの周波数近傍における対応する理論的インパルス周波数応答値にアンカリングする追加フィルタを組み込むことによって低減される。
【００１５】
【発明の実施の形態】
図１に、多数の非ゼロ乗算器係数を有し、入力として印加された連続するサンプル値から成る入力データ・ストリーム（例えばディジタルビデオ信号を定義するデータ・ストリーム）に応答して連続するサンプル値から成る出力データ・ストリームを導き出す有限インパルス応答（finite-impulse response：ＦＩＲ）または無限インパルス応答（infinite-impulse response：ＩＩＲ）ディジタル・フィルタ１００の概要を示す。このフィルタ１００は、印加された進行中の入力データ・ストリームの連続するサンプル値に関して動作し、これらから、進行中の出力データ・ストリームの連続サンプル値を導き出す。
【００１６】
図１に示すように、フィルタ１００は、その多数の非ゼロ乗算器係数のそれぞれの値によって定義される正確な理論的インパルス周波数応答を有する。
【００１７】
最初に、フィルタ１００がｎタップのＦＩＲフィルタであると仮定する。その理論的インパルス周波数応答Ｈ（ｚ）は以下の通りである。
【００１８】
【数１】

【００１９】
上式で、記号ａ_[i]はｉ番目の乗算器係数の値を表し、ｚ^(-i)は連続するサンプル値から成る入力データ・ストリームのｉサンプル周期の遅延を表す。
【００２０】
２進ビット形式のこれらの乗算器係数をそれぞれ使用して、ｎタップ・フィルタ１００に印加された入力データ・ストリームの２進ビット形式の連続するそれぞれのサンプル値に乗じる。これらのそれぞれの係数乗算を物理的に実現する周知の方法の１つは、ハードウェアを用いて、まず、その係数のそれぞれの有効ビットの位置の値に基づいてサンプル値のビットをシフトし、次いで、シフトした２進ビット形式のサンプル値を足し合わせるものである。この目的に使用する物理的に実現された２進ビット加算器の必要数の合計は、（１）それぞれの乗算器係数の有効ビットの数、および（２）理論的インパルス周波数応答ｎタップ・フィルタ１００が必要とする非ゼロ乗算器係数の数、によって決まることは明らかである。
【００２１】
第１の例として、フィルタ１００が、ケーザ窓法（Kaiser window method）によって設計した以下の整数乗算器係数に基づく理論的インパルス周波数応答Ｈ（ｚ）を正確に実装する１４タップ線形位相ＦＩＲフィルタであると仮定する。
【００２２】
【数２】

【００２３】
図２は、先の第１の例の１４タップ線形位相ＦＩＲフィルタの理論的インパルス周波数応答Ｈ（ｚ）の正規化周波数（正規化周波数１は、サンプリング周波数の１／２に等しいナイキスト折り返し周波数に対応する）に対する正規化絶対値を示すグラフである。次に、物理実現誤差（physical realization errors）に対するこの理論的インパルス周波数応答Ｈ（ｚ）の周波数安定性をテストするため、無作為に選んだ絶対値が１／１２８よりも小さい数値をそれぞれの乗算器係数に加算し、これによって摂動させた（perturbed）単一のインパルス周波数応答フィルタをエミュレートした。このプロセスを何度も繰り返し、エミュレートされた摂動インパルス周波数応答フィルタの集合（ensemble）を得た。図３は、このエミュレートした摂動インパルス周波数応答フィルタの集合の正規化周波数に対する正規化絶対値を示すグラフである。
【００２４】
この従来型の１４タップ線形位相ＦＩＲフィルタを物理的に実現するには、多くのハードウェアが必要である。具体的には、前述した第１の例のインパルス周波数応答Ｈ（ｚ）の値が１の４つの乗算器係数はそれぞれ単一の２進項で表すことができ、そのため、乗算にシフト操作は必要ない。しかし、値が２の２つの乗算器係数はそれぞれ２つの２進項で表され、そのため、乗算に１回のシフト操作が必要であり、値が４の２つの乗算器係数はそれぞれ３つの２進項で表され、そのため、乗算に２回のシフト操作が必要である。さらに、２つの乗算器係数９６はそれぞれ、値３２の乗算器係数（５回のシフト操作を要する）を単一の加算器によって値６４の乗算器係数（６回のシフト操作を要する）に加算することによって表すことができる。同様に、２つの乗算器係数１３はそれぞれ、値１の乗算器係数（シフト操作を必要としない）を第１の加算器によって値４の乗算器係数（２回のシフト操作を要する）に加算し、次いで第２の加算器によって値８の乗算器係数（３回のシフト操作を要する）に加算することによって表され、２つの乗算器係数４７はそれぞれ、値３２の乗算器係数（５回のシフト操作を要する）を第１の加算器によって値１６の乗算器係数（４回のシフト操作を要する）に加算し、次いで第２の代数加算器によってこれから値１の乗算器係数（シフト操作を必要としない）を差し引くことによって表される。したがって、ｎタップ・ディジタルＦＩＲフィルタ１００のこの第１の例の物理的に実現された乗算手段は、合計１０個の加算器ならびに６回ものシフト操作を実施する手段を含むハードウェアを必要とする。物理的に実現されたこのような乗算手段は通常、複雑かつ高コストとなるので、大量生産の市販装置（例えばディジタル・テレビジョン受信機など）で使用するには実際的でない。実用的な物理的に実現されるフィルタ（物理実現フィルタ）の設計で、サイズ、コストおよび複雑さを低減させるために、その所望の理論的インパルス周波数応答に関してフィルタの周波数安定性を低下させる効果を有するエラー・ソースをしばしば導入することがあるにも関わらず、前述したような技術的トレード・オフが実施されるのはこのような理由からである。
【００２５】
次に図４を参照する。図４には、図１のディジタルＦＩＲまたはＩＩＲフィルタ１００の理論的インパルス周波数応答とほぼ等価で、周波数安定性が向上したインパルス周波数応答を示す、サイズ、コストおよび複雑さが低減された物理実現フィルタ構造２０１の設計が示されている。この物理的に実現可能なディジタル・フィルタ構造を、図１における従来型ディジタルＦＩＲまたはＩＩＲフィルタの代わりに使用すると、図１における従来型ディジタルＦＩＲまたはＩＩＲフィルタの理論的インパルス周波数応答とほぼ等価で、周波数が安定したインパルス周波数応答が得られる。
【００２６】
具体的には図４に、連続するサンプル値から成る入力データ・ストリームが示されており、この入力データ・ストリームは、（１）２つの平行データパスの第１のパスを介して、（図１のフィルタ１００の多数の非ゼロ乗算器係数に比べて）少数の非ゼロ乗算器係数を有するｓタップ・ディジタルＦＩＲフィルタ２００に入力として印加され、（２）２つの平行データパスの第２のパスを介して、ω（０）ＦＩＲ阻止フィルタ２０２−０に入力として印加される。ω（０）ＦＩＲ阻止フィルタ２０２−０は、第２のデータパス上に直列に接続され、順番に配置されたｋ＋１個のＦＩＲ阻止フィルタ２０２−０から２０２−ｋの最初のフィルタである。ＦＩＲ阻止フィルタ２０２−０は、これに印加されたディジタル入力信号のゼロ周波数（ＤＣ）成分をほぼゼロ伝達（substantially zero transmission）させる。同様に、その他のＦＩＲ阻止フィルタ２０２−１から２０２−ｋはそれぞれ、その阻止フィルタに印加されたディジタル・サンプリング入力信号の周波数帯域内の異なる周波数成分ω（ｘ₁）……（ｘ_k）のうちの予め選択された１つの周波数成分をほぼゼロ伝達させる。第２のデータパスはさらに、設計者が選択したｍ（＜ｎ）個の非ゼロ乗算器係数を有し、阻止フィルタ２０２−ｋに直列に接続されたｍタップのディジタルＦＩＲまたはＩＩＲフィルタ２０４を含む。したがって、阻止フィルタ２０２−ｋのディジタル・サンプリング出力信号は、ｍタップ・ディジタルＦＩＲまたはＩＩＲフィルタ２０４に入力される。フィルタ２００からのサンプル値の出力データ・ストリームを含む第１のデータパス出力は第１の入力として加算器２０６に印加され、フィルタ２０４からのサンプル値の出力データ・ストリームを含む第２のデータパス出力は第２の入力として加算器２０６に印加される。フィルタ２００のｓ個の非ゼロ係数およびフィルタ２０４のｍ個の非ゼロ係数は、（物理実現フィルタ構造２０１からのサンプル値の出力データ・ストリームを構成する）加算器２０６のサンプル値の出力データ・ストリームが、図１の従来型のｎタップ・ディジタルＦＩＲフィルタの理論的インパルス周波数応答とほぼ等価なインパルス周波数応答を示すようにフィルタ設計者によって選択される。
【００２７】
具体的に説明する。周知のとおり、サンプリング周波数の１／２よりも高い値を有するサンプル信号周波数をディジタル・フィルタリングするとエリアシングが起こる。したがって、ディジタル・フィルタ構造２０１へのサンプル値の入力データ・ストリームによって定義される信号の最大周波数帯域は、ゼロ周波数（ＤＣ）を下限とし、サンプリング周波数の１／２（ナイキスト折り返し周波数）を上限とする。信号振幅を１に正規化し、ナイキスト折り返し周波数をｃｏｓ（１π）に正規化すると、その周波数帯域内の入力信号の正規化成分はω（ｘ）＝ｃｏｓ（ｘπ）で定義される。上式で０≦ｘ≦１である。
【００２８】
第２のデータパスは、印加されたディジタル・サンプリング入力信号の周波数帯域に含まれる、予め選択されたｋ＋１個の異なる個々の阻止周波数成分ω（０）およびω（ｘ₁）……（ｘ_k）を伝達（transmit）させない。したがって、これらの阻止周波数成分ω（０）およびω（ｘ₁）……（ｘ_k）の近傍では、フィルタ構造２０１のインパルス周波数応答は、全体としてフィルタ２００のインパルス周波数応答のみによってほぼ決定される。しかし、これらの近傍以外の信号帯域の全ての周波数成分では、フィルタ構造２０１のインパルス周波数応答は全体として第１のデータパスのフィルタ２００のインパルス周波数応答ならびに第２のデータパスの直列に接続されたフィルタ２０２−０……２０２−ｋおよび２０４の合成インパルス周波数応答によって決定される。設計者は、フィルタ２００のｓ個の乗算器係数の値を、それぞれの阻止周波数成分の周波数での応答が、その阻止周波数成分に対応するそれぞれの周波数でフィルタ１００から得られる応答と略同一になるように選択する。そして、フィルタ２０４のｍ個の乗算器係数の値を、これらの近傍以外の信号帯域の全ての周波数成分に対して、フィルタ構造２０１のインパルス周波数応答が全体として、フィルタ１００のインパルス周波数応答とほぼ等価となるように選択する。
【００２９】
ＦＩＲ阻止フィルタに対する以下のインパルス周波数応答フィルタ設計基準が知られている。
【００３０】
阻止ＤＣ周波数成分ω（０）＝（１−ｚ^-1）
阻止周波数成分ω（ｘ_i）＝（１−２ｃｏｓω（ｘ_i）ｚ^-1＋ｚ^-2）、および
阻止ナイキスト折り返し周波数成分ω（ｘ＝１）＝（１＋ｚ^-1）
次に、図１におけるフィルタ１００の前述した第１の例の複雑な１４タップ線形位相ＦＩＲフィルタのインパルス周波数応答とほぼ等価なインパルス周波数応答を有する図４の物理的に実現可能な簡易型フィルタ構造２０１の所定の第１の設計について考える。この所定の第１の設計では、阻止ＤＣ周波数成分ω（０）、阻止ナイキスト折り返し周波数成分ω（ｘ＝１）、および阻止周波数成分ω（ｘ＝０．４）から成る３つの阻止周波数成分を選択する。この所定の第１の設計ではさらに、フィルタ２００の選択されたｓ個の乗算器係数のそれぞれの値およびフィルタ２０４の選択されたｍ個の乗算器係数のそれぞれの値が、乗算の実施に加算器が１つだけ必要な値となる。この単一加算器の制約はフィルタ構造２０１の構造を最大限に簡略化する見地からは望ましいが、本発明の基本的な利点に不可欠のものではない。フィルタ構造２０１の、この所定の第１の設計によるインパルス周波数応答は以下の通りである。
【００３１】
【数３】

式（１）は、非ゼロ乗算器係数を４つだけ有する（これは、タップ１から５およびタップ１０から１４の乗算器係数の値がゼロで、タップ６から９の乗算器係数の値が非ゼロである１４タップＦＩＲフィルタに対応する）図４のフィルタ構造２０１の所定の第１の設計による第１のデータパスのｓタップ・ディジタルＦＩＲフィルタ２００のインパルス周波数応答を定義し、式（２）は、図４のフィルタ構造２０１の所定の第１の設計による第２のデータパスの直列に接続された全てのフィルタの合成インパルス周波数応答を定義する。より詳細には、式（１）および（２）のそれぞれの乗算器係数の値はともに、それらの最小公分母にまで約分されている。括弧でくくられた式２の第１項の分子１−ｚ^-2は（１−ｚ^-1）（１＋ｚ^-1）と因数分解され、（１−ｚ^-1）は阻止ＤＣ周波数成分ω（０）のインパルス周波数応答を表し、（１＋ｚ^-1）は阻止ナイキスト折り返し周波数成分ω（ｘ＝１）のインパルス周波数応答を表す。括弧でくくられた式２の第２項の分子１−５／８ｚ^-1＋ｚ^-2は、阻止周波数成分ω（ｘ＝０．４）のインパルス周波数応答を表す。括弧でくくられた式２の第３項は、フィルタ構造２０１の所定の第１の設計によるｍタップ・フィルタ２０４のインパルス周波数応答を表す。この所定の第１の設計では、ｍタップ・フィルタ２０４がｍ＝１０のＦＩＲフィルタである。
【００３２】
図１におけるフィルタ１００の前述した第１の例の複雑な１４タップ線形位相ＦＩＲフィルタのインパルス周波数応答とほぼ等価なインパルス周波数応答を有する図４の物理的に実現可能な簡易型フィルタ構造２０１の先の所定の第１の設計では、０．４阻止周波数成分の正確な計算値、すなわちｃｏｓ（０．４π）は０．３０９である。したがって、式（１−２ｃｏｓω（０．４）ｚ^-1＋ｚ^-2）の２ｃｏｓω（０．４）の値は０．６１８となる。このように、括弧でくくられた式２の第２項の分子の値５／８（＝０．６２５）は、正確に計算した値０．６１８に対して誤差を含むが、誤差は０．００７（１．１３％）と非常に小さい。しかし物理実現フィルタでは、値０．６２５を２進形式で表すほうが値０．６１８を２進形式で表すよりもはるかに簡単になる。さらに、図４のフィルタ構造２０１の所定の第１の設計による第１のデータパスの４タップＦＩＲフィルタ２００の比較的単純なインパルス周波数応答は、入力信号周波数成分ｃｏｓ（０．４π）に対して正規化出力振幅−０．５２９５を与えるが、これよりもはるかに複雑な図１のフィルタ１００の前述した第１の例の１４タップＦＩＲフィルタは、入力信号周波数成分ｃｏｓ（０．４π）に対して正規化出力振幅−０．５１７４を与える。このように、複雑な１４タップＦＩＲフィルタ１００の代わりに簡単な４タップＦＩＲフィルタ２００を使用しても、誤差は２．３３％と非常に小さい。したがって、図４のフィルタ構造２０１の物理的に実現可能な所定の第１の設計によるインパルス周波数応答は、所定の第１の設計による１０タップ・フィルタ２０４の実現誤差にも関わらず、阻止周波数成分ω（ｘ＝０．４）の近傍でアンカリング（anchoring）される。同様に、図４のフィルタ構造２０１の所定の第１の設計によるインパルス周波数応答は、阻止ＤＣ周波数成分ω（０）の近傍および阻止ナイキスト折り返し周波数成分ω（ｘ＝１）の近傍でもアンカリングされる。これらの３つのアンカ（anchor）は、図４の物理実現フィルタ構造２０１の所定の第１の設計によるインパルス周波数応答を安定させ、図１の１４タップＦＩＲフィルタ１００の先に定義した第１の例の理論的インパルス周波数応答とほぼ等価に維持するが、それにも関わらずフィルタ構造２０１の所定の第１の設計は、１４タップＦＩＲフィルタを実装するのに必要な物理実現ハードウェアに比べて物理実現ハードウェアを大幅に削減する。
【００３３】
図５は、フィルタ構造２０１の前述した所定の第１の設計によるインパルス周波数応答Ｈ（ｚ）の正規化周波数に対する正規化絶対値を示すグラフである。この図から、このインパルス周波数応答は図２に示した第１の例の１４タップ線形位相ＦＩＲフィルタの理論的インパルス周波数応答Ｈ（ｚ）とほぼ等価であることが明らかである。
【００３４】
図６は、設計者が選択したフィルタ構造２０１のフィルタ２０４の乗算器係数の値を、図５のグラフに示したインパルス周波数応答Ｈ（ｚ）に寄与する非摂動値に対して摂動させたときに生じたエミュレートされたインパルス周波数応答フィルタの集合の正規化周波数に対する正規化絶対値を示すグラフである。図６のグラフを図３のグラフと比較すると、フィルタ構造２０１の所定の第１の設計は、信号帯域のほとんどの周波数で前述した第１の例の１４タップ線形位相ＦＩＲフィルタよりも高い周波数安定性を達成していることが明らかである。これは、フィルタ構造２０１のこの所定の第１の設計によって提供される、３つの阻止周波数のそれぞれの近傍でのアンカリングによるものである。
【００３５】
第２の例として、フィルタ１００が、以下の整数乗算器係数の値に基づく理論的インパルス周波数応答Ｈ（ｚ）を正確に実装する９タップ非線形位相ＦＩＲフィルタであると仮定する。
【００３６】
【数４】

【００３７】
図１におけるフィルタ１００の前述した第２の例の複雑な９タップ非線形位相ＦＩＲフィルタのインパルス周波数応答とほぼ等価なインパルス周波数応答を有する図４の物理的に実現可能な簡易型フィルタ構造２０１の所定の第２の設計の場合には、阻止ＤＣ周波数成分ω（０）および阻止周波数成分ω（ｘ＝０．４０９）から成る２つの阻止周波数成分を選択する。フィルタ構造２０１の、この所定の第２の設計によるインパルス周波数応答は以下の通りである。
【００３８】
【数５】

【００３９】
式（１）は、図４のフィルタ構造２０１の所定の第２の設計による第１のデータパスのｓタップ・ディジタルＦＩＲフィルタ２００のインパルス周波数応答を定義し、式（２）は、図４のフィルタ構造２０１の所定の第２の設計による第２のデータパスの直列に接続された全てのフィルタの合成インパルス周波数応答を定義する。括弧でくくられた式２の第１項１−ｚ^-1は、阻止ＤＣ周波数成分ω（０）のインパルス周波数応答を表す。括弧でくくられた式２の第２項（１６−９ｚ^-1＋１６ｚ^-2）／１６は、阻止周波数成分ω（ｘ＝０．４０９）を表す。整数乗算器係数の（１６−９ｚ^-1＋１６ｚ^-2）／１６は、（１−２ｃｏｓ（０．４０９π）ｚ^-1＋ｚ^-2）と略等しい。括弧でくくられた式２の第３項は、フィルタ構造２０１の所定の第２の設計によるｍタップ・フィルタ２０４のインパルス周波数応答を表す。この所定の第２の設計では、ｍタップ・フィルタ２０４がｍ＝６のＦＩＲフィルタである。
【００４０】
図７は前述した９タップ非線形位相ＦＩＲフィルタの理論的インパルス周波数応答Ｈ（ｚ）の正規化周波数に対する正規化絶対値を示すグラフ、図８は図７のグラフに示した理論的インパルス周波数応答Ｈ（ｚ）の乗算器係数の値を摂動させることによって得たエミュレートされた摂動インパルス周波数応答フィルタの集合の正規化周波数に対する正規化絶対値を示すグラフ、図９は設計者が選択したフィルタ構造２０１のフィルタ２０４の乗算器係数の値を、図１のフィルタ１００の前述した第２の例の９タップ非線形位相ＦＩＲフィルタのインパルス周波数応答とほぼ等価なインパルス周波数応答を有する図４のフィルタ構造２０１の前述した所定の第２の設計によるインパルス周波数応答Ｈ（ｚ）に寄与する非摂動値に対して摂動させたときに生じた正規化周波数に対する正規化絶対値を示すグラフである。図９のグラフを図７のグラフと比較すると、フィルタ構造２０１の所定の第２の設計は、（阻止周波数ω（ｘ＝０．４０９）から比較的遠くに位置する）ナイキスト折り返し周波数近傍の周波数を除く信号帯域の全ての周波数で前述した従来型９タップ非線形位相ＦＩＲフィルタよりも高い周波数安定性を達成していることが明らかである。しかしながらナイキスト折り返し周波数近傍の周波数安定性は、この第２の設計で、ナイキスト折り返し周波数、またはナイキスト折り返し周波数近傍に１つまたは複数の追加の阻止周波数フィルタを使用し、フィルタ構造２０１の第２の設計によるナイキスト折り返し周波数近傍のインパルス周波数応答をアンカリングすることによって向上させることができる。
【００４１】
第３の例として、フィルタ１００が、以下の整数乗算器係数に基づく理論的インパルス周波数応答Ｈ（ｚ）を正確に実装する、４タップの分子と４タップの分母とによって定義された従来型の３次のバタワース型ＩＩＲフィルタであると仮定する。
【００４２】
【数６】

【００４３】
図１におけるフィルタ１００の前述した第３の例の複雑なＩＩＲフィルタのインパルス周波数応答とほぼ等価なインパルス周波数応答を有する図４の物理的に実現可能な簡易型フィルタ構造２０１の所定の第３の設計による場合には、阻止ＤＣ周波数成分ω（０）および阻止ナイキスト折り返し周波数成分ω（ｘ＝１）から成る２つの阻止周波数成分を選択する。フィルタ構造２０１の、この所定の第３の設計によるインパルス周波数応答は以下の通りである。
【００４４】
【数７】

【００４５】
式（１）は図４のフィルタ構造２０１の所定の第３の設計による第１のデータパスのｓタップ・ディジタルＦＩＲフィルタ２００のインパルス周波数応答を定義し、式（２）は図４のフィルタ構造２０１の所定の第３の設計による第２のデータパスの直列に接続された全てのフィルタの合成インパルス周波数応答を定義する。括弧でくくられた式２の第１項の分子１−ｚ^-2は（１−ｚ^-1）（１＋ｚ^-1）と因数分解され、（１−ｚ^-1）は阻止ＤＣ周波数成分ω（０）のインパルス周波数応答を表し、（１＋ｚ^-1）は阻止ナイキスト折り返し周波数成分ω（＝１）のインパルス周波数応答を表す。括弧でくくられた式２の第２項は、フィルタ構造２０１の所定の第３の設計によるｍタップ・フィルタ２０４のインパルス周波数応答を表しており、当該フィルタは、この所定の第３の設計では分子および分母のｍがそれぞれ３のＩＩＲフィルタである。
【００４６】
図１０は第３の例の従来型の３次のバタワース型ＩＩＲフィルタの理論的インパルス周波数応答Ｈ（ｚ）の乗算器係数の値を摂動させることによって得たエミュレートされた摂動インパルス周波数応答フィルタの集合の正規化周波数に対する正規化絶対値を示すグラフ、図１１は、設計者が選択したフィルタ構造２０１のフィルタ２０４の乗算器係数の値を、図１のフィルタ１００の前述した第３の例の３次のバタワース型ＩＩＲフィルタのインパルス周波数応答とほぼ等価なインパルス周波数応答を有する図４のフィルタ構造２０１の前述した所定の第３の設計によるインパルス周波数応答Ｈ（ｚ）に寄与する非摂動値に対して摂動させたときに生じたエミュレートされた摂動インパルス周波数応答フィルタの集合のインパルス周波数応答Ｈ（ｚ）の正規化周波数に対する正規化絶対値を示すグラフである。図１１のグラフを図１０のグラフと比較すると、フィルタ構造２０１の所定の第３の設計は、信号帯域のほとんどの周波数で前述した従来型の３次のバタワース型ＩＩＲフィルタよりも高い周波数安定性を達成していることが明らかである。
【００４７】
本発明の一利点は、図４に示したフィルタ構造２０１に従ったフィルタ構造によって所望のフィルタ・インパルス周波数応答の設計に自由度が追加され、このことが、フィルタ構造２０１の効率的な物理実現の発見の手助けとなることである。この点に関して、フィルタ２００の非ゼロ乗算器係数の合計数ｓがｋ＋１個の阻止フィルタ２０２−０から２０２−ｋの次数の合計に等しいか、またはこれよりも大きい場合には、本発明を使用して所望のフィルタ・インパルス周波数応答の設計を実装することができる。しかし、フィルタ２００の非ゼロ乗算器係数の合計数ｓがｋ＋１個の阻止フィルタ２０２−０から２０２−ｋの次数の合計よりも小さい場合であっても、本発明を使用して、ある特定のインパルス周波数応答の設計を実装することができる。
【００４８】
フィルタ構造２０１の他の利点は、フィルタ２０４の乗算器係数の値をプログラム可能または適応可能とし、インパルス周波数応答ファミリの全てのメンバに対して同一のアンカ−周波数応答を維持することによって、フィルタ構造２０１のインパルス周波数応答を全体として、インパルス周波数応答ファミリの任意のメンバとすることができることである。例えば、可変超過帯域平方根ナイキストフィルタでは、（１）ファミリの阻止帯域（stop band）の交差部分、（２）ファミリの通過帯域（pass band）の交差部分、および（３）一般的な３ｄＢダウン周波数における各アンカは所望の動作に対して透過的であるが、それでもプログラム可能係数の数を低減させ、物理実現エラー・ソースに対するロバストネス（robustness）を提供する。
【００４９】
フィルタ２００とフィルタ２０４がともにプログラム可能である場合、プログラム可能係数の数は従来のフィルタの場合と同一であることに留意されたい。いくつかの適用業務では、ロバストネス特性を有する予め計算した効率的設計の中からのリアルタイム選択を利用することができる。しかし、通常のリアルタイム係数適応方法はロバストネス特性に対して敏感ではなく、そのため、フィルタ構造２０１の構成の前述した利点が実現可能でないことがある。
【００５０】
さらに、図４においてフィルタ２０４は、たまたま第２のデータパスの直列に接続された全てのフィルタの最後に位置していることに留意されたい。しかしながら、第２のデータパスの直列に接続された全てのフィルタの全体のインパルス周波数応答は、全体としては直列に接続された個々のフィルタの占める位置によって影響を受けないことが明らかである。したがって、フィルタ２０４の位置を第２のデータパスの直列に接続された全てのフィルタの一番初めに変更すること、または最初のフィルタと最後のフィルタ間の任意の位置とすることができ、このことによって第２のデータパスの直列に接続された全てのフィルタの全体のインパルス周波数応答は影響を受けない。
【００５１】
図４の物理的に実現可能なフィルタ構造２０１を構成するフィルタは全てディジタル・フィルタであるが、本発明の原理はディジタル・フィルタのみを含む物理的に実現可能なフィルタ構造だけに限定されない。例えば、物理実現システムの中には、フィルタ構造の出力および／または入力がシステムのアナログ部分とインタフェースしなければならないものがある。このような場合には、物理的に実現可能なフィルタ構造がハイブリッド・ディジタル−アナログ・フィルタ構造であることが望ましい。この点に関して、図１２にディジタル入力／アナログ出力ハイブリッド・フィルタ構造を実現する図４のフィルタ構造２０１の第１の変更形態を、図１３にアナログ入力／ディジタル出力ハイブリッド・フィルタ構造を実現する図４のフィルタ構造２０１の第２の変更を示す。
【００５２】
図１２に示すフィルタ構造２０１の第１の変更では、フィルタ２００のディジタル出力はＤ／Ａコンバータ（Didital-to- Analog Converter）３０８に入力として印加され、Ｄ／Ａコンバータ３０８からのアナログ形式出力はアナログ加算網（summing network）および増幅器３０６に第１の入力として印加される。フィルタ２０２−ｋのディジタル出力はＤ／Ａコンバータ３１０に入力として印加され、Ｄ／Ａコンバータ３１０からのアナログ形式出力は、設計者が選択したアナログ・フィルタ３０４（機能上、図４のディジタル・フィルタ２０４に対応する）に入力として印加される。フィルタ３０４のアナログ出力は、アナログ加算網および増幅器３０６に第２の入力として印加される。アナログ加算網および増幅器３０６のアナログ出力ストリームは、フィルタ構造２０１の、この第１の変更形態からの出力を構成する。ディジタル・フィルタ２００および２０２−０から２０２−ｋに対して選択されるディジタル乗算器係数は、アナログ・フィルタ３０４の特性付けにマッチングされる。
【００５３】
図１３に示すフィルタ構造２０１の第２の変更では、アナログ入力ストリームがＡ／Ｄコンバータ（Analog-to-Didital Converter）３１２に入力として印加され、Ａ／Ｄコンバータ３１２からの出力がディジタル入力としてフィルタ２００に印加される。このアナログ入力ストリームは、設計者が選択したアナログ・フィルタ３０４（第２のデータパスの直列に接続されたフィルタの最初の位置に移動されている）にも入力として印加される。フィルタ３０４のアナログ出力はＡ／Ｄコンバータ３１４に入力として印加され、Ａ／Ｄコンバータ３１４からの出力はディジタル入力としてフィルタ２０２−０に印加される。この場合もやはり、ディジタル・フィルタ２００および２０２−０から２０２−ｋに対して選択されるディジタル乗算器係数は、アナログ・フィルタ３０４の特性付けにマッチングされる。
【００５４】
本発明の好ましい実施形態と考えられるものについて図示し、説明してきたが、本発明の真の範囲から逸脱することなく様々な変更および修正を実施できること、およびその構成要素の代わりに等価の構成要素を使用できることを、当業者は理解されたい。さらに、本発明の中心範囲から逸脱することなく多くの変更を実施することができる。したがって本発明は、発明実施の最良の形態として開示した特定の実施形態に限定されるものではなく、添付の請求の範囲に包含される全ての実施形態を含むものである。
【００５５】
【発明の効果】
技術的トレード・オフは多数の非ゼロ乗算器係数を必要とする従来型ＦＩＲまたはＩＩＲディジタル・フィルタの理論的インパルス周波数応答と物理実現フィルタ構造のインパルス周波数応答間のエラー・ソースとなるが、本発明により開示したフィルタ構造では、平行した第１，第２の入力信号データパスを用いてこれらエラー・ソースを低減できる効果がある。
【図面の簡単な説明】
【図１】ある理論的インパルス周波数応答を正確に定義する比較的多数の非ゼロ乗算器係数を有する従来型ディジタルＦＩＲまたはＩＩＲフィルタを概略的に示す図である。
【図２】図１における従来型ディジタル・フィルタのインパルス周波数応答の第１の例に関係した正規化周波数に対するインパルス周波数応答の正規化絶対値を示すグラフである。
【図３】図１における従来型ディジタル・フィルタのインパルス周波数応答の第１の例に関係した正規化周波数に対するインパルス周波数応答の正規化絶対値を示すグラフである。
【図４】本発明の原理に基づいて設計した物理的に実現可能なディジタル・フィルタ構造の実施形態を概略的に示す図である。
【図５】図１における従来型ディジタル・フィルタの前述した第１の例の対応する理論的インパルス周波数応答の代わりに使用することができる、図４の物理的に実現可能なディジタル・フィルタ構造の周波数安定インパルス周波数応答の第１の例に関係した正規化周波数に対するインパルス周波数応答の正規化絶対値を示すグラフである。
【図６】図１における従来型ディジタル・フィルタの前述した第１の例の対応する理論的インパルス周波数応答の代わりに使用することができる、図４の物理的に実現可能なディジタル・フィルタ構造の周波数安定インパルス周波数応答の第１の例に関係した正規化周波数に対するインパルス周波数応答の正規化絶対値を示すグラフである。
【図７】図１における従来型ディジタル・フィルタのインパルス周波数応答の第２の例に関係した正規化周波数に対するインパルス周波数応答の正規化絶対値を示すグラフである。
【図８】図１における従来型ディジタル・フィルタのインパルス周波数応答の第２の例に関係した正規化周波数に対するインパルス周波数応答の正規化絶対値を示すグラフである。
【図９】図１における従来型ディジタル・フィルタの前述した第２の例の対応する理論的インパルス周波数応答の代わりに使用することができる、図４の物理的に実現可能なディジタル・フィルタ構造の周波数安定インパルス周波数応答の第２の例に関係した正規化周波数に対するインパルス周波数応答の正規化絶対値を示すグラフである。
【図１０】図１における従来型ディジタル・フィルタのインパルス周波数応答の第３の例に関係した正規化周波数に対するインパルス周波数応答の正規化絶対値を示すグラフである。
【図１１】図１における従来型ディジタル・フィルタの前述した第３の例の対応する理論的インパルス周波数応答の代わりに使用することができる、図４の物理的に実現可能なディジタル・フィルタ構造の周波数安定インパルス周波数応答の第３の例に関係した正規化周波数に対するインパルス周波数応答の正規化絶対値を示すグラフである。
【図１２】本発明の原理に基づいて設計され、周波数が安定したあるインパルス周波数応答を提供するディジタル入力／アナログ出力ハイブリッド・フィルタ構造を実現する図４に示した物理的に実現可能なディジタル・フィルタ構造の第１の変更を概略的に示す図である。
【図１３】本発明の原理に基づいて設計され、周波数が安定したあるインパルス周波数応答を提供するアナログ入力／ディジタル出力ハイブリッド・フィルタ構造を実現する図４に示した物理的に実現可能なディジタル・フィルタ構造の第２の変更を概略的に示す図である。
【符号の説明】
１００ ディジタルＦＩＲまたはＩＩＲフィルタ
２００ ｓタップ・ディジタルＦＩＲフィルタ
２０２−０，２０２−１，２０２−ｋ 阻止フィルタ
２０４ ｍタップＦＩＲまたはＩＩＲディジタル・フィルタ
２０６ 加算器
３０４ アナログ・フィルタ
３０６ アナログ加算網および増幅器
３０８ Ｄ／Ａコンバータ
３１０，３１２，３１４ Ｄ／Ａコンバータ

Claims (15)

1. 印加された進行中の所定周波数帯域を有する入力信号に対して、ある理論的インパルス周波数応答とほぼ等価なインパルス周波数応答を示すように設計された物理実現フィルタ構造であって、その周波数応答に実現誤差を導入する所定のフィルタを含むフィルタ構造において、
   （１）前記所定のフィルタを前記所定周波数帯域内に選択された少なくとも１つの周波数を含む周波数セットにおいて動作不能とし、および、（２）前記セットの前記選択された１つの周波数近傍における前記フィルタ構造の周波数応答値を、概ね、前記セットの前記選択された１つの周波数の前記近傍における対応する理論的インパルス周波数応答値にアンカリングする、追加フィルタを含んだ手段をさらに備えるように改良し、
   追加フィルタを含んだ前記手段は、
   前記印加された入力信号を入力として有する前記追加フィルタの一フィルタを含むデータパスであって、前記追加フィルタのうちの前記一フィルタが前記セットの前記選択された１つの周波数において前記理論的インパルス周波数応答とほぼ一致するインパルス周波数応答を示し、前記追加フィルタのうちの前記一フィルタからの出力が前記第１のデータパスからの出力を構成する第１のデータパスと、
   前記印加された入力信号を入力として有する複数の直列接続されたフィルタを含むデータパスであって、前記複数の直列接続されたフィルタは前記所定のフィルタおよび前記追加フィルタのうちの他のフィルタを含み、前記追加フィルタのうちの前記他のフィルタは、前記セットの前記選択された１つの周波数において略ゼロの伝達応答を有する阻止フィルタであり、前記複数の直列接続されたフィルタからの出力が前記第２のデータパスからの出力を構成する第２のデータパスと、
   第１の入力として印加された前記第１のデータパスからの出力と第２の入力として印加された前記第２のデータパスからの出力とを加算する加算手段とを含み、
   前記加算手段からの加算出力は、前記物理実現フィルタ構造からの出力を構成することを特徴とする物理実現フィルタ構造。
2. 前記セットは、前記所定周波数帯域内に選択された複数の異なる周波数を含み、
   追加フィルタを含んだ前記手段は、（１）前記所定のフィルタを前記複数の選択された異なる周波数の各々において動作不能とするのと、（２）前記セットの前記複数の選択された異なる周波数の各々一つの近傍における前記フィルタ構造の周波数応答値を、概ね、前記セットの前記複数の選択された異なる周波数のその一つの前記近傍における対応する理論的インパルス周波数応答値にアンカリングするのに有効であることを特徴とする請求項１に記載の物理実現フィルタ構造。
3. 前記セットは、前記所定周波数帯域内に選択された複数の異なる周波数を含み、
   前記追加フィルタのうちの前記一フィルタは、前記セットの前記複数の選択された異なる周波数の各々において
   前記理論的インパルス周波数応答とほぼ一致するインパルス周波数応答を示し、
   前記複数の直列接続されたフィルタは複数の他の追加フィルタを含み、前記複数の他の追加フィルタは、前記セットの前記選択された異なる周波数のうち別の１つにおいて（at a separate one）略ゼロの伝達応答を有する阻止フィルタであることを特徴とする請求項１に記載の物理実現フィルタ構造。
4. 前記追加フィルタの各々は入力として印加されたある周波数帯域を定義する進行中のディジタル信号に応答するディジタル・フィルタであり、前記進行中のディジタル信号は、所定サンプリング周波数で生じる連続したサンプル値を含むことを特徴とする請求項３に記載の物理実現フィルタ構造。
5. 前記ある周波数帯域はゼロ周波数（ＤＣ）を含み、
   前記複数の他の追加フィルタのうちのある阻止フィルタは、前記ゼロ周波数（ＤＣ）において略ゼロの伝達応答を有するディジタル・フィルタであることを特徴とする請求項４に記載の物理実現フィルタ構造。
6. 前記ある周波数帯域は前記所定サンプリング周波数の１／２に等しいと定義されるナイキスト折り返し周波数を含み、
   前記複数の他の追加フィルタのうちのある阻止フィルタは、前記ナイキスト折り返し周波数において略ゼロの伝達応答を有するディジタル・フィルタであることを特徴とする請求項４に記載の物理実現フィルタ構造。
7. 前記ある周波数帯域は、ゼロ周波数（ＤＣ）、および前記所定サンプリング周波数の１／２に等しいと定義されるナイキスト折り返し周波数の両方を含み、
   前記複数の他の追加フィルタのうち、ある２つの阻止フィルタの一方が前記ゼロ周波数（ＤＣ）において略ゼロの伝達応答を有するディジタル・フィルタであり、前記複数の他の追加フィルタのうち、前記ある２つの阻止フィルタのもう一方が、前記ナイキスト折り返し周波数において略ゼロの伝達応答を有するディジタル・フィルタであることを特徴とする請求項４に記載の物理実現フィルタ構造。
8. 前記ある周波数帯域は、ゼロ周波数（ＤＣ）と、前記所定サンプリング周波数の１／２に等しいと定義されるナイキスト折り返し周波数との中間の所定周波数を含み、
   前記複数の他の追加フィルタのうちのある阻止フィルタは、前記所定周波数において略ゼロの伝達応答を有するディジタル・フィルタであることを特徴とする請求項４に記載の物理実現フィルタ構造。
9. 前記所定のフィルタは入力として印加されたある周波数帯域を定義する進行中のディジタル信号に応答するディジタル・フィルタであり、前記進行中のディジタル信号は、前記所定サンプリング周波数で生じる連続したサンプル値を含むことを特徴とする請求項４に記載の物理実現フィルタ構造。
10. 前記所定のフィルタは入力として印加されたある周波数帯域を定義する進行中のアナログ信号に応答するアナログ・フィルタであり、前記第１のデータパスはさらに、ディジタル信号とアナログ信号間の変換を実施する第１の変換手段を含み、
    前記第２のデータパスはさらに、ディジタル信号とアナログ信号間の変換を実施する第２の変換手段を含むことを特徴とする請求項４に記載の物理実現フィルタ構造。
11. 前記アナログ・フィルタは、前記直列接続されたフィルタ全部の最後のフィルタとして配置され、
    前記加算手段は、前記第２の入力として前記アナログ・フィルタからのアナログ出力を印加されるアナログ加算網を含んだ手段を有し、
    前記第１の変換手段は、前記第１のデータパスの前記追加フィルタのうちの前記一フィルタからのディジタル出力信号を変換し、前記アナログ加算網を含んだ前記手段に前記第１の入力として印加されるアナログ入力信号とする第１のＤ／Ａコンバータを含み、
    前記第２の変換手段は、前記第２のデータパスの前記複数の他の追加フィルタのうち最後に配置された他の追加フィルタからのディジタル出力信号を変換し、前記アナログ・フィルタに入力として印加されるアナログ入力信号とする第２のＤ／Ａコンバータを含むことを特徴とする請求項１０に記載の物理実現フィルタ構造。
12. 前記アナログ加算網を含んだ前記手段は、アナログ増幅器をさらに含むことを特徴とする請求項１１に記載の物理実現フィルタ構造。
13. 前記第１および第２のデータパスの各々に入力として印加される前記入力信号はアナログ入力信号であり、
    前記アナログ・フィルタは前記直列接続されたフィルタ全部の最初のフィルタとして配置されて、そのため、前記第２のデータパスへの前記アナログ入力信号を前記アナログ・フィルタに入力として印加し、
    前記第１の変換手段は、前記第１のデータパスへのアナログ入力信号を変換し、前記追加フィルタのうちの前記一フィルタに入力として印加されるディジタル入力信号とする第１のＡ／Ｄコンバータを含み、
    前記第２の変換手段は、前記アナログ・フィルタからのアナログ出力信号を変換し、前記第２のデータパスの前記複数の他の追加フィルタのうち最初に配置された他の追加フィルタに入力として印加されるディジタル入力信号とする第２のＡ／Ｄコンバータを含むことを特徴とする請求項１０に記載の物理実現フィルタ構造。
14. 印加された進行中の所定周波数帯域を有する入力信号に対して、ある理論的インパルス周波数応答とほぼ等価なインパルス周波数応答を示すように設計された物理実現フィルタ構造であって、その周波数応答に実現誤差を導入する所定のフィルタを含むフィルタ構造であって、
    所定のフィルタを含むフィルタ構造は、
    前記印加された入力信号を入力として有する追加フィルタの一フィルタを含むデータパスであって、前記追加フィルタのうちの前記一フィルタが前記セットの前記選択された１つの周波数において前記理論的インパルス周波数応答とほぼ一致するインパルス周波数応答を示し、前記追加フィルタのうちの前記一フィルタからの出力が前記第１のデータパスからの出力を構成する第１のデータパスと、
    前記印加された入力信号を入力として有する複数の直列接続されたフィルタを含むデータパスであって、前記複数の直列接続されたフィルタは前記所定のフィルタおよび前記追加フィルタのうちの他のフィルタを含み、前記追加フィルタのうちの前記他のフィルタは、前記セットの前記選択された１つの周波数において略ゼロの伝達応答を有する阻止フィルタであり、前記複数の直列接続されたフィルタからの出力が前記第２のデータパスからの出力を構成する第２のデータパスと、
    第１の入力として印加された前記第１のデータパスからの出力と第２の入力として印加された前記第２のデータパスからの出力とを加算する加算手段とを含み、
    前記加算手段からの加算出力は、前記物理実現フィルタ構造からの出力を構成する、フィルタ構造において、これらの実現誤差の有害な影響を低減させる方法であって、
    前記所定のフィルタを、前記所定周波数帯域内に選択された少なくとも１つの周波数を含む周波数セットにおいて動作不能にするステップと、
    前記セットの前記選択された１つの周波数近傍における前記フィルタ構造の周波数応答値を、概ね、前記セットの前記選択された１つの周波数の前記近傍における対応する理論的インパルス周波数応答値にアンカリングするステップとを含むことを特徴とする方法。
15. 前記セットは前記所定周波数帯域内に選択された複数の異なる周波数を含み、
    前記所定のフィルタを前記複数の選択された異なる周波数の各々において動作不能とするステップと、
    前記セットの前記複数の選択された異なる周波数の各々一つの近傍における前記フィルタ構造の周波数応答値を、概ね、前記セットの前記複数の選択された異なる周波数のその一つの前記近傍における対応する理論的インパルス周波数応答値にアンカリングするステップとを含むことを特徴とする請求項１４に記載の方法。

Images