JP4525773B2 - Multilayer ceramic capacitor - Google Patents
Multilayer ceramic capacitor Download PDFInfo
- Publication number
- JP4525773B2 JP4525773B2 JP2008045467A JP2008045467A JP4525773B2 JP 4525773 B2 JP4525773 B2 JP 4525773B2 JP 2008045467 A JP2008045467 A JP 2008045467A JP 2008045467 A JP2008045467 A JP 2008045467A JP 4525773 B2 JP4525773 B2 JP 4525773B2
- Authority
- JP
- Japan
- Prior art keywords
- external terminal
- capacitor
- electrically connected
- multilayer ceramic
- connection conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
この発明は、積層セラミックコンデンサに関するもので、特に、等価直列インダクタンス(ESL)の低減のために多端子タイプとされた積層セラミックコンデンサに関するものである。 The present invention relates to a multilayer ceramic capacitor, and more particularly to a multilayer ceramic capacitor that is a multi-terminal type in order to reduce equivalent series inductance (ESL).
電源回路においては、電源ラインやグラウンドに存在するインピーダンスによって、電源ラインでの電圧変動が大きくなると、駆動する回路の動作が不安定になったり、電源回路を経由して回路間の干渉が起こったり、発振を起こしたりする。そこで、通常、電源ラインとグラウンドとの間には、デカップリングコンデンサが接続されている。デカップリングコンデンサは、電源ラインとグラウンドとの間のインピーダンスを低減し、電源電圧の変動や回路間の干渉を抑える役割を果たしている。 In a power supply circuit, if the voltage fluctuation in the power supply line increases due to the impedance existing in the power supply line or ground, the operation of the driving circuit becomes unstable or interference between the circuits occurs via the power supply circuit. Cause oscillation. Therefore, normally, a decoupling capacitor is connected between the power supply line and the ground. The decoupling capacitor reduces the impedance between the power supply line and the ground, and plays the role of suppressing fluctuations in the power supply voltage and interference between circuits.
さて、近年、携帯電話などの通信機器やパーソナルコンピュータなどの情報処理機器では、大量の情報を処理するために信号の高速化が進んでおり、使用されるICのクロック周波数も高周波化が進んでいる。このため、高調波成分を多く含むノイズが発生しやすくなり、IC電源回路においては、より強力なデカップリングを施す必要がある。 In recent years, in communication devices such as mobile phones and information processing devices such as personal computers, the speed of signals has been increased in order to process a large amount of information, and the clock frequency of ICs used has been increased. Yes. For this reason, noise containing a large amount of harmonic components is likely to occur, and it is necessary to perform stronger decoupling in the IC power supply circuit.
デカップリング効果を高めるためには、インピーダンス周波数特性の優れたデカップリングコンデンサを用いることが有効であり、このようなデカップリングコンデンサとしては、積層セラミックコンデンサが挙げられる。積層セラミックコンデンサは、ESLが小さいため、電解コンデンサに比べて、広い周波数帯域にわたってノイズ吸収効果に優れている。 In order to enhance the decoupling effect, it is effective to use a decoupling capacitor having excellent impedance frequency characteristics, and examples of such a decoupling capacitor include a multilayer ceramic capacitor. Since the multilayer ceramic capacitor has a small ESL, the multilayer ceramic capacitor has an excellent noise absorption effect over a wide frequency band as compared with the electrolytic capacitor.
このようなデカップリング用として適した積層セラミックコンデンサとして、たとえば特許文献1(特開2003−318066号公報)では、コンデンサアレイの一部のコンデンサ部に所定方向の電流が流れるように電位を付与し、他のコンデンサ部に逆方向の電流が流れるように電位を付与することにより、2つのコンデンサ部を流れる電流の周りに発生する磁界を相殺して、ESLを低減することが記載されている。 As a multilayer ceramic capacitor suitable for such decoupling, for example, in Patent Document 1 (Japanese Patent Laid-Open No. 2003-318066), a potential is applied so that a current in a predetermined direction flows in a part of the capacitor portion of the capacitor array. In addition, it is described that ESL is reduced by applying a potential so that a current in the reverse direction flows through another capacitor unit to cancel a magnetic field generated around the current flowing through the two capacitor units.
しかしながら、上述した特許文献1に記載の積層セラミックコンデンサでは、次のような解決されるべき課題がある。
However, the multilayer ceramic capacitor described in
まず、積層セラミックコンデンサがはんだを介して配線基板上に実装された状態において、はんだクラック等が生じ、ある外部端子電極と導電ランド間の接続が断たれた場合、その接続が断たれた外部端子電極が関与しているアレイ分の静電容量を取得できなくなり、静電容量が比較的大幅に低下してしまう。たとえば、はんだクラック等がたとえ1箇所のみにおいて生じたとしても、「1/アレイ数」の静電容量が失われることになる。 First, when a multilayer ceramic capacitor is mounted on a wiring board via solder, when a solder crack or the like occurs and the connection between a certain external terminal electrode and the conductive land is cut off, the connection is cut off to the external terminal. The capacitance for the array in which the electrode is involved cannot be acquired, and the capacitance is relatively greatly reduced. For example, even if a solder crack or the like occurs only at one place, the capacitance of “1 / number of arrays” is lost.
また、積層セラミックコンデンサの全体としての静電容量を確認するための手間が煩雑である。すなわち、積層セラミックコンデンサ全体としての静電容量は、各コンデンサアレイ部での容量の総和であるため、全体の容量を求めるには、容量をコンデンサアレイ部ごとに測定し、これらを足し合わせるか、すべての外部端子電極を配線基板等に接続した状態で測定するか、のいずれかの方法を採用しなければならない。
そこで、この発明の目的は、上述した課題を解決し得る、積層セラミックコンデンサを提供しようとすることである。 Accordingly, an object of the present invention is to provide a multilayer ceramic capacitor that can solve the above-described problems.
この発明に係る積層セラミックコンデンサは、積層された複数層のセラミック層をもって構成され、かつ相対向する第1および第2の主面と第1および第2の主面間を結ぶ側面とを有する、コンデンサ本体を備えている。 The multilayer ceramic capacitor according to the present invention includes a plurality of laminated ceramic layers, and has first and second main surfaces facing each other and a side surface connecting the first and second main surfaces. It has a capacitor body.
コンデンサ本体の側面上には、第1の電位に接続される複数個の第1の外部端子電極、および、第2の電位に接続される複数個の第2の外部端子電極が形成される。 A plurality of first external terminal electrodes connected to the first potential and a plurality of second external terminal electrodes connected to the second potential are formed on the side surface of the capacitor body.
コンデンサ本体の内部には、第1の外部端子電極に電気的に接続される第1の内部電極と、第2の外部端子電極に電気的に接続される第2の内部電極と、第1の外部端子電極に電気的に接続される第3の内部電極と、第2の外部端子電極に電気的に接続される第4の内部電極とが形成される。 The capacitor body includes a first internal electrode electrically connected to the first external terminal electrode, a second internal electrode electrically connected to the second external terminal electrode, and a first A third internal electrode electrically connected to the external terminal electrode and a fourth internal electrode electrically connected to the second external terminal electrode are formed.
そして、コンデンサ本体の内部において、第1の内部電極と第2の内部電極とが特定のセラミック層を挟んで配置されることにより容量が形成される、1個以上の第1のコンデンサ部が構成されるとともに、セラミック層の平面方向に沿って第1のコンデンサ部と並んで配置され、第3の内部電極と第4の内部電極とが特定のセラミック層を挟んで配置されることにより容量が形成される、1個以上の第2のコンデンサ部が構成される。 In the capacitor body, one or more first capacitor portions are formed in which a capacitance is formed by disposing the first internal electrode and the second internal electrode with a specific ceramic layer interposed therebetween. In addition, the capacitor is arranged along with the first capacitor portion along the plane direction of the ceramic layer, and the third internal electrode and the fourth internal electrode are arranged with the specific ceramic layer interposed therebetween. One or more second capacitor parts are formed.
さらに、この発明に係る積層セラミックコンデンサは、コンデンサ本体の内部に形成され、第1のコンデンサ部および第2のコンデンサ部から選ばれる2個以上のコンデンサ部にまたがるようにして、複数個の第1の外部端子電極のうちの2個以上と電気的に接続される、第1の同極接続導体を備える。そして、上記側面は、相対向する第1および第2の側面を有し、第1の同極接続導体は、本体部と、この本体部から少なくとも第1の側面に引き出される複数の引出し部とを有し、セラミック層を平面で見た場合、本体部の辺と、第1の側面に引き出された隣接する2つの引出し部における近接した2つの辺とによって区画される領域が形成され、上記本体部の辺は、第1および第2の側面のうち、第1の側面寄りに配置されていることを特徴としている。 Furthermore, the multilayer ceramic capacitor according to the present invention is formed inside the capacitor main body and spans two or more capacitor parts selected from the first capacitor part and the second capacitor part, and the plurality of first ceramic capacitors. A first same polarity connecting conductor electrically connected to two or more of the external terminal electrodes . And the said side surface has the 1st and 2nd side surface which mutually opposes, and the 1st same-polarity connection conductor is a some main part, and the some drawer | drawing-out part withdraw | derived from this main body part to the 1st side surface When the ceramic layer is viewed in a plane, a region defined by the side of the main body part and two adjacent sides in the two adjacent drawer parts drawn out to the first side surface is formed, and The side of the main body is characterized in that it is disposed closer to the first side surface among the first and second side surfaces .
この発明に係る積層セラミックコンデンサは、内部電極にそれぞれ流れる電流の電流方向が、同じセラミック層上に位置されかつ隣り合う内部電極の少なくとも互いに対向する各部分の間で逆方向となるように、外部回路に接続されることが好ましい。 The multilayer ceramic capacitor according to the present invention is configured so that the direction of the current flowing through each internal electrode is opposite between at least the parts of the adjacent internal electrodes that are located on the same ceramic layer and face each other. It is preferably connected to a circuit.
この発明において、第1の内部電極は1個の第1の外部端子電極に電気的に接続され、第2の内部電極は1個の第2の外部端子電極に電気的に接続され、第3の内部電極は1個の第1の外部端子電極に電気的に接続され、第4の内部電極は1個の第2の外部端子電極に電気的に接続されてもよく、あるいは、第1の内部電極は複数個の第1の外部端子電極に電気的に接続され、第2の内部電極は複数個の第2の外部端子電極に電気的に接続され、第3の内部電極は複数個の第1の外部端子電極に電気的に接続され、第4の内部電極は複数個の第2の外部端子電極に電気的に接続されてもよい。 In the present invention, the first internal electrode is electrically connected to one first external terminal electrode, the second internal electrode is electrically connected to one second external terminal electrode, and the third The internal electrode may be electrically connected to one first external terminal electrode, and the fourth internal electrode may be electrically connected to one second external terminal electrode. Alternatively, the first internal terminal may be electrically connected to the first external terminal electrode. The internal electrode is electrically connected to the plurality of first external terminal electrodes, the second internal electrode is electrically connected to the plurality of second external terminal electrodes, and the third internal electrode is a plurality of The fourth external electrode may be electrically connected to the first external terminal electrode, and the fourth internal electrode may be electrically connected to the plurality of second external terminal electrodes.
また、この発明において、第1の同極接続導体は、すべての第1の外部端子電極と電気的に接続されることが好ましい。 Moreover, in this invention, it is preferable that the 1st same-polarity connection conductor is electrically connected with all the 1st external terminal electrodes.
この発明において、第1の同極接続導体は、第1の側面上に形成された第1の外部端子電極だけと電気的に接続されるものと、第2の側面上に形成された第1の外部端子電極だけと電気的に接続されるものとを含んでいても、第1の側面上に形成された第1の外部端子電極および第2の側面上に形成された第1の外部端子電極の双方と電気的に接続されるものを含んでいてもよい。 In the present invention , the first same-polarity connection conductor is electrically connected only to the first external terminal electrode formed on the first side surface, and the first homopolar connection conductor is formed on the second side surface. The first external terminal formed on the first side surface and the first external terminal formed on the second side surface, even if only those externally connected to the external terminal electrode are included. What is electrically connected with both of the electrodes may be included.
また、この発明において、コンデンサ本体の内部に、単に1個の第1の同極接続導体が形成されても、複数の第1の同極接続導体が形成されてもよいが、後者の場合には、複数の第1の同極接続導体は、連続して積層方向に配置されることが好ましい。 In the present invention, either a single first homopolar connection conductor or a plurality of first homopolar connection conductors may be formed inside the capacitor body, but in the latter case, Preferably, the plurality of first homopolar connection conductors are continuously arranged in the stacking direction.
第1の同極接続導体は、前述した本体部と引き出し部とに関して、比較的大面積の本体部と、この本体部から引き出されかつ複数個の第1の外部端子電極にそれぞれ電気的に接続される比較的小面積の複数個の引出し部とを有することが好ましい。 The first same-polarity connection conductor is electrically connected to the main body portion having a relatively large area and the plurality of first external terminal electrodes drawn from the main body portion with respect to the main body portion and the lead portion described above. It is preferable to have a plurality of drawers having a relatively small area.
上述の好ましい実施態様に代えて、第1の同極接続導体は、所定の幅を有するライン状に形成されてもよい。この場合、セラミック層間の特定の界面上で見たとき、第1の同極接続導体が占める面積よりセラミック層の露出部が占める面積の方が広いことが好ましい。 Instead of the above-described preferred embodiment, the first homopolar connection conductor may be formed in a line shape having a predetermined width. In this case, when viewed on a specific interface between the ceramic layers, it is preferable that the area occupied by the exposed portion of the ceramic layer is larger than the area occupied by the first homopolar connection conductor.
また、この発明において、第1の同極接続導体が形成されるセラミック層間の界面上に、第1の同極接続導体には接続されないが、第2の外部端子電極に接続されまたは近接して位置される第1のダミー内部導体をさらに備えることが好ましい。 In the present invention, on the interface between the ceramic layers where the first homopolar connection conductor is formed, it is not connected to the first homopolar connection conductor, but is connected to or close to the second external terminal electrode. It is preferable to further comprise a first dummy inner conductor positioned.
また、第1の同極接続導体は、セラミック層を介して第1および第3の内部電極と対向するように配置されるものを含んでいてもよい。あるいは、第1の同極接続導体は、第1および第2の主面の少なくとも一方に近接して配置されるとともに、セラミック層を介して第2および/または第4の内部電極と対向するように配置されるものを含んでいてもよい。 Moreover, the 1st same-polarity connection conductor may contain what is arrange | positioned so as to oppose the 1st and 3rd internal electrode through a ceramic layer. Alternatively, the first same-polarity connection conductor is disposed in proximity to at least one of the first and second main surfaces, and faces the second and / or fourth internal electrodes via the ceramic layer. May be included.
また、コンデンサ本体における積層方向での中央近傍に、第1ないし第4の内部電極のいずれもが形成されない緩衝領域が形成されることが好ましい。この場合、第1の同極接続導体は緩衝領域に配置されることがより好ましい。 In addition, it is preferable that a buffer region where none of the first to fourth internal electrodes is formed is formed near the center in the stacking direction of the capacitor body. In this case, it is more preferable that the first homopolar connection conductor is disposed in the buffer region.
この発明に係る積層セラミックコンデンサは、コンデンサ本体の内部に形成され、第1のコンデンサ部および第2のコンデンサ部から選ばれる2個以上のコンデンサ部にまたがるようにして、複数個の第2の外部端子電極のうちの2個以上と電気的に接続される、第2の同極接続導体をさらに備えることが好ましい。このような第2の同極接続導体に関しても、以下に具体的に述べるように、上述した第1の同極接続導体の場合と同様の実施態様が可能である。 The multilayer ceramic capacitor according to the present invention is formed inside the capacitor body, and extends over two or more capacitor parts selected from the first capacitor part and the second capacitor part, and a plurality of second external capacitors. It is preferable to further include a second homopolar connection conductor that is electrically connected to two or more of the terminal electrodes. With respect to such a second homopolar connection conductor, an embodiment similar to the case of the first homopolar connection conductor described above is possible as will be described in detail below.
まず、第2の同極接続導体は、すべての第2の外部端子電極と電気的に接続されることが好ましい。 First, it is preferable that the second homopolar connection conductor is electrically connected to all the second external terminal electrodes.
側面が、相対向する第1および第2の側面を有しているとき、第2の同極接続導体は、第1の側面上に形成された第2の外部端子電極だけと電気的に接続されても、第1の側面上に形成された第2の外部端子電極および第2の側面上に形成された第2の外部端子電極と電気的に接続されてもよい。 When the side surface has first and second side surfaces opposite to each other, the second homopolar connection conductor is electrically connected only to the second external terminal electrode formed on the first side surface. Alternatively, the second external terminal electrode formed on the first side surface and the second external terminal electrode formed on the second side surface may be electrically connected.
また、コンデンサ本体の内部に、単に1個の第2の同極接続導体が形成されても、複数の第2の同極接続導体が形成されてもよいが、後者の場合には、複数の第2の同極接続導体は、連続して積層方向に配置されることが好ましい。 In addition, a single second homopolar connection conductor may be formed inside the capacitor body, or a plurality of second homopolar connection conductors may be formed. In the latter case, a plurality of second homopolar connection conductors may be formed. It is preferable that the second homopolar connection conductor is continuously arranged in the stacking direction.
第2の同極接続導体についても、比較的大面積の本体部と、この本体部から引き出されかつ複数個の第2の外部端子電極にそれぞれ電気的に接続される比較的小面積の複数個の引出し部とを有することが好ましい。 The second homopolar connection conductor also has a relatively large area main body and a plurality of relatively small areas drawn from the main body and electrically connected to the plurality of second external terminal electrodes. It is preferable to have a drawer portion.
上述の好ましい実施態様に代えて、第2の同極接続導体は、所定の幅を有するライン状に形成されてもよい。この場合、セラミック層間の特定の界面上で見たとき、第2の同極接続導体が占める面積よりセラミック層の露出部が占める面積の方が広いことが好ましい。 Instead of the above-described preferred embodiment, the second homopolar connection conductor may be formed in a line shape having a predetermined width. In this case, the area occupied by the exposed portion of the ceramic layer is preferably larger than the area occupied by the second same-polarity connecting conductor when viewed on a specific interface between the ceramic layers.
また、第2の同極接続導体が形成されるセラミック層間の界面上に、第2の同極接続導体には接続されないが、第1の外部端子電極に接続されまたは近接して位置される第2のダミー内部導体をさらに備えることが好ましい。 Further, on the interface between the ceramic layers where the second homopolar connection conductor is formed, the second homopolar connection conductor is not connected, but is connected to or close to the first external terminal electrode. Preferably, two dummy inner conductors are further provided.
また、第2の同極接続導体は、セラミック層を介して第2および第4の内部電極と対向するように配置されるものを含んでいてもよい。あるいは、第2の同極接続導体は、第1および第2の主面の少なくとも一方に近接して配置されるとともに、セラミック層を介して第1および/または第3の内部電極と対向するように配置されるものを含んでいてもよい。 The second same-polarity connection conductor may include a conductor disposed so as to face the second and fourth internal electrodes with the ceramic layer interposed therebetween. Alternatively, the second same-polarity connection conductor is disposed in proximity to at least one of the first and second main surfaces, and faces the first and / or third internal electrodes via the ceramic layer. May be included.
また、コンデンサ本体における積層方向での中央近傍に、第1ないし第4の内部電極のいずれもが形成されない緩衝領域が形成される場合、第2の同極接続導体は緩衝領域に配置されることが好ましい。 Further, when a buffer region where none of the first to fourth internal electrodes is formed is formed near the center in the stacking direction of the capacitor body, the second same-polarity connecting conductor is disposed in the buffer region. Is preferred.
第1および第2の同極接続導体の双方を備える場合、第1の同極接続導体は、セラミック層を介して第1および第3の内部電極と対向するように配置され、かつ、第1および第3の内部電極が位置する側とは反対側において、セラミック層を介して第2の同極接続導体と対向するように配置されているものを含むことが好ましい。 When both the first and second homopolar connection conductors are provided, the first homopolar connection conductor is disposed to face the first and third internal electrodes via the ceramic layer, and the first In addition, it is preferable to include the one disposed on the side opposite to the side where the third internal electrode is located so as to face the second same-polarity connecting conductor via the ceramic layer.
この発明によれば、第1の同極接続導体によって、複数個の第1の外部端子電極のうちの2個以上が互いに電気的に接続される。したがって、配線基板上の導電ランドと外部端子電極の各々とがはんだを介して電気的に接続された状態において、第1の外部端子電極のいずれかにおいて、はんだクラック等の事故が生じ、第1の外部端子電極のいずれか特定のものと導電ランドとの間の接続が断たれたとしても、この接続が断たれた第1の外部端子電極が同極接続導体を介して他の第1の外部端子電極に電気的に接続されていれば、積層セラミックコンデンサが与え得る静電容量を所望の値に確保することができる。 According to this invention, two or more of the plurality of first external terminal electrodes are electrically connected to each other by the first same-polarity connection conductor. Therefore, in a state where the conductive lands on the wiring board and each of the external terminal electrodes are electrically connected via the solder, an accident such as a solder crack occurs in any of the first external terminal electrodes, and the first Even if the connection between any one of the external terminal electrodes and the conductive land is disconnected, the first external terminal electrode that has been disconnected is connected to the other first terminal via the same-polarity connection conductor. If it is electrically connected to the external terminal electrode, the capacitance that can be provided by the multilayer ceramic capacitor can be ensured to a desired value.
また、積層セラミックコンデンサの全体としての静電容量は、同極接続導体によって接続された2個以上の第1の外部端子電極のうちの1個のみを用いて測定することができ、すべての第1の外部端子電極を用いて測定する必要がないので、積層セラミックコンデンサの全体としての静電容量を容易に確認することができる。 In addition, the overall capacitance of the multilayer ceramic capacitor can be measured by using only one of the two or more first external terminal electrodes connected by the same-polarity connection conductor. Since it is not necessary to perform measurement using one external terminal electrode, the capacitance of the entire multilayer ceramic capacitor can be easily confirmed.
この発明において、第1の同極接続導体がすべての第1の外部端子電極と電気的に接続されていると、第1の外部端子電極のいずれにおいて、はんだクラック等の事故が生じたとしても、積層セラミックコンデンサにおいて所望の静電容量を確保することができる。 In this invention, if the first same-polarity connection conductor is electrically connected to all the first external terminal electrodes, even if an accident such as a solder crack occurs in any of the first external terminal electrodes, In the multilayer ceramic capacitor, a desired capacitance can be ensured.
また、コンデンサ本体の内部に、単に1個の第1の同極接続導体しか形成されていないと、積層セラミックコンデンサの低背化を有利に図ることができる。 Further, if only one first homopolar connection conductor is formed inside the capacitor body, the multilayer ceramic capacitor can be advantageously reduced in height.
他方、コンデンサ本体の内部に、複数の第1の同極接続導体が形成される場合、これら複数の第1の同極接続導体が、連続して積層方向に配置されていると、第1の同極接続導体と第1の外部端子電極との接続信頼性を向上させることができ、接続切れ時のバックアップという効果をより確実なものとすることができる。 On the other hand, when a plurality of first homopolar connection conductors are formed inside the capacitor main body, the first homopolar connection conductors are arranged in the stacking direction and the first The connection reliability between the same-polarity connection conductor and the first external terminal electrode can be improved, and the effect of backup at the time of disconnection can be further ensured.
また、第1の同極接続導体が、比較的大面積の本体部と、この本体部から引き出されかつ複数個の第1の外部端子電極にそれぞれ電気的に接続される比較的小面積の複数個の引出し部とを有すると、比較的大面積の本体部の存在により、電流経路が確保されやすくなり、接続切れ時のバックアップ効果をより確実に発揮させることができる。また、このような構成は、第1の同極接続導体の数を少なくしたい場合に有効である。 The first same-polarity connection conductor includes a relatively large area main body, and a plurality of relatively small areas that are drawn from the main body and electrically connected to the plurality of first external terminal electrodes, respectively. When the single lead-out portion is provided, a current path is easily secured due to the presence of the main body portion having a relatively large area, and the backup effect at the time of disconnection can be more reliably exhibited. Such a configuration is effective when it is desired to reduce the number of first homopolar connection conductors.
第1の同極接続導体が所定の幅を有するライン状に形成されていると、セラミック層間の特定の界面上で見たとき、第1の同極接続導体が占める面積よりセラミック層の露出部が占める面積の方が広くなるようにすることが容易となり、その結果、セラミック層同士の接合強度を高めることができる。 When the first homopolar connection conductor is formed in a line having a predetermined width, the exposed portion of the ceramic layer is larger than the area occupied by the first homopolar connection conductor when viewed on a specific interface between the ceramic layers. As a result, it is easy to make the area occupied by the ceramic layer wider, and as a result, the bonding strength between the ceramic layers can be increased.
第1の同極接続導体が形成されるセラミック層間の界面上に、第2の外部端子電極に接続されまたは近接して位置される第1のダミー内部導体が形成されると、第1の同極接続導体から延び第1の外部端子電極に接続される引出し部の有無に起因して生じ得る段差を吸収することができる。 When the first dummy inner conductor connected to or close to the second external terminal electrode is formed on the interface between the ceramic layers where the first same-polarity connection conductor is formed, the first same-polarity connection conductor is formed. It is possible to absorb a step that may be caused by the presence or absence of a lead portion extending from the pole connection conductor and connected to the first external terminal electrode.
第1の同極接続導体が、セラミック層を介して第1および第3の内部電極と対向するように配置されていると、第1の同極接続導体が容量形成に実質的に寄与しないため、第1の同極接続導体を設けたことによる静電容量の変動を実質的になくすことができる。 If the first homopolar connection conductor is disposed so as to face the first and third internal electrodes via the ceramic layer, the first homopolar connection conductor does not substantially contribute to capacity formation. The variation in capacitance due to the provision of the first same-polarity connection conductor can be substantially eliminated.
他方、第1の同極接続導体が、第1および第2の主面の少なくとも一方に近接して配置されるとともに、セラミック層を介して第2および/または第4の内部電極と対向するように配置されると、第1の同極接続導体と第2および/または第4の内部電極との対向によって容量が形成されるが、第1の同極接続導体は少なくとも2個の引出し部を有しているため、電流分散効果が大きく、この第1の同極接続導体を実装面近くに配置することにより、ループインダクタンスを低減することができ、このことによる低ESL化を図ることができる。 On the other hand, the first same-polarity connection conductor is disposed in proximity to at least one of the first and second main surfaces, and faces the second and / or fourth internal electrodes via the ceramic layer. When the first common-polarity connecting conductor is disposed, the capacitance is formed by facing the first homopolar connecting conductor and the second and / or fourth internal electrodes. The first homopolar connecting conductor has at least two lead portions. Therefore, the current dispersion effect is large, and by arranging the first same-polarity connection conductor near the mounting surface, it is possible to reduce the loop inductance, thereby achieving low ESL. .
コンデンサ本体における積層方向での中央近傍に、第1ないし第4の内部電極のいずれもが形成されない緩衝領域が形成され、第1の同極接続導体がこの緩衝領域に配置されると、次のような効果が奏される。セラミック層を構成する誘電体として高誘電率の材料を用いると、誘電体の電歪効果により、コンデンサ本体の伸縮が起こり、それによって生じる応力のため、コンデンサ本体にクラックが生じるおそれがある。前述した緩衝領域は、このクラックの原因となる応力を緩和するように作用する。他方、緩衝領域には、いずれの内部電極も形成されないため、そのままではたわみ強度が低くなる。そのため、前述したように緩衝領域に第1の同極接続導体が配置されると、この第1の同極接続導体は、本来の機能に加えて、強度向上の機能をも果たすことになる。 A buffer region in which none of the first to fourth internal electrodes is formed is formed near the center of the capacitor body in the stacking direction. When the first homopolar connection conductor is disposed in this buffer region, Such an effect is produced. When a material having a high dielectric constant is used as the dielectric constituting the ceramic layer, the capacitor body expands and contracts due to the electrostrictive effect of the dielectric, and the capacitor body may crack due to the stress generated thereby. The buffer region described above acts to relieve the stress that causes this crack. On the other hand, since no internal electrode is formed in the buffer region, the flexure strength is lowered as it is. Therefore, as described above, when the first homopolar connection conductor is arranged in the buffer region, the first homopolar connection conductor fulfills the function of improving the strength in addition to the original function.
この発明に係る積層セラミックコンデンサが第2の同極接続導体をさらに備えている場合には、上述した第1の同極接続導体によってもたらされた効果と実質的に同様の効果が第2の同極接続導体によってもたらされる。 When the multilayer ceramic capacitor according to the present invention further includes the second same-polarity connection conductor, an effect substantially similar to the effect brought about by the first same-polarity connection conductor described above is obtained. Provided by the homopolar conductor.
上記の場合、第1の同極接続導体は、セラミック層を介して第1および第3の内部電極と対向するように配置され、かつ、第1および第3の内部電極が位置する側とは反対側において、セラミック層を介して第2の同極接続導体と対向するように配置されているものを含むと、各同極接続導体と各内部電極との間では容量が発生せず、第1および第2の同極接続導体間で容量が発生する。したがって、第1および第2の同極接続導体間で発生する容量を調整することにより、積層セラミックコンデンサ全体の容量を微調整することが可能となる。 In the above case, the first same-polarity connecting conductor is disposed so as to face the first and third internal electrodes through the ceramic layer, and the side on which the first and third internal electrodes are located On the opposite side, including the one disposed so as to face the second homopolar connection conductor via the ceramic layer, no capacitance is generated between each homopolar connection conductor and each internal electrode. A capacitance is generated between the first and second same-polarity connection conductors. Therefore, the capacitance of the entire multilayer ceramic capacitor can be finely adjusted by adjusting the capacitance generated between the first and second same-polarity connecting conductors.
この発明において、内部電極にそれぞれ流れる電流の電流方向が、隣り合う内部電極の少なくとも互いに対向する各部分の間で逆方向となるようにされると、隣り合う内部電極間で磁界の相殺が生じるので、ESLを効果的に低減することができる。 In the present invention, when the direction of the current flowing through each internal electrode is reversed between at least the portions of the adjacent internal electrodes facing each other, magnetic field cancellation occurs between the adjacent internal electrodes. Therefore, ESL can be effectively reduced.
図1ないし図4は、この発明の第1の実施形態による積層セラミックコンデンサ1を説明するためのものである。ここで、図1は、積層セラミックコンデンサ1の外観を示す斜視図であり、図2は、積層セラミックコンデンサ1の外観を示す平面図である。図3は、積層セラミックコンデンサ1の内部構造をいくつかの断面をもって示す平面図であり、(1)〜(4)の各数字は、上からの積層順序をも示している。図4は、図1に示した積層セラミックコンデンサ1の実装状態を示す斜視図である。
1 to 4 are for explaining a multilayer
積層セラミックコンデンサ1は、積層された複数層のセラミック層2をもって構成される、直方体状のコンデンサ本体3を備えている。セラミック層2は、たとえば、BaTiO3、CaTiO3、SrTiO3、CaZrO3などを主成分とする誘電体セラミックから構成される。なお、これら主成分に、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分が添加されていてもよい。また、セラミック層2の厚みは、たとえば2.0〜3.0μmとされる。
The multilayer
コンデンサ本体3は、相対向する第1および第2の主面4および5と第1および第2の主面4および5間を結ぶ第1、第2、第3および第4の側面6、7、8および9とを有している。ここで、セラミック層2は、主面4および5の方向に延び、側面6〜9は、セラミック層2の積層方向に延びている。また、第1および第2の側面6および7が相対向するとともに、第3および第4の側面8および9が相対向し、第1および第2の側面6および7がセラミック層2の長辺に沿う位置にある。
The
コンデンサ本体3の側面上、この実施形態では、第1および第2の側面6および7上には、それぞれ複数個の、この実施形態では、それぞれ4個の第1および第2の外部端子電極10および11が形成される。第1の外部端子電極10には第1の電位が接続され、第2の外部端子電極11には第2の電位が接続される。また、第1および第2の外部端子電極10および11は、交互に並ぶように配置されることが好ましい。
On the side surface of the
なお、以下の説明において、4個の第1の外部端子電極10の間で区別する必要があるときは、第1の外部端子電極について、「10−1」、「10−2」、「10−3」および「10−4」の参照符号を用い、他方、4個の第2の外部端子電極11の間で区別する必要があるときには、第2の外部端子電極について、「11−1」、「11−2」、「11−3」および「11−4」の参照符号を用いることにする。
In the following description, when it is necessary to distinguish between the four first external
外部端子電極10および11の導電成分として、たとえば、Cu、Ni、Ag、Pd、Ag−Pd合金、またはAuなどを用いることができる。はんだを用いて積層セラミックコンデンサ1を実装する際には、外部端子電極10および11は、下地となる金属層の上に、NiめっきおよびSnめっきを順に施した構造とすることが好ましい。また、樹脂基板に積層セラミックコンデンサ1を埋め込んだ状態で実装する際には、外部端子電極10および11は、下地となる金属層の上に、樹脂との密着性が良好なCuめっきを施した構造とすることが好ましい。また、導電性接着剤を用いて実装する際には、外部端子電極10および11に含まれる導電成分として、Ag、Pd、またはAg−Pd合金を用いることが好ましい。さらに、ワイヤボンディングによる実装の際には、外部端子電極10および11に含まれる導電成分として、Auを用いることが好ましい。
For example, Cu, Ni, Ag, Pd, an Ag—Pd alloy, or Au can be used as the conductive component of the external
コンデンサ本体3の内部には、図3(2)および(3)に示すように、それぞれ複数個の第1、第2、第3および第4の内部電極12、13、14および15が形成される。内部電極12〜15に含まれる導電成分としては、たとえば、Ni、Cu、Ag、Pd、Ag−Pd合金、またはAuなどを用いることができる。また、内部電極12〜15の各々の厚みは、0.8〜1.2μm程度とされる。
A plurality of first, second, third and fourth
第1および第2の内部電極12および13は、第1のコンデンサ部16を構成するもので、互いの間に静電容量を形成するように、セラミック層2を介して互いに対向している。また、第3および第4の内部電極14および15は、第2のコンデンサ部17を構成するもので、互いの間に静電容量を形成するように、セラミック層2を介して互いに対向している。第2のコンデンサ部17は、セラミック層2の平面方向に沿って第1のコンデンサ部16と並んで配置されている。
The first and second
この実施形態では、図3(2)および(3)に示すように、セラミック層2間の特定の界面上において、内部電極12〜15の各々が2個ずつ形成されている。以下の説明において、内部電極12〜15の各々について、2個のものの間で区別する必要があるときには、第1の内部電極については、「12−1」および「12−2」の参照符号を用い、第2の内部電極については、「13−1」および「13−2」の参照符号を用い、第3の内部電極については、「14−1」および「14−2」の参照符号を用い、第4の内部電極については、「15−1」および「15−2」の参照符号を用いることにする。
In this embodiment, as shown in FIGS. 3 (2) and (3), two
この実施形態では、2個の第1のコンデンサ部16および2個の第2のコンデンサ部17、すなわち合計4個のコンデンサ部16および17が形成される。また、内部電極12および15の各々は、外部端子電極10または11に接続されるべき1個の引出し部を有していて、内部電極12〜15の各々の引出し部は、側面6に引き出されるものとこれに対向する側面7に引き出されるものとが交互に配置され、外部端子電極10または11の対応のものと電気的に接続される。
In this embodiment, two
より具体的には、図3(2)に示すように、第1の内部電極12−1および12−2は、それぞれ、第1の外部端子電極10−1および10−2に電気的に接続される。図3(3)に示すように、第2の内部電極13−1および13−2は、それぞれ、第2の外部端子電極11−3および11−4に電気的に接続される。図3(2)に示すように、第3の内部電極14−1および14−2は、それぞれ、第1の外部端子電極10−3および10−4に電気的に接続される。図3(3)に示すように、第4の内部電極15−1および15−2は、それぞれ、第2の外部端子電極11−1および11−2に電気的に接続される。 More specifically, as shown in FIG. 3B, the first internal electrodes 12-1 and 12-2 are electrically connected to the first external terminal electrodes 10-1 and 10-2, respectively. Is done. As shown in FIG. 3 (3), the second internal electrodes 13-1 and 13-2 are electrically connected to the second external terminal electrodes 11-3 and 11-4, respectively. As shown in FIG. 3B, the third internal electrodes 14-1 and 14-2 are electrically connected to the first external terminal electrodes 10-3 and 10-4, respectively. As shown in FIG. 3 (3), the fourth internal electrodes 15-1 and 15-2 are electrically connected to the second external terminal electrodes 11-1 and 11-2, respectively.
これらの接続状態からわかるように、セラミック層2間の同じ界面上に位置する第1の内部電極12および第3の内部電極14は、共通して、第1の外部端子電極に電気的に接続され、また、同じ界面上に位置する第2の内部電極13および第4の内部電極15は、共通して、第2の外部端子電極11に電気的に接続されていることになる。
As can be seen from these connection states, the first
コンデンサ本体3の内部には、さらに、図3(1)および(4)にそれぞれ示すように、第1および第2の同極接続導体18および19が形成される。これら同極接続導体18および19は、上述した内部電極12〜15と同じ材料から構成されることが好ましく、その厚みについても、内部電極12〜15の場合と同様、たとえば0.8〜1.2μm程度とされる。
Further, as shown in FIGS. 3 (1) and 3 (4), first and second same-
図3(1)に示すように、第1の同極接続導体18は、比較的大面積の本体部22と、この本体部22から引き出される比較的小面積の4個の引出し部20とを有している。特に、この実施形態では、本体部22の幅方向寸法Aは、引出し部20の幅方向寸法Bより大きくされる。4個の引出し部20は、それぞれ、4個の第1の外部端子電極10に電気的に接続され、それによって、第1の同極接続導体18は、すべての第1の外部端子電極10と電気的に接続される。
As shown in FIG. 3 (1), the first
図3(1)に示すように、第1の同極接続導体18は、比較的大面積の本体部22と、この本体部22から引き出される比較的小面積の4個の引出し部20とを有している。特に、この実施形態では、本体部22の幅方向寸法Aは、引出し部20の幅方向寸法Bより大きくされる。4個の引出し部20は、それぞれ、4個の第1の外部端子電極10に電気的に接続され、それによって、第1の同極接続導体18は、すべての第1の外部端子電極10と電気的に接続される。
このような第1の同極接続導体18に関して、図3(1)から、次のような特徴を読み取ることができる。すなわち、セラミック層2を平面で見た場合、本体部22の辺と、第1の側面6に引き出された隣接する2つの引出し部20における近接した2つの辺とによって区画される領域が形成され、上記本体部22の辺は、第1および第2の側面6および7のうち、第1の側面6寄りに配置されている。
As shown in FIG. 3 (1), the first
The following features can be read from FIG. 3A regarding the first same-
この実施形態では、コンデンサ本体3の内部に、第1および第2の同極接続導体18および19がそれぞれ単に1個ずつ形成される。
In this embodiment, only one first and second same-
コンデンサ本体3は、前述したように、図3(1)〜(4)に示した積層順序をもって積層されている。したがって、コンデンサ部16および17を挟むように第1の同極接続導体18および19が配置されることになる。なお、コンデンサ本体3の積層方向での両端部には、特に図示しないが、内部電極および同極接続導体のいずれもが形成されないセラミック層2が所定数積層される。また、コンデンサ本体3が有する積層構造について、図3(2)および(3)に示した積層部分は、必要に応じて、所定回数繰り返されて積層される。
As described above, the capacitor
この実施形態では、第1の同極接続導体18は、セラミック層2を介して第1および第3の内部電極12および14と対向するように配置されている。したがって、これら第1の同極接続導体18と第1および第3の内部電極12および14との間には容量が発生せず、第1の同極接続導体18が形成されたことによる容量の変動を抑えることができる。同様に、第2の同極接続導体19は、セラミック層2を介して第2および第4の内部電極13および15と対向するように配置されている。したがって、これら第2の同極接続導体19と第2および第4の内部電極13および15との間に容量が発生せず、第2の同極接続導体19が形成されたことによる容量変動を抑えることができる。
In this embodiment, the first
また、この実施形態では、図3を参照すればわかるように、内部電極12〜15にそれぞれ流れる電流の電流方向が同じセラミック層2上に位置され、かつ隣り合う内部電極の間で逆方向となるように、外部端子電極10および11が外部回路に接続される。したがって、内部電極12〜15の各々を流れる電流の周りに発生する磁界が相殺され、ESLを低減することができる。
Further, in this embodiment, as can be seen with reference to FIG. 3, the current directions of the currents flowing through the
図1には、配線基板24が想像線で示されている。積層セラミックコンデンサ1は、たとえば、コンデンサ本体3の第2の主面5が、配線基板24側に向けられる面となって、配線基板24上に表面実装される。この実装状態の一具体例について、図4を参照して説明する。
In FIG. 1, the
配線基板24上には、導体ライン25が引き回されていて、導体ライン25には、導体ランド26〜29が形成されている。また、配線基板24上には、導体ランド30〜33が形成されている。導体ランド30〜33の各々は、配線基板24の内部の回路(図示せず。)とビア導体を介して電気的に接続されている。図4には、導体ランド31、32および33にそれぞれ電気的に接続されるビア導体34、35および36が図示されている。
積層セラミックコンデンサ1が配線基板24上に実装されたとき、第1の外部端子電極10−1、10−2、10−3および10−4は、それぞれ、導体ランド30、31、32および33にはんだ37を介して接続固定される。他方、第2の外部端子電極11−1、11−2、11−3および11−4は、それぞれ、導体ランド26、27、28および29にはんだ37を介して接続固定される。
When the multilayer
このように、第1の外部端子電極10−1、10−2、10−3および10−4のすべて、ならびに第2の外部端子電極11−1、11−2、11−3および11−4のすべてが、各々、導体ランド26〜33の対応のものと接続される。このとき、共通の導体ライン25に形成される導体ランド26〜29は互いに同じ電位であり、他方、導体ランド30〜33は導体ランド26〜29とは異なる電位を有しているので、隣り合う外部端子電極の間、すなわち、第1の外部端子電極10と第2の外部端子電極11との間では、接続される電位が互いに異なることになる。
Thus, all of the first external terminal electrodes 10-1, 10-2, 10-3, and 10-4, and the second external terminal electrodes 11-1, 11-2, 11-3, and 11-4. Are respectively connected to corresponding ones of the conductor lands 26-33. At this time, the conductor lands 26 to 29 formed on the
以上説明した第1の実施形態による積層セラミックコンデンサ1によれば、第1の同極接続導体18によって、すべての第1の外部端子電極10が電気的に接続され、また、第2の同極接続導体19によって、すべての第2の外部端子電極11が電気的に接続される。したがって、はんだ37を介して、配線基板24上の導体ランド26〜33と外部端子電極10および11の各々とが電気的に接続された状態となるように、積層セラミックコンデンサ1が配線基板24上に表面実装されたとき、はんだクラック等の事故により、外部端子電極10および11のいずれか特定のものとそれに対応する導体ランドとの間の接続が断たれても、積層セラミックコンデンサ1において所望の静電容量を確保することができる。
According to the multilayer
また、第1の実施形態では、同極接続導体18および19が、それぞれ、比較的大面積の本体部22および23と、この本体部22および23から引き出される比較的小面積の複数個の引出し部20および21とを有しているので、、比較的大面積の本体部22および23の存在により、電流経路が確保されやすくなり、上述した接続切れ時のバックアップ効果をより確実に発揮させることができる。なお、このような効果を得るための構成は、第1の同極接続導体18においてのみ採用されてもよい。
Further, in the first embodiment, the same-
また、積層セラミックコンデンサ1の全体としての静電容量は、第1の外部端子電極10のいずれか1個と第2の外部端子電極11のいずれか1個とを用いて測定することが可能であり、したがって、全体としての静電容量を容易に確認することができる。
Further, the capacitance of the multilayer
なお、この実施形態によれば、単に1個の第1の同極接続導体18のみによって、すべての第1の外部端子電極10を互いに電気的に接続することができるので、積層セラミックコンデンサ1の低背化を図る上で有利であるが、このような利点を望まないならば、複数個の第1の同極接続導体18を異なるセラミック層2間の界面に沿って設けてもよい。同様のことが、第2の同極接続導体19についても言える。
Note that, according to this embodiment, all the first external
次に、上述した積層セラミックコンデンサ1の製造方法の一例について説明する。
Next, an example of a method for manufacturing the above-described multilayer
まず、セラミック層2となるべきセラミックグリーンシート、内部電極12〜15のための導電性ペースト、外部端子電極10および11のための導電性ペースト、ならびに同極接続導体18および19のための導電性ペーストがそれぞれ用意される。なお、ここで説明する例では、同極接続導体18および19のための導電性ペーストとして、内部電極12〜15のための導電性ペーストと同じものが用いられる。また、セラミックグリーンシートや導電性ペーストとしては、それぞれ、公知のものを用いることができる。
First, a ceramic green sheet to be the
次に、セラミックグリーンシート上に、たとえばスクリーン印刷法などにより所定のパターンをもって導電性ペーストが印刷される。これによって、内部電極12〜15ならびに同極接続導体18および19の各々となるべき導電性ペースト膜が形成されたセラミックグリーンシートが得られる。
Next, a conductive paste is printed on the ceramic green sheet with a predetermined pattern by, for example, a screen printing method. As a result, a ceramic green sheet on which conductive paste films to be the
次に、上述のように導電性ペースト膜が形成されたセラミックグリーンシートを所定の順序で積層し、その上下に導電性ペースト膜が形成されていない外層用セラミックグリーンシートを所定枚数積層することによって、生の状態のマザー積層体が得られる。生のマザー積層体は、必要に応じて、静水圧プレスなどの手段により積層方向に圧着される。 Next, the ceramic green sheets on which the conductive paste film is formed as described above are stacked in a predetermined order, and a predetermined number of outer layer ceramic green sheets on which the conductive paste film is not formed are stacked. A mother laminate in a raw state is obtained. The raw mother laminate is pressure-bonded in the laminating direction by means such as an isostatic press as required.
次に、生のマザー積層体は所定のサイズにカットされ、それによって、コンデンサ本体3の生の状態のものが切り出される。
Next, the raw mother laminated body is cut into a predetermined size, whereby the
次に、生のコンデンサ本体3が焼成される。焼成温度は、セラミックグリーンシートに含まれるセラミック材料や導電性ペースト膜に含まれる金属材料にもよるが、たとえば900〜1300℃に選ばれる。
Next, the
次に、焼結後のコンデンサ本体3の第1および第2の側面6および7上に、スクリーン印刷法などを適用して、導電性ペーストが所定のパターンをもって印刷され、外部端子電極10および11のための導電性ペースト膜が形成される。この導電性ペースト膜は、好ましくは、側面6および7の各々から主面4および5の各々の一部にまで延びるように形成される。
Next, a conductive paste is printed in a predetermined pattern on the first and second side surfaces 6 and 7 of the
次に、上記導電性ペースト膜が焼き付けられ、それによって、外部端子電極10および11が形成される。この焼き付け温度は、たとえば700〜900℃に選ばれる。また、焼き付け時の雰囲気としては、導電性ペーストに含まれる金属の種類に応じて、大気、N2、水蒸気+N2などの雰囲気が使い分けられる。
Next, the conductive paste film is baked, whereby external
このようにして、積層セラミックコンデンサ1が完成される。なお、必要に応じて、外部端子電極10および11の表面にめっきが施されてもよい。
In this way, the multilayer
以下に、この発明の他の実施形態について説明するが、図面を参照して説明する他の実施形態による積層セラミックコンデンサは、その外観については、前述した第1の実施形態による積層セラミックコンデンサ1と同様であり、図1および図2に示したのと同様の外観を有している。
Hereinafter, another embodiment of the present invention will be described. The multilayer ceramic capacitor according to another embodiment described with reference to the drawings has the same appearance as the multilayer
図5は、この発明の第2の実施形態を説明するためのものである。この第2の実施形態は、第1の実施形態における同極接続導体18および19の変形例を与えるもので、図5(1)および(2)は、それぞれ、図3(1)および(4)に対応している。図5において、図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 5 is for explaining the second embodiment of the present invention. This second embodiment gives a modification of the same-
図5に示すように、第2の実施形態では、第1および第2の同極接続導体18aおよび19aが、所定の幅を有するライン状に形成される。したがって、セラミック層2間の特定の界面上で見たとき、第1および第2の同極接続導体18aおよび19aの各々が占める面積よりセラミック層2の露出部が占める面積の方を広くすることが容易である。その結果、第2の実施形態によれば、セラミック層2同士の接合強度を高めることができる。
As shown in FIG. 5, in the second embodiment, the first and second
図6は、この発明の第3の実施形態を説明するためのものである。図6(1)および(2)は、それぞれ、図3(1)および(4)に対応している。図6において、図3に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。 FIG. 6 is for explaining the third embodiment of the present invention. 6 (1) and (2) correspond to FIGS. 3 (1) and (4), respectively. In FIG. 6, elements corresponding to the elements shown in FIG. 3 are denoted by the same reference numerals, and redundant description is omitted.
第3の実施形態では、上述した第2の実施形態の場合と同様の形状の第1および第2の同極接続導体18aおよび19aが形成されている。第3の実施形態では、図6(1)に示すように、第1の同極接続導体18aが形成されるセラミック層2間の界面上に、第1の同極接続導体18aには接続されないが、第2の外部端子電極11に接続される第1のダミー内部導体40を備えることを特徴としている。また、図6(2)に示すように、第2の同極接続導体19aが形成されるセラミック層2間の界面上に、第2の同極接続導体19aには接続されないが、第1の外部端子電極10に接続される第2のダミー内部導体41を備えることを特徴としている。これら第1および第2のダミー内部導体40および41によれば、それぞれ、第1および第2の同極接続導体18aおよび19aの引出し部20および21の有無に起因して生じる段差を有利に吸収することができる。
In the third embodiment, first and second same-
なお、第1および第2のダミー内部導体40および41は、それぞれ、第2および第1の外部端子電極11および10に接続されることなく、単に近接して位置されてもよい。また、これらダミー内部導体40および41は、前述した第1の実施形態において適用されてもよい。
It should be noted that the first and second dummy
図7は、この発明の第4の実施形態を説明するためのものである。この第4の実施形態についても、第1の実施形態における同極接続導体18および19の変形例を与えるもので、図7(1)および(2)は、それぞれ、図3(1)および(4)に対応している。図7において、図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 7 is for explaining a fourth embodiment of the present invention. This fourth embodiment also provides a modification of the same-
第4の実施形態では、図7(1)に示すように、相対向する第1および第2の側面6および7のうち、第1の側面6上に形成された第1の外部端子電極10−1および10−2だけと電気的に接続される第1の同極接続導体44と、第2の側面7上に形成された第1の外部端子電極10−3および10−4だけと電気的に接続される第1の同極接続導体45とを備えるとともに、図7(2)に示すように、第1の側面6上に形成された第2の外部端子電極11−1および11−2だけと電気的に接続される第2の同極接続導体46と、第2の側面7上に形成された第2の外部端子電極11−3および11−4だけと電気的に接続される第2の同極接続導体47とを備えることを特徴としている。また、これら同極接続導体44〜47は、所定の幅を有するライン状に形成されている。
In the fourth embodiment, as shown in FIG. 7A, the first
図8は、この発明の第5の実施形態による積層セラミックコンデンサ1aを説明するための図3に対応する図である。この第5の実施形態は、第1の実施形態におけるコンデンサ部16および17の変形例を与えるものである。図8において、図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 8 is a view corresponding to FIG. 3 for explaining the multilayer ceramic capacitor 1a according to the fifth embodiment of the present invention. The fifth embodiment provides a modification of the
第5の実施形態では、簡単に言えば、図8(2)および(3)に示すように、同じセラミック層2上に位置する複数個の内部電極は、すべて同じ側面側に引き出されていることを特徴としている。
In the fifth embodiment, simply speaking, as shown in FIGS. 8 (2) and (3), the plurality of internal electrodes located on the same
より具体的には、図8(2)に示したセラミック層2上には、第1の内部電極12および第4の内部電極15が形成される。そして、第1の内部電極12−1および12−2は、それぞれ、第1の外部端子電極10−1および10−2に電気的に接続され、第4の内部電極15−1および15−2は、それぞれ、第2の外部端子電極11−1および11−2に電気的に接続される。
More specifically, the first
他方、図8(3)に示したセラミック層2上には、第2の内部電極13および第3の内部電極14が形成される。そして、第2の内部電極13−1および13−2は、それぞれ、第2の外部端子電極11−3および11−4に電気的に接続され、第3の内部電極14−1および14−2は、それぞれ、第1の外部端子電極10−3および10−4に電気的に接続される。
On the other hand, the second
このように、図8(2)に示したセラミック層2上に形成される第1および第4の内部電極12および15は、異なる電位に接続されるものが交互に配置され、同様に、図8(3)に示したセラミック層2上に形成される第2および第3の内部電極13および14についても、異なる電位に接続されるものが交互に配置されている。また、この第5の実施形態においても、内部電極12〜15にそれぞれ流れる電流の電流方向について見れば、同じセラミック層2上に位置されかつ隣り合う内部電極については逆方向となっている。
Thus, the first and fourth
この第5の実施形態では、第1の同極接続導体18は、セラミック層2を介して第4の内部電極15と対向しており、そのため、第1の同極接続導体18と第4の内部電極15との間に微小容量の発生を許容する。また、第2の同極接続導体19は、セラミック層2を介して第3の内部電極14と対向し、そのため、第2の同極接続導体19と第3の内部電極14との間に微小容量の発生を許容する。なお、図示しないが、第1の同極接続導体18と第2の内部電極13とが対向する場合、および第2の同極接続導体19と第1の内部電極12とが対向する場合にも、同様の微小容量が発生する。
In the fifth embodiment, the first
上述のように、微小容量が発生する場合であっても、積層セラミックコンデンサ1aを、図4に示すように、配線基板24上に実装したとき、コンデンサ本体3の第1および第2の主面4および5のいずれを配線基板24側に向けたとしても、積層セラミックコンデンサ1aにおいて、配線基板24側に近くループインダクタンスが最も小さくなる部分に、電流経路の多い、すなわち引き出し部の数の多い同極接続導体18または19が配置されることになるため、ESLを低減することができる。
As described above, even when a minute capacitance is generated, when the multilayer ceramic capacitor 1a is mounted on the
なお、上述した第5の実施形態では、図8(1)および(4)に示すように、第1の実施形態の場合と同様の同極接続導体18および19を用いたが、これらに代えて、図5ないし図7にそれぞれ示した第2ないし第4の実施形態に係る同極接続導体18aおよび19aまたは44〜47を用いてもよい。これら同極接続導体18aおよび19aまたは44〜47を用いると、前述した微小容量をより小さくすることができるため、容量設計の観点からは好ましい。
In the fifth embodiment described above, the same-
図9は、この発明の第6の実施形態による積層セラミックコンデンサ1bを説明するための図3に対応する図である。図9において、図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 9 is a view corresponding to FIG. 3 for illustrating a multilayer
第6の実施形態では、簡単に言えば、2個のコンデンサ部が構成され、また、各内部電極は2個の引出し部を有することを特徴としている。 In brief, the sixth embodiment is characterized in that two capacitor portions are formed, and each internal electrode has two lead-out portions.
より具体的には、図9(2)に示したセラミック層2上には、第1および第3の内部電極12および14が形成され、第1の内部電極12は、第1の外部端子電極10−1および10−3に電気的に接続され、第3の内部電極14は、第1の外部端子電極10−2および10−4に電気的に接続される。
More specifically, the first and third
他方、図9(3)に示したセラミック層2上には、第2および第4の内部電極13および15が形成され、第2の内部電極13は、第2の外部端子電極11−1および11−3に電気的に接続され、第4の内部電極15は、第2の外部端子電極11−2および11−4に電気的に接続される。
On the other hand, on the
このようにして、コンデンサ本体3の内部において、第1の内部電極12と第2の内部電極13とが特定のセラミック層2を挟んで配置されることにより容量が形成された1個の第1のコンデンサ部16が構成される。また、第3の内部電極14と第4の内部電極15とが特定のセラミック層2を挟んで配置されることにより容量が形成された1個の第2のコンデンサ部17が構成される。これら第1および第2のコンデンサ部16および17は、他の実施形態の場合と同様、セラミック層2の平面方向に沿って互いに並んで配置される。
In this way, in the capacitor
また、図9(1)および(4)にそれぞれ示した第1および第2の同極接続導体18および19は、他の実施形態の場合と同様、第1のコンデンサ部16および第2のコンデンサ部17にまたがるように形成されている。
Further, the first and second
また、第6の実施形態においても、内部電極12〜15にそれぞれ流れる電流の電流方向については、同じセラミック層2上に位置されかつ隣り合う内部電極、すなわち、第1の内部電極12と第3の内部電極14とについて、ならびに第2の内部電極13と第4の内部電極15とについて、それぞれ見ると、少なくとも互いに対向する各部分の間では逆方向となっており、ESLの低減に寄与している。
Also in the sixth embodiment, the current directions of the currents flowing through the
図10は、この発明の第1の参考例を説明するためのものである。この第1の参考例は、上述した第6の実施形態における同極接続導体18および19の変形例を与えるもので、図10(1)および(2)は、それぞれ、図9(1)および(4)に対応している。図10において、図9に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 10 is for explaining the first reference example of the present invention. This first reference example gives a modification of the same-
第1の参考例では、図10(1)に示すように、第1の同極接続導体50は、第1の外部端子電極10−2および10−3間のみを接続し、第2の同極接続導体51は、図10(2)に示すように、第2の外部端子電極11−1および11−4間のみを接続するように形成される。これら第1および第2の同極接続導体50および51は、必要最低限のバックアップのための接続経路を確保しようとするものであるが、本体部から第1の側面6に引き出される引出し部が1つしかない点で、この発明の範囲外のものとなる。 In the first reference example , as shown in FIG. 10 (1), the first same
図11は、この発明の第2の参考例を説明するためのものである。この第2の参考例は、上述の第1の参考例の場合と同様、第6の実施形態における同極接続導体18および19の変形例を与えるもので、図11(1)および(2)は、それぞれ、図9(1)および(4)に対応している。図11において、図9に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 11 is for explaining a second reference example of the present invention. As in the case of the first reference example described above, this second reference example gives a modification of the same-
第2の参考例では、図11(1)に示すように、第1の同極接続導体54が、第1の外部端子電極10−1および10−4間を接続するように形成され、また、図11(2)に示すように、第2の同極接続導体55が、第2の外部端子電極11−2および11−3間を接続するように形成される。これら第1および第2の同極接続導体54および55についても、必要最低限のバックアップのための接続経路を確保しようとするものであるが、本体部から第1の側面6に引き出される引出し部が1つしかない点で、この発明の範囲外のものとなる。 In the second reference example , as shown in FIG. 11 (1), the first
図12は、この発明の第7の実施形態による積層セラミックコンデンサ1cを説明するための図3に対応する図である。図12おいて、図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 12 is a view corresponding to FIG. 3 for illustrating a multilayer
図12における(1)〜(6)の各数字は、積層順序をも示している。第7の実施形態では、コンデンサ本体3の内部に、複数の第1の同極接続導体18が連続して積層方向に配置され、また、複数の第2の同極接続導体19が連続して積層方向に配置されていることを特徴としている。
The numbers (1) to (6) in FIG. 12 also indicate the stacking order. In the seventh embodiment, a plurality of first
このような構成が採用されると、第1の同極接続導体18と第1の外部端子電極10との接続信頼性および第2の同極接続導体19と第2の外部端子電極11との接続信頼性をともに向上させることができ、接続切れ時のバックアップという効果をより確実なものとすることができる。なお、各々複数の第1および第2の同極接続導体18および19は、それぞれ、たとえば3〜10層程度にわたって連続して積層方向に配置されるようにすることが好ましい。
When such a configuration is adopted, the connection reliability between the first
図13は、この発明の第8の実施形態による積層セラミックコンデンサ1dを説明するための図3に対応する図である。図13において、図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 13 is a view corresponding to FIG. 3 for illustrating a multilayer
この第8の実施形態では、簡単に言えば、同極接続導体18および19がコンデンサ本体3における積層方向での中央近傍に配置されていることを特徴としている。
In brief, the eighth embodiment is characterized in that the same-
より詳細には、コンデンサ本体3の積層方向での各端部に、図13(1)および(2)、ならびに図13(7)および(8)に示すように、内部電極12〜15を配置し、積層方向での中央近傍には、図13(3)〜(6)に示すように、いずれの内部電極も形成されない緩衝領域が形成され、この緩衝領域に、第1および第2の同極接続導体18および19が配置される。
More specifically, as shown in FIGS. 13 (1) and (2), and FIGS. 13 (7) and (8),
セラミック層2を構成するセラミック材料として高誘電率のものを用いると、誘電体の電歪効果により、コンデンサ本体3の伸縮が起こり、これによる応力のため、コンデンサ本体3にクラックが生じるおそれがある。上述した緩衝領域は、この応力を緩和し、クラックの発生を抑制する。なお、緩衝領域を、セラミック層2のみで構成すると、たわみ強度が低くなるため、この緩衝領域に、前述したように、同極接続導体18および19を配置する。したがって、同極接続導体18および19は、接続切れ時のバックアップだけでなく、強度向上の作用をも果たしている。
When a ceramic material having a high dielectric constant is used as the
また、第8の実施形態では、第7の実施形態の場合と同様、複数の第1の同極接続導体18が連続して積層方向に配置され、また、複数の第2の同極接続導体19が連続して積層方向に配置されている。この場合、第1および第2の同極接続導体18および19は、互いの間に形成される不所望な容量をできるだけ小さくするため、第1の同極接続導体18をまとめて積層し、また、第2の同極接続導体19をまとめて積層することが好ましい。
In the eighth embodiment, as in the case of the seventh embodiment, a plurality of first
なお、第8の実施形態の変形例として、内部電極12〜15を配置した部分のさらに外層側に、図示した同極接続導体18および19とは別の同極接続導体をさらに配置してもよい。
As a modification of the eighth embodiment, a homopolar connection conductor other than the illustrated
図14は、この発明の第9の実施形態による積層セラミックコンデンサ1eを説明するための図3に対応する図である。図14おいて、図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 14 is a view corresponding to FIG. 3 for illustrating a multilayer
図14における(1)〜(6)の各数字は、積層順序をも示している。第9の実施形態では、図14(2)に示した第1の同極接続導体18は、セラミック層2を介して、図14(3)に示した第1および第3の内部電極12および14と対向するように配置され、かつ、第1および第3の内部電極12および14が位置する側とは反対側において、セラミック層2を介して、図14(1)に示した第2の同極接続導体19と対向するように配置されているものを含むことを特徴としている。
The numbers (1) to (6) in FIG. 14 also indicate the stacking order. In the ninth embodiment, the first
同様に、図14(5)に示した第2の同極接続導体19は、セラミック層2を介して、図14(4)に示した第2および第4の内部電極13および15と対向するように配置され、かつ、第2および第4の内部電極13および15が位置する側とは反対側において、セラミック層2を介して、図14(6)に示した第1の同極接続導体18と対向するように配置されているものを含むことを特徴としている。
Similarly, the second
このような構成が採用されると、第1の同極接続導体18と第1および第3の内部電極12および14との間では容量が発生せず、また、第2の同極接続導体19と第2および第4の内部電極13および15との間では容量が発生しないが、図14(1)に示した第2の同極接続導体19と図14(2)に示した第1の同極接続導体18との間、ならびに図14(5)に示した第2の同極接続導体19と図14(6)に示した第1の同極接続導体18との間で容量が発生する。したがって、第1および第2の同極接続導体18および19間で発生する容量を調整することにより、積層セラミックコンデンサ1e全体の容量を微調整することが可能となる。
When such a configuration is adopted, no capacitance is generated between the first
なお、図示の実施形態では、第1および第2の同極接続導体18および19間で容量を取得する構成が2箇所において採用されたが、単に1箇所においてのみ採用されても、3箇所以上で採用されてもよい。
In the illustrated embodiment, the configuration for acquiring the capacitance between the first and second same-
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。 While the present invention has been described with reference to the illustrated embodiment, various other modifications are possible within the scope of the present invention.
たとえば、第1および第2の同極接続導体に関して、それぞれ、1種類のパターンのものを形成するのではなく、1個のコンデンサ本体において、異なるパターンのものを混在させて形成してもよい。 For example, each of the first and second homopolar connection conductors may be formed by mixing different patterns in one capacitor body instead of forming one pattern.
また、図示した各実施形態では、第2の同極接続導体が形成されたが、第2の同極接続導体を備えない実施形態も、この発明の範囲内のものであると理解すべきである。 Further, in each of the illustrated embodiments, the second homopolar connection conductor is formed, but it should be understood that embodiments without the second homopolar connection conductor are also within the scope of the present invention. is there.
1,1a,1b,1c,1d,1e 積層セラミックコンデンサ
2 セラミック層
3 コンデンサ本体
4 第1の主面
5 第2の主面
6 第1の側面
7 第2の側面
8 第3の側面
9 第4の側面
10 第1の外部端子電極
11 第2の外部端子電極
12 第1の内部電極
13 第2の内部電極
14 第3の内部電極
15 第4の内部電極
16 第1のコンデンサ部
17 第2のコンデンサ部
18,18a,44,45,50,54 第1の同極接続導体
19,19a,46,47,51,55 第2の同極接続導体
20,21 引出し部
22,23 本体部
40 第1のダミー内部導体
41 第2のダミー内部導体
1, 1a, 1b, 1c, 1d, 1e Multilayer
Claims (18)
前記コンデンサ本体の前記側面上に形成され、かつ第1の電位に接続される、複数個の第1の外部端子電極と、
前記コンデンサ本体の前記側面上に形成され、かつ第2の電位に接続される、複数個の第2の外部端子電極と、
前記コンデンサ本体の内部に形成され、かつ前記第1の外部端子電極に電気的に接続される、第1の内部電極と、
前記コンデンサ本体の内部に形成され、かつ前記第2の外部端子電極に電気的に接続される、第2の内部電極と、
前記コンデンサ本体の内部に形成され、かつ前記第1の外部端子電極に電気的に接続される、第3の内部電極と、
前記コンデンサ本体の内部に形成され、かつ前記第2の外部端子電極に電気的に接続される、第4の内部電極と、
前記コンデンサ本体の内部において、前記第1の内部電極と前記第2の内部電極とが特定の前記セラミック層を挟んで配置されることにより容量が形成される、1個以上の第1のコンデンサ部と、
前記コンデンサ本体の内部において、前記セラミック層の平面方向に沿って前記第1のコンデンサ部と並んで配置され、前記第3の内部電極と前記第4の内部電極とが特定の前記セラミック層を挟んで配置されることにより容量が形成される、1個以上の第2のコンデンサ部と、
前記コンデンサ本体の内部に形成され、前記第1のコンデンサ部および前記第2のコンデンサ部から選ばれる2個以上のコンデンサ部にまたがるようにして、前記複数個の第1の外部端子電極のうちの2個以上と電気的に接続される、第1の同極接続導体と
を備え、
前記側面は、相対向する第1および第2の側面を有し、
前記第1の同極接続導体は、本体部と、前記本体部から少なくとも前記第1の側面に引き出される複数の引出し部とを有し、
前記セラミック層を平面で見た場合、前記本体部の辺と、前記第1の側面に引き出された隣接する2つの前記引出し部における近接した2つの辺とによって区画される領域が形成され、
前記本体部の辺は、前記第1および第2の側面のうち、前記第1の側面寄りに配置されている、積層セラミックコンデンサ。 A capacitor body comprising a plurality of laminated ceramic layers and having first and second main surfaces opposite to each other and a side surface connecting the first and second main surfaces;
A plurality of first external terminal electrodes formed on the side surface of the capacitor body and connected to a first potential;
A plurality of second external terminal electrodes formed on the side surface of the capacitor body and connected to a second potential;
A first internal electrode formed inside the capacitor body and electrically connected to the first external terminal electrode;
A second internal electrode formed inside the capacitor body and electrically connected to the second external terminal electrode;
A third internal electrode formed inside the capacitor body and electrically connected to the first external terminal electrode;
A fourth internal electrode formed inside the capacitor body and electrically connected to the second external terminal electrode;
One or more first capacitor portions in which a capacitance is formed by disposing the first internal electrode and the second internal electrode with the specific ceramic layer sandwiched inside the capacitor body. When,
Inside the capacitor body, it is arranged alongside the first capacitor portion along the planar direction of the ceramic layer, and the third internal electrode and the fourth internal electrode sandwich the specific ceramic layer. One or more second capacitor parts, in which a capacitance is formed by being arranged at
Of the plurality of first external terminal electrodes, the capacitor body is formed inside the capacitor body and spans two or more capacitor parts selected from the first capacitor part and the second capacitor part. A first homopolar connection conductor electrically connected to two or more ,
The side surfaces have first and second side surfaces facing each other,
The first same-polarity connection conductor has a main body portion and a plurality of lead portions drawn from the main body portion to at least the first side surface,
When the ceramic layer is viewed in a plane, a region defined by the side of the main body part and two adjacent sides of the two adjacent drawing parts drawn to the first side surface is formed,
A side of the main body is a multilayer ceramic capacitor that is disposed closer to the first side surface of the first and second side surfaces .
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008045467A JP4525773B2 (en) | 2007-05-22 | 2008-02-27 | Multilayer ceramic capacitor |
CN2008101079458A CN101312095B (en) | 2007-05-22 | 2008-05-21 | Monolithic ceramic capacitor |
US12/125,394 US8310804B2 (en) | 2007-05-22 | 2008-05-22 | Monolithic ceramic capacitor |
KR1020080047485A KR100970838B1 (en) | 2007-05-22 | 2008-05-22 | Monolithic ceramic capacitor |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007135234 | 2007-05-22 | ||
JP2008045467A JP4525773B2 (en) | 2007-05-22 | 2008-02-27 | Multilayer ceramic capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009004734A JP2009004734A (en) | 2009-01-08 |
JP4525773B2 true JP4525773B2 (en) | 2010-08-18 |
Family
ID=40100670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008045467A Active JP4525773B2 (en) | 2007-05-22 | 2008-02-27 | Multilayer ceramic capacitor |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4525773B2 (en) |
CN (1) | CN101312095B (en) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4905498B2 (en) | 2009-04-22 | 2012-03-28 | 株式会社村田製作所 | Multilayer ceramic electronic components |
JP5170065B2 (en) * | 2009-11-16 | 2013-03-27 | Tdk株式会社 | Multilayer capacitor |
JP2012009679A (en) * | 2010-06-25 | 2012-01-12 | Tdk Corp | Ceramic electronic component and method of manufacturing the same |
KR101228688B1 (en) | 2010-11-25 | 2013-02-01 | 삼성전기주식회사 | Multi-layered ceramic capacitor |
JP5472230B2 (en) * | 2011-08-10 | 2014-04-16 | 株式会社村田製作所 | Chip component structure and manufacturing method |
CN102543428A (en) * | 2012-01-18 | 2012-07-04 | 苏州达方电子有限公司 | Ceramic capacitor |
CN103021658A (en) * | 2012-11-26 | 2013-04-03 | 天津大学 | Novel super ceramic capacitor |
KR101514514B1 (en) * | 2013-04-22 | 2015-04-22 | 삼성전기주식회사 | Multi-layered ceramic capacitor and board for mounting the same |
KR101994713B1 (en) * | 2013-04-22 | 2019-07-01 | 삼성전기주식회사 | Multi-layered ceramic capacitor and board for mounting the same |
KR102067177B1 (en) | 2013-08-09 | 2020-01-15 | 삼성전기주식회사 | Embedded multilayer ceramic electronic part and print circuit board having embedded multilayer ceramic electronic part |
JP2016076658A (en) | 2014-10-08 | 2016-05-12 | イビデン株式会社 | Electronic component built-in wiring board and method of manufacturing the same |
JP2017098445A (en) | 2015-11-26 | 2017-06-01 | 太陽誘電株式会社 | Ceramic electronic component and method of manufacturing ceramic electronic component |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151349A (en) * | 2000-11-14 | 2002-05-24 | Tdk Corp | Laminated electronic component |
JP2003324032A (en) * | 2002-05-02 | 2003-11-14 | Taiyo Yuden Co Ltd | Capacitor array and capacitor module |
JP2003347161A (en) * | 2002-05-23 | 2003-12-05 | Taiyo Yuden Co Ltd | Capacitor array |
JP2006229064A (en) * | 2005-02-18 | 2006-08-31 | Tdk Corp | Laminated electronic component |
JP2007059814A (en) * | 2005-08-26 | 2007-03-08 | Tdk Corp | Multilayer capacitor |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1116776A (en) * | 1997-06-20 | 1999-01-22 | Taiyo Yuden Co Ltd | Capacitor array |
-
2008
- 2008-02-27 JP JP2008045467A patent/JP4525773B2/en active Active
- 2008-05-21 CN CN2008101079458A patent/CN101312095B/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151349A (en) * | 2000-11-14 | 2002-05-24 | Tdk Corp | Laminated electronic component |
JP2003324032A (en) * | 2002-05-02 | 2003-11-14 | Taiyo Yuden Co Ltd | Capacitor array and capacitor module |
JP2003347161A (en) * | 2002-05-23 | 2003-12-05 | Taiyo Yuden Co Ltd | Capacitor array |
JP2006229064A (en) * | 2005-02-18 | 2006-08-31 | Tdk Corp | Laminated electronic component |
JP2007059814A (en) * | 2005-08-26 | 2007-03-08 | Tdk Corp | Multilayer capacitor |
Also Published As
Publication number | Publication date |
---|---|
CN101312095B (en) | 2011-12-28 |
CN101312095A (en) | 2008-11-26 |
JP2009004734A (en) | 2009-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4525773B2 (en) | Multilayer ceramic capacitor | |
KR100970838B1 (en) | Monolithic ceramic capacitor | |
JP5268276B2 (en) | Multilayer ceramic capacitor and its mounting structure | |
JP4957709B2 (en) | Multilayer capacitor | |
JP4626605B2 (en) | Multilayer capacitor | |
KR101933412B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
KR101823174B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
JP5029564B2 (en) | Multilayer capacitor | |
JP4760789B2 (en) | Multilayer capacitor, circuit board and circuit module | |
US9236184B2 (en) | Monolithic ceramic electronic component and method for manufacturing the same | |
KR20150017966A (en) | Multi-layered ceramic capacitor and board for mounting the same | |
JPWO2008044483A1 (en) | Composite electrical element | |
JP4925779B2 (en) | Multilayer capacitor | |
KR20160052109A (en) | Multi-layered chip component and board for mounting the same | |
JP2016058753A (en) | Multilayer ceramic electronic component to be embedded in board and printed circuit board having multilayer ceramic electronic component embedded therein | |
KR20180058021A (en) | Multi-layered capacitor and board having the same mounted thereon | |
KR101883049B1 (en) | Multilayered capacitor and board for mounting the same | |
JP6232836B2 (en) | Capacitor element | |
JP5007763B2 (en) | Multilayer ceramic capacitor | |
KR20180132490A (en) | Multilayered ceramic capacitor and board having the same mounted thereon | |
KR20180008821A (en) | Multi-layered ceramic capacitor and board for mounting the same | |
KR20180112647A (en) | Multilayered electronic component | |
KR20170136159A (en) | Multilayered capacitor and board for mounting the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100524 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4525773 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |