JP4515651B2 - 巡回冗長検査演算方法及び巡回冗長検査演算回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、巡回冗長検査（ＣＲＣ：Cyclic Redundancy Check）演算方法及び巡回冗長検査演算回路に関し、特に、異なる通信プロトコルを介してデータ通信を行う場合に用いて好適な巡回冗長検査演算方法及び巡回冗長検査演算回路に関する。
【０００２】
【従来の技術】
図１５は、従来のデータ通信システムの構成例を示すブロック図である。この例のデータ通信システムは、パーソナルコンピュータ等の情報処理装置１と、ハードディスク３を備えたサーバ２とがイントラネットやインターネット等のネットワーク４を介して接続されて構成されている。そして、情報処理装置１とサーバ２との間で行われるデータ通信の通信プロトコルとしては、一般に、ＴＣＰ／ＩＰ（Transmission Control Protocol/Internet Protocol）（以下、一般プロトコルと呼ぶ）が用いられている。一方、サーバ２とハードディスク３との間で行われるデータ通信の通信プロトコルとしては、最近では、次世代のサーバ向けインターフェイスであり、データ伝送速度が５００Ｍバイト／秒以上であるInfiniBand（商標名）等の高速な通信プロトコル（以下、高速プロトコルと呼ぶ）が用いられている。
【０００３】
次に、上記構成のデータ通信システムにおいて、情報処理装置１からネットワーク４を介してサーバ２へアクセスし、ハードディスク３に記憶されているデータを読み出す場合の動作について説明する。まず、サーバ２は、情報処理装置１からアクセスされ、ハードディスク３に記憶されているあるデータの読み出しが要求されると、ハードディスク３の記憶領域をサーチし、要求されたデータを探し出す。これにより、ハードディスク３は、要求されたデータを読み出し、ケーブル５を介してサーバ２へ伝送する。この際、データは、図１６に示すデータ・フォーマットに従って構成された通信データに組み込まれ、上記高速プロトコルでハードディスク３からサーバ２へ４バイト（３２ビット）ずつ伝送されるものとする。通信データは、図１６に示すように、ヘッダと、データと、演算結果ＣＲＣ３２と、演算結果ＣＲＣ１６とから構成されている。ここで、演算結果ＣＲＣ３２とは、伝送されるデータを３２ビットずつのビット列に分割し、データ通信における誤り検出方式の１つである巡回冗長検査（ＣＲＣ：Cyclic Redundancy Check）方式により、式（１）に示す３２次の生成多項式を用いて誤り検出のための演算を行った結果をいう。同様に、演算結果ＣＲＣ１６とは、伝送されるデータを１６ビットずつのビット列に分割し、ＣＲＣ方式により、式（２）に示す１６次の生成多項式を用いて誤り検出のための演算を行った結果をいう。以下では、式（１）に示す３２次の生成多項式を用いて誤り検出のために行う演算をＣＲＣ３２演算と呼び、式（２）に示す１６次の生成多項式を用いて誤り検出のために行う演算をＣＲＣ１６演算と呼ぶ。
【数１】
Ｇ（Ｘ）＝Ｘ^３２＋Ｘ^２６＋Ｘ^２３＋Ｘ^２２＋Ｘ^１６＋Ｘ^１２
＋Ｘ^１１＋Ｘ^８＋Ｘ^７＋Ｘ^５＋Ｘ^４＋Ｘ^２＋Ｘ^１＋１・・・（１）
【数２】
Ｇ（Ｘ）＝Ｘ^１６＋Ｘ^１２＋Ｘ^３＋Ｘ^１＋１・・・（２）
【０００４】
この通信データは、図１７に示すように、ヘッダ及びデータがｎ個（ｎは自然数）の１バイトずつのデータブロックＤＢ_０〜ＤＢ_ｎに分割され、演算結果ＣＲＣ３２が４個の１バイトずつの演算結果ブロックＣＲＣ３２_０〜ＣＲＣ３２_３に分割され、演算結果ＣＲＣ１６が２個の１バイトずつの演算結果ブロックＣＲＣ１６_０及びＣＲＣ１６_１に分割される。ＣＲＣ３２演算は、ヘッダ及びデータについて行われる。一方、ＣＲＣ１６演算は、ヘッダ、データ及び演算結果ＣＲＣ３２について行われる。すなわち、ＣＲＣ１６演算においては、演算結果ＣＲＣ３２もヘッダやデータと同様に見なされるのである。
【０００５】
次に、サーバ２は、ハードディスク３から通信データが伝送されると、通信データから上記高速プロトコル専用のヘッダ及び演算結果ＣＲＣ１６を削除したものを新たに通信データとして、ネットワーク４を介して情報処理装置１へ伝送する。
上記したように、この例の通信システムにおいては、ハードディスク３からサーバ２へ通信データを伝送する際にＣＲＣ３２演算を行って通信データに演算結果ブロックＣＲＣ３２_０〜ＣＲＣ３２_３を付加している。これにより、サーバ２から情報処理装置１へ通信データを伝送する際には、ＣＲＣ演算を行う必要がなく、短時間で通信データの伝送を行うことができる。
【０００６】
次に、上記したハードディスク３からサーバ２へ通信データを伝送する際に、ＣＲＣ演算を行う従来のＣＲＣ演算回路の構成及び動作について説明する。図１８は、従来のＣＲＣ演算回路の構成を示すブロック図である。この例のＣＲＣ演算回路は、データ入力部１１と、ラッチ１２〜１６と、セレクタ１７及び１８と、演算部１９及び２０と、データ出力部２１とから構成されている。
データ入力部１１は、ハードディスク３の所定の記憶領域から読み出される３２ビットずつの入力データＤ_０に対して波形整形などを施し、出力データＤ_１として後段の回路要素に入力するためのインターフェイスである。ラッチ１２及び１３は、各々３２ビットのフリップフロップからなり、データ処理のタイミングを調整するために設けられている。ラッチ１２は、データ入力部１１の出力データＤ_１を外部から供給されるクロック１個分だけ保持（ラッチ）し、出力データＤ_２として出力する。ラッチ１３は、ラッチ１２の出力データＤ_２をクロック１個分だけラッチし、出力データＤ_４として出力する。ラッチ１４は、３２ビットのフリップフロップからなり、演算部２０へのデータ入力のタイミングを調整するために、データ入力部１１の出力データＤ_１をクロック１個分だけラッチし、出力データＤ_２として出力する。
セレクタ１７は、ラッチ１４から出力される３２ビットの出力データＤ_２か、あるいはラッチ１５から出力される３２ビットの出力データＤ_５のいずれか一方を選択し、出力データＤ_３として出力する。
【０００７】
演算部１９は、データ入力部１１の出力データＤ_１についてラッチ１５の出力データＤ_５を用いてＣＲＣ３２演算を行う。演算部２０は、セレクタ１７の出力データＤ_３についてラッチ１６の出力データＤ_６を用いてＣＲＣ１６演算を行う。ラッチ１５は、３２ビットのフリップフロップからなり、演算部１９から出力される３２ビットの演算結果をクロック１個分だけラッチし、出力データＤ_５として出力する。ラッチ１６は、１６ビットのフリップフロップからなり、演算部２０から出力される１６ビットの演算結果をクロック１個分だけラッチし、出力データＤ_６として出力する。セレクタ１８は、ラッチ１３から出力される３２ビットの出力データＤ_４、ラッチ１５から出力される３２ビットの出力データＤ_５、あるいはラッチ１６から出力される１６ビットの出力データＤ_６のいずれかを選択し、出力データＤ_７として出力する。データ出力部２１は、セレクタ１８から出力される３２ビットの出力データＤ_７に対して波形整形などを施し、出力データＤ_８として後段の回路要素へ供給するためのインターフェイスである。
【０００８】
次に、演算部１９及び２０の詳細な構成について説明する。
この例の演算部１９は、以下に示すＣＲＣ３２演算と同様の演算結果ＣＲＣ３２を生成する。ここで、上記した入力データＤ_１を構成する３２ビットのビット列ｄ_３１,ｄ_３０，…，ｄ_１，ｄ_０を数値とみなし、式（３）に示す多項式Ｐ(Ｘ)で表す。
【数３】
Ｐ（Ｘ）＝ｄ_３１Ｘ^３１＋ｄ_３０Ｘ^３０＋…＋ｄ_１Ｘ＋ｄ_０・・・（３）
式（３）において、「＋」は、剰余２（Modulo ２）の加算を表す。「＋」の意味については、上記した式（１）及び（２）並びに以下に示す式においても同様である。また、剰余２とは、２進数値０と１とで巡回して桁上げ及び桁下げがない演算をいい、式（４）〜式（１１）に示すように定義される。
０＋０＝０・・・（４）
０＋１＝１・・・（５）
１＋０＝１・・・（６）
１＋１＝０・・・（７）
０−０＝０・・・（８）
０−１＝１・・・（９）
１−０＝１・・・（１０）
１−１＝０・・・（１１）
すなわち、剰余２の演算は、論理回路における排他的論理和演算と同じ結果となる。
【０００９】
そして、この入力データＰ（Ｘ）に式（１）に示す３２次の生成多項式Ｇ（Ｘ）の最高次の項Ｘ^３２を乗算した結果を式（１２）に示すＱ（Ｘ）とする。次に、Ｑ（Ｘ）を生成多項式Ｇ（Ｘ）で除算し、その剰余を式（１３）に示すＲ（Ｘ）とする。式（１３）において、ｃ_３１,ｃ_３０，…，ｃ_１，ｃ_０は０又は１である。
【数４】
Ｑ（Ｘ）＝ｄ_３１Ｘ^６３＋ｄ_３０Ｘ^６２＋…＋ｄ_１Ｘ^３３＋ｄ_０Ｘ^３２・・・（１２）
【数５】
Ｒ（Ｘ）＝ｃ_３１Ｘ^３１＋ｃ_３０Ｘ^３０＋…＋ｃ_１Ｘ＋ｃ_０・・・（１３）
この剰余Ｒ（Ｘ）を構成するｃ_３１,ｃ_３０，…，ｃ_１，ｃ_０が演算結果ＣＲＣ３２のサイクリック・チェック・ビットであり、ＣＲＣ符号と呼ばれる。さらに、次に入力される入力データＰ'（Ｘ）に今回得られたＣＲＣ符号を乗算して新たなＱ（Ｘ）とする。この新たなＱ（Ｘ）を生成多項式Ｇ（Ｘ）で除算すると、新たなＣＲＣ符号が得られる。以上説明した処理をすべての入力データＰ（Ｘ）に繰り返し（巡回）行うと、演算結果ＣＲＣ３２が得られる。
以上説明したように、ＣＲＣ３２演算においては、Ｑ（Ｘ）を生成多項式Ｇ（Ｘ）で除算する必要がある。しかし、この除算をハードウェアにより単純に実現しようとすると、高速な処理ができないことや回路規模が大きくなることなどから、一般には、図１９に示す演算部１９により実現する。演算部１９は、イクスクルーシブオアゲート（ＥＯＲ）２３_１〜２３_１４と、ディレイ・フリップフロップ（ＦＦ）２４_１〜２４_３２とから構成されている。なお、この構成については、公知であるので、その説明を省略する。図１９に示す演算部１９に３２ビットの入力データＰ（Ｘ）と同じ３２ビット分のデータをシフトするためのクロックを供給した場合の各ＦＦ２４_３２〜２４_１の出力データＣ３１〜Ｃ００がＣＲＣ３２演算の剰余ｃ_３１,ｃ_３０，…，ｃ_１，ｃ_０を表している。ここで、図２０及び図２１に出力データＣ３１〜Ｃ００の演算式を示す。図２０及び図２１において、Ｒ３１〜Ｒ００はＦＦ２４_３２〜ＦＦ２４_１の初期値であり、Ｄ３１〜Ｄ００は上記した入力データＰ（Ｘ）を構成するビット列ｄ_３１,ｄ_３０，…，ｄ_１，ｄ_０に対応しており、「・」は排他的論理和演算を意味している。
【００１０】
次に、図２２は、演算部２０の構成を示すブロック図である。この例の演算部２０は、ＥＯＲ２６_１〜２６_４と、ＦＦ２７_１〜２７_１６とから構成されている。なお、この構成については、公知であるので、その説明を省略する。この例の演算部２０は、ＣＲＣ１６演算と同様の演算結果ＣＲＣ１６を生成する。なお、ＣＲＣ１６演算の詳細については、生成多項式が異なる点を除けば上記したＣＲＣ３２演算と略同様であるので、その説明を省略する。
図２３に示す演算部２０に３２ビットの入力データＰ（Ｘ）と同じ３２ビット分のデータをシフトするためにクロックを供給した場合の各ＦＦ２７_１６〜２７_１の出力データＣ１５〜Ｃ００がＣＲＣ１６演算の剰余を表している。ここで、図２３に出力データＣ１５〜Ｃ００の演算式を示す。図２３において、Ｒ１５〜Ｒ００はＦＦ２７_１６〜ＦＦ２７_１の初期値であり、Ｄ３１〜Ｄ００は上記した入力データＰ（Ｘ）を構成するビット列ｄ_３１,ｄ_３０，…，ｄ_１，ｄ_０に対応しており、「・」は排他的論理和演算を意味している。
【００１１】
次に、上記構成のＣＲＣ演算回路の動作について、図２４に示すタイミング・チャートを参照して説明する。まず、説明を簡単にするために、入力データＤ_０は、図２４に示すように、バイトデータＢＤ_０〜ＢＤ_３からなるものとする。バイトデータＢＤ_０は各１バイトのデータブロックＤＢ_０〜ＤＢ_３からなり、バイトデータＢＤ_１は各１バイトのデータブロックＤＢ_４〜ＤＢ_７からなる。また、バイトデータＢＤ_２は各１バイトのデータブロックＤＢ_８〜ＤＢ_１１からなり、バイトデータＢＤ_３は各１バイトのデータブロックＤＢ_１２及びＤＢ_１３からなる。
まず、入力データＤ_０が、図２４（１）に示すように、第１の周期＃１から図示せぬクロックに同期して外部から順次ＣＲＣ演算回路に供給されると、データ入力部１１は、入力データＤ_０に対して波形整形など施し、出力データＤ_１としてラッチ１２及び１４並びに演算部１９へ順次供給する。ラッチ１２及び１４は、データ入力部１１の出力データＤ_１を外部から供給されるクロック１個分だけラッチし、図２４（３）に示すように、第２の周期＃２から出力データＤ_２として順次出力する。
【００１２】
一方、演算部１９は、第１の周期＃１において、データ入力部１１の出力データＤ_１、今の場合、バイトデータＢＤ_０について、ラッチ１５の出力データＤ_５、今の場合、ラッチ１５の初期値を用いてＣＲＣ３２演算を行い、演算結果ＣＲ_００を生成する。なお、ラッチ１５には、初期値として、「０」が予め設定されている。これにより、ラッチ１５は、演算部１９から出力される演算結果ＣＲ_{０ ０}をクロック１個分だけラッチし、図２４（２）に示すように、第２の周期＃２に出力データＤ_５として出力する。次に、演算部１９は、第２の周期＃２において、データ入力部１１の出力データＤ_１、今の場合、バイトデータＢＤ_１について、ラッチ１５の出力データＤ_５、今の場合、演算結果ＣＲ_００を用いてＣＲＣ３２演算を行い、演算結果ＣＲ_０１を生成する。これにより、ラッチ１５は、演算結果ＣＲ_０１をクロック１個分だけラッチし、図２４（２）に示すように、第３の周期＃３に出力データＤ_５として出力する。
【００１３】
同様に、演算部１９は、第３の周期＃３において、データ入力部１１の出力データＤ_１、今の場合、バイトデータＢＤ_２について、ラッチ１５の出力データＤ_５、今の場合、演算結果ＣＲ_０１を用いてＣＲＣ３２演算を行い、演算結果ＣＲ_０２を生成する。これにより、ラッチ１５は、演算結果ＣＲ_０２をクロック１個分だけラッチし、図２４（２）に示すように、第４の周期＃４に出力データＤ_５として出力する。次に、演算部１９は、第４の周期＃４において、データ入力部１１の出力データＤ_１、今の場合、バイトデータＢＤ_３について、ラッチ１５の出力データＤ_５、今の場合、演算結果ＣＲ_０２を用いてＣＲＣ３２演算を行い、演算結果ＣＲ_０３を生成する。これにより、ラッチ１５は、演算結果ＣＲ_０３をクロック１個分だけラッチし、図２４（２）に示すように、第５の周期＃５に出力データＤ_５として出力する。この演算結果ＣＲ_０３が演算結果ＣＲＣ３２である。この演算結果ＣＲＣ３２は、上記したように、４個の演算結果ブロックＣＲＣ３２_０〜ＣＲＣ３２_３から構成されている。
【００１４】
これにより、セレクタ１７は、図２４（４）に示すように、第２〜第４の周期＃２〜＃４においては、ラッチ１４から出力される３２ビットの出力データＤ_２、今の場合、バイトデータＢＤ_０〜ＢＤ_２を選択して出力データＤ_３として出力する。また、セレクタ１７は、図２４（４）に示すように、第５の周期＃５においては、バイトデータＢＤ_３を構成するデータブロックＤＢ_１２及びＤＢ_１３と、演算結果ＣＲＣ３２を構成する演算結果ブロックＣＲＣ３２_０及びＣＲＣ３２_１とから新たなバイトデータＢＤ'_３を生成して出力データＤ_３として出力する。さらに、セレクタ１７は、図２４（４）に示すように、第６の周期＃６においては、演算結果ＣＲＣ３２を構成する演算結果ブロックＣＲＣ３２_２及びＣＲＣ３２_３を新たなバイトデータＢＤ_４とし、出力データＤ_３として出力する。
【００１５】
したがって、演算部２０は、第２の周期＃２において、セレクタ１７の出力データＤ_３、今の場合、バイトデータＢＤ_０について、ラッチ１６の出力データＤ_６、今の場合、ラッチ１６の初期値を用いてＣＲＣ１６演算を行い、演算結果ＣＲ_１０を生成する。なお、ラッチ１６には、初期値として、「０」が予め設定されている。これにより、ラッチ１６は、演算部２０から出力される演算結果ＣＲ_１０をクロック１個分だけラッチし、図２４（５）に示すように、第３の周期＃３に出力データＤ_６として出力する。次に、演算部２０は、第３の周期＃３において、セレクタ１７の出力データＤ_３、今の場合、バイトデータＢＤ_１について、ラッチ１６の出力データＤ_６、今の場合、演算結果ＣＲ_１０を用いてＣＲＣ１６演算を行い、演算結果ＣＲ_１１を生成する。これにより、ラッチ１６は、演算結果ＣＲ_１１をクロック１個分だけラッチし、図２４（５）に示すように、第４の周期＃４に出力データＤ_６として出力する。
【００１６】
同様に、演算部２０は、第４の周期＃４において、セレクタ１７の出力データＤ_３、今の場合、バイトデータＢＤ_２について、ラッチ１６の出力データＤ_６、今の場合、演算結果ＣＲ_１１を用いてＣＲＣ１６演算を行い、演算結果ＣＲ_１２を生成する。これにより、ラッチ１６は、演算結果ＣＲ_１２をクロック１個分だけラッチし、図２４（５）に示すように、第５の周期＃５に出力データＤ_６として出力する。次に、演算部２０は、第５の周期＃５において、セレクタ１７の出力データＤ_３、今の場合、バイトデータＢＤ'_３、すなわち、データブロックＤＢ_１２及びＤＢ_１３並びに演算結果ブロックＣＲＣ３２_０及びＣＲＣ３２_１について、ラッチ１６の出力データＤ_６、今の場合、演算結果ＣＲ_１２を用いてＣＲＣ１６演算を行い、演算結果ＣＲ_１３を生成する。これにより、ラッチ１６は、演算結果ＣＲ_１３をクロック１個分だけラッチし、図２４（５）に示すように、第６の周期＃６に出力データＤ_６として出力する。次に、演算部２０は、第６の周期＃６において、セレクタ１７の出力データＤ_３、今の場合、バイトデータＢＤ_４、すなわち、演算結果ブロックＣＲＣ３２_２及びＣＲＣ３２_３について、ラッチ１６の出力データＤ_６、今の場合、演算結果ＣＲ_１３を用いてＣＲＣ１６演算を行い、演算結果ＣＲ_１４を生成する。これにより、ラッチ１６は、演算結果ＣＲ_１４をクロック１個分だけラッチし、図２４（５）に示すように、第７の周期＃７に出力データＤ_６として出力する。この演算結果ＣＲ_１４が演算結果ＣＲＣ１６である。この演算結果ＣＲＣ１６は、上記したように、２個の演算結果ブロックＣＲＣ１６_０及びＣＲＣ１６_１から構成されている。
【００１７】
これにより、セレクタ１８は、第３〜第５の周期＃３〜＃５においては、ラッチ１３から出力される３２ビットの出力データＤ_２、今の場合、バイトデータＢＤ_０〜ＢＤ_２を選択して出力データＤ_７として出力する。また、セレクタ１８は、第６の周期＃６においては、データブロックＤＢ_１２及びＤＢ_１３並びに演算結果ブロックＣＲＣ３２_０及びＣＲＣ３２_１とからなるバイトデータＢＤ'_３を出力データＤ_７として出力する。さらに、セレクタ１８は、第７の周期＃７においては、演算結果ＣＲＣ３２を構成する演算結果ブロックＣＲＣ３２_２及びＣＲＣ３２_３と、演算結果ＣＲＣ１６を構成する演算結果ブロックＣＲＣ１６_０及びＣＲＣ１６_１とから新たなバイトデータＢＤ'_４を生成して出力データＤ_７として出力する。したがって、データ出力部２１は、図２４（６）に示すように、セレクタ１８から出力される３２ビットの出力データＤ_７に対して波形整形など施し、出力データＤ_８として後段の回路要素へ供給する。
【００１８】
【発明が解決しようとする課題】
ところで、データ通信においては、データを正確に相手方に伝送するためには、データ伝送の最初から最後まで（パケット通信においては１パケット間）、データを連続して伝送しなければならない。このため、上記した従来のＣＲＣ演算回路においては、図２４に示すように、伝送すべきデータとＣＲＣ演算結果とが途切れなく伝送されるように、伝送されるべきデータの最後にＣＲＣ演算結果を付加している。
また、上記した従来のＣＲＣ演算回路においては、ＣＲＣ１６演算をする際にはＣＲＣ３２演算の演算結果ＣＲＣ３２を用いているため、データ入力部１１の出力データＤ_１の最後に演算結果ＣＲＣ３２を付加して演算部２０に供給する必要がある。
【００１９】
ところが、図２４（１）に示すように、３２ビットずつ供給されるデータ入力部１１の出力データＤ_１の最後が２バイトのバイトデータＢＤ_３である場合には、以下に示す不都合が発生する。
すなわち、演算結果ＣＲＣ３２は、各１バイトで合計４個の演算結果ブロックＣＲＣ３２_０〜ＣＲＣ３２_３から構成されているので、前半の演算結果ブロックＣＲＣ３２_１及びＣＲＣ３２_２については、図２４（４）に示すように、データブロックＢＤ_１２及びＢＤ_１３に付加してバイトデータＢＤ'_３として第５の周期＃５に演算部２０へ伝送することができる。一方、演算結果ＣＲＣ３２のうち、後半の演算結果ブロックＣＲＣ３２_２及びＣＲＣ３２_３については、図２４（４）に示すように、新たにバイトデータＢＤ_４を構成し、第６の周期＃６に演算部２０へ伝送しなければならない。つまり、この場合、本来のＣＲＣ１６演算に直接関わらないデータ伝送のためだけに１クロック分だけ余計に時間がかかることになる。このため、ラッチ１４は、この１クロック分だけ余計に時間がかかるデータ伝送と、演算部２０におけるＣＲＣ１６演算とのタイミングを調整するために、データ入力部１１の出力データＤ_１をクロック１個分だけラッチしているのである。
さらに、ＣＲＣ演算を行うためには、少なくともクロック１個分の時間は必要であり、そのために、演算部１９及び２０の各後段にはラッチ１５及び１６が設けられている。
したがって、データ入力部１１に入力データＤ_０が入力されてからデータ出力部２１から出力データＤ_８が出力されるまでにクロック２個分の遅延が生じてしまう。そこで、上記した従来のＣＲＣ演算回路においては、データ入力部１１とセレクタ１８との間に、ラッチ１４に対応してラッチ１２を、ラッチ１５及び１６に対応してラッチ１３を設けているのである。
これにより、上記した従来のＣＲＣ演算回路は、近年のＣＰＵ（中央処理装置）の動作速度の高速化に伴うデータ通信における信号処理の高速化への要求に十分に応えることができないという問題があった。
以上説明した不都合は、ＣＲＣ演算を複数回行ってデータ伝送を行うデータ通信において同様に発生するものである。そして、データ伝送速度を高速化したり、バス幅を広げたりすることだけでは上記データ通信における信号処理の高速化への要求には十分に対応できず、信号処理回路内部における処理速度の高速化が必要不可欠である。
【００２０】
この発明は、上述の事情に鑑みてなされたもので、高速に行うことができる巡回冗長検査演算方法及び巡回冗長検査演算回路を提供することを目的としている。
【００２１】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、伝送すべきデータについて複数個の生成多項式により誤り検出のための演算を行い、上記データに各演算結果を付加して伝送する通信システムに用いられる巡回冗長検査演算方法に係り、上記データの所定ビット数ごとに第１の生成多項式により演算を行う第１の演算処理と、上記データの所定ビット数ごとに上記第１の生成多項式と同一の又は異なる少なくとも１個の第２の生成多項式により演算を行う第２の演算処理と、上記データの所定ビット数と、上記第１の演算処理で得られた演算結果と、上記第２の演算処理の途中で得られる演算結果とについて、上記第２の生成多項式により演算を行う第３の演算処理とを有することを特徴としている。
【００２２】
また、請求項２記載の発明は、請求項１記載の巡回冗長検査演算方法に係り、上記第３の演算処理では、上記データの所定ビット数を下位ビットとし、上記第１の演算処理で得られた演算結果を上位ビットとして上記演算を行うことを特徴としている。
【００２３】
また、請求項３記載の発明は、伝送すべきデータについて複数個の生成多項式により誤り検出のための演算を行い、上記データに各演算結果を付加して伝送する通信システムに用いられる巡回冗長検査演算方法に係り、上記データの３２ビットごとに３２次の生成多項式により演算を行う第１の演算処理と、上記データの３２ビットごとに１６次の生成多項式により演算を行う第２の演算処理と、上記データの３２ビットと、上記第１の演算処理で得られた３２ビットの演算結果と、上記第２の演算処理の途中で得られる１６ビットの演算結果とについて、上記１６次の生成多項式により演算を行う第３の演算処理とを有することを特徴としている。
【００２４】
また、請求項４記載の発明は、請求項３記載の巡回冗長検査演算方法に係り、上記第３の演算処理では、上記データの３２ビットを下位ビットとし、上記第１の演算処理で得られた上記３２ビットの演算結果を上位ビットとする６４ビットごとに上記演算を行うことを特徴としている。
【００２５】
また、請求項５記載の発明は、伝送すべきデータについて複数個の生成多項式により誤り検出のための演算を行い、上記データに各演算結果を付加して伝送する通信システムに用いられる巡回冗長検査演算方法に係り、上記データの所定ビット数ごとに上記生成多項式により演算を行う第１の演算処理と、上記データの所定ビット数ごとに上記生成多項式により演算を行う第２の演算処理と、上記データの所定ビット数と、上記第１の演算処理で得られた演算結果と、上記第２の演算処理の途中で得られる演算結果とについて、上記生成多項式により演算を行う第３の演算処理と、上記データの所定ビット数ごとに上記生成多項式により演算を行う第４の演算処理と、上記データの所定ビット数と、上記第１の演算処理で得られた演算結果と、上記第２の演算処理の途中で得られる演算結果と、上記第４の演算処理の途中で得られる演算結果とについて上記生成多項式により演算を行う第５の演算処理とを有することを特徴としている。
【００２６】
また、請求項６記載の発明は、請求項５記載の巡回冗長検査演算方法に係り、上記第３の演算処理では、上記データの３２ビットを下位ビットとし、上記第１の演算処理で得られた演算結果を上位ビットとする４８ビットごとに上記演算を行い、上記第５の演算処理では、上記データの３２ビットを下位ビットとし、上記第１の演算処理で得られた演算結果を中位ビットとし、上記第２の演算処理の途中で得られる演算結果を上位ビットとする６４ビットごとに上記演算を行うことを特徴としている。
【００２７】
また、請求項７記載の発明は、伝送すべきデータについて複数個の生成多項式により誤り検出のための演算を行い、上記データに各演算結果を付加して伝送する通信システムに用いられる巡回冗長検査演算回路に係り、上記データの所定ビット数ごとに第１の生成多項式により演算を行う第１の演算部と、上記データの所定ビット数ごとに上記第１の生成多項式と同一の又は異なる少なくとも１個の第２の生成多項式により演算を行う第２の演算部と、上記データの所定ビット数と、上記第１の演算部の演算で得られた演算結果と、上記第２の演算部の演算途中で得られる演算結果とについて、上記第２の生成多項式により演算を行う第３の演算部とを有することを特徴としている。
【００２８】
また、請求項８記載の発明は、請求項７記載の巡回冗長検査演算回路に係り、上記データの所定ビット数を下位ビットとし、上記第１の演算部の演算で得られた演算結果を上位ビットとして結合して上記第３の演算部に供給するデータ結合部を有することを特徴としている。
【００２９】
また、請求項９記載の発明は、伝送すべきデータについて複数個の生成多項式により誤り検出のための演算を行い、上記データに各演算結果を付加して伝送する通信システムに用いられる巡回冗長検査演算回路に係り、上記データの３２ビットごとに３２次の生成多項式により演算を行う第１の演算部と、上記データの３２ビットごとに１６次の生成多項式により演算を行う第２の演算部と、上記データの３２ビットと、上記第１の演算部の演算で得られた３２ビットの演算結果と、上記第２の演算部の演算途中で得られる１６ビットの演算結果とについて、上記１６次の生成多項式により演算を行う第３の演算部とを有することを特徴としている。
【００３０】
また、請求項１０記載の発明は、請求項９記載の巡回冗長検査演算回路に係り、上記データの３２ビットを下位ビットとし、上記第１の演算部の演算で得られた上記３２ビットの演算結果を上位ビットとして結合して上記第３の演算部に供給するデータ結合部を有することを特徴としている。
【００３１】
また、請求項１１記載の発明は、伝送すべきデータについて複数個の生成多項式により誤り検出のための演算を行い、上記データに各演算結果を付加して伝送する通信システムに用いられる巡回冗長検査演算回路に係り、上記データの所定ビット数ごとに上記生成多項式により演算を行う第１の演算部と、上記データの所定ビット数ごとに上記生成多項式により演算を行う第２の演算部と、上記データの所定ビット数と、上記第１の演算部の演算で得られた演算結果と、上記第２の演算部の演算途中で得られる演算結果とについて、上記生成多項式により演算を行う第３の演算部と、上記データの所定ビット数ごとに上記生成多項式により演算を行う第４の演算部と、上記データの所定ビット数と、上記第１の演算部の演算で得られた演算結果と、上記第２の演算部の演算途中で得られる演算結果と、上記第４の演算部の演算途中で得られる演算結果とについて上記生成多項式により演算を行う第５の演算部とを有することを特徴としている。
【００３２】
また、請求項１２記載の発明は、請求項１１記載の巡回冗長検査演算回路に係り、上記データの３２ビットを下位ビットとし、上記第１の演算部の演算で得られた演算結果を上位ビットとして結合して上記第３の演算部に供給する第１のデータ結合部と、上記データの３２ビットを下位ビットとし、上記第１の演算部の演算で得られた演算結果を中位ビットとし、上記第２の演算部の演算途中で得られる演算結果を上位ビットとして結合して上記第５の演算部に供給する第２のデータ結合部とを有することを特徴としている。
【００３３】
【作用】
この発明の構成によれば、巡回冗長検査演算を高速に行うことができる。
【００３４】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。
Ａ．第１の実施例
まず、この発明の第１の実施例について説明する。
図１は、この発明の第１の実施例であるＣＲＣ演算回路の構成を示すブロック図である。
この例のＣＲＣ演算回路は、データ入力部３１と、ラッチ３２〜３４と、データ結合部３５と、演算部３６〜３８と、セレクタ３９及び４０と、データ出力部４１とから構成されている。
【００３５】
データ入力部３１は、３２ビットずつの入力データＤ_０に対して波形整形などを施し、出力データＤ_１として後段の回路要素に入力するためのインターフェイスである。ラッチ３２は、３２ビットのフリップフロップからなり、データ処理のタイミングを調整するために設けられている。ラッチ３２は、データ入力部３１の出力データＤ_１を外部から供給されるクロック１個分だけラッチし、出力データＤ_７として出力する。データ結合部３５は、データ入力部３１の出力データＤ_１と、ラッチ３３の出力データＤ_８とを結合し、図２に示すように、データ入力部３１の出力データＤ_１を下位３２ビットとし、ラッチ３３の出力データＤ_８を上位３２ビットとする出力データＤ_２を生成して出力する。演算部３６は、データ入力部３１の出力データＤ_１について、ラッチ３３の出力データＤ_８を用いてＣＲＣ３２演算を行い、３２ビットの演算結果を出力データＤ_３として出力する。演算部３７は、データ入力部３１の出力データＤ_１について、ラッチ３４の出力データＤ_９を用いてＣＲＣ１６演算を行い、１６ビットの演算結果を出力データＤ_４として出力する。演算部３８は、データ結合部３５の出力データＤ_２について、ラッチ３４の出力データＤ_９を用いてＣＲＣ１６演算を行い、１６ビットの演算結果を出力データＤ_５として出力する。
【００３６】
セレクタ３９は、演算部３７の出力データＤ_４か、あるいは演算部３８の出力データＤ_５のいずれか一方を選択して出力データＤ_６として出力する。ラッチ３３は、３２ビットのフリップフロップからなり、演算部３６の出力データＤ_３をクロック１個分だけラッチし、出力データＤ_８として出力する。ラッチ３４は、１６ビットのフリップフロップからなり、セレクタ３９の出力データＤ_６をクロック１個分だけラッチし、出力データＤ_９として出力する。セレクタ４０は、ラッチ３２の出力データＤ_７、ラッチ３３の出力データＤ_８、あるいはラッチ３４の出力データＤ_９のいずれかを選択して出力データＤ_１０として出力する。データ出力部４１は、セレクタ４０の出力データＤ_１０に対して波形整形などを施し、出力データＤ_１１として後段の回路要素へ供給するためのインターフェイスである。
【００３７】
なお、演算部３６は、その構成が図２０及び図２１に示す演算式を回路化したものである。また、演算部３７は、その構成が図２３に示す演算式を回路化したものである。また、演算部３８は、その構成が図３に示す演算式を回路化したものである。図３において、Ｚ１５〜Ｚ００はＦＦ２７_１６〜ＦＦ２７_１の初期値であり、Ｒ３１〜Ｒ００はラッチ３３の出力データＤ_８の各ビットである。また、Ｄ３１〜Ｄ００は上記した入力データの各ビットに対応しており、「・」は排他的論理和演算を意味している。
【００３８】
図３に示す演算式は、以下に示す手順で生成される。上記したように、演算部３８には、図２に示す６４ビットのデータが入力される。このため、まず、データ幅６４ビットの入力データについてＣＲＣ１６演算を行う必要がある。この場合の演算結果ＣＲＣ１６は、図２２に示す演算部において、６４ビット分のデータをシフトするためのクロックを供給した場合の各ＦＦ２７_１６〜２７_１の出力データＣ１５〜Ｃ００に相当する。そこで、図４に演算部３８に６４ビットの入力データと同じ６４ビット分のデータをシフトするためのクロックを供給した場合の各ＦＦ２７_１６〜２７_１の出力データＣ１５〜Ｃ００の演算式を示す。図４において、Ｒ１５〜Ｒ００はＦＦ２７_１６〜ＦＦ２７_１の初期値であり、Ｄ６３〜Ｄ００は上記した入力データの各ビットに対応しており、「・」は排他的論理和演算を意味している。次に、図２に示すように、データ結合部３５の出力データＤ_２のうち、上位３２ビットはラッチ３３の出力データＤ_８、すなわち、演算部３６の演算結果ＣＲＣ３２である。したがって、図４に示す各演算式のＤ６３〜Ｄ３２に図２０及び図２１に示す演算式Ｃ３１〜Ｃ００を代入する。この場合、図４に示すＲ１５〜Ｒ００と、図２０及び図２１に示すＲ３１〜Ｒ００とを区別するために、前者をＺ１５〜Ｚ００で表す。そして、得られた各演算式を剰余２に基づいて整理すると、図３に示す演算式が得られる。
【００３９】
次に、上記構成のＣＲＣ演算回路の動作について、図５に示すタイミング・チャートを参照して説明する。まず、説明を簡単にするために、入力データＤ_０は、図５に示すように、バイトデータＢＤ_０〜ＢＤ_３からなるものとする。バイトデータＢＤ_０は各１バイトのデータブロックＤＢ_０〜ＤＢ_３からなり、バイトデータＢＤ_１は各１バイトのデータブロックＤＢ_４〜ＤＢ_７からなる。また、バイトデータＢＤ_２は各１バイトのデータブロックＤＢ_８〜ＤＢ_１１からなり、バイトデータＢＤ_３は各１バイトのデータブロックＤＢ_１２及びＤＢ_１３からなる。まず、入力データＤ_０が、図５（１）に示すように、第１の周期＃１から図示せぬクロックに同期して外部から順次ＣＲＣ演算回路に供給されると、データ入力部３１は、入力データＤ_０に対して波形整形など施し、出力データＤ_１としてラッチ３２、データ結合部３５並びに演算部３６及び３７へ順次供給する。
【００４０】
これにより、ラッチ３２は、データ入力部３１の出力データＤ_１を外部から供給されるクロック１個分だけラッチし、第２の周期＃２から出力データＤ_７として順次出力する。
また、演算部３６は、第１の周期＃１において、データ入力部３１の出力データＤ_１、今の場合、バイトデータＢＤ_０について、ラッチ３３の出力データＤ_８、今の場合、ラッチ３３の初期値を用いてＣＲＣ３２演算を行い、演算結果ＣＲ_００を生成し、出力データＤ_３として出力する。なお、ラッチ３３には、初期値として、「０」が予め設定されている。したがって、ラッチ３３は、演算部３６の出力データＤ_３、今の場合、演算結果ＣＲ_００をクロック１個分だけラッチし、図５（２）に示すように、第２の周期＃２に出力データＤ_８として出力する。次に、演算部３６は、第２の周期＃２において、データ入力部３１の出力データＤ_１、今の場合、バイトデータＢＤ_１について、ラッチ３３の出力データＤ_８、今の場合、演算結果ＣＲ_００を用いてＣＲＣ３２演算を行い、演算結果ＣＲ_０１を生成し、出力データＤ_３として出力する。したがって、ラッチ３３は、演算部３６の出力データＤ_３、今の場合、演算結果ＣＲ_０１をクロック１個分だけラッチし、図５（２）に示すように、第３の周期＃３に出力データＤ_８として出力する。
【００４１】
同様に、演算部３６は、第３の周期＃３において、データ入力部３１の出力データＤ_１、今の場合、バイトデータＢＤ_２について、ラッチ３３の出力データＤ_８、今の場合、演算結果ＣＲ_０１を用いてＣＲＣ３２演算を行い、演算結果ＣＲ_０２を生成し、出力データＤ_３として出力する。したがって、ラッチ３３は、演算部３６の出力データＤ_２、今の場合、演算結果ＣＲ_０２をクロック１個分だけラッチし、図５（２）に示すように、第４の周期＃４に出力データＤ_８として出力する。次に、演算部３６は、第４の周期＃４において、データ入力部３１の出力データＤ_１、今の場合、バイトデータＢＤ_３について、ラッチ３３の出力データＤ_８、今の場合、演算結果ＣＲ_０２を用いてＣＲＣ３２演算を行い、演算結果ＣＲ_０３を生成し、出力データＤ_３として出力する。したがって、ラッチ３３は、演算部３６の出力データＤ_３、今の場合、演算結果ＣＲ_０３をクロック１個分だけラッチし、図５（２）に示すように、第５の周期＃５に出力データＤ_８として出力する。この演算結果ＣＲ_０３が演算結果ＣＲＣ３２である。この演算結果ＣＲＣ３２は、上記したように、４個の演算結果ブロックＣＲＣ３２_０〜ＣＲＣ３２_３から構成されている。
【００４２】
一方、演算部３７は、第１の周期＃１において、データ入力部３１の出力データＤ_１、今の場合、バイトデータＢＤ_０について、ラッチ３４の出力データＤ_９、今の場合、ラッチ３４の初期値を用いてＣＲＣ１６演算を行い、演算結果ＣＲ_１０を生成し、図５（３）に示すように、出力データＤ_４として出力する。なお、ラッチ３４には、初期値として、「０」が予め設定されている。これにより、セレクタ３９は、第１の周期＃１において、演算部３７の出力データＤ_４、今の場合、演算結果ＣＲ_１０を選択して出力データＤ_６として出力する。したがって、ラッチ３４は、セレクタ３９の出力データＤ_６、今の場合、演算結果ＣＲ_１０をクロック１個分だけラッチし、図５（５）に示すように、第２の周期＃２に出力データＤ_９として出力する。次に、演算部３７は、第２の周期＃２において、データ入力部３１の出力データＤ_１、今の場合、バイトデータＢＤ_１について、ラッチ３４の出力データＤ_９、今の場合、演算結果ＣＲ_１０を用いてＣＲＣ１６演算を行い、演算結果ＣＲ_１１を生成し、図５（３）に示すように、出力データＤ_４として出力する。これにより、セレクタ３９は、第２の周期＃２において、演算部３７の出力データＤ_４、今の場合、演算結果ＣＲ_１１を選択して出力データＤ_６として出力する。したがって、ラッチ３４は、セレクタ３９の出力データＤ_６、今の場合、演算結果ＣＲ_１１をクロック１個分だけラッチし、図５（５）に示すように、第３の周期＃３に出力データＤ_９として出力する。
【００４３】
同様に、演算部３７は、第３の周期＃３において、データ入力部３１の出力データＤ_１、今の場合、バイトデータＢＤ_２について、ラッチ３４の出力データＤ_９、今の場合、演算結果ＣＲ_１１を用いてＣＲＣ１６演算を行い、演算結果ＣＲ_１２を生成し、図５（３）に示すように、出力データＤ_４として出力する。これにより、セレクタ３９は、第３の周期＃３において、演算部３７の出力データＤ_４、今の場合、演算結果ＣＲ_１２を選択して出力データＤ_６として出力する。したがって、ラッチ３４は、セレクタ３９の出力データＤ_６、今の場合、演算結果ＣＲ_１２をクロック１個分だけラッチし、図５（５）に示すように、第４の周期＃４に出力データＤ_９として出力する。
【００４４】
次に、第４の周期＃４に至ると、すなわち、入力データＤ_０を構成する最後のデータであるバイトデータＢＤ_３が検出されると、以下に示す処理が行われる。まず、データ結合部３５は、データ入力部３１の出力データＤ_１、今の場合、バイトデータＢＤ_３と、ラッチ３３の出力データＤ_８、今の場合、演算結果ＣＲ_０２とを結合し、図２に示すように、データ入力部３１の出力データＤ_１を下位３２ビットとし、ラッチ３３の出力データＤ_８を上位３２ビットとする合計６４ビットの出力データＤ_２を生成して出力する。これにより、演算部３８は、この６４ビットの出力データＤ_２について、ラッチ３４の出力データＤ_９、今の場合、演算結果ＣＲ_１２を用いてＣＲＣ１６演算を行い、演算結果ＣＲ_１３を生成し、図５（４）に示すように、出力データＤ_５として出力する。この演算結果ＣＲ_１３が演算結果ＣＲＣ１６である。この演算結果ＣＲＣ１６は、上記したように、２個の演算結果ブロックＣＲＣ１６_０及びＣＲＣ１６_１から構成されている。これにより、セレクタ３９は、第４の周期＃４において、今度は演算部３８の出力データＤ_５、今の場合、演算結果ＣＲ_１３を選択して出力データＤ_６として出力する。したがって、ラッチ３４は、セレクタ３９の出力データＤ_６、今の場合、演算結果ＣＲ_１３をクロック１個分だけラッチし、図５（５）に示すように、第５の周期＃５に出力データＤ_９として出力する。
【００４５】
これにより、セレクタ４０は、第２〜第４の周期＃２〜＃４においては、ラッチ３２から出力される３２ビットの出力データＤ_７、今の場合、バイトデータＢＤ_０〜ＢＤ_２を選択して出力データＤ_１０として出力する。また、セレクタ４０は、第５の周期＃５においては、ラッチ３２の出力データＤ_７、今の場合、データブロックＤＢ_１２及びＤＢ_１３と、ラッチ３３の出力データＤ_８、今の場合、演算結果ブロックＣＲＣ３２_０及びＣＲＣ３２_１とを新たなバイトデータＢＤ'_３に結合し、出力データＤ_１０として出力する。さらに、セレクタ４０は、第６周期＃６においては、ラッチ３３の出力データＤ_８、今の場合、演算結果ＣＲＣ３２を構成する演算結果ブロックＣＲＣ３２_２及びＣＲＣ３２_３と、ラッチ３４の出力データＤ_９、今の場合、演算結果ＣＲＣ１６を構成する演算結果ブロックＣＲＣ１６_０及びＣＲＣ１６_１とを新たなバイトデータＢＤ_４に結合し、出力データＤ_１０として出力する。したがって、データ出力部４１は、図５（６）に示すように、セレクタ４０から出力される３２ビットの出力データＤ_１０に対して波形整形など施し、出力データＤ_１１として後段の回路要素へ供給する。
【００４６】
このように、この例の構成によれば、データ結合部３５により、出力データＤ_１の最後のデータであるバイトデータＢＤ_３と、演算部３６において最終的な演算結果ＣＲＣ３２が得られる１個前の演算結果ＣＲ_１２とを結合して６４ビットの出力データＤ_２を生成している。この６４ビットの出力データＤ_２について演算部３８において、ＣＲＣ１６演算を行うことにより、演算結果ＣＲＣ１６を得ている。これにより、演算結果ＣＲＣ３２及びＣＲＣ１６を同時に得ることができる。
したがって、この例の構成によれば、従来のように、ＣＲＣ３２演算の演算結果ＣＲＣ３２を求めた後にＣＲＣ１６演算をする場合に比べて、データ入力部３１に入力データＤ_０が入力されてからデータ出力部４１から出力データＤ_１１が出力されるまでの遅延はクロック１個分少なくなる。このため、この例の構成によれば、近年のＣＰＵの動作速度の高速化に伴うデータ通信における信号処理の高速化への要求に十分に応えることができる。
【００４７】
Ｂ．第２の実施例
次に、この発明の第２の実施例について説明する。まず、前提として、この例では、データは、図６に示すデータ・フォーマットに従って構成された通信データに組み込まれ、上記高速プロトコルで４バイト（３２ビット）ずつ伝送されるものとする。通信データは、図６に示すように、ヘッダと、データと、演算結果ＣＲＣ１６_１〜ＣＲＣ１６_３とから構成されている。この通信データは、図７に示すように、ヘッダ及びデータがｎ個（ｎは自然数）の１バイトずつのデータブロックＤＢ_０〜ＤＢ_ｎに分割され、演算結果ＣＲＣ１６_１が２個の１バイトずつの演算結果ブロックＣＲＣ１６_１０及びＣＲＣ１６_１１に分割されている。また、演算結果ＣＲＣ１６_２が２個の１バイトずつの演算結果ブロックＣＲＣ１６_２０及びＣＲＣ１６_２１に分割され、演算結果ＣＲＣ１６_３が２個の１バイトずつの演算結果ブロックＣＲＣ１６_３０及びＣＲＣ１６_３１に分割されている。そして、ＣＲＣ１６_１演算はヘッダ及びデータについて行われ、ＣＲＣ１６_２演算はヘッダ、データ及び演算結果ＣＲＣ１６_１について行われ、ＣＲＣ１６_３演算はヘッダ、データ並びに演算結果ＣＲＣ１６_１及びＣＲＣ１６_２について行われる。すなわち、ＣＲＣ１６_２演算においては、演算結果ＣＲＣ１６_１もヘッダやデータと同様に見なされ、ＣＲＣ１６_３演算においては、演算結果ＣＲＣ１６_１及びＣＲＣ１６_２もヘッダやデータと同様に見なされるのである。
【００４８】
図８は、この発明の第２の実施例であるＣＲＣ演算回路の構成を示すブロック図である。
この例のＣＲＣ演算回路は、データ入力部５１と、ラッチ５２〜５５と、データ結合部５６及び５７と、演算部５８〜６２と、セレクタ６３〜６５と、データ出力部６６とから構成されている。
データ入力部５１は、３２ビットずつの入力データＤ_０に対して波形整形などを施し、出力データＤ_１として後段の回路要素に入力するためのインターフェイスである。ラッチ５２は、３２ビットのフリップフロップからなり、データ処理のタイミングを調整するために設けられている。ラッチ５２は、データ入力部５１の出力データＤ_１を外部から供給されるクロック１個分だけラッチし、出力データＤ_１１として出力する。データ結合部５６は、データ入力部５１の出力データＤ_１と、ラッチ５３の出力データＤ_１２とを結合し、図９に示すように、データ入力部５１の出力データＤ_１を下位３２ビットとし、ラッチ５３の出力データＤ_１２を上位１６ビットとする出力データＤ_２を生成して出力する。データ結合部５７は、データ入力部５１の出力データＤ_１と、ラッチ５３の出力データＤ_１２と、ラッチ５４の出力データＤ_１３とを結合し、図１０に示すように、データ入力部５１の出力データＤ_１を下位３２ビットとし、ラッチ５３の出力データＤ_１２を中位１６ビットとし、ラッチ５４の出力データＤ_１３を下位１６ビットとする出力データＤ_３を生成して出力する。
【００４９】
演算部５８は、データ入力部５１の出力データＤ_１について、ラッチ５３の出力データＤ_１２を用いてＣＲＣ１６演算を行い、１６ビットの演算結果を出力データＤ_４として出力する。演算部５９は、データ入力部５１の出力データＤ_１について、ラッチ５４の出力データＤ_１３を用いてＣＲＣ１６演算を行い、１６ビットの演算結果を出力データＤ_５として出力する。演算部６０は、データ結合部５６の出力データＤ_２について、ラッチ５４の出力データＤ_１３を用いてＣＲＣ１６演算を行い、１６ビットの演算結果を出力データＤ_６として出力する。演算部６１は、データ入力部５１の出力データＤ_１について、ラッチ５５の出力データＤ_１４を用いてＣＲＣ１６演算を行い、１６ビットの演算結果を出力データＤ_７として出力する。演算部６２は、データ結合部５７の出力データＤ_３について、ラッチ５５の出力データＤ_１４を用いてＣＲＣ１６演算を行い、１６ビットの演算結果を出力データＤ_８として出力する。
【００５０】
セレクタ６３は、演算部５９の出力データＤ_５か、あるいは演算部６０の出力データＤ_６のいずれか一方を選択して出力データＤ_９として出力する。セレクタ６４は、演算部６１の出力データＤ_７か、あるいは演算部６２の出力データＤ_８のいずれか一方を選択して出力データＤ_１０として出力する。ラッチ５３は、１６ビットのフリップフロップからなり、演算部５８の出力データＤ_４をクロック１個分だけラッチし、出力データＤ_１２として出力する。ラッチ５４は、１６ビットのフリップフロップからなり、セレクタ６３の出力データＤ_９をクロック１個分だけラッチし、出力データＤ_１３として出力する。ラッチ５５は、１６ビットのフリップフロップからなり、セレクタ６４の出力データＤ_１０をクロック１個分だけラッチし、出力データＤ_１４として出力する。セレクタ６５は、ラッチ５２の出力データＤ_１１、ラッチ５３の出力データＤ_１２、ラッチ５４の出力データＤ_１３、あるいはラッチ５５の出力データＤ_１４のいずれかを選択して出力データＤ_１５として出力する。データ出力部６６は、セレクタ６５の出力データＤ_１５に対して波形整形などを施し、出力データＤ_１６として後段の回路要素へ供給するためのインターフェイスである。
【００５１】
なお、演算部５８、５９及び６１は、その構成が図２３に示す演算式を回路化したものである。また、演算部６０は、その構成は図１１に示す演算式を回路化したものである。図１１において、Ｚ１５〜Ｚ００はＦＦ２７_１６〜ＦＦ２７_１の初期値であり、Ｒ３１〜Ｒ００はラッチ５３の出力データＤ_１２の各ビットである。また、Ｄ３１〜Ｄ００は上記した入力データの各ビットに対応しており、「・」は排他的論理和演算を意味している。
【００５２】
図１１に示す演算式は、以下に示す手順で生成される。上記したように、演算部６０には、図９に示す４８ビットのデータが入力される。このため、まず、データ幅４８ビットの入力データについてＣＲＣ１６演算を行う必要がある。この場合の演算結果ＣＲＣ１６は、図２２に示す演算部において、４８ビット分のデータをシフトするためのクロックを供給した場合の各ＦＦ２７_１６〜２７_１の出力データＣ１５〜Ｃ００に相当する。そこで、図１２に演算部６０に４８ビットの入力データと同じ４８ビット分のデータをシフトするためのクロックを供給した場合の各ＦＦ２７_１６〜２７_１の出力データＣ１５〜Ｃ００の演算式を示す。図１２において、Ｚ１５〜Ｚ００はＦＦ２７_１６〜ＦＦ２７_１の初期値であり、Ｄ４７〜Ｄ００は上記した入力データを構成するビット列ｄ_４７,ｄ_４６，…，ｄ_１，ｄ_０に対応しており、「・」は排他的論理和演算を意味している。次に、図９に示すように、データ結合部５６の出力データＤ_２のうち、上位１６ビットはラッチ５３の出力データＤ_１２、すなわち、演算部５８の演算結果ＣＲＣ１６_１である。したがって、図１２に示す各演算式のＤ４７〜Ｄ３２に図２３に示す演算式Ｃ１５〜Ｃ００を代入する。そして、得られた各演算式を剰余２に基づいて整理すると、図１１に示す演算式が得られる。
【００５３】
また、演算部６２は、その構成は図２２に示す構成と同様であるが、演算式は図１３に示す演算式を用いる。図１３において、Ｒ１５〜Ｒ００はＦＦ２７_１６〜ＦＦ２７_１の初期値であり、Ｘ１５〜Ｘ００はラッチ５３の出力データＤ_１２の各ビット、Ｚ１５〜Ｚ００はラッチ５４の出力データＤ_１３の各ビットである。また、Ｄ３１〜Ｄ００は上記した入力データを構成するビット列ｄ_３１,ｄ_３０，…，ｄ_１，ｄ_０に対応しており、「・」は排他的論理和演算を意味している。
図１３に示す演算式は、以下に示す手順で生成される。上記したように、演算部６２には、図１０に示す６４ビットのデータが入力される。このため、まず、データ幅６４ビットの入力データについてＣＲＣ１６演算を行う必要がある。この場合の演算結果ＣＲＣ１６は、図２２に示す演算部において、６４ビット分のデータをシフトするためのクロックを供給した場合の各ＦＦ２７_１６〜２７_１の出力データＣ１５〜Ｃ００に相当する。図４は、上記したように、演算部３８に６４ビットの入力データと同じ６４ビット分のデータをシフトするためのクロックを供給した場合の各ＦＦ２７_１６〜２７_１の出力データＣ１５〜Ｃ００の演算式を示している。次に、図１０に示すように、データ結合部５７の出力データＤ_３のうち、上位１６ビットはラッチ５４の出力データＤ_１３、すなわち、演算部６０の演算結果ＣＲＣ１６_２であり、中位１６ビットはラッチ５３の出力データＤ_１２、すなわち、演算部５８の演算結果ＣＲＣ１６_１である。したがって、図４に示す各演算式のＤ６３〜Ｄ４８に図１１に示す演算式Ｃ１５〜Ｃ００を代入し、図４に示す各演算式のＤ４７〜Ｄ３２に図２３に示す演算式Ｃ１５〜Ｃ００を代入する。この場合、図４に示すＲ１５〜Ｒ００と、図１１及び図２３に示すＲ１５〜Ｒ００とを区別するために、後者をＸ１５〜Ｘ００で表す。そして、得られた各演算式を剰余２に基づいて整理すると、図１３に示す演算式が得られる。
【００５４】
次に、上記構成のＣＲＣ演算回路の動作について、図１４に示すタイミング・チャートを参照して説明する。まず、説明を簡単にするために、入力データＤ_０は、図１４に示すように、バイトデータＢＤ_０〜ＢＤ_３からなるものとする。バイトデータＢＤ_０は各１バイトのデータブロックＤＢ_０〜ＤＢ_３からなり、バイトデータＢＤ_１は各１バイトのデータブロックＤＢ_４〜ＤＢ_７からなる。また、バイトデータＢＤ_２は各１バイトのデータブロックＤＢ_８〜ＤＢ_１１からなり、バイトデータＢＤ_３は１バイトのデータブロックＤＢ_１２からなる。
まず、入力データＤ_０が、図１４（１）に示すように、第１の周期＃１から図示せぬクロックに同期して外部から順次ＣＲＣ演算回路に供給されると、データ入力部５１は、入力データＤ_０に対して波形整形など施し、出力データＤ_１としてラッチ５２、データ結合部５６及び５７並びに演算部５８、５９及び６１へ順次供給する。
【００５５】
これにより、ラッチ５２は、データ入力部５１の出力データＤ_１を外部から供給されるクロック１個分だけラッチし、第２の周期＃２から出力データＤ_１１として順次出力する。
また、演算部５８は、第１の周期＃１において、データ入力部５１の出力データＤ_１、今の場合、バイトデータＢＤ_０について、ラッチ５３の出力データＤ_１２、今の場合、ラッチ５３の初期値を用いてＣＲＣ１６演算を行い、演算結果ＣＲ_００を生成し、図１４（２）に示すように、出力データＤ_４として出力する。なお、ラッチ５３には、初期値として、「０」が予め設定されている。したがって、ラッチ５３は、演算部５８の出力データＤ_４、今の場合、演算結果ＣＲ_００をクロック１個分だけラッチし、図１４（３）に示すように、第２の周期＃２に出力データＤ_１２として出力する。次に、演算部５８は、第２の周期＃２において、データ入力部５１の出力データＤ_１、今の場合、バイトデータＢＤ_１について、ラッチ５３の出力データＤ_１２、今の場合、演算結果ＣＲ_００を用いてＣＲＣ１６演算を行い、演算結果ＣＲ_０１を生成し図１４（２）に示すように、出力データＤ_４として出力する。したがって、ラッチ５３は、演算部５８の出力データＤ_４、今の場合、演算結果ＣＲ_０１をクロック１個分だけラッチし、図１４（３）に示すように、第３の周期＃３に出力データＤ_１２として出力する。
【００５６】
同様に、演算部５８は、第３の周期＃３において、データ入力部５１の出力データＤ_１、今の場合、バイトデータＢＤ_２について、ラッチ５３の出力データＤ_１２、今の場合、演算結果ＣＲ_０１を用いてＣＲＣ１６演算を行い、演算結果ＣＲ_０２を生成し、図１４（２）に示すように、出力データＤ_４として出力する。したがって、ラッチ５３は、演算部５８の出力データＤ_４、今の場合、演算結果ＣＲ_０２をクロック１個分だけラッチし、図１４（３）に示すように、第４の周期＃４に出力データＤ_８として出力する。次に、演算部５８は、第４の周期＃４において、データ入力部５１の出力データＤ_１、今の場合、バイトデータＢＤ_３について、ラッチ５３の出力データＤ_１２、今の場合、演算結果ＣＲ_０２を用いてＣＲＣ１６演算を行い、演算結果ＣＲ_０３を生成し、図１４（２）に示すように、出力データＤ_４として出力する。したがって、ラッチ５３は、演算部５８の出力データＤ_４、今の場合、演算結果ＣＲ_０３をクロック１個分だけラッチし、図１４（３）に示すように、第５の周期＃５に出力データＤ_１２として出力する。この演算結果ＣＲ_０３が演算結果ＣＲＣ１６_１である。この演算結果ＣＲＣ１６_１は、上記したように、２個の演算結果ブロックＣＲＣ１６_１０及びＣＲＣ１６_１１から構成されている。
【００５７】
また、演算部６１は、第１の周期＃１において、データ入力部５１の出力データＤ_１、今の場合、バイトデータＢＤ_０について、ラッチ５５の出力データＤ_１４、今の場合、ラッチ５５の初期値を用いてＣＲＣ１６演算を行い、演算結果ＣＲ_２０を生成し、図１４（７）に示すように、出力データＤ_７として出力する。なお、ラッチ５５には、初期値として、「０」が予め設定されている。これにより、セレクタ６４は、第１の周期＃１において、演算部６１の出力データＤ_７、今の場合、演算結果ＣＲ_２０を選択して出力データＤ_１０として出力する。したがって、ラッチ５５は、セレクタ６４の出力データＤ_１０、今の場合、演算結果ＣＲ_２０をクロック１個分だけラッチし、図１４（９）に示すように、第２の周期＃２に出力データＤ_１４として出力する。次に、演算部６１は、第２の周期＃２において、データ入力部５１の出力データＤ_１、今の場合、バイトデータＢＤ_１について、ラッチ５５の出力データＤ_１３、今の場合、演算結果ＣＲ_２０を用いてＣＲＣ１６演算を行い、演算結果ＣＲ_２１を生成し、図１４（７）に示すように、出力データＤ_７として出力する。これにより、セレクタ６４は、第２の周期＃２において、演算部５６１出力データＤ_７、今の場合、演算結果ＣＲ_２１を選択して出力データＤ_１０として出力する。したがって、ラッチ５５は、セレクタ６４の出力データＤ_１０、今の場合、演算結果ＣＲ_２１をクロック１個分だけラッチし、図１４（９）に示すように、第３の周期＃３に出力データＤ_１４として出力する。
【００５８】
同様に、演算部６１は、第３の周期＃３において、データ入力部５１の出力データＤ_１、今の場合、バイトデータＢＤ_２について、ラッチ５５の出力データＤ_１４、今の場合、演算結果ＣＲ_２１を用いてＣＲＣ１６演算を行い、演算結果ＣＲ_２２を生成し、図１４（７）に示すように、出力データＤ_７として出力する。これにより、セレクタ６４は、第３の周期＃３において、演算部６１の出力データＤ_７、今の場合、演算結果ＣＲ_２２を選択して出力データＤ_１０として出力する。したがって、ラッチ５５は、セレクタ６４の出力データＤ_１０、今の場合、演算結果ＣＲ_２２をクロック１個分だけラッチし、図１４（９）に示すように、第４の周期＃４に出力データＤ_１４として出力する。
【００５９】
次に、第４の周期＃４に至ると、すなわち、入力データＤ_０を構成する最後のデータであるバイトデータＢＤ_３が検出されると、以下に示す処理が行われる。まず、データ結合部５７は、データ入力部５１の出力データＤ_１、今の場合、バイトデータＢＤ_３と、ラッチ５３の出力データＤ_１２、今の場合、演算結果ＣＲ_０２と、ラッチ５４の出力データＤ_１３、今の場合、演算結果ＣＲ_１２とを結合し、図１０に示すように、データ入力部５１の出力データＤ_１を下位３２ビットとし、ラッチ５３の出力データＤ_１２を中位１６ビットとし、ラッチ５４の出力データＤ_１３を下位１６ビットとする合計６４ビットの出力データＤ_３を生成して出力する。これにより、演算部６２は、この６４ビットの出力データＤ_３について、ラッチ５５の出力データＤ_１４、今の場合、演算結果ＣＲ_２２を用いてＣＲＣ１６演算を行い、演算結果ＣＲ_２３を生成し、図１４（８）に示すように、出力データＤ_８として出力する。この演算結果ＣＲ_２３が演算結果ＣＲＣ１６_３である。この演算結果ＣＲＣ１６_３は、上記したように、２個の演算結果ブロックＣＲＣ１６_３０及びＣＲＣ１６_３１から構成されている。これにより、セレクタ６４は、第４の周期＃４において、今度は演算部６２の出力データＤ_８、今の場合、演算結果ＣＲ_２３を選択して出力データＤ_１０として出力する。したがって、ラッチ５５は、セレクタ６４の出力データＤ_１０、今の場合、演算結果ＣＲ_２３をクロック１個分だけラッチし、図１４（９）に示すように、第５の周期＃５に出力データＤ_１４として出力する。
【００６０】
これにより、セレクタ６５は、第２〜第４の周期＃２〜＃４においては、ラッチ５２から出力される３２ビットの出力データＤ_１１、今の場合、バイトデータＢＤ_０〜ＢＤ_２を選択して出力データＤ_１５として出力する。また、セレクタ６５は、第５の周期＃５においては、ラッチ５２の出力データＤ_１１、今の場合、データブロックＤＢ_１２と、ラッチ５３の出力データＤ_１２、今の場合、演算結果ＣＲＣ１６_１を構成する演算結果ブロックＣＲＣ１６_１０及びＣＲＣ１６_１１と、ラッチ５４の出力データＤ_１３、今の場合、演算結果ＣＲＣ１６_２を構成する演算結果ブロックＣＲＣ１６_２０とを新たなバイトデータＢＤ'_３に結合し、出力データＤ_１５として出力する。さらに、セレクタ６５は、第６周期＃６においては、ラッチ５４の出力データＤ_１３、今の場合、演算結果ＣＲＣ１６_２を構成する演算結果ブロックＣＲＣ１６_２１と、ラッチ５５の出力データＤ_１４、今の場合、演算結果ＣＲＣ１６_３を構成する演算結果ブロックＣＲＣ１６_３０及びＣＲＣ１６_３１とを新たなバイトデータＢＤ_４に結合し、出力データＤ_１５として出力する。したがって、データ出力部６６は、図１４（１０）に示すように、セレクタ６５から出力される３２ビットの出力データＤ_１５に対して波形整形など施し、出力データＤ_１６として後段の回路要素へ供給する。
【００６１】
このように、この例の構成によれば、データ結合部５６により、出力データＤ_１の最後のデータであるバイトデータＢＤ_３と、演算部５８において最終的な演算結果ＣＲＣ１６_１が得られる１個前の演算結果ＣＲ_０２とを結合して４８ビットの出力データＤ_２を生成している。そして、この４８ビットの出力データＤ_２について演算部６０において、ＣＲＣ１６演算を行うことにより、演算結果ＣＲＣ１６_２を得ている。同様に、データ結合部５７により、出力データＤ_１の最後のデータであるバイトデータＢＤ_３と、演算部５８において最終的な演算結果ＣＲＣ１６_１が得られる１個前の演算結果ＣＲ_０２と、演算部５９において最終的な演算結果ＣＲＣ１６_２が得られる１個前の演算結果ＣＲ_１２とを結合して６４ビットの出力データＤ_３を生成している。そして、この６４ビットの出力データＤ_３について演算部６２において、ＣＲＣ１６演算を行うことにより、演算結果ＣＲＣ１６_３を得ている。これにより、演算結果ＣＲＣ１６_１〜ＣＲＣ１６_３を同時に得ることができる。したがって、データ入力部５１に入力データＤ_０が入力されてからデータ出力部６６から出力データＤ_１６が出力されるまでの遅延はクロック１個分で済む。
これに対し、図６に示すデータ・フォーマットによりデータを伝送する場合に、「従来の技術」で述べたように、演算結果ＣＲＣ１６_１を求めた後に演算結果ＣＲＣ１６_２を求め、さらに、演算結果ＣＲＣ１６_２を求めた後に演算結果ＣＲＣ１６_３を求めるとすると、データ入力部５１に入力データＤ_０が入力されてからデータ出力部６６から出力データＤ_１６が出力されるまでにクロック３個分の遅延が生じてしまう。すなわち、この例の構成によれば、従来に比べて、遅延はクロック２個分少なくなる。このため、この例の構成によれば、近年のＣＰＵの動作速度の高速化に伴うデータ通信における信号処理の高速化への要求に十分に応えることができる。
【００６２】
以上、この発明の実施例を図面を参照して詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
例えば、上述の各実施例においては、通信データは４バイトずつ伝送される例を示したが、これに限定されず、この発明は、通信データは１バイト、２バイト、８バイト、あるいはそれ以上のバイト数で伝送される場合にも適用することができる。
また、上記した第１の実施例においては、ヘッダ及びデータについてＣＲＣ３２演算を、ヘッダ、データ及び演算結果ＣＲＣ３２についてＣＲＣ１６演算を行う例を示した。また、上記した第２の実施例においては、ヘッダ及びデータについて第１のＣＲＣ１６演算を、ヘッダ、データ及び演算結果ＣＲＣ１６_１について第２のＣＲＣ１６演算を、ヘッダ、データ、演算結果ＣＲＣ１６_１及びＣＲＣ１６_２について第３のＣＲＣ１６演算を行う例を示した。しかし、これに限定されず、第１の実施例においては、ヘッダ及びデータについてＣＲＣ１６演算を、ヘッダ、データ及び演算結果ＣＲＣ１６についてＣＲＣ３２演算を行っても良い。同様に、第２の実施例においては、ヘッダ及びデータについてＣＲＣ３２演算を、ヘッダ、データ及び演算結果ＣＲＣ３２について第１のＣＲＣ１６演算を、ヘッダ、データ、演算結果ＣＲＣ３２及びＣＲＣ１６_１について第２のＣＲＣ１６演算を行っても良い。
また、生成多項式は、式（１）及び式（２）に限定されず、どのようなものでも良い。さらに、生成多項式の次数も３２次及び１６次に限定されず、４８次、６４次でも良い。加えて、生成多項式の個数も２個に限定されず、３個、４個以上でも良い。
要するに、この発明は、データ等についてＣＲＣ演算を２回以上行う場合に適用することができる。
【００６３】
【発明の効果】
以上説明したように、この発明の構成によれば、伝送すべきデータの所定ビット数ごとに第１の生成多項式により演算を行う第１の演算処理と、データの所定ビット数ごとに第１の生成多項式と同一の又は異なる少なくとも１個の第２の生成多項式により演算を行う第２の演算処理と、データの所定ビット数と、第１及び第２の演算処理の一方又は両方の途中で得られる少なくとも１個の演算結果とについて少なくとも１個の第２の生成多項式により演算を行う第３の演算処理とを有する。
したがって、この発明の構成によれば、巡回冗長検査演算を高速に行うことができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例であるＣＲＣ演算回路の構成を示すブロック図である。
【図２】同回路を構成するデータ結合部３５により生成される出力データＤ_２のデータ・フォーマットを示す図である。
【図３】同回路を構成する演算部３８により実現されるＣＲＣ１６演算の演算式を示す図である。
【図４】図３に示す演算式を求める課程で得られる演算式を示す図である。
【図５】同回路の動作の一例を説明するためのタイミング・チャートである。
【図６】この発明の第２の実施例であるＣＲＣ演算回路が適用される通信システムにおいて伝送される通信データのデータ・フォーマットの一例を示す図である。
【図７】同システムにおいて伝送される通信データの伝送の様子を示す図である。
【図８】この発明の第２の実施例であるＣＲＣ演算回路の構成を示すブロック図である。
【図９】同回路を構成するデータ結合部５６により生成される出力データＤ_２のデータ・フォーマットを示す図である。
【図１０】同回路を構成するデータ結合部５７により生成される出力データＤ_３のデータ・フォーマットを示す図である。
【図１１】同回路を構成する演算部６０により実現されるＣＲＣ１６演算の演算式を示す図である。
【図１２】図１１に示す演算式を求める課程で得られる演算式を示す図である。
【図１３】同回路を構成する演算部６２により実現されるＣＲＣ１６演算の演算式を示す図である。
【図１４】同回路の動作の一例を説明するためのタイミング・チャートである。
【図１５】従来のデータ通信システムの構成例を示すブロック図である。
【図１６】同システムにおいて伝送される通信データのデータ・フォーマットの一例を示す図である。
【図１７】同システムにおいて伝送される通信データの伝送の様子を示す図である。
【図１８】従来のＣＲＣ演算回路の構成例を示すブロック図である。
【図１９】同回路を構成する演算部１９の構成例を示すブロック図である。
【図２０】同演算部１９により実現されるＣＲＣ３２演算の演算式を示す図である。
【図２１】同演算部１９により実現されるＣＲＣ３２演算の演算式を示す図である。
【図２２】同回路を構成する演算部２０の構成例を示すブロック図である。
【図２３】同演算部２０により実現されるＣＲＣ１６演算の演算式を示す図である。
【図２４】同回路の動作の一例を説明するためのタイミング・チャートである。
【符号の説明】
３２〜３４，５２〜５５ ラッチ
３５，５６，５７ データ結合部
３６，５８ 演算部（第１の演算部）
３７，５９ 演算部（第２の演算部）
３８，６０ 演算部（第３の演算部）
５６ データ結合部（第１のデータ結合部）
５７ データ結合部（第２のデータ結合部）
６１ 演算部（第４の演算部）
６２ 演算部（第５の演算部）
３９，４０，６３〜６５ セレクタ

Claims (12)

1. 伝送すべきデータについて複数個の生成多項式により誤り検出のための演算を行い、前記データに各演算結果を付加して伝送する通信システムに用いられる巡回冗長検査演算方法であって、
   前記データの所定ビット数ごとに第１の生成多項式により演算を行う第１の演算処理と、
   前記データの所定ビット数ごとに前記第１の生成多項式と同一の又は異なる少なくとも１個の第２の生成多項式により演算を行う第２の演算処理と、
   前記データの所定ビット数と、前記第１の演算処理で得られた演算結果と、前記第２の演算処理の途中で得られる演算結果とについて、前記第２の生成多項式により演算を行う第３の演算処理とを有することを特徴とする巡回冗長検査演算方法。
2. 前記第３の演算処理では、前記データの所定ビット数を下位ビットとし、前記第１の演算処理で得られた演算結果を上位ビットとして前記演算を行うことを特徴とする請求項１記載の巡回冗長検査演算方法。
3. 伝送すべきデータについて複数個の生成多項式により誤り検出のための演算を行い、前記データに各演算結果を付加して伝送する通信システムに用いられる巡回冗長検査演算方法であって、前記データの３２ビットごとに３２次の生成多項式により演算を行う第１の演算処理と、
   前記データの３２ビットごとに１６次の生成多項式により演算を行う第２の演算処理と、
   前記データの３２ビットと、前記第１の演算処理で得られた３２ビットの演算結果と、前記第２の演算処理の途中で得られる１６ビットの演算結果とについて、前記１６次の生成多項式により演算を行う第３の演算処理とを有することを特徴とする巡回冗長検査演算方法。
4. 前記第３の演算処理では、前記データの３２ビットを下位ビットとし、前記第１の演算処理で得られた前記３２ビットの演算結果を上位ビットとする６４ビットごとに前記演算を行うことを特徴とする請求項３記載の巡回冗長検査演算方法。
5. 伝送すべきデータについて複数個の生成多項式により誤り検出のための演算を行い、前記データに各演算結果を付加して伝送する通信システムに用いられる巡回冗長検査演算方法であって、
   前記データの所定ビット数ごとに前記生成多項式により演算を行う第１の演算処理と、
   前記データの所定ビット数ごとに前記生成多項式により演算を行う第２の演算処理と、
   前記データの所定ビット数と、前記第１の演算処理で得られた演算結果と、前記第２の演算処理の途中で得られる演算結果とについて、前記生成多項式により演算を行う第３の演算処理と、
   前記データの所定ビット数ごとに前記生成多項式により演算を行う第４の演算処理と、
   前記データの所定ビット数と、前記第１の演算処理で得られた演算結果と、前記第２の演算処理の途中で得られる演算結果と、前記第４の演算処理の途中で得られる演算結果とについて前記生成多項式により演算を行う第５の演算処理とを有することを特徴とする巡回冗長検査演算方法。
6. 前記第３の演算処理では、前記データの３２ビットを下位ビットとし、前記第１の演算処理で得られた演算結果を上位ビットとする４８ビットごとに前記演算を行い、前記第５の演算処理では、前記データの３２ビットを下位ビットとし、前記第１の演算処理で得られた演算結果を中位ビットとし、前記第２の演算処理の途中で得られる演算結果を上位ビットとする６４ビットごとに前記演算を行うことを特徴とする請求項５記載の巡回冗長検査演算方法。
7. 伝送すべきデータについて複数個の生成多項式により誤り検出のための演算を行い、前記データに各演算結果を付加して伝送する通信システムに用いられる巡回冗長検査演算回路であって、
   前記データの所定ビット数ごとに第１の生成多項式により演算を行う第１の演算部と、
   前記データの所定ビット数ごとに前記第１の生成多項式と同一の又は異なる少なくとも１個の第２の生成多項式により演算を行う第２の演算部と、
   前記データの所定ビット数と、前記第１の演算部の演算で得られた演算結果と、前記第２の演算部の演算途中で得られる演算結果とについて、前記第２の生成多項式により演算を行う第３の演算部とを有することを特徴とする巡回冗長検査演算回路。
8. 前記データの所定ビット数を下位ビットとし、前記第１の演算部の演算で得られた演算結果を上位ビットとして結合して前記第３の演算部に供給するデータ結合部を有することを特徴とする請求項７記載の巡回冗長検査演算回路。
9. 伝送すべきデータについて複数個の生成多項式により誤り検出のための演算を行い、前記データに各演算結果を付加して伝送する通信システムに用いられる巡回冗長検査演算回路であって、
   前記データの３２ビットごとに３２次の生成多項式により演算を行う第１の演算部と、
   前記データの３２ビットごとに１６次の生成多項式により演算を行う第２の演算部と、
   前記データの３２ビットと、前記第１の演算部の演算で得られた３２ビットの演算結果と、前記第２の演算部の演算途中で得られる１６ビットの演算結果とについて、前記１６次の生成多項式により演算を行う第３の演算部とを有することを特徴とする巡回冗長検査演算回路。
10. 前記データの３２ビットを下位ビットとし、前記第１の演算部の演算で得られた前記３２ビットの演算結果を上位ビットとして結合して前記第３の演算部に供給するデータ結合部を有することを特徴とする請求項９記載の巡回冗長検査演算回路。
11. 伝送すべきデータについて複数個の生成多項式により誤り検出のための演算を行い、前記データに各演算結果を付加して伝送する通信システムに用いられる巡回冗長検査演算回路であって、
    前記データの所定ビット数ごとに前記生成多項式により演算を行う第１の演算部と、
    前記データの所定ビット数ごとに前記生成多項式により演算を行う第２の演算部と、
    前記データの所定ビット数と、前記第１の演算部の演算で得られた演算結果と、前記第２の演算部の演算途中で得られる演算結果とについて、前記生成多項式により演算を行う第３の演算部と、
    前記データの所定ビット数ごとに前記生成多項式により演算を行う第４の演算部と、
    前記データの所定ビット数と、前記第１の演算部の演算で得られた演算結果と、前記第２の演算部の演算途中で得られる演算結果と、前記第４の演算部の演算途中で得られる演算結果とについて前記生成多項式により演算を行う第５の演算部とを有することを特徴とする巡回冗長検査演算回路。
12. 前記データの３２ビットを下位ビットとし、前記第１の演算部の演算で得られた演算結果を上位ビットとして結合して前記第３の演算部に供給する第１のデータ結合部と、前記データの３２ビットを下位ビットとし、前記第１の演算部の演算で得られた演算結果を中位ビットとし、前記第２の演算部の演算途中で得られる演算結果を上位ビットとして結合して前記第５の演算部に供給する第２のデータ結合部とを有することを特徴とする請求項１１記載の巡回冗長検査演算回路。

Images