JP4510997B2

JP4510997B2 - Silicon semiconductor substrate and manufacturing method thereof

Info

Publication number: JP4510997B2
Application number: JP2000210597A
Authority: JP
Inventors: 克彦中居; 和紀石坂; 光坂本; 功一北原; 泰光太田; 正博田中; 渡大橋
Original assignee: シルトロニック・ジャパン株式会社
Priority date: 2000-01-18
Filing date: 2000-07-11
Publication date: 2010-07-28
Anticipated expiration: 2020-07-11
Also published as: JP2001274167A

Description

【０００１】
【発明の属する技術分野】
本発明は、シリコン半導体基板及びその製造方法に関するもので、特に、ゲッタリング特性に優れ、かつ表面欠陥が少なくＴＤＤＢ特性に優れた品質のシリコン半導体基板、及びその製造方法に関するものである。
【０００２】
【従来の技術】
高集積ＭＯＳデバイスの基板として用いられるチョクラルスキー法により製造されるシリコン半導体基板には結晶製造中に混入した酸素が過飽和に存在しており、それが後のデバイスプロセス中に析出してウエハ内部に酸素析出物が形成される。この酸素析出物がウエハ内部に十分な量存在した場合、デバイスプロセス中に混入してくる重金属はウエハ内部に吸収され、デバイス活性層であるウエハ表面は清浄に保たれる。このような技術をイントリンシックゲッタリングと呼び、重金属汚染によるデバイス特性劣化を防止する効果があるため、シリコン単結晶基板にはデバイスプロセス中に適度の酸素析出が起こることが求められている。
【０００３】
近年、高品質デバイス用の基板として、シリコン単結晶ウエハの上に、エピタキシャル法によりシリコン単結晶層（エピ層）を堆積させた、シリコン半導体基板（所謂エピウエハ）が用いられてきている。しかし、エピウエハは、その製造プロセス上で１１００℃以上の高温熱処理を経るため、デバイスプロセス中の酸素析出が起こらなくなり、ゲッタリング特性がシリコン単結晶ウエハに比べて劣ることが分かってきた。この原因は、エピ層堆積プロセスの高温熱処理中に、その後のデバイスプロセスにおいて酸素析出の核となる酸素析出核が消滅するためと考えられる。
【０００４】
このようなエピ層堆積による酸素析出不足を補うため、例えば特開平８-２５０５０６号公報には、ウエハ内部に酸素析出物を形成する熱処理工程と、酸素析出物密度を制御するための温度保持工程を施した後、ウエハ表面にエピ層を成長させたエピウエハが提案されている。また、特開平９-１９９５０７号公報では、特定の熱処理により、表面よりほぼ均一にＳｉＯ₂析出物を所定量含有させた後に、エピ層成長させたエピウエハが提案されている。これらの結晶では、エピ層堆積の高温熱処理中でも消えないような酸素析出核が作り込まれているため、エピウエハになった後もデバイスプロセス中で酸素析出が十分起こり、ゲッタリング特性に優れている。しかし、上記方法では、エピ層堆積プロセス中でも消えないような酸素析出物を作り込むためのウエハの熱処理工程が複雑なものとなるため、生産性を損なうとともにウエハコストを増大させるという問題点があった。
【０００５】
これとは別に、不純物元素を添加して析出を促進させる手法も提案されている。特に、窒素を添加した場合、酸素析出の核が安定となりエピ層堆積後も酸素析出が起こることが分かってきた。例えば、特開平１１-１８９４９３号公報には、窒素を１×１０¹³／ｃｍ³以上添加したシリコンウエハにエピ層を堆積することで、その後のプロセス熱処理で十分な析出が起こり、ゲッタリング特性に優れたエピウエハを製造することが提案されている。本方法は、ＯＳＦ領域がシリコン単結晶ウエハ内に存在するような窒素添加シリコン単結晶ウエハを使うことを特徴としている。しかし、そのような窒素添加シリコン単結晶ウエハにエピ層を堆積した場合、シリコン単結晶ウエハのＯＳＦ領域に当たる部分に堆積されたエピ層の中に結晶欠陥が発生し、ＴＤＤＢ（Time Dependent Dielectric Breakdown：経時絶縁破壊）特性などのデバイス特性を低下させてしまう。そのため、この方法では、エピウエハとして実用的ではない。
【０００６】
【発明が解決しようとする課題】
窒素添加されたシリコン単結晶ウエハにエピ層を堆積した時に発生する結晶欠陥は、エピ層堆積する前のシリコン単結晶ウエハの品質に起因していることがわかってきた。よって、窒素添加シリコン単結晶ウエハをエピウエハの基板として使用する場合は、従来の酸素析出という品質の他に、エピ層に欠陥が発生しないような品質の窒素添加シリコン単結晶ウエハを作り込む必要がある。
【０００７】
本発明は、窒素添加シリコン単結晶ウエハの結晶品質を改善することにより、エピ層に欠陥がなく、更にデバイスプロセス中の酸素析出能に優れ、重金属のゲッタリング能力も良好であるようなシリコン半導体基板、及びそのようなシリコン半導体基板の製造方法を提供するものである。
【０００８】
【課題を解決するための手段】
本発明者らは、シリコン融液中に窒素を添加し、種々の育成条件でシリコン単結晶を製造し、その結晶から切り出したシリコン単結晶ウエハにエピ層堆積を行って、エピ層に生成する結晶欠陥を調査した。同時に、エピ層堆積前の状態でのシリコン単結晶ウエハの品質も詳細に調査した。その結果、エピ層には、後に述べる二種類の結晶欠陥が発生し、これら結晶欠陥は、エピ層堆積前の窒素添加シリコン単結晶ウエハに存在している微小欠陥の内、シリコン単結晶ウエハ表面に露出していたものが、エピ層に転写されて形成されたものであることがわかった。詳細な検討の結果、エピ層結晶欠陥の発生を防止するためには、
（ａ）結晶製造条件の最適化により窒素添加シリコン単結晶ウエハの微小欠陥をなくす、
（ｂ）エピ層堆積前の前処理で窒素添加シリコン単結晶ウエハの微小欠陥を消滅させる、
と言う二つの方法が有効であることが判明し、これらの知見を以て、本発明を完成した。
【０００９】
すなわち、本発明は、
（１）チョクラルスキー法により製造された窒素含有シリコン単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層（エピ層）を堆積してなるシリコン半導体基板であって、前記シリコン単結晶ウエハの窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上１×１０¹⁶ａｔｏｍｓ／ｃｍ³以下であり、前記シリコン半導体基板の全面に渡って、｛１１１｝面上の格子間原子型積層欠陥（リング状分布積層欠陥）が、エピ層中に０．５個／ｃｍ²以下であることを特徴とするシリコン半導体基板、
（２）チョクラルスキー法により製造された窒素含有シリコン単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層（エピ層）を堆積してなるシリコン半導体基板であって、前記シリコン単結晶ウエハの窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上１×１０¹⁶ａｔｏｍｓ／ｃｍ³以下であり、前記シリコン半導体基板の全面に渡って、選択エッチング後に観察される転位（転位ピット欠陥）が、エピ層中に０．５個／ｃｍ²以下であることを特徴とするシリコン半導体基板、
（３）チョクラルスキー法により製造された窒素含有シリコン単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層（エピ層）を堆積してなるシリコン半導体基板であって、窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上１×１０¹⁶ａｔｏｍｓ／ｃｍ³以下であり、かつ該ウエハ全面に渡って、サイズ５０ｎｍ以上のボイド密度が５×１０⁵／ｃｍ³以上５×１０⁷／ｃｍ³以下であるシリコン単結晶ウエハの表面に、エピタキシャル法によりエピ層を堆積してなることを特徴とするシリコン半導体基板、
（４）チョクラルスキー法により製造された窒素含有シリコン単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層（エピ層）を堆積してなるシリコン半導体基板であって、窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上１×１０¹⁶ａｔｏｍｓ／ｃｍ³以下であり、かつ該ウエハ全面に渡って、直径１μｍ以上の転位ループが１×１０⁴／ｃｍ³以下であるシリコン単結晶ウエハの表面に、エピタキシャル法によりエピ層を堆積してなることを特徴とするシリコン半導体基板、
（５）前記シリコン単結晶ウエハの炭素濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上１×１０¹⁸ａｔｏｍｓ／ｃｍ³以下である（１）〜（４）の何れか１項に記載のシリコン半導体基板、
（６）窒素を１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上１．５×１０¹⁹ａｔｏｍｓ／ｃｍ³以下含有するシリコン融液を用いて、チョクラルスキー法により、引上速度をＶ［ｍｍ／ｍｉｎ］、融点〜１３５０℃までの結晶成長軸方向の平均温度勾配をＧ［℃／ｍｍ］とした時、基板抵抗率ρ［Ωｃｍ］を０．５Ωｃｍ＜ρ＜３０Ωｃｍとする場合、Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≦０．１３であり、基板抵抗率ρ［Ωｃｍ］を０．０Ωｃｍ＜ρ≦０．５Ωｃｍとする場合、Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≦０．３２である条件で、シリコン単結晶を成長させた後に、該単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法、
（７）窒素を１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上１．５×１０¹⁹ａｔｏｍｓ／ｃｍ³以下含有するシリコン融液を用いて、チョクラルスキー法により製造されたシリコン単結晶から切り出したシリコン単結晶ウエハを、非酸化性雰囲気あるいは水素雰囲気で１１００℃以上で６０秒以上熱処理した後に、該ウエハ表面にエピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法、
（８）窒素を１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上１．５×１０¹⁹ａｔｏｍｓ／ｃｍ³以下含有するシリコン融液を用いて、チョクラルスキー法により、引上速度をＶ［ｍｍ／ｍｉｎ］、融点〜１３５０℃までの結晶成長軸方向の平均温度勾配をＧ［℃／ｍｍ］とした時、基板抵抗率ρ［Ωｃｍ］を０．５Ωｃｍ＜ρ＜３０Ωｃｍとする場合、Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≧０．１５であり、基板抵抗率ρ［Ωｃｍ］を０．０Ωｃｍ＜ρ≦０．５Ωｃｍとする場合、Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≧０．３６である条件で、成長させたシリコン単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法、
（９）窒素を１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上１．５×１０¹⁹ａｔｏｍｓ／ｃｍ³以下含有するシリコン融液を用いて、チョクラルスキー法により、引上速度をＶ［ｍｍ／ｍｉｎ］、融点〜１３５０℃までの結晶成長軸方向の平均温度勾配をＧ［℃／ｍｍ］とした時、基板抵抗率ρ［Ωｃｍ］を０．５Ωｃｍ＜ρ＜３０Ωｃｍとする場合、Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≦０．１０であり、基板抵抗率ρ［Ωｃｍ］を０．０Ωｃｍ＜ρ≦０．５Ωｃｍとする場合、Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≦０．３０である条件で、成長させたシリコン単結晶から切り出したシリコン単結晶ウエハの表面に、エピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法、
（１０）前記シリコン融液に、さらに炭素を１×１０¹⁷ａｔｏｍｓ／ｃｍ³以上１×１０¹⁹ａｔｏｍｓ／ｃｍ³以下含有する（６）〜（９）の何れか１項に記載のシリコン半導体基板の製造方法、
である。
【００１０】
【発明の実施の形態】
エピ層堆積後の酸素析出とゲッタリング能力を確保するためには、ある一定値以上の窒素を添加する必要がある。窒素濃度としては、１×１０¹³ａｔｏｍｓ／ｃｍ³以上、より望ましくは２×１０¹³ａｔｏｍｓ／ｃｍ³以上が適当である。窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³未満の場合、エピ層堆積後の酸素析出物密度が１０⁸／ｃｍ³未満となるため、ゲッタリング能力が不足してしまう。窒素濃度が高くなると多結晶化しやすくなるため、窒素濃度上限は１×１０¹⁶ａｔｏｍｓ／ｃｍ³以下が適当である。窒素添加のみでもゲッタリング能としては十分であるが、ユーザーの要望として、より高密度の酸素析出物が求められることもある。その場合は、窒素と同時に炭素を添加することが効果的である。炭素は、８００℃以下の低温熱処理における析出促進に効果があるのに対し、窒素は、９００℃以上の高温熱処理における析出促進に効果があるため、両者を添加することで、デバイスプロセス中の低温・高温両方で酸素析出が起こり、析出物密度を増やすことが出来る。炭素濃度としては、１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上、より好ましくは３×１０¹⁶ａｔｏｍｓ／ｃｍ³以上が適当である。炭素濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³未満の場合は、特に１１００℃以下の熱処理で構成される低温ＣＭＯＳプロセスの場合に１０⁹／ｃｍ³未満の析出物密度となるため、添加効果が認められない恐れがある。また、炭素濃度が高くなると多結晶化しやすくなるため、炭素濃度上限は１×１０¹⁹ａｔｏｍｓ／ｃｍ³以下が適当である。
【００１１】
窒素添加したＣＺ-Ｓｉ結晶には、図１に示すような３種類の欠陥領域（ボイド領域、ＯＳＦ領域、Ｉ領域）が存在する。これらの欠陥領域の分布は、炭素添加の有無に関わらず、Ｖ／Ｇ（結晶成長速度／固液界面の結晶軸方向温度勾配）と窒素濃度、基板抵抗率のパラメーターで一義的に決定される。ボイド領域とは、結晶育成中に過剰の原子空孔が導入される領域であり、それらの原子空孔が凝集してできたボイド欠陥が存在する。ＯＳＦ領域は、シリコン単結晶ウエハを酸化熱処理したときに、酸化誘起積層欠陥（Oxidation induced Stacking Fault：以後ＯＳＦと呼ぶ）が発生する領域である。Ｉ領域とは、結晶育成中に過剰の格子間原子が導入される領域である。Ｖ／Ｇが大きくなると、ボイド領域がウエハ全面に渡って広がり、Ｖ／Ｇが小さくなると、ボイド領域がウエハ中心に収縮し、Ｉ領域がウエハ全面に広がるようになる。ＯＳＦ領域は、ボイド領域とＩ領域の境界に位置する。
【００１２】
このような欠陥領域を含む窒素添加ＣＺ-Ｓｉ結晶から切り出したシリコン単結晶ウエハにエピ層を堆積した場合、基板となるシリコン単結晶ウエハとは別に、エピ層のみに形成される特有な結晶欠陥として、リング状分布積層欠陥と転位ピット欠陥の２種類が発生することが明らかになった。
【００１３】
リング状分布積層欠陥は、図２に示すように、シリコン単結晶ウエハとエピ層界面からエピ層表面へ伸びる｛１１１｝面上の格子間原子型積層欠陥であり、（１００）ウエハにエピ堆積を行った場合、エピ膜厚をＴ［μｍ］としたときに、辺長がほぼＴ×√２［μｍ］となる正三角形の構造を取る。このリング状分布積層欠陥は、表面異物計で見たときに、ウエハ上の異物と同じような散乱像として見えることから、エピ層堆積後のウエハを表面異物計で測ることにより、その個数を評価することが出来る。
【００１４】
転位ピット欠陥は、図３に示すように、エピ層界面からエピ層表面へ伸びる一本あるいは数本の転位である。この転位ピット欠陥は、エピ層堆積後のウエハをそのまま表面異物計等で測っても検出されず、エピ層堆積後のウエハ表面をライトエッチ・セコエッチ等の選択エッチングを行うことでできるピットを数えることによって、その個数を評価することが出来る。なお、その際、選択エッチングのエッチング量［μｍ］は、エピ層膜厚Ｔ［μｍ］より少なくする。
【００１５】
リング状分布積層欠陥が０．５個／ｃｍ²超、あるいは転位ピット欠陥が０．５個／ｃｍ²超存在した場合、例えば電極面積２０ｍｍ²のデバイスにおいて、これらの欠陥によって破壊が引き起こされる確率が１０％を越える。これらの欠陥が多数存在する電極は、ＴＤＤＢ特性などの電気特性が劣化するため、このような欠陥を多数内在するウエハは、高品質デバイス用のシリコン半導体基板として使うことができない。
【００１６】
上記エピ層特有の欠陥のウエハ面内の発生位置を詳細に調査した結果、図４に示すように、エピ層堆積前のシリコン単結晶ウエハの欠陥状態と対応していることがわかった。
【００１７】
リング状分布積層欠陥が発生する領域は、エピ層堆積前のシリコン単結晶ウエハにおいて、ＯＳＦ領域の内側（すなわちボイド領域寄り）であることがわかった。この領域では、サイズ５０ｎｍ以上になりきれなかった原子空孔集合体が微小酸素析出物となり、自らの体積膨張で吐き出した格子間原子が周囲に凝集して、微小な格子間原子型積層欠陥を形成していると考えられる。そのような格子間原子型積層欠陥の上にエピ層を堆積することにより、格子間原子型積層欠陥がエピ層に転写して、リング状分布積層欠陥が形成されると推察される。種々の結晶でシリコン単結晶ウエハの欠陥分布とリング状分布積層欠陥分布との位置関係を詳細に調査した結果、ウエハ全面でサイズ５０ｎｍ以上のボイド密度が５×１０⁵／ｃｍ³以上になっているようなウエハ、もしくは、ボイド領域がウエハ中心に収縮し消滅してしまっているウエハにおいては、エピ層堆積後のリング状分布積層欠陥が０．５個／ｃｍ²以下に抑えられることが明らかとなった。なお、前者のような、ウエハ全面でサイズ５０ｎｍ以上のボイド密度が５×１０⁵／ｃｍ³以上になっているウエハはＯＳＦ領域がウエハ外側に完全に除外されたものである。サイズ５０ｎｍのボイド密度が０／ｃｍ³以上５×１０⁵／ｃｍ³未満であるような領域には、リング状分布積層欠陥が０．５個／ｃｍ²超発生することもわかった。そのような領域では、上述したような微小な格子間原子型積層欠陥が存在しているものと考えられる。必要以上にボイドが多くなると、エピ層へのボイドの転写が起こり、エピ層のＴＤＤＢ特性が劣化するので、ボイド密度は５×１０⁷／ｃｍ³以下に抑えておくことが望ましい。
【００１８】
転位ピット欠陥が発生する領域は、エピ層堆積前のシリコン単結晶ウエハにおいてＯＳＦ領域であり、かつ前記リング状分布積層欠陥が発生する領域の外側であることがわかった。また、エピ層堆積前のシリコン単結晶ウエハの前記領域には、直径が１μｍ以上の転位ループが存在することが明らかとなった。この領域では、原子空孔集合体から形成された微小酸素析出物の個数がリング状分布積層欠陥領域より多いため、吐き出される格子間原子の濃度が増加した結果、析出物周囲の積層欠陥がアンフォールトして前述のような転位ループとなったと考えられる。なお、この転位ループとは従来より発見されているＩ領域の転位クラスター（H. Takeno et al. Mat. Res. Soc. Symp. Proc. vol. 262, 1992）とは発生原因が異なる別の欠陥である。すなわち、Ｉ領域の転位クラスターは過剰に導入されたＩそのものが自然に集合してできたものであるのに対して、ここで述べている転位ループは微小酸素析出物が発生原因であり、転位ループの中心付近に酸素析出物が存在していることが特徴である。そのような転位ループは、エピ堆積したときに消滅することなしにエピ層に転写されてしまうため、転位ピット欠陥が形成されると推察される。種々の結晶で転位ループと転位ピット欠陥の関係を詳細に調査した結果、直径１μｍ以上の転位ループが１×１０⁴／ｃｍ³超存在する領域では、転位ループが０．５個／ｃｍ²超になることがわかった。このことは、エピ層堆積前のシリコン単結晶ウエハにおいて、ウエハミラー面から０．５μｍより浅い領域に存在する転位ループが、エピ層堆積前のシリコン単結晶ウエハ表面に顔を出し、エピ層堆積後、エピ層に転写されるためと考えられる。
【００１９】
このように、エピ層欠陥は、窒素添加シリコン単結晶ウエハのＯＳＦ領域に存在するｇｒｏｗｎ-ｉｎ結晶欠陥がエピ層に転写して発生することがわかった。そのため、エピ層堆積前にｇｒｏｗｎ-ｉｎ結晶欠陥を低減する、あるいは消去する方策を取ることがエピ層欠陥低減に有効である。
【００２０】
エピ膜厚については特に規定しないが、一般的に膜厚の制御性から０．５μｍ以上が望ましい。０．５μｍ未満のエピ膜厚では面内の膜厚均一性を達成するのが困難になる。またスループットから２０μｍ以下が望ましい。２０μｍ超のエピ膜厚ではエピ堆積工程が３０分以上となるため生産性が落ちて実用的ではない。
【００２１】
次に、上記エピ層欠陥が発生しない窒素添加シリコン半導体基板、及び窒素・炭素添加シリコン半導体基板の製造方法について、以下に説明する。
【００２２】
窒素を１×１０¹³ａｔｏｍｓ／ｃｍ³以上含むシリコン単結晶を育成するためには、偏析の関係から、シリコン融液中に１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上の窒素を添加する必要がある。シリコン融液中に窒素が１．５×１０¹⁹ａｔｏｍｓ／ｃｍ³超添加された場合、窒素濃度が高くなって、多結晶化が起こりやすくなるため、実用には不適当である。
【００２３】
炭素を１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上含むシリコン単結晶を育成するためには、偏析の関係から、シリコン融液中に３×１０¹⁷ａｔｏｍｓ／ｃｍ³以上の炭素を添加する必要がある。シリコン融液中に炭素が１×１０¹⁹ａｔｏｍｓ／ｃｍ³超添加された場合、炭素濃度が高くなって、多結晶化が起こりやすくなるため、実用には不適当である。
【００２４】
窒素添加シリコン単結晶ウエハ、及び窒素・炭素添加シリコン単結晶ウエハを用い、かつリング状分布積層欠陥が０．５個／ｃｍ²以下になるエピウエハの製造方法として、例えば以下の方法がある。
【００２５】
（Ａ）結晶育成時のＶ／Ｇを、基板抵抗率ρ［Ωｃｍ］が０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≦０．１３に、基板抵抗率ρ［Ωｃｍ］が０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≦０．３２に制御し、育成したシリコン単結晶から切り出したシリコン単結晶ウエハに、エピタキシャル法により所定厚みのエピ層を堆積する。
【００２６】
（Ｂ）結晶育成時のＶ／Ｇを、基板抵抗率ρ［Ωｃｍ］が０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≧０．１５に、基板抵抗率ρ［Ωｃｍ］が０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≧０．３６に制御し、育成したシリコン単結晶から切り出したシリコン単結晶ウエハに、エピタキシャル法により所定厚みのエピ層を堆積する。
【００２７】
結晶育成時のＶ／Ｇが、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時に０．１３＜Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］＜０．１５であり、０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時に０．３２＜Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］＜０．３６である場合は、リング状分布積層欠陥の発生原因となる欠陥がシリコン単結晶ウエハに形成されてしまうため、エピ層堆積後にリング状分布積層欠陥が０．５個／ｃｍ²超発生してしまう。Ｖ／Ｇの上限及び下限は特に規定しないが、生産性の問題から、下限は０．０５［ｍｍ²／℃ｍｉｎ］以上、上限は結晶引上装置の冷却能力から０．４０［ｍｍ²／℃ｍｉｎ］以下が、現実的である。なお、（Ｂ）の方法で製造したシリコン単結晶ウエハは、ウエハ全面に渡ってサイズ５０ｎｍ以上のボイド密度が５×１０⁵／ｃｍ³以上になっており、ＯＳＦ領域がウエハ外側に完全に除外されている。
【００２８】
窒素添加シリコン単結晶ウエハ、及び窒素・炭素添加シリコン単結晶ウエハを用い、かつ転位ピット欠陥が０．５個／ｃｍ²以下になるようなエピウエハの製造方法として、例えば以下の方法がある。
【００２９】
（Ｃ）エピ層堆積前に、非酸化性雰囲気あるいは水素雰囲気で、１１００℃以上で６０秒以上熱処理したシリコン単結晶ウエハに、エピタキシャル法により所定厚みのエピ層を堆積する。
【００３０】
（Ｄ）結晶育成時のＶ／Ｇを、基板抵抗率ρ［Ωｃｍ］が０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≦０．１０に、基板抵抗率ρ［Ωｃｍ］が０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≦０．３０に制御し、育成したシリコン単結晶から切り出したシリコン単結晶ウエハに、エピタキシャル法により所定厚みのエピ層を堆積する。
【００３１】
（Ｃ）のような熱処理は、エピ層堆積前のシリコン単結晶ウエハ表層に存在していた転位ピット欠陥の発生原因となる転位ループを消滅させるものと考えられる。非酸化性雰囲気としては、不純物が５ｐｐｍ以下であり、熱処理後の酸化膜厚が２ｎｍ以下に押さえられていればよく、ガスとしては、例えばＡｒなどの希ガスが有効である。熱処理後の酸化膜厚が２ｎｍ超となる酸化雰囲気中では、微小転位ループが消滅せず、それに加えてＯＳＦも形成されるため好ましくない。１１００℃未満、６０秒未満では、エピ層堆積後の転位ピット欠陥が０．５個／ｃｍ²にならない。原因として、１１００℃未満では、点欠陥反応が活性化せず、転位ループ消滅現象が起こらなかったため、また、６０秒未満では、転位ループ消滅に要する時間として不十分だったためと考えられる。結晶育成時のＶ／Ｇが、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］＞０．１０であり、０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］＞０．３０である場合は、転位ピット欠陥の発生原因となる転位ループがシリコン単結晶ウエハに形成されてしまうため、エピ層堆積後に転位ピット欠陥が０．５個／ｃｍ²超発生してしまう。なお、（Ｄ）の方法で製造したシリコン単結晶ウエハは、ウエハ全面に渡って直径１μｍ以上の転位ループが１×１０⁴／ｃｍ³以下になっている。
【００３２】
エピ堆積方法については特に規定はしないが、市販されているジクロルシラン、トリクロルシランを原料ガスとする枚葉エピ堆積装置・バッチ式エピ堆積装置を使った方法で、いわゆるエピ後の輝点の原因となるようなシリコン単結晶ウエハ上の異物がエピ堆積前の洗浄で十分排除されているようなプロセスであれば問題はない。
【００３３】
【実施例】
以下に、実施例を挙げて本発明を説明するが、本発明はこれらの実施例の記載によって制限されるものではない。
【００３４】
実施例１
本実施例に用いられるシリコン単結晶製造装置は、通常のＣＺ法によるシリコン単結晶製造に用いられるものであれば、特に制限されるものではない。この装置を利用して育成されたシリコン単結晶は、伝導型：ｐ型（ボロンドープ）、結晶径：８インチ（２００ｍｍ）、抵抗率：０．００４〜１０．５Ωｃｍ、酸素濃度６．０〜８．０×１０¹⁷ａｔｏｍｓ／ｃｍ³（日本電子工業振興協会による酸素濃度換算係数を用いて算出）である。窒素添加は、シリコン融液中に窒化膜付きウエハを投入することによって行った。シリコン融液中の窒素濃度は、投入した窒化膜付きウエハについていた窒素の総量とシリコン融液の量から算出した。引上速度Ｖ［ｍｍ／ｍｉｎ］、融点〜１３５０℃までの結晶成長軸方向の平均温度勾配Ｇ［℃／ｍｍ］としたときのＶ／Ｇを変化させるため、結晶成長速度あるいはシリコン単結晶製造装置の内部構造を変えた複数の結晶育成条件にて、シリコン単結晶を育成した。この結晶から切り出して作成したシリコン単結晶ウエハに、エピタキシャル法により５μｍのシリコン単結晶層（エピ層）を堆積して、シリコン半導体基板（エピウエハ）を作成した。
【００３５】
窒素濃度は、エピ層堆積後のシリコン半導体基板からサンプルを採取し、表面のエピ層を除去するために２０μｍのポリッシュを行った後、二次イオン質量分析装置（ＳＩＭＳ）を用いて測定した。
【００３６】
エピ層のリング状分布積層欠陥は、以下の手順で評価した。先ず、エピウエハをそのまま、Ｔｅｎｃｏｒ社製表面異物計ＳＰ１を用い、測定条件として０．１μｍ以上の異物を評価するモードにて、異物の個数と分布を調査した。その後、エピウエハをＳＣ１洗浄にかけて異物を除去し、再び表面異物計にて異物を測定し、洗浄前後で残っている異物をリング状分布積層欠陥と判定して、その個数をカウントした。密度を算出するためにウエハ全体を覆うように１ｃｍ²の正方形状格子を作って、各格子に含まれるリング状分布積層欠陥の個数から、各格子におけるリング状分布積層欠陥の面積密度を算出し、面積密度の最大値を求めた。
【００３７】
エピ層堆積後の酸素析出挙動を評価するために、エピウエハに対して表１に示す４段のデバイスプロセスを模した熱処理を施し、エピ表面から１００μｍの深さの酸素析出物を赤外干渉法で測定した。市販されている赤外干渉法による欠陥評価装置として、ＨＹＴ社のＯＰＰ（Optical Precipitate Profiler）を用いた。
【００３８】
また、エピ層堆積後のゲッタリング挙動を評価するため、表１に示す４段のデバイスプロセスを模した熱処理を施した後に、スピンコート法にてＮｉをウエハ表面に１０¹⁴ａｔｏｍｓ／ｃｍ²塗布し、ＭＯＳダイオードを実装した。ゲート酸化の条件は１０００℃、３０分、dry Ｏ₂で、酸化膜厚は３００ｎｍとした。その後、ＭＯＳ-Ｃ-ｔ法による発生ライフタイム測定を行った。
【００３９】
【表１】

【００４０】
ＴＤＤＢを評価するため、電極面積２０ｍｍ²のポリシリＭＯＳをエピウエハ上に作成した。酸化膜厚は２５ｎｍとした。連続ストレス電流密度を−５ｍＡ／ｃｍ²とし、破壊判定電界を１０ＭＶ／ｃｍとした時のＱ_bdが１０Ｃ／ｃｍ²以上であるような歩留まりを調査した。
【００４１】
評価結果を比較例も含めて表２に示す。融液窒素濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上であるものは、基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上になり、熱処理後の析出物密度が１０⁸／ｃｍ³以上でライフタイムが２０ｍｓｅｃ以上とゲッタリング特性に優れていた。また、基板抵抗率ρ［Ωｃｍ］が０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≦０．１３であり、基板抵抗率ρ［Ωｃｍ］が０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≦０．３２である場合は、エピ層のリング状分布積層欠陥が０．５個／ｃｍ²以下、ＴＤＤＢが９０％以上とエピ層品質が良好であった。
【００４２】
【表２】

【００４３】
実施例２
シリコン単結晶の引き上げ及び窒素の添加法は、実施例１と同様である。この結晶から切り出して作成したシリコン単結晶ウエハに、実施例１と同様に５μｍのエピ層を堆積した。但し、実施例１とは異なり、エピ層堆積前の熱処理として、エピ層堆積装置チャンバー内での熱処理、あるいはＲＴＡによる熱処理、あるいはバッチ式縦型炉による熱処理を行った。
【００４４】
エピ層の転位ピット欠陥を評価した。評価は、ライトエッチ液にてエピ層表面３μｍをエッチングし、１μｍ以上のサイズを持つ菱形もしくは流線型状のピットの個数を、光学顕微鏡観察にてカウントした。エピ層堆積後の析出挙動、ゲッタリング挙動、ＴＤＤＢ評価は、実施例１と同様である。
【００４５】
評価結果を比較例も含めて表３に示す。融液窒素濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上であるものは、基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上になり、熱処理後の析出物密度が１０⁸／ｃｍ³以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。また、１００％Ｈ₂、あるいは１００％Ａｒで、１１００℃、６０秒以上の熱処理を行ったものは、エピ層の転位ピット欠陥が０．５個／ｃｍ²以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００４６】
【表３】

【００４７】
実施例３
シリコン単結晶の引き上げ及び窒素の添加法は、実施例１と同様である。
【００４８】
シリコン単結晶から切り出したシリコン単結晶ウエハのボイド欠陥評価はＯＰＰを用い、両面を鏡面化したシリコン単結晶ウエハにおいて、ウエハ表層から３００μｍの位置に焦点を合わせて、対角長が５０ｎｍ以上のボイド総数を測定し、密度を算出した。エピ層堆積後の欠陥評価、析出評価、ゲッタリング評価、ＴＤＤＢ評価は、実施例１と同様である。
【００４９】
評価結果を比較例も含めて表４に示す。融液窒素濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上であるものは、基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上になり、熱処理後の析出物密度が１０⁸／ｃｍ³以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。また、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≧０．１５であり、０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≧０．３６である場合は、サイズ５０ｎｍ以上のボイド密度が５×１０⁵／ｃｍ³以上となり、エピ層のリング状分布積層欠陥が０．５個／ｃｍ²以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００５０】
【表４】

【００５１】
実施例４
シリコン単結晶の引き上げ及び窒素の添加法は実施例１と同様である。
【００５２】
シリコン単結晶から切り出したシリコン単結晶ウエハの転位ループ密度評価はＯＰＰを用い、両面を鏡面化したシリコン単結晶ウエハにおいて、ウエハ表層から３００μｍの位置に焦点を合わせて、直径１μｍ以上の転位ループを測定し、密度を算出した。エピ層堆積後の欠陥評価、析出評価、ゲッタリング評価、ＴＤＤＢ評価は、実施例２と同様である。
【００５３】
評価結果を比較例も含めて表５に示す。融液窒素濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上であるものは、基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上になり、熱処理後の析出物密度が１０⁸／ｃｍ³以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。また、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≦０．１０であり、基板抵抗率ρが０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≦０．３０である場合は、直径１μｍ以上の転位ループが１×１０⁴／ｃｍ³以下となり、エピ層の転位ピット欠陥が０．５個／ｃｍ²以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００５４】
【表５】

【００５５】
実施例５
シリコン単結晶の引き上げ及び窒素の添加法は実施例１と同様である。炭素添加は、シリコン融液中に炭素粉を投入することで行った。融液中の炭素濃度は、投入した炭素の総量とシリコン融液の量から算出した。シリコン単結晶ウエハ中のエピ層堆積後の酸素析出挙動及びゲッタリング挙動を評価するため、表６に示す５段の低温デバイスプロセスを模した熱処理を行った。熱処理以外の評価項目（エピ層堆積後の欠陥評価、析出評価、ゲッタリング評価、ＴＤＤＢ評価）は、実施例１と同様である。シリコン半導体基板の炭素濃度は、エピ層堆積後のウエハをＦＴＩＲにて測定し、日本電子工業振興協会による濃度換算係数を用いて算出した。抵抗値が０．５Ωｃｍ以下のシリコン半導体基板は、２０μｍのポリッシュを行って、表面のエピ層を除去した後ＳＩＭＳを用いて測定した。
【００５６】
【表６】

【００５７】
評価結果を比較例も含めて表７に示す。融液炭素濃度が１×１０¹⁷ａｔｏｍｓ／ｃｍ³以上であるものは、基板炭素濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上になった。基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上、かつ、基板炭素濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上のものは、熱処理後の析出物密度が１０⁹／ｃｍ³以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³未満のものは、熱処理後の析出物密度が１０⁸／ｃｍ³未満であり、ライフタイムが１０ｍｓｅｃ以下と、実施例に比べて劣った。基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上、かつ、基板炭素濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³未満のものは、熱処理後の析出物密度が１０⁸／ｃｍ³以上１０⁹／ｃｍ³未満となり、ライフタイムが１０ｍｓｅｃ以上２０ｍｓｅｃ未満であった。この結晶のゲッタリング特性は、基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³未満のものよりは優れているが、基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上、かつ、基板炭素濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上のものに比べると多少劣っていた。また、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≦０．１３であり、基板抵抗率ρが０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≦０．３２である場合は、エピ層のリング状分布積層欠陥が０．５個／ｃｍ²以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００５８】
【表７】

【００５９】
実施例６
シリコン単結晶の引き上げ及び窒素・炭素の添加法は、実施例５と同様である。エピ層堆積前の熱処理として、エピ層堆積装置チャンバー内での熱処理、あるいはＲＴＡによる熱処理、あるいはバッチ式縦型炉による熱処理を行った。エピ層堆積後の酸素析出挙動及びゲッタリング挙動を評価するため施した低温のデバイスプロセスを模した熱処理は、実施例５と同様である。熱処理以外の評価項目（エピ層堆積後の欠陥評価、析出評価、ゲッタリング評価、ＴＤＤＢ評価）は、実施例２と同様である。
【００６０】
評価結果を比較例も含めて表８に示す。基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上、かつ、基板炭素濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上のものは、熱処理後の析出物密度が１０⁹／ｃｍ³以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上、かつ、基板炭素濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³未満のものは、熱処理後の析出物密度が１０⁸／ｃｍ³以上１０⁹／ｃｍ³未満となり、ライフタイムが１０ｍｓｅｃ以上２０ｍｓｅｃ未満であり、基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上、かつ、基板炭素濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上のものに比べて多少劣った。また、１００％Ｈ₂、あるいは１００％Ａｒで、１１００℃、６０秒以上の熱処理を行ったものは、エピ層の転位ピット欠陥が０．５個／ｃｍ²以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００６１】
【表８】

【００６２】
実施例７
シリコン単結晶の引き上げ及び窒素・炭素の添加法は実施例５と同様である。エピ層堆積前の欠陥評価は、実施例５と同様である。エピ層堆積後の酸素析出挙動及びゲッタリング挙動を評価するため施した、低温のデバイスプロセスを模した熱処理は、実施例５と同様である。熱処理以外の評価項目（エピ層堆積前後の欠陥評価、析出評価、ゲッタリング評価、ＴＤＤＢ評価）は、実施例３と同様である。
【００６３】
評価結果を比較例も含めて表９に示す。基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上、かつ、基板炭素濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上のものは、熱処理後の析出物密度が１０⁹／ｃｍ³以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³未満のものは、熱処理後の析出物密度が１０⁸／ｃｍ³未満であり、ライフタイムが１０ｍｓｅｃ以下と、実施例に比べて劣った。基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上、かつ、基板炭素濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³未満のものは、熱処理後の析出物密度が１０⁸／ｃｍ³以上１０⁹／ｃｍ³未満となり、ライフタイムが１０ｍｓｅｃ以上２０ｍｓｅｃ未満であった。この結晶のゲッタリング特性は、基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³未満のものよりは優れているが、基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上、かつ、基板炭素濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上のものに比べると多少劣っていた。また、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≧０．１５であり、基板抵抗率ρが０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≧０．３６である場合は、サイズ５０ｎｍ以上のボイド密度が５×１０⁵／ｃｍ³以上となり、エピ層のリング状分布積層欠陥が０．５個／ｃｍ²以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００６４】
【表９】

【００６５】
実施例８
シリコン単結晶の引き上げ及び窒素・炭素の添加法は実施例５と同様である。エピ層堆積前の欠陥評価は、実施例５と同様である。エピ層堆積後の酸素析出挙動及びゲッタリング挙動を評価するため施した低温のデバイスプロセスを模した熱処理は、実施例５と同様である。熱処理以外の評価項目（エピ層堆積前後の欠陥評価、析出評価、ゲッタリング評価、ＴＤＤＢ評価）は実施例４と同様である。
【００６６】
評価結果を比較例も含めて表１０に示す。基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上、かつ、基板炭素濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上のものは、熱処理後の析出物密度が１０⁹／ｃｍ³以上で、ライフタイムが２０ｍｓｅｃ以上と、ゲッタリング特性に優れていた。基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³未満のものは、熱処理後の析出物密度が１０⁸／ｃｍ³未満であり、ライフタイムが１０ｍｓｅｃ以下と、実施例に比べて劣った。基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上、かつ、基板炭素濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³未満のものは、熱処理後の析出物密度が１０⁸／ｃｍ³以上１０⁹／ｃｍ³未満となり、ライフタイムが１０ｍｓｅｃ以上２０ｍｓｅｃ未満であった。この結晶のゲッタリング特性は、基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³未満のものよりは優れているが、基板窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上、かつ、基板炭素濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上のものに比べると多少劣っていた。また、基板抵抗率ρが０．５Ωｃｍ＜ρ＜３０Ωｃｍの時Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≦０．１０であり、基板抵抗率ρが０．０Ωｃｍ＜ρ≦０．５Ωｃｍの時Ｖ／Ｇ［ｍｍ²／℃ｍｉｎ］≦０．３０である場合は、直径１μｍ以上の転位ループが１×１０⁴／ｃｍ³以下となり、エピ層の転位ピット欠陥が０．５個／ｃｍ²以下、ＴＤＤＢが９０％以上と、エピ層品質が良好であった。
【００６７】
【表１０】

【００６８】
【発明の効果】
本発明のシリコン半導体基板は、エピ層があるにも係らず、デバイスプロセス後の酸素析出が十分起こり、重金属のゲッタリング能力に優れている。そして、基板表面の結晶欠陥がなく、ＴＤＤＢなどのデバイス特性に優れているため、高集積度の高い信頼性を要求されるＭＯＳデバイス用ウエハを製造するのに最適なシリコン半導体基板である。
【００６９】
また、本発明のシリコン半導体基板の製造方法は、従来のシリコン単結晶引上炉やエピ層堆積装置の改造をすることなく、品質の優れた上記シリコン半導体基板を歩留り良く製造することができるため、経済的にも工業的にも、その効果は大きい。
【図面の簡単な説明】
【図１】窒素添加シリコン単結晶ウエハの欠陥領域分布模式図である。
【図２】リング状分布積層欠陥の構造の模式図である。
【図３】転位ピット欠陥の構造の模式図である。
【図４】窒素添加シリコン単結晶ウエハの欠陥領域とエピ層を堆積したシリコン半導体基板のエピ層欠陥分布との関連を示す模式図である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a silicon semiconductor substrate and a method for manufacturing the same, and more particularly, to a silicon semiconductor substrate having excellent gettering characteristics, few surface defects, and excellent TDDB characteristics, and a method for manufacturing the same.
[0002]
[Prior art]
The silicon semiconductor substrate manufactured by the Czochralski method used as a substrate for highly integrated MOS devices has supersaturated oxygen mixed during crystal manufacturing, which precipitates during the subsequent device process and is deposited inside the wafer. Oxygen precipitates are formed. When a sufficient amount of this oxygen precipitate is present inside the wafer, heavy metal mixed during the device process is absorbed into the wafer, and the wafer surface, which is the device active layer, is kept clean. Such a technique is called intrinsic gettering, and has an effect of preventing deterioration of device characteristics due to heavy metal contamination. Therefore, it is required that a silicon single crystal substrate has appropriate oxygen precipitation during the device process.
[0003]
In recent years, a silicon semiconductor substrate (so-called epiwafer) in which a silicon single crystal layer (epi layer) is deposited by an epitaxial method on a silicon single crystal wafer has been used as a substrate for high quality devices. However, it has been found that the epi-wafer undergoes high-temperature heat treatment at 1100 ° C. or higher in the manufacturing process, so that oxygen precipitation does not occur during the device process, and gettering characteristics are inferior to those of a silicon single crystal wafer. This is presumably because oxygen precipitation nuclei that become nuclei for oxygen precipitation in the subsequent device process disappear during the high-temperature heat treatment of the epilayer deposition process.
[0004]
In order to compensate for the oxygen precipitation shortage due to such epilayer deposition, for example, Japanese Patent Application Laid-Open No. 8-250506 discloses a heat treatment process for forming oxygen precipitates inside the wafer and a temperature holding process for controlling the density of oxygen precipitates. An epi-wafer has been proposed in which an epi layer is grown on the surface of the wafer after the above. Further, in Japanese Patent Application Laid-Open No. 9-199507, a specific heat treatment makes SiO substantially uniform from the surface. ₂ There has been proposed an epitaxial wafer in which a predetermined amount of precipitates are contained and then an epitaxial layer is grown. These crystals have oxygen precipitation nuclei that do not disappear even during high-temperature heat treatment of epilayer deposition, so oxygen precipitation occurs sufficiently in the device process even after becoming an epi-wafer and has excellent gettering characteristics. . However, the above-described method complicates the heat treatment process of the wafer to create oxygen precipitates that do not disappear even during the epilayer deposition process, and this has the problems of reducing productivity and increasing wafer cost. It was.
[0005]
In addition to this, a method for promoting precipitation by adding an impurity element has been proposed. In particular, it has been found that when nitrogen is added, the nucleus of oxygen precipitation becomes stable and oxygen precipitation occurs even after epilayer deposition. For example, JP-A-11-189493 discloses nitrogen as 1 × 10 ¹³ / Cm ^Three It has been proposed that an epitaxial layer is deposited on the silicon wafer added as described above, whereby sufficient precipitation occurs in the subsequent process heat treatment, and an epitaxial wafer having excellent gettering characteristics is manufactured. This method is characterized by using a nitrogen-added silicon single crystal wafer in which the OSF region exists in the silicon single crystal wafer. However, when an epi layer is deposited on such a nitrogen-added silicon single crystal wafer, crystal defects are generated in the epi layer deposited on the portion corresponding to the OSF region of the silicon single crystal wafer, and TDDB (Time Dependent Dielectric Breakdown: It degrades device characteristics such as dielectric breakdown over time. Therefore, this method is not practical as an epi wafer.
[0006]
[Problems to be solved by the invention]
It has been found that the crystal defects that occur when an epi layer is deposited on a nitrogen-added silicon single crystal wafer are caused by the quality of the silicon single crystal wafer before the epi layer is deposited. Therefore, when using a nitrogen-added silicon single crystal wafer as an epi-wafer substrate, in addition to the conventional quality of oxygen precipitation, it is necessary to create a nitrogen-added silicon single crystal wafer with a quality that does not cause defects in the epi layer. is there.
[0007]
By improving the crystal quality of a nitrogen-added silicon single crystal wafer, the present invention provides a silicon semiconductor that has no defects in the epi layer, is excellent in oxygen precipitation ability during device processes, and has good gettering ability for heavy metals A substrate and a method for manufacturing such a silicon semiconductor substrate are provided.
[0008]
[Means for Solving the Problems]
The present inventors add nitrogen to the silicon melt, manufacture silicon single crystals under various growth conditions, perform epi layer deposition on silicon single crystal wafers cut out from the crystals, and generate epi layers Crystal defects were investigated. At the same time, the quality of the silicon single crystal wafer before the epi layer deposition was investigated in detail. As a result, the following two types of crystal defects occur in the epi layer. These crystal defects are the surface of the silicon single crystal wafer among the micro defects existing in the nitrogen-added silicon single crystal wafer before the epi layer deposition. It was found that what was exposed to was formed by being transferred to the epi layer. As a result of detailed examination, in order to prevent the occurrence of epilayer crystal defects,
(A) eliminating micro defects in the nitrogen-added silicon single crystal wafer by optimizing the crystal production conditions;
(B) eliminating micro defects in the nitrogen-added silicon single crystal wafer by pre-treatment before epi layer deposition;
These two methods were found to be effective, and the present invention was completed with these findings.
[0009]
That is, the present invention
(1) A silicon semiconductor substrate obtained by depositing a silicon single crystal layer (epi layer) by an epitaxial method on the surface of a silicon single crystal wafer cut out from a nitrogen-containing silicon single crystal produced by a Czochralski method, The nitrogen concentration of the silicon single crystal wafer is 1 × 10 ¹³ atoms / cm ^Three 1 × 10 or more ¹⁶ atoms / cm ^Three The number of interstitial stacking faults (ring-shaped distributed stacking faults) on the {111} plane is 0.5 / cm in the epi layer over the entire surface of the silicon semiconductor substrate. ² A silicon semiconductor substrate characterized by:
(2) A silicon semiconductor substrate obtained by depositing a silicon single crystal layer (epi layer) by an epitaxial method on the surface of a silicon single crystal wafer cut out from a nitrogen-containing silicon single crystal produced by a Czochralski method, The nitrogen concentration of the silicon single crystal wafer is 1 × 10 ¹³ atoms / cm ^Three 1 × 10 or more ¹⁶ atoms / cm ^Three Dislocations (dislocation pit defects) observed after selective etching over the entire surface of the silicon semiconductor substrate are 0.5 / cm in the epi layer. ² A silicon semiconductor substrate characterized by:
(3) A silicon semiconductor substrate obtained by depositing a silicon single crystal layer (epi layer) by an epitaxial method on the surface of a silicon single crystal wafer cut out from a nitrogen-containing silicon single crystal produced by a Czochralski method, Nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three 1 × 10 or more ¹⁶ atoms / cm ^Three The void density of the size of 50 nm or more is 5 × 10 5 over the entire surface of the wafer. ^Five / Cm ^Three 5 × 10 or more ⁷ / Cm ^Three A silicon semiconductor substrate, wherein an epitaxial layer is deposited by an epitaxial method on the surface of a silicon single crystal wafer,
(4) A silicon semiconductor substrate obtained by depositing a silicon single crystal layer (epi layer) by an epitaxial method on the surface of a silicon single crystal wafer cut out from a nitrogen-containing silicon single crystal produced by a Czochralski method, Nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three 1 × 10 or more ¹⁶ atoms / cm ^Three The dislocation loop having a diameter of 1 μm or more is 1 × 10 6 over the entire surface of the wafer. ^Four / Cm ^Three A silicon semiconductor substrate, wherein an epitaxial layer is deposited by an epitaxial method on the surface of a silicon single crystal wafer,
(5) The carbon concentration of the silicon single crystal wafer is 1 × 10 ¹⁶ atoms / cm ^Three 1 × 10 or more ¹⁸ atoms / cm ^Three The silicon semiconductor substrate according to any one of (1) to (4),
(6) 1 × 10 nitrogen ¹⁶ atoms / cm ^Three 1.5 × 10 or more ¹⁹ atoms / cm ^Three Using the silicon melt contained below, the pulling speed was V [mm / min] and the average temperature gradient in the crystal growth axis direction from melting point to 1350 ° C. was G [° C./mm] by the Czochralski method. When the substrate resistivity ρ [Ωcm] is 0.5 Ωcm <ρ <30 Ωcm, V / G [mm ² / ° C. min] ≦ 0.13, and when the substrate resistivity ρ [Ωcm] is 0.0 Ωcm <ρ ≦ 0.5 Ωcm, V / G [mm ² / ° C. min] ≦ 0.32, and after growing a silicon single crystal, a silicon single crystal layer is deposited on the surface of a silicon single crystal wafer cut out from the single crystal by an epitaxial method. A method of manufacturing a silicon semiconductor substrate,
(7) 1 × 10 nitrogen ¹⁶ atoms / cm ^Three 1.5 × 10 or more ¹⁹ atoms / cm ^Three A silicon single crystal wafer cut out from a silicon single crystal produced by the Czochralski method using a silicon melt contained below is heat-treated at 1100 ° C. or higher for 60 seconds or more in a non-oxidizing atmosphere or hydrogen atmosphere. A method of manufacturing a silicon semiconductor substrate, wherein a silicon single crystal layer is deposited on a wafer surface by an epitaxial method;
(8) 1 × 10 nitrogen ¹⁶ atoms / cm ^Three 1.5 × 10 or more ¹⁹ atoms / cm ^Three Using the silicon melt contained below, the pulling speed was V [mm / min] and the average temperature gradient in the crystal growth axis direction from melting point to 1350 ° C. was G [° C./mm] by the Czochralski method. When the substrate resistivity ρ [Ωcm] is 0.5 Ωcm <ρ <30 Ωcm, V / G [mm ² / ° C. min] ≧ 0.15 and V / G [mm when the substrate resistivity ρ [Ωcm] is 0.0 Ωcm <ρ ≦ 0.5 Ωcm. ² / ° C. min] ≧ 0.36, a silicon semiconductor substrate manufactured by depositing a silicon single crystal layer by an epitaxial method on the surface of a silicon single crystal wafer cut out from a grown silicon single crystal Method,
(9) 1 × 10 nitrogen ¹⁶ atoms / cm ^Three 1.5 × 10 or more ¹⁹ atoms / cm ^Three Using the silicon melt contained below, the pulling speed was V [mm / min] and the average temperature gradient in the crystal growth axis direction from the melting point to 1350 ° C. was G [° C./mm] by the Czochralski method. When the substrate resistivity ρ [Ωcm] is 0.5 Ωcm <ρ <30 Ωcm, V / G [mm ² / ° C. min] ≦ 0.10 and when the substrate resistivity ρ [Ωcm] is 0.0 Ωcm <ρ ≦ 0.5 Ωcm, V / G [mm ² /.Degree. C. min] .ltoreq.0.30, manufacturing a silicon semiconductor substrate characterized in that a silicon single crystal layer is deposited by an epitaxial method on the surface of a silicon single crystal wafer cut out from a grown silicon single crystal. Method,
(10) Carbon is further added to the silicon melt at 1 × 10 ¹⁷ atoms / cm ^Three 1 × 10 or more ¹⁹ atoms / cm ^Three The method for producing a silicon semiconductor substrate according to any one of (6) to (9), which is contained below,
It is.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
In order to ensure oxygen precipitation and gettering ability after epilayer deposition, it is necessary to add nitrogen above a certain value. The nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three More preferably, 2 × 10 ¹³ atoms / cm ^Three The above is appropriate. Nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three Is less than 10 oxygen precipitate density after epi layer deposition. ⁸ / Cm ^Three Therefore, the gettering ability is insufficient. The higher the nitrogen concentration, the easier it is to polycrystallize, so the upper limit of nitrogen concentration is 1 × 10. ¹⁶ atoms / cm ^Three The following are appropriate. Addition of nitrogen alone is sufficient for the gettering ability, but a higher density oxygen precipitate may be required as a user's request. In that case, it is effective to add carbon simultaneously with nitrogen. Carbon is effective in promoting precipitation in a low-temperature heat treatment at 800 ° C. or lower, while nitrogen is effective in promoting precipitation in a high-temperature heat treatment at 900 ° C. or higher.・ Oxygen precipitation occurs at both high temperatures, increasing the density of precipitates. The carbon concentration is 1 × 10 ¹⁶ atoms / cm ^Three Or more, more preferably 3 × 10 ¹⁶ atoms / cm ^Three The above is appropriate. Carbon concentration is 1 × 10 ¹⁶ atoms / cm ^Three In the case of less than 10 ° C., it is particularly 10 in the case of a low temperature CMOS process constituted by heat treatment at 1100 ° C. ⁹ / Cm ^Three Since the precipitate density is less than that, the effect of addition may not be recognized. In addition, since the higher the carbon concentration, the easier the polycrystallization, the upper limit of the carbon concentration is 1 × 10. ¹⁹ atoms / cm ^Three The following are appropriate.
[0011]
The nitrogen-added CZ-Si crystal has three types of defect regions (void region, OSF region, and I region) as shown in FIG. The distribution of these defect regions is uniquely determined by parameters of V / G (crystal growth rate / temperature gradient in the crystal axis direction at the solid-liquid interface), nitrogen concentration, and substrate resistivity regardless of whether or not carbon is added. . A void region is a region into which excess atomic vacancies are introduced during crystal growth, and there are void defects formed by aggregation of these atomic vacancies. The OSF region is a region where an oxidation induced stacking fault (hereinafter referred to as OSF) occurs when a silicon single crystal wafer is subjected to an oxidation heat treatment. The I region is a region where excess interstitial atoms are introduced during crystal growth. When V / G increases, the void region spreads over the entire wafer surface, and when V / G decreases, the void region contracts toward the wafer center and the I region extends over the entire wafer surface. The OSF region is located at the boundary between the void region and the I region.
[0012]
When an epi layer is deposited on a silicon single crystal wafer cut out from a nitrogen-added CZ-Si crystal containing such a defect region, a unique crystal defect formed only in the epi layer separately from the silicon single crystal wafer that becomes the substrate As a result, it has been clarified that two types of ring-shaped distributed stacking faults and dislocation pit defects occur.
[0013]
As shown in FIG. 2, the ring-shaped distributed stacking fault is an interstitial stacking fault on the {111} plane extending from the interface between the silicon single crystal wafer and the epilayer to the epilayer surface, and is epitaxially deposited on the (100) wafer. In this case, when the epitaxial film thickness is T [μm], an equilateral triangle structure having a side length of approximately T × √2 [μm] is obtained. Since this ring-shaped distributed stacking fault appears as a scattered image similar to the foreign matter on the wafer when viewed with a surface foreign object meter, the number of the defects can be determined by measuring the wafer after epilayer deposition with the surface foreign material meter. Can be evaluated.
[0014]
As shown in FIG. 3, the dislocation pit defect is one or several dislocations extending from the epilayer interface to the epilayer surface. This dislocation pit defect is not detected even if the wafer after epi layer deposition is directly measured by a surface foreign matter meter or the like, and the number of pits that can be obtained by performing selective etching such as light etching and seco etching on the wafer surface after epi layer deposition is counted Thus, the number can be evaluated. At this time, the etching amount [μm] of the selective etching is made smaller than the epi layer thickness T [μm].
[0015]
Ring-shaped distributed stacking faults of 0.5 / cm ² Super or dislocation pit defects of 0.5 / cm ² If there is super, for example, electrode area 20mm ² In these devices, the probability of destruction caused by these defects exceeds 10%. An electrode in which many of these defects are present deteriorates in electrical characteristics such as TDDB characteristics. Therefore, a wafer having many such defects cannot be used as a silicon semiconductor substrate for high-quality devices.
[0016]
As a result of investigating in detail the occurrence position of the defect unique to the epi layer in the wafer surface, it was found that it corresponds to the defect state of the silicon single crystal wafer before the epi layer deposition, as shown in FIG.
[0017]
It has been found that the region where the ring-shaped distributed stacking fault occurs is inside the OSF region (that is, near the void region) in the silicon single crystal wafer before the epi layer deposition. In this region, atomic vacancy aggregates that could not be over 50 nm in size became fine oxygen precipitates, interstitial atoms spouted by their own volume expansion aggregated to the periphery, and minute interstitial atomic stacking faults were formed. It is thought that it has formed. It is presumed that by depositing an epi layer on such an interstitial type stacking fault, the interstitial type stacking fault is transferred to the epi layer and a ring-shaped distributed stacking fault is formed. As a result of detailed investigation of the positional relationship between the defect distribution of the silicon single crystal wafer and the ring-shaped distribution stacking fault distribution in various crystals, a void density of 50 × 50 nm or more on the entire wafer surface is 5 × 10 5. ^Five / Cm ^Three In the wafer as described above, or in the wafer in which the void region is shrunk to the center of the wafer and disappeared, the number of ring-shaped distributed stacking faults after epi layer deposition is 0.5 / cm. ² It became clear that it was suppressed to the following. Note that, as in the former case, the void density of 50 nm or more on the entire wafer surface is 5 × 10 5. ^Five / Cm ^Three In the wafer as described above, the OSF region is completely excluded outside the wafer. Void density of size 50nm is 0 / cm ^Three 5 × 10 or more ^Five / Cm ^Three In an area that is less than 0.5, the number of ring-shaped distributed stacking faults is 0.5 / cm. ² It was also found that super-occurring. In such a region, it is considered that the minute interstitial-type stacking fault as described above exists. If the number of voids increases more than necessary, the transfer of voids to the epi layer occurs and the TDDB characteristics of the epi layer deteriorate, so the void density is 5 × 10 ⁷ / Cm ^Three It is desirable to keep it below.
[0018]
It has been found that the region where dislocation pit defects occur is the OSF region in the silicon single crystal wafer before epi layer deposition and outside the region where the ring-shaped distributed stacking faults occur. Further, it has been clarified that a dislocation loop having a diameter of 1 μm or more exists in the region of the silicon single crystal wafer before the epitaxial layer deposition. In this region, the number of minute oxygen precipitates formed from the atomic vacancy aggregate is larger than that of the ring-like distributed stacking fault region, and as a result, the concentration of interstitial atoms discharged increases, resulting in unstacking defects around the precipitate. It is thought that the fault resulted in the dislocation loop as described above. Note that this dislocation loop is another defect that has a different cause from the conventionally discovered I region dislocation cluster (H. Takeno et al. Mat. Res. Symp. Proc. Vol. 262, 1992). It is. In other words, the dislocation cluster in the I region is formed by spontaneously collecting excessively introduced I itself, whereas the dislocation loop described here is caused by the formation of minute oxygen precipitates. It is characterized by the presence of oxygen precipitates near the center of the loop. Since such a dislocation loop is transferred to the epi layer without disappearing when it is epitaxially deposited, it is presumed that dislocation pit defects are formed. As a result of detailed investigation of the relationship between dislocation loops and dislocation pit defects in various crystals, 1 × 10 dislocation loops with a diameter of 1 μm or more were found. ^Four / Cm ^Three In the superexisting region, there are 0.5 dislocation loops / cm. ² I knew it would be super. This means that in a silicon single crystal wafer before epi layer deposition, dislocation loops existing in a region shallower than 0.5 μm from the wafer mirror surface are exposed on the surface of the silicon single crystal wafer before epi layer deposition. It is thought that it is transferred to the epi layer later.
[0019]
Thus, it has been found that the epi-layer defect is generated by transferring the grown-in crystal defect present in the OSF region of the nitrogen-added silicon single crystal wafer to the epi layer. Therefore, it is effective to reduce epi-layer defects to reduce or eliminate the grown-in crystal defects before the epi-layer deposition.
[0020]
Although the epi film thickness is not particularly specified, it is generally preferably 0.5 μm or more from the viewpoint of controllability of the film thickness. An epi film thickness of less than 0.5 μm makes it difficult to achieve in-plane film thickness uniformity. In addition, 20 μm or less is desirable from the throughput. When the epitaxial film thickness exceeds 20 μm, the epi deposition process takes 30 minutes or more, and the productivity is lowered, which is not practical.
[0021]
Next, a method for manufacturing a nitrogen-added silicon semiconductor substrate in which no epilayer defect occurs and a nitrogen / carbon-added silicon semiconductor substrate will be described below.
[0022]
1 × 10 nitrogen ¹³ atoms / cm ^Three In order to grow the silicon single crystal including the above, 1 × 10 10 in the silicon melt due to segregation. ¹⁶ atoms / cm ^Three It is necessary to add the above nitrogen. Nitrogen in the silicon melt is 1.5 × 10 ¹⁹ atoms / cm ^Three When super-added, the nitrogen concentration becomes high and polycrystallization tends to occur, which is not suitable for practical use.
[0023]
1 × 10 carbon ¹⁶ atoms / cm ^Three In order to grow the silicon single crystal including the above, 3 × 10 3 in the silicon melt due to segregation. ¹⁷ atoms / cm ^Three It is necessary to add the above carbon. 1 × 10 carbon in silicon melt ¹⁹ atoms / cm ^Three When super-added, the carbon concentration becomes high and polycrystallization tends to occur, which is not suitable for practical use.
[0024]
Nitrogen-added silicon single crystal wafer and nitrogen / carbon-added silicon single crystal wafer are used, and ring-shaped distributed stacking faults are 0.5 / cm ² As an epi wafer manufacturing method described below, for example, there are the following methods.
[0025]
(A) V / G during crystal growth, V / G [mm when substrate resistivity ρ [Ωcm] is 0.5 Ωcm <ρ <30 Ωcm ² / ° C. min] ≦ 0.13 and substrate resistivity ρ [Ωcm] is 0.0Ωcm <ρ ≦ 0.5 Ωcm V / G [mm ² / ° C. min] ≦ 0.32, and an epitaxial layer having a predetermined thickness is deposited on the silicon single crystal wafer cut out from the grown silicon single crystal by the epitaxial method.
[0026]
(B) V / G during crystal growth, V / G [mm when substrate resistivity ρ [Ωcm] is 0.5 Ωcm <ρ <30 Ωcm ² / ° C. min] ≧ 0.15 and substrate resistivity ρ [Ωcm] is 0.0Ωcm <ρ ≦ 0.5 Ωcm V / G [mm ² / ° C. min] ≧ 0.36, and an epitaxial layer having a predetermined thickness is deposited on the silicon single crystal wafer cut out from the grown silicon single crystal by the epitaxial method.
[0027]
V / G during crystal growth is 0.13 <V / G [mm when the substrate resistivity ρ is 0.5 Ωcm <ρ <30 Ωcm. ² / ° C. min] <0.15, and when 0.0Ωcm <ρ ≦ 0.5Ωcm, 0.32 <V / G [mm ² / ° C. min] <0.36, defects that cause ring-shaped distributed stacking faults are formed in the silicon single crystal wafer, so that 0.5 ring-shaped distributed stacking faults are formed after the epilayer is deposited. / Cm ² Super-occurs. Although the upper limit and the lower limit of V / G are not particularly specified, the lower limit is 0.05 [mm] due to productivity problems. ² / ° C min] or more, the upper limit is 0.40 [mm] from the cooling capacity of the crystal pulling apparatus. ² / ° C. min] or less is realistic. Note that the silicon single crystal wafer manufactured by the method (B) has a void density of 5 × 10 5 over the entire surface of the wafer with a size of 50 nm or more. ^Five / Cm ^Three Thus, the OSF region is completely excluded outside the wafer.
[0028]
Using a nitrogen-added silicon single crystal wafer and a nitrogen / carbon-added silicon single crystal wafer and having 0.5 dislocation pit defects / cm ² As an epi wafer manufacturing method as described below, for example, there are the following methods.
[0029]
(C) Before epitaxial layer deposition, an epitaxial layer having a predetermined thickness is deposited by an epitaxial method on a silicon single crystal wafer heat-treated at 1100 ° C. or more for 60 seconds or more in a non-oxidizing atmosphere or hydrogen atmosphere.
[0030]
(D) V / G during crystal growth, V / G [mm when substrate resistivity ρ [Ωcm] is 0.5 Ωcm <ρ <30 Ωcm ² / ° C. min] ≦ 0.10 and substrate resistivity ρ [Ωcm] is 0.0Ωcm <ρ ≦ 0.5 Ωcm V / G [mm ² / ° C. min] ≦ 0.30, and an epitaxial layer having a predetermined thickness is deposited on the silicon single crystal wafer cut out from the grown silicon single crystal by the epitaxial method.
[0031]
The heat treatment as shown in (C) is considered to eliminate the dislocation loop that causes the generation of dislocation pit defects existing in the surface layer of the silicon single crystal wafer before the epitaxial layer deposition. As the non-oxidizing atmosphere, it is sufficient that impurities are 5 ppm or less and the oxide film thickness after the heat treatment is suppressed to 2 nm or less. As the gas, for example, a rare gas such as Ar is effective. In an oxidizing atmosphere in which the oxide film thickness after heat treatment exceeds 2 nm, microdislocation loops do not disappear, and in addition, OSF is also formed, which is not preferable. If it is less than 1100 ° C. and less than 60 seconds, the number of dislocation pit defects after epilayer deposition is 0.5 / cm. ² do not become. This is probably because the point defect reaction was not activated below 1100 ° C. and the dislocation loop annihilation phenomenon did not occur, and when it was less than 60 seconds, the time required for the dislocation loop annihilation was insufficient. V / G during crystal growth is V / G [mm when the substrate resistivity ρ is 0.5 Ωcm <ρ <30 Ωcm. ² / ° C. min]> 0.10, and V / G [mm when 0.0Ωcm <ρ ≦ 0.5Ωcm ² / ° C. min]> 0.30, dislocation loops that cause dislocation pit defects are formed in the silicon single crystal wafer, so that there are 0.5 dislocation pit defects / cm after epilayer deposition. ² Super-occurs. The silicon single crystal wafer manufactured by the method (D) has 1 × 10 dislocation loops having a diameter of 1 μm or more over the entire surface of the wafer. ^Four / Cm ^Three It is as follows.
[0032]
The epi deposition method is not specifically defined, but it is a method using a commercially available single wafer epi deposition apparatus / batch type epi deposition apparatus using dichlorosilane or trichlorosilane as a source gas. There is no problem as long as the foreign matter on the silicon single crystal wafer is sufficiently eliminated by cleaning before epi deposition.
[0033]
【Example】
Hereinafter, the present invention will be described with reference to examples. However, the present invention is not limited by the description of these examples.
[0034]
Example 1
The silicon single crystal manufacturing apparatus used in the present embodiment is not particularly limited as long as it is used for silicon single crystal manufacturing by a normal CZ method. A silicon single crystal grown using this apparatus has a conductivity type: p-type (boron doping), a crystal diameter: 8 inches (200 mm), a resistivity: 0.004 to 10.5 Ωcm, and an oxygen concentration of 6.0 to 8 .0x10 ¹⁷ atoms / cm ^Three (Calculated using the oxygen concentration conversion factor by the Japan Electronics Industry Promotion Association). Nitrogen was added by putting a wafer with a nitride film into the silicon melt. The nitrogen concentration in the silicon melt was calculated from the total amount of nitrogen and the amount of silicon melt in the nitride-coated wafer. In order to change the V / G when the pulling rate V [mm / min] and the average temperature gradient G [° C./mm] in the crystal growth axis direction from the melting point to 1350 ° C., the crystal growth rate or silicon single crystal production A silicon single crystal was grown under a plurality of crystal growth conditions in which the internal structure of the apparatus was changed. A silicon single crystal layer (epi layer) having a thickness of 5 μm was deposited on the silicon single crystal wafer formed by cutting out from this crystal by an epitaxial method to prepare a silicon semiconductor substrate (epi wafer).
[0035]
The nitrogen concentration was measured using a secondary ion mass spectrometer (SIMS) after taking a sample from the silicon semiconductor substrate after the epi layer deposition and polishing 20 μm to remove the epi layer on the surface.
[0036]
The ring-shaped distributed stacking fault of the epi layer was evaluated by the following procedure. First, the number and distribution of foreign matters were investigated in a mode for evaluating foreign matters having a size of 0.1 μm or more as a measurement condition using a surface foreign matter meter SP1 manufactured by Tencor as it was with the epiwafer. Thereafter, the epiwafer was subjected to SC1 cleaning to remove the foreign matter, and the foreign matter was again measured with a surface foreign matter meter. The foreign matter remaining before and after the cleaning was determined to be a ring-shaped distribution stacking fault, and the number of the foreign matter was counted. 1cm to cover the whole wafer to calculate the density ² The area density of the ring-shaped distributed stacking faults in each grid was calculated from the number of ring-shaped distributed stacking defects included in each grid, and the maximum value of the area density was obtained.
[0037]
In order to evaluate the oxygen precipitation behavior after epilayer deposition, the epiwafer was subjected to a heat treatment simulating the four-stage device process shown in Table 1, and an oxygen precipitate having a depth of 100 μm from the epi surface was subjected to infrared interference. Measured with An OPP (Optical Precipitate Profiler) manufactured by HYT was used as a commercially available defect evaluation apparatus using infrared interferometry.
[0038]
In addition, in order to evaluate the gettering behavior after the epi layer deposition, after heat treatment simulating the four-stage device process shown in Table 1, Ni is applied to the wafer surface by spin coating. ¹⁴ atoms / cm ² It was applied and a MOS diode was mounted. Gate oxidation conditions are 1000 ° C., 30 minutes, dry O 2 ₂ The oxide film thickness was 300 nm. Thereafter, generation lifetime was measured by the MOS-Ct method.
[0039]
[Table 1]

[0040]
Electrode area 20mm to evaluate TDDB ² A poly-Si MOS was prepared on an epi-wafer. The oxide film thickness was 25 nm. Continuous stress current density of -5 mA / cm ² And Q when the breakdown electric field is 10 MV / cm _bd 10C / cm ² The above yield was investigated.
[0041]
The evaluation results are shown in Table 2 including comparative examples. Melt nitrogen concentration is 1 × 10 ¹⁶ atoms / cm ^Three The above is the substrate nitrogen concentration of 1 × 10 ¹³ atoms / cm ^Three Thus, the precipitate density after heat treatment is 10 ⁸ / Cm ^Three As described above, the lifetime was 20 msec or more, and the gettering characteristics were excellent. Further, when the substrate resistivity ρ [Ωcm] is 0.5 Ωcm <ρ <30 Ωcm, V / G [mm ² / ° C. min] ≦ 0.13, and V / G [mm when the substrate resistivity ρ [Ωcm] is 0.0 Ωcm <ρ ≦ 0.5 Ωcm. ² / ° C. min] ≦ 0.32, the number of ring-shaped distributed stacking faults in the epi layer is 0.5 / cm ² Hereinafter, epilayer quality was good with TDDB of 90% or more.
[0042]
[Table 2]

[0043]
Example 2
The method for pulling up the silicon single crystal and adding nitrogen is the same as in Example 1. An epitaxial layer of 5 μm was deposited on a silicon single crystal wafer cut out from this crystal in the same manner as in Example 1. However, unlike Example 1, as a heat treatment before epilayer deposition, a heat treatment in an epilayer deposition apparatus chamber, a heat treatment by RTA, or a heat treatment by a batch type vertical furnace was performed.
[0044]
The dislocation pit defects in the epi layer were evaluated. In the evaluation, 3 μm of the epilayer surface was etched with a light etchant, and the number of diamond-shaped or streamlined pits having a size of 1 μm or more was counted with an optical microscope. Deposition behavior, gettering behavior, and TDDB evaluation after epilayer deposition are the same as in Example 1.
[0045]
The evaluation results are shown in Table 3 including comparative examples. Melt nitrogen concentration is 1 × 10 ¹⁶ atoms / cm ^Three The above is the substrate nitrogen concentration of 1 × 10 ¹³ atoms / cm ^Three Thus, the precipitate density after heat treatment is 10 ⁸ / Cm ^Three As described above, the lifetime was 20 msec or more, and the gettering characteristics were excellent. 100% H ₂ Or 100% Ar, heat treatment at 1100 ° C. for 60 seconds or more has 0.5 dislocation pit defects in the epi layer. ² Hereinafter, the epilayer quality was good with TDDB of 90% or more.
[0046]
[Table 3]

[0047]
Example 3
The method for pulling up the silicon single crystal and adding nitrogen is the same as in Example 1.
[0048]
The void defect evaluation of the silicon single crystal wafer cut out from the silicon single crystal uses OPP, and in the silicon single crystal wafer with both sides mirrored, the void length of the diagonal length of 50 nm or more is focused on the position of 300 μm from the wafer surface layer. The total number was measured and the density was calculated. Defect evaluation, deposition evaluation, gettering evaluation, and TDDB evaluation after epi layer deposition are the same as in Example 1.
[0049]
The evaluation results are shown in Table 4 including comparative examples. Melt nitrogen concentration is 1 × 10 ¹⁶ atoms / cm ^Three The above is the substrate nitrogen concentration of 1 × 10 ¹³ atoms / cm ^Three Thus, the precipitate density after heat treatment is 10 ⁸ / Cm ^Three As described above, the lifetime was 20 msec or more, and the gettering characteristics were excellent. Further, when the substrate resistivity ρ is 0.5 Ωcm <ρ <30 Ωcm, V / G [mm ² / ° C. min] ≧ 0.15, and V / G [mm when 0.0Ωcm <ρ ≦ 0.5Ωcm ² / ° C. min] ≧ 0.36, the void density of the size of 50 nm or more is 5 × 10 ^Five / Cm ^Three Thus, the ring-shaped distributed stacking fault of the epi layer is 0.5 / cm. ² Hereinafter, the epilayer quality was good with TDDB of 90% or more.
[0050]
[Table 4]

[0051]
Example 4
The method for pulling up the silicon single crystal and adding nitrogen is the same as in Example 1.
[0052]
Dislocation loop density evaluation of a silicon single crystal wafer cut out from a silicon single crystal uses OPP, and in a silicon single crystal wafer with both sides mirrored, a dislocation loop with a diameter of 1 μm or more is focused on a position of 300 μm from the wafer surface layer. The density was measured and calculated. Defect evaluation, deposition evaluation, gettering evaluation, and TDDB evaluation after epi layer deposition are the same as in Example 2.
[0053]
The evaluation results are shown in Table 5 including comparative examples. Melt nitrogen concentration is 1 × 10 ¹⁶ atoms / cm ^Three The above is the substrate nitrogen concentration of 1 × 10 ¹³ atoms / cm ^Three Thus, the precipitate density after heat treatment is 10 ⁸ / Cm ^Three As described above, the lifetime was 20 msec or more, and the gettering characteristics were excellent. Further, when the substrate resistivity ρ is 0.5 Ωcm <ρ <30 Ωcm, V / G [mm ² / ° C. min] ≦ 0.10, and when the substrate resistivity ρ is 0.0 Ωcm <ρ ≦ 0.5 Ωcm, V / G [mm ² / ° C. min] ≦ 0.30, a dislocation loop having a diameter of 1 μm or more is 1 × 10 ^Four / Cm ^Three The number of dislocation pit defects in the epi layer is 0.5 / cm. ² Hereinafter, the epilayer quality was good with TDDB of 90% or more.
[0054]
[Table 5]

[0055]
Example 5
The method for pulling up the silicon single crystal and adding nitrogen is the same as in Example 1. Carbon addition was performed by putting carbon powder into the silicon melt. The carbon concentration in the melt was calculated from the total amount of carbon added and the amount of silicon melt. In order to evaluate the oxygen precipitation behavior and the gettering behavior after epilayer deposition in the silicon single crystal wafer, heat treatment was performed that imitates the five-stage low temperature device process shown in Table 6. Evaluation items other than the heat treatment (defect evaluation after epilayer deposition, precipitation evaluation, gettering evaluation, TDDB evaluation) are the same as in Example 1. The carbon concentration of the silicon semiconductor substrate was calculated by measuring the wafer after epilayer deposition by FTIR and using a concentration conversion factor by the Japan Electronics Industry Promotion Association. A silicon semiconductor substrate having a resistance value of 0.5 Ωcm or less was measured using SIMS after polishing the surface by removing 20 μm of the epilayer.
[0056]
[Table 6]

[0057]
The evaluation results are shown in Table 7 including comparative examples. Melt carbon concentration is 1 × 10 ¹⁷ atoms / cm ^Three In the above, the substrate carbon concentration is 1 × 10 ¹⁶ atoms / cm ^Three That's it. Substrate nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three The substrate carbon concentration is 1 × 10 ¹⁶ atoms / cm ^Three In the above, the precipitate density after heat treatment is 10 ⁹ / Cm ^Three As described above, the lifetime was 20 msec or more, and the gettering characteristics were excellent. Substrate nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three Less than that has a precipitate density of 10 after heat treatment. ⁸ / Cm ^Three The lifetime was 10 msec or less, which was inferior to the examples. Substrate nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three The substrate carbon concentration is 1 × 10 ¹⁶ atoms / cm ^Three Less than that has a precipitate density of 10 after heat treatment. ⁸ / Cm ^Three 10 or more ⁹ / Cm ^Three The lifetime was 10 msec or more and less than 20 msec. The gettering characteristic of this crystal is that the substrate nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three The substrate nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three The substrate carbon concentration is 1 × 10 ¹⁶ atoms / cm ^Three It was a little inferior to the above. Further, when the substrate resistivity ρ is 0.5 Ωcm <ρ <30 Ωcm, V / G [mm ² / ° C. min] ≦ 0.13, and V / G [mm when the substrate resistivity ρ is 0.0 Ωcm <ρ ≦ 0.5 Ωcm. ² / ° C. min] ≦ 0.32, the number of ring-shaped distributed stacking faults in the epi layer is 0.5 / cm. ² Hereinafter, the epilayer quality was good with TDDB of 90% or more.
[0058]
[Table 7]

[0059]
Example 6
The method of pulling up the silicon single crystal and adding nitrogen and carbon are the same as in Example 5. As a heat treatment before epilayer deposition, a heat treatment in an epilayer deposition apparatus chamber, a heat treatment by RTA, or a heat treatment by a batch type vertical furnace was performed. The heat treatment simulating the low-temperature device process performed for evaluating the oxygen precipitation behavior and the gettering behavior after the epilayer deposition is the same as that of the fifth embodiment. Evaluation items other than the heat treatment (defect evaluation after epilayer deposition, precipitation evaluation, gettering evaluation, TDDB evaluation) are the same as in Example 2.
[0060]
The evaluation results are shown in Table 8 including comparative examples. Substrate nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three The substrate carbon concentration is 1 × 10 ¹⁶ atoms / cm ^Three In the above, the precipitate density after heat treatment is 10 ⁹ / Cm ^Three As described above, the lifetime was 20 msec or more, and the gettering characteristics were excellent. Substrate nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three The substrate carbon concentration is 1 × 10 ¹⁶ atoms / cm ^Three Less than that has a precipitate density of 10 after heat treatment. ⁸ / Cm ^Three 10 or more ⁹ / Cm ^Three The lifetime is 10 msec or more and less than 20 msec, and the substrate nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three The substrate carbon concentration is 1 × 10 ¹⁶ atoms / cm ^Three Somewhat inferior to the above. 100% H ₂ Or 100% Ar, heat treatment at 1100 ° C. for 60 seconds or more has 0.5 dislocation pit defects in the epi layer / cm ² Hereinafter, the epilayer quality was good with TDDB of 90% or more.
[0061]
[Table 8]

[0062]
Example 7
The method of pulling up the silicon single crystal and adding nitrogen and carbon are the same as in Example 5. Defect evaluation before epi layer deposition is the same as in Example 5. The heat treatment simulating a low-temperature device process performed for evaluating the oxygen precipitation behavior and the gettering behavior after the epilayer deposition is the same as in Example 5. Evaluation items other than the heat treatment (defect evaluation before and after epilayer deposition, precipitation evaluation, gettering evaluation, and TDDB evaluation) are the same as in Example 3.
[0063]
The evaluation results are shown in Table 9 including comparative examples. Substrate nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three The substrate carbon concentration is 1 × 10 ¹⁶ atoms / cm ^Three In the above, the precipitate density after heat treatment is 10 ⁹ / Cm ^Three As described above, the lifetime was 20 msec or more, and the gettering characteristics were excellent. Substrate nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three Less than that has a precipitate density of 10 after heat treatment. ⁸ / Cm ^Three The lifetime was 10 msec or less, which was inferior to the examples. Substrate nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three The substrate carbon concentration is 1 × 10 ¹⁶ atoms / cm ^Three Less than that has a precipitate density of 10 after heat treatment. ⁸ / Cm ^Three 10 or more ⁹ / Cm ^Three The lifetime was 10 msec or more and less than 20 msec. The gettering characteristic of this crystal is that the substrate nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three The substrate nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three The substrate carbon concentration is 1 × 10 ¹⁶ atoms / cm ^Three It was a little inferior to the above. Further, when the substrate resistivity ρ is 0.5 Ωcm <ρ <30 Ωcm, V / G [mm ² / ° C. min] ≧ 0.15, and V / G [mm when the substrate resistivity ρ is 0.0 Ωcm <ρ ≦ 0.5 Ωcm. ² / ° C. min] ≧ 0.36, the void density of the size of 50 nm or more is 5 × 10 ^Five / Cm ^Three Thus, the ring-shaped distributed stacking fault of the epi layer is 0.5 / cm. ² Hereinafter, the epilayer quality was good with TDDB of 90% or more.
[0064]
[Table 9]

[0065]
Example 8
The method of pulling up the silicon single crystal and adding nitrogen and carbon are the same as in Example 5. Defect evaluation before epi layer deposition is the same as in Example 5. The heat treatment simulating the low-temperature device process performed for evaluating the oxygen precipitation behavior and the gettering behavior after the epilayer deposition is the same as that of the fifth embodiment. Evaluation items other than heat treatment (defect evaluation before and after epilayer deposition, precipitation evaluation, gettering evaluation, and TDDB evaluation) are the same as in Example 4.
[0066]
The evaluation results are shown in Table 10 including comparative examples. Substrate nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three The substrate carbon concentration is 1 × 10 ¹⁶ atoms / cm ^Three In the above, the precipitate density after heat treatment is 10 ⁹ / Cm ^Three As described above, the lifetime was 20 msec or more, and the gettering characteristics were excellent. Substrate nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three Less than that has a precipitate density of 10 after heat treatment. ⁸ / Cm ^Three The lifetime was 10 msec or less, which was inferior to the examples. Substrate nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three The substrate carbon concentration is 1 × 10 ¹⁶ atoms / cm ^Three Less than that has a precipitate density of 10 after heat treatment. ⁸ / Cm ^Three 10 or more ⁹ / Cm ^Three The lifetime was 10 msec or more and less than 20 msec. The gettering characteristic of this crystal is that the substrate nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three The substrate nitrogen concentration is 1 × 10 ¹³ atoms / cm ^Three The substrate carbon concentration is 1 × 10 ¹⁶ atoms / cm ^Three It was a little inferior to the above. Further, when the substrate resistivity ρ is 0.5 Ωcm <ρ <30 Ωcm, V / G [mm ² / ° C. min] ≦ 0.10, and V / G [mm when the substrate resistivity ρ is 0.0 Ωcm <ρ ≦ 0.5 Ωcm ² / ° C. min] ≦ 0.30, a dislocation loop having a diameter of 1 μm or more is 1 × 10 ^Four / Cm ^Three The number of dislocation pit defects in the epi layer is 0.5 / cm. ² Hereinafter, the epilayer quality was good with TDDB of 90% or more.
[0067]
[Table 10]

[0068]
【The invention's effect】
Although the silicon semiconductor substrate of the present invention has an epitaxial layer, oxygen precipitation after the device process occurs sufficiently, and the gettering ability of heavy metals is excellent. Further, since it has no crystal defects on the substrate surface and is excellent in device characteristics such as TDDB, it is an optimal silicon semiconductor substrate for manufacturing a MOS device wafer requiring high integration and high reliability.
[0069]
In addition, since the silicon semiconductor substrate manufacturing method of the present invention can manufacture the above-mentioned silicon semiconductor substrate having excellent quality with high yield without modifying the conventional silicon single crystal pulling furnace and epi layer deposition apparatus. The effect is great both economically and industrially.
[Brief description of the drawings]
FIG. 1 is a schematic diagram of a defect area distribution of a nitrogen-added silicon single crystal wafer.
FIG. 2 is a schematic diagram of the structure of a ring-shaped distributed stacking fault.
FIG. 3 is a schematic diagram of the structure of dislocation pit defects.
FIG. 4 is a schematic diagram showing a relationship between a defect region of a nitrogen-added silicon single crystal wafer and an epi layer defect distribution of a silicon semiconductor substrate on which an epi layer is deposited.

Claims

Using a silicon melt containing nitrogen of 1 × 10 ¹⁶ atoms / cm ³ or more and 1.5 × 10 ¹⁹ atoms / cm ³ or less using a Czochralski method, the pulling rate is V [mm / min], the melting point is 1350. When the average temperature gradient in the crystal growth axis direction up to ° C is G [° C./mm],
When the substrate resistivity ρ [Ωcm] is 1.9 Ωcm ≦ ρ ≦ 10 Ωcm, V / G [mm ² / ° C. min] ≧ 0.15,
When the substrate resistivity ρ [Ωcm] is 0.006 Ωcm ≦ ρ ≦ 0.385 Ωcm, a silicon single crystal (conductivity type: p-type) under the condition of V / G [mm ² / ° C. min ] ≧ 0.36 After growing (boron dope) ,
A silicon semiconductor substrate manufacturing method, wherein a silicon single crystal layer is deposited by an epitaxial method on a surface of a silicon single crystal wafer cut out from the single crystal.

A method for producing a silicon semiconductor substrate, wherein the melt of claim 1 further contains carbon in an amount of 1 × 10 ¹⁷ atoms / cm ^{3 to} 1.0 × 10 ¹⁹ atoms / cm ³ .

A silicon semiconductor substrate obtained by depositing a silicon single crystal layer (epi layer) by an epitaxial method on the surface of a silicon single crystal wafer cut out from a nitrogen-containing silicon single crystal produced by a Czochralski method,
Nitrogen concentration is 1 × 10 ¹³ atoms / cm ³ or more and 1 × 10 ¹⁶ atoms / cm ³ or less, and over the entire surface of the silicon semiconductor substrate, interstitial-type stacking faults (ring-shaped) 3. The silicon semiconductor substrate manufactured according to claim 1, wherein the number of distributed stacking faults) is 0.5 / cm ² or less in the epi layer.

4. The silicon semiconductor substrate according to claim 3, wherein the silicon single crystal wafer has a carbon concentration of 1 × 10 ¹⁶ atoms / cm ³ or more and 1 × 10 ¹⁸ atoms / cm ³ or less.