JP4505527B2 - 発光表示装置 - Google Patents

Description

本発明は，発光表示装置に係り，特に，均一な輝度の映像を表示することが可能な発光表示装置に関するものである。

最近，陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）の欠点である重量と体積を減らすことが可能な各種の平板表示装置が開発されている。平板表示装置としては，液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ），電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ），プラズマ表示パネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）および発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ Ｄｉｓｐｌａｙ）などがある。

平板表示装置の中でも，発光表示装置は，電子と正孔の再結合によって光を発生する自発光素子である。このような発光表示装置は，別途の光源を必要とする液晶表示装置に比べて速い応答速度をもつという利点がある。

図１は，従来の一般的な発光表示装置を示す図である。図１を参照すると，従来の発光表示装置は，走査線Ｓ１〜Ｓｎとデータ線Ｄ１〜Ｄｍとの交差領域に形成された画素４０を含む画像表示部３０と，走査線Ｓ１〜Ｓｎを駆動するための走査駆動部１０と，データ線Ｄ１〜Ｄｍを駆動するためのデータ駆動部２０と，走査駆動部１０およびデータ駆動部２０を制御するためのタイミング制御部５０とを備える。

走査駆動部１０は，タイミング制御部５０からの走査駆動制御信号ＳＣＳに応答して走査信号を生成し，生成された走査信号を走査線Ｓ１〜Ｓｎに順次供給する。また，走査駆動部１０は，走査駆動制御信号ＳＣＳに応答して発光制御信号を生成し，生成された発光制御信号を発光制御線Ｅ１〜Ｅｎへ順次供給する。

データ駆動部２０は，タイミング制御部５０からのデータ駆動制御信号ＤＣＳに応答してデータ信号を生成し，生成されたデータ信号をデータ線Ｄ１〜Ｄｍに供給する。この際，データ駆動部２０は，１水平期間ごとに１水平ライン分ずつのデータ信号をデータ線Ｄ１〜Ｄｍへ供給する。

タイミング制御部５０は，外部から供給される同期信号に対応してデータ駆動制御信号ＤＣＳおよび走査駆動制御信号ＳＣＳを生成する。タイミング制御部５０で生成されたデータ駆動制御信号ＤＣＳは，データ駆動部２０に供給され，走査駆動制御信号ＳＣＳは，走査駆動部１０に供給される。そして，タイミング制御部５０は，外部から供給されるデータＤａｔａを再整列してデータ駆動部２０へ供給する。

画像表示部３０は，外部から第１電源ＥＬＶＤＤおよび第２電源ＥＬＶＳＳの供給を受ける。ここで，第１電源ＥＬＶＤＤおよび第２電源ＥＬＶＳＳは，各々の画素４０へ供給される。第１電源ＥＬＶＤＤおよび第２電源ＥＬＶＳＳの供給を受けた画素４０の各々は，画素４０の各々に供給されるデータ信号に対応する画像を表示する。画素４０は，発光制御信号に応じて発光時間が制御される。

このように駆動される従来の発光表示装置において，画素４０の各々は，走査線Ｓ１〜Ｓｎとデータ線Ｄ１〜Ｄｍとの交差部に位置する。ここで，データ駆動部２０は，ｍ本のデータ線Ｄ１〜Ｄｍの各々にデータ信号を供給することができるようにｍ本の出力線を備える。（例えば，特許文献１，特許文献２，特許文献３参照）。

特開２００３−３０８０４４号公報 特開２００３−１７３１５４号公報 大韓民国特許出願公開第２００４−００６０７０８号明細書

しかし，従来の発光表示装置において，データ駆動部２０は，データ線Ｄ１〜Ｄｍと同数の出力線を備えなければならない。したがって，データ駆動部２０の内部には，ｍ本の出力線が備えられるよう，複数のデータ集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が含まれる。これにより，製造コストが上昇するという問題点があった。また，特に，画像表示部３０の画像度およびインチが大きくなるほど，データ駆動部２０はさらに多くの出力線を含むので，製造コストがさらに上昇するという問題があった。

そこで，本発明はこのような問題点に鑑みてなされたもので，その目的とするところは，データ駆動部の出力線の数を減少させ，均一な輝度の映像を表示することが可能な発光表示装置を提供することにある。

上記課題を解決するために，本発明の第１の観点によれば，複数の走査線に走査信号を供給するための走査駆動部と，複数の出力線にデータ信号を供給するためのデータ駆動部と，上記出力線の各々に設置され，前記データ信号を複数のデータ線に供給するための複数のデマルチプレクサと，上記走査線，上記データ線および画素電源線に接続され，赤色発光素子を含む赤色画素，緑色発光素子を含む緑色画素，および青色発光素子を含む青色画素を備える画像表示部と，上記赤色画素に接続された上記データ線ごとに形成され，上記データ信号に対応する電圧を充電するための複数の第１寄生キャパシタと，上記緑色画素に接続された上記データ線ごとに形成され，上記データ信号に対応する電圧を充電するための複数の第２寄生キャパシタと，上記青色画素に接続された上記データ線ごとに形成され，上記データ信号に対応する電圧を充電するための複数の第３寄生キャパシタとを備え，上記第１寄生キャパシタ，上記第２寄生キャパシタおよび上記第３寄生キャパシタの容量は，互いに異なるように設定される発光表示装置が提供される。

本発明の発光表示装置によれば，１本の出力線から供給されるデータ信号を複数の第２データ線に分割して供給することができるため，データ駆動部の出力線の数を減少させることができる。また，データ信号に対応する電圧をデータキャパシタに順次充電し，充電された電圧をともに画素へ供給するため，データキャパシタに充電された電圧がともに画素に供給されると，画素で均一な輝度の映像を表示することができる。また，発光素子の発光効率を考慮してデータキャパシタの容量を設定するため，ホワイトバランスの取れる画像を表示することができる。

上記第２寄生キャパシタの容量は，上記第１寄生キャパシタより大きく設定されてもよく，上記第３寄生キャパシタの容量は，上記第１寄生キャパシタより小さく設定されてもよい。

外部から供給される第１電源を上記画素電源線へ供給するための電源線をさらに備えることができる。

上記赤色画素に接続される上記データ線と上記電源線とが重なる部分の第１重なり面積と，上記緑色画素に接続される上記データ線と上記電源線とが重なる部分の第２重なり面積と，上記青色画素に接続される上記データ線と上記電源線とが重なる部分の第３重なり面積とは，互いに異なるように設定されてもよい。

上記第１重なり面積は，上記第２重なり面積より狭く，上記第３重なり面積よりは広く設定されてもよい。

上記赤色画素に接続される上記データ線は，上記電源線と第１長さ重なることができ，上記緑色画素に接続される上記データ線は，上記電源線と上記第１長さより長い第２長さ重なることができる。

上記青色画素に接続される上記データ線は，上記電源線と上記第１長さより短い第３長さ重なることができる。

上記赤色画素に接続される上記データ線は，上記電源線との重なり部分で第１線幅を有するように形成されてもよいし，上記緑色画素に接続される上記データ線は，上記電源線との重なり部分で上記第１線幅より広い第２線幅を有するように形成されてもよい。

上記青色画素に接続される上記データ線は，上記電源線との重なり部分で上記第１線幅より狭い第３線幅を有するように形成されてもよい。

上記走査駆動部は，１水平期間中の第１期間に上記走査信号を供給することができ，上記データ駆動部は，上記１水平期間中の第１期間を除いた第２期間に上記出力線の各々へ複数の上記データ信号を供給することができる。

上記デマルチプレクサの各々は，上記複数のデータ線の各々に接続される複数のトランジスタを備えることができる。

上記複数のトランジスタが順次ターンオンされるとき，上記データ信号に対応する電圧が上記第１寄生キャパシタ，上記第２寄生キャパシタおよび上記第３寄生キャパシタに充電されてもよい。

上記第１寄生キャパシタ，上記第２寄生キャパシタおよび上記第３寄生キャパシタに充電された電圧は，上記第１期間に上記赤色画素，上記緑色画素および上記青色画素へ供給されてもよい。

上記課題を解決するために，本発明の第２の観点によれば，複数の走査線に走査信号を供給するための走査駆動部と，複数の出力線にデータ信号を供給するためのデータ駆動部と，上記出力線の各々に設置され，上記データ信号を複数のデータ線へ供給するためのデマルチプレクサと，複数の画素電源線の一側に第１電源を供給するための第１電源線と，上記走査線，上記データ線および上記画素電源線に接続され，上記データ信号に対応して発光する画素を含む画像表示部と，上記データ線の各々と上記第１電源線との重なり面積に応じて互いに異なる容量を有するように形成され，上記データ信号に対応する電圧を充電し，充電された電圧を上記画素へ供給するキャパシタとを備える発光表示装置が提供される。

本発明に係る発光表示装置によれば，１本の出力線から供給されるデータ信号を複数の第２データ線に分割して供給することができるため，データ駆動部の出力線の数を減少させることができるし，第１電源線の電圧降下が補償できるようにデータキャパシタの容量を設定するため，均一な輝度の映像を表示することができる。

上記データ線の少なくとも２本以上は，上記第１電源線との重なり部分において，それぞれ異なる長さで形成されてもよい。

上記データ線の長さは，上記第１電源線の縁部から上記第１電源線の中心部に行くにしたがって短くてもよい。

上記データ線は，上記第１電源線との重なり部分で所定の形状で形成されてもよい。例えば，上記データ線は，上記第１電源線との重なり部分で「Ｓ」字状に屈曲して形成することができる。

上記データ線の少なくとも２本以上は，上記第１電源線との重なり部分で互いに異なる線幅を有するように形成されてもよい。

上記データ線の線幅は，上記第１電源線の縁部から上記第１電源線の中心部に行くにしたがって狭くてよい。

上記画素電源線の他側に，上記第１電源を供給するための補助電源線をさらに備えることができる。

上記画素に上記第１電源とは異なる第２電源を供給するための第２電源線をさらに備えることができる。

上記走査駆動部は，１水平期間中の第１期間に上記走査信号を供給し，上記データ駆動部は，上記１水平期間中の第１期間を除いた第２期間に上記出力線の各々へ複数の上記データ信号を供給することができる。

以上説明したように本発明によれば，１本の出力線から供給されるデータ信号を複数の第２データ線に分割して供給することができるため，出力線の数を低減することができ，これにより製造コストを減少させることができる。本発明に係る発光表示装置は，データ信号に対応する電圧をデータキャパシタに順次充電し，充電された電圧をともに画素へ供給するため，データキャパシタに充電された電圧がともに画素に供給されると，画素で均一な輝度を有する画像を表示することができる。また，走査信号が供給される走査期間とデータ信号が供給されるデータ期間とが重ならないようにすることにより，安定的に画像を表示することができる。また，発光素子の発光効率を考慮してデータキャパシタの容量を設定するため，ホワイトバランスの取れる画像を表示することができる。

以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

図２は，本発明の第１実施形態に係る発光表示装置を示す図である。図２を参照すると，本発明の第１実施形態に係る発光表示装置は，走査駆動部１１０，データ駆動部１２０，画像表示部１３０，タイミング制御部１５０，デマルチプレクサブロック部１６０，デマルチプレクサ制御部１７０およびデータキャパシタＣｄａｔａを備える。

画像表示部１３０は，走査線Ｓ１〜Ｓｎおよび第２データ線ＤＬ１〜ＤＬｍによって区画された領域に位置する複数の画素１４０を備える。画素１４０の各々は，第２データ線ＤＬから画素１４０の各々に供給されるデータ信号に対応する光を発生する。ここで，画素１４０は，赤色の光を発生する赤色画素Ｒ，緑色光を発生する緑色画素Ｇ，および青色光を発生する青色画素Ｂに分けられる。

走査駆動部１１０は，タイミング制御部１５０からの走査駆動制御信号ＳＣＳに応答して走査信号を生成し，生成された走査信号を走査線Ｓ１〜Ｓｎに順次供給する。図４は，走査線，データ線およびデマルチプレクサへ供給される駆動波形を示す波形図である。
ここで，走査駆動部１１０は，図４のように，走査信号を１水平期間（１Ｈ）中の一部期間にのみ供給する。

これを詳しく説明すると，本発明の実施形態おいて，１水平期間１Ｈは，走査期間（第１期間）とデータ期間（第２期間）に分割される。走査駆動部１１０は，１水平期間（１Ｈ）中の走査期間に走査線Ｓに走査信号を供給する。走査駆動部１１０は，１水平期間中のデータ期間に走査信号を供給しない。一方，走査駆動部１１０は，走査駆動制御信号ＳＣＳに応答して発光制御信号を生成し，生成された発光制御信号を発光制御線Ｅ１〜Ｅｎに順次供給する。

データ駆動部１２０は，タイミング制御部１５０から供給されるデータ駆動制御信号ＤＣＳに応答してデータ信号を生成し，生成されたデータ信号を第１データ線Ｄ１〜Ｄｍ／ｉに供給する。ここで，データ駆動部１２０は，各々の出力線ごとに接続された第１データ線Ｄ１〜Ｄｍ／ｉに図４の如くｉ（ｉは２つ以上の自然数）個のデータ信号を順次供給する。

これを詳しく説明すると，データ駆動部１２０は，1水平期間（１Ｈ）中のデータ期間に，実際画素１４０へ供給されるｉ個のデータ信号Ｒ，データ信号Ｇ，データ信号Ｂを順次供給する。ここで，実際画素１４０へ供給されるデータ信号Ｒ，データ信号Ｇ，データ信号Ｂがデータ期間にのみ供給されるため，実際画素１４０へ供給されるデータ信号Ｒ，データ信号Ｇ，データ信号Ｂの供給時間と走査信号の供給時間とが重ならない。そして，データ駆動部１２０は，１水平期間（１Ｈ）中の走査期間に，輝度に寄与しないダミーデータＤＤを供給する。ここで，ダミーデータＤＤは，輝度に寄与しないデータなので，供給されないこともある。

タイミング制御部１５０は，外部から供給される同期信号に対応して，データ駆動制御信号ＤＣＳおよび走査駆動制御信号ＳＣＳを生成する。タイミング制御部１５０で生成されたデータ駆動制御信号ＤＣＳは，データ駆動部１２０へ供給され，走査駆動制御信号ＳＣＳは，走査駆動部１１０へ供給される。ここで，タイミング制御部１５０は，パッド部に接続することができる。その場合，パッド部のパッドを介して，データ駆動制御信号ＤＳＣをデータ駆動部１２０に供給し，走査駆動制御信号ＳＣＳを走査駆動部１１０に供給する。

デマルチプレクサブロック部１６０は，ｍ／ｉ個のデマルチプレクサ１６２を備える。言い換えれば，デマルチプレクサブロック部１６０は，第１データ線Ｄ１〜Ｄｍ／ｉと同数のデマルチプレクサ１６２を備え，各々のデマルチプレクサ１６２は，第１データ線Ｄ１〜Ｄｍ／ｉのいずれか一つとそれぞれ接続される。デマルチプレクサ１６２の各々は，ｉ本の第２データ線ＤＬに接続される。このようなデマルチプレクサ１６２は，データ期間に第１データ線Ｄから供給されるｉ個のデータ信号をｉ本の第２データ線ＤＬに供給する。

このように，１本の第１データ線Ｄから供給されるデータ信号をｉ本の第２データ線ＤＬに供給すると，データ駆動部１２０に含まれた出力線の数が急激に減少する。例えば，ｉを３と仮定すると，データ駆動部１２０に含まれた出力線の数は，従来の１／３水準に減少し，これにより，データ駆動部１２０の内部に含まれたデータ集積回路の数も減少する。すなわち，本発明の実施形態では，デマルチプレクサ１６２を用いて，１本の第１データ線Ｄから供給されるデータ信号をｉ本の第２データ線ＤＬへ供給することにより，製造コストを節減することができるという利点がある。

デマルチプレクサ制御部１７０は，第１データ線Ｄから供給されるｉ個のデータ信号がｉ本の第２データ線ＤＬに分割されて供給できるように，１水平期間中のデータ期間にｉ個の制御信号をデマルチプレクサ１６２の各々に供給する。ここで，デマルチプレクサ制御部１７０から供給されるｉ個の制御信号は，図４のように，データ期間中に互いに重ならないように順次供給される。一方，デマルチプレクサ制御部１７０がタイミング制御部１５０の外部に設置されていると示されているが，本発明の第１実施形態において，デマルチプレクサ制御部１７０は，タイミング制御部１５０の内部に設置されてもよい。また，デマルチプレクサ制御部１７０は，パッド部に接続することができる。この場合，パッド部のパッドを介して，制御信号をデマルチプレクサ１６２へ供給する。

データキャパシタＣｄａｔａは，第２データ線ＤＬごとに設置される。このようなデータキャパシタＣｄａｔａは，第２データ線ＤＬに供給されるデータ信号に対応する電圧を一時充電し，充電されたデータ信号に対応する電圧を画素１４０へ供給する。ここで，データキャパシタＣｄａｔａは，第２データ線ＤＬに同様に形成される寄生キャパシタとして用いられる。実際，第２データ線ＤＬに同様に形成される寄生キャパシタは，図５のように，各々の画素１４０ごとに含まれるストレージキャパシタＣの容量より大きく設定されるため，データ信号に対応する電圧を安定的に充電することができる。

図３は，図２に示したデマルチプレクサの内部回路図を示す図である。図３では，説明の便宜上，ｉを３と仮定する。図３に示したデマルチプレクサ１６２は，一番目の第１データ線Ｄ１に接続されていると仮定して説明する。

図３を参照すると，デマルチプレクサ１６２の各々は，第１スイッチング素子Ｔ１，第２スイッチング素子Ｔ２および第３スイッチング素子Ｔ３を備える。ここで，第１スイッチング素子Ｔ１，第２スイッチング素子Ｔ２，第３スイッチング素子Ｔ３は，トランジスタであってよい。

第１スイッチング素子Ｔ１は，一番目の第１データ線Ｄ１と一番目の第２データ線ＤＬ１との間に接続される。このような第１スイッチング素子Ｔ１は，デマルチプレクサ制御部１７０から第１制御信号ＣＳ１が供給されるときにターンオンされ，一番目の第１データ線Ｄ１から供給されるデータ信号を一番目の第２データ線ＤＬ１へ供給する。一番目の第２データ線ＤＬ１に供給されたデータ信号に対応する電圧は，第１データキャパシタＣｄａｔａＲに一時充電される。

第２スイッチング素子Ｔ２は，一番目の第１データ線Ｄ１と二番目の第２データ線ＤＬ２との間に接続される。このような第２スイッチング素子Ｔ２は，デマルチプレクサ制御部１７０から第２制御信号ＣＳ２が供給されるときにターンオンされ，一番目の第１データ線Ｄ１から供給されるデータ信号を２番目の第２データ線ＤＬ２へ供給する。二番目の第２データ線ＤＬ２に供給されたデータ信号に対応する電圧は，第２データキャパシタＣｄａｔａＧに一時充電される。

第３スイッチング素子Ｔ３は，一番目の第１データ線Ｄ１と三番目の第２データ線ＤＬ３との間に接続される。このような第３スイッチング素子Ｔ３は，デマルチプレクサ制御部１７０から第３制御信号ＣＳ３が供給されるときにターンオンされ，一番目の第１データ線Ｄ１から供給されるデータ信号を３番目の第２データ線ＤＬ３へ供給する。三番目の第２データ線ＤＬ３に供給されたデータ信号に対応する電圧は，第３データキャパシタＣｄａｔａＢに一時充電される。このようなデマルチプレクサ１６２の詳細な動作過程は，画素１４０の構造と併せて後述する。

図５は，図２に示した画素１４０の構造を示す回路図である。ここで，本発明の実施形態に係る画素１４０の構造は，図５に示した画素の構造に限定されない。

図５を参照すると，本発明の実施形態に係る画素１４０の各々は，発光素子ＯＬＥＤと，第２データ線ＤＬ，走査線Ｓｎおよび発光制御線Ｅｎに接続され，発光素子ＯＬＥＤを発光させるための画素回路１４２を備える。

発光素子ＯＬＥＤのアノード電極は，画素回路１４２に接続され，発光素子ＯＬＥＤのカソード電極は，第２電源ＥＬＶＳＳに接続される。第２電源ＥＬＶＳＳは，第１電源ＥＬＶＤＤより低い電圧，例えば，グラウンド電圧などに設定されてもよい。発光素子ＯＬＥＤは，画素回路１４２から供給される電流に対応して赤色光，緑色光および青色光のいずれか一つを生成する。このために，発光素子ＯＬＥＤは，蛍光性および／またはリン光性を有する有機物質などで形成される。

画素回路１４２は，第１電源ＥＬＶＤＤと第ｎ−１番目の走査線Ｓｎ−１との間に接続されるストレージキャパシタＣおよび第６トランジスタＭ６と，第１電源ＥＬＶＤＤと第２データ線ＤＬとの間に接続される第２トランジスタＭ２および第４トランジスタＭ４と，発光素子ＯＬＥＤと発光制御線Ｅｎに接続される第５トランジスタＭ５と，第５トランジスタＭ５と第１ノードＮ１との間に接続される第１トランジスタＭ１と，第１トランジスタＭ１のゲート端子と第１トランジスタＭ１のドレイン端子との間に接続される第３トランジスタＭ３とを備える。図５において，第１トランジスタ〜第６トランジスタＭ１〜Ｍ６がＰ型ＭＯＳＦＥＴで表わされたが，本発明の実施形態は，これに限定されない。但し，第１トランジスタ〜第６トランジスタＭ１〜Ｍ６がＮ型ＭＯＳＦＥＴで形成されると，当業者に広く知られているように駆動波形の極性が反転する。

第１トランジスタＭ１のソース端子は，第１ノードＮ１に接続され，第１トランジスタＭ１のドレイン端子は，第５トランジスタＭ５のソース端子に接続される。第１トランジスタＭ１のゲート端子は，ストレージキャパシタＣに接続される。このような第１トランジスタＭ１は，ストレージキャパシタＣに充電された電圧に対応する電流を発光素子ＯＬＥＤへ供給する。

第３トランジスタＭ３のドレイン端子は，第１トランジスタＭ１のゲート端子に接続され，第３トランジスタＭ３のソース端子は，第１トランジスタＭ１のドレイン端子に接続される。第３トランジスタＭ３のゲート端子は，第ｎ番目の走査線Ｓｎに接続される。このような第３トランジスタＭ３は，第ｎ番目の走査線Ｓｎに走査信号が供給されるときにターンオンされ，第１トランジスタＭ１をダイオード接続する。すなわち，第３トランジスタＭ３がターンオンされるとき，第１トランジスタＭ１をダイオード接続する。

第２トランジスタＭ２のソース端子は，第２データ線ＤＬに接続され，第２トランジスタＭ２のドレイン端子は，第１ノードＮ１に接続される。第２トランジスタＭ２のゲート端子は，第ｎ番目の走査線Ｓｎに接続される。このような第２トランジスタＭ２は，第ｎ番目の走査線Ｓｎに走査信号が供給されるときにターンオンされ，第２データ線ＤＬに供給されるデータ信号に対応する電圧を第１ノードＮ１に供給する。

第４トランジスタＭ４のドレイン端子は，第１ノードＮ１に接続され，第４トランジスタＭ４のソース端子は，第１電源ＥＬＶＤＤに接続される。第４トランジスタＭ４のゲート端子は，発光制御線Ｅｎに接続される。このような第４トランジスタＭ４は，発光制御信号ＥＭＩが供給されないときにターンオンされ，第１電源ＥＬＶＤＤと第１ノードＮ１とを電気的に接続させる。

第５トランジスタＭ５のソース端子は，第１トランジスタＭ１のドレイン端子に接続され，第５トランジスタＭ５のドレイン端子は，発光素子ＯＬＥＤに接続される。第５トランジスタＭ５のゲート端子は，発光制御線Ｅｎに接続される。このような第５トランジスタＭ５は，発光制御信号ＥＭＩが供給されないときにターンオンされ，第１トランジスタＭ１から供給される電流を発光素子ＯＬＥＤへ供給する。

第６トランジスタＭ６のソース端子は，ストレージキャパシタＣに接続され，第６トランジスタＭ６のドレイン端子およびゲート端子は，第ｎ−１番目の走査線Ｓｎ−１に接続される。このような第６トランジスタＭ６は，第ｎ−１番目の走査線Ｓｎ−１に走査信号が供給されるときにターンオンされ，ストレージキャパシタＣおよび第１トランジスタＭ１のゲート端子を初期化させる。

図６は，デマルチプレクサ１６２と画素１４０との連結構造を詳細に示す図である。ここで，一つのデマルチプレクサ１６２には，赤色Ｒの画素１４０Ｒ，緑色Ｇの画素１４０Ｇおよび青色Ｂの画素１４０Ｂが接続されると仮定する（すなわち，ｉ＝３）。

次に，図４および図６を参照して動作過程を詳細に説明する。まず，１水平期間中の走査期間に第ｎ−１番目の走査線Ｓｎ−１へ走査信号が供給される。第ｎ−１番目の走査線Ｓｎ−１に走査信号が供給されると，画素１４０Ｒ，画素１４０Ｇ，画素１４０Ｂの各々に含まれた第６トランジスタＭ６がターンオンされる。第６トランジスタＭ６がターンオンされると，ストレージキャパシタＣおよび第１トランジスタＭ１のゲート端子が第ｎ−１番目の走査線Ｓｎ−１に接続される。すなわち，第ｎ−１番目の走査線Ｓｎ−１に走査信号が供給されると，画素１４０Ｒ，画素１４０Ｇ，画素１４０Ｂの各々のストレージキャパシタＣおよび第１トランジスタＭ１のゲート端子に走査信号が供給されて初期化される。

第ｎ−１番目の走査線Ｓｎ−１に走査信号が供給されるとき，第ｎ番目の走査線Ｓｎに接続された第２トランジスタＭ２は，ターンオフ状態を保つ。

その後，データ期間中に順次供給される第１制御信号ＣＳ１，第２制御信号ＣＳ２および第３制御信号ＣＳ３によって，第１スイッチング素子Ｔ１，第２スイッチング素子Ｔ２および第３スイッチング素子Ｔ３が順次ターンオンされる。第１制御信号ＣＳ１によって第１スイッチング素子Ｔ１がターンオンされると，一番目の第１データ線Ｄ１から供給されたデータ信号が一番目の第２データ線ＤＬ１に供給される。この際，第１データキャパシタＣｄａｔａＲには，一番目の第２データ線ＤＬ１に供給されたデータ信号に対応する電圧が充電される。

第２制御信号ＣＳ２によって第１スイッチング素子Ｔ２がターンオンされると，一番目の第１データ線Ｄ１から供給されたデータ信号が２番目の第２データ線ＤＬ２に供給される。この際，第２データキャパシタＣｄａｔａＧには，２番目の第２データ線ＤＬ２に供給されたデータ信号に対応する電圧が充電される。第３制御信号ＣＳ３によって第３スイッチング素子Ｔ３がターンオンされると，１番目の第１データ線Ｄ１から供給されたデータ信号が３番目の第２データ線ＤＬ３に供給される。この際，第３データキャパシタＣｄａｔａＢには，３番目の第２データ線ＤＬ３に供給されたデータ信号に対応する電圧が充電される。一方，データ期間に走査信号ＳＳが供給されないため，画素１４０Ｒ，画素１４０Ｇ，画素１４０Ｂにはデータ信号が供給されない。

その後，データ期間に続く走査期間に，第ｎ番目の走査線Ｓｎに走査信号が供給される。第ｎ番目の走査線Ｓｎに走査信号が供給されると，画素１４０Ｒ，画素１４０Ｇ，画素１４０Ｂの各々に含まれた第２トランジスタＭ２および第３トランジスタＭ３がターンオンされる。画素１４０Ｒ，画素１４０Ｇ，画素１４０Ｂの各々に含まれた第２トランジスタＭ２および第３トランジスタＭ３がターンオンされると，第１データキャパシタＣｄａｔａＲ，第２データキャパシタＣｄａｔａＧおよび第３データキャパシタＣｄａｔａＢに充電されたデータ信号に対応する電圧が画素１４０Ｒ，画素１４０Ｇ，画素１４０Ｂの第１ノードＮ１へ供給される。

ここで，画素１４０Ｒ，画素１４０Ｇ，画素１４０Ｂに含まれた第１トランジスタＭ１のゲート端子電圧は，第ｎ−１番目の走査線Ｓｎ−１に供給された走査信号によって初期化されたため（すなわち，第１ノードＮ１に印加されたデータ信号の電圧より低く設定されるため），第１トランジスタＭ１がターンオンされる。第１トランジスタＭ１がターンオンされると，第１ノードＮ１に印加されたデータ信号に対応する電圧が第１トランジスタＭ１および第３トランジスタＭ３を経由してストレージキャパシタＣの一側に供給される。この際，画素１４０Ｒ，画素１４０Ｇ，画素１４０Ｂに含まれたストレージキャパシタＣには，データ信号に対応する電圧が充電される。そして，ストレージキャパシタＣには，データ信号に対応する電圧以外に第１トランジスタＭ１のしきい値電圧に該当する電圧がさらに充電される。その後，発光制御線Ｅｎに発光制御信号ＥＭＩが供給されないとき，第４トランジスタＭ４および第５トランジスタＭ５がターンオンされ，ストレージキャパシタＣに充電された電圧に対応する電流が発光素子ＯＬＥＤ（Ｒ），ＯＬＥＤ（Ｇ），ＯＬＥＤ（Ｂ）に供給されて所定の輝度の赤色光，緑色光および青色光が生成される。

すなわち，本発明の実施形態では，デマルチプレクサ１６２を用いて，一つの第１データ線Ｄ１から供給されるデータ信号をｉ本の第２データ線ＤＬに供給することができるという利点がある。本発明の実施形態では，データ期間にはデータキャパシタＣｄａｔａにデータ信号に対応する電圧を充電し，走査期間にはデータキャパシタＣｄａｔａに充電された電圧を画素１４０へ供給する。このように，走査信号が供給される走査期間とデータ信号が供給されるデータ期間とが互いに重ならない場合，第３トランジスタＭ３のゲート端子の電圧が変動せず，これにより安定的に画像を表示することができる。また，本発明の実施形態では，データキャパシタＣｄａｔａに充電された電圧を同時に画素へ供給するため，すなわち同一の時点にデータ信号を供給することができるため，均一な輝度の画像を表示することができる。

ところが，このような発光表示装置は，発光素子ＯＬＥＤの材料特性によって，同一のデータ信号が印加されても，互いに異なる輝度の光を発生するという問題点がある。実際，発光表示装置では，同一のデータ信号を印加する場合，下記の数式のように青色発光素子ＯＬＥＤ（Ｂ），赤色発光素子ＯＬＥＤ（Ｒ）および緑色発光素子ＯＬＥＤ（Ｇ）の順に大きく発光効率が設定される。

Ｂ＞Ｒ＞Ｇ・・・・・・（数式１）

このように発光素子ＯＬＥＤごとに互いに異なる効率の光を生成すると，ホワイトバランスが取れないため，所望の色相の画像を表示することができない。したがって，本発明の第１実施形態係る発光表示装置では，ホワイトバランスを考慮してデータキャパシタＣｄａｔａの容量を制御する。言い換えれば，本発明の実施形態では，緑色画素Ｇに接続される第２データキャパシタＣｄａｔａＧの容量を最も大きく設定し，青色画素Ｂに接続される第３データキャパシタＣｄａｔａＢの容量を最も小さく設定する。すると，赤色画素Ｒ，緑色画素Ｇおよび青色画素Ｂのホワイトバランスをある程度制御ことができ，これにより表示品質を向上させることができる。

これを詳しく説明すると，各々の画素１４０に含まれる第１トランジスタＭ１のゲート端子に供給される電圧（ＶＧ）は，下記の数式のように決定される。

ＶＧ＝（Ｃｄａｔａ×Ｖｄａｔａ＋Ｃ×Ｖｉｎｔ）／（Ｃｄａｔａ＋Ｃ）・・・・・・（数式２）

上記数式２中，Ｖｄａｔａは，データキャパシタＣｄａｔａに充電される現在のフレーム（１水平期間のデータ期間）のデータ信号に対応する電圧値を示し，Ｖｉｎｔは，ストレージキャパシタＣに充電される以前のフレーム（１水平期間の走査期間）のデータ信号に対応する電圧値を示す。Ｃｄａｔａは，データキャパシタＣｄａｔａの容量を示す。Ｃは，ストレージキャパシタＣの容量を示す。

上記数式２を参照すると，データキャパシタＣｄａｔａの容量が大きいほど，第１トランジスタＭ１のゲート端子に供給される電圧（ＶＧ）が高くなる。例えば，Ｃ＝１，Ｖｉｎｔ＝１と仮定すると，下記の数式を誘導することができる。

ＶＧ＝（Ｃｄａｔａ×Ｖｄａｔａ＋１）／（Ｃｄａｔａ＋１）・・・・・・（数式３）

上記数式３中では，Ｖｄａｔａ＝１０と固定され，Ｃｄａｔａが１０である場合には，ＶＧは，約９．１８Ｖと設定される。Ｃｄａｔａが１０００である場合には，ＶＧは，約１０Ｖに設定される。すなわち，第１トランジスタＭ１のゲート端子電圧は，データキャパシタＣｄａｔａの容量が大きいほど高く設定される。ここで，第１トランジスタＭ１のゲート端子に高電圧が印加されると，ストレージキャパシタＣに充電される電圧が低く設定され，これにより発光素子ＯＬＥＤに供給される電流も低く設定される。また，反対にデータキャパシタＣｄａｔａの容量が小さく設定されると，第１トランジスタＭ１のゲート端子電圧が小さくなり，ストレージキャパシタＣに充電される電圧が高く設定され，これにより発光素子ＯＬＥＤに供給される電流も高く設定される。したがって，本発明の実施形態では，第２データキャパシタＣｄａｔａＧ，第１データキャパシタＣｄａｔａＲおよび第３データキャパシタＣｄａｔａＢの順に大きくデータキャパシタＣｄａｔａの容量を設定してホワイトバランスを制御することができる。

図７は，本発明の第１実施形態に係る発光表示装置のレイアウト構造を示す図である。図７を参照すると，本発明の第１実施形態に係る発光表示装置は，基板３００に位置し，複数の第２データ線ＤＬ，走査線Ｓおよび画素電源ＶＤＤによって定められる複数の画素１４０を含む画像表示部１３０，画素電源線ＶＤＤに接続される第１電源線２１０および補助電源線２１２，データ駆動部１２０並びにデマルチプレクサブロック部１６０を備える。

また，本発明の第１実施形態に係る発光表示装置は，さらに，走査駆動部１１０，複数の第１データ線Ｄ，第２電源線２３０およびパッド部２００を備える。

走査駆動部１１０は，画像表示部１３０の一側に隣接するように配置され，パッド部２００の第１パッドＰｓに電気的に接続される。このような走査駆動部１１０は，第１パッドＰｓから供給される走査駆動制御信号ＳＣＳに対応して１水平期間（１Ｈ）中の走査期間に走査線Ｓへ走査信号を順次供給する。

データ駆動部１２０は，パッド部２００に含まれた第２パッドＰｄと電気的に接続される。このようなデータ駆動部１２０は，第２パッドＰｄから供給されるデータ駆動制御信号ＤＣＳおよびデータＤａｔａに対応してデータ信号を生成し，生成されたデータ信号を第１データ線Ｄへ供給する。ここで，データ駆動部１２０は，１水平期間（１Ｈ）中のデータ期間に各々の第１データ線Ｄへｉ個のデータ信号を供給する。このようなデータ駆動部１２０は，基板３００上に直接形成されるか，あるいはチップ状に製作されて基板３００上に装着されてもよい。ここで，チップ状のデータ駆動部１２０は，チップオンガラス（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法，ワイヤボンディング法，フリップチップ法およびビームリード法などによって基板３００上に装着されてもよい。

第１電源線２１０は，画像表示部１３０の両側面および上側に隣接するように，パッド部２００を除いた基板３００の縁部に沿って形成される。この第１電源線２１０の両端は，パッド部２００の第３パッドＰｖｄｄ１に電気的に接続される。このような第１電源線２１０は，第３パッドＰｖｄｄ１を介して供給される第１電源ＥＬＶＤＤの電圧値を画素電源線ＶＤＤの一側へ供給する。

補助電源線２１２は，画像表示部１３０の下側に隣接するように形成される。この補助電源線２１２の両端は，パッド部２００の第４パッドＰｖｄｄ２に電気的に接続される。このような補助電源線２１２は，第４パッドＰｖｄｄ２を介して供給される第１電源ＥＬＶＤＤの電圧値を画素電源線ＶＤＤの他側に供給する。

第２電源線２３０は，画像表示部１３０の全面に形成される。このような第２電源線２３０は，パッド部２００の第５パッドＰｖｓｓから伝達される第２電源ＥＬＶＳＳの電圧を各々の画素１４０に同様に供給する。

デマルチプレクサブロック部１６０は，パッド部２００の第６パッドＰｃから伝達される制御信号ＣＳ１，制御信号ＣＳ２，制御信号ＣＳ３に対応して，第１データ線Ｄから供給されるｉ個のデータ信号をｉ本の第２データ線ＤＬに供給する。デマルチプレクサブロック部１６０から順次供給されるデータ信号に対応する電圧は，第２データ線ＤＬに同様に形成されるデータキャパシタＣｄａｔａに充電された後，同時に画素１４０へ供給される。

ここで，第２データ線ＤＬに各々接続される（すなわち，各々同様に形成される）データキャパシタＣｄａｔａの容量は，赤色発光素子ＯＬＥＤ（Ｒ），緑色発光素子ＯＬＥＤ（Ｇ）および青色発光素子ＯＬＥＤ（Ｂ）の発光効率を考慮し，緑色画素Ｇに接続された第２データキャパシタＣｄａｔａＧの容量を最も大きく設定し，青色画素Ｂに接続された第３データキャパシタＣｄａｔａＢの容量を最も小さく設定する。したがって，本発明の実施形態では，データキャパシタＣｄａｔａの容量を調節するために，赤色画素Ｒに接続された第２データ線ＤＬと第１電源線２１０との重なり面積（第１重なり面積），緑色画素Ｇに接続された第２データ線ＤＬと第１電源線２１０との重なり面積（第２重なり面積），および青色画素Ｂに接続された第２データ線ＤＬと第１電源線２１０との重なり面積（第３重なり面積）を，互いに異なるように設定する。

図８は，図７の「Ａ」を拡大して示す第１実施形態である。図８を参照すると，本発明の実施形態において，第２データ線ＤＬの各々には，データキャパシタＣｄａｔａが同様に形成される（寄生キャパシタ）。ここで，赤色画素Ｒへデータ信号に対応する電圧を供給するための第１データキャパシタＣｄａｔａＲ，緑色画素Ｇへデータ信号に対応する電圧を供給するための第２データキャパシタＣｄａｔａＧ，および青色画素Ｂへデータ信号に対応する電圧を供給するための第３データキャパシタＣｄａｔａＢは，互いに異なる容量に設定される。

これを詳しく説明すると，赤色画素Ｒに接続される第２データ線ＤＬＲ（ＤＬ１）は，第１電源線２１０と第１長さｈ１重なるようにする。すると，第１データキャパシタＣｄａｔａＲの容量は，第１長さｈ１に対応する所定の容量に設定される。緑色画素Ｇに接続される第２データ線ＤＬＧ（ＤＬ２）は，第１電源線２１０と第２長さｈ２重なるようにする。ここで，第２長さｈ２が，第１長さｈ１より長く設定されるため（すなわち，重なり面積が大きく設定されるため），第２データキャパシタＣｄａｔａＧの容量は，第１キャパシタＣｄａｔａＲの容量より大きく設定される。青色画素Ｂに接続される第２データ線ＤＬＢ（ＤＬ３）は，第１電源線２１０と第３長さｈ３重なるようにする。ここで，第３長さｈ３が，第１長さｈ１より短く設定されるため（すなわち，重なり面積が小さく設定されるため），第３データキャパシタＣｄａｔａＢの容量は，第１キャパシタＣｄａｔａＲの容量より小さく設定される。

このようにデータキャパシタＣｄａｔａの容量が第２キャパシタＣｄａｔａＧ＞第１キャパシタＣｄａｔａＲ＞第３キャパシタＣｄａｔａＢと設定されると，赤色発光素子ＯＬＥＤ，緑色発光素子ＯＬＥＤおよび青色発光素子ＯＬＥＤの発光効率を問わずにホワイトバランスの取れる映像を表示することができる。

図９は，図７の「Ａ」を拡大して示す第２実施形態である。図９を参照すると，本発明の実施形態おいて，第２データ線ＤＬの各々には，データキャパシタＣｄａｔａが同様に形成される。ここで，赤色画素Ｒへデータ信号に対応する電圧を供給するための第１データキャパシタＣｄａｔａＲ，緑色画素Ｇへデータ信号に対応する電圧を供給するための第２データキャパシタＣｄａｔａＧ，および青色画素Ｂへデータ信号に対応する電圧を供給するための第３データキャパシタＣｄａｔａＢは，互いに異なる容量に設定される。

これを詳しく説明すると，赤色画素Ｒに接続される第２データ線ＤＬＲ（ＤＬ１）は，第１電源線２１０と重なる部分で第１線幅Ｗ１を有するように形成される。すると，第１データキャパシタＣｄａｔａＲの容量は，第１線幅Ｗ１に対応する所定の容量と設定される。緑色画素Ｇに接続される第２データ線ＤＬＧ（ＤＬ２）は，第１電源線２１０と重なる部分で第２線幅Ｗを有するように形成される。ここで，第２線幅Ｗ２が第１線幅Ｗ１より広く設定されるため（すなわち，重なり面積が大きく設定されるため），第２データキャパシタＣｄａｔａＧの容量は，第１データキャパシタＣｄａｔａＲの容量より大きく設定される。青色画素Ｂに接続される第２データ線ＤＬＢ（ＤＬ３）は，第１電源線２１０と重なる部分で第３線幅Ｗ３を有するように形成される。ここで，第３線幅Ｗ３が第１線幅Ｗ１より狭く設定されるため（すなわち，重なり面積が小さく設定されるため），第３データキャパシタＣｄａｔａＢの容量は，第１データキャパシタＣｄａｔａＲの容量より小さく設定される。

このようにデータキャパシタＣｄａｔａの容量が第２キャパシタＣｄａｔａＧ＞第１キャパシタＣｄａｔａＲ＞第３キャパシタＣｄａｔａＢと設定されると，赤色発光素子ＯＬＥＤ，緑色発光素子ＯＬＥＤおよび青色発光素子ＯＬＥＤの発光効率を問わずにホワイトバランスの取れる映像を表示することができる。

図１０は，本発明の第２実施形態に係る発光表示装置のレイアウト構造を示す図である。図１０において，Ｂ部分を除いた構成は図７に示した発光表示装置と同様である。

図１０を参照すると，本発明の第２実施形態に係る発光表示装置において，第２データ線ＤＬの各々に接続される（すなわち，各々同様に形成される）データキャパシタＣｄａｔａの容量は，第２データ線ＤＬと第１電源線２１０との重なり面積に応じて互いに異なるように設定される。実際，第２データ線ＤＬと第１電源線２１０との重なり面積は，第１電源線２１０の線長（線抵抗）による電圧降下を考慮して，互いに異なるように設定する。このようにデータキャパシタＣｄａｔａの容量が第１電源線の電圧降下を考慮して異なるように設定されると，発光表示装置で均一な輝度の映像を表示することができる。

図１１は，図１０の「Ｂ」を拡大して示す本発明の第１実施形態である。図１１を参照すると，第２データ線ＤＬの各々は，同一の線幅で，第１電源線２１０との互いに異なる重なり面積で形成される。このために，第２データ線ＤＬの各々は，第１電源線２１０の位置ごとに互いに異なる長さを有するように形成される。実際，第２データ線ＤＬの長さは，第１電源線２１０の縁部から第１電源線２１０の中心部に行くにしたがって短くなるように形成される。これにより，第１電源線２１０と第２データ線ＤＬとの重なり面積は，ｍ本の第２データ線ＤＬ１〜ＤＬｍのうち，１番目の第２データ線ＤＬ１からｍ／２番目の第２データ線ＤＬｍ／２に行くにしたがって狭くなり，ｍ／２＋１番目の第２データ線ＤＬｍ／２＋１から第ｍ番目の第２データ線ＤＬｍに行くにしたがって広くなる。そして，ｋ（但し，ｋは，ｍ／２より小さい正の整数）番目の第２データ線ＤＬｋと第１電源線２１０との重なり面積は，ｍ＋１−ｋ番目の第２データ線ＤＬｍ＋１−ｋと第１電源線２１０との重なり面積と同一に設定される。

このような本発明の実施形態において，データキャパシタＣｄａｔａの容量は，第１電源線２１０の縁部から第１電源線２１０の中心部に行くにしたがって小さく設定される。このようにデータキャパシタＣｄａｔａの容量が，第１電源線２１０の縁部から第１電源線２１０の中心部に行くにしたがって小さく設定されると，第１電源線２１０の電圧降下を補償して均一な輝度の映像を表示することができる。

図１２は，図１０の「Ｂ」を拡大して示す本発明の第２実施形態である。図１２を参照すると，第２データ線ＤＬの各々は，第１電源線２１０との互いに異なる重なり面積で形成される。このために，第２データ線ＤＬの各々は，第１電源線２１０の位置ごとに互いに異なる線幅Ｗで重なる。実際，第２データ線ＤＬの線幅Ｗは，第１電源線２１０の縁部から第１電源線２１０の中心部に行くにしたがって狭くなるように形成される。

これを詳しく説明すると，１番目の第２データ線ＤＬ１は，第１電源線２１０と第１線幅Ｗ１で重なり，２番目の第２データ線ＤＬ２は，第１電源線２１０と第１線幅Ｗ１より狭い第２線幅Ｗ２で重なる。ｍ番目の第２データ線ＤＬｍは，第１電源線２１０と第１線幅Ｗ１で重なり，ｍ−１番目の第２データ線ＤＬｍ−１は，第１電源線２１０と第２線幅Ｗ２で重なる。このような方法により，第２電源線ＤＬの線幅は，第１電源線２１０の縁部から第１電源線２１０の中心部に行くにしたがって狭く設定される。すると，データキャパシタＣｄａｔａの容量は，第１電源線２１０の縁部から第１電源線２１０の中心部に行くにしたがって小さく設定される。このようにデータキャパシタＣｄａｔａの容量が第１電源線２１０の縁部から第１電源線２１０の中心部に行くにしたがって小さく設定されると，第１電源線２１０の電圧降下を補償して均一な輝度の映像を表示することができる。

図１３は，図１０の「Ｂ」を拡大して示す本発明の第３実施形態である。図１３を参照すると，第２データ線ＤＬの各々は，第１電源線２１０との互いに異なる重なり面積で形成される。このため，第２データ線ＤＬの各々は，第１電源線２１０と重なる位置に応じて互いに異なる長さを有するように所定の形状で形成される。例えば，「Ｓ」字状に屈曲して形成されてもよい。実際，第２データ線ＤＬの長さは，第１電源線２１０の縁部から第１電源線２１０の中心部側に行くにしたがって短くなるように設定される。

すると，第１電源線２１０と第２データ線ＤＬとの重なり面積は，ｍ本の第２データ線ＤＬ１〜ＤＬｍのうち，１番目の第２データ線ＤＬ１からｍ／２番目の第２データ線ＤＬｍ／２に行くにしたがって狭くなり，ｍ／２＋１番目の第２データ線ＤＬｍ／２＋１からｍ番目の第２データ線ＤＬｍに行くにしたがって広くなる。そして，ｋ（但し，ｋはｍ／２より小さい正の整数）番目の第２データ線ＤＬｋと第１電源線２１０との重なり面積は，ｍ＋１−ｋ番目の第２データ線ＤＬｍ＋１−ｋと第１電源線２１０との重なり面積と同一に設定される。

このような本発明の実施形態において，データキャパシタＣｄａｔａの容量は，第１電源線２１０の縁部から第１電源線２１０の中心部に行くにしたがって小さく設定される。このようにデータキャパシタＣｄａｔａの容量が第１電源線２１０の縁部から第１電源線２１０の中心部に行くにしたがって小さく設定されると，第１電源線２１０の電圧降下を補償して均一な輝度の映像を表示することができる。

図１４は，本発明の第３実施形態に係る発光表示装置のレイアウト構造を示す図である。図１４の発光表示装置は，データ駆動部１２０およびデマルチプレクサブロック部１６０の構成以外は，図１０の発光表示装置と同様である。

図１４を参照すると，本発明の第３実施形態に係る発光表示装置のデータ駆動部１２０およびデマルチプレクサブロック部１６０は，基板３００に接続されるフレキシブルプリント回路（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）１８０上に装着される。これにより，データ駆動部１２０およびデマルチプレクサブロック部１６０は，基板３００のパッド部を介して第２データ線ＤＬに電気的に接続され，データ信号を供給する。一方，データ駆動部１２０およびデマルチプレクサブロック部１６０は，フレキシブルプリント回路１８０以外にも，プリント回路基板上に装着されるチップオンボード（Ｃｈｉｐ ｏｎ Ｂｏａｒｄ），フィルム上に直接装着されるチップオンフィルム（Ｃｈｉｐ ｏｎ Ｆｉｌｍ），またはテープキャリアパッケージ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）に採用される通常のフィルム型連結素子に装着されてもよい。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は，発光表示装置に適用可能であり，特に，データ駆動部の出力線の数を減少させ，均一な輝度の映像を表示することが可能な発光表示装置に適用可能である。

従来の発光表示装置を示す図である。 本発明の第１実施形態に係る発光表示装置を示す図である。 図２に示したデマルチプレクサを詳細に示す回路図である。 走査線，データ線およびデマルチプレクサへ供給される駆動波形を示す波形図である。 図２に示した画素の一例を示す回路図である。 図３に示したデマルチプレクサと図５に示した画素との連結構造を示す回路図である。 本発明の第１実施形態に係る発光表示装置のレイアウト構造を示す図である。 図７の「Ａ」を拡大して示す第１実施形態である。 図７の「Ａ」を拡大して示す第２実施形態である。 本発明の第２実施形態に係る発光表示装置のレイアウト構造を示す図である。 図１０の「Ｂ」を拡大して示す第１実施形態である。 図１０の「Ｂ」を拡大して示す第２実施形態である。 図１０の「Ｂ」を拡大して示す第３実施形態である。 本発明の第３実施形態に係る発光表示装置のレイアウト構造を示す図である。

符号の説明

１０，１１０ 走査駆動部
２０，１２０ データ駆動部
３０，１３０ 画像表示部
４０，１４０ 画素
５０，１５０ タイミング制御部
１６０ デマルチプレクサブロック部
１６２ デマルチプレクサ
１７０ デマルチプレクサ制御部
２００ パッド部
２１０ 第１電源線
２３０ 第２電源線
３００ 基板

Claims (6)

1. 複数の走査線に走査信号を供給するための走査駆動部と；
   複数の出力線にデータ信号を供給するためのデータ駆動部と；
   前記出力線の各々に設置され，前記データ信号を複数のデータ線へ供給するためのデマルチプレクサと；
   複数の画素電源線の一側に第１電源を供給するための第１電源線と；
   前記走査線，前記データ線および前記画素電源線に接続され，前記データ信号に対応して発光する画素を含む画像表示部と；
   前記データ線の各々と前記第１電源線との重なり面積に応じて互いに異なる容量を有するように形成され，前記データ信号に対応する電圧を充電し，充電された電圧を前記画素へ供給するキャパシタと；
   を備え，
   前記データ線の少なくとも２本以上は，前記第１電源線と長手方向で重なる部分で各々異なる長さを有するように形成され，かつ，前記データ線の長さは，前記第１電源線の長手方向の両端部から前記第１電源線の中心部に連れて短くなることを特徴とする，発光表示装置。
2. 前記データ線は，前記第１電源線との重なり部分で所定の形状で形成されることを特徴とする，請求項１に記載の発光表示装置。
3. 前記画素電源線の他側に，前記第１電源を供給するための補助電源線をさらに備えることを特徴とする，請求項１〜２のいずれかに記載の発光表示装置。
4. 前記画素に前記第１電源とは異なる第２電源を供給するための第２電源線をさらに備えることを特徴とする，請求項１〜３のいずれかに記載の発光表示装置。
5. 前記走査駆動部は，１水平期間中の第１期間に前記走査信号を供給し，前記データ駆動部は，前記１水平期間中の第１期間に続く該１水平期間の第２期間に前記出力線の各々へ前記デマルチプレクサを介して複数の前記データ信号を供給することを特徴とする，請求項１〜４のいずれかに記載の発光表示装置
6. 複数の走査線に走査信号を供給するための走査駆動部と；
   複数の出力線にデータ信号を供給するためのデータ駆動部と；
   前記出力線の各々に設置され，前記データ信号を複数のデータ線へ供給するためのデマルチプレクサと；
   複数の画素電源線の一側に第１電源を供給するための第１電源線と；
   前記走査線，前記データ線および前記画素電源線に接続され，前記データ信号に対応して発光する画素を含む画像表示部と；
   前記データ線の各々と前記第１電源線との重なり面積に応じて互いに異なる容量を有するように形成され，前記データ信号に対応する電圧を充電し，充電された電圧を前記画素へ供給するキャパシタと；
   を備え，
   前記データ線の少なくとも２本以上は，前記第１電源線と長手方向で重なる部分で互いに異なる線幅を有するように形成され，かつ，前記データ線の線幅は，前記第１電源線の長手方向の両端部から前記第１電源線の中心部に連れて狭くなることを特徴とする，発光表示装置。
   

Images