Nothing Special   »   [go: up one dir, main page]

JP4503578B2 - Printed wiring board - Google Patents

Printed wiring board Download PDF

Info

Publication number
JP4503578B2
JP4503578B2 JP2006307047A JP2006307047A JP4503578B2 JP 4503578 B2 JP4503578 B2 JP 4503578B2 JP 2006307047 A JP2006307047 A JP 2006307047A JP 2006307047 A JP2006307047 A JP 2006307047A JP 4503578 B2 JP4503578 B2 JP 4503578B2
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
layer
conductive
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006307047A
Other languages
Japanese (ja)
Other versions
JP2007067439A (en
Inventor
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2006307047A priority Critical patent/JP4503578B2/en
Publication of JP2007067439A publication Critical patent/JP2007067439A/en
Application granted granted Critical
Publication of JP4503578B2 publication Critical patent/JP4503578B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線層が複数存在するプリント配線板に係り、特に、配線層同士の電気的接続(層間接続)や配線パターン形成の高信頼性化を図り製造歩留まり、生産性などを向上できるプリント配線板に関する。 The present invention relates to a printed wiring board having a plurality of wiring layers, and in particular, a printed circuit board that can improve electrical yield (interlayer connection) between wiring layers and wiring pattern formation to improve manufacturing yield, productivity, and the like. about the wiring board.

近年の電子機器の小型軽量化への要求に伴い、それらの機器を構成する各種の電子部品も小型軽量、高機能化が著しい。その中で、半導体部品においては電気的接続部に多ピン狭ピッチ化と面領域で接続を図るいわゆるエリアアレー化が進展している。   With recent demands for reducing the size and weight of electronic devices, the various electronic components that make up these devices are also becoming increasingly smaller, lighter, and more functional. Among them, in semiconductor components, so-called area arrays are being developed in which a multi-pin narrow pitch and a surface area connection are made in an electrical connection portion.

電子機器においては、所定の機能を持たせるため複数の電子部品でこれを構成するが、電子部品の実装にはプリント配線板の使用が必要不可欠と言える。この重要な部品であるプリント配線板も、電子部品の小型軽量化、半導体部品の多ピン狭ピッチ化・エリアアレー化の進展に伴い、貫通孔(スルーホール)をあけその内面へのメッキで層間接続を行うスルーホール方式のプリント配線板では、実装密度にむだが生ずるなどのため対応し切れなくなりつつある。   In an electronic device, a plurality of electronic components are used to provide a predetermined function. However, it can be said that the use of a printed wiring board is indispensable for mounting electronic components. The printed wiring board, which is an important component, is also made through the formation of through-holes (through-holes) and plating on the inner surface with the progress of smaller and lighter electronic components, narrowing of multi-pin pitch of semiconductor components and area array. The through-hole type printed wiring board for connection is becoming incapable of handling due to the wasteful mounting density.

このため用いられているスルーホール以外の層間接続を有する従来の多層プリント配線板の例について図8を参照して説明する。同図は、ビルドアップ方式のプリント配線板の製造プロセスフローを模式的に示す図であり、(a)、(b)、(c)、(d)の順に工程が進行するものである。   For this reason, an example of a conventional multilayer printed wiring board having interlayer connections other than through-holes used will be described with reference to FIG. This figure schematically shows a manufacturing process flow of a build-up type printed wiring board, in which the process proceeds in the order of (a), (b), (c), and (d).

まず、同図(a)に示すようにコア板71の両面に導電パターン72を形成しさらに必要に応じスルーホール73をこれらの層間接続として設ける。次に、同図(b)に示すように、スルーホール73を絶縁樹脂74で穴埋めするとともに、絶縁層75をコア板71上に積み重ねて形成する。ここで、層間接続部のためのビアホール76を必要に応じ絶縁層75に設ける。このためには、感光性樹脂を使用してフォトリソグラフにより形成する方法や、絶縁層75形成後にレーザー加工により穴をあける方法などを用いることができる。   First, as shown in FIG. 5A, conductive patterns 72 are formed on both surfaces of the core plate 71, and through holes 73 are provided as interlayer connections as necessary. Next, as shown in FIG. 4B, the through hole 73 is filled with the insulating resin 74 and the insulating layer 75 is stacked on the core plate 71 to be formed. Here, via holes 76 for interlayer connection portions are provided in the insulating layer 75 as necessary. For this purpose, a method of forming by photolithography using a photosensitive resin, a method of forming a hole by laser processing after forming the insulating layer 75, or the like can be used.

さらに、同図(c)に示すように、導電層77を形成・パターニングする。導電層77の形成には、メッキを用いることができる。パターニングには、エッチングを用いることができる。メッキにより、ビアホール76に層間接続となるビア79を形成する。   Further, a conductive layer 77 is formed and patterned as shown in FIG. Plating can be used for forming the conductive layer 77. Etching can be used for patterning. Vias 79 that form interlayer connections are formed in the via holes 76 by plating.

さらに多層化する場合には、同図(d)に示すように導電層77上に絶縁層78を積層し、このあと同様に導電層を形成・パターニングする。すなわち、同図(c)のプロセスと(d)のプロセスとを繰り返すことでより多層のプリント配線板が製造される。   In the case of further multilayering, an insulating layer 78 is laminated on the conductive layer 77 as shown in FIG. 4D, and thereafter, the conductive layer is similarly formed and patterned. That is, a multilayer printed wiring board is manufactured by repeating the process shown in FIG.

このような多層プリント配線板では、内層同士の層間接続のためのスルーホールが少なくとも必要なくなり、スルーホール基板に比較してプリント配線板の外側の面における部品実装密度を増加させる。   In such a multilayer printed wiring board, at least a through hole for interlayer connection between inner layers is not required, and the component mounting density on the outer surface of the printed wiring board is increased as compared with the through hole substrate.

しかしながら、このような多層プリント配線板は、製造方法としてコア板の上に順次絶縁層と導体層とを形成していく方法であることに変わりがなく、製造歩留まりや生産性などの観点からは改善すべき事項が存在する。   However, such a multilayer printed wiring board is still a method of sequentially forming an insulating layer and a conductor layer on a core board as a manufacturing method, and from the viewpoint of manufacturing yield, productivity, etc. There are items to be improved.

すなわち、個々の積層工程が必ずしも単純な工程とは言えず、プリント配線板の多層化に比例してこのような工程が累積する。このため、完成品の総合的な歩留まりは各層の形成工程歩留まりの積となり、歩留まり劣化の要因となる。特に、メッキによるビアの形成は、メッキ厚の均一性確保が難しく層間接続の不良の原因となりやすいのみならず、メッキ厚の不均一により、配線パターンのエッチングによる形成も精密性を欠き歩留まり劣化の要因になる。また、順次積み上げるため並行して行う工程がなく生産性の向上も困難である。さらに、コア板のスルーホールの穴埋め工程という特別の工程を要する。これらのため、一般的には、低価格化が難しいなどである。   That is, the individual lamination processes are not necessarily simple processes, and such processes are accumulated in proportion to the multilayered printed wiring board. For this reason, the overall yield of the finished product is the product of the formation process yield of each layer, which causes a deterioration in yield. In particular, the formation of vias by plating not only makes it difficult to ensure the uniformity of plating thickness but tends to cause poor interlayer connection, but also due to non-uniform plating thickness, the formation of wiring patterns by etching is inaccurate and results in deterioration of yield. It becomes a factor. In addition, it is difficult to improve productivity because there are no steps to be performed in parallel because they are sequentially stacked. Furthermore, a special process called a hole filling process of the through hole of the core plate is required. For these reasons, it is generally difficult to reduce the price.

また、製造されたプリント配線板の外側の一面にはビアが存在しその部位には部品実装のためのランドを設けられない。このため、部品実装効率、配線効率を向上するという意味ではまだ余地を有しているとも言える。   In addition, vias exist on one side of the manufactured printed wiring board, and lands for component mounting cannot be provided at those portions. For this reason, it can be said that there is still room for improving component mounting efficiency and wiring efficiency.

本発明は、上記した事情を考慮してなされたもので、配線層が複数存在するプリント配線板において、配線層同士の電気的接続の高信頼性化およびパターン形成の高信頼性化を図り製造歩留まり、生産性などを向上できるプリント配線板を提供することを目的とする。また、これに加え、部品実装の密度、配線密度をさらに向上するプリント配線板を提供することを目的とする。 The present invention has been made in consideration of the aforementioned circumstances, Oite the printed wiring board in which the wiring layers there are multiple, high reliability, and high reliability of the pattern formation of the electrical connection of the wiring layers to each other It is an object of the present invention to provide a printed wiring board capable of improving the production yield and productivity. Another object of the present invention is to provide a printed wiring board that further improves the density of component mounting and the wiring density.

上記の課題を解決するため、本発明の一態様に係るプリント配線板は、第1の面と第2の面とを有する絶縁層と、前記絶縁層の前記第1の面に設けられた、層状の導電体を有する第1の配線層と、前記絶縁層の前記第2の面に設けられた第2の配線層と、前記層状の導電体に達する前記絶縁層および前記第2の配線層を貫く孔に充填されかつこの孔より前記第2の配線層の上面上にはみ出す導電性組成物と、前記導電性組成物上に接して設けられた第1の導電ピラーと、前記第2の配線層上に接して設けられた、前記第1の導電ピラーと同じ材料の第2の導電ピラーとを具備することを特徴とする。 In order to solve the above problems, a printed wiring board according to one embodiment of the present invention is provided on an insulating layer having a first surface and a second surface, and on the first surface of the insulating layer. A first wiring layer having a layered conductor; a second wiring layer provided on the second surface of the insulating layer; and the insulating layer and the second wiring reaching the layered conductor A conductive composition filling a hole penetrating the layer and protruding from the hole onto the upper surface of the second wiring layer; a first conductive pillar provided in contact with the conductive composition; and the second And a second conductive pillar made of the same material as the first conductive pillar, which is provided in contact with the wiring layer.

れによれば、層間接続は、配線層を隔てる絶縁層に形成される孔に充填された導電性組成物によりなされる。メッキ工程を用いる必要がないので、層間接続の信頼性を向上する。配線層のパターニングは、この層間接続とは関係なく、均一厚に製造可能である金属層に対して行うことができ、このためより微細なパターンも高歩留まりで形成可能となる。 According to is this, interlayer connection is made by a conductive composition filled in the hole formed in the insulating layer separating the wiring layer. Since it is not necessary to use a plating process, the reliability of interlayer connection is improved. The patterning of the wiring layer can be performed on the metal layer that can be manufactured with a uniform thickness irrespective of the interlayer connection, and therefore, a finer pattern can be formed with a high yield.

これらにより、配線層同士の電気的接続の高信頼性化およびパターン形成の高信頼性化を図り、製造歩留まりを向上できる。   As a result, the reliability of electrical connection between the wiring layers and the reliability of pattern formation can be improved, and the manufacturing yield can be improved.

本発明によれば、配線層が複数存在するプリント配線板において、配線層同士の電気的接続の高信頼性化およびパターン形成の高信頼性化を図り製造歩留まり、生産性などを向上できる。また、これに加え、部品実装の密度、配線密度をさらに向上できる。 According to the present invention can be improved Oite the printed circuit board wiring layer there are multiple electrical high reliability and patterning production yield achieving high reliability of the connection of the wiring layers to each other, and productivity . In addition to this, the density of component mounting and the wiring density can be further improved.

以下では本発明の実施形態を図面を参照しながら説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図1は、本発明の一実施形態に係るプリント配線板の前提となるプリント配線板の製造プロセスを模式的に示す断面図である。同図の(a)、(b)、(c)、(d)の順に工程が進行する。   FIG. 1 is a cross-sectional view schematically showing a manufacturing process of a printed wiring board which is a premise of the printed wiring board according to an embodiment of the present invention. The process proceeds in the order of (a), (b), (c), and (d) in FIG.

まず、同図(a)に示すように、両面に金属層(この例では18μm厚のCu箔)12、13を有する絶縁層(この例では100μm厚のガラスエポキシ板)11を用意する。次に、同図(b)に示すように、両面の金属層12、13をエッチング加工して必要な配線等のパターンを形成する。このとき、通常のパターン12b、13bのほかに層間接続を行う部分としてのパターン12a、13a(この例では直径300μmのほぼ円形状)も位置を合わせて同時に形成する。なお、一方の面のパターン13aには、その内側に孔14(この例では直径100μm)が形成される。これも、エッチングにより同時に形成される。なお、説明を分かりやすくするため、孔14は実際より大きく描いてある。   First, as shown in FIG. 2A, an insulating layer (100 μm thick glass epoxy plate in this example) 11 having metal layers (18 μm thick Cu foil) 12 and 13 on both sides is prepared. Next, as shown in FIG. 5B, the metal layers 12 and 13 on both sides are etched to form a pattern such as necessary wiring. At this time, in addition to the normal patterns 12b and 13b, patterns 12a and 13a (substantially circular shapes having a diameter of 300 μm in this example) as portions for performing interlayer connection are simultaneously formed at the same position. Note that a hole 14 (in this example, a diameter of 100 μm) is formed inside the pattern 13a on one surface. This is also formed simultaneously by etching. For easy understanding, the hole 14 is drawn larger than the actual size.

次に、同図(c)に示すように、孔14をマスクとして、例えば炭酸ガスレーザにより絶縁層11に孔15を形成する。この孔15は、絶縁層11を貫きパターン12aに達するものである。ここまでの工程で用いられるのは、エッチング加工、レーザ加工のみであり、また、エッチング加工はレーザ加工のためのマスク形成工程にもなっているので効率的に行うことが可能である。また、エッチング加工は、もともと均一厚に加工されている金属層に対して行うので、微細なパターンを高歩留まりで形成できる。なお、レーザ加工に代えてNCマシーンにより機械加工することもできる。   Next, as shown in FIG. 2C, the hole 15 is formed in the insulating layer 11 by, for example, a carbon dioxide gas laser using the hole 14 as a mask. The hole 15 penetrates the insulating layer 11 and reaches the pattern 12a. Only the etching process and the laser process are used in the processes so far, and the etching process is also a mask forming process for the laser process, and can be performed efficiently. In addition, since the etching process is performed on the metal layer that is originally processed to have a uniform thickness, a fine pattern can be formed with a high yield. In addition, it can also machine with an NC machine instead of laser processing.

さらに、同図(d)に示すように、形成された孔15に導電性ペースト(この例では銀ペースト)16をスクリーン印刷で充填する。この例では、スクリーン印刷は、インチ当たり325本のステンレススクリーンに10μmの乳剤を塗布したスクリーン版を使用する。また、銀ペーストには銀スルーホール用のものを用い、スクリーン版を擦るスキージには平スキージを用いる。これにより、パターン13aに5〜15μm厚のはみ出し部分が形成されるまで、孔15に導電性ペースト16が充填され、パターン13aとパターン12aとの良好な層間接続が形成される。   Further, as shown in FIG. 4D, the formed holes 15 are filled with a conductive paste (in this example, a silver paste) 16 by screen printing. In this example, screen printing uses a screen plate in which a 10 μm emulsion is coated on 325 stainless screens per inch. A silver paste for silver through holes is used as a silver paste, and a flat squeegee is used as a squeegee for rubbing the screen plate. As a result, the conductive paste 16 is filled in the holes 15 until a protruding portion having a thickness of 5 to 15 μm is formed in the pattern 13a, and a good interlayer connection between the pattern 13a and the pattern 12a is formed.

なお、このような孔15への導電性ペーストの充填は、スクリーン印刷以外の方法を使用してもよい。例えば、ディスペンサーによる方法を用いることができる。これは、以下でも同様である。   It should be noted that a method other than screen printing may be used for filling the hole 15 with the conductive paste. For example, a method using a dispenser can be used. The same applies to the following.

以上のようにして、前提としての2層のプリント配線板25を得ることができる。   As described above, the two-layer printed wiring board 25 as a premise can be obtained.

次に、図2は、本発明の一実施形態に係るプリント配線板を用いて多層配線板を製造するプロセスを模式的に示す断面図である。すでに説明した構成要素には同一番号を付して説明する。同図の(a)、(b)、(c)、(d)の順に工程が進行する。 Next, FIG. 2 is a cross-sectional view schematically showing a process for manufacturing a multilayer wiring board using the printed wiring board according to the embodiment of the present invention . The components already described will be described with the same numbers. The process proceeds in the order of (a), (b), (c), and (d) in FIG.

このプリント配線板は、上記で説明した2層のプリント配線板25を2枚用いて4層のプリント配線板にしたものである。   This printed wiring board is a four-layer printed wiring board using two of the two-layer printed wiring boards 25 described above.

まず、同図(a)に示すように、図1に示したプロセスにより製造されたプリント配線板25を用意する。なお、この図(a)では図1(d)とは上下反対にして示してある。   First, as shown in FIG. 1A, a printed wiring board 25 manufactured by the process shown in FIG. 1 is prepared. In this figure (a), it is shown upside down from FIG. 1 (d).

次に、同図(b)に示すように、導電性ペースト16のうち必要な部位のものの上に導電性バンプ21を形成する。導電性バンプ21の形成は、例えば、導電性ペースト(例えば銀微粒子を分散させたペースト)をスクリーン印刷することにより行うことができる。なお、導電性バンプ21の形成は、パターン13bのように層間接続を直下に有しないものの上であってもよい。図2(b)に示すこのような態様は、以下説明するように、多層配線板を製造するための有用な素材となる。   Next, as shown in FIG. 2B, conductive bumps 21 are formed on the necessary portions of the conductive paste 16. The conductive bumps 21 can be formed, for example, by screen printing a conductive paste (for example, a paste in which silver fine particles are dispersed). Note that the conductive bumps 21 may be formed on a layer having no interlayer connection just like the pattern 13b. Such an embodiment shown in FIG. 2B is a useful material for manufacturing a multilayer wiring board, as will be described below.

次に、同図(c)に示すように、セミキュア状態のプリプレグ(この例ではガラスエポキシ製)22を導電性バンプ21に貫通させて積層する。   Next, as shown in FIG. 2C, a semi-cured prepreg (made of glass epoxy in this example) 22 is passed through the conductive bumps 21 and laminated.

さらに、同図(d)に示すように、もう1枚のプリント配線板25aを、その導電性ペースト16が内側になるようにかつ導電性バンプ21が層間接続(導電ピラー)となるようにその上に積層する。このとき、加熱・加圧して積層することでプリプレグ22が硬化するとともに導電性バンプ21の頭部がつぶれ層間接続がなされる。   Further, as shown in FIG. 4D, another printed wiring board 25a is placed so that the conductive paste 16 is on the inside and the conductive bumps 21 are interlayer connection (conductive pillar). Laminate on top. At this time, by heating and pressurizing and laminating, the prepreg 22 is cured, and the heads of the conductive bumps 21 are crushed and interlayer connection is made.

以上により、4層のプリント配線板を得ることができる。   As described above, a four-layer printed wiring board can be obtained.

この例では、第1のプリント配線板25と第2のプリント配線板25aとは別個に並行して製造することができる。したがって、ビルドアップ基板と異なり部分ごとの並行製造により生産性を向上することができる。   In this example, the first printed wiring board 25 and the second printed wiring board 25a can be separately manufactured in parallel. Therefore, unlike the build-up substrate, productivity can be improved by parallel manufacturing for each part.

また、このような部分ごとに電気的・光学的検品をすることが可能であり、良品のみの組み合わせにより製造できるので、歩留まりも向上する。さらに、このように積層されたプリント配線板の外側の面には、導電性ペースト16のはみ出しがなくパターニングされた金属層のみ存在するので(いわゆるパッドオンビア構造になる。)、部品実装のためのランド位置に制限がなく部品実装の密度、配線密度をさらに向上することが可能となる。   In addition, it is possible to perform electrical and optical inspections for each of these parts, and manufacturing can be performed by combining only good products, so that the yield is also improved. Further, since the conductive paste 16 is not protruded and only the patterned metal layer is present on the outer surface of the printed wiring board thus laminated (a so-called pad-on-via structure), a land for component mounting is provided. The position is not limited, and the component mounting density and wiring density can be further improved.

さらに、このようなプリント配線板を電子機器に適用すれば配線の自由度が高いのでパターン設計時間の短縮もなされ得る。   Furthermore, if such a printed wiring board is applied to an electronic device, the degree of freedom of wiring is high, and therefore the pattern design time can be shortened.

なお、この例におけるプリント配線板の変形例(参考例)として、図3に示すような形態をとることできる。同図においてすでに説明した構成要素には同一番号を付してある。 As a modification of the printed wiring board in this example (reference example), it can take the form shown in Figure 3. The same reference numerals are given to the components already described in FIG.

この例は、内層同士の層間接続に導電性バンプ21を用いないものであって、プリプレグ22を貫通して必要な層間接続をスルーホール302の内面に形成された導電体のメッキ301によりなすものである。スルーホール302の形成には、全体の積層を終えてからドリルで貫通孔をあけることにより行うことができる。メッキ301には、銅メッキを用いることができる。   In this example, the conductive bump 21 is not used for the interlayer connection between the inner layers, and the necessary interlayer connection through the prepreg 22 is made by the conductive plating 301 formed on the inner surface of the through hole 302. It is. The through-hole 302 can be formed by drilling a through-hole with a drill after completing the entire lamination. The plating 301 can be copper plating.

このようなスルーホール302とメッキ301であっても、任意の必要な層間接続を達成できる。図3においては、最上の配線層、2番目の配線層、最下の配線層を接続するものが例として示されている。   Even with such a through hole 302 and plating 301, any necessary interlayer connection can be achieved. FIG. 3 shows an example of connecting the uppermost wiring layer, the second wiring layer, and the lowermost wiring layer.

次に、本発明の別の実施形態に係るプリント配線板について図4、図5、図6を参照して説明する。図4は、本発明の別の実施形態に係るプリント配線板を製造プロセスフローとともに模式的に示す断面図である。同図の(a)、(b)、(c)、(d)の順に工程が進行する。図5は、図4の続図であって、同様のプリント配線板を製造プロセスフローとともに模式的に示す断面図であり、図4(d)に続き、図5(a)、(b)、(c)の順に工程が進行する。図6は、図5の続図であって、同様のプリント配線板を製造プロセスフローとともに模式的に示す断面図であり、図5(c)に続き、図6(a)、(b)、(c)、(d)の順に工程が進行する。 Next, FIG. 4 with a printed wiring board according to another embodiment of the present invention, FIG. 5 will be described with reference to FIG. FIG. 4 is a cross-sectional view schematically showing a printed wiring board according to another embodiment of the present invention together with a manufacturing process flow. The process proceeds in the order of (a), (b), (c), and (d) in FIG. FIG. 5 is a continuation diagram of FIG. 4, and is a cross-sectional view schematically showing a similar printed wiring board together with a manufacturing process flow. FIG. 5 (a), (b), FIG. The process proceeds in the order of (c). FIG. 6 is a continuation diagram of FIG. 5, and is a cross-sectional view schematically showing a similar printed wiring board together with a manufacturing process flow. FIG. 6 (c) is followed by FIGS. 6 (a), (b), The process proceeds in the order of (c) and (d).

まず、図4(a)に示すように、両面に金属層(この例では18μm厚のCu箔)32、33を有する絶縁層(この例では100μm厚のガラスエポキシ板)31を用意する。次に、図4(b)に示すように、片面の金属層33をエッチング加工して必要な配線等のパターンを形成する。このとき、通常のパターン33bのほかに層間接続を行う部分としてのパターン33a(この例では直径300μmのほぼ円形状)、パターン33c(同)も同時に形成する。ここで、パターン33aには、その内側に孔34(この例では直径100μm)が形成される。これも、エッチングにより同時に形成される。   First, as shown in FIG. 4A, an insulating layer 31 (100 μm thick glass epoxy plate in this example) 31 having metal layers (in this example, 18 μm thick Cu foil) 32 and 33 on both sides is prepared. Next, as shown in FIG. 4B, the metal layer 33 on one side is etched to form a pattern such as necessary wiring. At this time, in addition to the normal pattern 33b, a pattern 33a (substantially circular shape with a diameter of 300 μm in this example) and a pattern 33c (same as this) are also formed simultaneously. Here, a hole 34 (in this example, a diameter of 100 μm) is formed in the pattern 33a. This is also formed simultaneously by etching.

次に、図4(c)に示すように、孔34をマスクとして、例えば炭酸ガスレーザにより絶縁層31に孔35を形成する。この孔35は、絶縁層31を貫き金属層32に達するものである。   Next, as shown in FIG. 4C, the hole 35 is formed in the insulating layer 31 by, for example, a carbon dioxide gas laser using the hole 34 as a mask. The hole 35 penetrates the insulating layer 31 and reaches the metal layer 32.

次に、図4(d)に示すように、形成された孔35に導電性ペースト(この例では銀ペースト)36をスクリーン印刷で充填する。この例では、スクリーン印刷は、インチ当たり325本のステンレススクリーンに10μmの乳剤を塗布したスクリーン版を使用する。また、銀ペーストには銀スルーホール用のものを用い、スクリーン版を擦るスキージには平スキージを用いる。これにより、パターン33aに5〜15μm厚のはみ出し部分が形成されるまで、孔15に導電性ペースト36が充填され、パターン33aと金属層32との良好な層間接続が形成される。   Next, as shown in FIG. 4D, the formed holes 35 are filled with a conductive paste (in this example, a silver paste) 36 by screen printing. In this example, screen printing uses a screen plate in which a 10 μm emulsion is coated on 325 stainless screens per inch. A silver paste for silver through holes is used as a silver paste, and a flat squeegee is used as a squeegee for rubbing the screen plate. Thereby, the conductive paste 36 is filled in the holes 15 until a protruding portion having a thickness of 5 to 15 μm is formed in the pattern 33 a, and a good interlayer connection between the pattern 33 a and the metal layer 32 is formed.

次に、図4(e)に示すように、絶縁層(プリプレグ)37と金属層(この例では銅箔)38とを導電性ペースト36のはみ出しがある面にプレスして積層する。これにより、配線層が3層になる。   Next, as shown in FIG. 4E, an insulating layer (prepreg) 37 and a metal layer (copper foil in this example) 38 are pressed and laminated on the surface where the conductive paste 36 protrudes. Thereby, the wiring layer becomes three layers.

次に、図5(a)に示すように、両面の金属層32、38をエッチング加工して必要な配線等のパターンを形成する。このとき、通常のパターン32b、38bのほかに層間接続を行う部分としてのパターン32a(この例では直径300μmのほぼ円形状)、32c(同)、パターン38a(同)、38c(同)、38d(同)も同時に形成する。ここで、パターン38a、38c、38dには、その内側に孔39(この例では直径100μm)が形成される。これも、エッチングにより同時に形成される。   Next, as shown in FIG. 5A, the metal layers 32 and 38 on both sides are etched to form a pattern such as necessary wiring. At this time, in addition to the normal patterns 32b and 38b, a pattern 32a (substantially circular shape with a diameter of 300 μm in this example), 32c (same), patterns 38a (same), 38c (same), and 38d as portions for performing interlayer connection. (Same) is formed at the same time. Here, holes 39 (in this example, a diameter of 100 μm) are formed inside the patterns 38a, 38c, and 38d. This is also formed simultaneously by etching.

次に、図5(b)に示すように、孔39をマスクとして、例えば炭酸ガスレーザにより絶縁層37に孔310a、310b、310cを形成する。これら孔310a、310b、310cは、絶縁層37を貫き、さらに場合によっては絶縁層31をも貫き、導電性ペースト36もしくはパターン33cまたはパターン32cに達するものである。   Next, as shown in FIG. 5B, holes 310a, 310b, and 310c are formed in the insulating layer 37 by, for example, a carbon dioxide gas laser using the hole 39 as a mask. These holes 310a, 310b, and 310c penetrate through the insulating layer 37, and possibly through the insulating layer 31, and reach the conductive paste 36, the pattern 33c, or the pattern 32c.

次に、図5(c)に示すように、形成された孔310a、310b、310cに導電性ペースト(この例では銀ペースト)311a、311b、311cをスクリーン印刷で充填する。この例では、スクリーン印刷は、インチ当たり325本のステンレススクリーンに10μmの乳剤を塗布したスクリーン版を使用する。また、銀ペーストには銀スルーホール用のものを用い、スクリーン版を擦るスキージには平スキージを用いる。これにより、パターン38a、38c、38dに5〜15μm厚のはみ出し部分が形成されるまで、孔310a、310b、310cに導電性ペースト311a、311b、311cが充填され、パターン38a、38c、38dと導電性ペースト36もしくはパターン33cまたはパターン32cとの良好な層間接続が形成される。   Next, as shown in FIG. 5C, the formed holes 310a, 310b, and 310c are filled with conductive paste (silver paste in this example) 311a, 311b, and 311c by screen printing. In this example, screen printing uses a screen plate in which a 10 μm emulsion is coated on 325 stainless screens per inch. A silver paste for silver through holes is used as a silver paste, and a flat squeegee is used as a squeegee for rubbing the screen plate. Thus, the conductive pastes 311a, 311b, and 311c are filled in the holes 310a, 310b, and 310c until the protruding portions having a thickness of 5 to 15 μm are formed in the patterns 38a, 38c, and 38d, and the patterns 38a, 38c, and 38d are electrically conductive. Good interlayer connection with the conductive paste 36, the pattern 33c, or the pattern 32c is formed.

以上のようにして、3層のプリント配線板51を得ることができる。また、図5(e)に示されるようにこれら3層の配線層は、任意の配線層同士で、上記説明のエッチング、レーザ加工、スクリーン印刷により層間接続が可能である。   As described above, a three-layer printed wiring board 51 can be obtained. Further, as shown in FIG. 5E, these three wiring layers can be connected to each other between the arbitrary wiring layers by the above-described etching, laser processing, and screen printing.

以上の工程で用いられるエッチング加工、レーザ加工については、エッチング加工がレーザ加工のためのマスク形成工程にもなっているので効率的に行うことが可能である。また、エッチング加工は、もともと均一厚に加工されている金属層に対して行うので、微細なパターンを高歩留まりで形成できる。なお、レーザ加工に代えてNCマシーンにより機械加工することもできる。これらの効果は、2層の配線層を有する図1に示したプリント配線板についての説明と同様である。   The etching process and laser processing used in the above steps can be efficiently performed because the etching process is also a mask forming process for laser processing. In addition, since the etching process is performed on the metal layer that is originally processed to have a uniform thickness, a fine pattern can be formed with a high yield. In addition, it can also machine with an NC machine instead of laser processing. These effects are the same as those described for the printed wiring board shown in FIG. 1 having two wiring layers.

次に、上記で説明した3層のプリント配線板51を2枚用いて6層のプリント配線板にする Next, the printed wiring board 6 layers with two sheets of printed wiring board 51 of the three layers described above.

まず、同図(a)に示すように、図4、図5に示したプロセスにより製造されたプリント配線板51を用意する。なお、この図(a)では図5(c)とは上下反対にして示してある。   First, as shown in FIG. 4A, a printed wiring board 51 manufactured by the processes shown in FIGS. 4 and 5 is prepared. In this figure (a), it is shown upside down from FIG. 5 (c).

次に、同図(b)に示すように、導電性ペースト311a、311b、311cのうち必要な部位のものの上に導電性バンプ312aを形成する。導電性バンプ312aの形成は、例えば、導電性ペースト(例えば銀微粒子を分散させたペースト)をスクリーン印刷することにより行うことができる。なお、導電性バンプの形成は、パターン38eのように層間接続を直下に有しないものの上であってもよい(導電性バンプ312b)。   Next, as shown in FIG. 4B, conductive bumps 312a are formed on the necessary portions of the conductive pastes 311a, 311b, 311c. The conductive bump 312a can be formed, for example, by screen printing a conductive paste (for example, a paste in which silver fine particles are dispersed). The conductive bump may be formed on a pattern that does not have an interlayer connection just like the pattern 38e (conductive bump 312b).

次に、同図(c)に示すように、セミキュア状態のプリプレグ(この例ではガラスエポキシ製)313を導電性バンプ312a、312bに貫通させて積層する。   Next, as shown in FIG. 3C, a semi-cured prepreg (made of glass epoxy in this example) 313 is passed through the conductive bumps 312a and 312b and laminated.

さらに、同図(d)に示すように、もう1枚のプリント配線板51aを、その導電性ペースト311a(または311b、311c)が内側になるようにかつ導電性バンプ312a、312bが層間接続(導電ピラー)となるようにその上に積層する。このとき、加熱・加圧して積層することでプリプレグ313が硬化するとともにプリプレグ313を貫通した導電性バンプ312a、312bの頭部がつぶれ層間接続がなされる。   Further, as shown in FIG. 4 (d), another printed wiring board 51a is connected to each other so that the conductive paste 311a (or 311b, 311c) is on the inner side and the conductive bumps 312a, 312b are connected to each other (interlayer connection). A conductive pillar is stacked thereon. At this time, the prepreg 313 is cured by heating and pressurizing and the heads of the conductive bumps 312a and 312b penetrating the prepreg 313 are crushed, and an interlayer connection is made.

以上により、6層のプリント配線板を得ることができる。   As described above, a six-layer printed wiring board can be obtained.

この例では、第1のプリント配線板51と第2のプリント配線板51aとは別個に並行して製造することができる。したがって、ビルドアップ基板と異なり部分ごとの並行製造により生産性を向上することができる。   In this example, the first printed wiring board 51 and the second printed wiring board 51a can be separately manufactured in parallel. Therefore, unlike the build-up substrate, productivity can be improved by parallel manufacturing for each part.

また、このような部分ごとに電気的・光学的検品をすることが可能であり、良品のみの組み合わせにより製造できるので、歩留まりも向上する。さらに、このように積層されたプリント配線板の外側の面には、導電性ペースト36、311cのはみ出しがなくパターニングされた金属層のみ存在するので、部品実装のためのランド位置に制限がなく部品実装の密度、配線密度をさらに向上することが可能となる。これらの効果は、4層の配線層を有する図2に示したプリント配線板についての説明と同様である。   In addition, it is possible to perform electrical and optical inspections for each of these parts, and manufacturing can be performed by combining only good products, so that the yield is also improved. Further, since the conductive paste 36, 311c is not protruded and only the patterned metal layer is present on the outer surface of the printed wiring board thus laminated, there is no restriction on the land position for component mounting. It is possible to further improve the mounting density and the wiring density. These effects are the same as those described for the printed wiring board shown in FIG. 2 having four wiring layers.

次に、本発明の一実施形態に係るプリント配線板を用いて多層配線基板を製造する別のプロセスについて図7を参照して説明する。同図は、本発明の一実施形態に係るプリント配線板を用いて多層配線基板を製造する別のプロセスを模式的に示す断面図であり、すでに説明した構成要素には同一番号を付してある。   Next, another process for manufacturing a multilayer wiring board using a printed wiring board according to an embodiment of the present invention will be described with reference to FIG. This figure is a cross-sectional view schematically showing another process for manufacturing a multilayer wiring board using a printed wiring board according to an embodiment of the present invention. is there.

このプリント配線板は、上記で説明した2層のプリント配線板25を3枚用いて6層のプリント配線板にしたものである。   This printed wiring board is a six-layer printed wiring board using three of the two-layer printed wiring boards 25 described above.

製造方法としては、同図(a)に示すように、図1に示したプロセスにより製造されたプリント配線板25、およびこれに必要な導電性バンプ21が形成されたもの2枚(25a、25c)を用意する。そして、最外の配線層には導電性ペースト16のはみ出しがない層が配置されるようにし、プリント配線板25、25b、25cの間にはセミキュア状態のプリプレグ61a、61bを配置する。   As a manufacturing method, as shown in FIG. 2A, the printed wiring board 25 manufactured by the process shown in FIG. 1 and two pieces (25a, 25c) on which conductive bumps 21 necessary for the printed wiring board 25 are formed ). A layer in which the conductive paste 16 does not protrude is disposed in the outermost wiring layer, and semi-cured prepregs 61a and 61b are disposed between the printed wiring boards 25, 25b, and 25c.

これらの配置を加熱・加圧して積層する。これにより、図7(b)に示すように、プリプレグ61a、61bが硬化するとともにこれらを貫通した導電性バンプ21の頭部がつぶれ層間接続がなされる。   These arrangements are laminated by heating and pressing. As a result, as shown in FIG. 7 (b), the prepregs 61a and 61b are cured, and the heads of the conductive bumps 21 penetrating them are crushed to form an interlayer connection.

これにより、6層の配線層のプリント配線板を得ることができる。   As a result, a printed wiring board having six wiring layers can be obtained.

この例でも、第1のプリント配線板25と第2のプリント配線板25b、第3のプリント基板25cとは別個に並行して製造することができる。したがって、ビルドアップ基板と異なり部分ごとの並行製造により生産性を向上することができる。   Also in this example, the first printed wiring board 25, the second printed wiring board 25b, and the third printed circuit board 25c can be separately manufactured in parallel. Therefore, unlike the build-up substrate, productivity can be improved by parallel manufacturing for each part.

また、このような部分ごとに電気的・光学的検品をすることが可能であり、良品のみの組み合わせにより製造できるので、歩留まりも向上する。さらに、このように積層されたプリント配線板の外側の面には、導電性ペースト16のはみ出しがなくパターニングされた金属層のみ存在するので、部品実装のためのランド位置に制限がなく部品実装の密度、配線密度をさらに向上することが可能となる。これらの効果は、4層の配線層を有する図2、6層の配線層を有する図6に示したプリント配線板についての説明と同様である。   In addition, it is possible to perform electrical and optical inspections for each of these parts, and manufacturing can be performed by combining only good products, so that the yield is also improved. Further, since the conductive paste 16 is not protruded and only the patterned metal layer is present on the outer surface of the printed wiring board laminated in this manner, there is no restriction on the land position for component mounting. The density and wiring density can be further improved. These effects are the same as those described for the printed wiring board shown in FIG. 2 having four wiring layers and FIG. 6 having six wiring layers.

また、図7に示したようにしてさらに2層のプリント配線板25(または3層のプリント配線板51)を多く配置すれば、7層以上のプリント配線板を得ることができる。 Further, if an additional 2-layer printed wiring board 25 more placement (or 3-layer printed wiring board 51) of the as shown in FIG. 7, it is possible to obtain the 7 or more layers of the printed wiring board.

以上詳述したように、各実施形態によれば、層間接続は配線層を隔てる絶縁層に形成される孔に充填された導電性組成物によりなされ、メッキ工程を用いる必要がないので層間接続の信頼性を向上し、配線層のパターニングは、この層間接続とは関係なく均一厚に製造可能である金属層に対して行うことができ、これらにより、配線層同士の電気的接続の高信頼性化およびパターン形成の高信頼性化を図り、製造歩留まりを向上できる。さらに、このように積層されたプリント配線板の外側の面には、導電性組成物のはみ出しを作らずパターニングされた金属層のみ存在するようにできるので、部品実装のためのランド位置に制限をなくし部品実装の密度、配線密度をさらに向上することが可能となる。   As described above in detail, according to each embodiment, the interlayer connection is made of the conductive composition filled in the holes formed in the insulating layer separating the wiring layers, and there is no need to use a plating process. Improves reliability and patterning of wiring layers can be performed on metal layers that can be manufactured to a uniform thickness regardless of this interlayer connection, which enables high reliability of electrical connection between wiring layers And the reliability of pattern formation can be improved, and the manufacturing yield can be improved. In addition, the outer surface of the printed wiring board laminated in this way can be made to have only a patterned metal layer without protruding the conductive composition, thus limiting the land position for component mounting. It is possible to further improve the density of component mounting and wiring density.

本発明の一実施形態に係るプリント配線板の前提となるプリント配線板の製造プロセスを模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the printed wiring board used as the premise of the printed wiring board which concerns on one Embodiment of this invention. 本発明の一実施形態に係るプリント配線板を用いて多層配線板を製造するプロセスを模式的に示す断面図。Sectional drawing which shows typically the process which manufactures a multilayer wiring board using the printed wiring board which concerns on one Embodiment of this invention . 図2に示した多層配線板の変形例(参考例)を模式的に示す断面図。Sectional drawing which shows typically the modification (reference example) of the multilayer wiring board shown in FIG. 本発明の別の実施形態に係るプリント配線板を製造プロセスフローとともに模式的に示す断面図。Sectional drawing which shows typically the printed wiring board which concerns on another embodiment of this invention with a manufacturing process flow. 図4の続図であって、本発明の別の実施形態に係るプリント配線板を製造プロセスフローとともに模式的に示す断面図。FIG. 5 is a continuation diagram of FIG. 4, and is a cross-sectional view schematically showing a printed wiring board according to another embodiment of the present invention together with a manufacturing process flow. 図5の続図であって、本発明の別の実施形態に係るプリント配線板を製造プロセスフローとともに模式的に示す断面図。 FIG. 6 is a sectional view of FIG. 5 schematically showing a printed wiring board according to another embodiment of the present invention together with a manufacturing process flow. 本発明の一実施形態に係るプリント配線板を用いて多層配線基板を製造する別のプロセスを模式的に示す断面図。Sectional drawing which shows typically another process which manufactures a multilayer wiring board using the printed wiring board which concerns on one Embodiment of this invention. ビルドアップ方式のプリント配線板の製造プロセスフローを模式的に示す図。The figure which shows typically the manufacturing process flow of the printed wiring board of a buildup system.

符号の説明Explanation of symbols

11,31,37…絶縁層、12,13,32,33,38…金属層、12a,12b,13a,13b,32a,32b,32c,33a,33b,33c,38a,38b,38c,38d,38e…パターン、14,34,39…孔、15,35,310a,310b,310c…孔、16,36,311a,311b,311c…導電性ペースト、21,312a,312b…導電性バンプ、22,61a,61b,313…プリプレグ、25,25a,25b,25c…プリント配線板、51,51a…プリント配線板、301…メッキ、302…スルーホール。   11, 31, 37 ... insulating layer, 12, 13, 32, 33, 38 ... metal layer, 12a, 12b, 13a, 13b, 32a, 32b, 32c, 33a, 33b, 33c, 38a, 38b, 38c, 38d, 38e ... pattern, 14, 34, 39 ... hole, 15, 35, 310a, 310b, 310c ... hole, 16, 36, 311a, 311b, 311c ... conductive paste, 21, 312a, 312b ... conductive bump, 22, 61a, 61b, 313 ... prepreg, 25, 25a, 25b, 25c ... printed wiring board, 51, 51a ... printed wiring board, 301 ... plating, 302 ... through hole.

Claims (1)

第1の面と第2の面とを有する絶縁層と、
前記絶縁層の前記第1の面に設けられた、層状の導電体を有する第1の配線層と、
前記絶縁層の前記第2の面に設けられた第2の配線層と、
前記層状の導電体に達する前記絶縁層および前記第2の配線層を貫く孔に充填されかつこの孔より前記第2の配線層の上面上にはみ出す導電性組成物と、
前記導電性組成物上に接して設けられた第1の導電ピラーと、
前記第2の配線層上に接して設けられた、前記第1の導電ピラーと同じ材料の第2の導電ピラーと
を具備することを特徴とするプリント配線板。
An insulating layer having a first surface and a second surface;
A first wiring layer having a layered conductor provided on the first surface of the insulating layer;
A second wiring layer provided on the second surface of the insulating layer;
A conductive composition that fills a hole penetrating the insulating layer and the second wiring layer and reaches the upper surface of the second wiring layer from the hole, reaching the layered conductor;
A first conductive pillar provided on and in contact with the conductive composition;
A printed wiring board comprising: a second conductive pillar made of the same material as the first conductive pillar, provided in contact with the second wiring layer.
JP2006307047A 2006-11-13 2006-11-13 Printed wiring board Expired - Fee Related JP4503578B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006307047A JP4503578B2 (en) 2006-11-13 2006-11-13 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006307047A JP4503578B2 (en) 2006-11-13 2006-11-13 Printed wiring board

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000187955A Division JP3892209B2 (en) 2000-06-22 2000-06-22 Printed wiring board and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009119970A Division JP4408135B2 (en) 2009-05-18 2009-05-18 Printed wiring board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007067439A JP2007067439A (en) 2007-03-15
JP4503578B2 true JP4503578B2 (en) 2010-07-14

Family

ID=37929201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006307047A Expired - Fee Related JP4503578B2 (en) 2006-11-13 2006-11-13 Printed wiring board

Country Status (1)

Country Link
JP (1) JP4503578B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064788A (en) * 2010-09-16 2012-03-29 Kinko Denshi Kofun Yugenkoshi Circuit board and method for manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04312999A (en) * 1991-01-09 1992-11-04 Nec Corp Polyimide multilayer wiring board and manufacture thereof
JPH04290493A (en) * 1991-03-19 1992-10-15 Fujitsu Ltd Manufacture of ceramic printed circuit board
JP2748768B2 (en) * 1992-03-19 1998-05-13 株式会社日立製作所 Thin film multilayer wiring board and method of manufacturing the same
JPH0772171A (en) * 1993-09-03 1995-03-17 Toshiba Corp Electric inspection jig for wiring board
JP3989974B2 (en) * 1995-01-13 2007-10-10 株式会社東芝 Multilayer printed wiring board and manufacturing method thereof
JPH08279679A (en) * 1995-04-04 1996-10-22 Matsushita Electric Works Ltd Manufacture of multilayered printed wiring board
JPH0917828A (en) * 1995-04-28 1997-01-17 Asahi Denka Kenkyusho:Kk Circuit board
US6010769A (en) * 1995-11-17 2000-01-04 Kabushiki Kaisha Toshiba Multilayer wiring board and method for forming the same
JP3347980B2 (en) * 1997-07-25 2002-11-20 山一電機株式会社 Circuit board and method of manufacturing the same
JP2000286554A (en) * 1999-03-29 2000-10-13 Yamaichi Electronics Co Ltd Multilayer wiring board and method of manufacturing the same

Also Published As

Publication number Publication date
JP2007067439A (en) 2007-03-15

Similar Documents

Publication Publication Date Title
JP4538486B2 (en) Multilayer substrate and manufacturing method thereof
WO2004103039A1 (en) Double-sided wiring board, double-sided wiring board manufacturing method, and multilayer wiring board
JP2009277916A (en) Wiring board, manufacturing method thereof, and semiconductor package
JP5261756B1 (en) Multilayer wiring board
JP3892209B2 (en) Printed wiring board and manufacturing method thereof
JP2014082441A (en) Multi-layer type coreless substrate and method of manufacturing the same
JP2001015920A (en) Multilayer printed wiring board and its manufacture
KR100832650B1 (en) Multilayer printed circuit board and its manufacturing method
TW202339570A (en) Multilayer substrate, multilayer substrate production method, and electronic device
KR20130053289A (en) Manufacturing method of printed circuit board
JP3856743B2 (en) Multilayer wiring board
JP4503578B2 (en) Printed wiring board
US6913814B2 (en) Lamination process and structure of high layout density substrate
JP4082995B2 (en) Wiring board manufacturing method
KR101022965B1 (en) Multilayer printed circuit board and its manufacturing method
JP4282161B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP4408135B2 (en) Printed wiring board and manufacturing method thereof
JP2002374068A (en) Method for manufacturing multilayered printed circuit board
KR100601476B1 (en) Package substrate using metal core and manufacturing method thereof
JP7216139B2 (en) Circuit board manufacturing method
JP7128857B2 (en) CIRCUIT BOARD, CIRCUIT BOARD MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP2007116188A (en) Multi-layer printed wiring board and method of manufacturing same
JP4529614B2 (en) Method for manufacturing printed wiring board
KR101088062B1 (en) Stacked printed circuit board with bumps and manufacturing method
KR20110026213A (en) Printed circuit board with bump vias and manufacturing method, detachable carrier used in manufacturing method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100421

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees