JP4501404B2 - Method for evaluating semiconductor light emitting device - Google Patents
Method for evaluating semiconductor light emitting device Download PDFInfo
- Publication number
- JP4501404B2 JP4501404B2 JP2003360916A JP2003360916A JP4501404B2 JP 4501404 B2 JP4501404 B2 JP 4501404B2 JP 2003360916 A JP2003360916 A JP 2003360916A JP 2003360916 A JP2003360916 A JP 2003360916A JP 4501404 B2 JP4501404 B2 JP 4501404B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor light
- short
- electrode
- type
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、ウェハ上に形成された複数の半導体発光素子、特に上面に個別電極を有する面発光レーザに対して、電圧印加試験(バーンイン試験)により個別評価を行う半導体発光素子の評価方法に関する。 The present invention relates to a method for evaluating a semiconductor light emitting element, in which individual evaluation is performed by a voltage application test (burn-in test) on a plurality of semiconductor light emitting elements formed on a wafer, particularly a surface emitting laser having an individual electrode on an upper surface.
面発光レーザは、端面発光型のレーザが基板面に平行方向に光が出力されるのに対し、基板面に垂直方向に光が出力される垂直共振器型のレーザであり、通信網や通信システムの光源して注目されている。 A surface-emitting laser is a vertical cavity laser that emits light in a direction perpendicular to the substrate surface, whereas an edge-emitting laser emits light in a direction parallel to the substrate surface. It is attracting attention as a light source for the system.
一般に、面発光レーザの構造としては、ポスト型メサ構造が用いられる(例えば、特許文献1)。このポスト型メサ構造のレーザは、デバイスウエハ(基板)上にアルミニウム砒素(AlAs)からなる電流狭窄層および活性層を含む多層構造を形成し、ドライエッチングなどの方法でメサ径30μmφ程度の円形ポストメサ構造に加工したのち、電流狭窄層(AlAs)の選択酸化によって、活性層に対しての電流狭窄部を形成したものである。さらに、選択酸化ののち、その構造が誘電体などの絶縁膜で被覆され、メサ部の一部が選択除去され電極層が形成されたのち、光出力のための窓を有するリング状電極が付与される。このような面発光レーザでは、電流狭窄部により活性層に電流が効率良く注入されるため、効率の良いレーザ発振が可能である。 Generally, a post-type mesa structure is used as a structure of a surface emitting laser (for example, Patent Document 1). This post-type mesa structure laser forms a multilayer structure including a current confinement layer and an active layer made of aluminum arsenic (AlAs) on a device wafer (substrate), and a circular post mesa having a mesa diameter of about 30 μmφ by a method such as dry etching. After processing into the structure, a current confinement portion for the active layer is formed by selective oxidation of the current confinement layer (AlAs). Furthermore, after selective oxidation, the structure is covered with an insulating film such as a dielectric, and a part of the mesa is selectively removed to form an electrode layer. Then, a ring electrode having a window for light output is provided. Is done. In such a surface emitting laser, a current is efficiently injected into the active layer by the current confinement portion, so that efficient laser oscillation is possible.
この種の面発光レーザは、端面発光レーザなどとは異なり、ウェハ面上に並置された状態で各デバイスの個別駆動ができるという特徴があり、この特性を活かして、素子分離前にウェハ上において個別に評価を行うことが可能である。個別評価としては、一般に、半導体デバイスの特性安定化、初期劣化デバイスの選定分別のために、高温環境下で電流駆動する、所謂バーンイン試験が行われるが、特に、面発光レーザにおいては有効である(例えば、非特許文献1および非特許文献2)。
Unlike edge-emitting lasers, this type of surface-emitting laser has the feature that each device can be individually driven in a juxtaposed state on the wafer surface. Individual assessments are possible. As an individual evaluation, in general, a so-called burn-in test is performed in which a current is driven in a high-temperature environment to stabilize the characteristics of a semiconductor device and to select and sort an initial degradation device. However, this is particularly effective in a surface emitting laser. (For example, Non-Patent
ところで、このようなバーンイン試験を面発光レーザについて行おうとすると、次のような問題がある。すなわち、図4に示したように、プローブカード102を用いてデバイスウェハ100上でバーンイン試験を実施する場合、電気接点を確保するために、デバイスウェハ100上の多数の個別電極101と同じ相対位置に同数のプローブ102Aを設ける必要がある。また、全面での確実な接触のためには、カード位置、圧着力の正確な制御が必要である。しかも、このプローブカード102は、高精度に作成しなければならなく、非常に高価で、管理もきわめて難しいという問題がある。
By the way, when such a burn-in test is performed on a surface emitting laser, there are the following problems. That is, as shown in FIG. 4, when a burn-in test is performed on the device wafer 100 using the
このようなプローブカードを使用することなく、一度に複数の面発光レーザを評価する方法として、各素子のn型およびp型の両電極をウェハの片面に形成し、直列に接続して評価を行なうものがある(特許文献2)。
しかしながら、この評価方法は、素子抵抗に異常があり高抵抗の面発光レーザが1つでもあると、評価時の印加電流が流れなくなり、そのために直列に接続された全ての素子の評価ができなくなるという問題がある。 However, in this evaluation method, when the element resistance is abnormal and there is even one high-resistance surface-emitting laser, the applied current at the time of evaluation does not flow, and therefore, all elements connected in series cannot be evaluated. There is a problem.
本発明はかかる問題点に鑑みてなされたもので、その目的は、素子抵抗に異常がある素子が含まれていても安定した評価を行うことができ、またプローブカードのプローブ数を低減できることにより、操作性が向上し、且つコストを抑えることを可能とする半導体発光素子の評価方法を提供することにある。 The present invention has been made in view of such problems, and its purpose is to enable stable evaluation even when an element having an abnormal element resistance is included, and to reduce the number of probes of the probe card. Another object of the present invention is to provide a method for evaluating a semiconductor light-emitting element that improves operability and can reduce costs.
本発明による半導体発光素子の評価方法は、一方の電極が共通電極であると共に、他方の電極が個別電極として同一基板の同一面に並置されてなる複数の半導体発光素子の個別評価を行なうための方法であって、複数の半導体発光素子のうちの少なくとも2つの素子の個別電極を1つの短絡パターンにより短絡させる短絡工程と、短絡パターンと複数の半導体発光素子の共通電極との間に所定の電圧を印加する電圧印加工程と、電圧印加工の後に短絡パターンを剥離液により除去する工程とを含むものである。 The method for evaluating a semiconductor light emitting device according to the present invention is for performing individual evaluation of a plurality of semiconductor light emitting devices in which one electrode is a common electrode and the other electrode is juxtaposed on the same surface of the same substrate as an individual electrode. A method of short-circuiting individual electrodes of at least two elements of a plurality of semiconductor light-emitting elements with one short-circuit pattern, and a predetermined voltage between the short-circuit pattern and a common electrode of the plurality of semiconductor light-emitting elements. a voltage applying step of applying is intended to include a step of removing the short-circuit pattern by a stripping solution after the voltage application process.
本発明の評価方法では、短絡工程において、複数の半導体発光素子のうちの少なくとも2つの素子の個別電極同士が1つの短絡パターンにより短絡されたのち、電圧印加工程において、短絡パターンと共通電極との間に所定の電圧が印加され、これにより半導体発光素子の個別評価が行われる。 In the evaluation method of the present invention, after the individual electrodes of at least two elements of the plurality of semiconductor light emitting elements are short-circuited by one short-circuit pattern in the short-circuit process, the short-circuit pattern and the common electrode are A predetermined voltage is applied between them, whereby individual evaluation of the semiconductor light emitting element is performed.
特に、短絡パターンを、プローブパッドを有する1本のバスラインと、バスラインと複数の半導体発光素子の各個別電極とを電気的に接続する複数の分岐ラインとにより構成し、更に、分岐ラインを所定値以上の電流(過剰電流)が流れると溶断するようなライン幅に形成することによって、素子抵抗に異常がある半導体発光素子に対して電流集中が発生したとしても、分岐ラインが所謂ヒューズの働きをするため、他の半導体発光素子に流れる電流に大きな変化はなく、安定した評価試験が行われる。 In particular, the short-circuit pattern is composed of one bus line having a probe pad, a plurality of branch lines that electrically connect the bus line and the individual electrodes of the plurality of semiconductor light emitting elements, Even if a current concentration occurs in a semiconductor light emitting device having an abnormal element resistance, the branch line is formed of a so-called fuse by forming the line width so that it melts when a current exceeding a predetermined value (excessive current) flows. Therefore, there is no significant change in the current flowing through the other semiconductor light emitting elements, and a stable evaluation test is performed.
本発明の半導体発光素子の評価方法によれば、複数の半導体発光素子のうちの少なくとも2つの素子の個別電極を1つの短絡パターンにより短絡し、この短絡パターンを通じて電圧を印加するようにしたので、素子抵抗に異常がある半導体発光素子が含まれていても信頼性の高い評価試験を行うことができると共に、プローブカードのプローブ数を大幅に低減できることにより、操作性が向上し、且つコストを抑えることができる。 According to the semiconductor light-emitting element evaluation method of the present invention, the individual electrodes of at least two of the plurality of semiconductor light-emitting elements are short-circuited by one short-circuit pattern, and voltage is applied through this short-circuit pattern. Even if semiconductor light-emitting elements with abnormal element resistance are included, highly reliable evaluation tests can be performed, and the number of probes on the probe card can be greatly reduced, improving operability and reducing costs. be able to.
以下、本発明の実施の形態について、図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1は、本発明の一実施の形態に係る半導体発光素子、例えば、面発光レーザ1の断面構造を表わすものである。この面発光レーザ1は、例えばn型ガリウム砒素(n型GaAs)からなるデバイスウェハ(基板)10の上に、組成が異なる例えばn型アルミニウムガリウム砒素(n型AlGaAs)の多層構造からなるn型DBR層(Distributed Bragg Reflector;分布反射型反射鏡)11が積層され、このn型DBR層11の上に例えばi型アルミニウムガリウム砒素(i型AlGaAs)からなるn型クラッド層12、例えばガリウム砒素/アルミニウムガリウム砒素(GaAs/AlGaAs)で形成した量子井戸構造からなる活性層(発光層)13、例えばi型アルミニウムガリウム砒素(i型AlGaAs)からなるp型クラッド層14、アルミニウム砒素(AlAs)からなる電流狭窄層15、組成が異なる例えばp型アルミニウムガリウム砒素(p型AlGaAs)からなるp型DBR層16およびp型ガリウム砒素(p型GaAs)からなるp型コンタクト層17をこの順に積層したのち、n型DBR層11の表面までをエッチングして円柱状メサ構造に形成したものである。
FIG. 1 shows a cross-sectional structure of a semiconductor light emitting element according to an embodiment of the present invention, for example, a
コンタクト層17の上にはリング状のp型電極(リング状電極)18が形成され、その内側が光出力窓19となっている。この光出力窓19の内径D0 は10μm程度になっている。電流狭窄層15はその外周部分は水素酸化により絶縁領域15Aとなり、未酸化の中心部分が電流通過領域(電流狭窄部15B)となっており、これにより高効率レーザ発振が可能となっている。電流狭窄部15Bの内径D1 は例えば15μm程度に設計されている。円柱状メサ構造の直径D2 は、例えば30μm程度である。 A ring-shaped p-type electrode (ring-shaped electrode) 18 is formed on the contact layer 17, and a light output window 19 is formed inside thereof. The inner diameter D 0 of the light output window 19 is about 10 μm. The outer periphery of the current confinement layer 15 becomes an insulating region 15A by hydrogen oxidation, and the unoxidized central portion becomes a current passage region (current confinement portion 15B), which enables high-efficiency laser oscillation. The inner diameter D 1 of the current confinement portion 15B is designed, for example, about 15 [mu] m. The diameter D 2 of the cylindrical mesa structure is, for example, about 30 μm.
また、デバイスウェハ10の裏面には、n型電極20が設けられている。このn型電極20は同一ウェハに形成された多数の面発光レーザに共通の電極である。p型電極18には後述のように個別電極22(図2参照)が各面発光レーザ毎に設けられている。この個別電極22により各面発光レーザを、素子分離前のウェハ状態で電流駆動させることができるようになっている。この個別電極22は、例えば金(Au)により構成されており、この電極を含めた面発光レーザは、アルカリ溶液などに腐食しない絶縁層例えば二酸化ケイ素(SiO2 )で被覆されている。
An n-type electrode 20 is provided on the back surface of the
この面発光レーザ1では、p型電極18とn型電極20との間に所定の電圧が印加されると、電流狭窄部15Bを通じて活性層13にキャリアが注入され、活性層13から発光が生ずると共に、n型DBR層11とp型DBR層16との間、すなわちデバイスウェハ10に対して垂直方向にレーザ共振が生じ、このようにして発生したレーザ光が、リング状のp型電極18に形成された光出力窓19から取り出される。
In this
以上のような面発光レーザ1が、デバイスウェハ10上に例えば約4万個程配列されており、この状態で個々の面発光レーザ1の良不良の評価が行われる。この面発光レーザ1では、端面発光型レーザと異なり、個別電極を各素子毎に有するため、ウェハ状態で電流駆動させることができるので、以下のように短絡パターンを用いて1つのプローブと接触させることによって、多数の面発光レーザを同時に駆動し、評価することができる。
For example, about 40,000
図2を参照してこの面発光レーザ1の評価方法について説明する。本実施の形態においては、デバイスウェハ10上に形成された多数の面発光レーザ1のバーンイン試験を行うに際し、複数の面発光レーザ1における個別電極22を1つの短絡パターン21により短絡させたのち、この短絡パターン21と複数の面発光レーザ1における共通電極(n型電極20)との間に電圧を印加するようにしたものである。
An evaluation method of the
短絡パターン21は、例えば、プローブパッド21Cを有する1本のバスライン21Aと、このバスライン21Aと複数(例えば100個から1000個)の面発光レーザ1の各個別電極22とを電気的に接続するための複数の分岐ライン21Bとにより構成されている。この短絡パターン21は、例えばアルミニウム(Al)などの金属により形成されており、そのうちの分岐ライン21Bは、素子抵抗値がほぼゼロである不良の面発光レーザ1が含まれ、このレーザに所定値以上の電流が流れた場合を想定し、このレーザに対応する分岐ライン21Bが溶断される程度の幅に設定された、所謂ヒューズの役割を果たすものである。この分岐ラインにより、異常なレーザに集中して過剰の電流が流れるのを防ぐようになっている。また、プローブパッド21Cには評価電流注入用プローブ23が接触され、面発光レーザ1を評価するための電流を注入するようになっている。
The short-
この面発光レーザ1は例えば以下のようにして製造することができる。
The
まず、n型GaAs基板1の上にMOCVD(Metal Organic Chemical Vapor Deposition :有機金属化学的気相成長)法などを用いて、厚さがλ/4(λ;媒質中の波長)でn型AlX Ga1-X As(0<x<1)からなる層を例えば23周期積層してなるn型DBR層11、i型アルミニウムガリウム砒素(i型AlGaAs)からなるn型クラッド層12、ガリウム砒素/アルミニウムガリウム砒素(GaAs/AlGaAs)より構成され量子井戸構造に形成されてなる活性層(発光層)13、i型アルミニウムガリウム砒素(i型AlGaAs)からなるp型クラッド層14、AlAs層からなる電流狭窄層15、n型と同じ厚さでp型Al1-X GX As(0<x<1)からなる層を例えば15周期積層してなるp型DBR16、p型ガリウム砒素(p型GaAs)からなるp型コンタクト層17などを順次積層し、デバイスウェハ10を得る。
First, using an MOCVD (Metal Organic Chemical Vapor Deposition) method or the like on the n-
次いで、このデバイスウェハ10に対してリソグラフィを行い、図1に示したような円柱状メサ構造(約30μmφ)に形成する。このときメサ構造の側壁を急峻にして異方性を付与するため、GaAs材料の場合には塩素系ガスによるドライエッチングを用いる。また、AlAsからなる電流狭窄層15だけを選択的に外周から酸化を行い、電流狭窄層15の中心部を電流狭窄部15Bとする。次いで、例えばスパッタリング法などにより、コンタクト層17の上面にリング状のp型電極18を、またデバイスウェハ10の裏面にはn型電極20を形成する。このとき同時にリング状のp型電極18と接続されるように金(Au)からなる100μm四方の個別電極22を設ける。更に、100から1000個程度の面発光レーザの組に対して、ウェハ上の隙間にスパッタリング法などを用いてアルミニウム(Al)などの金属からなる短絡パターン21を形成する。
Next, lithography is performed on the
以上のように短絡パターン21を配したデバイスウェハ10に対して、初期特性劣化抑制のためのバーンイン試験を行なう。このバーンイン試験は、例えば、1つの素子に対して、80℃以上200℃以下程度の環境下で一定の光出力の動作状態を数時間以上保ちながら、この状態での駆動電流値の経時変化を測定することで素子の寿命を推定する。素子の寿命の基準としては、例えば、バーンイン試験開始時の駆動電流値に比べ駆動電流値が20%上昇した時点までの時間を寿命とする。このように推定された寿命がある一定時間を満たさない場合、この素子は除去される。
As described above, a burn-in test for suppressing deterioration of initial characteristics is performed on the
評価終了後は、アルカリ溶液で短絡パターン21を除去し、例えば図2に示した短冊状のデバイスウェハ10Aのように個別に分断し、バーンイン試験の結果によって良品とされたもののみを選別する。
After the evaluation is completed, the short-
一般的に、面発光レーザの素子抵抗は、電流狭窄部の形状分布に依存した分布を示すが、大きくても±20%程度の分布であり、流れる電流値の分布もほぼ同程度の分布となる。このことから本実施の形態のように各素子を短絡パターン21により並列に接続した場合には、各々の素子に対してほぼ同程度の電流が流れ、各素子を均等に評価することができる。また、この系中にいくつかの故障があって、それらの素子が開放、つまり故障素子に電流が流れない場合でも、短絡パターン21により接続された素子が100から1000個と多いため、他の素子への電流変化の影響は少なく、全体数の10%程度の故障では問題なく評価を行うことができる。一方、故障で短絡してしまった素子が含まれる場合、つまり素子抵抗がゼロと見なせる素子がある場合には、その素子の個別電極22とバスライン21Aとを接続している分岐ライン21Bに電流が集中するため、他の素子に均等に電流が流れなくなり、評価に信頼性が欠けることとなる。本実施の形態では、このような場合を想定して、分岐ライン21Bの線幅を所定の値に設定し、一定値以上の過剰電流が流れたときには溶断する、所謂ヒューズの役割を果たすようになっている。従って、過剰電流が流れた場合でも、分岐ライン21Bが溶断された後は通常状態に復帰することとなるので、素子の評価を継続することができる。
In general, the element resistance of a surface emitting laser shows a distribution depending on the shape distribution of the current confinement portion, but is a distribution of about ± 20% at most, and the distribution of flowing current values is almost the same distribution. Become. From this, when each element is connected in parallel by the short-
このように本実施の形態では、複数の面発光レーザに対して短絡パターン21を設けるようにしたので、1の短絡パターン21に対して1つのプローブを接触させればよい。従って、短絡パターン21の数に対応した数のプローブを備えたプローブカードを使用すればよいので、高額で高精度に作られたプローブカードを用いる必要はなく、安価に試験を行うことができ、初期特性の安定化や良不良の選別を行うことができる。また、短絡パターン21がアルミニウム(Al)で形成されているため、評価後に不要になったときにはアルカリ溶液で完全に除去することができる。このことにより、後続の素子分離工程に影響を与えることもなく、また、静電気による素子破壊なども防ぐことができる。
Thus, in this embodiment, since the short-
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態においては半導体発光素子として面発光レーザを用いて説明したが、面発光レーザ以外の例えば発光ダイオード(Light Emitting Diode;LED)などの評価に用いることも可能である。 While the present invention has been described with reference to the embodiment, the present invention is not limited to the above embodiment, and various modifications can be made. For example, in the above-described embodiment, the surface emitting laser is used as the semiconductor light emitting element, but it is also possible to use for evaluation of a light emitting diode (LED) other than the surface emitting laser.
また、上記実施の形態では、一方の電極が共通電極、他方が個別電極の場合について説明したが、両方の電極が個別電極である場合においても本発明は適用可能であり、この場合には、それぞれの電極に対して短絡パターンを形成すればよい。 Further, in the above embodiment, the case where one electrode is a common electrode and the other is an individual electrode has been described, but the present invention can also be applied when both electrodes are individual electrodes. What is necessary is just to form a short circuit pattern with respect to each electrode.
さらにまた、上記実施の形態では、短絡パターンとして、分岐ラインがバスラインの片側だけにあるものについて説明したが、その形状は任意であり、例えば、バスラインの両側にそれぞれ分岐ラインを設けて2列の素子群を同時に短絡させるパターンにしてもよく、また、バスラインが蛇行したパターンとしてもよい。 Furthermore, in the above-described embodiment, the short-circuit pattern has been described in which the branch line is only on one side of the bus line. However, the shape is arbitrary. For example, two branch lines are provided on both sides of the bus line. A pattern in which the element groups in the column are short-circuited at the same time may be used, or a pattern in which the bus lines meander.
1…半導体発光素子(面発光レーザ)、10…デバイスウェハ(基板)、10A…短冊状デバイス、11…n型DBR層、12…n型クラッド層、13…活性層(発光層)、14…p型クラッド層、15…電流狭窄層、15A…絶縁領域、15B…電流狭窄部、16…p型DBR層、17…p型コンタクト層、18…p型電極(リング状電極)、19…光出力窓、20…n型電極(共通電極)21…短絡パターン、21A…バスライン、21B…分岐ライン、21C…プローブパッド、22…個別電極、23…評価電流注入用プローブ、100…デバイスウェハ、101…個別電極、102…プローブカード、102A…プローブ、D0 …光出力窓内径、D1 …電流狭窄部内径、D2 …円柱状メサ構造内径、H0 …出力光
DESCRIPTION OF
Claims (6)
前記複数の半導体発光素子のうちの少なくとも2つの素子の個別電極を1つの短絡パターンにより短絡させる短絡工程と、
前記短絡パターンと前記複数の半導体発光素子の共通電極との間に所定の電圧を印加する電圧印加工程と、
前記電圧印加工の後に前記短絡パターンを剥離液により除去する工程と
を含む半導体発光素子の評価方法。 A method for performing individual evaluation of a plurality of semiconductor light-emitting elements in which one electrode is a common electrode and the other electrode is juxtaposed on the same surface of the same substrate as an individual electrode,
A short-circuiting step of short-circuiting individual electrodes of at least two elements of the plurality of semiconductor light-emitting elements by one short-circuit pattern;
A voltage application step of applying a predetermined voltage between the short-circuit pattern and a common electrode of the plurality of semiconductor light-emitting elements ;
Evaluation method of the voltage application processing including semi-conductor light emitting device and removing the stripper the short pattern after.
請求項1記載の半導体発光素子の評価方法。 The short pattern that consists one and bus line having a probe pad, by a plurality of branch lines for electrically connecting the individual electrodes of the bus lines and the plurality of semiconductor light emitting devices
Evaluation method of a semiconductor light-emitting device of 請 Motomeko 1 wherein.
請求項2記載の半導体発光素子の評価方法。 The branch line, blown by a predetermined value or more of current flows
Evaluation method for a semiconductor light-emitting device 請 Motomeko 2 wherein.
請求項1記載の半導体発光素子の評価方法。 The short pattern, that is formed of aluminum (Al)
Evaluation method of a semiconductor light-emitting device of 請 Motomeko 1 wherein.
請求項1記載の半導体発光素子の評価方法。 The stripping solution, Ru alkaline solution der
Evaluation method of a semiconductor light-emitting device of 請 Motomeko 1 wherein.
請求項1記載の半導体発光素子の評価方法。 The semiconductor light-Ru Oh in the surface emitting laser
Evaluation method of a semiconductor light-emitting device of 請 Motomeko 1 wherein.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003360916A JP4501404B2 (en) | 2003-10-21 | 2003-10-21 | Method for evaluating semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003360916A JP4501404B2 (en) | 2003-10-21 | 2003-10-21 | Method for evaluating semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005129583A JP2005129583A (en) | 2005-05-19 |
JP4501404B2 true JP4501404B2 (en) | 2010-07-14 |
Family
ID=34641088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003360916A Expired - Fee Related JP4501404B2 (en) | 2003-10-21 | 2003-10-21 | Method for evaluating semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4501404B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4877471B2 (en) * | 2005-10-25 | 2012-02-15 | 富士ゼロックス株式会社 | Manufacturing method of surface emitting semiconductor laser |
JP2009021506A (en) * | 2007-07-13 | 2009-01-29 | Sharp Corp | Semiconductor laser array, light emitting device, manufacturing method of semiconductor laser array and manufacturing method of light emitting device |
JP2018207008A (en) * | 2017-06-07 | 2018-12-27 | 住友電気工業株式会社 | Method for manufacturing surface-emitting semiconductor laser |
CN112310811A (en) * | 2020-11-04 | 2021-02-02 | 厦门市三安集成电路有限公司 | Vertical cavity surface emitting laser, and preparation method and test method thereof |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63306687A (en) * | 1987-06-08 | 1988-12-14 | Fujitsu Ltd | Manufacture of semiconductor light-emitting device |
JPH0465141A (en) * | 1990-07-04 | 1992-03-02 | Fujitsu Ltd | Testing method of probe card |
JPH07503104A (en) * | 1992-01-21 | 1995-03-30 | フオトニクス リサーチ インコーポレーテツド | Integration of transistor and vertical cavity surface emitting laser |
JPH11297775A (en) * | 1998-04-07 | 1999-10-29 | Seiko Epson Corp | Semiconductor device |
JP2002222841A (en) * | 2001-01-29 | 2002-08-09 | Sony Corp | Semiconductor device, and its manufacturing method and device |
JP2002289977A (en) * | 2001-03-26 | 2002-10-04 | Ricoh Co Ltd | Method for manufacturing semiconductor element, semiconductor element, optical transmission system, optical transmission and reception module and optical communication system |
-
2003
- 2003-10-21 JP JP2003360916A patent/JP4501404B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63306687A (en) * | 1987-06-08 | 1988-12-14 | Fujitsu Ltd | Manufacture of semiconductor light-emitting device |
JPH0465141A (en) * | 1990-07-04 | 1992-03-02 | Fujitsu Ltd | Testing method of probe card |
JPH07503104A (en) * | 1992-01-21 | 1995-03-30 | フオトニクス リサーチ インコーポレーテツド | Integration of transistor and vertical cavity surface emitting laser |
JPH11297775A (en) * | 1998-04-07 | 1999-10-29 | Seiko Epson Corp | Semiconductor device |
JP2002222841A (en) * | 2001-01-29 | 2002-08-09 | Sony Corp | Semiconductor device, and its manufacturing method and device |
JP2002289977A (en) * | 2001-03-26 | 2002-10-04 | Ricoh Co Ltd | Method for manufacturing semiconductor element, semiconductor element, optical transmission system, optical transmission and reception module and optical communication system |
Also Published As
Publication number | Publication date |
---|---|
JP2005129583A (en) | 2005-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6137318B2 (en) | Vertical cavity surface emitting laser array | |
RU2655716C1 (en) | Laser of emitting surface with vertical cavity | |
US9865994B2 (en) | Vertical cavity surface emitting laser array and method for manufacturing the same | |
EP2873124B1 (en) | Vcsel with intracavity contacts | |
JP4877471B2 (en) | Manufacturing method of surface emitting semiconductor laser | |
US10707646B2 (en) | Compact laser device | |
US8624614B2 (en) | Burn-in method for surface emitting semiconductor laser device | |
JP6221236B2 (en) | Surface emitting laser array and manufacturing method thereof | |
JP4501404B2 (en) | Method for evaluating semiconductor light emitting device | |
JP2019039687A (en) | Measurement probe and measurement apparatus | |
JP4087152B2 (en) | Surface emitting semiconductor laser device and laser array | |
US6830940B1 (en) | Method and apparatus for performing whole wafer burn-in | |
US20230163569A1 (en) | Vcsel array with improved optical properties | |
CN108075353A (en) | Light-emitting device array and light transmitting device | |
JP2019033210A (en) | Surface light emission laser | |
KR100887457B1 (en) | Optical device and its manufacturing method, and optical device wafer | |
Lei et al. | Emcore VCSEL failure mechanism and resolution | |
Geib et al. | Fabrication and performance of large (64x64) arrays of integrated VCSELs and detectors | |
KR100428253B1 (en) | Surface emitting semiconductor laser array and method for manufacturing the same | |
JP5922400B2 (en) | Measuring method of semiconductor device | |
Huang et al. | Effect of electrostatic discharge on power output and reliability of 850 nm vertical-cavity surface-emitting lasers | |
JP2005347388A (en) | Semiconductor laser device | |
Alias et al. | Electro-opto characteristics of 850 nm oxide-confined vertical-cavity surface-emitting lasers | |
JP2005317816A (en) | Oxidation narrowed surface light emission laser element and its manufacturing method | |
JP2002118289A (en) | Reliability testing method for light-emitting element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100412 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |