Nothing Special   »   [go: up one dir, main page]

JP4545800B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4545800B2
JP4545800B2 JP2007557744A JP2007557744A JP4545800B2 JP 4545800 B2 JP4545800 B2 JP 4545800B2 JP 2007557744 A JP2007557744 A JP 2007557744A JP 2007557744 A JP2007557744 A JP 2007557744A JP 4545800 B2 JP4545800 B2 JP 4545800B2
Authority
JP
Japan
Prior art keywords
concentration
region
drift layer
silicon carbide
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007557744A
Other languages
English (en)
Other versions
JPWO2007091360A1 (ja
Inventor
成久 三浦
景子 藤平
健一 大塚
昌之 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2007091360A1 publication Critical patent/JPWO2007091360A1/ja
Application granted granted Critical
Publication of JP4545800B2 publication Critical patent/JP4545800B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、特に、炭化珪素電界効果型トランジスタにおけるオン抵抗を低減し高性能化するための技術に関する。
次世代の高耐圧低損失スイッチング素子として、縦型高耐圧炭化珪素電界効果型トランジスタが期待されている。本素子は、例えば特許文献１に示されているように、炭化珪素基板上に存在するドリフト層（第２エピ層）の基板表面近傍に、写真製版技術とイオン注入技術により作製されたウェル領域、ソース領域、及び一対のウェル領域に挟まれゲート電極下に存在するＪＦＥＴ領域（電流制御領域）を具備している。
炭化珪素半導体装置、特に縦型高耐圧炭化珪素電界効果型トランジスタの高性能化の一手段として微細化（例えばセルピッチの縮小化）が挙げられるが、ここではＪＦＥＴ長（ゲート電極下の一対のウェル領域間隔）も縮小させることが好ましい。しかし、微細化を進めると元々抵抗の高いＪＦＥＴ領域の抵抗が急増して素子のオン抵抗が増大するので、オン動作時のドレイン電流が減少し性能向上を果たすことができない。従って、本素子を高性能化するためには、オン抵抗を低減することが必要となる。
オン抵抗を低減する手法としては、特許文献１及び２に、ドリフト層を不純物濃度の異なる２層構造にする手法が開示されており、特許文献２に、ＪＦＥＴ領域に電流誘導層を設ける手法が開示されている。
特開２０００−２８６４１５号公報 特開２００５−５５７８号公報
高耐圧低損失スイッチング素子においては、ドリフト層のうち外周付近に位置する領域に、電界を緩和するための電界緩和領域（ＪＴＥ領域）を設ける必要がある。しかし、オン抵抗を低減するためにドリフト層の不純物濃度を高めた場合には、ドリフト層の不純物により電界緩和領域の不純物濃度が影響される。従って、電界緩和領域の不純物濃度分布を適切に定めることが困難であるという問題点があった。
本発明は、上記の問題点を解決するためになされたものであり、電界緩和領域の不純物濃度分布を適切に定めつつオン抵抗を低減できる半導体装置およびその製造方法を提供することを目的とする。
本発明に係る炭化珪素半導体装置の第１の態様は、第１導電型不純物を含む炭化珪素からなる基板と、第１濃度の第１導電型不純物を含む炭化珪素からなり前記基板上に配置された第１ドリフト層と、前記第１濃度より高い第２濃度の第１導電型不純物を含む炭化珪素からなり前記第１ドリフト層上に配置され外周領域で実質的に除去され外周側端部がテーパー状を呈する段差部を有する第２ドリフト層と、前記段差部を含み外周方向に延在した第１ウェル領域と前記外周領域に隣接する端部を除く位置に配置された第２ウェル領域からなる第２導電型不純物のイオン注入によって形成された複数のウェル領域と、前記第１ウェル領域の外周側部位に隣接するように設けられた第２導電型不純物を含む電界緩和領域と、を備える。
本発明に係る半導体装置の第１の態様によれば、電界緩和領域における抵抗を低減することができる。
また、第２ドリフト層から影響されることなく適切に電界緩和領域の不純物濃度分布を定めることができる。
本発明に係る炭化珪素半導体装置の製造方法の第１の態様は、第１導電型不純物を含む炭化珪素からなる基板を準備する工程と、第１濃度の第１導電型不純物を含む炭化珪素からなる第１ドリフト層をエピタキシャル成長により前記基板表面に形成する工程と、前記第１濃度より高い第２濃度の第１導電型不純物を含む炭化珪素からなる第２ドリフト層をエピタキシャル成長により前記第１ドリフト層表面に形成する工程と、前記第２ドリフト層の外周領域に端部の形状がテーパー状を呈する段差部を形成する工程と、第２導電型不純物を選択的にイオン注入することにより、前記第２ドリフト層の前記外周領域に隣接する端部および前記外周領域の下方の前記第１ドリフト層に第１ウェル領域を形成するとともに、前記外周領域に隣接する端部を除く前記第２ドリフト層に第２ウェル領域を形成し、それによって前記第１および第２ウェル領域間の前記第２ドリフト層を電流制御領域とする電流制御領域配設工程と、前記第１ウェル領域に隣接するように前記第１ドリフト層に電界緩和領域を形成する工程と、を備える。
本発明に係る半導体装置の製造方法の第１の態様によれば、電界緩和領域における抵抗を低減することができる。
また、第２ドリフト層から影響されることなく適切に電界緩和領域の不純物濃度分布を定めることができる。
実施の形態１に係る半導体装置の構造を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置における深さ方向の不純物濃度の分布を示すグラフである。 実施の形態２に係る半導体装置における深さ方向の不純物濃度の分布を示すグラフである。 実施の形態２に係る半導体装置における深さ方向の不純物濃度の分布を示すグラフである。 実施の形態２に係る蓄積型の電界効果型トランジスタの構造を示す断面図である。 実施の形態２に係る反転型の電界効果型トランジスタの構造を示す断面図である。 実施の形態２に係る埋め込み型の電界効果型トランジスタの構造を示す断面図である。
（実施の形態１）
図１は、実施の形態１に係る半導体装置（スイッチング素子としての電界効果型トランジスタ）の構造を示す断面図である。なお、図１においては、基板の外周付近のみが示されており、基板の内周付近は図示を省略している。すなわち、図１においては、左側が基板の外周側に対応しており、右側が基板の内周側に対応している。
図１において、第１導電型不純物を含む炭化珪素からなる基板１の表面の全面には、第１導電型不純物を含む炭化珪素からなる第１ドリフト層２が形成されている。第１ドリフト層２の表面には、外周付近を除いて、第１導電型不純物を含む炭化珪素からなる第２ドリフト層３が全面に形成されている。第２ドリフト層３に含まれる第１導電型不純物の濃度（第２濃度）は、第１ドリフト層２に含まれる第１導電型不純物の濃度（第１濃度）に比較して、より高いものとする。
ウェル領域４ａは、第２ドリフト層３の前記外周付近に隣接する端部と前記外周付近の下方の第１ドリフト層２とに連なるように形成されている（第１ウェル領域）。また、第２ドリフト層３内には、ウェル領域４ａに隣接するようにＪＦＥＴ（Junction Field Effect Transistor）領域１５が形成され、ＪＦＥＴ領域１５に隣接するようにウェル領域４ｂが形成されている（第２ウェル領域）。すなわち、ＪＦＥＴ領域１５は、ウェル領域４ａ，４ｂ間に形成されている。このウェル領域４ａ，４ｂは、第１ドリフト層２および第２ドリフト層３に選択的に所定濃度（第３濃度）の第２導電型不純物を注入することにより形成されている。以下では、ウェル領域４ａ，４ｂを総称して単にウェル領域４とも呼ぶ。なお、ＪＦＥＴ領域１５は、上方に配置されたゲート電極１１によりオン動作時にスイッチング素子を流れるドレイン電流を制御するための電流制御領域として機能し、オフ動作時には空乏化してゲート絶縁膜１３にかかる電界を緩和する機能を有するものである。
第２ドリフト層３表面においては、ＪＦＥＴ領域１５・ウェル領域４ａ，４ｂ境界に、エクステンション領域９が形成されている。エクステンション領域９は、ＪＦＥＴ領域１５およびウェル領域４ａ，４ｂより浅く形成されている。また、エクステンション領域９に含まれる第１導電型不純物の濃度（第４濃度）は、第２ドリフト層３に含まれる第１導電型不純物の濃度（第２濃度）に比較して、より高いものとする。
ＪＦＥＴ領域１５上には、エピタキシャルチャネル領域１０およびゲート絶縁膜１３を介して、ゲート電極１１が形成されている。また、ウェル領域４ｂ内には、第１導電型のソース領域５および第２導電型のウェルコンタクト領域６が形成され、これらの上には、ソース電極１２が形成されている。また、第１ドリフト層２においては、ウェル領域４ａの外側に、ウェル領域４ａに隣接するようにＪＴＥ（Junction Termination Extension）領域（ガードリング領域）８が形成されている。このＪＴＥ領域８は、外周付近における電界を緩和するための電界緩和領域として機能するものである。また、第１ドリフト層２においては、ＪＴＥ領域８から離れ外周に接するように、第１導電型のフィールドストッパー領域７が形成されている。また、基板１の裏面の全面には、ドレイン電極１４が形成されている。
なお、上述したように、図１においては、基板１の内周付近は図示を省略しているが、実際には、基板１の内周へ向かって、図１に示されるようなＪＦＥＴ領域１５とウェル領域４ｂとの組が複数組繰り返して形成されている。すなわち、ウェル領域４ａは外周に最も近い位置のみに形成され、内周側にはウェル領域４ｂが形成される。
また、本発明に係る半導体装置においては、基板１の導電型はｎ型であることが好ましいので、以下では、第１導電型がｎ型であり第２導電型がｐ型である場合を例にとり説明を行うが、これに限らず、第１導電型がｐ型であり第２導電型がｎ型であってもよい。すなわち、第１導電型がｎ型であり第２導電型がｐ型である場合にはｎチャネルの電界効果型トランジスタが構成され、第１導電型がｐ型であり第２導電型がｎ型である場合にはｐチャネルの電界効果型トランジスタが構成される。
以下、図２〜６を用いて、図１の半導体装置の製造方法を説明する。
まず、図２に示されるように、第１導電型不純物を含む炭化珪素からなる基板１上に、エピタキシャル結晶成長法などにより、第１導電型不純物を含む炭化珪素からなる第１ドリフト層２を形成する。第１ドリフト層２においては、厚さは５〜５０μｍであればよく、不純物濃度（第１濃度）は１×１０15〜１×１０18ｃｍ-3であればよい。このように定めることで、数１００Ｖ〜３ｋＶ以上の耐圧を持つ縦型電界効果型トランジスタが実現できる。なお、より好ましくは、厚さは１０〜２０μｍであればよく、不純物濃度は１×１０15〜５×１０16ｃｍ-3であればよい。
基板１においては、面方位やポリタイプはいかなるものでも構わない。また、この基板１には、第１導電型の不純物が１×１０18ｃｍ-3以上ドーピングされていることが好ましい。また、基板１として予め第１ドリフト層２が形成されているものを準備することにより、第１ドリフト層２を形成する工程を省略してもよい。
次に、第１ドリフト層２上に、エピタキシャル結晶成長法などにより、第１導電型不純物を含む炭化珪素からなる第２ドリフト層３を形成する。この第２ドリフト層３の形成は、基板１上への第１ドリフト層２の形成に引き続いて行われることが好ましい。第２ドリフト層３においては、厚さは０．３〜１．０μｍであればよく、不純物濃度（第２濃度）は第１ドリフト層２よりも高ければよい。このように定めることで、作製される電界効果型トランジスタにおけるＪＦＥＴ領域１５の抵抗を低減できる。
なお、第２ドリフト層３においては、第１導電型の不純物が均一に分布していてもよく、あるいは第１ドリフト層２との界面近傍に第１導電型の不純物がより高濃度に分布されていてもよく、あるいは第１導電型の不純物濃度が異なる２層以上の層からなっていてもよい。
次に、図３に示されるように、第２ドリフト層３上において、外周付近の領域を除いて既存の写真製版技術を用いてレジストマスク（図示しない）を選択的に形成した後に、乾式もしくは湿式エッチングなどを行う。これにより、第２ドリフト層３のうち外周付近の領域が除去される。外周付近には、後の工程で、第２導電型のＪＴＥ領域８が形成されるが、第２ドリフト層３を除去しておくことにより、比較的に不純物濃度が高い第２ドリフト層３から影響されることなくＪＴＥ領域８の不純物濃度分布を定めることが可能となる。
なお、炭化珪素からなる基板１に写真製版技術を用いて素子を作製するためには、基板１の所定の位置に写真製版時の位置合わせ用のマーカーを形成する必要があるが、このマーカーはエッチング技術を用いて形成されることが好ましい。すなわち、マーカーの形成と同じ工程で上記の第２ドリフト層３のエッチングを行うことにより、製造工程および製造コストの増加を防ぐことが可能となる。
また、除去されずに残った第２ドリフト層３の端部においては、段差部１６が形成されるが、この段差部１６の形状は、テーパー形状となることが好ましい。すなわち、段差部１６周辺においては、後の工程で第２導電型不純物（イオン）の注入を行うことにより第２ドリフト層３の端部と第２ドリフト層３の端部の下方の第１ドリフト層２とに連なるようにウェル領域４ａが形成されるが、段差部１６をテーパー形状とすることで、段差部１６における第２導電型不純物の深さ方向における分布をなだらかにすることができる。これにより、電界集中による耐圧の低下を防ぐことが可能となる。また、段差部１６をテーパー形状とすることで、後の工程でエピタキシャルチャネル領域１０やゲート電極１１を形成するときに、段差部１６周辺にサイドウォールが形成される可能性を低くすることができる。これにより、素子の誤動作を低減することが可能となる。
次に、図４に示されるように、第１ドリフト層２および第２ドリフト層３上に、既存の写真製版技術を用いてレジストマスク２０を選択的に形成する。このレジストマスク２０は、ウェル領域４ａ，４ｂとなるべき領域上には形成されないものとする。そして、レジストマスク２０上方から第２導電型不純物（イオン）を注入することにより、第１ドリフト層２および第２ドリフト層３内において、選択的にウェル領域４ａ，４ｂを形成する。これにより、ウェル領域４間の第２ドリフト層３にＪＦＥＴ領域１５が配設される。
このイオン注入は、ウェル領域４ａが第２ドリフト層３を貫通し且つ第１ドリフト層２を貫通しないような深さ（例えば０．４〜１．５μｍ）になるように行われる。また、ウェル領域４ａ，４ｂに注入される第２導電型の不純物濃度（第３濃度）は、第２ドリフト層３における第１導電型の不純物濃度より高く（例えば１×１０17〜１×１０19ｃｍ-3）定められる。また、ウェル領域４ａは、段差部１６より外側へ延びて配置されることが好ましい。
次に、図５に示されるように、レジストマスク２０を除去しない状態で、基板１鉛直方向に対して所定の角度傾けた方向から第１導電型不純物（例えば、窒素イオンやリンイオン）を注入することにより、第１ドリフト層２および第２ドリフト層３内において、選択的にエクステンション領域９を形成する。ウェル領域４の形成に用いられたレジストマスク２０をそのまま用いるセルフアラインの手法を用いることで、ウェル領域４に関して対称性に優れたエクステンション領域９を形成できる。従って、素子の抵抗ばらつきを抑えるとともに、新たな写真製版工程の追加を不要とし製造コストの増加を防ぐことが可能となる。なお、エクステンション領域９は、セルフアラインの手法を用いることなく、既存の写真製版技術を用いて形成されてもよい。
このエクステンション領域９は、縦方向において、ＪＦＥＴ領域１５およびウェル領域４ａ，４ｂを貫通しないような深さに（すなわちＪＦＥＴ領域１５およびウェル領域４ａ，４ｂより浅く）形成されるとともに、横方向において、ＪＦＥＴ領域１５を介して隣り合うエクステンション領域９同士が接さないような幅に形成される。すなわち、エクステンション領域９が第２ドリフト層３を貫通し第１ドリフト層２に接するとトランジスタのオフリーク電流の増加や耐圧の減少をもたらす可能性があり、隣り合うエクステンション領域９同士が接するとゲート絶縁膜１３に高電界がかかりやすくトランジスタの耐圧低下やゲート絶縁膜１３の信頼性低下をもたらす可能性があるが、エクステンション領域９を上記のような深さおよび幅を有するように形成することにより、このような信頼性の低下を防止することが可能となる。
また、エクステンション領域９に注入される第１導電型不純物の濃度（第４濃度）は、第２ドリフト層３に注入される第１導電型不純物の濃度より高く且つウェル領域４ａ，４ｂにおける第２導電型不純物の濃度（第３濃度）より高くならない（例えば５×１０16〜９×１０18ｃｍ-3）ように定められる。このように不純物濃度を定めることにより、ＪＦＥＴ領域１５における抵抗を低減することが可能となる。
次に、図６に示されるように、既存の写真製版技術およびイオン注入技術を用いて、第１導電型のソース領域５、第２導電型のウェルコンタクト領域６、第２導電型のＪＴＥ領域８、および第１導電型のフィールドストッパー領域７を形成する。ＪＴＥ領域８は、第１ドリフト層２のうち、上方において第２ドリフト層３が除去された、ウェル領域４ａの外側の領域において、ウェル領域４ａに隣接するように形成される。また、フィールドストッパー領域７は、第１ドリフト層２のうち、上方において第２ドリフト層３が除去された、ウェル領域４ａの外側の領域において、ＪＴＥ領域８から離れ外周に接するように形成される。
また、ソース領域５は、ウェル領域４ｂを貫通しないような深さ（例えば１０ｎｍ〜０．５μｍ）に形成される。また、ソース領域５における第１導電型不純物の濃度は、ウェル領域４ａ，４ｂにおける第２導電型不純物の濃度より高く（例えば１×１０18〜１×１０21ｃｍ-3）定められる。
次に、基板１に、洗浄を施した後に、熱処理装置によって例えば１４００〜１８００℃の高温で例えば３０秒〜１時間程度熱処理を施すことで、注入イオンを電気的に活性化させる。以降は、既存の手法を用いて、エピタキシャルチャネル領域１０の形成、ゲート絶縁膜１３の形成、ゲート電極１１の形成、層間絶縁膜の堆積、ソース電極１２の形成、ドレイン電極１４の形成、および保護膜の形成等を順次行う。これにより、図１に示されるような半導体装置が完成する。
なお、図１に示されるように、エピタキシャルチャネル領域１０は、ウェル領域４ｂおよびソース領域５の一部や、エクステンション領域９、ＪＦＥＴ領域１５の上に１０〜１０００ｎｍ程度の厚さで形成されるが、あるいは、このエピタキシャルチャネル領域１０は、省略されてもよい。
このように、本実施の形態に係る半導体装置およびその製造方法では、第１ドリフト層２上に第１ドリフト層２より不純物濃度が高い第２ドリフト層３を形成し、この第２ドリフト層３にＪＦＥＴ領域８を設けている。従って、ＪＦＥＴ領域８における抵抗を低減することができる。
また、第２ドリフト層３のうち外周付近の領域が除去されるので、第２ドリフト層３から影響されることなく適切にＪＴＥ領域８の不純物濃度分布を定めることができる。
また、ＪＦＥＴ領域８に隣接するように第２ドリフト層３より不純物濃度が高いエクステンション領域９を形成するので、ＪＦＥＴ領域８における抵抗をさらに低減することができる。
（実施の形態２）
実施の形態１に係る半導体装置においては、ウェル領域４は、第２ドリフト層３より高い第３濃度の第２導電型不純物を注入することにより形成されるが、ウェル領域４および第２ドリフト層３の不純物濃度の分布を深さに応じて変化させることにより、電界効果型トランジスタの種類を変化させることが可能となる。
図７〜９は、図１の半導体装置におけるウェル領域４ｂの深さ方向の不純物濃度の分布を示すグラフである。ウェル領域４ｂにおいては、ソース領域５およびウェルコンタクト領域６が配置されていない領域（すなわちソース領域５・エクステンション領域９間に介在する領域）の表面付近にチャネル領域が形成され、このチャネル領域の特性に応じて電界効果型トランジスタの種類が変化する。図７は蓄積型の電界効果型トランジスタに対応しており、図８は反転型の電界効果型トランジスタに対応しており、図９は埋め込み型の電界効果型トランジスタに対応している。
また、図１０〜１２は、それぞれ、図７〜９に対応させて図１を拡大した断面図であり、蓄積型の電界効果型トランジスタ３１、反転型の電界効果型トランジスタ３２、および埋め込み型の電界効果型トランジスタ３３の構造を示している。図１０〜１２には、それぞれ、図１の半導体装置においてソース領域５とエクステンション領域９との間のウェル領域４ｂに形成される、蓄積型のチャネル領域４１、反転型のチャネル領域４２、および埋め込み型のチャネル領域４３が示されている。
図７〜９においては、横軸が、ウェル領域４ｂの深さ（ウェル領域４ｂ表面を基準とする）を表し、縦軸が、不純物濃度を表している。また、第１ドリフト層２および第２ドリフト層３における第１導電型不純物の濃度が実線で、ウェル領域４を形成するときに注入される第２導電型不純物の濃度が太線で示されている。すなわち、ウェル領域４ｂの導電型は、これらの差により定められる。
なお、実線においては、第１ドリフト層２の不純物濃度および第２ドリフト層３の不純物濃度が深さに依らず均一であり界面において不連続に変化する場合が示されているが、これに限らず、例えば、第２ドリフト層３の不純物濃度は、一点鎖線または二点鎖線で示されるように、深さに応じて変化してもよい。すなわち、第２ドリフト層３の不純物濃度は、一点鎖線で示されるように、深くなるほど低くなり界面で第１ドリフト層２の不純物濃度に連続的に一致してもよく、あるいは、二点鎖線で示されるように、深くなるほど高くなり界面で不連続に変化してもよい。
また、図７〜９のいずれにおいても、第１ドリフト層２と第２ドリフト層３との界面に相当する深さでは、ウェル領域４に注入される不純物の濃度は第１ドリフト層２および第２ドリフト層３の不純物の濃度より高い。
図７においては、ウェル領域４ｂに注入される不純物の濃度はウェル領域４ｂ表面では第２ドリフト層３の不純物の濃度より低いので、チャネル領域４１は第１導電型を示すことになる。
図８，９においては、ウェル領域４ｂに注入される不純物の濃度はウェル領域４ｂ表面では第２ドリフト層３の不純物の濃度より高いので、チャネル領域４２，４３は第２導電型を示すことになる。このようなウェル領域４ｂの不純物濃度は、例えば１×１０15〜１×１０17ｃｍ-3であればよい。図８では、第２ドリフト層３の不純物の濃度は全ての深さでウェル領域４に注入される不純物の濃度より低いので、全ての深さで第２導電型となる。一方、図９では、第２ドリフト層３の不純物の濃度がウェル領域４に注入される不純物の濃度より高くなる深さが存在するので、部分的に第１導電型となる。
図１０の電界効果型トランジスタ３１は、第２ドリフト層３内のウェル領域４ｂ表面近傍に、蓄積型のチャネル領域４１を有している。ウェル領域４ｂに注入される不純物の濃度はウェル領域４ｂ表面では第２ドリフト層３の不純物の濃度より低いので、チャネル領域４１は第１導電型となる。
図１１の電界効果型トランジスタ３２は、第２ドリフト層３内のウェル領域４ｂ表面近傍に、反転型のチャネル領域４２を有している。ウェル領域４ｂに注入される不純物の濃度はウェル領域４ｂ表面では第２ドリフト層３の不純物の濃度より高いので、チャネル領域４２は第２導電型となる。
図１２の電界効果型トランジスタ３３は、第２ドリフト層３内のウェル領域４ｂ表面近傍に領域４４を、領域４４の下に埋め込み型のチャネル領域４３を、それぞれ有している。ウェル領域４ｂに注入される不純物の濃度はウェル領域４ｂ表面では第２ドリフト層３の不純物の濃度より高く表面からやや深くなると第２ドリフト層３の不純物の濃度より低いので、領域４４は第２導電型となりチャネル領域４３は第１導電型となる。
このように、本実施の形態に係る半導体装置およびその製造方法では、ウェル領域４ｂおよび第２ドリフト層３の不純物濃度の分布を深さに応じて変化させることにより、チャネル構造（トランジスタ構造）を変化させ閾値やオン抵抗を変化させている。従って、用途に応じたさまざまな電界効果型トランジスタを、工程を特に追加することなく容易に製造することが可能となる。
また、図１０の電界効果型トランジスタ３１および図１２の電界効果型トランジスタ３２は、ウェル領域４ｂ表面付近で導電型が反転するので、チャネル移動度を向上させオン抵抗をより低減することができる。
また、図１０の電界効果型トランジスタ３１は、ウェル領域４ｂ表面付近で第１導電型を示すので、閾値電圧を低減することができる。
この発明は詳細に説明されたが、上記した説明は、全ての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。

Claims (13)

  1. 第１導電型不純物を含む炭化珪素からなる基板と、
    第１濃度の第１導電型不純物を含む炭化珪素からなり前記基板上に配置された第１ドリフト層と、
    前記第１濃度より高い第２濃度の第１導電型不純物を含む炭化珪素からなり前記第１ドリフト層上に配置され外周領域で実質的に除去され外周側端部がテーパー状を呈する段差部を有する第２ドリフト層と、
    前記段差部を含み外周方向に延在した第１ウェル領域と前記外周領域に隣接する端部を除く位置に配置された第２ウェル領域からなる第２導電型不純物のイオン注入によって形成された複数のウェル領域と、
    前記第１ウェル領域の外周側部位に隣接するように設けられた第２導電型不純物を含む電界緩和領域と、
    を備える炭化珪素半導体装置。
  2. 請求項１に記載の炭化珪素半導体装置であって、
    前記ウェル領域にイオン注入された第２導電型不純物の濃度は、前記第２ドリフト層に相当する領域内で、前記ウェル領域の表面部分で前記第２濃度よりも低く、表面部分から前記基板側に深くなるに従い増加し、所定の深さ以上では前記第２濃度より高い炭化珪素半導体装置。
  3. 請求項１に記載の炭化珪素半導体装置であって、
    前記ウェル領域に注入された第２導電型不純物の濃度は、前記第２ドリフト層に相当する領域内で、前記ウェル領域の表面部分で前記第２濃度より高く、表面部分から前記基板側に深くなるに従い増加し、第２導電型不純物濃度ピークを有する炭化珪素半導体装置。
  4. 請求項１に記載の炭化珪素半導体装置であって、
    前記ウェル領域に注入された第２導電型不純物の濃度は、前記第２ドリフト層に相当する領域内で、前記ウェル領域の表面部分で前記第２濃度より高く、表面部分から前記基板側に深くなるに従い低下して、前記第２濃度より低い部位を形成し、さらに深くなるにつれて逆に濃度が増加して、前記第２濃度より高くなる部位を有する炭化珪素半導体装置。
  5. 請求項２乃至４のいずれか１項に記載の炭化珪素半導体装置であって、
    前記第２ドリフト層の前記第２濃度は、表面部分から前記基板側に深くなるに従い低くなり、前記第１ドリフト層との界面で当該第１ドリフト層の第１濃度に連続的に一致する炭化珪素半導体装置。
  6. 請求項２乃至４のいずれか１項に記載の炭化珪素半導体装置であって、
    前記第２ドリフト層の第２濃度は、表面部分から前記基板側に深くなるに従い高くなり、
    前記第１濃度と第２濃度は、当該第１および第２ドリフト層の界面で不連続に変化する炭化珪素半導体装置。
  7. 請求項２乃至４のいずれか１項に記載の炭化珪素半導体装置であって、
    前記第２ドリフト層の第２濃度は、深さ方向に対してほぼ一定であり、
    前記第１濃度と第２濃度は、当該第１および第２ドリフト層の界面で不連続に変化する炭化珪素半導体装置。
  8. 請求項１乃至７のいずれか１項に記載の炭化珪素半導体装置であって、
    前記第１および第２ウェル領域間の前記第２ドリフト層に配置された電流制御領域をさらに備える炭化珪素半導体装置。
  9. 請求項８に記載の炭化珪素半導体装置であって、
    前記第２ドリフト層表面において前記電流制御領域・前記ウェル領域境界に配置され前記第２濃度より高い濃度の第１導電型不純物を含むエクステンション領域をさらに備える炭化珪素半導体装置。
  10. 請求項９に記載の炭化珪素半導体装置であって、
    前記エクステンション領域は、前記ウェル領域ならびに前記電流制御領域より浅い炭化珪素半導体装置。
  11. 第１導電型不純物を含む炭化珪素からなる基板を準備する工程と、
    第１濃度の第１導電型不純物を含む炭化珪素からなる第１ドリフト層をエピタキシャル成長により前記基板表面に形成する工程と、
    前記第１濃度より高い第２濃度の第１導電型不純物を含む炭化珪素からなる第２ドリフト層をエピタキシャル成長により前記第１ドリフト層表面に形成する工程と、
    前記第２ドリフト層の外周領域に端部の形状がテーパー状を呈する段差部を形成する工程と、
    第２導電型不純物を選択的にイオン注入することにより、前記第２ドリフト層の前記外周領域に隣接する端部および前記外周領域の下方の前記第１ドリフト層に第１ウェル領域を形成するとともに、前記外周領域に隣接する端部を除く前記第２ドリフト層に第２ウェル領域を形成し、それによって前記第１および第２ウェル領域間の前記第２ドリフト層を電流制御領域とする電流制御領域配設工程と、
    前記第１ウェル領域に隣接するように前記第１ドリフト層に電界緩和領域を形成する工程と、を備える炭化珪素半導体装置の製造方法。
  12. 請求項１１に記載の炭化珪素半導体装置の製造方法であって、
    前記電流制御領域配設工程において注入される第２導電型不純物は、前記第２濃度より高い第３濃度を有する炭化珪素半導体装置の製造方法。
  13. 請求項１１又は請求項１２に記載の炭化珪素半導体装置の製造方法であって、
    前記第２ドリフト層表面において前記電流制御領域・前記第１および第２ウェル領域境界に前記第２濃度より高い第４濃度の第１導電型不純物を注入しエクステンション領域を形成するエクステンション領域形成工程をさらに備え、
    前記エクステンション領域形成工程においては、前記電流制御領域配設工程と同一のレジストマスクが用いられ且つ前記第１導電型不純物は前記基板の鉛直方向に対して所定の角度傾けた方向から注入される炭化珪素半導体装置の製造方法。
JP2007557744A 2006-02-07 2006-11-17 炭化珪素半導体装置およびその製造方法 Active JP4545800B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006029254 2006-02-07
JP2006029254 2006-02-07
PCT/JP2006/322954 WO2007091360A1 (ja) 2006-02-07 2006-11-17 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009244323A Division JP4727744B2 (ja) 2006-02-07 2009-10-23 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JPWO2007091360A1 JPWO2007091360A1 (ja) 2009-07-02
JP4545800B2 true JP4545800B2 (ja) 2010-09-15

Family

ID=38344967

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007557744A Active JP4545800B2 (ja) 2006-02-07 2006-11-17 炭化珪素半導体装置およびその製造方法
JP2009244323A Active JP4727744B2 (ja) 2006-02-07 2009-10-23 炭化珪素半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009244323A Active JP4727744B2 (ja) 2006-02-07 2009-10-23 炭化珪素半導体装置

Country Status (6)

Country Link
US (1) US8222649B2 (ja)
JP (2) JP4545800B2 (ja)
KR (1) KR101007478B1 (ja)
CN (1) CN101366105B (ja)
DE (1) DE112006003742B4 (ja)
WO (1) WO2007091360A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147222A (ja) * 2008-12-18 2010-07-01 Denso Corp 炭化珪素半導体装置およびその製造方法
WO2010021146A1 (ja) * 2008-08-21 2010-02-25 パナソニック株式会社 半導体装置
US7825487B2 (en) * 2008-09-30 2010-11-02 Northrop Grumman Systems Corporation Guard ring structures and method of fabricating thereof
US20110198616A1 (en) * 2008-10-17 2011-08-18 Kenya Yamashita Semiconductor device and method for manufacturing same
JP2012114104A (ja) * 2009-02-24 2012-06-14 Hitachi Ltd 蓄積型絶縁ゲート型電界効果型トランジスタ
WO2010125661A1 (ja) 2009-04-30 2010-11-04 三菱電機株式会社 半導体装置及びその製造方法
JP5223773B2 (ja) * 2009-05-14 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
US20110024765A1 (en) * 2009-07-31 2011-02-03 General Electric Company Silicon carbide semiconductor structures, devices and methods for making the same
WO2011048804A1 (ja) * 2009-10-22 2011-04-28 パナソニック株式会社 半導体装置およびその製造方法
US8563986B2 (en) * 2009-11-03 2013-10-22 Cree, Inc. Power semiconductor devices having selectively doped JFET regions and related methods of forming such devices
WO2011135995A1 (ja) 2010-04-26 2011-11-03 三菱電機株式会社 半導体装置
KR101439805B1 (ko) 2011-01-14 2014-09-11 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법
JP5881322B2 (ja) * 2011-04-06 2016-03-09 ローム株式会社 半導体装置
JP5687127B2 (ja) * 2011-05-06 2015-03-18 三菱電機株式会社 半導体装置およびその製造方法
JP2013030618A (ja) 2011-07-28 2013-02-07 Rohm Co Ltd 半導体装置
JP5939624B2 (ja) * 2012-03-30 2016-06-22 国立研究開発法人産業技術総合研究所 縦型高耐圧半導体装置の製造方法および縦型高耐圧半導体装置
JP5799176B2 (ja) * 2012-09-28 2015-10-21 株式会社日立製作所 炭化珪素半導体装置およびその製造方法
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US10868169B2 (en) 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
JP2015185554A (ja) * 2014-03-20 2015-10-22 サンケン電気株式会社 半導体装置及び半導体装置の製造方法
JP6291988B2 (ja) * 2014-04-15 2018-03-14 住友電気工業株式会社 炭化珪素半導体装置
JP6052481B2 (ja) 2014-12-25 2016-12-27 富士電機株式会社 半導体装置
US9614041B1 (en) * 2015-09-11 2017-04-04 Nxp Usa, Inc. Multi-gate semiconductor devices with improved hot-carrier injection immunity
JP6705155B2 (ja) 2015-11-13 2020-06-03 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6896646B2 (ja) 2015-12-18 2021-06-30 ローム株式会社 半導体装置
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6946824B2 (ja) 2017-07-28 2021-10-06 富士電機株式会社 半導体装置および半導体装置の製造方法
US11158703B2 (en) * 2019-06-05 2021-10-26 Microchip Technology Inc. Space efficient high-voltage termination and process for fabricating same

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167066A (ja) * 1983-03-14 1984-09-20 Nissan Motor Co Ltd 縦形ｍｏｓｆｅｔ
JPS6457675A (en) * 1987-08-27 1989-03-03 Nec Corp Vertical field-effect transistor
JPH01253966A (ja) * 1988-04-01 1989-10-11 Nec Corp 縦型電界効果トランジスタ
JPH065867A (ja) * 1992-06-19 1994-01-14 Hitachi Ltd 半導体装置及びその製造方法
JPH06338616A (ja) * 1993-05-28 1994-12-06 Sanyo Electric Co Ltd 縦型ｍｏｓ半導体装置及びその製造方法
JPH09129874A (ja) * 1995-11-06 1997-05-16 Toyota Motor Corp 半導体装置及びその製造方法
JPH09326486A (ja) * 1996-06-04 1997-12-16 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
JPH10321877A (ja) * 1997-03-18 1998-12-04 Toshiba Corp 高耐圧電力用半導体装置
JP2001250947A (ja) * 2000-03-06 2001-09-14 Toshiba Corp 電力用半導体素子およびその製造方法
JP2002164541A (ja) * 2000-11-29 2002-06-07 Denso Corp 半導体装置およびその製造方法
JP2002270839A (ja) * 2001-03-12 2002-09-20 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2003273127A (ja) * 2002-03-15 2003-09-26 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2005005578A (ja) * 2003-06-13 2005-01-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005136064A (ja) * 2003-10-29 2005-05-26 Fuji Electric Holdings Co Ltd 半導体装置
WO2005083796A1 (ja) * 2004-02-27 2005-09-09 Rohm Co., Ltd. 半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
SE9601178D0 (sv) 1996-03-27 1996-03-27 Abb Research Ltd A field controlled semiconductor device of SiC and a method for production thereof
JP2000286415A (ja) 1999-03-29 2000-10-13 Sanyo Electric Co Ltd Ｍｏｓｆｅｔ素子及びその製造方法
US6313482B1 (en) * 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US6429041B1 (en) * 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
JP3800047B2 (ja) * 2001-07-18 2006-07-19 日産自動車株式会社 電界効果トランジスタ
JP4029595B2 (ja) * 2001-10-15 2008-01-09 株式会社デンソー ＳｉＣ半導体装置の製造方法
DE10245049B4 (de) * 2002-09-26 2007-07-05 Infineon Technologies Ag Kompensationshalbleiterbauelement
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
JP4564362B2 (ja) * 2004-01-23 2010-10-20 株式会社東芝 半導体装置
US7345309B2 (en) * 2004-08-31 2008-03-18 Lockheed Martin Corporation SiC metal semiconductor field-effect transistor
JP4830285B2 (ja) * 2004-11-08 2011-12-07 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5082853B2 (ja) * 2005-10-19 2012-11-28 三菱電機株式会社 Ｍｏｓｆｅｔ

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167066A (ja) * 1983-03-14 1984-09-20 Nissan Motor Co Ltd 縦形ｍｏｓｆｅｔ
JPS6457675A (en) * 1987-08-27 1989-03-03 Nec Corp Vertical field-effect transistor
JPH01253966A (ja) * 1988-04-01 1989-10-11 Nec Corp 縦型電界効果トランジスタ
JPH065867A (ja) * 1992-06-19 1994-01-14 Hitachi Ltd 半導体装置及びその製造方法
JPH06338616A (ja) * 1993-05-28 1994-12-06 Sanyo Electric Co Ltd 縦型ｍｏｓ半導体装置及びその製造方法
JPH09129874A (ja) * 1995-11-06 1997-05-16 Toyota Motor Corp 半導体装置及びその製造方法
JPH09326486A (ja) * 1996-06-04 1997-12-16 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
JPH10321877A (ja) * 1997-03-18 1998-12-04 Toshiba Corp 高耐圧電力用半導体装置
JP2001250947A (ja) * 2000-03-06 2001-09-14 Toshiba Corp 電力用半導体素子およびその製造方法
JP2002164541A (ja) * 2000-11-29 2002-06-07 Denso Corp 半導体装置およびその製造方法
JP2002270839A (ja) * 2001-03-12 2002-09-20 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2003273127A (ja) * 2002-03-15 2003-09-26 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2005005578A (ja) * 2003-06-13 2005-01-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005136064A (ja) * 2003-10-29 2005-05-26 Fuji Electric Holdings Co Ltd 半導体装置
WO2005083796A1 (ja) * 2004-02-27 2005-09-09 Rohm Co., Ltd. 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2010045388A (ja) 2010-02-25
KR101007478B1 (ko) 2011-01-12
JPWO2007091360A1 (ja) 2009-07-02
DE112006003742T5 (de) 2008-12-24
CN101366105A (zh) 2009-02-11
US20100219417A1 (en) 2010-09-02
KR20080092406A (ko) 2008-10-15
CN101366105B (zh) 2012-05-09
DE112006003742B4 (de) 2015-06-03
WO2007091360A1 (ja) 2007-08-16
JP4727744B2 (ja) 2011-07-20
US8222649B2 (en) 2012-07-17

Similar Documents

Publication Publication Date Title
JP4545800B2 (ja) 炭化珪素半導体装置およびその製造方法
KR102000886B1 (ko) 절연 게이트형 스위칭 장치와 그 제조 방법
CN104517852B (zh) 横向漏极金属氧化物半导体元件及其制造方法
JP6048317B2 (ja) 炭化珪素半導体装置
JP5776610B2 (ja) 炭化珪素半導体装置およびその製造方法
CN105448712B (zh) 半导体装置的制造方法
KR101228366B1 (ko) Ｌｄｍｏｓ 소자 제조 방법
US10446649B2 (en) Silicon carbide semiconductor device
CN112262478A (zh) 半导体装置及其制造方法
JP5426112B2 (ja) 半導体装置およびその製造方法
JP2013058575A (ja) 半導体装置及びその製造方法
JP5767869B2 (ja) 半導体装置の製造方法
KR20100079573A (ko) 반도체 소자 및 그 제조 방법
JP2017224719A (ja) 半導体装置
KR20160018322A (ko) 반도체 장치의 제조 방법
KR101964153B1 (ko) 절연 또는 반절연 ＳｉＣ 기판에 구현된 ＳｉＣ 반도체 소자 및 그 제조 방법
TW201511135A (zh) 半導體裝置之製造方法
JP5833274B1 (ja) 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法
JP2018206872A (ja) 半導体装置
CN103295910A (zh) 半导体装置及其制造方法
CN107039243B (zh) 超结器件及其制造方法
JP2018046134A (ja) 半導体装置及びその製造方法
JP2009088220A (ja) 半導体装置の製造方法および半導体装置
JP2021150405A (ja) 炭化珪素半導体装置
JP2009194292A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100630

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4545800

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250