Nothing Special   »   [go: up one dir, main page]

JP4423925B2 - ELECTRO-OPTICAL DEVICE, DEVICE AND METHOD FOR CONTROLLING THE SAME, AND ELECTRONIC DEVICE - Google Patents

ELECTRO-OPTICAL DEVICE, DEVICE AND METHOD FOR CONTROLLING THE SAME, AND ELECTRONIC DEVICE Download PDF

Info

Publication number
JP4423925B2
JP4423925B2 JP2003367497A JP2003367497A JP4423925B2 JP 4423925 B2 JP4423925 B2 JP 4423925B2 JP 2003367497 A JP2003367497 A JP 2003367497A JP 2003367497 A JP2003367497 A JP 2003367497A JP 4423925 B2 JP4423925 B2 JP 4423925B2
Authority
JP
Japan
Prior art keywords
driving circuit
line driving
scanning line
voltage
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003367497A
Other languages
Japanese (ja)
Other versions
JP2005134458A (en
Inventor
青木  透
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003367497A priority Critical patent/JP4423925B2/en
Publication of JP2005134458A publication Critical patent/JP2005134458A/en
Application granted granted Critical
Publication of JP4423925B2 publication Critical patent/JP4423925B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、電流の供給や電圧の印加といった電気的な作用を透過率や輝度の変化といっ
た光学的な作用に変換する電気光学物質を用いて画像を表示する技術に関する。
The present invention relates to a technique for displaying an image using an electro-optic material that converts an electrical action such as current supply or voltage application into an optical action such as a change in transmittance or luminance.

電気光学物質を用いて画像を表示する種々の電気光学装置が提案されている。例えば電
気光学物質として液晶を用いた液晶装置は、各々がスイッチング素子を介して走査線およ
びデータ線に電気的に接続された複数の画素電極と、電気光学物質を挟んで画素電極と対
向する対向電極とを有する。この構成のもと、走査線を選択することによりスイッチング
素子がオン状態となっているときにデータ線に対して画像に応じた電圧を印加することに
より種々の画像が表示される。
Various electro-optical devices that display an image using an electro-optical material have been proposed. For example, a liquid crystal device using liquid crystal as an electro-optical material includes a plurality of pixel electrodes that are electrically connected to scanning lines and data lines through switching elements, and a pixel electrode that faces the pixel electrodes with the electro-optical material interposed therebetween. Electrode. Under this configuration, when a switching element is turned on by selecting a scanning line, various images are displayed by applying a voltage corresponding to the image to the data line.

この種の電気光学装置においては、画像の表示が終了された後にも各画素電極と対向電
極とに電荷が残留する場合が生じ得る。そして、このように残留した電荷(以下「残留電
荷」という場合がある)は種々の不具合の原因となる。例えば、電気光学装置に対する給
電が停止した後にも残留電荷に起因した直流電圧が液晶に印加され続けることにより、液
晶の配向方向が所期の方向とは異なる方向に変化し、これにより表示品位の低下が引き起
こされる。また、画像の表示を開始する段階において各電極に電荷が残留しているとすれ
ば、画像の表示に際して実際に液晶に印加される電圧が当該表示画像に応じた電圧とは残
留電荷の分だけ異なることになるから、表示された画像に対して残留電荷に起因した画像
(すなわち前回に電源がオフされた直前において表示されていた画像)が重畳されて残像
のように現れることとなる。これらの問題を解消するための技術として、画像表示を終了
するときに画素電極と対向電極とを同電圧とすることによって残留電荷の除去を図る種々
の技術が提案されている(例えば特許文献1参照)。
In this type of electro-optical device, charges may remain in each pixel electrode and the counter electrode even after the image display is finished. Such residual charges (hereinafter sometimes referred to as “residual charges”) cause various problems. For example, the direct current voltage due to the residual charge continues to be applied to the liquid crystal even after power supply to the electro-optical device is stopped, so that the orientation direction of the liquid crystal changes in a direction different from the intended direction, thereby improving the display quality. A decline is caused. Also, assuming that charges remain on each electrode at the stage of starting image display, the voltage actually applied to the liquid crystal during image display is the amount corresponding to the residual charge. Therefore, an image caused by residual charge (that is, an image displayed immediately before the power is turned off last time) is superimposed on the displayed image and appears as an afterimage. As a technique for solving these problems, various techniques for removing residual charges by setting the pixel electrode and the counter electrode to the same voltage when the image display is finished have been proposed (for example, Patent Document 1). reference).

特開2001−147416号公報(段落0065)JP 2001-147416 A (paragraph 0065)

しかしながら、この種の技術を用いたとしても、以下に示すように必ずしも完全に残留
電荷を除去することができないという問題があった。すなわち、画素電極と対向電極とを
同電圧とした後に各駆動回路(走査線駆動回路やデータ線駆動回路)に対する給電を停止
すると、その停止に伴なって各部の電圧が瞬間的に変動し、この変動によって画素電極と
対向電極との間に電圧が印加される場合がある。このような場合には画素電極と対向電極
とに電荷が残存して電気光学物質に直流電圧が印加され続けることとなる。本発明は、こ
のような事情に鑑みてなされたものであり、その目的は、画像の表示に伴なって各電極に
蓄積された電荷を充分に除去することにより、電気光学物質の劣化や表示品位の低下など
残留電荷に起因した種々の不具合を防止することにある。
However, even if this type of technique is used, there is a problem that the residual charges cannot always be completely removed as shown below. That is, when the power supply to each driving circuit (scanning line driving circuit or data line driving circuit) is stopped after setting the pixel electrode and the counter electrode to the same voltage, the voltage of each part fluctuates instantaneously with the stop, Due to this variation, a voltage may be applied between the pixel electrode and the counter electrode. In such a case, charges remain on the pixel electrode and the counter electrode, and a DC voltage is continuously applied to the electro-optical material. The present invention has been made in view of such circumstances, and an object of the present invention is to sufficiently remove the charge accumulated in each electrode in accordance with display of an image, thereby causing deterioration and display of the electro-optical material. The purpose is to prevent various problems caused by residual charges, such as deterioration of quality.

本発明は、複数の走査線および複数のデータ線の各交差に設けられたスイッチング素子
を介して走査線およびデータ線に電気的に接続された複数の画素電極と、電気光学物質を
挟んで複数の画素電極に対向する対向電極と、複数の走査線の各々を順次に選択して当該
走査線に対応するスイッチング素子をオン状態とする走査線駆動回路と、走査線駆動回路
によりオン状態とされているスイッチング素子に接続された画素電極に対してデータ線お
よびスイッチング素子を介して画像信号を供給するデータ線駆動回路とを具備する電気光
学装置に対して好適に採用される。
The present invention provides a plurality of pixel electrodes electrically connected to the scanning lines and the data lines via switching elements provided at the intersections of the plurality of scanning lines and the plurality of data lines, and a plurality of the electrodes with the electro-optic material interposed therebetween. A counter electrode facing the pixel electrode, a scanning line driving circuit that sequentially selects each of the plurality of scanning lines and turns on a switching element corresponding to the scanning line, and is turned on by the scanning line driving circuit The electro-optical device includes a data line and a data line driving circuit that supplies an image signal to the pixel electrode connected to the switching element via the switching element.

この種の電気光学装置において上記課題を解決すべく、本発明の第1の特徴は、表示の
停止を指示する表示停止信号が入力されると、画素電極に供給される画像信号の電圧と対
向電極への印加電圧とを略同電圧に変化させ、画像信号の電圧と対向電極への印加電圧と
が略同電圧とされた後に走査線駆動回路による選択が総ての走査線について実行されてか
ら、走査線駆動回路およびデータ線駆動回路の動作を停止させ、走査線駆動回路およびデ
ータ線駆動回路の動作が停止された後に、これらの駆動回路に対する給電を停止すること
にある。この発明によれば、画素電極に供給される画像信号の電圧と対向電極への印加電
圧とが略同電圧とされてから走査線駆動回路による選択が総ての走査線について実行され
るから、各画素電極および対向電極に蓄積された電荷を有効に除去することができる。し
かも、走査線駆動回路およびデータ線駆動回路の動作が停止した後に各駆動回路への給電
が停止されるから、給電の停止に際し各画素電極に対して突発的に電圧が印加されること
はない。したがって、各電極に蓄積された電荷が確実に除去され、電気光学物質の劣化(
さらには電気光学物質の劣化による表示品位の低下)など残留電荷に起因した種々の不具
合が防止される。
In order to solve the above-described problems in this type of electro-optical device, the first feature of the present invention is that it is opposed to the voltage of the image signal supplied to the pixel electrode when a display stop signal instructing to stop display is input. After the voltage applied to the electrodes is changed to substantially the same voltage, and the voltage of the image signal and the voltage applied to the counter electrode are made substantially the same voltage, selection by the scanning line driving circuit is performed for all the scanning lines. Thus, the operations of the scanning line driving circuit and the data line driving circuit are stopped, and after the operations of the scanning line driving circuit and the data line driving circuit are stopped, the power supply to these driving circuits is stopped. According to the present invention, since the voltage of the image signal supplied to the pixel electrode and the voltage applied to the counter electrode are set to substantially the same voltage, selection by the scanning line driving circuit is executed for all the scanning lines. Electric charges accumulated in each pixel electrode and counter electrode can be effectively removed. In addition, since the power supply to each drive circuit is stopped after the operation of the scanning line drive circuit and the data line drive circuit is stopped, no voltage is suddenly applied to each pixel electrode when the power supply is stopped. . Therefore, the electric charge accumulated in each electrode is surely removed, and the electro-optic material is deteriorated (
In addition, various problems caused by the residual charges such as deterioration of display quality due to deterioration of the electro-optical material can be prevented.

また、上記課題を解決するために、本発明の第2の特徴は、表示の開始を指示する表示
開始信号が入力されると、画素電極に供給される画像信号の電圧と対向電極への印加電圧
とが略同電圧である状態において走査線駆動回路による選択が総ての走査線について実行
されてから、当該走査線駆動回路およびデータ線駆動回路の動作を停止させ、走査線駆動
回路およびデータ線駆動回路の動作が停止された後に、対向電極への印加電圧を所定値に
向けて変化させ、対向電極への印加電圧が所定値に到達した後に走査線駆動回路およびデ
ータ線駆動回路の動作を開始させることにある。この発明によれば、画像信号の電圧と対
向電極への印加電圧とが略同電圧である状態において走査線駆動回路による選択が総ての
走査線について実行されるから、各画素電極および対向電極に蓄積されている電荷を画像
の表示に先立って有効に除去することができる。しかも、走査線駆動回路およびデータ線
駆動回路の動作がいったん停止された後に対向電極への印加電圧が所定値に向けて変化さ
せられ、その所定値に到達した後に走査線駆動回路およびデータ線駆動回路の動作が開始
されるから、給電の開始に伴なう対向電極への電圧印加に際し各画素電極に対して突発的
に電圧が印加されることはない。したがって、画像の表示が開始された直後における表示
品位の低下など残留電荷に起因した種々の不具合が防止される。
In order to solve the above problems, the second feature of the present invention is that when a display start signal instructing the start of display is input, the voltage of the image signal supplied to the pixel electrode and the application to the counter electrode After the selection by the scanning line driving circuit is performed for all scanning lines in a state where the voltage is substantially the same voltage, the operations of the scanning line driving circuit and the data line driving circuit are stopped, and the scanning line driving circuit and the data are After the operation of the line drive circuit is stopped, the voltage applied to the counter electrode is changed toward a predetermined value, and after the voltage applied to the counter electrode reaches the predetermined value, the operation of the scanning line drive circuit and the data line drive circuit Is to start. According to the present invention, since selection by the scanning line driving circuit is performed for all scanning lines in a state where the voltage of the image signal and the voltage applied to the counter electrode are substantially the same voltage, each pixel electrode and counter electrode The charges accumulated in the image can be effectively removed prior to image display. Moreover, after the operations of the scanning line driving circuit and the data line driving circuit are once stopped, the applied voltage to the counter electrode is changed toward a predetermined value, and after reaching the predetermined value, the scanning line driving circuit and the data line driving are performed. Since the operation of the circuit is started, no voltage is suddenly applied to each pixel electrode when a voltage is applied to the counter electrode accompanying the start of power feeding. Therefore, various problems caused by the residual charge such as a decrease in display quality immediately after image display is started can be prevented.

なお、本発明における電気光学物質とは、電気信号に応じて光学的な作用が変化する種
々の物質を意味する。ただし、本発明は、残留電荷に起因した特性の劣化が問題となる電
気光学物質を用いた電気光学装置(すなわち電気光学物質に対する直流電圧の印加を避け
ることが望ましい電気光学装置)に対して特に好適である。このような電気光学物質の典
型的な例としては液晶が挙げられるが、これ以外の電気光学物質にも本発明は適用され得
る。また、「画像信号の電圧と対向電極への印加電圧とを略同電圧に変化させる」とは、
両電極に蓄積された電荷が電気光学物質の劣化を引き起こさない程度に除去されるように
画像信号の電圧と対向電極への印加電圧とが接近または一致することを意味し、各電圧が
厳密な意味で一致する必要は必ずしもない。本発明の望ましい態様において、画像信号の
電圧および対向電極への印加電圧はともに電源電圧の低位側に略同時に変化させられる。
もっとも、変化後の電圧値はこれに限られない。
The electro-optical material in the present invention means various materials whose optical action changes according to an electric signal. However, the present invention is particularly applicable to an electro-optical device using an electro-optical material (that is, it is desirable to avoid applying a DC voltage to the electro-optical material) in which deterioration of characteristics due to residual charges is a problem. Is preferred. A typical example of such an electro-optical material is liquid crystal, but the present invention can be applied to other electro-optical materials. Also, “change the voltage of the image signal and the voltage applied to the counter electrode to substantially the same voltage”
This means that the voltage of the image signal and the voltage applied to the counter electrode approach or match so that the charge accumulated on both electrodes is removed to the extent that it does not cause degradation of the electro-optic material. It does not necessarily have to match in meaning. In a desirable mode of the present invention, both the voltage of the image signal and the voltage applied to the counter electrode are changed substantially simultaneously to the lower side of the power supply voltage.
But the voltage value after a change is not restricted to this.

また、本発明は、第1または第2の特徴に係る手順によって電気光学装置を制御する装
置や、この制御装置を備えた電気光学装置としても特定され得る。さらに、本発明に係る
電気光学装置を備えた電子機器によれば、残留電荷に起因した表示品位の低下を防止して
高品位な表示が実現される。本発明に係る電子機器としては、例えば、本発明に係る電気
光学装置をライトバルブ(スクリーンに照射されるべき光を表示画像に応じて変調する手
段)として用いたプロジェクタや、本発明に係る電気光学装置を表示装置として用いたパ
ーソナルコンピュータなどの情報処理装置といった種々の電子機器がある。
The present invention can also be specified as a device that controls the electro-optical device according to the procedure according to the first or second feature, or as an electro-optical device including the control device. Furthermore, according to the electronic apparatus including the electro-optical device according to the present invention, it is possible to prevent the display quality from being deteriorated due to the residual charge and to realize a high-quality display. As an electronic apparatus according to the present invention, for example, a projector using the electro-optical device according to the present invention as a light valve (means for modulating light to be irradiated on a screen according to a display image), or the electric apparatus according to the present invention. There are various electronic devices such as an information processing apparatus such as a personal computer using an optical device as a display device.

図面を参照しながら本発明を実施した具体的な形態を説明する。以下では、液晶を電気
光学物質として用いた液晶装置に本発明が適用された形態を例示するが、本発明の適用さ
れ得る範囲をこの装置に限定する趣旨ではない。また、以下に示す各図においては、各構
成要素を図面上で認識され得る程度の大きさとするため、各構成要素の寸法や比率を実際
のものとは適宜に異ならせてある。
The specific form which implemented this invention is demonstrated referring drawings. In the following, a mode in which the present invention is applied to a liquid crystal device using liquid crystal as an electro-optical material will be exemplified, but the scope to which the present invention can be applied is not limited to this device. Further, in the respective drawings shown below, the dimensions and ratios of the respective constituent elements are appropriately changed from the actual ones in order to make the respective constituent elements large enough to be recognized on the drawings.

図1は、本実施形態に係る液晶装置の電気的な構成を示すブロック図である。同図に示
されるように、この液晶装置100は、制御装置1と、処理回路2と、電源回路3と、液
晶パネル4とを有する。このうち制御装置1は、液晶装置100が搭載される電子機器の
CPU(Central Processing Unit)など各種の上位装置から供給される制御信号(例え
ば、垂直走査信号、水平走査信号およびドットクロック信号)に基づいて、液晶装置10
0の各部を制御するための信号を生成する装置である。なお、制御装置1の詳細について
は後述する。
FIG. 1 is a block diagram showing an electrical configuration of the liquid crystal device according to the present embodiment. As shown in the figure, the liquid crystal device 100 includes a control device 1, a processing circuit 2, a power supply circuit 3, and a liquid crystal panel 4. Among these, the control device 1 receives control signals (for example, a vertical scanning signal, a horizontal scanning signal, and a dot clock signal) supplied from various host devices such as a CPU (Central Processing Unit) of an electronic device in which the liquid crystal device 100 is mounted. Based on the liquid crystal device 10
This is a device for generating a signal for controlling each part of 0. Details of the control device 1 will be described later.

処理回路2は、上位装置から供給される画像信号Vを液晶パネル4への供給に適した信
号に処理するための回路であり、D/A(Digital to Analog)変換器21、S/P(Ser
ial to Parallel)変換回路22、および増幅・反転回路23を有する。このうちD/A
変換器21は、上位装置から供給されたデジタルの画像信号Vをアナログの画像信号Vに
変換する。また、S/P変換回路22は、アナログの画像信号Vが入力されると、図5に
示されるように、これをN(本実施形態においてはN=6とする)系統に分配するととも
に、各系統の信号を時間軸方向にN倍に伸長(シリアルーパラレル変換)して出力する回
路である。一方、増幅・反転回路23は、シリアル−パラレル変換された画像信号Vのう
ち極性反転が必要となる信号を反転させるとともに、各画像信号Vを適宜に増幅したうえ
で画像信号VID1ないしVID6として液晶パネル4に出力する回路である。ここで、極
性反転とは、予め定められた電圧Vc(画像信号VID1ないしVID6の振幅中心となる
電圧であり、本実施形態においては後述する対向電極に印加される電圧LCcomとほぼ等
しい)を基準として、画像信号VID1ないしVID6の電圧レベルを正極性および負極性
の一方から他方に交互に切り替えることを言う。極性反転の対象となる画像信号は、各画
素に電圧を印加する方式が、(1)走査線411ごとに極性を反転させる方式(いわゆる
行反転)であるか、(2)データ線412ごとに極性を反転させる方式(いわゆる列反転
)であるか、(3)隣接する画素ごとに極性を反転させる方式(いわゆる画素反転)であ
るかに応じて適宜に選定され、その反転周期は1水平走査期間またはドットクロック周期
に設定される。本実施形態においては、上記(1)のように走査線411ごとに極性を反
転させる方式が採用された場合を想定する。なお、以下では、画像信号VID1ないしV
ID6の何れかを特定する必要がない場合には単に「画像信号VID」と表記する。また
、ここではS/P変換処理や増幅・反転処理に先立ってD/A変換処理を行なう構成を例
示したが、これらの処理の後にD/A変換処理を行なう構成も採用され得る。一方、電源
回路3は、制御装置1や処理回路2、後述する走査線駆動回路61やデータ線駆動回路6
3など液晶装置100の各部に対して電源電圧の高位側および低位側(以下では各々を「
高位側電源電圧」および「低位側電源電圧」という)を供給する回路である。
The processing circuit 2 is a circuit for processing the image signal V supplied from the host device into a signal suitable for supply to the liquid crystal panel 4, and includes a D / A (Digital to Analog) converter 21, S / P ( Ser
ial to parallel) conversion circuit 22 and amplification / inversion circuit 23. Of these, D / A
The converter 21 converts the digital image signal V supplied from the host device into an analog image signal V. Further, when an analog image signal V is input, the S / P conversion circuit 22 distributes the analog image signal V to N (N = 6 in this embodiment) system as shown in FIG. This is a circuit that expands the signal of each system by N times (serial-parallel conversion) in the time axis direction and outputs it. On the other hand, the amplifying / inverting circuit 23 inverts a signal that requires polarity inversion from the serial-parallel converted image signal V and amplifies each image signal V as appropriate, and then converts the image signal VID1 to VID6 into liquid crystal. A circuit for outputting to the panel 4. Here, the polarity reversal is based on a predetermined voltage Vc (a voltage that is the center of the amplitude of the image signals VID1 to VID6 and is substantially equal to a voltage LCcom applied to a counter electrode described later in this embodiment). The voltage levels of the image signals VID1 to VID6 are alternately switched from one of positive polarity and negative polarity to the other. For the image signal to be subjected to polarity inversion, the method of applying a voltage to each pixel is (1) a method of inverting the polarity for each scanning line 411 (so-called row inversion), or (2) for each data line 412. The method is appropriately selected depending on whether the polarity is inverted (so-called column inversion) or (3) the polarity is inverted for each adjacent pixel (so-called pixel inversion), and the inversion period is one horizontal scan. Set to period or dot clock period. In the present embodiment, it is assumed that a method of inverting the polarity for each scanning line 411 as in (1) above is employed. In the following, the image signals VID1 to VID
When it is not necessary to specify any of ID6, it is simply expressed as “image signal VID”. Further, here, the configuration in which the D / A conversion processing is performed prior to the S / P conversion processing and the amplification / inversion processing is illustrated, but a configuration in which the D / A conversion processing is performed after these processing may be employed. On the other hand, the power supply circuit 3 includes a control device 1 and a processing circuit 2, a scanning line driving circuit 61 and a data line driving circuit 6 described later.
3 for each part of the liquid crystal device 100, such as the high-order side and the low-order side of the power supply voltage (hereinafter, “
This circuit supplies a “higher power supply voltage” and a “lower power supply voltage”.

次に、図2および図3(図2におけるIII−III線からみた断面図)を参照して液晶パネ
ル4の構成を説明する。これらの図に示されるように、液晶パネル4は、略長方形の枠状
に成形されたシール材45を介して相互に対向するように配置された素子基板41と対向
基板42とを有する。素子基板41および対向基板42は、ガラスやプラスチックなどか
らなる板状またはフィルム状の部材である。両基板とシール材45とによって囲まれた空
間には例えばTN(Twisted Nematic)型の液晶46が電気光学物質として封止されてい
る。
Next, the configuration of the liquid crystal panel 4 will be described with reference to FIGS. 2 and 3 (sectional view taken along line III-III in FIG. 2). As shown in these drawings, the liquid crystal panel 4 includes an element substrate 41 and a counter substrate 42 arranged so as to face each other via a sealing material 45 formed in a substantially rectangular frame shape. The element substrate 41 and the counter substrate 42 are plate-like or film-like members made of glass or plastic. For example, a TN (Twisted Nematic) type liquid crystal 46 is sealed as an electro-optical material in a space surrounded by both substrates and the sealing material 45.

素子基板41のうち対向基板42と対向する板面には、シール材45のうちX方向に延
びる一辺に沿ってデータ線駆動回路63およびサンプリング回路64が形成されている。
さらに、素子基板41のうちデータ線駆動回路63に近接する周縁の近傍には複数の接続
端子68が形成されている。この周縁近傍にはフレキシブル配線基板(図示略)の一端が
接合され、その配線が各接続端子68に接続される。フレキシブル配線基板の他端は、上
述した制御装置1と処理回路2と電源回路3とが実装されたプリント基板(図示略)に接
合されており、プリント基板上の各部と液晶パネル4の各部との電気的な導通が図られて
いる。また、素子基板41のうちY方向に延びる2辺に沿った領域にはそれぞれ走査線駆
動回路61が形成されており、X方向に延在する走査線が両側から駆動されるようになっ
ている。もっとも、走査線に供給される走査信号の遅延が問題にならないのであれば、走
査線駆動回路61をひとつだけ設けた構成も採用され得る。
A data line driving circuit 63 and a sampling circuit 64 are formed along one side of the sealing material 45 extending in the X direction on the plate surface of the element substrate 41 facing the counter substrate 42.
Further, a plurality of connection terminals 68 are formed in the vicinity of the peripheral edge of the element substrate 41 close to the data line driving circuit 63. One end of a flexible wiring board (not shown) is joined in the vicinity of the peripheral edge, and the wiring is connected to each connection terminal 68. The other end of the flexible printed circuit board is joined to a printed circuit board (not shown) on which the control device 1, the processing circuit 2 and the power supply circuit 3 are mounted, and each part on the printed circuit board and each part of the liquid crystal panel 4 Electrical continuity is achieved. Further, scanning line driving circuits 61 are respectively formed in regions along the two sides of the element substrate 41 extending in the Y direction, and the scanning lines extending in the X direction are driven from both sides. . Of course, if the delay of the scanning signal supplied to the scanning line is not a problem, a configuration in which only one scanning line driving circuit 61 is provided may be employed.

一方、対向基板42のうち素子基板41と対向する板面には対向電極421が設けられ
ている。この対向電極421は、対向基板42の四隅のうち少なくとも1箇所に設けられ
た導通材(図示略)によって素子基板41の接続端子68と電気的に接続される。この構
成のもと、対向電極421には接続端子68および導通材を介して制御装置1から電圧L
Ccomが印加される。さらに対向基板42には、各画素に対応するように設けられて特定
の波長の光を選択的に透過させる着色層(カラーフィルタ)や、画素以外の領域と重なる
ように設けられて光を遮る遮光層が設けられる(いずれも図示略)。もっとも、後述する
プロジェクタ(図10参照)のように特定の色に対応する波長の光を変調するために用い
られる場合には着色層が不要となる。また、素子基板41および対向基板42の各々のう
ち電極が形成された板面上には配向膜が形成される一方、その反対側の板面上には偏光子
が貼り付けられるが、本発明と直接には関係しないためその図示および説明を省略する。
On the other hand, a counter electrode 421 is provided on a plate surface of the counter substrate 42 that faces the element substrate 41. The counter electrode 421 is electrically connected to the connection terminal 68 of the element substrate 41 by a conductive material (not shown) provided in at least one of the four corners of the counter substrate 42. Under this configuration, the counter electrode 421 is connected to the voltage L from the control device 1 via the connection terminal 68 and the conductive material.
Ccom is applied. Furthermore, the counter substrate 42 is provided so as to correspond to each pixel and is provided so as to overlap a region other than the pixel, such as a colored layer (color filter) that selectively transmits light of a specific wavelength, and blocks light. A light shielding layer is provided (both not shown). However, when used to modulate light having a wavelength corresponding to a specific color as in a projector described later (see FIG. 10), a colored layer is not necessary. In addition, while an alignment film is formed on the plate surface of each of the element substrate 41 and the counter substrate 42 on which the electrodes are formed, a polarizer is attached on the opposite plate surface. The illustration and description are omitted because they are not directly related.

次に、図4を参照して、素子基板41に設けられた各要素の電気的な構成を説明する。
同図に示されるように、素子基板41のうち画像の表示に供される領域(いわゆる表示領
域)には、X(行)方向に延在する複数の走査線411と、Y(列)方向に延在する複数
のデータ線412とが形成されている。複数の走査線411と複数のデータ線412との
各交差には画素電極413が設けられている。各画素電極413は液晶46を挟んで対向
電極421と対向する略矩形状の電極である。この構成のもと、画素電極413と対向電
極421と両電極により挟まれた液晶46とによって画素ごとに容量(以下「液晶容量」
という)が形成される。各画素電極413は、薄膜トランジスタ(以下「TFT(Thin F
ilm Transistor)」という)414を介して走査線411およびデータ線412に電気的
に接続されている。具体的には、TFT414のゲートが走査線411に接続され、ソー
スがデータ線412に接続され、ドレインが画素電極413に接続されている。一方、各
データ線412はサンプリング回路64を介してデータ線駆動回路63に接続され、各走
査線411は走査線駆動回路61に接続されている。これらの駆動回路を構成する素子は
、画素ごとに設けられたTFT414と共通の製造プロセスにて形成される。なお、以下
では、走査線411の総本数を「m(mは2以上の自然数)」とし、データ線412の総
本数を「6n(nは1以上の自然数)」とする。複数の画素電極413は、X方向および
Y方向にわたってm行×6n列のマトリクス状に配列することとなる。また、素子基板4
1上には、液晶容量のリークを防止するための蓄積容量416が画素ごとに形成されてい
る。この蓄積容量416の一端は画素電極413に接続され、他端は容量線417に接続
されている。この容量線417には接続端子68を介して一定の電圧が印加されている。
本実施形態においては容量線417に電圧LCcomが印加されている場合を想定するが、
高位側電源電圧や低位側電源電圧が印加される構成としてもよい。
Next, with reference to FIG. 4, the electrical configuration of each element provided on the element substrate 41 will be described.
As shown in the figure, a region (so-called display region) used for displaying an image in the element substrate 41 has a plurality of scanning lines 411 extending in the X (row) direction and a Y (column) direction. A plurality of data lines 412 are formed extending in the vertical direction. A pixel electrode 413 is provided at each intersection of the plurality of scanning lines 411 and the plurality of data lines 412. Each pixel electrode 413 is a substantially rectangular electrode facing the counter electrode 421 across the liquid crystal 46. Under this configuration, the pixel electrode 413, the counter electrode 421, and the liquid crystal 46 sandwiched between the two electrodes provide a capacitance (hereinafter “liquid crystal capacitance”) for each pixel.
Is formed). Each pixel electrode 413 is a thin film transistor (hereinafter referred to as “TFT (Thin F
ilm Transistor) ”) 414 and electrically connected to the scanning line 411 and the data line 412. Specifically, the gate of the TFT 414 is connected to the scanning line 411, the source is connected to the data line 412, and the drain is connected to the pixel electrode 413. On the other hand, each data line 412 is connected to the data line driving circuit 63 via the sampling circuit 64, and each scanning line 411 is connected to the scanning line driving circuit 61. Elements constituting these driving circuits are formed by a manufacturing process common to the TFT 414 provided for each pixel. Hereinafter, the total number of scanning lines 411 is “m (m is a natural number of 2 or more)”, and the total number of data lines 412 is “6n (n is a natural number of 1 or more)”. The plurality of pixel electrodes 413 are arranged in a matrix of m rows × 6n columns across the X direction and the Y direction. The element substrate 4
On 1, a storage capacitor 416 for preventing leakage of the liquid crystal capacitor is formed for each pixel. One end of the storage capacitor 416 is connected to the pixel electrode 413, and the other end is connected to the capacitor line 417. A constant voltage is applied to the capacitor line 417 via the connection terminal 68.
In the present embodiment, it is assumed that the voltage LCcom is applied to the capacitor line 417.
A configuration may be adopted in which a higher power supply voltage or a lower power supply voltage is applied.

走査線駆動回路61は、複数の走査線411の各々を順次に選択する回路である。なお
、図4においては図面が煩雑になるのを防ぐためにひとつの走査線駆動回路61のみが図
示されている。本実施形態における走査線駆動回路61は、水平走査期間ごとに順次にア
クティブレベルになる走査信号Gj(jが1からmまでの自然数)を各垂直走査期間にお
いて複数の走査線411の各々に出力する。さらに詳述すると、走査線駆動回路61はシ
フトレジスタと複数の論理積回路とを有する(いずれも図示略)。このうちシフトレジス
タは、図5に示されるように、垂直走査期間の最初に供給される転送開始パルスDYをク
ロック信号CLYのレベルが遷移するたびに(立ち上がりおよび立下りの双方において)
順次にシフトして信号G1'、G2'、…、Gm'として出力する。各論理積回路は、信号G1'
、G2'、…、Gm'のうち相互に隣接する信号同士の論理積を求め、これにより得られた信
号を走査信号G1、G2、…、Gmとして出力する。そして、図3の上から数えてj番目の
走査線411に供給される走査信号Gjがアクティブレベルになると、その走査線411
に接続された1行分のTFT414が一斉にオン状態となる。
The scanning line driving circuit 61 is a circuit that sequentially selects each of the plurality of scanning lines 411. In FIG. 4, only one scanning line driving circuit 61 is shown in order to prevent the drawing from becoming complicated. The scanning line driving circuit 61 in this embodiment outputs a scanning signal Gj (j is a natural number from 1 to m) that sequentially becomes an active level for each horizontal scanning period to each of the plurality of scanning lines 411 in each vertical scanning period. To do. More specifically, the scanning line driving circuit 61 includes a shift register and a plurality of logical product circuits (all not shown). Of these, the shift register, as shown in FIG. 5, every time the level of the clock signal CLY transits the transfer start pulse DY supplied at the beginning of the vertical scanning period (both rise and fall).
The signals are sequentially shifted and output as signals G1 ′, G2 ′,..., Gm ′. Each AND circuit has a signal G1 '
, G2 ′,..., Gm ′, the logical product of signals adjacent to each other is obtained, and the resulting signals are output as scanning signals G1, G2,. When the scanning signal Gj supplied to the jth scanning line 411 counted from the top in FIG.
The TFTs 414 for one row connected to are simultaneously turned on.

一方、データ線駆動回路63は、各データ線412を介して画素電極413に電圧を印
加するための回路である。本実施形態におけるデータ線駆動回路63は、走査線駆動回路
61と同様にシフトレジスタと論理積回路とを有する(いずれも図示略)。このうちシフ
トレジスタは、図5に示されるように、水平走査期間の最初に供給される転送開始パルス
DXをクロック信号CLXのレベルが遷移するたびに順次にシフトして信号S1'、S2'、
…、Sn'として出力する。各論理積回路は、信号S1'、S2'、…、Sn'のパルス幅を、相
互に隣接するパルス同士が重複しないように狭め、これにより得られた信号をサンプリン
グ信号S1、S2、…、Snとして出力する。
On the other hand, the data line driving circuit 63 is a circuit for applying a voltage to the pixel electrode 413 via each data line 412. The data line driving circuit 63 in this embodiment includes a shift register and a logical product circuit (both not shown), like the scanning line driving circuit 61. Of these, as shown in FIG. 5, the shift register sequentially shifts the transfer start pulse DX supplied at the beginning of the horizontal scanning period every time the level of the clock signal CLX transitions, and signals S1 ′, S2 ′,
..., output as Sn '. Each AND circuit narrows the pulse widths of the signals S1 ′, S2 ′,..., Sn ′ so that adjacent pulses do not overlap with each other, and the signals obtained thereby are used as sampling signals S1, S2,. Output as Sn.

次に、図4に示されるサンプリング回路64は、6本の画像信号線66を介して供給さ
れる画像信号VID1ないしVID6をサンプリング信号S1、S2、…、Snに従って各デ
ータ線412にサンプリングする回路であり、データ線412ごとにサンプリングスイッ
チ641を有する。ここで、計6n本のデータ線412は6本ごとにひとつのブロックに
区分されている。これらのブロックのうち図3におけるi(iは1からnまでの自然数)
番目のブロックに属するデータ線412に接続された6個のサンプリングスイッチ641
にはデータ線駆動回路63からサンプリング信号Siが供給される。この構成のもと、i
番目のブロックに属する6本のデータ線412のうち最も左に位置するデータ線412に
接続されたサンプリングスイッチ641は、画像信号線66を介して供給された画像信号
VID1をサンプリング信号Siがアクティブレベルになる期間においてサンプリングして
当該データ線412に供給する。同様に、i番目のブロックの左から2番目に位置するデ
ータ線412に接続されたサンプリングスイッチ641は、画像信号線66を介して供給
された画像信号VID2をサンプリング信号Siがアクティブレベルになる期間においてサ
ンプリングして当該データ線412に供給する。他のデータ線412についても同様であ
る。すなわち、i番目のブロックの左から3、4、5、6番目のデータ線412に接続さ
れた各サンプリングスイッチ641は、それぞれ画像信号VID3、VID4、VID5、
VID6をサンプリングしてデータ線412に出力する。
Next, the sampling circuit 64 shown in FIG. 4 samples the image signals VID1 to VID6 supplied via the six image signal lines 66 on each data line 412 according to the sampling signals S1, S2,..., Sn. And each data line 412 has a sampling switch 641. Here, a total of 6n data lines 412 are divided into one block every six lines. Among these blocks, i in FIG. 3 (i is a natural number from 1 to n)
Six sampling switches 641 connected to the data line 412 belonging to the first block
Is supplied with a sampling signal Si from the data line driving circuit 63. Under this configuration, i
The sampling switch 641 connected to the leftmost data line 412 among the six data lines 412 belonging to the second block uses the image signal VID1 supplied via the image signal line 66 as the active level of the sampling signal Si. In this period, the data is sampled and supplied to the data line 412. Similarly, the sampling switch 641 connected to the data line 412 positioned second from the left of the i-th block uses the image signal VID2 supplied via the image signal line 66 as a period during which the sampling signal Si is at an active level. Is sampled and supplied to the data line 412. The same applies to the other data lines 412. That is, the sampling switches 641 connected to the third, fourth, fifth, and sixth data lines 412 from the left of the i-th block respectively receive the image signals VID3, VID4, VID5,
VID6 is sampled and output to the data line 412.

以上に説明した構成のもと、ある水平走査期間において走査信号Gjがアクティブレベ
ルとなってj行目に属する6n個のTFT414がオン状態になると、各ブロックに属す
る6個のサンプリングスイッチ641がサンプリング信号S1ないしSnによってブロック
ごとにオン状態となり、当該ブロックに属する6本のデータ線412に対して画像信号V
ID1ないしVID6が一斉に供給される。この結果、j行目の走査線411が選択される
水平走査期間においては、当該走査線411に接続された6n個の画素電極413に対し
て画像信号VID1ないしVID6に応じた電圧がブロックごとに印加されることとなる。
さらに、この走査期間において各画像信号VIDの極性が正極性であったとすれば、次の
走査期間において画像信号VIDの極性は増幅・反転回路23によって負極性とされる。
このような動作が各垂直走査期間において繰り返される結果、m行×6n列の総ての画素
の画素電極413に対して画像信号VIDに応じた電圧が印加され、各画素電極413と
対向電極421との電位差に応じて液晶46の配向方向が変化させられることによって画
像が表示されるのである。
Under the configuration described above, when the scanning signal Gj becomes active level during a certain horizontal scanning period and the 6n TFTs 414 belonging to the j-th row are turned on, the six sampling switches 641 belonging to each block perform sampling. Each block is turned on by the signals S1 to Sn, and the image signal V is applied to the six data lines 412 belonging to the block.
ID1 to VID6 are supplied all at once. As a result, in the horizontal scanning period in which the j-th scanning line 411 is selected, the voltages corresponding to the image signals VID1 to VID6 are applied to the 6n pixel electrodes 413 connected to the scanning line 411 for each block. Will be applied.
Further, if the polarity of each image signal VID is positive in this scanning period, the polarity of the image signal VID is made negative by the amplification / inversion circuit 23 in the next scanning period.
As a result of repeating such an operation in each vertical scanning period, a voltage corresponding to the image signal VID is applied to the pixel electrodes 413 of all the pixels of m rows × 6n columns, and each pixel electrode 413 and the counter electrode 421 are applied. The image is displayed by changing the alignment direction of the liquid crystal 46 in accordance with the potential difference between them.

図3に示される制御装置1は、上述したように、クロック信号CLYと転送開始パルス
DYとを走査線駆動回路61に供給するとともにクロック信号CLXと転送開始パルスD
Xとをデータ線駆動回路63に供給し、さらには画像信号VIDの極性反転処理といった
処理回路2の動作を制御する。さらに、制御装置1には、表示の開始を指示する信号(以
下「動作開始信号」という)と表示の停止を指示する信号(以下「動作停止信号」という
)とが入力される。例えば、画像の表示動作が実行されているときに、液晶装置100が
搭載された電子機器の操作子(電源ボタン)が利用者によって押下されると、これを検知
したCPUなどの上位装置が制御装置1に対して動作停止信号を出力する。一方、画像の
表示動作が実行されていないときに、電子機器の操作子が利用者によって押下されると、
これを検知した上位装置が制御装置1に対して動作開始信号を出力する。
As described above, the control device 1 shown in FIG. 3 supplies the clock signal CLY and the transfer start pulse DY to the scanning line driving circuit 61, and also supplies the clock signal CLX and the transfer start pulse D.
X is supplied to the data line driving circuit 63, and further, the operation of the processing circuit 2 such as polarity inversion processing of the image signal VID is controlled. Further, a signal for instructing start of display (hereinafter referred to as “operation start signal”) and a signal for instructing stop of display (hereinafter referred to as “operation stop signal”) are input to the control device 1. For example, when an operation element (power button) of an electronic device on which the liquid crystal device 100 is mounted is pressed by the user while an image display operation is being performed, a host device such as a CPU that detects this operation controls the device. An operation stop signal is output to the device 1. On the other hand, when the operator of the electronic device is pressed by the user when the image display operation is not executed,
The host device that detects this outputs an operation start signal to the control device 1.

こうして動作開始信号または動作停止信号が入力されると、制御装置1は、液晶容量と
蓄積容量416と(以下ではこれらを総称して「画素容量」という)に残留した電荷を除
去するために以下に説明する一連の処理を実行するようになっている。なお、以下では、
動作停止信号が入力されたときに実行される動作(以下「動作停止シーケンス」という)
と、動作開始信号が入力されたときに実行される動作(以下「動作開始シーケンス」とい
う)とに分けて説明する。図6および図7は動作停止シーケンスの内容を説明するための
図であり、図8および図9は動作開始シーケンスの内容を説明するための図である。
When the operation start signal or the operation stop signal is input in this way, the control device 1 performs the following in order to remove charges remaining in the liquid crystal capacitor and the storage capacitor 416 (hereinafter collectively referred to as “pixel capacitor”). A series of processes described in (1) are executed. In the following,
Operation executed when an operation stop signal is input (hereinafter referred to as “operation stop sequence”)
And the operation executed when the operation start signal is input (hereinafter referred to as “operation start sequence”). 6 and 7 are diagrams for explaining the contents of the operation stop sequence, and FIGS. 8 and 9 are diagrams for explaining the contents of the operation start sequence.

(1)動作停止シーケンス
図6および図7に示されるように、動作停止信号が入力されると、制御装置1はまず、
画像信号VID1ないしVID6の電圧および対向電極421への印加電圧をともに低位側
電源電圧(接地電位)GNDに変化させる(ステップSa1)。さらに詳述すると、制御
装置1は、対向電極421への印加電圧を電圧LCcomから低位側電源電圧GNDに変化
させるとともに、画像信号VID1ないしVID6の電圧の低下を指示する信号を処理回路
2に出力する。この信号が入力されると、処理回路2の増幅・反転回路23は、それ以後
にS/P変換回路22から供給される画像信号VID1ないしVID6の内容に拘わらず、
総ての画像信号線66の電圧を低位側電源電圧GNDに低下させる。
(1) Operation stop sequence
As shown in FIGS. 6 and 7, when the operation stop signal is input, the control device 1 first
Both the voltages of the image signals VID1 to VID6 and the voltage applied to the counter electrode 421 are changed to the lower power supply voltage (ground potential) GND (step Sa1). More specifically, the control device 1 changes the voltage applied to the counter electrode 421 from the voltage LCcom to the lower power supply voltage GND, and outputs a signal instructing a decrease in the voltages of the image signals VID1 to VID6 to the processing circuit 2. To do. When this signal is input, the amplifying / inverting circuit 23 of the processing circuit 2 does not depend on the contents of the image signals VID1 to VID6 supplied from the S / P conversion circuit 22 thereafter.
The voltage of all the image signal lines 66 is lowered to the lower power supply voltage GND.

このステップSa1の処理が実行された直後においても、走査線駆動回路61およびデ
ータ線駆動回路63は通常の画像表示時と同様の動作を繰り返す。すなわち、走査線駆動
回路61は、図7に示されるように、水平走査期間ごとに走査信号G1、G2、…、Gmを
順次にアクティブレベルとして各行のTFT414をオン状態とする。また、データ線駆
動回路63は、各行のTFT414がオン状態となる水平走査期間においてサンプリング
信号S1、S2、…、Snをアクティブレベルとしてサンプリングスイッチ641をオン状
態とする。ただし、ステップSa1において総ての画像信号線66の電圧は低位側電源電
圧GNDに設定されているから、選択された走査線411に接続された1行分の画素電極
413と蓄積容量416の一端とにはデータ線412およびTFT414を介して低位側
電源電圧GNDが印加されることとなる。一方、対向電極421への印加電圧も同様にス
テップSa1にて低位側電源電圧GNDに設定されているから、それまでの表示において
画素容量(液晶容量および蓄積容量416)に蓄積されていた電荷は完全に除去される。
Immediately after the processing of step Sa1 is executed, the scanning line driving circuit 61 and the data line driving circuit 63 repeat the same operation as in normal image display. That is, as shown in FIG. 7, the scanning line driving circuit 61 turns on the TFTs 414 in each row by sequentially setting the scanning signals G1, G2,..., Gm to the active level every horizontal scanning period. Further, the data line driving circuit 63 sets the sampling switch 641 to the on state by setting the sampling signals S1, S2,..., Sn to the active level in the horizontal scanning period in which the TFTs 414 of each row are on. However, since the voltages of all the image signal lines 66 are set to the lower power supply voltage GND in step Sa1, one row of the pixel electrodes 413 and one end of the storage capacitor 416 connected to the selected scanning line 411. In other words, the lower power supply voltage GND is applied via the data line 412 and the TFT 414. On the other hand, since the voltage applied to the counter electrode 421 is similarly set to the lower power supply voltage GND in step Sa1, the charge accumulated in the pixel capacitor (liquid crystal capacitor and storage capacitor 416) in the previous display is Completely removed.

一方、ステップSa1の処理を実行すると、制御装置1は、ステップSa1において画
像信号VID1ないしVID6の電圧と対向電極421への印加電圧とが同電圧とされた後
に少なくとも1垂直走査期間に相当する時間が経過するまで、すなわちステップSa1の
後に総ての画素に対して少なくとも1回の走査が実行されるまで待機する(ステップSa
2)。本実施形態においては、制御装置1は、動作停止信号が入力された垂直走査期間の
次の垂直走査期間において1行目の走査線411からm行目の走査線411までの走査が
実行されるまで待機する。そして、少なくとも1垂直走査期間に相当する時間が経過して
総ての画素の画素電極413および蓄積容量416の一端に低位側電源電圧GNDが印加
されると、制御装置1は、走査線駆動回路61およびデータ線駆動回路63の動作を停止
させる(ステップSa3)。より具体的には、制御装置1は、走査線駆動回路61に対す
る転送開始パルスDYの出力、およびデータ線駆動回路63に対する転送開始パルスDX
の出力を停止する。この結果、図7に示されるように、総ての走査信号G1、G2、…、G
mと総てのサンプリング信号S1、S2、…、Snとは非アクティブレベルに維持され、走査
線駆動回路61による選択動作およびサンプリング回路64によるサンプリング動作が停
止する。
On the other hand, when the process of step Sa1 is executed, the control device 1 performs a time corresponding to at least one vertical scanning period after the voltages of the image signals VID1 to VID6 and the applied voltage to the counter electrode 421 are the same in step Sa1. Waits until at least one scan is performed on all pixels after step Sa1 (step Sa).
2). In the present embodiment, the control device 1 performs scanning from the first scanning line 411 to the m-th scanning line 411 in the vertical scanning period next to the vertical scanning period in which the operation stop signal is input. Wait until. When the time corresponding to at least one vertical scanning period has elapsed and the lower power supply voltage GND is applied to one end of the pixel electrode 413 and the storage capacitor 416 of all the pixels, the control device 1 61 and the operation of the data line driving circuit 63 are stopped (step Sa3). More specifically, the control device 1 outputs the transfer start pulse DY to the scanning line drive circuit 61 and the transfer start pulse DX to the data line drive circuit 63.
Stop the output of. As a result, as shown in FIG. 7, all the scanning signals G1, G2,.
m and all sampling signals S1, S2,..., Sn are maintained at an inactive level, and the selection operation by the scanning line driving circuit 61 and the sampling operation by the sampling circuit 64 are stopped.

その後、制御装置1は、走査線駆動回路61およびデータ線駆動回路63に対する給電
を停止させる(ステップSa4)。このステップSa4において、制御装置1は、走査線
駆動回路61およびデータ線駆動回路63に対する給電の停止を指示する信号を電源回路
3に出力する。電源回路3は、この信号が供給されることにより各駆動回路に対する給電
を停止する。このように、本実施形態においては、動作停止信号が入力されると、走査線
駆動回路61およびデータ線駆動回路63の動作が停止して画素に電圧が印加されない状
態になった段階で各駆動回路への給電が停止されるから、給電の停止に伴なう電圧の変動
によって各画素電極413に低位側電源電圧GND以外の電圧が印加されることはない。
したがって、各電極に蓄積された電荷が確実に除去され、残留電荷に起因した種々の不具
合が未然に防止される。
Thereafter, the control device 1 stops the power supply to the scanning line driving circuit 61 and the data line driving circuit 63 (step Sa4). In step Sa <b> 4, the control device 1 outputs a signal instructing the power supply circuit 3 to stop power supply to the scanning line driving circuit 61 and the data line driving circuit 63. The power supply circuit 3 stops power supply to each drive circuit when this signal is supplied. As described above, in this embodiment, when the operation stop signal is input, the operations of the scanning line driving circuit 61 and the data line driving circuit 63 are stopped, and each drive is performed at a stage where no voltage is applied to the pixel. Since the power supply to the circuit is stopped, no voltage other than the lower power supply voltage GND is applied to each pixel electrode 413 due to the fluctuation of the voltage accompanying the stop of the power supply.
Therefore, the charge accumulated in each electrode is surely removed, and various problems due to the residual charge are prevented.

(2)動作開始シーケンス
一方、図8に示されるように、動作開始信号が入力されると、制御装置1は、走査線駆
動回路61およびデータ線駆動回路63に対する給電を電源回路3に開始させたうえで走
査線駆動回路61およびデータ線駆動回路63を動作させる(ステップSb1)。すなわ
ち、制御装置1は、クロック信号CLYと転送開始パルスDYとを走査線駆動回路61に
供給し始めるとともに、クロック信号CLXと転送開始パルスDXとをデータ線駆動回路
63に供給し始める。この結果、走査線駆動回路61は、水平走査期間ごとに走査信号G
1、G2、…、Gmを順次にアクティブレベルとして各行のTFT414をオン状態にする
。また、データ線駆動回路63は、各行のTFT414がオン状態になっている水平走査
期間においてサンプリング信号S1、S2、…、Snを順次にアクティブレベルとしてサン
プリングスイッチ641をオン状態にする。上述した動作停止シーケンスが実行された後
に総ての画像信号線66は低位側電源電圧GNDとなっているから、選択された走査線4
11に対応する1行分の画素の画素電極413と蓄積容量416の一端とにはデータ線4
12およびTFT414を介して低位側電源電圧GNDが印加されることとなる。一方、
対向電極421の電圧も画像信号線66と同様に低位側電源電圧GNDに維持されている
。したがって、前回の表示動作に際して画素容量に蓄えられた電荷が仮に動作開始時に残
存していたとしても、この残留電荷はステップSb1における走査線駆動回路61および
データ線駆動回路63の動作に伴なって完全に除去される。
(2) Operation Start Sequence On the other hand, as shown in FIG. 8, when an operation start signal is input, the control device 1 causes the power supply circuit 3 to start power feeding to the scanning line driving circuit 61 and the data line driving circuit 63. In addition, the scanning line driving circuit 61 and the data line driving circuit 63 are operated (step Sb1). That is, the control device 1 starts to supply the clock signal CLY and the transfer start pulse DY to the scanning line driving circuit 61 and starts to supply the clock signal CLX and the transfer start pulse DX to the data line driving circuit 63. As a result, the scanning line driving circuit 61 scans the scanning signal G every horizontal scanning period.
1, G2,..., Gm are sequentially set to the active level to turn on the TFTs 414 in each row. The data line driving circuit 63 turns on the sampling switch 641 by sequentially setting the sampling signals S1, S2,..., Sn to the active level in the horizontal scanning period in which the TFTs 414 of each row are in the on state. Since all the image signal lines 66 are at the lower power supply voltage GND after the operation stop sequence described above is executed, the selected scanning line 4
11 to the pixel electrode 413 of one row of pixels corresponding to 11 and one end of the storage capacitor 416 to the data line 4
12 and the TFT 414 are applied with the lower power supply voltage GND. on the other hand,
Similarly to the image signal line 66, the voltage of the counter electrode 421 is also maintained at the lower power supply voltage GND. Therefore, even if the charge stored in the pixel capacitor at the time of the previous display operation remains at the start of the operation, the residual charge is accompanied by the operation of the scanning line driving circuit 61 and the data line driving circuit 63 in step Sb1. Completely removed.

次いで、制御装置1は、ステップSb1において走査線駆動回路61およびデータ線駆
動回路63に動作を開始させてから少なくとも1垂直走査期間に相当する時間が経過する
まで、すなわちステップSb1の後に総ての画素に対して少なくとも1回の操作が実行さ
れるまで待機する(ステップSb2)。本実施形態においては、動作開始信号が入力され
た後に1行目の走査線411が選択されてからm行目の走査線411が選択されるまで(
すなわち1垂直走査期間だけ)待機する。そして、少なくとも1垂直走査期間に相当する
時間が経過して総ての画素電極413と総ての蓄積容量416の一端とに低位側電源電圧
GNDが印加されると、制御装置1は、走査線駆動回路61およびデータ線駆動回路63
の動作を停止させる(ステップSb3)。より具体的には、制御装置1は、走査線駆動回
路61に対する転送開始パルスDYの出力、およびデータ線駆動回路63に対する転送開
始パルスDXの出力を停止する。この結果、この結果、図9に示されるように、総ての走
査信号G1、G2、…、Gmと総てのサンプリング信号S1、S2、…、Snとは非アクティブ
レベルに維持され、走査線駆動回路61による選択動作およびサンプリング回路64によ
るサンプリング動作が停止する。
Next, the control device 1 starts the operations of the scanning line driving circuit 61 and the data line driving circuit 63 in step Sb1 until a time corresponding to at least one vertical scanning period elapses, that is, after step Sb1. Wait until at least one operation is performed on the pixel (step Sb2). In the present embodiment, after the operation start signal is input, the first scanning line 411 is selected until the m-th scanning line 411 is selected (
That is, it waits for only one vertical scanning period). When the time corresponding to at least one vertical scanning period elapses and the lower power supply voltage GND is applied to all the pixel electrodes 413 and one end of all the storage capacitors 416, the control device 1 Drive circuit 61 and data line drive circuit 63
Is stopped (step Sb3). More specifically, the control device 1 stops the output of the transfer start pulse DY to the scanning line drive circuit 61 and the output of the transfer start pulse DX to the data line drive circuit 63. As a result, as shown in FIG. 9, all the scanning signals G1, G2,..., Gm and all the sampling signals S1, S2,. The selection operation by the drive circuit 61 and the sampling operation by the sampling circuit 64 are stopped.

この後、制御装置1は、対向電極421の電圧を所定値に向けて変化させ始めるととも
に、画像信号線66の電圧を画像信号VID1ないしVID6に応じた電圧に変化させるた
めの信号を処理回路2に出力する(ステップSb4)。この信号が入力されると、処理回
路2の増幅・反転回路23は、各画像信号線66の電圧をそれ以後にS/P変換回路22
から供給される画像信号VID1ないしVID6の電圧に設定する。一方、図9に示される
ように、対向電極421の電圧は徐々に所期の電圧LCcomに近づいていく。続いて、制
御装置1は、対向電極421の電圧が所定電圧LCcomに到達するまで待機する(ステッ
プSb5)。そして、対向電極421の電圧が所定電圧LCcomに到達すると、制御装置
1は、走査線駆動回路61およびデータ線駆動回路63の動作を再開させる(ステップS
b6)。すなわち、制御装置1は、走査線駆動回路61に対する転送開始パルスDYの供
給とデータ線駆動回路63に対する転送開始パルスDXの供給とを開始する。これにより
上述した通常表示動作が開始される。このように、本実施形態においては、動作開始信号
が入力されると、各画素の液晶容量および蓄積容量416に蓄積されている電荷が除去さ
れた後に走査線駆動回路61およびデータ線駆動回路63の動作が停止して画素に対して
電圧が印加されない状態になった段階で対向電極421および各画像信号線66の電圧が
所期値まで上昇させられるから、この電圧の変化に伴なって各画素電極413に電圧が印
加されることはない。したがって、各電極に蓄積された電荷が確実に除去され、残留電荷
に起因した種々の不具合が未然に防止される。
Thereafter, the control device 1 starts to change the voltage of the counter electrode 421 toward a predetermined value, and at the same time, outputs a signal for changing the voltage of the image signal line 66 to a voltage corresponding to the image signals VID1 to VID6. (Step Sb4). When this signal is input, the amplification / inversion circuit 23 of the processing circuit 2 applies the voltage of each image signal line 66 thereafter to the S / P conversion circuit 22.
Are set to the voltages of the image signals VID1 to VID6 supplied from the. On the other hand, as shown in FIG. 9, the voltage of the counter electrode 421 gradually approaches the intended voltage LCcom. Subsequently, the control device 1 stands by until the voltage of the counter electrode 421 reaches the predetermined voltage LCcom (step Sb5). When the voltage of the counter electrode 421 reaches the predetermined voltage LCcom, the control device 1 restarts the operations of the scanning line driving circuit 61 and the data line driving circuit 63 (step S).
b6). That is, the control device 1 starts supplying the transfer start pulse DY to the scanning line driving circuit 61 and supplying the transfer start pulse DX to the data line driving circuit 63. Thereby, the normal display operation described above is started. As described above, in this embodiment, when the operation start signal is input, the scanning line driving circuit 61 and the data line driving circuit 63 are removed after the charge accumulated in the liquid crystal capacitance and the storage capacitance 416 of each pixel is removed. Since the voltage of the counter electrode 421 and each of the image signal lines 66 is raised to a predetermined value at the stage when the operation is stopped and no voltage is applied to the pixel, each change is accompanied by the change in the voltage. A voltage is not applied to the pixel electrode 413. Therefore, the charge accumulated in each electrode is surely removed, and various problems due to the residual charge are prevented.

<B:変形例>
以上に説明した実施形態はあくまでも例示である。この形態に対しては本発明の趣旨か
ら逸脱しない範囲で種々の変形が加えられ得る。具体的には、以下のような変形例が考え
られる。
<B: Modification>
The embodiment described above is merely an example. Various modifications can be made to this embodiment without departing from the spirit of the present invention. Specifically, the following modifications can be considered.

(1)上記実施形態においては動作停止信号および動作開始信号が利用者による操作に伴
なって入力される構成を例示したが、これらの信号が入力される契機となる要素は利用者
による操作に限られない。例えば、CPUなどの上位装置が各種のソフトウェアの実行に
伴なって動作停止信号または動作開始信号を出力する構成としてもよいし、電子機器に設
けられた種々のセンサからの検出信号に基づいて上位装置が動作停止信号または動作開始
信号を出力する構成としてもよい。例えば、直前に利用者が操作子を操作してから何らの
操作も与えられることなく所定の時間が経過した場合に上位装置から動作停止信号が出力
される構成も採用され得る。また、電気光学装置が格納された表示ユニットと種々の操作
子が配設された操作ユニットとがヒンジを介して接続されたいわゆる折畳式の電子機器(
典型的には携帯電話機)においては、両ユニットとが折り畳まれたことを検知すると上位
装置が動作停止信号を出力する一方、両ユニットが開かれたことを検知すると上位装置が
動作開始信号を出力する構成も採用され得る。
(1) In the above embodiment, the configuration in which the operation stop signal and the operation start signal are input in accordance with the operation by the user is exemplified. However, the element that triggers the input of these signals is the operation by the user. Not limited. For example, a host device such as a CPU may be configured to output an operation stop signal or an operation start signal when various software is executed, or based on detection signals from various sensors provided in the electronic device. The apparatus may be configured to output an operation stop signal or an operation start signal. For example, a configuration may be employed in which an operation stop signal is output from the host device when a predetermined time has elapsed without any operation being given since the user operated the operating element immediately before. In addition, a so-called foldable electronic apparatus (a display unit in which the electro-optical device is stored and an operation unit in which various operators are disposed is connected via a hinge (
In a typical cellular phone), the host device outputs an operation stop signal when it detects that both units are folded, while the host device outputs an operation start signal when it detects that both units are opened. The structure to do can also be employ | adopted.

(2)上記実施形態においては転送開始パルスDYおよび転送開始パルスDXの出力を停
止することによって走査線駆動回路61およびデータ線駆動回路63の動作を停止させる
構成を例示したが、各駆動回路の動作を停止させる方法はこれに限られない。例えば、転
送開始パルスDYおよび転送開始パルスの供給を停止する構成に代えて、またはこの構成
とともに、クロック信号CLXおよびクロック信号CLYの供給を停止する構成も採用さ
れ得る。
(2) In the above embodiment, the configuration in which the operation of the scanning line driving circuit 61 and the data line driving circuit 63 is stopped by stopping the output of the transfer start pulse DY and the transfer start pulse DX is exemplified. The method for stopping the operation is not limited to this. For example, a configuration in which the supply of the clock signal CLX and the clock signal CLY is stopped may be employed instead of or in addition to the configuration in which the supply of the transfer start pulse DY and the transfer start pulse is stopped.

(3)上記実施形態においては、動作停止シーケンスにおいて各データ線412および対
向電極421の電圧を低位側電源電圧GNDに変化させる構成を例示したが、これ以外の
電圧に変化させる構成としてもよい。要するに、各画素電極413と対向電極421とに
蓄えられた電荷が除去されるように各データ線412と対向電極421とが略同電圧に変
化させられる構成であれば足りる。
(3) In the above-described embodiment, the configuration in which the voltage of each data line 412 and the counter electrode 421 is changed to the lower power supply voltage GND in the operation stop sequence is illustrated, but the configuration may be changed to a voltage other than this. In short, it is sufficient if each data line 412 and the counter electrode 421 are changed to substantially the same voltage so that the charges stored in the pixel electrodes 413 and the counter electrode 421 are removed.

(4)上記実施形態においては、動作停止シーケンスおよび動作開始シーケンスの双方を
実行する構成を例示したが、何れか一方のみを実行する構成も採用され得る。もっとも、
双方を実行する構成によれば、何れか一方のみを実行する構成と比較して、画素容量に蓄
積された電荷をより確実に除去することができるという利点がある。
(4) In the above-described embodiment, the configuration in which both the operation stop sequence and the operation start sequence are executed is exemplified. However, a configuration in which only one of them is executed may be employed. However,
According to the configuration in which both are executed, there is an advantage that the charge accumulated in the pixel capacitor can be more reliably removed than in the configuration in which only one of them is executed.

(5)上記実施形態においては、制御装置1、処理回路2、電源回路3、走査線駆動回路
61、データ線駆動回路63およびサンプリング回路64を別個の集積回路として構成し
たが、これらの回路の一部または全部を単一の集積回路として構成してもよい。また、制
御装置1の機能は、専用のハードウェアのみによって実現されてもよいし、CPUなどの
演算制御装置がプログラムを実行することによって実現されてもよい。
(5) In the above embodiment, the control device 1, the processing circuit 2, the power supply circuit 3, the scanning line driving circuit 61, the data line driving circuit 63, and the sampling circuit 64 are configured as separate integrated circuits. A part or the whole may be configured as a single integrated circuit. Moreover, the function of the control apparatus 1 may be implement | achieved only by exclusive hardware, and may be implement | achieved when arithmetic control apparatuses, such as CPU, run a program.

<C:電子機器>
次に、本発明に係る電気光学装置を有する電子機器について説明する。
<C: Electronic equipment>
Next, an electronic apparatus having the electro-optical device according to the invention will be described.

(1)プロジェクタ
図10は、本発明に係る電気光学装置(ここでは上記実施形態に係る液晶装置)をライ
トバルブとして用いたプロジェクタの構成を示す平面図である。同図に示されるように、
プロジェクタ2100は、ハロゲンランプなどの白色光源からなるランプユニット210
2を有する。このランプユニット2102から出射した投射光は、3枚のミラー2104
および2枚のダイクロイックミラー2108によって赤色(R)、緑色(G)および青色
(B)の3原色に対応する波長の光に分離され、各色に対応するライトバルブ100R、
100Gおよび100Bにそれぞれ導かれる。なお、青色に対応する光は、他色に対応す
る光と比較して光路が長いので、その損失を防ぐためにリレーレンズ系2121を介して
ライトバルブ100Bに導かれる。リレーレンズ系2121は、入射レンズ2122、リ
レーレンズ2123および出射レンズ2124からなる。
(1) Projector
FIG. 10 is a plan view showing a configuration of a projector using the electro-optical device according to the present invention (here, the liquid crystal device according to the above embodiment) as a light valve. As shown in the figure,
The projector 2100 includes a lamp unit 210 composed of a white light source such as a halogen lamp.
2 The projection light emitted from the lamp unit 2102 is three mirrors 2104.
And two dichroic mirrors 2108 are separated into light of wavelengths corresponding to the three primary colors of red (R), green (G) and blue (B), and light valves 100R corresponding to the respective colors.
100G and 100B, respectively. Since light corresponding to blue has a longer optical path than light corresponding to other colors, light is guided to the light valve 100B via the relay lens system 2121 in order to prevent loss thereof. The relay lens system 2121 includes an entrance lens 2122, a relay lens 2123, and an exit lens 2124.

ここで、ライトバルブ100R、100Gおよび100Bは上記実施形態に係る液晶パ
ネル4と同様の構成を有し、処理回路2から供給される赤色、緑色および青色の各色に対
応する画像信号によって各々が駆動される。これらのライトバルブ100R、100Gお
よび100Bによって変調された光は、ダイクロイックプリズム2112に異なる方向か
ら入射する。そして、このダイクロイックプリズム2112において、赤色および青色の
光は90度だけ屈折させられる一方、緑色の光は直進する。この構成のもと、各色の画像
を合成したカラー画像が投射レンズ2114によってスクリーン2120に投射される。
Here, the light valves 100R, 100G, and 100B have the same configuration as the liquid crystal panel 4 according to the above-described embodiment, and are driven by image signals corresponding to the respective colors of red, green, and blue supplied from the processing circuit 2. Is done. The light modulated by these light valves 100R, 100G, and 100B enters the dichroic prism 2112 from different directions. In the dichroic prism 2112, red and blue light is refracted by 90 degrees, while green light goes straight. Under this configuration, a color image obtained by combining the images of the respective colors is projected onto the screen 2120 by the projection lens 2114.

(2)パーソナルコンピュータ
まず、本発明に係る電気光学装置を、可搬型のパーソナルコンピュータ(いわゆるノー
ト型パソコン)の表示部に適用した例について説明する。図11は、このパーソナルコン
ピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ220
0は、キーボード2202を備えた本体部2204と、上記実施形態に係る液晶装置10
0を備えた表示部2206とを有する。
(2) Personal computer
First, an example in which the electro-optical device according to the present invention is applied to a display unit of a portable personal computer (so-called notebook personal computer) will be described. FIG. 11 is a perspective view showing the configuration of the personal computer. As shown in FIG.
Reference numeral 0 denotes a main body 2204 having a keyboard 2202 and the liquid crystal device 10 according to the embodiment.
And a display portion 2206 having zero.

なお、本発明に係る電気光学装置が利用され得る電子機器としては、図10に示される
プロジェクタや図11に示されるパーソナルコンピュータのほかにも、液晶テレビ、ビュ
ーファインダ型(またはモニタ直視型)のビデオレコーダ、カーナビゲーション装置、ペ
ージャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS
端末、タッチパネルを備えた機器等などが挙げられる。
In addition to the projector shown in FIG. 10 and the personal computer shown in FIG. 11, examples of electronic equipment that can use the electro-optical device according to the present invention include a liquid crystal television and a viewfinder type (or a monitor direct view type). Video recorder, car navigation device, pager, electronic notebook, calculator, word processor, workstation, videophone, POS
Examples include terminals and devices equipped with touch panels.

本発明の実施形態に係る液晶装置の構成を示すブロック図である。It is a block diagram which shows the structure of the liquid crystal device which concerns on embodiment of this invention. 同液晶装置のうち液晶パネルの構成を示す斜視図である。It is a perspective view which shows the structure of a liquid crystal panel among the liquid crystal devices. 図2におけるIII−III線からみた断面図である。It is sectional drawing seen from the III-III line in FIG. 同液晶パネルのうち素子基板に設けられた要素の電気的な構成を示すブロック図である。It is a block diagram which shows the electrical structure of the element provided in the element board | substrate among the liquid crystal panels. 走査線駆動回路およびデータ線駆動回路の動作を説明するためのタイミングチャートである。3 is a timing chart for explaining operations of a scanning line driving circuit and a data line driving circuit. 動作停止シーケンスの内容を示すフローチャートである。It is a flowchart which shows the content of the operation stop sequence. 動作停止シーケンスが実行されるときの各信号の波形を示すタイミングチャートである。It is a timing chart which shows the waveform of each signal when an operation stop sequence is performed. 動作開始シーケンスの内容を示すフローチャートである。It is a flowchart which shows the content of an operation | movement start sequence. 動作開始シーケンスが実行されるときの各信号の波形を示すタイミングチャートである。It is a timing chart which shows the waveform of each signal when an operation start sequence is performed. 本発明に係る電子機器の一例たるプロジェクタの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device concerning this invention. 本発明に係る電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。It is a perspective view which shows the structure of the personal computer which is an example of the electronic device which concerns on this invention.

符号の説明Explanation of symbols

100……液晶装置(電気光学装置)、1……制御装置、2……処理回路、3……電源
回路、4……液晶パネル、41……素子基板、411……走査線、412……データ線、
413……画素電極、414……TFT(スイッチング素子)、416……蓄積容量、4
17……容量線、42……対向基板、421……対向電極、61……走査線駆動回路、6
3……データ線駆動回路、64……サンプリング回路、66……画像信号線、45……シ
ール材、46……液晶(電気光学物質)。
DESCRIPTION OF SYMBOLS 100 ... Liquid crystal device (electro-optical device), 1 ... Control device, 2 ... Processing circuit, 3 ... Power supply circuit, 4 ... Liquid crystal panel, 41 ... Element substrate, 411 ... Scanning line, 412 ... Data line,
413: Pixel electrode, 414: TFT (switching element), 416: Storage capacitor, 4
17... Capacitance line 42. Counter substrate 421. Counter electrode 61 61 Scan line drive circuit 6
3. Data line driving circuit, 64 ... Sampling circuit, 66 ... Image signal line, 45 ... Sealing material, 46 ... Liquid crystal (electro-optical material).

Claims (4)

複数の走査線および複数のデータ線の各交差に対応して設けられたスイッチング素子を介して前記走査線および前記データ線に電気的に接続された画素電極と、電気光学物質を挟んで前記画素電極に対向する対向電極と、前記複数の走査線の各々を順次に選択して当該走査線に対応するスイッチング素子をオン状態とする走査線駆動回路と、前記走査線駆動回路によりオン状態とされているスイッチング素子に接続された画素電極に対して前記データ線を介して画像信号を供給するデータ線駆動回路とを具備する電気光学装置を制御する方法において、
表示の開始を指示する表示開始信号が入力されると、前記画素電極に供給される画像信号の電圧と前記対向電極への印加電圧とが略同電圧である状態において前記走査線駆動回路による選択が総ての走査線について実行されてから、当該走査線駆動回路および前記データ線駆動回路の動作を停止させ、
前記走査線駆動回路および前記データ線駆動回路の動作が停止された後に、前記対向電極への印加電圧を所定値に向けて変化させ、
前記対向電極への印加電圧が前記所定値に到達した後に前記走査線駆動回路および前記データ線駆動回路の動作を開始させる
電気光学装置の制御方法。
A pixel electrode electrically connected to each scanning line and each data line via a switching element provided corresponding to each intersection of the plurality of scanning lines and the plurality of data lines, and an electro-optic material interposed therebetween A counter electrode facing the pixel electrode; a scanning line driving circuit that sequentially selects each of the plurality of scanning lines to turn on a switching element corresponding to the scanning line; and an on state by the scanning line driving circuit In a method of controlling an electro-optical device comprising: a data line driving circuit that supplies an image signal to each of the pixel electrodes connected to the switching element, which is connected to each of the data lines.
When a display start signal instructing the start of display is input, selection by the scanning line driving circuit in a state where the voltage of the image signal supplied to the pixel electrode and the voltage applied to the counter electrode are substantially the same voltage Is executed for all the scanning lines, the operation of the scanning line driving circuit and the data line driving circuit is stopped,
After the operation of the scanning line driving circuit and the data line driving circuit is stopped, the applied voltage to the counter electrode is changed toward a predetermined value,
An electro-optical device control method for starting operations of the scanning line driving circuit and the data line driving circuit after an applied voltage to the counter electrode reaches the predetermined value.
複数の走査線および複数のデータ線の各交差に対応して設けられたスイッチング素子を介して前記走査線および前記データ線に電気的に接続された画素電極と、
電気光学物質を挟んで前記複数の画素電極に対向する対向電極と、
前記複数の走査線の各々を順次に選択して当該走査線に対応するスイッチング素子をオン状態とする走査線駆動回路と、
前記走査線駆動回路によりオン状態とされているスイッチング素子に接続された画素電極に対して前記データ線を介して画像信号を供給するデータ線駆動回路と、
表示の開始を指示する表示開始信号が入力されると、前記画素電極に供給される画像信号の電圧と前記対向電極への印加電圧とが略同電圧である状態において前記走査線駆動回路による選択が総ての走査線について実行されてから、当該走査線駆動回路および前記データ線駆動回路の動作を停止させる停止手段と、
前記走査線駆動回路および前記データ線駆動回路の動作が停止された後に、前記対向電極への印加電圧を所定値に向けて変化させる電圧制御手段と、
前記対向電極への印加電圧が前記所定値に到達した後に前記走査線駆動回路および前記データ線駆動回路の動作を開始させる開始手段と
を具備する電気光学装置の制御装置。
A pixel electrode electrically connected to each scanning line and each data line via a switching element provided corresponding to each intersection of the plurality of scanning lines and the plurality of data lines;
A counter electrode facing the plurality of pixel electrodes with an electro-optic material interposed therebetween;
A scanning line driving circuit for sequentially selecting each of the plurality of scanning lines and turning on a switching element corresponding to the scanning line;
A data line driving circuit for supplying an image signal to each of the pixel electrodes connected to the switching element turned on by the scanning line driving circuit via the data lines;
When a display start signal instructing the start of display is input, selection by the scanning line driving circuit in a state where the voltage of the image signal supplied to the pixel electrode and the voltage applied to the counter electrode are substantially the same voltage Is executed for all the scanning lines, and stopping means for stopping the operations of the scanning line driving circuit and the data line driving circuit;
Voltage control means for changing the voltage applied to the counter electrode toward a predetermined value after the operations of the scanning line driving circuit and the data line driving circuit are stopped;
A control device for an electro-optical device, comprising: start means for starting operations of the scanning line driving circuit and the data line driving circuit after a voltage applied to the counter electrode reaches the predetermined value.
請求項2に記載の制御装置を具備する電気光学装置。   An electro-optical device comprising the control device according to claim 2. 請求項3に記載の電気光学装置を備える電子機器。   An electronic apparatus comprising the electro-optical device according to claim 3.
JP2003367497A 2003-10-28 2003-10-28 ELECTRO-OPTICAL DEVICE, DEVICE AND METHOD FOR CONTROLLING THE SAME, AND ELECTRONIC DEVICE Expired - Fee Related JP4423925B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003367497A JP4423925B2 (en) 2003-10-28 2003-10-28 ELECTRO-OPTICAL DEVICE, DEVICE AND METHOD FOR CONTROLLING THE SAME, AND ELECTRONIC DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003367497A JP4423925B2 (en) 2003-10-28 2003-10-28 ELECTRO-OPTICAL DEVICE, DEVICE AND METHOD FOR CONTROLLING THE SAME, AND ELECTRONIC DEVICE

Publications (2)

Publication Number Publication Date
JP2005134458A JP2005134458A (en) 2005-05-26
JP4423925B2 true JP4423925B2 (en) 2010-03-03

Family

ID=34645488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003367497A Expired - Fee Related JP4423925B2 (en) 2003-10-28 2003-10-28 ELECTRO-OPTICAL DEVICE, DEVICE AND METHOD FOR CONTROLLING THE SAME, AND ELECTRONIC DEVICE

Country Status (1)

Country Link
JP (1) JP4423925B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102081795B1 (en) * 2009-10-16 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device and electronic apparatus having the same
JP2015036772A (en) * 2013-08-14 2015-02-23 セイコーエプソン株式会社 Drive control device for electro-optic panel, electro-optic device, imaging device, and drive control method for electro-optic panel

Also Published As

Publication number Publication date
JP2005134458A (en) 2005-05-26

Similar Documents

Publication Publication Date Title
KR101314493B1 (en) Liquid crystal device driving method, liquid crystal device, and electronic apparatus
US7710139B2 (en) Electro-optical device and electronic apparatus
JP2008241976A (en) Liquid crystal device, driving method thereof, and electronic equipment
US6781565B2 (en) Electro-optical device, driving circuit and driving method of electro-optical device, and electronic apparatus
US8717275B2 (en) Electro-optical device driver circuit, electro-optical device, and electronic apparatus with a shortened off sequence
JP3659250B2 (en) Electro-optical device, driving device for electro-optical device, driving method for electro-optical device, and electronic apparatus
JP4957190B2 (en) Electro-optical device and electronic apparatus
JP4127249B2 (en) Electro-optical device adjustment method, electro-optical device adjustment device, and electronic apparatus
JP4100383B2 (en) Image signal processing apparatus, image signal processing method, electro-optical device, and electronic apparatus
JP3663943B2 (en) Electro-optical device and electronic apparatus
US20070285383A1 (en) Electro-optical device, method for driving electro-optical device, and electronic apparatus
JP2010181804A (en) Drive circuit and drive method, and electro-optical device and electronic equipment
JP4423925B2 (en) ELECTRO-OPTICAL DEVICE, DEVICE AND METHOD FOR CONTROLLING THE SAME, AND ELECTRONIC DEVICE
JP2007140479A (en) Electro-optical device and electronic apparatus
JP2006308982A (en) Display device
JP3613246B2 (en) Display device, driving method thereof, and electronic apparatus
JP2007219356A (en) Electro-optical device and electronic apparatus
JP2006195387A (en) Electro-optical device and electronic equipment
JP2005316023A (en) Electro-optical apparatus and electronic apparatus
JP3804677B2 (en) Electro-optical device, driving device for electro-optical device, driving method for electro-optical device, and electronic apparatus
JP2004233447A (en) Optoelectronic panel, driving method therefor, optoelectronic device, and electronic equipment
JP2003058118A (en) Method for precharge driving of liquid crystal panel and electronic equipment
JP5446273B2 (en) Electro-optical device and electronic apparatus
JP2006039352A (en) Electrooptical device, its driving method, and electronic equipment
JP2004233446A (en) Method and circuit for driving optoelectronic panel, optoelectronic panel using the same, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060426

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091130

R150 Certificate of patent or registration of utility model

Ref document number: 4423925

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees