JP4413198B2 - 浮動小数点データの総和演算処理方法及びコンピュータシステム - Google Patents
浮動小数点データの総和演算処理方法及びコンピュータシステム Download PDFInfo
- Publication number
- JP4413198B2 JP4413198B2 JP2006080535A JP2006080535A JP4413198B2 JP 4413198 B2 JP4413198 B2 JP 4413198B2 JP 2006080535 A JP2006080535 A JP 2006080535A JP 2006080535 A JP2006080535 A JP 2006080535A JP 4413198 B2 JP4413198 B2 JP 4413198B2
- Authority
- JP
- Japan
- Prior art keywords
- exponent
- mantissa
- sum
- group
- point data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/485—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
- G06F7/509—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination for multiple operands, e.g. digital integrators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49942—Significance control
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Complex Calculations (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
図1は、本発明のコンピュータシステムの一実施の形態の構成図、図2は、図1のノードのブロック図、図3は、図1のネットワークアダプタのブロック図、図4は、図1の転送データのフレームフォーマット図である。
図5は、図1のリダクション機構の構成図である。図5に示すように、リダクション機構22の主要部は、各ノードからの送受信を制御するネットワーク制御部22−1と、後述する各ノードからの浮動小数点データを所定のデータ形式に変換し、且つ演算結果を浮動小数点データに変換するデータ変換部22−2と、データ変換後の受信データを保持するレジスタ22−3と、リダクションの各種演算を実行する演算回路(ALU1,ALU2)22−4,22−7と、演算結果を保持するレジスタ(R1,R2)22−5,22−8と、データの比較を行う比較回路(CMP)22−6と、レジスタ22−5,22−8を選択するマルチプレクサ22−9とを有する。
図6は、本発明の浮動小数点総和演算処理の第1の実施の形態の説明図、図7は、図6のデータ変換処理の説明図、図8は、図6のデータ変換処理で補数をとる場合の処理の説明図、図9は、図5、図6の比較結果による演算処理の説明図、図10と図11は、演算結果を浮動小数点データに変換する処理の説明図、図12は、指数部上位ビットと仮数部の絶対値の関係図である。
図16は、本発明の第2の実施の形態の浮動小数点総和演算処理の説明図、図17は、そのリダクション機構の構成図、図18は、図17の比較結果と演算処理の関係図である。この実施の形態は、ノード内に複数のCPU40が存在し、最初にノード内で、ノード内の浮動小数点総和演算を実施してから、次に、リダクション機構22で、全ノードの浮動小数点総和演算を実施する例である。
前述の実施の形態では、64ビットの倍精度浮動小数点データで説明したが、32ビットの単精度浮動小数点データにも適用できる。この場合には、増加桁数は、データ最大個数に依存するため、7ビットと同じであるが、シフト量は、削減するビット数が5ビットで良いため、データ幅は、23(仮数部)+7+31+2=63ビットとなる。
14A,14B,14C ネットワークアダプタ
20,21 クロスバースイッチ
22 リダクション機構(浮動小数点総和演算回路)
40 CPU
42 システムコントローラ
44 メモリ
46 IOアダプタ
50 ホスト インターフェイス制御回路
52 送信制御回路
54 ネットワーク インターフェイス制御回路
56 受信制御回路
Claims (3)
- 3つ以上の浮動小数点データの総和を、コンピュータを用いて演算する浮動小数点データの総和演算処理方法において、
前記浮動小数点データの指数部の上位ビットの大きさにより分けた複数のグループの前記指数部の上位ビットが最大値のグループの仮数部の総和と、前記指数部の上位ビットが2番目に最大値のグループの仮数部の総和とをコンピュータの演算回路が計算するステップと、
前記指数部の上位ビットが最大値のグループの仮数部の総和と、前記指数部の上位ビットが2番目に最大値のグループの仮数部の総和との加算を行う処理をコンピュータの演算回路が実行するステップとを有する
ことを特徴とする浮動小数点データの総和演算処理方法。 - 複数のノードと、
前記各ノードから浮動小数点データを受信し、受信した浮動小数点データの総和を演算するリダクション機構とを有し、
前記リダクション機構は、前記受信した浮動小数点データの指数部の上位ビットの大きさにより分けた複数のグループの前記指数部の上位ビットが最大値のグループの仮数部の総和と、前記指数部の上位ビットが2番目に最大値のグループの仮数部の総和とを計算し、前記指数部が最大値のグループの仮数部の総和と、前記指数部が2番目に最大値のグループの仮数部の総和との加算を行う
ことを特徴とするコンピュータシステム。 - 複数のノードと、
前記各ノードから浮動小数点データを受信し、受信した浮動小数点データの総和を演算するリダクション機構とを有し、
前記各ノードは、ノード内の前記浮動小数点データの指数部の上位ビットの大きさにより分けた複数のグループの前記指数部の上位ビットが最大値のグループの仮数部の総和と、前記指数部の上位ビットが2番目に最大値のグループの仮数部の総和とを計算し、前記各グループ毎に計算された計算結果を前記リダクション機構に送り、
前記リダクション機構は、複数ノードから受信した浮動小数点データの指数部の上位ビットの大きさにより分けた複数のグループの中で、複数ノードから受信した浮動小数点データの指数部の上位ビットが最大値のグループの仮数部の総和と、前記複数ノードから受信した浮動小数点データの指数部の上位ビットが2番目に最大値のグループの仮数部の総和とを計算し、前記リダクション機構における各グループ毎に計算された計算結果を各ノードに返し、
前記各ノードは、前記リダクション機構から返ってきた前記指数部が最大値のグループの仮数部の総和と、前記指数部が2番目に最大値のグループの仮数部の総和との加算を行う
ことを特徴とするコンピュータシステム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006080535A JP4413198B2 (ja) | 2006-03-23 | 2006-03-23 | 浮動小数点データの総和演算処理方法及びコンピュータシステム |
US11/475,048 US7873688B2 (en) | 2006-03-23 | 2006-06-27 | Processing method and computer system for summation of floating point data |
EP06253422A EP1837754A3 (en) | 2006-03-23 | 2006-06-29 | Processing method and computer system for summation of floating point data |
KR1020060068362A KR100824189B1 (ko) | 2006-03-23 | 2006-07-21 | 부동 소수점 데이터의 총합 연산 처리 방법 및 컴퓨터시스템 |
CN2006101078051A CN101042638B (zh) | 2006-03-23 | 2006-07-21 | 浮点数求和的处理方法及计算机系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006080535A JP4413198B2 (ja) | 2006-03-23 | 2006-03-23 | 浮動小数点データの総和演算処理方法及びコンピュータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007257269A JP2007257269A (ja) | 2007-10-04 |
JP4413198B2 true JP4413198B2 (ja) | 2010-02-10 |
Family
ID=38197941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006080535A Expired - Fee Related JP4413198B2 (ja) | 2006-03-23 | 2006-03-23 | 浮動小数点データの総和演算処理方法及びコンピュータシステム |
Country Status (5)
Country | Link |
---|---|
US (1) | US7873688B2 (ja) |
EP (1) | EP1837754A3 (ja) |
JP (1) | JP4413198B2 (ja) |
KR (1) | KR100824189B1 (ja) |
CN (1) | CN101042638B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4629750B2 (ja) * | 2008-03-31 | 2011-02-09 | 日立オートモティブシステムズ株式会社 | 組み込み制御装置 |
US8402075B2 (en) * | 2009-03-16 | 2013-03-19 | Advanced Micro Devices, Inc. | Mechanism for fast detection of overshift in a floating point unit of a processing device |
US8150902B2 (en) | 2009-06-19 | 2012-04-03 | Singular Computing Llc | Processing with compact arithmetic processing element |
US20110060892A1 (en) * | 2009-09-09 | 2011-03-10 | Via Technologies, Inc. | Speculative forwarding of non-architected data format floating point results |
CN101847087B (zh) * | 2010-04-28 | 2012-03-28 | 中国科学院自动化研究所 | 一种支持定浮点可重构的横向求和网络结构 |
JP4883251B1 (ja) * | 2010-06-22 | 2012-02-22 | 日本電気株式会社 | 半導体集積回路及び指数算出方法 |
CN102799411B (zh) * | 2012-06-29 | 2015-09-09 | 华为技术有限公司 | 浮点数累加电路及其实现方法 |
GB2539881B (en) | 2015-06-24 | 2018-07-25 | Advanced Risc Mach Ltd | An apparatus and method for processing floating point values |
CN106557299B (zh) * | 2016-11-30 | 2019-08-30 | 上海兆芯集成电路有限公司 | 浮点操作数计算方法以及使用此方法的装置 |
JP7159696B2 (ja) | 2018-08-28 | 2022-10-25 | 富士通株式会社 | 情報処理装置,並列計算機システムおよび制御方法 |
JP2021124849A (ja) * | 2020-02-04 | 2021-08-30 | 富士通株式会社 | 演算処理装置、演算処理装置の制御方法及び演算処理プログラム |
CN114546331A (zh) * | 2020-11-27 | 2022-05-27 | 中科寒武纪科技股份有限公司 | 累加装置、方法及可读存储介质 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4054787A (en) * | 1975-06-06 | 1977-10-18 | The United States Of America As Represented By The Secretary Of The Navy | Apparatus for computing an arithmetically accumulated sequence of numbers |
JPH0285922A (ja) | 1988-09-22 | 1990-03-27 | Fujitsu Ltd | 演算回路 |
US5117384A (en) | 1990-01-24 | 1992-05-26 | International Business Machines Corporation | Method and apparatus for exponent adder |
US5359548A (en) * | 1992-04-15 | 1994-10-25 | Fujitsu Limited | Floating-point arithmetic system having multiple-input addition and subtraction means |
JPH0635671A (ja) * | 1992-07-14 | 1994-02-10 | Matsushita Electric Ind Co Ltd | 浮動小数点加減算装置 |
JP4629307B2 (ja) | 2001-02-24 | 2011-02-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | トーラス・ネットワークおよびツリー・ネットワークでの算術機能 |
ATE479147T1 (de) * | 2001-02-24 | 2010-09-15 | Ibm | Neuartiger massivparalleler supercomputer |
US6889241B2 (en) * | 2001-06-04 | 2005-05-03 | Intel Corporation | Floating point adder |
US20030154227A1 (en) | 2002-02-08 | 2003-08-14 | Intel Corporation | Multi-threaded multiply accumulator |
-
2006
- 2006-03-23 JP JP2006080535A patent/JP4413198B2/ja not_active Expired - Fee Related
- 2006-06-27 US US11/475,048 patent/US7873688B2/en not_active Expired - Fee Related
- 2006-06-29 EP EP06253422A patent/EP1837754A3/en not_active Ceased
- 2006-07-21 KR KR1020060068362A patent/KR100824189B1/ko active IP Right Grant
- 2006-07-21 CN CN2006101078051A patent/CN101042638B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070226288A1 (en) | 2007-09-27 |
EP1837754A2 (en) | 2007-09-26 |
US7873688B2 (en) | 2011-01-18 |
KR100824189B1 (ko) | 2008-04-21 |
CN101042638A (zh) | 2007-09-26 |
EP1837754A3 (en) | 2008-10-01 |
JP2007257269A (ja) | 2007-10-04 |
KR20070096740A (ko) | 2007-10-02 |
CN101042638B (zh) | 2012-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4413198B2 (ja) | 浮動小数点データの総和演算処理方法及びコンピュータシステム | |
US9639326B2 (en) | Floating-point adder circuitry | |
JP4546413B2 (ja) | 並列計算機のリダクション処理方法及び並列計算機 | |
JP7525237B2 (ja) | 効率的パラメータ・アップデートのための削減された精度パラメータを有する機械学習ハードウェア | |
US9847913B2 (en) | System and method for gathering information | |
US8051117B2 (en) | Shift significand of decimal floating point data | |
US11328038B2 (en) | Computational units for batch normalization | |
JP2000347832A (ja) | 浮動小数点演算方式ならびに浮動小数点演算装置およびそれを備える半導体集積回路装置 | |
US8788561B2 (en) | Arithmetic circuit, arithmetic processing apparatus and method of controlling arithmetic circuit | |
CN112783469A (zh) | 一种用于执行浮点指数运算的方法及装置 | |
KR100465371B1 (ko) | 덧셈 및 반올림 연산을 동시에 수행하는 부동 소수점alu 연산 장치 | |
CN112711441A (zh) | 用于转换数据类型的转换器、芯片、电子设备及其方法 | |
JP6069690B2 (ja) | 演算回路及び演算回路の制御方法 | |
CN112711440A (zh) | 用于转换数据类型的转换器、芯片、电子设备及其方法 | |
CN101930354B (zh) | 微处理器及其执行指令的方法 | |
JP7044528B2 (ja) | リーディングゼロ予想 | |
US9128758B2 (en) | Encoding densely packed decimals | |
CN104281433A (zh) | 用于计算基于数据的函数模型的模型计算单元和控制器 | |
CN111313906B (zh) | 一种浮点数的转换电路 | |
US10877764B2 (en) | Vector processor, operation performing method, and non-transitory computer-readable recording medium for recording program | |
JP2002318792A (ja) | データ演算処理装置及びデータ演算処理プログラム | |
JP2011028421A (ja) | 並列計算機と並列計算機の計算方法 | |
JP3803653B2 (ja) | 乗算処理装置 | |
KR20230090254A (ko) | 부동 소수점 연산 방법 및 장치 | |
Zhbannikov et al. | Allocating the chains of consecutive additions for optimal fixed-point data path synthesis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4413198 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |