JP4412981B2 - ストレージシステム及同システムにおけるデータキャッシング方法 - Google Patents
ストレージシステム及同システムにおけるデータキャッシング方法 Download PDFInfo
- Publication number
- JP4412981B2 JP4412981B2 JP2003396296A JP2003396296A JP4412981B2 JP 4412981 B2 JP4412981 B2 JP 4412981B2 JP 2003396296 A JP2003396296 A JP 2003396296A JP 2003396296 A JP2003396296 A JP 2003396296A JP 4412981 B2 JP4412981 B2 JP 4412981B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- cache memory
- write
- read
- local cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 26
- 230000015654 memory Effects 0.000 claims description 282
- 238000004891 communication Methods 0.000 claims description 37
- 238000012545 processing Methods 0.000 claims description 30
- 230000004044 response Effects 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 16
- 238000012546 transfer Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000003672 processing method Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/28—Using a specific disk cache architecture
- G06F2212/283—Plural cache memories
- G06F2212/284—Plural cache memories being distributed
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
COPY)用に使い分ける動作例を示している。
ここで、「fSequential」は、最近過去に実行されたシーケンシャルアクセスの回数であり、その初期値は0で、シーケンシャルアクセスが行われる都度にインクレメントされる。また、「fTotal」は、最近過去に実行されたシーケンシャルアクセス及びランダムアクセスを合わせたアクセスの合計回数であり、その初期値は0で、シーケンシャルアクセス又はランダムアクセスが行われる都度にインクレメントされる。なお、「fSequential」も「fTotal」も、一定時間(例えば50ms)にわたり何のアクセスも行われなかった場合には、共に0に初期化される。
11 チャネルアダプタ(CHA)
12 ディスクドライブ(DSK)
13 ディスクアダプタ(DKA)
14 メインキャッシュメモリ(MCM)
15 共有メモリ(SM)
16 接続ネットワーク
17 接続ネットワーク
50 ホストコンピュータ(HOST)
50N 通常ホストコンピュータ(N_HOST)
50M マスタホストコンピュータ(M_HOST)
50R リモートホストコンピュータ(R_HOST)
101 ホストインタフェース(HIF)
102 マイクロプロセッサ(MP)
103 キャッシュメモリコントローラ(CMC)
104 共有メモリコントローラ(SMC)
105 ローカルキャッシュメモリ(LCM)
106 内部バス
121 チャネルアダプタパッケージ(CHAPK)
131 ローカルキャッシュデータのディレクトリ情報
132 排他制御テーブル
141 ディスクアレイ
641 バックライトキャッシング処理
705 ホストリード/ライト(HOST
READ/WRITE)用のローカルキャッシュ領域
707 リモートコピー(REMOTE COPY)用のローカルキャッシュ領域
805 ランダムアクセス(RANDOM
ACCESS)用のローカルキャッシュ領域
807 シーケンシャルアクセス(SEQUENTIAL
ACCESS)用のローカルキャッシュ領域
Claims (7)
- 1以上のホスト装置とのデータ通信をそれぞれ行う複数のチャネルアダプタが搭載された、少なくとも1つのチャネルアダプタパッケージと、
データを保存する複数のストレージデバイスと、
前記複数のストレージデバイスとのデータ通信をそれぞれ行う複数のストレージアダプタと、
前記複数のチャネルアダプタと前記複数のストレージアダプタと間で送受されるデータを一時的に記憶するためのメインキャッシュメモリと、
前記複数のチャネルアダプタと前記複数のストレージアダプタを前記メインキャッシュメモリに接続するための接続ネットワークと
を備え、前記複数のチャネルアダプタの各々が、
前記ホスト装置とのデータ通信を制御する2以上のプロセッサと、
前記ホスト装置によりアクセスされるデータを一時的に記憶するためのローカルキャッシュメモリと、
前記2以上のプロセッサと前記ローカルキャッシュメモリとを接続した、前記接続ネットワークよりも高速にデータ伝送可能な内部バスと
を有し、
前記各チャネルアダプタ内で、各プロセッサがそれぞれ前記内部バスを介して前記少なくとも一つのローカルキャッシュメモリに直接的にアクセスできるように構成され、
各チャネルアダプタ内の各プロセッサが、前記ホスト装置からライトデータ及び前記ライトデータについてのライト要求を受信した場合、前記ライトデータを前記ローカルキャッシュメモリに書き、前記ライト要求に含まれている前記ライトデータの前記ストレージデバイス内での記憶場所を特定するための情報をディレクトリ情報として前記各プロセッサ内のローカルメモリに記憶し、前記ライト要求に対する応答を前記ホスト装置に送り、そして、前記ライトデータが前記ストレージアダプタによって前記ストレージデバイスに書かれるようにするために、前記ライトデータを前記ローカルキャッシュメモリから前記メインキャッシュメモリへ前記接続ネットワークを介して転送するように構成され、
前記各プロセッサが、
前記ライト要求を受信してから前記応答を前記ホスト装置に送るまでの処理の間において、前記ライトデータを前記ローカルキャッシュメモリに書き、前記ライト要求に含まれている前記ライトデータの前記ストレージデバイス内での記憶場所を特定するための情報を、ディレクトリ情報として前記各プロセッサ内のローカルメモリに記憶し、
前記ライト要求を受信してから前記応答を前記ホスト装置に送るまでの処理とは非同期的なタイミングで、バックライトキャッシングの方法により、前記ライトデータを前記ローカルキャッシュメモリから前記メインキャッシュメモリへ転送する
ように構成され、
前記チャネルアダプタパッケージには2以上の前記チャネルアダプタが搭載され、前記2以上のチャネルアダプタが前記内部バスを介して相互に接続されており、
前記チャネルアダプタパッケージ上で、前記2以上のチャネルアダプタ内の各プロセッサが前記内部バスを介して、同じチャネルアダプタ内の前記ローカルキャッシュメモリだけでなく他のチャネルアダプタ内の前記ローカルキャッシュメモリにも直接的にアクセスできるように構成され、
前記接続ネットワークが階層スターネットアーキテクチャに従った構造を有しているストレージシステム。 - 請求項1記載のものにおいて、
前記各プロセッサは、前記ホスト装置からリードデータについてのリード要求を受信した場合、
前記リード要求に含まれている前記リードデータの前記ストレージデバイス内での記憶場所を特定するための情報と、前記各プロセッサが記憶している前記ローカルキャッシュメモリ内に存在するデータの前記ディレクトリ情報とを照合することにより、前記リードデータが前記ローカルキャッシュメモリ内に存在するか否かの判断を行い、
前記判断の結果、前記リードデータが前記ローカルキャッシュメモリ内に存在する場合、前記ローカルキャッシュメモリ内の前記リードデータを前記ホスト装置に送り、
前記判断の結果、前記リードデータが前記ローカルキャッシュメモリ内に存在しない場合、前記リードデータを前記メインキャッシュメモリから前記接続ネットワークを介して読み、前記メインキャッシュメモリから読まれた前記リードデータを前記ローカルキャッシュメモリに書き、前記リードデータの前記ストレージデバイス内での記憶場所を特定するためのディレクトリ情報を記憶し、そして、前記リードデータを前記ホスト装置に送る
ように構成されているストレージシステム。 - 請求項1記載のものにおいて、
前記各プロセッサが、前記ホスト装置から前記ライト要求を受けた場合、前記ライトデータを2重化して前記ローカルキャッシュメモリに書くように構成されているストレージシステム。 - 請求項3記載のものにおいて、
前記各プロセッサが、前記ホスト装置から前記ライト要求を受けた場合、前記ライト要求がデータリモートコピーを目的とする場合には、前記ライトデータを前記ローカルキャッシュメモリに書くときに2重化を省略するように構成されているストレージシステム。 - 請求項1記載のものにおいて、
前記ローカルキャッシュメモリの記憶領域が、ホストリード/ライト用のキャッシュ領域と、自ストレージシステムへのリモートコピー用のキャッシュ領域とを含み、
前記各プロセッサが、前記ホスト装置から前記ライト要求を受けた場合、前記ライト要求が自ストレージシステムへのデータリモートコピーを目的とする場合には、前記ライトデータを前記リモートコピー用のキャッシュ領域に書き、そうでない場合には、前記ライトデータを前記ホストリード/ライト用のキャッシュ領域に書くように構成されているストレージシステム。 - 請求項1記載のものにおいて、
前記ローカルキャッシュメモリの記憶領域が、前記ホスト装置によるランダムアクセスの対象となるデータを記憶するためのランダムアクセス用のキャッシュ領域と、シーケンシャルアクセスの対象となるデータを記憶するためのシーケンシャルアクセス用のキャッシュ領域とを含み、
前記各プロセッサが、前記ランダムアクセス又は前記シーケンシャルアクセスが実行された頻度に応じて、前記ランダムアクセス用のキャッシュ領域と前記シーケンシャルアクセス用のキャッシュ領域の割合を可変制御する
ように構成されているストレージシステム。 - 請求項1記載のものにおいて、
前記複数のチャネルアダプタにより共有される共有メモリを更に備え、
前記共有メモリには、前記ローカルキャッシュメモリ内のデータについての排他制御情報が格納されており、
前記各チャネルアダプタ内の前記各プロセッサは、前記ローカルキャッシュメモリ内のデータにアクセスする場合、同じデータに対する他の前記プロセッサによるアクセスとの競合を回避するように、前記共有メモリ内の前記排他制御データを使用するように構成されているストレージシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003396296A JP4412981B2 (ja) | 2003-11-26 | 2003-11-26 | ストレージシステム及同システムにおけるデータキャッシング方法 |
US10/770,007 US7337281B2 (en) | 2003-11-26 | 2004-02-03 | Storage system and data caching method in the system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003396296A JP4412981B2 (ja) | 2003-11-26 | 2003-11-26 | ストレージシステム及同システムにおけるデータキャッシング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005157815A JP2005157815A (ja) | 2005-06-16 |
JP4412981B2 true JP4412981B2 (ja) | 2010-02-10 |
Family
ID=34587632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003396296A Expired - Fee Related JP4412981B2 (ja) | 2003-11-26 | 2003-11-26 | ストレージシステム及同システムにおけるデータキャッシング方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7337281B2 (ja) |
JP (1) | JP4412981B2 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4477906B2 (ja) * | 2004-03-12 | 2010-06-09 | 株式会社日立製作所 | ストレージシステム |
JP2006072634A (ja) * | 2004-09-01 | 2006-03-16 | Hitachi Ltd | ディスク装置 |
EP1977363B1 (en) * | 2006-01-13 | 2016-10-26 | Freescale Semiconductor, Inc. | Protection system and method of operation therein |
US7840752B2 (en) * | 2006-10-30 | 2010-11-23 | Microsoft Corporation | Dynamic database memory management policies |
US7930481B1 (en) | 2006-12-18 | 2011-04-19 | Symantec Operating Corporation | Controlling cached write operations to storage arrays |
US7984202B2 (en) * | 2007-06-01 | 2011-07-19 | Qualcomm Incorporated | Device directed memory barriers |
JP4973730B2 (ja) * | 2007-06-20 | 2012-07-11 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
JP5176663B2 (ja) * | 2008-04-11 | 2013-04-03 | 日本電気株式会社 | データ処理装置、データ処理方法、及びプログラム |
JP5453872B2 (ja) * | 2009-03-27 | 2014-03-26 | 日本電気株式会社 | ディスクアレイ装置、ディスク制御装置、ディスクアレイ装置における負荷分散方法 |
US10489293B2 (en) | 2009-04-15 | 2019-11-26 | International Business Machines Corporation | Information handling system with immediate scheduling of load operations |
US8140765B2 (en) * | 2009-04-15 | 2012-03-20 | International Business Machines Corporation | Information handling system with immediate scheduling of load operations in a dual-bank cache with single dispatch into write/read data flow |
US8140756B2 (en) * | 2009-04-15 | 2012-03-20 | International Business Machines Corporation | Information handling system with immediate scheduling of load operations and fine-grained access to cache memory |
US8195880B2 (en) * | 2009-04-15 | 2012-06-05 | International Business Machines Corporation | Information handling system with immediate scheduling of load operations in a dual-bank cache with dual dispatch into write/read data flow |
WO2010131373A1 (en) * | 2009-05-15 | 2010-11-18 | Hitachi,Ltd. | Storage subsystem |
US9086980B2 (en) * | 2012-08-01 | 2015-07-21 | International Business Machines Corporation | Data processing, method, device, and system for processing requests in a multi-core system |
JP2016018384A (ja) * | 2014-07-08 | 2016-02-01 | 富士通株式会社 | ストレージ制御装置、ストレージシステム、及びプログラム |
US10261722B2 (en) * | 2016-01-22 | 2019-04-16 | International Business Machines Corporation | Performing caching utilizing dispersed system buffers |
JP6981019B2 (ja) * | 2017-03-14 | 2021-12-15 | 日本電気株式会社 | ストレージ装置、ストレージシステム、ストレージ装置の制御方法、プログラム |
KR102340094B1 (ko) * | 2017-03-31 | 2021-12-17 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그의 동작 방법 |
US10592414B2 (en) * | 2017-07-14 | 2020-03-17 | International Business Machines Corporation | Filtering of redundantly scheduled write passes |
US10706005B2 (en) * | 2017-12-08 | 2020-07-07 | Vmware, Inc. | File system interface for remote direct memory access |
JP6802209B2 (ja) | 2018-03-27 | 2020-12-16 | 株式会社日立製作所 | ストレージシステム |
US11237960B2 (en) * | 2019-05-21 | 2022-02-01 | Arm Limited | Method and apparatus for asynchronous memory write-back in a data processing system |
US11176042B2 (en) | 2019-05-21 | 2021-11-16 | Arm Limited | Method and apparatus for architectural cache transaction logging |
JP7242928B2 (ja) * | 2020-02-07 | 2023-03-20 | 株式会社日立製作所 | ストレージシステム及び入出力制御方法 |
JP7028902B2 (ja) | 2020-02-07 | 2022-03-02 | 株式会社日立製作所 | ストレージシステム及び入出力制御方法 |
WO2022054984A1 (en) * | 2020-09-09 | 2022-03-17 | Han Gyoo Kim | Method for processing files through network attached disks |
JP7065928B2 (ja) * | 2020-11-06 | 2022-05-12 | 株式会社日立製作所 | ストレージシステム及びその制御方法 |
KR102343600B1 (ko) * | 2020-12-23 | 2021-12-27 | 주식회사 파두 | 메모리 컨트롤러 및 이를 포함하는 스토리지 디바이스 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0389151A3 (en) | 1989-03-22 | 1992-06-03 | International Business Machines Corporation | System and method for partitioned cache memory management |
US5689678A (en) * | 1993-03-11 | 1997-11-18 | Emc Corporation | Distributed storage array system having a plurality of modular control units |
JP3239669B2 (ja) | 1995-02-20 | 2001-12-17 | 株式会社日立製作所 | 記憶制御装置及びその制御方法 |
US5751993A (en) * | 1995-09-05 | 1998-05-12 | Emc Corporation | Cache management system |
US6304980B1 (en) * | 1996-03-13 | 2001-10-16 | International Business Machines Corporation | Peer-to-peer backup system with failure-triggered device switching honoring reservation of primary device |
US5893140A (en) * | 1996-08-14 | 1999-04-06 | Emc Corporation | File server having a file system cache and protocol for truly safe asynchronous writes |
JP3159118B2 (ja) | 1997-04-18 | 2001-04-23 | 日本電気株式会社 | ライトバックデータ選択方法及びプログラムを記録した機械読み取り可能な記録媒体 |
JP2000268006A (ja) | 1999-03-15 | 2000-09-29 | Fuji Xerox Co Ltd | マルチプロセッサシステム |
JP2000339101A (ja) | 1999-05-28 | 2000-12-08 | Hitachi Ltd | ディスクアレイ制御装置 |
US6457100B1 (en) * | 1999-09-15 | 2002-09-24 | International Business Machines Corporation | Scaleable shared-memory multi-processor computer system having repetitive chip structure with efficient busing and coherence controls |
US6341331B1 (en) * | 1999-10-01 | 2002-01-22 | International Business Machines Corporation | Method and system for managing a raid storage system with cache |
JP3705731B2 (ja) | 2000-06-05 | 2005-10-12 | 富士通株式会社 | 入出力制御装置 |
US6751703B2 (en) * | 2000-12-27 | 2004-06-15 | Emc Corporation | Data storage systems and methods which utilize an on-board cache |
US6681339B2 (en) * | 2001-01-16 | 2004-01-20 | International Business Machines Corporation | System and method for efficient failover/failback techniques for fault-tolerant data storage system |
JP4105398B2 (ja) | 2001-02-28 | 2008-06-25 | 株式会社日立製作所 | 情報処理システム |
US6629211B2 (en) | 2001-04-20 | 2003-09-30 | International Business Machines Corporation | Method and system for improving raid controller performance through adaptive write back/write through caching |
JP2003015826A (ja) | 2001-07-04 | 2003-01-17 | Hitachi Ltd | ディスクアレイ制御装置における共有メモリコピー機能 |
JP2003084919A (ja) * | 2001-09-06 | 2003-03-20 | Hitachi Ltd | ディスクアレイ装置の制御方法およびディスクアレイ装置 |
JP2003162377A (ja) * | 2001-11-28 | 2003-06-06 | Hitachi Ltd | ディスクアレイシステム及びコントローラ間での論理ユニットの引き継ぎ方法 |
US7020754B1 (en) * | 2001-12-13 | 2006-03-28 | Emc Corporation | Method and system for maintaining data integrity using dual write operations |
JP3759048B2 (ja) * | 2002-02-04 | 2006-03-22 | 日本電気株式会社 | ディスクアレイ装置のディスクキャッシュ管理方法 |
US7007042B2 (en) * | 2002-03-28 | 2006-02-28 | Hewlett-Packard Development Company, L.P. | System and method for automatic site failover in a storage area network |
US6959364B2 (en) * | 2002-06-28 | 2005-10-25 | Intel Corporation | Partially inclusive snoop filter |
US6917967B2 (en) * | 2002-12-13 | 2005-07-12 | Sun Microsystems, Inc. | System and method for implementing shared memory regions in distributed shared memory systems |
JP4413518B2 (ja) | 2003-04-16 | 2010-02-10 | 株式会社日立製作所 | 記憶デバイス制御装置、及び記憶デバイス制御装置の制御方法 |
-
2003
- 2003-11-26 JP JP2003396296A patent/JP4412981B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-03 US US10/770,007 patent/US7337281B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7337281B2 (en) | 2008-02-26 |
US20050114592A1 (en) | 2005-05-26 |
JP2005157815A (ja) | 2005-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4412981B2 (ja) | ストレージシステム及同システムにおけるデータキャッシング方法 | |
US7117310B2 (en) | Systems and methods for cache synchronization between redundant storage controllers | |
US6321298B1 (en) | Full cache coherency across multiple raid controllers | |
US8495301B1 (en) | System and method for scatter gather cache processing | |
US7149846B2 (en) | RAID protected external secondary memory | |
US6567888B2 (en) | Method and apparatus for efficiently destaging data from a cache to two or more non-contiguous storage locations | |
CN107656700B (zh) | 一种flash-dram混合存储器模块 | |
US10372345B1 (en) | High performance logical device | |
US20150220280A1 (en) | Tiered storage system, storage controller and method of substituting data transfer between tiers | |
CN108319430B (zh) | 处理io请求的方法及装置 | |
US20100049902A1 (en) | Storage subsystem and storage system including storage subsystem | |
JP2017151982A (ja) | データストレージサブシステムにおけるキャッシングのための方法およびシステム | |
JPS6015760A (ja) | Dasdキヤツシユの情報をステ−ジングするための方法 | |
US6842829B1 (en) | Method and apparatus to manage independent memory systems as a shared volume | |
US6098149A (en) | Method and apparatus for extending commands in a cached disk array | |
US8656119B2 (en) | Storage system, control program and storage system control method | |
US8924652B2 (en) | Simultaneous eviction and cleaning operations in a cache | |
JP3690295B2 (ja) | ディスクアレイ制御装置 | |
CN109799959B (zh) | 一种提高开放通道固态盘写并行性的方法 | |
US6334159B1 (en) | Method and apparatus for scheduling requests within a data processing system | |
KR20190096838A (ko) | 더미 입출력 요청을 이용한 배리어 명령 전달 방법 및 그 장치 | |
WO2015141219A1 (ja) | ストレージシステム、制御装置、記憶装置、データアクセス方法及びプログラム記録媒体 | |
JP4439798B2 (ja) | ディスクアレイ装置の制御方法、及びディスクアレイ装置 | |
US20060031639A1 (en) | Write unmodified data to controller read cache | |
CN111324282A (zh) | 一种存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061023 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |