Nothing Special   »   [go: up one dir, main page]

JP4410894B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4410894B2
JP4410894B2 JP2000013275A JP2000013275A JP4410894B2 JP 4410894 B2 JP4410894 B2 JP 4410894B2 JP 2000013275 A JP2000013275 A JP 2000013275A JP 2000013275 A JP2000013275 A JP 2000013275A JP 4410894 B2 JP4410894 B2 JP 4410894B2
Authority
JP
Japan
Prior art keywords
insulating film
light emitting
semiconductor
gate electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000013275A
Other languages
Japanese (ja)
Other versions
JP2001203382A (en
Inventor
芳樹 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2000013275A priority Critical patent/JP4410894B2/en
Publication of JP2001203382A publication Critical patent/JP2001203382A/en
Application granted granted Critical
Publication of JP4410894B2 publication Critical patent/JP4410894B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Luminescent Compositions (AREA)
  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、発光機能を備えた半導体装置に関するものである。
【0002】
【従来の技術】
Si−MOSトランジスタを代表とするMIS型トランジスタを集積してなる、いわゆるLSIの高集積化は、1970年代以降30年もの長い間、個々のトランジスタの微細化を進めることにより着実に進められてきた。ギガビット級の集積度を持つDRAMが市場に登場しつつある現在でも、将来の集積回路の更なる性能向上を果たすための様々な方法が考えられている。例えば、ゲート絶縁膜に高誘電体膜を採用したり、チャネルにSiGe系の材料を採用したり、更にはSOI( Silicon(semiconductor) On Insulator)などの構造を採用することで個々のトランジスタの性能向上を図ることが検討されている。
【0003】
しかしその一方では、将来のLSIの性能向上の鍵を握るのは、配線における信号伝搬の遅延を解決することであることが指摘されている。事実、ロジックLSIについては、従来のAl配線に代わってCu配線を用いた製品が市場に登場している。また、配線間の容量を減少させる目的で、誘電率の低い層間絶縁膜の研究も盛んに行なわれている。
【0004】
しかしながら、配線や絶縁膜の材料を代えるだけでは、配線の信号伝搬速度の向上を図る本質的な解決にはならず、近い将来にはLSIチップ間やチップ内を光信号を用いて情報の授受を行なう技術の現実化が予測されている。このため、Si基板上にIII−V族半導体を用いた面発光型の半導体レーザを実装する研究や、Siそのもの或いはSiと相性の良いSiGeで発光素子を作製しようという材料研究も盛んに行なわれている。特に後者の研究は、将来を考えた場合、Si基板上にモノリシックに電子デバイスと光デバイスを作製できるので魅力がある。
【0005】
ところが、SiやSiGeは間接遷移半導体であり、一般には発光強度は極めて弱い。最近の研究においてSi系の発光物質として実用の可能性が高いものに、Si,SiGe,Geなどのナノクリスタルがある。これらをSiO2 などのエネルギーギャップの大きい材料中に作り込み、レーザなどの光で励起すると比較的強い発光が起こることが報告されている。
【0006】
また、希土類元素であるErなどを酸素原子が共存する母材料にドープしたり、SiO2 などのギャップの大きな絶縁体中にドープすることにより、Erイオンの内殻遷移に起因した発光が非常に強くなることが報告されている。
【0007】
【発明が解決しようとする課題】
上記したように、各種の半導体ナノクリスタルやErなどの発光は材料の研究としては数多く報告されているものの、発光素子としてどのような素子構造にすれば有用であるかといった研究や提案はこれまで殆どなされていない。
【0008】
ナノクリスタルやErなどは、SiO2 のようにバンドギャップの大きな材料にドープすることで高い発光効率が得られている。しかしこれらの結果は、光励起や電子線励起によるものであり、通常の素子に使われるような電流注入の手法を採るため絶縁膜に直接電気的なコンタクトをとっても、母材が絶縁体であるから殆ど電流が流れず満足な発光強度は得られない。
【0009】
そこで本発明は、前記課題に鑑みてなされたものであり、高い発光効率を容易且つ確実に得ることができ、従来のSi−MOSトランジスタ構造との整合性に優れ、光インターコネクト用にも利用可能であり、LSIの格段な性能向上を図ることが可能な半導体装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明者らは、前記課題に関する鋭意検討の結果、以下に示す発明に想到した。
【0011】
本発明の第1の構成は、ゲート電極及びソース/ドレインを備えたMIS型のトランジスタ構造を有してなる半導体装置を発光素子として構成するものである。即ち、ゲート絶縁膜内に、IV族を含む半導体ナノクリスタル、IV族を含む半導体微結晶、化合物半導体の多結晶又は単結晶、希土類元素及び蛍光物質から選ばれた少なくとも1種である発光物質が添加されており、前記ソース/ドレインにホットエレクトロンを発生させる電圧を印加し、前記ゲート電極にバイアス電圧を印加することで前記ゲート絶縁膜中に導電性キャリアを注入し、前記ゲート絶縁膜を発光せしめることを特徴とする。
【0014】
また、前記ゲート絶縁膜は、複数種の絶縁膜が積層されてなるものとすることが好適である。
【0015】
この場合、前記複数種の絶縁膜は、前記ゲート電極の近傍の第1の絶縁膜と、前記第1の絶縁膜を介して前記ゲート電極から離間した第2の絶縁膜とを含み、前記第2の絶縁膜に前記発光物質が添加されており、前記第1の絶縁膜は、前記第2の絶縁膜よりも、前記キャリアに対してエネルギー障壁として作用するバンドギャップの大きなものとすることが好ましい。
【0016】
本発明の第2の構成は、ゲート電極及びソース/ドレインを備えたMIS型のトランジスタ構造を有してなる半導体装置を製造するに際して、ゲート絶縁膜の形成時に、当該ゲート絶縁膜内に発光物質を添加することを特徴とする。
【0017】
【発明の実施の形態】
以下、本発明を適用した具体的な実施形態について、図面を参照しながら詳細に説明する。
【0018】
(発光素子の構成)
本例では、発光機能を備えた半導体装置として、MISトランジスタ型の発光素子(MIS型発光素子)を例示する。
図1は、本実施形態のMIS型発光素子の主要構成を示す概略断面図であり、(a)がnチャネル型、(b)がpチャネル型のものをそれぞれ示す。
【0019】
このMIS型発光素子は、通常のSi−MOSFETとほぼ同様に構成されており、Si−半導体基板1の表層に形成されたソース/ドレイン2と、当該ソース/ドレイン2間のチャネル上にシリコン酸化膜(SiO2 膜)からなるゲート絶縁膜3を介してパターン形成されたゲート電極4とを有して構成される3端子デバイスである。
【0020】
当該発光素子の主な特徴として、ゲート絶縁膜3が通常のSi−MOSFETのそれより厚く(50nm〜500nm程度)形成されるとともに、ゲート絶縁膜3内に発光物質がドープされている。この発光物質として好適なものとしては、Si,SiGe,Geなどの半導体ナノクリスタル、または直接遷移型の半導体の多結晶や微結晶、更にはEr,Euなどの希土類元素、ZnS:Mnなどの蛍光物質が挙げられる。ここで、発光素子のチャネルの導電型としては、n型でもp型でも良いが、それぞれの発光物質の発光機構を考慮して選択すべきであり、使用時の電圧印加によりゲート絶縁膜3中に電子を注入する場合にはnチャネルを、正孔を注入する場合にはpチャネルとするのが良い。
【0021】
ゲート絶縁膜4の材料としては、SiO2 以外に、Si3 4 ,Al2 3 ,TiO2 なども使用できる。
【0022】
ゲート電極4は、発光する波長帯に応じて透明な電極であることが望ましいことは言うまでもない。例えば、可視域で透明な電極材料にはITO(InSnO)などを用いれば良い。また、ゲート金属4の一部に窓を開けて、発光する光を取り出す構造としても好適である。
【0023】
(MIS型発光素子の機能)
上記のように構成されたMIS型発光素子の発光機能について、図2を用い、nチャネルの発光素子(図1(a)参照)を例に採って総括的に説明する。
【0024】
ソース/ドレイン2間に比較的大きな電界が印加されるようにチャネル長とソース/ドレイン2間の印加電圧を設定すれば、チャネルの伝導電子は電界によりエネルギーを得て高いエネルギーを持つ、いわゆるホットエレクトロンとなる。このような状況下で、ゲート電極4に比較的大きな正バイアス電圧を印加すると、チャネルの電子の一部がゲート絶縁膜3のポテンシャルバリアを熱的に越えたり、あるいはファウラー・ノルドハイム型のトンネル過程によりゲート絶縁膜3中に注入される。注入された電子に起因するゲート絶縁膜3中での複数の過程により、発光が惹起されることになる。
【0025】
MIS型発光素子の前記総括的機能を踏まえ、ゲート絶縁膜3にドープする発光物質毎の発光過程について説明する。
【0026】
(1)半導体ナノクリスタル、直接遷移半導体の多結晶や微粒子、又はZnS:Mnなどの蛍光物質
この場合、図3に示すように、ゲート絶縁膜3内で注入された電子がゲート電圧で加速されながら当該発光物質を含んだ材料に衝突して電離過程を起こし、バンド間の励起による電子・正孔対が形成されたり、Mnの場合のように内殻電子が一部失われてイオン化が起こる。その後、電子正孔対が再結合する際にバンド間発光が起こったり、Mnなどでは電子捕獲や内殻遷移により蛍光材料に固有の発光を起こす。この過程は、電子銃から放出された熱電子や電界放出電子を加速してサンプルに照射した際に発光が起こるカソード・ルミネッセンスと同様のものである(テレビのブラウン管に応用されている。)。
【0027】
(2)Er,Euなどの希土類元素
この場合、(1)と同様に、希土類元素をホストとなる半導体材料と共にSiO2 などからなるゲート絶縁膜3中に埋め込む方法もあるが、ゲート絶縁膜3中に直接的に希土類元素をドープして、この希土類元素の原子の内殻の電子遷移に起因した波長1.54μmの発光を得る方法がこれまでの報告を見るかぎり発光効率が高い。図4に示すように、いずれにしても固体中で、例えばErは主に3価の陽イオンに電離しており、このイオンに捉えられた電子が原子内殻のf軌道内で遷移を起こして波長1.54μmの発光が起こる。あるいは(1)の場合と同様に、Erが衝突電離により内殻電子を失って、電子捕獲と内殻遷移により発光することも考えられる。
【0028】
(3)n型又はp型にドープされた半導体ナノクリスタル、直接遷移半導体の多結晶や微粒子
ここでは発光物質として、ゲート絶縁膜3中にIII−V,II−VI族化合物半導体のような直接遷移半導体の多結晶や半導体ナノクリスタル、又は発光効率の高いSi,SiGe,Geなどの半導体ナノクリスタルを形成しておき、且つこれらをn型又はp型にドープしておく。この場合、図5に示すように、これらの発光物質に少数キャリアとなる電子あるいは正孔をチャネルからゲート絶縁膜3中に注入すると、発光物質に元々存在する多数キャリアと再結合が起こり、これによりバンドギャップに相当する発光が起こる。ここで例えば、発光物質をp型にドープした場合にはnチャンネルトランジスタを用い、逆にn型にドープした場合にはpチャンネルトランジスタを用いるのが良い。
【0029】
本実施形態のMIS型発光素子と異なり、ソース/ドレインを持たない2端子デバイス構造の発光素子(例えばダイオード型の発光素子)では、極めて大きなゲート電圧を印加する必要があるばかりでなく、注入されるキャリアの数が少ないため発光強度が弱くなってしまう。これに対して、本実施形態ではMIS型トランジスタ構造のゲート絶縁膜3に発光部を形成し、ソース/ドレイン2間にホットエレクトロン(ホール)が発生する程度の大きな電圧を印加し、さらにゲート電極4に適当な方向のバイアスを印加することでホットエレクトロン(ホール)を注入するため、従来の素子構造よりも多数のキャリアをゲート絶縁膜3内に注入でき、発光強度を大きく得ることができる。
【0030】
更に、本実施形態のMIS型発光素子において、発光を引き起こす基になるホットキャリアの個数は、ソース/ドレイン電圧、ゲート電圧で独立して制御可能である。カソード・ルミネセンスのアナロジーで表現すれば、電子銃のフィラメント電圧がソース/ドレイン電圧に相当し、加速電圧(引き出し電圧)がゲート電圧に相当する。従って、これらの電圧を調整することで、注入電子(ホール)のエネルギー分布を制御することも可能である。
【0031】
(発光素子の製造方法)
以下、上記した本実施形態の発光素子の製造方法について、工程順に説明する。
図6は、本実施形態のMIS型発光素子の製造方法を示す概略断面図である。ここでは、nチャネルのMOS型発光素子について例示する。
【0032】
先ず、図6(a)に示すように、p型のSi−半導体基板1を用意し、CVD法などにより基板1上に発光物質を含むSiO2 膜11を膜厚50nm〜500nm程度に形成する。具体的には、基板1の表面に熱酸化層(下層)12を形成した後、熱酸化層12上にSiナノクリスタルを成長させる。そして、SiナノクリスタルからなるSi層13を覆うようにCVD法等により酸化層(上層)14を形成し、下層12と上層14でSi層13を包み込むようにSiO2 膜11が形成される。
【0033】
この場合、Siナノクリスタルを状況に応じてn型又はp型にドープした状態で下層膜12上に成長形成するようにしてもよい。
【0034】
ここで、SiO2 膜11を形成する他の手法としては、CVD法により、通常のSiO2 を堆積させる場合よりも原料ガス中のSiの割合を多く設定し(Siリッチ)、基板1上にSiO2 を堆積させる方法もある。この場合、堆積時にSiリッチに起因してSiO2 中に未反応の微細なSiナノクリスタルが含有するかたちで、SiO2 膜11が形成されることになる。更には、基板1上にSiO2 を形成した後、当該SiO2 内にSiをイオン注入するようにドープしてもよい。
【0035】
また、半導体ナノクリスタルとしては、Siの代わりにGe,SiGe等を用いてもよい。また、半導体ナノクリスタルの代わりに、IV族を含む半導体微結晶や、GaAs等の化合物半導体の多結晶又は単結晶、Er,Eu等の希土類元素、ZnS:Mn等の蛍光物質を形成するようにしてもよい。
【0036】
また、SiO2 の代わりに、Si3 4 ,Al2 3 ,TiO2 などを材料としても好適である。
【0037】
続いて、図6(b)に示すように、SiO2 膜11上に多結晶シリコン膜を膜厚20nm程度に形成し、当該多結晶シリコン膜及びSiO2 膜11にフォトリソグラフィー及びそれに続くドライエッチングを施し、電極形状にパターニングする。これにより、基板1上にゲート絶縁膜3を介したゲート電極4が形成される。
【0038】
続いて、図6(c)に示すように、ゲート電極4をマスクとして、基板1の表層にn型不純物をイオン注入する。具体的には、n型不純物として例えばリン(P)を加速エネルギー50〜100keV、ドーズ量5×1015/cm2 でイオン注入する。そして、基板1に所定のアニール処理を施すことにより、ゲート電極4の両側における基板1の表層にソース/ドレイン2を形成する。
【0039】
しかる後、ゲート電極4を覆う層間絶縁膜の形成、ゲート電極4、ソース/ドレイン2と電気的に接続される各種配線層の形成等を経て、MOS型発光素子を完成させる。
【0040】
このMOS型発光素子は、アレイ化して集積することにより各種装置に適用が期待される。具体的には、画像表示装置のディスプレイをはじめとする各種の駆動回路や、記憶用キャパシタと共に配されてなるDRAM型などの記憶用集積回路、CMOSトランジスタと同様に配されてなる論理演算用集積回路等に搭載して好適なものである。
【0041】
以上説明したように、本実施形態のMIS型(主にMOS型)発光素子によれば、高い発光効率を容易且つ確実に得ることができ、従来のSi−MOS構造のトランジスタと整合性の良い構造を持つため、Si基板上に集積することができる。また、光インターコネクトに必要なSi基板上のモノリシック発光素子として利用できるため、LSIの高集積化による性能向上を阻む主要因である配線遅延の問題を解決することが可能となる。
【0042】
−変形例−
以下、本実施形態のMIS型発光素子の諸変形例について説明する。なお、本例の発光素子と同様の構成要素等については同符号を記して説明を省略する。
【0043】
(変形例1)
ここでは、図7に示すように、ゲート絶縁膜21を、SiO2 層22、Si3 4 層23及びSiO2 層24をこの順に積層してなる3層構造に形成し、Si3 4 層23内に前記発光物質を添加する。
【0044】
この場合、SiO2 はSi3 4 に比してエネルギーギャップが大きく、従って図8に示すように、Si3 4 をSiO2 で挟持することにより、SiO2 膜22,24が注入されたキャリアに対するエネルギー障壁として機能する。このためのキャリアはSi3 4 に閉じ込められることとなり、キャリアがゲート電極4側に抜ける現象を抑止することが可能となり、更なる高い発光強度を得ることができる。
【0045】
(変形例2)
ここでは、図9に示すように、ゲート絶縁膜3の構成要素である上層14の膜厚を下層12よりも厚く形成する。
【0046】
この場合、図10に示すように、発光物質の添加されたSi層13が、当該Si層13からゲート電極4までの距離がチャネルまでの距離よりも長くなるように配されることに特徴がある。ゲート電圧の上層と下層絶縁膜への分配が異なるため、上層14が注入されたキャリアに対するエネルギー障壁として有効に機能する。これにより、キャリアがゲート電極4側に抜ける現象を抑止することが可能となり、更なる高い発光強度を得ることができる。
【0047】
(変形例3)
ここでは、図11に示すように、ゲート絶縁膜31を、誘電体膜32、SiO2 層33及び誘電体膜34をこの順に積層してなる多層構造に形成し、SiO2 層33内に前記発光物質を添加する。誘電体膜32,34は、誘電率の異なる材料膜が積層され構成されており、具体的にはそれぞれ、SiO2 層41、Si3 4 層42、SiO2 層43、Si3 4 層44がこの順に積層されてなる4層構造とされている。なお、ここでは4層構造について例示するが、更なる多層構造としても好適である。
【0048】
この場合、SiO2 とSi3 4 の誘電率の相違によるいわゆるブラッグ反射の効果を利用すれば、ブロードな発光波長を持つ発光体から任意の波長の発光を選択したり、条件が許せば誘導放出を行わせることも可能である。
【0049】
【発明の効果】
本発明によれば、高い発光効率を容易且つ確実に得ることができ、従来のSi−MOSトランジスタ構造との整合性に優れ、光インターコネクト用にも利用可能であり、LSIの高集積化による性能向上を阻む主要因である配線遅延の問題を解決することが可能となる。
【図面の簡単な説明】
【図1】本実施形態のMIS型発光素子の主要構成を示す概略断面図である。
【図2】本実施形態のMIS型発光素子の発光機能を説明するための模式図である。
【図3】本実施形態のMIS型発光素子の他の例の発光機能を説明するための模式図である。
【図4】本実施形態のMIS型発光素子の他の例の発光機能を説明するための模式図である。
【図5】本実施形態のMIS型発光素子の他の例の発光機能を説明するための模式図である。
【図6】本実施形態のMIS型発光素子の製造方法を工程順にを示す概略断面図である。
【図7】変形例1のMIS型発光素子の主要構成を示す概略断面図である。
【図8】変形例1のMIS型発光素子の発光機能を説明するための模式図である。
【図9】変形例2のMIS型発光素子の主要構成を示す概略断面図である。
【図10】変形例2のMIS型発光素子の発光機能を説明するための模式図である。
【図11】変形例3のMIS型発光素子の主要構成を示す概略断面図である。
【符号の説明】
1 Si−半導体基板
2 ソース/ドレイン
3,21,31 ゲート絶縁膜
4 ゲート電極
11 SiO2
12 熱酸化層(下層)
13 Si層
14 酸化層(上層)
22,24,33,41,43 SiO2
23,42,44 Si3 4
32,34 誘電体膜
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device having a light emitting function.
[0002]
[Prior art]
High integration of so-called LSIs, which are composed of MIS transistors represented by Si-MOS transistors, has been steadily progressed by miniaturization of individual transistors for 30 years since the 1970s. . Even today, DRAMs having a gigabit degree of integration are appearing on the market, and various methods for further improving the performance of future integrated circuits are being considered. For example, a high dielectric film is used for the gate insulating film, a SiGe-based material is used for the channel, and a structure such as SOI (Silicon (Semiconductor) On Insulator) is used to achieve individual transistor performance. Improvements are being considered.
[0003]
However, on the other hand, it has been pointed out that the key to improving the performance of future LSIs is to solve the signal propagation delay in the wiring. In fact, as for logic LSIs, products using Cu wiring instead of conventional Al wiring have appeared on the market. In addition, for the purpose of reducing the capacitance between wirings, research on an interlayer insulating film having a low dielectric constant has been actively conducted.
[0004]
However, simply changing the material of the wiring and insulating film does not provide an essential solution to improve the signal propagation speed of the wiring, and in the near future, information is exchanged between LSI chips and within the chip using optical signals. The realization of the technology to perform is predicted. For this reason, research on mounting a surface emitting semiconductor laser using a group III-V semiconductor on a Si substrate and material research on fabricating a light emitting device with Si itself or SiGe having good compatibility with Si have been actively conducted. ing. In particular, the latter research is attractive because it is possible to fabricate electronic devices and optical devices monolithically on a Si substrate when the future is considered.
[0005]
However, Si and SiGe are indirect transition semiconductors, and generally the emission intensity is extremely weak. In recent research, there are nanocrystals such as Si, SiGe, Ge and the like that have a high possibility of practical use as Si-based luminescent materials. It has been reported that when these are made in a material with a large energy gap such as SiO 2 and excited by light such as a laser, relatively strong light emission occurs.
[0006]
Further, by doping a rare earth element such as Er into a base material in which oxygen atoms coexist, or doping into an insulator with a large gap such as SiO 2 , light emission due to the inner-shell transition of Er ions is extremely high. It has been reported to become stronger.
[0007]
[Problems to be solved by the invention]
As described above, although light emission from various types of semiconductor nanocrystals and Er has been reported as a research of materials, research and proposals on what kind of device structure is useful as a light emitting device have been made so far. Little has been done.
[0008]
Nanocrystals, Er, and the like can obtain high luminous efficiency by doping a material having a large band gap such as SiO 2 . However, these results are due to photoexcitation and electron beam excitation, and since the base material is an insulator even if an electrical contact is made directly to the insulating film because of the current injection method used in ordinary devices. Almost no current flows and satisfactory light emission intensity cannot be obtained.
[0009]
Therefore, the present invention has been made in view of the above problems, and can easily and reliably obtain high light emission efficiency, has excellent compatibility with a conventional Si-MOS transistor structure, and can be used for an optical interconnect. Therefore, an object of the present invention is to provide a semiconductor device capable of significantly improving the performance of an LSI.
[0010]
[Means for Solving the Problems]
As a result of intensive studies on the above problems, the present inventors have arrived at the invention shown below.
[0011]
In the first configuration of the present invention, a semiconductor device having a MIS transistor structure including a gate electrode and a source / drain is configured as a light emitting element. That is, in the gate insulating film, there is a light emitting substance that is at least one selected from a semiconductor nanocrystal including a group IV, a semiconductor microcrystal including a group IV, a polycrystal or a single crystal of a compound semiconductor, a rare earth element, and a fluorescent substance. A voltage that generates hot electrons is applied to the source / drain, a bias voltage is applied to the gate electrode, conductive carriers are injected into the gate insulating film, and the gate insulating film emits light. It is characterized by damaging.
[0014]
The gate insulating film is preferably formed by laminating a plurality of types of insulating films.
[0015]
In this case, the plurality of types of insulating films include a first insulating film in the vicinity of the gate electrode and a second insulating film spaced from the gate electrode through the first insulating film, The light emitting material is added to the second insulating film, and the first insulating film has a larger band gap that acts as an energy barrier against the carriers than the second insulating film. preferable.
[0016]
According to the second configuration of the present invention, when a semiconductor device having a MIS type transistor structure including a gate electrode and a source / drain is manufactured, a light emitting substance is formed in the gate insulating film when the gate insulating film is formed. Is added.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, specific embodiments to which the present invention is applied will be described in detail with reference to the drawings.
[0018]
(Configuration of light emitting element)
In this example, a MIS transistor type light emitting element (MIS type light emitting element) is illustrated as a semiconductor device having a light emitting function.
FIG. 1 is a schematic cross-sectional view showing the main configuration of the MIS type light emitting device of this embodiment, where (a) shows an n-channel type and (b) shows a p-channel type.
[0019]
This MIS type light emitting device is configured in substantially the same manner as a normal Si-MOSFET, and silicon oxide is formed on the source / drain 2 formed on the surface layer of the Si-semiconductor substrate 1 and on the channel between the source / drain 2. This is a three-terminal device having a gate electrode 4 patterned through a gate insulating film 3 made of a film (SiO 2 film).
[0020]
The main feature of the light emitting element is that the gate insulating film 3 is formed thicker (about 50 nm to 500 nm) than that of a normal Si-MOSFET, and the gate insulating film 3 is doped with a light emitting substance. Suitable materials for the light-emitting material include semiconductor nanocrystals such as Si, SiGe, and Ge, polycrystals and microcrystals of direct transition semiconductors, and rare earth elements such as Er and Eu, and fluorescence such as ZnS: Mn. Substances. Here, the conductivity type of the channel of the light-emitting element may be n-type or p-type, but should be selected in consideration of the light-emitting mechanism of each light-emitting substance. It is preferable to use an n channel when injecting electrons into the p channel and a p channel when holes are injected.
[0021]
As a material of the gate insulating film 4, Si 3 N 4 , Al 2 O 3 , TiO 2 or the like can be used in addition to SiO 2 .
[0022]
Needless to say, the gate electrode 4 is desirably a transparent electrode in accordance with the wavelength band of light emission. For example, ITO (InSnO) or the like may be used as an electrode material that is transparent in the visible range. Moreover, it is also suitable as a structure in which a window is opened in a part of the gate metal 4 to extract emitted light.
[0023]
(Function of MIS type light emitting element)
The light emitting function of the MIS type light emitting element configured as described above will be described in general with reference to FIG. 2 and an n channel light emitting element (see FIG. 1A) as an example.
[0024]
If the channel length and the applied voltage between the source / drain 2 are set so that a relatively large electric field is applied between the source / drain 2, the channel conduction electrons gain energy by the electric field and have high energy, so-called hot Become an electron. Under such circumstances, when a relatively large positive bias voltage is applied to the gate electrode 4, some of the electrons in the channel thermally exceed the potential barrier of the gate insulating film 3, or a Fowler-Nordheim type tunneling process. Is injected into the gate insulating film 3. Light emission is caused by a plurality of processes in the gate insulating film 3 caused by the injected electrons.
[0025]
Based on the overall function of the MIS type light emitting device, the light emission process for each light emitting material doped in the gate insulating film 3 will be described.
[0026]
(1) Semiconductor nanocrystal, polycrystalline or fine particles of direct transition semiconductor, or fluorescent material such as ZnS: Mn In this case, as shown in FIG. 3, electrons injected in the gate insulating film 3 are accelerated by the gate voltage. However, it collides with the material containing the luminescent material and causes an ionization process to form electron-hole pairs due to excitation between bands, or ionization occurs due to the loss of some inner-shell electrons as in Mn. . Thereafter, when the electron-hole pair is recombined, light emission between bands occurs, or in Mn or the like, light emission specific to the fluorescent material is caused by electron capture or inner-shell transition. This process is similar to the cathode luminescence that emits light when the sample is accelerated and irradiated with thermionic and field emission electrons emitted from the electron gun (applied to a cathode ray tube of a television).
[0027]
(2) Rare earth elements such as Er and Eu In this case, as in (1), there is a method of embedding the rare earth elements in the gate insulating film 3 made of SiO 2 or the like together with a semiconductor material serving as a host. As far as the previous reports are concerned, the luminous efficiency is high in the method of directly doping the rare earth element therein to obtain light emission of wavelength 1.54 μm resulting from the electron transition of the inner shell of the atom of the rare earth element. As shown in FIG. 4, in any case, in the solid, for example, Er is mainly ionized to trivalent cations, and the electrons captured by these ions cause a transition in the f orbit of the atomic core. Thus, light emission with a wavelength of 1.54 μm occurs. Alternatively, as in the case of (1), it is conceivable that Er loses core electrons due to impact ionization and emits light due to electron capture and core transition.
[0028]
(3) n-type or p-type doped semiconductor nanocrystals, direct transition semiconductor polycrystals or fine particles, as light emitting materials here, such as III-V and II-VI group compound semiconductors directly in the gate insulating film 3 Polycrystalline transition semiconductors, semiconductor nanocrystals, or semiconductor nanocrystals such as Si, SiGe, and Ge having high emission efficiency are formed, and these are doped n-type or p-type. In this case, as shown in FIG. 5, when electrons or holes serving as minority carriers are injected into the gate insulating film 3 from the channel into these luminescent materials, recombination with the majority carriers originally present in the luminescent materials occurs. As a result, light emission corresponding to the band gap occurs. Here, for example, an n-channel transistor is preferably used when the light-emitting substance is doped p-type, and a p-channel transistor is preferably used when the light-emitting substance is doped n-type.
[0029]
Unlike the MIS type light emitting device of the present embodiment, in a light emitting device having a two-terminal device structure having no source / drain (for example, a diode type light emitting device), not only a very large gate voltage needs to be applied but also injection is performed. Since the number of carriers to be generated is small, the emission intensity is weakened. On the other hand, in the present embodiment, a light emitting portion is formed in the gate insulating film 3 having the MIS transistor structure, and a voltage large enough to generate hot electrons (holes) between the source / drain 2 is applied. Since hot electrons (holes) are injected by applying a bias in an appropriate direction to 4, a larger number of carriers can be injected into the gate insulating film 3 than in the conventional element structure, and the emission intensity can be increased.
[0030]
Furthermore, in the MIS type light emitting device of this embodiment, the number of hot carriers that cause light emission can be independently controlled by the source / drain voltage and the gate voltage. In terms of the cathode luminescence analogy, the filament voltage of the electron gun corresponds to the source / drain voltage, and the acceleration voltage (extraction voltage) corresponds to the gate voltage. Therefore, the energy distribution of injected electrons (holes) can be controlled by adjusting these voltages.
[0031]
(Manufacturing method of light emitting element)
Hereinafter, the manufacturing method of the above-described light emitting device of this embodiment will be described in the order of steps.
FIG. 6 is a schematic cross-sectional view showing the method for manufacturing the MIS type light emitting device of this embodiment. Here, an n-channel MOS type light emitting element is illustrated.
[0032]
First, as shown in FIG. 6A, a p-type Si-semiconductor substrate 1 is prepared, and a SiO 2 film 11 containing a luminescent material is formed on the substrate 1 to a film thickness of about 50 nm to 500 nm by a CVD method or the like. . Specifically, after a thermal oxide layer (lower layer) 12 is formed on the surface of the substrate 1, Si nanocrystals are grown on the thermal oxide layer 12. Then, an oxide layer (upper layer) 14 is formed by CVD or the like so as to cover the Si layer 13 made of Si nanocrystals, and the SiO 2 film 11 is formed so as to wrap the Si layer 13 between the lower layer 12 and the upper layer 14.
[0033]
In this case, Si nanocrystals may be grown and formed on the lower layer film 12 in a state of being doped n-type or p-type depending on the situation.
[0034]
Here, as another method for forming the SiO 2 film 11, the CVD method is used to set a larger proportion of Si in the source gas than when ordinary SiO 2 is deposited (Si rich), and on the substrate 1. There is also a method of depositing SiO 2 . In this case, the SiO 2 film 11 is formed in such a way that unreacted fine Si nanocrystals are contained in SiO 2 due to Si rich at the time of deposition. Further, after SiO 2 is formed on the substrate 1, doping may be performed so that Si is ion-implanted into the SiO 2 .
[0035]
As the semiconductor nanocrystal, Ge, SiGe or the like may be used instead of Si. Further, instead of semiconductor nanocrystals, semiconductor microcrystals including group IV, polycrystals or single crystals of compound semiconductors such as GaAs, rare earth elements such as Er and Eu, and fluorescent materials such as ZnS: Mn are formed. May be.
[0036]
Further, instead of SiO 2 , Si 3 N 4 , Al 2 O 3 , TiO 2 or the like is also suitable as a material.
[0037]
Subsequently, as shown in FIG. 6B, a polycrystalline silicon film is formed on the SiO 2 film 11 to a thickness of about 20 nm, and photolithography and subsequent dry etching are performed on the polycrystalline silicon film and the SiO 2 film 11. And patterning into an electrode shape. As a result, the gate electrode 4 is formed on the substrate 1 with the gate insulating film 3 interposed therebetween.
[0038]
Subsequently, as shown in FIG. 6C, n-type impurities are ion-implanted into the surface layer of the substrate 1 using the gate electrode 4 as a mask. Specifically, for example, phosphorus (P) is ion-implanted as an n-type impurity at an acceleration energy of 50 to 100 keV and a dose of 5 × 10 15 / cm 2 . Then, by subjecting the substrate 1 to a predetermined annealing process, the source / drain 2 is formed on the surface layer of the substrate 1 on both sides of the gate electrode 4.
[0039]
Thereafter, the MOS type light emitting device is completed through formation of an interlayer insulating film covering the gate electrode 4, formation of various wiring layers electrically connected to the gate electrode 4 and the source / drain 2, and the like.
[0040]
This MOS type light emitting element is expected to be applied to various devices by being arrayed and integrated. Specifically, various drive circuits including a display of an image display device, a DRAM-type storage integrated circuit arranged with a storage capacitor, and a logic operation integrated circuit arranged in the same manner as a CMOS transistor It is suitable for mounting on a circuit or the like.
[0041]
As described above, according to the MIS type (mainly MOS type) light emitting element of the present embodiment, high light emission efficiency can be obtained easily and reliably, and it has good consistency with the conventional Si-MOS structure transistor. Since it has a structure, it can be integrated on a Si substrate. Further, since it can be used as a monolithic light emitting element on a Si substrate necessary for an optical interconnect, it is possible to solve the problem of wiring delay, which is a main factor that hinders performance improvement due to high integration of LSI.
[0042]
-Modification-
Hereinafter, various modifications of the MIS type light emitting device of this embodiment will be described. In addition, about the component similar to the light emitting element of this example, the same code | symbol is described and description is abbreviate | omitted.
[0043]
(Modification 1)
Here, as shown in FIG. 7, the gate insulating film 21 is formed in a three-layer structure in which an SiO 2 layer 22, an Si 3 N 4 layer 23, and an SiO 2 layer 24 are laminated in this order, and an Si 3 N 4 layer is formed. The light emitting material is added into the layer 23.
[0044]
In this case, SiO 2 has a larger energy gap than Si 3 N 4 , and therefore SiO 2 films 22 and 24 are implanted by sandwiching Si 3 N 4 with SiO 2 as shown in FIG. Functions as an energy barrier for carriers. The carriers for this purpose are confined in Si 3 N 4 , so that the phenomenon that the carriers escape to the gate electrode 4 side can be suppressed, and a further higher emission intensity can be obtained.
[0045]
(Modification 2)
Here, as shown in FIG. 9, the upper layer 14, which is a component of the gate insulating film 3, is formed thicker than the lower layer 12.
[0046]
In this case, as shown in FIG. 10, the Si layer 13 to which the luminescent material is added is arranged such that the distance from the Si layer 13 to the gate electrode 4 is longer than the distance to the channel. is there. Since the distribution of the gate voltage to the upper layer and the lower insulating film is different, the upper layer 14 effectively functions as an energy barrier against the injected carriers. As a result, it is possible to suppress the phenomenon that carriers escape to the gate electrode 4 side, and a further higher light emission intensity can be obtained.
[0047]
(Modification 3)
Here, as shown in FIG. 11, a gate insulating film 31, the dielectric film 32, the SiO 2 layer 33 and the dielectric film 34 is formed on the multi-layer structure formed by laminating in this order, wherein in the SiO 2 layer 33 Add luminescent material. The dielectric films 32 and 34 are configured by laminating material films having different dielectric constants. Specifically, the SiO 2 layer 41, the Si 3 N 4 layer 42, the SiO 2 layer 43, and the Si 3 N 4 layer, respectively. 44 has a four-layer structure in which the layers are laminated in this order. Although a four-layer structure is illustrated here, it is also suitable as a further multilayer structure.
[0048]
In this case, if the so-called Bragg reflection effect due to the difference in dielectric constant between SiO 2 and Si 3 N 4 is used, light emission of an arbitrary wavelength can be selected from a light emitter having a broad emission wavelength, or induced if conditions permit. It is also possible to cause release.
[0049]
【The invention's effect】
According to the present invention, high light emission efficiency can be obtained easily and reliably, it is excellent in consistency with a conventional Si-MOS transistor structure, can be used for an optical interconnect, and performance due to high integration of LSI. It becomes possible to solve the problem of wiring delay, which is the main factor that hinders improvement.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a main configuration of a MIS type light emitting device of an embodiment.
FIG. 2 is a schematic diagram for explaining a light emitting function of the MIS type light emitting device of the present embodiment.
FIG. 3 is a schematic diagram for explaining a light emitting function of another example of the MIS light emitting element of the present embodiment.
FIG. 4 is a schematic diagram for explaining a light emitting function of another example of the MIS light emitting element of the present embodiment.
FIG. 5 is a schematic diagram for explaining the light emitting function of another example of the MIS light emitting element of the present embodiment.
FIG. 6 is a schematic cross-sectional view showing a method of manufacturing the MIS type light emitting device of the present embodiment in the order of steps.
7 is a schematic cross-sectional view showing the main configuration of a MIS light-emitting element of Modification 1. FIG.
FIG. 8 is a schematic diagram for explaining a light emitting function of a MIS light emitting element of Modification 1;
9 is a schematic cross-sectional view showing the main configuration of a MIS light-emitting element of Modification 2. FIG.
10 is a schematic diagram for explaining a light emitting function of a MIS light emitting element according to a second modification. FIG.
11 is a schematic cross-sectional view showing the main configuration of a MIS light-emitting element of Modification 3. FIG.
[Explanation of symbols]
1 Si- semiconductor substrate second source / drain 3,21,31 gate insulating film 4 gate electrode 11 SiO 2 film 12 thermally oxidized layer (lower layer)
13 Si layer 14 Oxide layer (upper layer)
22, 24, 33, 41, 43 SiO 2 layer 23, 42, 44 Si 3 N 4 layer 32, 34 Dielectric film

Claims (3)

ゲート電極及びソース/ドレインを備えたMIS型のトランジスタ構造を有してなる半導体装置であって、
ゲート絶縁膜内に、IV族を含む半導体ナノクリスタル、IV族を含む半導体微結晶、化合物半導体の多結晶又は単結晶、希土類元素及び蛍光物質から選ばれた少なくとも1種である発光物質が添加されており、
前記ソース/ドレインにホットエレクトロンを発生させる電圧を印加し、前記ゲート電極にバイアス電圧を印加することで前記ゲート絶縁膜中に導電性キャリアを注入し、前記ゲート絶縁膜を発光せしめることを特徴とする半導体装置。
A semiconductor device having a MIS type transistor structure having a gate electrode and a source / drain,
In the gate insulating film, a semiconductor nanocrystal including a group IV, a semiconductor microcrystal including a group IV, a polycrystalline or single crystal of a compound semiconductor, a light emitting material selected from a rare earth element and a fluorescent material is added. And
A voltage for generating hot electrons is applied to the source / drain and a bias voltage is applied to the gate electrode to inject conductive carriers into the gate insulating film, thereby causing the gate insulating film to emit light. Semiconductor device.
前記ゲート絶縁膜は、複数種の絶縁膜が積層されてなるものであることを特徴とする請求項1に記載の半導体装置。  The semiconductor device according to claim 1, wherein the gate insulating film is formed by stacking a plurality of types of insulating films. 前記複数種の絶縁膜は、前記ゲート電極の近傍の第1の絶縁膜と、前記第1の絶縁膜を介して前記ゲート電極から離間した第2の絶縁膜とを含み、前記第2の絶縁膜に前記発光物質が添加されており、前記第1の絶縁膜は、前記第2の絶縁膜よりも、前記キャリアに対してエネルギー障壁として作用するバンドギャップの大きなものであることを特徴とする請求項に記載の半導体装置。The plurality of types of insulating films include a first insulating film in the vicinity of the gate electrode and a second insulating film spaced from the gate electrode through the first insulating film, and the second insulating film The light-emitting substance is added to the film, and the first insulating film has a larger band gap that acts as an energy barrier against the carriers than the second insulating film. The semiconductor device according to claim 2 .
JP2000013275A 2000-01-21 2000-01-21 Semiconductor device Expired - Fee Related JP4410894B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000013275A JP4410894B2 (en) 2000-01-21 2000-01-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000013275A JP4410894B2 (en) 2000-01-21 2000-01-21 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2001203382A JP2001203382A (en) 2001-07-27
JP4410894B2 true JP4410894B2 (en) 2010-02-03

Family

ID=18540887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000013275A Expired - Fee Related JP4410894B2 (en) 2000-01-21 2000-01-21 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4410894B2 (en)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246639A (en) * 2001-02-20 2002-08-30 Fujitsu Ltd Semiconductor light emitting device
KR100502856B1 (en) * 2002-09-17 2005-07-21 주식회사 미뉴타텍 Organic light-emitting device
CA2513574A1 (en) * 2003-01-22 2004-08-05 Group Iv Semiconductor Inc. Doped semiconductor nanocrystal layers, doped semiconductor powders and photonic devices employing such layers or powders
WO2004066345A2 (en) 2003-01-22 2004-08-05 Group Iv Semiconductor Inc. Doped semiconductor nanocrystal layers and preparation thereof
US7095058B2 (en) * 2003-03-21 2006-08-22 Intel Corporation System and method for an improved light-emitting device
DE10313727B4 (en) * 2003-03-27 2005-11-24 Forschungszentrum Rossendorf E.V. Method for treating silicon-based light emitters
US7122842B2 (en) 2003-09-08 2006-10-17 Group Iv Semiconductor Inc. Solid state white light emitter and display using same
KR100697511B1 (en) * 2003-10-21 2007-03-20 삼성전자주식회사 Photocurable Semiconductor Nanocrystal, Photocurable Composition for Pattern Formation of Semiconductor Nanocrystal and Method of Patterning Nanocrystal using the same
WO2005071764A1 (en) * 2004-01-23 2005-08-04 Hoya Corporation Quantum dot light-emitting device and method for manufacturing same
KR100708644B1 (en) 2004-02-26 2007-04-17 삼성에스디아이 주식회사 TFT, flat panel display device therewith, manufacturing method of TFT, manufacturing method of flat panel display, and manufacturing method of donor sheet
JP4517144B2 (en) * 2004-07-14 2010-08-04 国立大学法人広島大学 Manufacturing method of MOS field effect transistor type quantum dot light emitting device
JP4529646B2 (en) * 2004-11-09 2010-08-25 ソニー株式会社 Rare earth element ion diffusion region manufacturing method, light emitting device manufacturing method, and light emitting device
US7262991B2 (en) 2005-06-30 2007-08-28 Intel Corporation Nanotube- and nanocrystal-based non-volatile memory
JP2007329468A (en) * 2006-05-10 2007-12-20 Kumamoto Univ Light-emitting element, and manufacturing method thereof
US7811837B2 (en) * 2006-10-16 2010-10-12 Sharp Laboratories Of America, Inc. Terbium-doped, silicon-rich oxide electroluminescent devices and method of making the same
JP2011113877A (en) * 2009-11-27 2011-06-09 Sharp Corp Photoelectric hybrid substrate, and semiconductor device
JP5408116B2 (en) * 2010-12-17 2014-02-05 富士通セミコンダクター株式会社 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2001203382A (en) 2001-07-27

Similar Documents

Publication Publication Date Title
JP4410894B2 (en) Semiconductor device
EP0594441A2 (en) Semiconductor device
US20060289895A1 (en) Semiconductor device
WO2015042610A2 (en) Superlattice materials and applications
KR100796608B1 (en) Fabricating method for thin film transistor array substrate
US20050253136A1 (en) Electroluminescent device
JP2008508702A (en) Optical device monolithically integrated with CMOS
JP2002246639A (en) Semiconductor light emitting device
TW200305976A (en) Semiconductor device and method for fabricating the same
KR0135804B1 (en) Silicon on insulator transistor
US7442953B2 (en) Wavelength selective photonics device
US6452212B1 (en) Semiconductor device and method for operating the same
JP4517144B2 (en) Manufacturing method of MOS field effect transistor type quantum dot light emitting device
JPH03288471A (en) Semiconductor device and manufacture thereof
JP4162042B2 (en) Thin film production method
TWI822129B (en) Semiconductor device and manufacturing method thereof
JPH05102179A (en) Semiconductor device and its manufacture
US6573576B2 (en) Semiconductor device and method for fabricating the same
US6803613B2 (en) Semiconductor device and manufacturing method of the same
TWI282174B (en) SOI field effect transistor element having a recombination region and method of forming same
CN114631200A (en) Light emitting element
US6852993B2 (en) Emission process for a single photon, corresponding semiconducting device and manufacturing process
JP3338128B2 (en) Semiconductor device
JP3405773B2 (en) Micro field emission cathode device and method of manufacturing the same
JP2001109396A (en) El display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070115

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees