Nothing Special   »   [go: up one dir, main page]

JP4400898B2 - チップサイズパッケージ及びその製造方法 - Google Patents

チップサイズパッケージ及びその製造方法 Download PDF

Info

Publication number
JP4400898B2
JP4400898B2 JP18393299A JP18393299A JP4400898B2 JP 4400898 B2 JP4400898 B2 JP 4400898B2 JP 18393299 A JP18393299 A JP 18393299A JP 18393299 A JP18393299 A JP 18393299A JP 4400898 B2 JP4400898 B2 JP 4400898B2
Authority
JP
Japan
Prior art keywords
recess
metal wire
forming
wafer
steps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18393299A
Other languages
English (en)
Other versions
JP2000036549A (ja
Inventor
相 ▲ウク▼ 朴
芝 連 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2000036549A publication Critical patent/JP2000036549A/ja
Application granted granted Critical
Publication of JP4400898B2 publication Critical patent/JP4400898B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02235—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02255—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02317—Manufacturing methods of the redistribution layers by local deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02321—Reworking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02335—Free-standing redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/031—Manufacture and pre-treatment of the bonding area preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0333—Manufacturing methods by local deposition of the material of the bonding area in solid form
    • H01L2224/03334—Manufacturing methods by local deposition of the material of the bonding area in solid form using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、チップサイズパッケージ及びその製造方法に関し、特にアレイ状に配列される複数個の半田ボールを持つチップサイズパッケージ及びその製造方法に関する。
【０００２】
【従来の技術】
半導体パッケージの例として、通常的に使用されているＳＯＪ(Small Outline J-lead)型、特殊に使用されているＺＩＰ(Zigzag Inline Package)型、及び規格化したメモリーカード(memory card)に適合するように構成されたＴＳＯＰ(Thin Small Outline Package)型等がある。
【０００３】
かかるパッケージの製造方法を概略的に説明すると次の通りである。
まず、ウェーハをスクライブラインに沿って切断するソーウィング(sawing)工程によって個々の半導体チップに分離した後、リードフレームを各半導体チップに取り付けるダイ接着工程を行う。
【０００４】
以後、一定の温度で一定時間の間に半導体チップを硬化(curing)させた後、半導体チップのボンディングパッドとリードフレームのインナーリードとが金属ワイヤによって電気的に連結するワイヤボンディング工程を行う。
【０００５】
ワイヤボンディング工程の終了後、封止剤を用いて半導体チップをモールドするモールド工程を行う。なお、半導体チップをモールドしなければ、外部からの熱や、機械的衝撃から半導体チップが保護できない。
【０００６】
前記モールド工程の終了後、リードフレームのアウタリードをメッキするプレーティング工程、アウタリードを支持しているダムバーを切断するトリム工程、基板に実装し易いようにアウタリードを所定形態で曲がるフォーミング工程を順次行う。
【０００７】
こうした工程で製作される一般のパッケージに対して、パッケージの軽薄化のため、最近では、半導体チップの大きさとほぼ同じチップサイズパッケージが開発されつつある。この様なチップサイズパッケージは、前述した一般のパッケージで用いるリードフレームの代りにタブテープを用い、かつ基板に実装するためにアレイ状に配列される複数個の半田ボールが用いられている。
【０００８】
従来のチップサイズパッケージは、図１に示すように、半導体チップ１のボンディングパッドにバンプ２を形成する。銅材質の金属パターンの形成されたタブテープ３(TAB tape)を、熱圧着によりバンプ２に取り付けて電気的に連結する。全体が封止剤４でモールドされ、タブテープ３の下面に形成したボールランドに半田ボール５をマウントする。
【０００９】
【発明が解決しようとする課題】
しかしながら、前記のような従来のパッケージの厚さは、半導体チップ１の厚さにタブテープ３及び封止剤４の厚さを合算したもので、軽薄化していく最近のパッケージに比較して厚みがあり、さらに薄く改善することが望まれていた。
【００１０】
また、バンプ２とタブテープ３の熱圧着の際、機械的衝撃によりバンプ２またはタブテープ３に割れ目が発生するという問題点があった。さらに、ボールランドの金属面と半田ボール５とが反応し、その接触面に金属化合物が発生するという問題点もあった。
【００１１】
特に、タブテープ３自体に残留するイオン又は水分のため、パッケージが誤動作する恐れがあった。また、タブテープ３内の金属パターンを絶縁させる絶縁フィルムの損傷がおきることによってショートが発生する問題があった。さらにまた、パッドと半田ボールの位置及びピッチが変更されるごとに、タブテープ３を再設計せねばならないという問題点もあった。
【００１２】
本発明は、前記問題点を解消する目的でなされたもので、半導体チップの厚さがパッケージの厚さとなるようにし、パッケージの軽薄化が実現できる画期的な構造のチップサイズパッケージ及びその製造方法を提供することにある。
【００１３】
別の目的は、バンプの代わりに金属ワイヤを用いて、機械的衝撃によるボンディングパッドの破壊を防止することにある。
【００１４】
さらに別の目的は、半田ボールの取付方式を変更して、半田ボール及びボールランド間に金属反応が発生しないようにすることにある。
【００１５】
さらに別の目的は、タブテープを使用しないことにより、タブテープによる諸問題点を解消させることにある。
【００１６】
【課題を解決するための手段】
前記のような目的を達成するため、上面に凹部を形成し、凹部の底面に複数のボンディングパッドを配置した半導体チップと、一側が前記ボンディングパッドに連結した金属ワイヤと、金属ワイヤの一部分が露出するように凹部内に埋め込まれ、表面が前記半導体チップの表面と同一平面をなす封止剤と、封止剤から露出した金属ワイヤに形成されたバンプと、バンプにマウントした半田ボールを含むチップサイズパッケージにおいて、
本発明によるチップサイズパッケージは、次のような構成からなる。実施例１において、半導体チップの上面に凹部を形成し、凹部の底面に複数のボンディングパッドと絶縁パッドを形成する。金属ワイヤでボンディングパッドと絶縁パッドとを電気的に連結しながら、凹部に封止剤を埋め込み、金属ワイヤの中間部がウェーハの表面より突出されるようにする。金属ワイヤの中間部は封止剤から露出する。露出した金属ワイヤの中間部にバンプを形成する。そのバンプに半田ボールをマウントする。
【００１７】
前記構成からなるチップサイズパッケージを製造する方法は次の通りである。最初に、初期（ｉｎｉｔｉａｌ）ウェーハの表面に凹部を形成する。各凹部の底面に集積回路を形成して半導体チップを構成した後、保護層（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）を凹部の底面に蒸着する。次いで、各凹部の底面に複数のボンディングパッドと絶縁パッドを形成する。金属ワイヤでボンディングパッドと絶縁パッドとを電気的に連結しながら、金属ワイヤの中間部がウェーハの表面より突出されるようにする。金属ワイヤの中間部が露出するように前記凹部内を封止剤で埋め込む。ウェーハを切断して個々の半導体チップに分離する。封止剤から露出した金属ワイヤの中間部にバンプを形成し、そのバンプに半田ボールをマウントする。
【００１８】
上面に凹部を形成し、凹部の底面に複数のボンディングパッドを配置した半導体チップと、一側が前記ボンディングパッドに連結した金属ワイヤと、金属ワイヤの一部分が露出するように凹部内に埋め込まれ、表面が前記半導体チップの表面と同一平面をなす封止剤と、封止剤から露出した金属ワイヤに形成されたバンプと、バンプにマウントした半田ボールを含むチップサイズパッケージの構成において、前記構成からなるチップサイズパッケージを製造する方法は次の通りである。
第１に、初期ウェーハの表面に凹部を形成する。各凹部の底面に集積回路を形成して半導体チップを構成した後、保護層を凹部の底面に蒸着する。次いで、各凹部の底面にボンディングパッドを形成し、ウェーハの表面にはダミーパッドを形成する。ダミーパッドとボンディングパッドとを金属ワイヤで電気的に連結する。凹部内を封止剤で埋め込んだ後、封止剤の表面を研磨し、ダミーパッドを除去すると共に、金属ワイヤを封止剤から露出させる。封止剤から露出した金属ワイヤにバンプを形成した後、ウェーハを切断して個々の半導体チップに分離する。バンプに半田ボールをマウントする。
【００１９】
第２に、初期ウェーハの表面に凹部を形成する。各凹部の底面に集積回路を形成して半導体チップを構成した後、保護層を凹部の底面に蒸着する。次いで、各凹部の底面にボンディングパッドを形成する。一方の凹部のボンディングパッドと、前記凹部と隣接する他方の凹部のボンディングパッドとを金属ワイヤで電気的に連結する。各凹部を封止剤で埋め込む。ウェーハを切断して個々の半導体チップに分離すると共に、前記金属ワイヤの中間部を切断する。封止剤の表面を研磨し、金属ワイヤの切断部分を封止剤から露出させる。封止剤から露出した金属ワイヤ部分にバンプを形成した後、そのバンプに半田ボールをマウントする。
これらの構成において、反対に、初期ウェーハの表面に、まず半導体チップと保護層を形成した後、保護層に凹部を形成した構成をとることもできる。
【００２０】
実施例１とは違う方案の実施例２であって、半導体チップの表面にボンディングパッドと絶縁パッドを配置する。ボンディングパッドと絶縁パッドとが金属ワイヤによって電気的に連結する。半導体チップの表面に引出し溝の形成されたセラミック材質のキャップを設ける。金属ワイヤの中間部が引出し溝を通じて露出する。引出し溝を通じて露出した金属ワイヤ部分にバンプを形成し、そのバンプに半田ボールをマウントする。
【００２１】
上述した本発明の構成によれば、半導体チップに形成された凹部内でワイヤボンディングされるので、封止剤も凹部内だけにモールドするだけとなる。このため、半導体チップの厚さがほぼパッケージの厚さとなり、パッケージの軽薄化が実現できる。
【００２２】
【発明の実施の形態】
［実施例１］
本実施例１によって最後に完成したチップサイズパッケージの構造を、図１０を参照しながら説明する。
図１０に示すように、半導体チップ１０の表面にＵ字形状の凹部１１を形成する。凹部１１の底面の中央には一対のボンディングパッド２０を形成し、両側には一対の絶縁パッド３０を形成する。各パッド２０、３０は金属ワイヤ４０によって連結する。特に金属ワイヤ４０の中間部は上向きに突出して曲げた形状としている。
【００２３】
封止剤５０は凹部１１内だけに埋め込まれる。この時、封止剤５０はその表面が半導体チップ１０の表面と同一の平面をなすように埋め込まれると共に、金属ワイヤ４０の中間部が封止剤５０からやや露出するようにする。材質が金のバンプ６０は封止剤５０から露出した金属ワイヤ４０の中間部に形成され、このバンプ６０に半田ボール７０をマウントする。
【００２４】
この様なパッケージでは、封止剤５０が半導体チップ１０から突出しないので、パッケージの厚さを半導体チップ１０の厚さとして構成できる。
【００２５】
一方、本実施例１では、ボンディングパッド２０が凹部１１の中央に配置されることを例に挙げたが、これに限るものではない。他の例として、ボンディングパッド２０は凹部１１の両側に、絶縁パッド３０は凹部１１の中央に配置する事も出来る。
【００２６】
以下、前記の様な構造のパッケージを製造する過程を、添付図面を参照しながら順次説明する。
まず、図２に示すように、初期ウェーハの表面をエッチングしてＵ字形状の凹部１１を形成する。この時、凹部１１の幅は２００乃至４００μｍ、深さは２５０乃至４００μｍであるのが望ましい。次に、凹部１１の底面に半導体集積回路を形成するための通常の各種工程を行い、各凹部１１の底面ごとに半導体チップ１０を構成する。そして、半導体１０の回路を保護するため、各凹部１１の底面に保護層(図示せず)を蒸着する。次に、図３に示すように、凹部１１の底面の中央に一対のボンディングパッド２０を形成し、両側には絶縁パッド３０を形成する。
【００２７】
絶縁パッド３０は、図４に示すように、接着層３１の上部にＵ字形状の溝部を形成し、その溝部内に溝部の深さと同じ厚さで金属層３２をメッキし、金属層３２の上部にはワイヤボンディングが容易にできるように金属薄膜３３をコーティングした構造からなる。ここで、接着層３１の材質はポリマー系のポリイミドで、金属層３２の材質はアルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、クロム（Ｃｒ）、コバルト（Ｃｏ）または錫（Ｓｎ）の一つ、あるいはそれらの複数からなる合金で、金属薄膜３３の材質は以後に行う金属ワイヤとの熱圧着に際して、接着力のよい金（Ａｕ）、銀（Ａｇ）またはクロム（Ｃｒ）であるのが望ましい。一方、接着層３１の厚さは１０乃至１００μｍ、絶縁パッド３０の厚さは１乃至４ｍｉｌであるのが望ましい。
【００２８】
続いて、図５に示すように、金属ワイヤ４０によってボンディングパッド２０と絶縁パッド３０の金属薄膜３３とを熱圧着で連結する。この時、金属ワイヤ４０の中間部は、半導体チップ１０の表面より高く位置するようにする。
【００２９】
次に、ディスペンサー８０を用いて、図６に示すように、凹部１１内に封止剤５０を埋め込む。特に、封止剤５０の高さは半導体チップ１０の表面と同一であるようにする。
【００３０】
この時、金属ワイヤ４０の中間部は、半導体チップ１０の表面よりも突出していっても、埋め込んだ封止剤５０によって、凹部内に沈み込むことにより、金属ワイヤ４０が封止剤５０から露出されないおそれがある。これを予防するため、図７に示すように、封止剤５０の表面にノズル９を通じて研磨剤を噴射して、金属ワイヤ４０を封止剤５０から露出させる。研磨剤の代りに研磨ペーパーを用いて研磨してもいい。
【００３１】
続いて、図８に示すように、封止剤５０から露出した金属ワイヤ４０部分に金材質のような導電性のバンプ６０を形成し、図９のように、ウェーハを切断して個々の半導体チップ１０に分離する。
【００３２】
最後に、図１０に示すように、半田ボール７０をバンプ６０にマウントすると、本実施例１によるチップサイズパッケージが完成する。則ち、図１０に示すようなパッケージを、１８０゜かえすと半田ボール７０が下部に位置するようになるので、半田ボール７０を基板に実装できるようになる。
【００３３】
［実施例２］
本実施例２は、実施例１で用いた絶縁パッドを用いない方式である。
図１１に示すように、半導体チップ１０の表面にダミーパッド３４を形成する。ダミーパッド３４とボンディングパッド２０とが金属ワイヤ４４によって連結する。従ってこの実施例では、ダミーパッド３４側の金属ワイヤ４４部分は半導体チップ１０の表面よりも高く突出する。
【００３４】
続いて、凹部１１内に封止剤５０を埋め込んだ後、半導体チップ１０の表面を基準にして封止剤５０の表面を研磨すると、ダミーパッド３４とこれに連結した金属ワイヤ４４の上端が切断されて除去される。したがって、切断された金属ワイヤ４４の上端が封止剤５０から露出し、この露出した金属ワイヤ４４にバンプ６０を形成する。バンプ６０に半田ボール７０をマウントすると、図１２に示すように、本実施例２によるパッケージが完成する。
【００３５】
［実施例３］
本実施例３は、前記実施例１及び２で用いる絶縁パッドとダミーパッドを全く用いない方式である。
則ち、図１３に示すように、ウェーハ表面に凹部１１を形成する。各凹部１１の底面の中央にはボンディングパッド２０を形成する。金属ワイヤ４５の両端は、互いに隣接する半導体チップ１０の側壁を越えて各凹部１１のボンディングパッド２０に連結する。
【００３６】
封止剤５０で凹部１１を埋め込み、封止剤５０の表面がウェーハの表面を基準にして研磨される。この時、金属ワイヤ４５が切断されながら封止剤５０から露出される。次に、切断工程によってウェーハを個々の半導体チップ１０に分離する。次に、図１４に示すように、露出した各金属ワイヤ４５部分にバンプ６０を形成し、半田ボール７０をバンプ６０にマウントすると、本実施例３によるパッケージが完成する。
【００３７】
一方、実施例１から３では、初期ウェーハの表面に凹部を形成し、凹部の底面に半導体チップを構成した状態でパッケージ工程を行うことを例に挙げたが、これに限るものではない。
【００３８】
反対に、初期ウェーハの表面に、まず半導体チップと保護層を構成した後、保護層に凹部を形成した状態でパッケージ工程を行うこともできる。但し、この方法を実現するには、保護層の厚さが充分に厚くなければならない。則ち、ワイヤボンディングの際に、金属ワイヤがウェーハの表面から突出してしまわないように、凹部をある程度の深さ以上に形成しなければならない。ところで、凹部は保護層のみに形成すべきであると共に、保護層の残っている厚さも一定以上にならなければ半導体チップの集積回路が傷つくので、この方法を実現するには、保護層が充分な厚さで蒸着されることが必要である。
【００３９】
［実施例４］
本実施例４では、実施例１のワイヤボンディング方式と同様であるが、封止剤を用いず、代わりに、セラミックキャップを用いる。
図１５に示すように、封止剤を用いないので、半導体チップ１０の表面に凹部が形成されない。半導体チップ１０の表面には、ボンディングバッド２０と絶縁パッド３０とを形成する。ボンディングパッド２０と絶縁パッド３０とは金属ワイヤ４０によって連結する。半導体チップ１０の表面を外枠に沿ってセラミックキャップ１００で覆う。セラミックキャップ１００は半導体チップ１０に接着剤１１０で取り付けられる。セラミックキャップ１００には、図１６に示すように、引出し溝１０１を形成し、この引出し溝１０１を通じて金属ワイヤ４０の中間部を引き出す。引出した金属ワイヤ４０を、引出し溝１０１に落ち込まないようにパンチで圧着し、引き出し溝１０１の両側壁に階段状に形成された底面に固定させる。
【００４０】
その後、図１７に示すように、金属ワイヤ４０にバンプ６０を形成し、半田ボール７０をバンプ６０にマウントすると、図１８に示すように、本実施例４によるパッケージが完成する。
【００４１】
一方、図１８に示すような構造からなる複数個のパッケージを、基板２２０に実装した後、全体の上部に接着剤２１０を用いてセラミックカプセル２００で覆うと、最終的なパッケージが完成する。
【００４２】
【発明の効果】
以上から説明したように、封止剤は半導体チップに形成された凹部内だけに埋め込まれるので、半導体チップの厚さがパッケージの厚さとなるため、パッケージの軽薄化が実現できる。
【００４３】
特に、本発明では、従来に用いられるタブテープの代りに、金属ワイヤを用いる。よって、従来にはタブテープの金属配線形状が、焦点板(reticle)を用いて予め決定されるので、ボールランドの位置を変更し難い。しかし、本発明では、焦点板を用いず金属ワイヤの露出位置のみを変更すると、ボールランドの位置を手軽に変更することができる。このため、パッドや半田ボールの位置変更への素早い対応が可能である。則ち、設計変更が非常に簡単になる。
【００４４】
尚、本発明によるパッケージを実施するための好適な実施例について図示して説明したが、本発明は前記の実施例に限らず、当該発明の属する分野における通常の知識を有する者であれば、請求範囲で請求する本発明の要旨から逸脱しない範囲で多様に実施・変更ができる。
【図面の簡単な説明】
【図１】 従来のチップサイズパッケージを示す断面図。
【図２】 本発明の実施例１によるパッケージの製造過程を順次示す断面図。
【図３】本発明の実施例１によるパッケージの製造過程を順次示す断面図。
【図４】本発明の実施例１によるパッケージの製造過程を順次示す断面図。
【図５】本発明の実施例１によるパッケージの製造過程を順次示す断面図。
【図６】本発明の実施例１によるパッケージの製造過程を順次示す断面図。
【図７】本発明の実施例１によるパッケージの製造過程を順次示す断面図。
【図８】本発明の実施例１によるパッケージの製造過程を順次示す断面図。
【図９】本発明の実施例１によるパッケージの製造過程を順次示す断面図。
【図１０】本発明の実施例１によるパッケージの製造過程を順次示す断面図。
【図１１】本発明の実施例２によるパッケージの製造過程を示す断面図。
【図１２】本発明の実施例２によるパッケージの製造過程を示す断面図。
【図１３】本発明の実施例３によるパッケージの製造過程を示す断面図。
【図１４】本発明の実施例３によるパッケージの製造過程を示す断面図。
【図１５】本発明の実施例４によるパッケージの製造過程を順次示す断面図。
【図１６】本発明の実施例４によるパッケージの製造過程を順次示す断面図。
【図１７】本発明の実施例４によるパッケージの製造過程を順次示す断面図。
【図１８】本発明の実施例４によるパッケージの製造過程を順次示す断面図。
【図１９】本発明の実施例４によるパッケージの製造過程を順次示す断面図。
【符号の説明】
１０ 半導体チップ
１１ 凹部
２０ ボンディングパッド
２０ 絶縁パッド
４０ 金属ワイヤ
５０ 封止剤
６０ バンプ
７０ 半田ボール
１００ セラミックキャップ
１０１ 引出し溝

Claims (14)

  1. 上面に凹部を形成し、前記凹部の底面に複数のボンディングパッドと絶縁パッドを配置した半導体チップと、一側が前記ボンディングパッドに連結し他側が前記絶縁パッドに連結した金属ワイヤと、前記金属ワイヤの中間部が露出するように前記凹部内に埋め込まれ、表面が前記半導体チップの表面と同一平面をなす封止剤と、前記封止剤から露出した金属ワイヤに形成されたバンプと、及び前記バンプにマウントした半田ボールと、を含むことを特徴とするチップサイズパッケージ。
  2. 前記絶縁パッドは、前記半導体チップの凹部の底面に取り付け、上面に溝部を形成した接着層と、及び前記接着層の溝部内にメッキされ、前記金属ワイヤの連結した金属層を含むことを特徴とする請求項１記載のチップサイズパッケージ。
  3. 前記金属層の表面に金属薄膜を蒸着したことを特徴とする請求項２記載のチップサイズパッケージ。
  4. 前記接着層の材料はポリマー系のポリイミドであることを特徴とする請求項３記載のチップサイズパッケージ。
  5. 前記金属層の材料はアルミニウム、銅、ニッケル、金、銀、コバルトまたは錫の一つ、あるいはそれらの複数からなる合金であることを特徴とする請求項３記載のチップサイズパッケージ。
  6. 前記金属薄膜の材料は銀、金またはクロムの一つであることを特徴とする請求項３記載のチップサイズパッケージ。
  7. 表面に集積回路を形成した半導体チップと、前記半導体チップの全表面を覆い、上面に凹部が形成された保護層と、前記凹部の底面に複数配置されたボンディングパッドと、一側が前記ボンディングパッドに連結した金属ワイヤと、前記金属ワイヤの一部分が露出するように前記凹部内に埋め込まれ、表面が前記半導体チップの表面と同一平面をなす封止剤と、前記封止剤から露出した金属ワイヤに形成されたバンプと、前記バンプにマウントした半田ボールと、を含むことを特徴とするチップサイズパッケージ。
  8. 表面に複数のボンディングパッドと絶縁パッドを配置した半導体チップと、前記絶縁パッドとボンディングパッドとを連結する金属ワイヤと、前記半導体チップの表面に取り付け、前記金属ワイヤの中間部から引き出された引出し溝を形成するキャップと、前記キャップの引出し溝を通じて露出した金属ワイヤに形成されるバンプと、及び前記バンプにマウントした半田ボールと、を含むことを特徴とするチップサイズパッケージ。
  9. 初期ウェーハの表面に凹部を形成する段階と、前記凹部の底面に集積回路を形成して半導体チップを構成する段階と、前記各凹部の底面に複数のボンディングパッドと絶縁パッドを形成する段階と、前記ボンディングパッドと絶縁パッドとを金属ワイヤで電気的に連結しながら、前記金属ワイヤの中間部をウェーハの表面より高く突出させる段階と、前記金属ワイヤの中間部が露出するように前記凹部内を封止剤で埋め込む段階と、前記封止剤から露出した金属ワイヤの中間部にバンプを形成する段階と、前記ウェーハを切断して個々の半導体チップに分離する段階と、及び前記バンプに半田ボールをマウントする段階と、を含むことを特徴とするチップサイズパッケージの製造方法。
  10. 初期ウェーハの表面に集積回路を形成して半導体チップを構成し、前記ウェーハ全体の表面に保護層を蒸着する段階と、前記保護層に凹部を形成する段階と、前記各凹部の底面に複数のボンディングパッドと絶縁パッドを形成する段階と、前記ボンディングパッドと絶縁パッドとを金属ワイヤで電気的に連結しながら、前記金属ワイヤの中間部をウェーハの表面より高く突出させる段階と、前記金属ワイヤの中間部が露出するように前記凹部内を封止剤で埋め込む段階と、前記封止剤から露出した金属ワイヤの中間部にバンプを形成する段階と、前記ウェーハを切断して個々の半導体チップに分離する段階と、及び前記バンプに半田ボールをマウントする段階と、を含むことを特徴とするチップサイズパッケージの製造方法。
  11. 初期ウェーハの表面に集積回路を形成して半導体チップを構成し、前記ウェーハ全体の表面に保護層を蒸着する段階と、前記保護層に凹部を形成する段階と、前記各凹部の底面に複数のボンディングパッドを形成する段階と、前記ウェーハの表面にダミーパッドを形成する段階と、前記ダミーパッドとボンディングパッドとを金属ワイヤで電気的に連結する段階と、前記凹部内を封止剤で埋め込む段階と、前記封止剤の表面がウェーハの表面と同一平面をなすように前記封止剤の表面を研磨し、前記ダミーパッドを除去すると共に、前記金属ワイヤを封止剤から露出させる段階と、前記封止剤から露出した金属ワイヤにバンプを形成する段階と、前記ウェーハを切断して個々の半導体チップに分離する段階と、及び前記バンプに半田ボールをマウントする段階と、を含むチップサイズパッケージの製造方法。
  12. 初期ウェーハの表面に凹部を形成する段階と、前記凹部の底面に集積回路を形成して半導体チップを構成する段階と、前記各凹部の底面に複数のボンディングパッドを形成する段階と、前記ウェーハの表面にダミーパッドを形成する段階と、前記ダミーパッドとボンディングパッドとを金属ワイヤで電気的に連結する段階と、前記凹部内を封止剤で埋め込む段階と、前記封止剤の表面がウェーハの表面と同一平面をなすように前記封止剤の表面を研磨し、前記ダミーパッドを除去すると共に、前記金属ワイヤを封止剤から露出させる段階と、前記封止剤から露出した金属ワイヤにバンプを形成する段階と、前記ウェーハを切断して個々の半導体チップに分離する段階と、及び前記バンプに半田ボールをマウントする段階と、を含むチップサイズパッケージの製造方法。
  13. 初期ウェーハの表面に凹部を形成する段階と、前記凹部の底面に集積回路を形成して半導体チップを構成する段階と、前記各凹部の底面に複数のボンディングパッドを形成する段階と、一方の凹部のボンディングパッドと、前記凹部と隣接する他方の凹部のボンディングパッドとを金属ワイヤで電気的に連結する段階と、前記各半導体チップの凹部を封止剤で埋め込む段階と、前記封止剤の表面がウェーハの表面と同一平面をなすように前記封止剤の表面を研磨すると共に、前記金属ワイヤの中間部を封止剤から露出させる段階と、前記ウェーハを切断して個々の半導体チップに分離する段階と、前記封止剤から露出した金属ワイヤ部分にバンプを形成する段階と、及び前記バンプに半田ボールをマウントする段階と、を含むチップサイズパッケージの製造方法。
  14. 初期ウェーハの表面に集積回路を形成して半導体チップを構成し、前記ウェーハ全体の表面に保護層を蒸着する段階と、前記保護層に凹部を形成する段階と、前記各凹部の底面に複数のボンディングパッドを形成する段階と、一方の凹部のボンディングパッドと、前記凹部と隣接する他方の凹部のボンディングパッドとを金属ワイヤで電気的に連結する段階と、前記各半導体チップの凹部を封止剤で埋め込む段階と、前記封止剤の表面がウェーハの表面と同一平面をなすように前記封止剤の表面を研磨すると共に、前記金属ワイヤの中間部を封止剤から露出させる段階と、前記ウェーハを切断して個々の半導体チップに分離する段階と、前記封止剤から露出した金属ワイヤ部分にバンプを形成する段階と、及び前記バンプに半田ボールをマウントする段階と、を含むチップサイズパッケージの製造方法。
JP18393299A 1998-06-29 1999-06-29 チップサイズパッケージ及びその製造方法 Expired - Fee Related JP4400898B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1998/P25015 1998-06-29
KR1019980025015A KR100265563B1 (ko) 1998-06-29 1998-06-29 볼 그리드 어레이 패키지 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
JP2000036549A JP2000036549A (ja) 2000-02-02
JP4400898B2 true JP4400898B2 (ja) 2010-01-20

Family

ID=19541527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18393299A Expired - Fee Related JP4400898B2 (ja) 1998-06-29 1999-06-29 チップサイズパッケージ及びその製造方法

Country Status (6)

Country Link
US (2) US6211461B1 (ja)
JP (1) JP4400898B2 (ja)
KR (1) KR100265563B1 (ja)
CN (1) CN1211854C (ja)
GB (1) GB2339334B (ja)
TW (1) TW419761B (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW452873B (en) * 2000-06-21 2001-09-01 Advanced Semiconductor Eng Manufacturing method of wafer scale semiconductor package structure
KR100649443B1 (ko) * 2001-01-10 2006-11-24 삼성전자주식회사 노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩패키지가 기판에 부착된 구조
KR100422346B1 (ko) * 2001-06-12 2004-03-12 주식회사 하이닉스반도체 칩크기 패키지 구조 및 그 제조방법
DE10209922A1 (de) * 2002-03-07 2003-10-02 Infineon Technologies Ag Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung
US7262074B2 (en) * 2002-07-08 2007-08-28 Micron Technology, Inc. Methods of fabricating underfilled, encapsulated semiconductor die assemblies
US6650016B1 (en) * 2002-10-01 2003-11-18 International Business Machines Corporation Selective C4 connection in IC packaging
US20040075170A1 (en) * 2002-10-21 2004-04-22 Yinon Degani High frequency integrated circuits
CN101408688B (zh) * 2003-03-31 2011-10-12 德塞拉互连材料股份有限公司 布线电路基板、布线电路基板的制造方法和电路模块
US6890836B2 (en) * 2003-05-23 2005-05-10 Texas Instruments Incorporated Scribe street width reduction by deep trench and shallow saw cut
US7173231B2 (en) * 2003-09-16 2007-02-06 Wen Ching Chen Chip scale package structure for an image sensor
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US20060216868A1 (en) * 2005-03-25 2006-09-28 Advanced Semiconductor Engineering Inc. Package structure and fabrication thereof
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
KR100713928B1 (ko) 2006-02-08 2007-05-07 주식회사 하이닉스반도체 반도체 칩 패키지
SG148901A1 (en) * 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
DE102008046188B4 (de) * 2008-09-06 2011-06-01 Qimonda Ag Chip-Leiterplatten-Anordnung und Verfahren zum Herstellen einer Chip-Leiterplatten-Anordnung
MY149251A (en) * 2008-10-23 2013-07-31 Carsem M Sdn Bhd Wafer-level package using stud bump coated with solder
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
TWI417973B (zh) * 2011-07-11 2013-12-01 矽品精密工業股份有限公司 具微機電元件之封裝結構之製法
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
CN102569232A (zh) * 2012-01-13 2012-07-11 中国科学院上海微系统与信息技术研究所 圆片级芯片尺寸封装应力缓冲结构
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
KR101629273B1 (ko) * 2014-12-24 2016-06-14 주식회사 에스에프에이반도체 반도체 연결패드 상의 범프 구조물 및 이의 형성방법
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0229850B1 (en) 1985-07-16 1992-06-10 Nippon Telegraph and Telephone Corporation Connection terminals between substrates and method of producing the same
US4939316A (en) * 1988-10-05 1990-07-03 Olin Corporation Aluminum alloy semiconductor packages
US5134539A (en) * 1990-12-17 1992-07-28 Nchip, Inc. Multichip module having integral decoupling capacitor
US5214844A (en) * 1990-12-17 1993-06-01 Nchip, Inc. Method of assembling integrated circuits to a silicon board
US5388327A (en) 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
US5490324A (en) 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
US5772451A (en) * 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
KR970000214B1 (ko) 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
US5796589A (en) * 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
AU6237498A (en) * 1996-12-13 1998-07-17 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US5990565A (en) * 1998-10-28 1999-11-23 Chang; Meilien Flip chip package

Also Published As

Publication number Publication date
KR100265563B1 (ko) 2000-09-15
JP2000036549A (ja) 2000-02-02
GB2339334B (en) 2003-05-07
US20010035294A1 (en) 2001-11-01
KR20000003743A (ko) 2000-01-25
TW419761B (en) 2001-01-21
GB9915229D0 (en) 1999-09-01
US6211461B1 (en) 2001-04-03
GB2339334A (en) 2000-01-19
US6519846B2 (en) 2003-02-18
CN1241815A (zh) 2000-01-19
CN1211854C (zh) 2005-07-20

Similar Documents

Publication Publication Date Title
JP4400898B2 (ja) チップサイズパッケージ及びその製造方法
US7109065B2 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
US8241967B2 (en) Semiconductor package with a support structure and fabrication method thereof
US7247526B1 (en) Process for fabricating an integrated circuit package
US6559528B2 (en) Semiconductor device and method for the fabrication thereof
JP3142723B2 (ja) 半導体装置及びその製造方法
US8466552B2 (en) Semiconductor device and method of manufacturing the same
CN106505045B (zh) 具有可路由囊封的传导衬底的半导体封装及方法
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
EP1024531A2 (en) Semiconductor wafer and device having columnar electrodes
KR102597994B1 (ko) 배선 구조체 및 이의 형성 방법
JP2006287235A (ja) 積層されたダイのパッケージ
JP4032063B2 (ja) 半導体装置の製造方法
KR100345166B1 (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
US20220208714A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
US6380062B1 (en) Method of fabricating semiconductor package having metal peg leads and connected by trace lines
US7518211B2 (en) Chip and package structure
US20070108609A1 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
KR100587033B1 (ko) 칩 사이즈 패키지의 제조 방법
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
TWI399839B (zh) 內置於半導體封裝構造之中介連接器
KR20000042665A (ko) 칩 사이즈 패키지 및 그의 제조 방법
KR100403352B1 (ko) 솔더 페이스트 웨이퍼 레벨 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091026

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees