Nothing Special   »   [go: up one dir, main page]

JP4497447B2 - Pulsed DC sputtering film forming method and film forming apparatus for the method - Google Patents

Pulsed DC sputtering film forming method and film forming apparatus for the method Download PDF

Info

Publication number
JP4497447B2
JP4497447B2 JP2003055286A JP2003055286A JP4497447B2 JP 4497447 B2 JP4497447 B2 JP 4497447B2 JP 2003055286 A JP2003055286 A JP 2003055286A JP 2003055286 A JP2003055286 A JP 2003055286A JP 4497447 B2 JP4497447 B2 JP 4497447B2
Authority
JP
Japan
Prior art keywords
film
duty ratio
pulsed
substrate
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003055286A
Other languages
Japanese (ja)
Other versions
JP2004266112A5 (en
JP2004266112A (en
Inventor
成史 五戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2003055286A priority Critical patent/JP4497447B2/en
Publication of JP2004266112A publication Critical patent/JP2004266112A/en
Publication of JP2004266112A5 publication Critical patent/JP2004266112A5/ja
Application granted granted Critical
Publication of JP4497447B2 publication Critical patent/JP4497447B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、パルス状直流スパッタ成膜方法及びこの方法のための成膜装置に関し、特に、半導体基板の表面に形成された、コンタクトホール、スルーホール、配線用溝の側壁や底部に略均一な膜厚で、バリア層や電解メッキ成膜時に使用されるシード層を形成する薄膜形成方法に関する。
【0002】
【従来の技術】
例えば半導体分野においては、その微細化が進み、基板上に形成されたホールや配線用溝のアスペクト比(深さ/ホール径又は溝幅)は益々大きくなる傾向にある。通常、配線材料として銅を使用した半導体配線ではこのようなホールや溝の内側(側壁や底面部分)に対し、数十〜数百Åの均一な膜厚を持つバリア層や電解メッキ用のシード層を形成したいという要求がある。
【0003】
特に、バリア層に関しては、比抵抗の大きな導電性材料を使用することが多いため、ホールや溝の内壁面全体にこの層を形成するに際し、形成する拡散防止効果を維持できる最小膜厚に留めながら、しかも、内壁面全体に亘って均等となるような膜厚分布を備えることが要望される。あるいは、これと同様に、比抵抗の大きな導電性材料の使用を最小限に留めつつ拡散防止効果を確実に維持できる膜質のバリア層であることが要望される。
【0004】
そして、このように膜厚や膜質の点で高い性能を有する膜形成には、特にスパッタ成膜法に対する要望が強い。これは、コストやプロセスの安定性が期待できるからである。
【0005】
上記の要望のうち膜厚に関するものに対しては、従来、基板表面の凹凸における被覆性を向上する手段として、バイアススパッタ法が知られている。ターゲットと基板電極の両方に直流電流や高周波電力を供給し、基板電極上に載置された基板表面にバイアス電圧を印加しつつ、薄膜を形成する方法である。
【0006】
そして、この種のバイアススパッタ法として、例えば、特許文献1や特許文献2に示すものが知られている。これらは、基板に対してバイアス電圧を発生するように構成されていて、逆スパッタ効果によりホール開口部でのオーバーハングの形成や成長を防ぐと共に、ホール底部に堆積した成膜材料を再スパッタし、側壁部へ付着させることにより、ホール内壁部へ均一な成膜を行うものである。
【0007】
ところで、この成膜方法の対象となるホールや配線溝は、高アスペクト比を持ち微細かつ複雑形状であり、これらに対しバリア膜を形成する場合、確実な拡散防止効果を得るために、ホールや配線溝の内側壁や底部を含む基板全面に亘ってごく薄い被覆膜を均一な厚さで形成する必要がある。
【0008】
ところが、本発明者らの検討によれば、上記従来技術のように一定の基板バイアス電圧のみ用いて成膜した場合、アスペクト比が約5以下、あるいは、開口寸法が0.1μm以上のホールや配線溝等を持つ基板に対しては有効なものの、更にアスペクト比が大きく、あるいは、開口寸法が小さくなると、再スパッタ粒子が付着する場所がホールや溝内の側壁部のある限定された場所に集中する。つまり、側壁部に形成された再スパッタ粒子による被覆膜は、凹凸のある膜厚分布を持って形成されるため、ホールや溝の内壁面全体にわたり膜厚を均一化することが困難になることが判明した。また、側壁部への膜材料の付着量を確保するため基板側のバイアス電圧を大きくすると、同時に開口部でのオーバーハングも増大してしまうことも判明した。
【0009】
さらに、被覆性の改善策として、例えば、特許文献3または特許文献4に示すパルス状直流スパッタ成膜方法が知られている。このものは、ターゲットへの印加電圧を間欠的に作動させるものであるため、これと上記したバイアススパッタ法とを組合せると、ターゲットによるスパッタ成膜停止時に、基板バイアス効果によりオーバーハング部が逆スパッタされて、このオーバーハング部の成長抑制を実現することが期待できるのである。
【0010】
一方、上記要望のうち膜質に関するものに対しては、従来、特許文献5や特許文献6に示すものが知られている。これらは、積層構造の安定化のため、シード層とバリアメタルとの間に密着層を介在させており、この密着層材料として、バリア膜と異なる金属あるいは金属化合物を用い(特許文献5)、あるいは、バリア膜と同種の金属窒化物ながら組成比の異なるものを用いている(特許文献6)。
【0011】
【特許文献1】
特開平8−264487号公報(第5−10頁、図2−3)
【特許文献2】
特開昭61−153275号公報(第396−398頁、第1図)
【特許文献3】
特開平9−296266号公報(第3頁、図1−2)
【特許文献4】
特開昭61−261473号公報(第396−397頁、第1図)
【特許文献5】
特開2001−284358号公報(第3−5頁、図3)
【特許文献6】
特開2001−53077号公報(第4−5頁、図1)
【0012】
【発明が解決しようとする課題】
ところで、上記の膜厚に関する対策に関しては、パルス状直流方式で印加されるスパッタ電力のデューティ比Dは、
D=Ton/(Ton+Toff) ・・・・・・(1)
[Ton:カソードに対するスパッタ電力投入時間、Toff:カソードに対するスパッタ電力停止時間]
として示され、これに依存してスパッタの瞬間最大電力が変化する。
【0013】
即ち、最大電力Pmaxは平均電力Paveに対して、
Pave=D × Pmax ・・・・・・(2)
で表すことができるため、デューティ比Dが0.1の場合の瞬間最大電力は平均電力の10倍となり、瞬間的にイオン化効率が激しく上昇することになる。したがって、この際には、Toff時に期待される成長抑制効果を上回るオーバーハングの形成が行われるため、バイアススパッタ成膜法とパルス状直流スパッタ成膜法とを単純に組合せただけでは所期の均等な膜厚形成が得られないことが分る。
【0014】
また、もう一方の膜質対策に関する従来技術においても、密着層の形成のために新たな成膜工程を要することになり、成膜工程の効率向上を企図するときの阻害要因となりかねない。
【0015】
本発明は、上記問題点に鑑み、特に、高アスペクト比を持つコンタクトホールやスルーホール、配線溝等の内壁面に対して、膜厚や膜質などの点で高い膜性能を確保した成膜を行い得るパルス状直流スパッタ成膜方法及びこの方法のための成膜装置を提供することを課題としている。
【0016】
【課題を解決するための手段】
上記課題を解決するため、本発明は、ターゲットに対してパルス状の直流電力を印加するスパッタ成膜方法を用いて、あらかじめ凹凸が形成された基板側に可変のバイアス電圧を印加可能とすると共に前記パルス状直流電力の平均電力を一定に保ったままパルス状電力のデューティ比を可変とし、初めに、基板バイアス電圧及びカソード電圧のうち基板バイアス電圧を初期値に固定した状態で、デューティ比を変化させながら、上記の凹凸を有する基板に薄膜を形成し、次に、この凹凸の側壁部及び底部の各表面に形成された薄膜の膜厚が略均一となるように、デューティ比と基板バイアス電圧とをそれぞれ変化させるものである。
【0017】
ここで、基板バイアス電圧を初期値に固定した状態で、デューティ比のみを変化させながら初期成膜を行うのは、当初はイオン照射の効果を小幅に留めて中性粒子による成膜を行うためである。
【0018】
従って、ターゲットに印加するパルス状直流電圧のデューティ比も、好ましくは、バイアススパッタ初期は大きいこと、即ち、瞬間最大電力が小さいことが好ましい。
【0019】
ところで、パルス状直流スパッタ成膜法及びバイアススパッタ成膜法によりコンタクトホールなどの凹凸部を持つ基板表面へ成膜を行う場合、側壁表面及びホール底部の表面での膜厚分布は照射するイオン強度と相関する傾向がある。即ち、イオン強度に直結する平均電力一定の条件下でのパルス状電力のデューティ比及びこのイオン強度に応じて膜厚分布を変化させる基板バイアス電圧が相関の重要なファクタとなる。この相関は、側壁表面の高さ方向及びホール底部表面で顕著であり、従って、側壁表面の高さ方向における被覆膜の膜厚差を解消し得るデューティ比関数及びバイアス電圧関数(それぞれ、デューティ比や基板バイアス電圧、印加時間等が変数となる)が存在するはずであり、これらの関数によりデューティ比や基板バイアス電圧の増減を制御することにより、凹凸部の側壁表面の高さ方向に形成される被覆膜の膜厚差を解消してこれを均一にすることが可能となる。
【0020】
同様に、ホール底部表面での基板中心側と基板端縁側とにおける被覆膜の膜厚差を解消し得るデューティ比関数及びバイアス電圧関数が存在するはずであり、この関数でデューティ比の増減を制御することで凹凸部の底部表面に形成される被覆膜の膜厚差を解消することができる。
【0021】
さらに、側壁部分の高さ方向と底部表面での膜厚の不均一性をそれぞれ個別に解消するばかりではなく、上記の各デューティ比関数及びバイアス電圧関数を適宜選択することにより、側壁面と底部表面の両表面の膜厚差を同時に解消することも可能である。
【0022】
これにより、徴細かつ複雑形状な凹凸を有する被覆面であっても、基板表面全体に亘って均一な膜厚の被覆膜の形成が可能となる。
【0023】
この場合、さらに、ターゲットから飛来するスパッタ粒子を略垂直に入射させることで、ホール等の開口部に発生するオーバーハングの形成が抑制され、上記凹凸の底部に相当量の堆積膜を碓保できる。このため、この底部の堆積膜を成膜源としたバイアススパッタ成膜を組合せたパルス状直流スパッタ成膜法を行えば、側壁への成膜を確実に行うことができるとともに、上記均一成膜が可能となるデューティ比関数及びバイアス電圧関数の選択範囲も広がる。
【0024】
なお、上記したスパッタ粒子の略垂直入射は、その一例として、ターゲットと基板との距離を、用いるウェハ直径を上回る離間距離に設定し、且つ、スパッタされた粒子の平均自由工程がこの離間距離を上回るような真空度を用いてスパッタ成膜することで実現できる。また、基板とターゲットの間にコリメータを挿入する場合もあるが、この方法は、コリメータそのものがスパッタされ、ダストの発生源ともなるので注意が必要である。
【0025】
一方、本発明は、ターゲットに対してパルス状の直流電力を印加するスパッタ成膜方法を用いて、あらかじめ、化合物種たる反応ガスを導入可能とすると共にパルス状直流電力の平均電力を一定に保ったままパルス状電力のデューティ比を可変とし、反応ガスを所定流量で導入した状態で、デューティ比を変化させて、基板に形成される金属化合物薄膜の組成比を異ならせるものとすることもできる。
【0026】
即ち、パルス状直流スパッタ成膜方法によりコンタクトホールなどの凹凸部を持つ基板表面へ成膜を行う場合、膜厚成長方向の膜組成は上記のデューティ比と相関する傾向がある。即ち、平均電力一定の条件下でのパルス状電力のデューティ比の変化に応じて瞬間最大電力が変化するため、この最大電力に依存する化合物種の化合頻度を左右する重要なファクタとなる。この相関は、膜厚成長方向で顕著であり、従って、側壁表面や底部の深さ方向における被覆膜の膜組成を制御し得るデューティ比関数(デューティ比や印加時間等が変数となる)が存在するはずであり、これらの関数によりデューティ比の増減を制御することにより、凹凸部の側壁表面や底部表面の深さ方向に形成される被覆膜の膜組成を異ならせることができる。このようにすれば、バリア層と同種の金属化合物層ながら組成比の異なる密着層の成膜を行う際も、従来のように、反応ガスの流量設定を変更するなどの手間を要さず、しかも、このような流量変更では不可避なレスポンスの遅延に考慮する必要なく、デューティ比の増減により所望組成比に変更された膜組成の薄膜形成に切り替えることができる。
【0027】
また、このように形成された被覆膜は、良好な被覆特性、特に凹凸の内側表面(側壁表面や底部表面)で略均一な膜厚分布を備え、また、密着層などの機能膜に要求される膜組成を備えているため、銅配線用のバリア層や電解メッキ成膜時のシード層として有用である。
【0028】
これにより、拡散防止機能を有する最小の膜厚でバリア層や密着層を形成すれば、アルミニウムに比べて電気抵抗の小さな銅配線を使用する利点を効率よく活用することができる。また、電解メッキ用シード層やこれに伴う密着層として使用する場合も、一様なメッキ成膜が可能となり、配線中のボイドの発生を抑制できる。
【0029】
そして、上記したパルス状直流スパッタ成膜法により所望の膜厚分布での成膜を行うため、基板電極に対して出力可変の交流または直流電源と、カソードに対して平均電力一定の条件下で可変のデューティ比による出力可能なパルス状直流電源と、制御系とを備え、この制御系は、あらかじめ、所定の基板バイアス電圧条件下で基板・ターゲット間を所定距離に離間したときのパルス状カソード電圧のデューティ比とこのデューティ比に対応する各表面の薄膜の膜厚分布との2成分の参照データを記憶する。そして各表面の成膜時に、膜厚を略均一にするデューティ比を参照データから選択して成るデューティ比関数により、パルス状直流電源の出力を制御する成膜装置を構成することができる。
【0030】
ここで用いるデューティ比関数とは、数学的な関数を意味するのではなく、デューティ比とこのデューティ比に対応する各表面の薄膜の膜厚分布とを参照データとして記憶させてデータベース化し、これに従って、膜厚を補正するようにデューティ比を適宜変化させるという意味であり、パルス状直流スパッタ成膜の途中において、適当な時間間隔中にデューティ比をゼロにすることも含んでいる。
【0031】
さらに、このようなパルス状直流スパッタ成膜時、デューティ比を適宜変更し入射するスパッタ粒子の量を制御することにより、さらに良好な被覆特性が得られることはもちろんである。
【0032】
なお、上記の膜厚分布を左右する因子には、デューティ比関数だけでなくバイアス電圧関数もあり、両因子を同時に変化させて所望の膜厚分布解を求めることも考えられるが、ステップの複雑化を避けるため、本装置の制御系は、所定の基板バイアス電圧ごとにデューティ比関数を作成して記憶させるようにしている。
【0033】
また、パルス状直流スパッタ成膜法により所望の膜組成での成膜を行うため、カソードに対して平均電力一定の条件下で可変のデューティ比による出力可能なパルス状直流電源と、制御系とを備え、この制御系は、あらかじめ、所定流量で反応ガスを導入したときのパルス状カソード電圧のデューティ比と、このデューティ比に対応して基板上に形成される金属化合物層の組成比との2成分の参照データを記憶する。そして、成膜時には、金属化合物を所望組成比で化合させるデューティ比を参照データから選択して、この金属化合物層の膜組成を制御する成膜装置を構成することができる。ここで用いるデューティ比関数も、数学的な関数を意味するのではないことは上述した通りである。
【0034】
【発明の実施の形態】
図1は本発明のパルス状直流スパッタ成膜(第1態様)を行うための成膜装置の略断面図である。成膜室1には、その側壁に図外の真空排気系に連なる排気ロ2とガス導入口3とが設けられ、また、その内部にスパッタカソード4と基板ステージ5とが配置され、これらのそれぞれに載置されたTaターゲット6とシリコン基板7とが互いに対向するように構成されている。このとき、ターゲット6と基板7との離間距離は、基板7の直径(200mm)以上とする。
【0035】
さらに、スパッタカソード4は装置外部のカソード電源8と接続され、基板ステージ5は装置外部の交流または直流電源9に接続され、さらにカソード電源8と電源9とは、パルス状直流電圧及び基板バイアス電圧の出力制御をそれぞれ行う制御系10に接続されている。また、装置外部のカソード4の直上位置には、モータ11により回転駆動可能なホルダ11aが配置され、該ホルダ11a上に設けられたマグネット12a、13a(N極又はS極)及び12b、13b(S極又はN極)がスパッタ成膜中に回転してマグネトロンスパッタ成膜を行えるようにしている。なお、基板ステージ5と電源9とを接続する接続部14は、絶縁体15を介して成膜室1内に貫入する構造となっている。
【0036】
ところで、半導体基板7には導電材料の配線を行うために、基板7の表面に形成された絶縁膜中に図外の凹形状のコンタクトホールを設ける。そして、銅等の配線材料が絶縁膜であるSiO2中の内部に拡散することを防ぐために、Ta、TaNやTiN、WN等の比較的電気抵抗の大きい導電性材料(バリアメタル又は拡散防止膜)を被覆して、半導体の性能劣化を防止する。
【0037】
このようなバリアメタル膜は、良好な被覆精度、即ち、薄くかつ均一な膜厚を保ってホールの内壁表面全体を被覆することが必要である。そして、図1に示す成膜装置は、パルス状直流スパッタ法及びバイアススパッタ法を用いて、コンタクトホールの内壁部分にTaから成るバリアメタル膜を成膜するために用いるものである。
【0038】
上記したように、パルス状直流スパッタ成膜法及びバイアススパッタ成膜法によりコンタクトホールなどの凹凸部を持つ基板表面へ成膜を行う場合、側壁表面及びホール底部の表面での膜厚分布はイオン強度と相関し、さらに、このイオン強度は、平均電力一定の条件下でのパルス状電力のデューティ比に依存すると共に、基板バイアス電圧の作用と相俟って膜厚分布変化の重要な因子であると考えられる。
【0039】
そこで、成膜中に、パルス状電力のデューティ比に対するモジュレーション技術を用いて凹部内表面での膜厚差を解消することができる。即ち、あらかじめ所定条件における膜厚分布パターンを求めておき、これをデータベース化し、さらにこれを用いて、凹部の開口部や側壁部や底部での各表面における膜厚差を解消するのに最適なデューティ比を選択しながらスパッタ成膜を行うことで、均等な膜厚分布を有する被覆膜が得られるのである。
【0040】
図1のカソード電源8から出力されるパルス状電圧に対して制御系10を作動させて得られるモジュレーションの一例を図2に示す。
【0041】
図2には、電力P1、P2、P3にそれぞれ対応する投入時間t1、t2、t3の3パターンのパルス状電力波形が示されている。それぞれのパターンにおいて平均電力を一定としているため、投入時間が長くなるほど、即ち、上記(1)で定義されるデューティ比Dが大きくなるほど最大電力は小さくなる。
【0042】
そして、具体的な被覆膜の膜厚形成に関しては、例えば、最小の電力P1時には凹形状の開口部におけるオーバーハング及び側壁部におけるサイドウォールカバレッジの増大が抑制される。また、電力を増大させるとき(例えばP2→P3)は、イオン照射量が増大するが、これに対応して印加させる基板バイアス電圧を制御系10で制御することにより再スパッタの割合を大きくして結果的にサイドウォールカバレッジを増大させるなどの方法が可能となる。
【0043】
なお、本実施の形態において、凹部内表面膜厚の局所的成長を、凹部内の各局所ごとにオーバーハング、サイドウォールカバレッジ、ボトムカバレッジと称するが、これらはそれぞれ、平坦面での膜厚に対する開口部の成長部の最大厚み(%)、平坦面膜厚に対する側壁成長部の最大厚み(%)、平坦面膜厚に対する底部表面の最大厚み(%)と定義されるものである。
【0044】
図3は、図1の成膜装置を用いて基板7上の凹部(孔径0.2μm、深さ0.85μm)内に被覆膜を形成したときの局所的成長を示すものである。
【0045】
図3中のa〜cは、カソード電圧として、それぞれ、直流電圧(a)、パルス状直流電圧(b及びc)用いた場合である。さらに、パルス状直流電圧を用いる場合は、そのモジュレーションパターンを以下のように設定した。
b:D1=0.5,D2=0.33,D3=0.25
c:D1=0.5,D2=0.15,D3=0.1
【0046】
上記b、cのいずれの場合も、通常の直流電圧を用いた場合と比較して、凹部内のオーバーハングが低減されることが分る。これらにより、デューティ比を変化させて最大電力を最適範囲に収束させることで、凹部内の膜厚分布が平坦なものに近づくことが分る。
【0047】
また、図1の成膜装置を用いて本発明のパルス状直流スパッタ成膜法の第2態様を行うことができる。
【0048】
即ち、基板7の表面に形成した絶縁膜上の凹形状のコンタクトホール内に、窒化タンタルから成るバリアメタル膜の成膜を行う場合に、密着性を高めるため、あるいは、比抵抗値を低減させるために、TaN膜とTa10N膜とから成る二層膜の形成が求められることがある。
【0049】
この場合、従来のスパッタ成膜法では、図1の装置のガス導入口3から導入するアルゴン-窒素混合ガス中のAr/N2の流量比を変化させて同じ窒化タンタルながら組成比の異なる膜組成から成る二層膜を形成することが多い。
【0050】
図4は、上記の流量比の切り替えにより、それぞれ膜厚7.5nmのTa2N膜/Ta10N膜から成る二層膜形成時における膜厚成長方向の組成比の変化を示すオージェ電子分光スペクトルである。図4中の膜厚8nm近傍で、Ar/N2の流量比を10/20sccmから10/5sccmに切り替えているが、組成比が最終的に変化するまでのレスポンスが長く、このため膜組成の変化は連続的になってしまう。これは、流量コントローラで流量制御を行っているものの残留しているN2量が連続的に変化するためであり、このままでは、最小膜厚での成膜が求められるバリアメタル膜用途には不適である。
【0051】
上記したように、パルス状直流スパッタ成膜法による膜厚成長方向の膜組成は、デューティ比と相関し、瞬間最大電力に依存して化合物種の化合頻度を左右する重要な因子であると考えられる。そこで、成膜中に、パルス状電力のデューティ比に対するモジュレーション技術を用いて膜厚成長方向の膜組成を所望のものにすることができる。即ち、あらかじめ所定デューティ比における膜組成パターンを求めておき、これをデータベース化し、さらにこれを用いて、凹部内の各表面において所望の膜組成を得る最適なデューティ比を選択しながらスパッタ成膜を行うことで、機能に応じて膜組成を制御することができる。
【0052】
例えば、窒化タンタルの成膜に際しては、図5に示すように、所定デューティ比におけるTa/N比は良好な相関を有することが分る。
【0053】
図6は、図1の成膜装置を用いて基板7上に、それぞれ膜厚7.5nmのTa2N膜/Ta10N膜から成る二層膜を形成したときの膜厚成長方向の組成比変化を示すオージェ電子分光スペクトルである。即ち、図1の成膜装置のガス導入口3からAr/N2流量比を10/4sccmに固定して、アルゴン-窒素混合ガスを導入させた状態での成膜中に、デューティ比を0.07から0.7に切り替えたところ、窒化タンタルの組成比が不連続で変化し、この結果、所望膜厚の7.5nmをそれぞれ有するTa2N膜/Ta10N膜の二層膜が形成されたことが分る。
【0054】
なお、本実施の形態においては、被覆対象をコンタクトホールとしたが、本発明はこれに限定されず、基板上の凹凸形状によって生じる側壁部分であれば、スルーホールや配線溝あるいは単純な段差形状に対して適用可能であることは言うまでもない。また、本発明の第2態様に至っては、基板形状を問わずあらゆる金属化合物膜の成膜に利用できるものである。
【0055】
【発明の効果】
以上の説明から明らかなように、本発明のパルス状直流スパッタ成膜方法は、基板上の凹凸部の側壁部分や底部表面に被覆膜を形成する際に、側壁部分の高さ方向や凹部の底部表面に生じる被覆膜の膜厚差を解消するようにパルス状直流電力のデューティ比及び基板バイアス電力を増減させるので、その被覆膜を均一な膜厚で形成することができる。したがって、良好な膜厚分布を持つ被覆膜を形成することができる。
【0056】
また、本発明のパルス状直流スパッタ成膜方法は、基板上に被覆膜を形成する際に、パルス状直流電力のデューティ比を増減させることにより、膜厚成長方向の金属化合物膜を所望組成比のものに切り替えることができる。
【0057】
したがって、この被覆膜をバリア層やメッキ用シード層及びこれに伴う密着層などの機能膜として用いた場合に製品品質の向上が可能となる。
【図面の簡単な説明】
【図1】本発明のパルス状直流スパッタ成膜装置の略断面図
【図2】パルス状電力波形によるモジュレーションの一例を示す図
【図3】被覆膜の局所的成長(カバレッジ)の様子を示す図
【図4】流量比の切り替えによる二層膜形成時の膜厚成長方向の組成比変化を示すオージェ電子分光スペクトル
【図5】デューティ比とTa/N組成比との相関を示す図
【図6】本発明方法による二層膜形成時の膜厚成長方向の組成比変化を示すオージェ電子分光スペクトル
【符号の説明】
1 成膜室
2 排気口
3 ガス導入ロ
6 ターゲット
7 基板
8 カソード電源(パルス状直流電源)
9 基板バイアス電源
10 制御系
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a pulsed direct current sputtering film forming method and a film forming apparatus for the method, and in particular, substantially uniform on a contact hole, a through hole, a side wall or a bottom of a wiring groove formed on the surface of a semiconductor substrate. The present invention relates to a thin film forming method for forming a seed layer used for forming a barrier layer or electrolytic plating with a film thickness.
[0002]
[Prior art]
For example, in the semiconductor field, the miniaturization has progressed, and the aspect ratio (depth / hole diameter or groove width) of holes and wiring grooves formed on a substrate tends to increase more and more. Usually, in semiconductor wiring using copper as the wiring material, a barrier layer having a uniform film thickness of several tens to several hundreds of centimeters or a seed for electrolytic plating is formed on the inside (side wall or bottom surface) of such a hole or groove. There is a demand to form a layer.
[0003]
In particular, for the barrier layer, a conductive material having a large specific resistance is often used. Therefore, when this layer is formed on the entire inner wall surface of the hole or groove, the minimum film thickness that can maintain the diffusion prevention effect is limited. However, it is desired to have a film thickness distribution that is uniform over the entire inner wall surface. Alternatively, similarly to this, it is desired that the barrier layer has a film quality capable of reliably maintaining the diffusion preventing effect while minimizing the use of a conductive material having a large specific resistance.
[0004]
In order to form a film having high performance in terms of film thickness and film quality, there is a strong demand for a sputtering film forming method. This is because cost and process stability can be expected.
[0005]
For the above-mentioned demands related to the film thickness, a bias sputtering method is conventionally known as a means for improving the coverage of unevenness on the substrate surface. In this method, a direct current or high frequency power is supplied to both the target and the substrate electrode, and a bias voltage is applied to the surface of the substrate placed on the substrate electrode to form a thin film.
[0006]
As this type of bias sputtering method, for example, those shown in Patent Document 1 and Patent Document 2 are known. These are configured to generate a bias voltage with respect to the substrate, prevent the formation and growth of overhangs at the hole opening due to the reverse sputtering effect, and resputter the deposition material deposited on the bottom of the hole. By depositing on the side wall, a uniform film is formed on the inner wall of the hole.
[0007]
By the way, the holes and wiring trenches that are the targets of this film forming method have a high aspect ratio and are fine and complex shapes. When a barrier film is formed on these, holes and wiring grooves are formed in order to obtain a reliable diffusion preventing effect. It is necessary to form a very thin coating film with a uniform thickness over the entire surface of the substrate including the inner wall and bottom of the wiring groove.
[0008]
However, according to the study by the present inventors, when a film is formed by using only a constant substrate bias voltage as in the above-described prior art, a hole having an aspect ratio of about 5 or less or an opening size of 0.1 μm or more is used. Although effective for substrates with wiring grooves, etc., if the aspect ratio is larger or the aperture size is smaller, the place where resputtered particles adhere is limited to the place where there is a hole or a side wall in the groove. concentrate. In other words, since the coating film formed by resputtering particles formed on the side wall portion is formed with an uneven film thickness distribution, it is difficult to make the film thickness uniform over the entire inner wall surface of the hole or groove. It has been found. It has also been found that when the bias voltage on the substrate side is increased in order to secure the amount of film material adhering to the side wall, the overhang at the opening also increases.
[0009]
Furthermore, as a measure for improving the coverage, for example, a pulsed direct-current sputtering film forming method disclosed in Patent Document 3 or Patent Document 4 is known. In this case, since the voltage applied to the target is intermittently operated, when this is combined with the bias sputtering method described above, the overhang portion is reversed due to the substrate bias effect when the sputtering film formation by the target is stopped. It is expected that the growth of the overhang portion can be suppressed by being sputtered.
[0010]
On the other hand, what is shown in patent document 5 and patent document 6 is conventionally known about the thing regarding film quality among the said requests. These have an adhesion layer interposed between the seed layer and the barrier metal in order to stabilize the laminated structure, and a metal or a metal compound different from the barrier film is used as the adhesion layer material (Patent Document 5). Alternatively, a metal nitride having the same composition ratio as that of the barrier film is used (Patent Document 6).
[0011]
[Patent Document 1]
JP-A-8-264487 (page 5-10, FIG. 2-3)
[Patent Document 2]
JP 61-153275 A (pages 396-398, FIG. 1)
[Patent Document 3]
Japanese Patent Laid-Open No. 9-296266 (page 3, Fig. 1-2)
[Patent Document 4]
JP 61-261473 A (pages 396-397, FIG. 1)
[Patent Document 5]
JP 2001-284358 A (page 3-5, FIG. 3)
[Patent Document 6]
JP 2001-53077 A (page 4-5, FIG. 1)
[0012]
[Problems to be solved by the invention]
By the way, with respect to the above-mentioned measures regarding the film thickness, the duty ratio D of the sputtering power applied by the pulsed DC method is
D = Ton / (Ton + Toff) (1)
[Ton: Sputter power application time for cathode, Toff: Sputter power stop time for cathode]
And the instantaneous maximum power of sputtering changes depending on this.
[0013]
That is, the maximum power Pmax is relative to the average power Pave.
Pave = D × Pmax (2)
Therefore, the instantaneous maximum power when the duty ratio D is 0.1 is 10 times the average power, and the ionization efficiency increases instantaneously. Therefore, in this case, since an overhang exceeding the growth suppression effect expected at the time of Toff is formed, a simple combination of the bias sputtering film forming method and the pulsed DC sputtering film forming method is expected. It can be seen that uniform film thickness formation cannot be obtained.
[0014]
In the other related art related to film quality countermeasures, a new film forming process is required for forming the adhesion layer, which may be an impediment to improving the efficiency of the film forming process.
[0015]
In view of the above-mentioned problems, the present invention forms a film that ensures high film performance in terms of film thickness, film quality, etc., particularly on inner walls such as contact holes, through holes, and wiring grooves having a high aspect ratio. It is an object of the present invention to provide a pulsed direct current sputtering film forming method and a film forming apparatus for this method.
[0016]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention makes it possible to apply a variable bias voltage to a substrate side on which irregularities are formed in advance using a sputtering film forming method in which pulsed DC power is applied to a target. The duty ratio of the pulsed power is made variable while keeping the average power of the pulsed DC power constant, and the duty ratio is first set with the substrate bias voltage fixed to the initial value of the substrate bias voltage and the cathode voltage. While changing the thickness, a thin film is formed on the substrate having the unevenness, and then the duty ratio and the substrate bias are set so that the thickness of the thin film formed on each surface of the uneven sidewall and bottom becomes substantially uniform. The voltage is changed.
[0017]
Here, the initial film formation is performed while changing the duty ratio only with the substrate bias voltage fixed at an initial value, because initially the effect of ion irradiation is kept small and the film is formed using neutral particles. It is.
[0018]
Therefore, the duty ratio of the pulsed DC voltage applied to the target is also preferably large at the initial stage of bias sputtering, that is, the instantaneous maximum power is small.
[0019]
By the way, when a film is formed on a substrate surface having an uneven portion such as a contact hole by a pulsed direct current sputtering film forming method and a bias sputtering film forming method, the film thickness distribution on the surface of the side wall surface and the bottom surface of the hole is the ion intensity to be irradiated. There is a tendency to correlate with. That is, the duty ratio of the pulsed power under the condition of the constant average power directly connected to the ion intensity and the substrate bias voltage that changes the film thickness distribution according to the ion intensity are important factors for the correlation. This correlation is significant in the height direction of the side wall surface and the hole bottom surface, and therefore, the duty ratio function and the bias voltage function (respectively, the duty voltage function) that can eliminate the film thickness difference in the height direction of the side wall surface. Ratio, substrate bias voltage, application time, etc. will be variables). By controlling the increase / decrease of the duty ratio and substrate bias voltage with these functions, it is formed in the height direction of the sidewall surface of the uneven portion It becomes possible to eliminate the film thickness difference of the coating film to be made uniform.
[0020]
Similarly, there should be a duty ratio function and a bias voltage function that can eliminate the film thickness difference of the coating film between the substrate center side and the substrate edge side on the hole bottom surface. By controlling, the difference in film thickness of the coating film formed on the bottom surface of the uneven portion can be eliminated.
[0021]
Furthermore, not only the unevenness of the film thickness in the height direction of the side wall portion and the bottom surface is individually resolved, but also the side wall surface and the bottom portion are selected by appropriately selecting each of the above duty ratio functions and bias voltage functions. It is also possible to eliminate the difference in film thickness between both surfaces at the same time.
[0022]
This makes it possible to form a coating film having a uniform film thickness over the entire surface of the substrate, even on a coating surface having fine and complex irregularities.
[0023]
In this case, furthermore, by making the sputtered particles flying from the target incident substantially perpendicularly, the formation of an overhang generated at the opening such as a hole is suppressed, and a considerable amount of deposited film can be retained at the bottom of the unevenness. . For this reason, if a pulsed direct current sputtering film forming method combined with bias sputtering film forming using the deposited film at the bottom as a film forming source is performed, film formation on the side wall can be surely performed and the uniform film formation described above can be performed. The selection range of the duty ratio function and the bias voltage function that enables this is widened.
[0024]
As an example of the substantially perpendicular incidence of the sputtered particles described above, the distance between the target and the substrate is set to a separation distance that exceeds the diameter of the wafer to be used, and the mean free path of the sputtered particles sets this separation distance. This can be realized by performing sputter deposition using a degree of vacuum higher than that. In some cases, a collimator may be inserted between the substrate and the target. However, this method requires attention because the collimator itself is sputtered and becomes a dust generation source.
[0025]
On the other hand, the present invention uses a sputtering film forming method in which a pulsed DC power is applied to a target, so that a reactive gas as a compound species can be introduced in advance and the average power of the pulsed DC power is kept constant. The duty ratio of the pulsed power can be made variable and the composition ratio of the metal compound thin film formed on the substrate can be varied by changing the duty ratio in a state where the reaction gas is introduced at a predetermined flow rate. .
[0026]
That is, when a film is formed on a substrate surface having an uneven portion such as a contact hole by a pulsed direct current sputtering film forming method, the film composition in the film thickness growth direction tends to correlate with the duty ratio. That is, since the instantaneous maximum power changes in accordance with the change in the duty ratio of the pulsed power under the condition that the average power is constant, it becomes an important factor that determines the compounding frequency of the compound type that depends on the maximum power. This correlation is conspicuous in the film thickness growth direction. Therefore, a duty ratio function (duty ratio, application time, etc. becomes a variable) that can control the film composition of the coating film in the depth direction of the side wall surface or bottom. By controlling the increase / decrease of the duty ratio by these functions, the film composition of the coating film formed in the depth direction of the side wall surface and the bottom surface of the concavo-convex portion can be made different. In this way, even when the adhesion layer having a different composition ratio is formed while the metal compound layer is of the same type as the barrier layer, it is not necessary to change the flow rate setting of the reaction gas as in the prior art. In addition, it is possible to switch to the formation of a thin film having a film composition changed to a desired composition ratio by increasing or decreasing the duty ratio without considering the response delay which is unavoidable with such a flow rate change.
[0027]
In addition, the coating film formed in this way has good coating characteristics, particularly a substantially uniform film thickness distribution on the uneven inner surface (side wall surface or bottom surface), and is also required for functional films such as adhesion layers. Therefore, it is useful as a barrier layer for copper wiring and as a seed layer during electrolytic plating film formation.
[0028]
Thereby, if the barrier layer and the adhesion layer are formed with the minimum film thickness having a diffusion preventing function, the advantage of using the copper wiring having a smaller electric resistance than aluminum can be efficiently utilized. In addition, even when used as a seed layer for electrolytic plating or an adhesion layer associated therewith, uniform plating film formation is possible, and generation of voids in the wiring can be suppressed.
[0029]
Then, in order to perform film formation with a desired film thickness distribution by the pulsed DC sputtering film forming method described above, an AC or DC power source with variable output for the substrate electrode and a constant average power for the cathode are used. A pulsed direct current power source capable of outputting with a variable duty ratio and a control system are provided. This control system is a pulsed cathode when the substrate and the target are separated by a predetermined distance in advance under a predetermined substrate bias voltage condition. Two-component reference data of the voltage duty ratio and the film thickness distribution of the thin film on each surface corresponding to the duty ratio is stored. A film forming apparatus for controlling the output of the pulsed DC power supply can be configured by a duty ratio function obtained by selecting a duty ratio that makes the film thickness substantially uniform from reference data during film formation on each surface.
[0030]
The duty ratio function used here does not mean a mathematical function, but stores the duty ratio and the film thickness distribution of the thin film on each surface corresponding to the duty ratio as a reference data, and creates a database accordingly. This means that the duty ratio is appropriately changed so as to correct the film thickness, and includes setting the duty ratio to zero during an appropriate time interval in the middle of pulsed DC sputtering film formation.
[0031]
Furthermore, it is a matter of course that a better coating characteristic can be obtained by appropriately changing the duty ratio and controlling the amount of incident sputtered particles at the time of pulsed DC sputtering film formation.
[0032]
Note that the factors that influence the film thickness distribution include not only the duty ratio function but also the bias voltage function, and it is possible to obtain a desired film thickness distribution solution by simultaneously changing both factors. In order to avoid this, the control system of this apparatus creates and stores a duty ratio function for each predetermined substrate bias voltage.
[0033]
In addition, in order to perform film formation with a desired film composition by the pulsed direct current sputtering film forming method, a pulsed direct current power source that can output with a variable duty ratio under a condition where the average power is constant with respect to the cathode, a control system, The control system includes a duty ratio of a pulsed cathode voltage when a reaction gas is introduced at a predetermined flow rate, and a composition ratio of a metal compound layer formed on the substrate corresponding to the duty ratio. Two-component reference data is stored. At the time of film formation, a film forming apparatus that controls the film composition of the metal compound layer by selecting a duty ratio for combining the metal compound at a desired composition ratio from the reference data can be configured. As described above, the duty ratio function used here does not mean a mathematical function.
[0034]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a schematic cross-sectional view of a film forming apparatus for performing pulsed direct current sputtering film formation (first aspect) of the present invention. The film forming chamber 1 is provided with an exhaust gas 2 and a gas inlet 3 connected to a vacuum exhaust system (not shown) on its side wall, and a sputter cathode 4 and a substrate stage 5 are disposed inside the film forming chamber 1. The Ta target 6 and the silicon substrate 7 placed on each of them are configured to face each other. At this time, the distance between the target 6 and the substrate 7 is set to be equal to or larger than the diameter (200 mm) of the substrate 7.
[0035]
Further, the sputter cathode 4 is connected to a cathode power supply 8 outside the apparatus, the substrate stage 5 is connected to an AC or DC power supply 9 outside the apparatus, and the cathode power supply 8 and the power supply 9 are connected to a pulsed DC voltage and a substrate bias voltage. Are connected to a control system 10 that respectively performs output control. Further, a holder 11a that can be rotationally driven by a motor 11 is disposed immediately above the cathode 4 outside the apparatus, and magnets 12a, 13a (N pole or S pole) and 12b, 13b (on the holder 11a) are provided. The S pole or the N pole) rotates during the sputtering film formation so that the magnetron sputtering film formation can be performed. Note that the connection portion 14 that connects the substrate stage 5 and the power source 9 has a structure that penetrates into the film forming chamber 1 via an insulator 15.
[0036]
Incidentally, a concave contact hole (not shown) is provided in the insulating film formed on the surface of the substrate 7 in order to perform wiring of the conductive material on the semiconductor substrate 7. In order to prevent the wiring material such as copper from diffusing inside the insulating film SiO 2 , a conductive material (barrier metal or diffusion prevention film) having a relatively large electrical resistance such as Ta, TaN, TiN, WN, etc. ) To prevent deterioration of semiconductor performance.
[0037]
Such a barrier metal film needs to cover the entire inner wall surface of the hole while maintaining a good covering accuracy, that is, a thin and uniform film thickness. The film forming apparatus shown in FIG. 1 is used to form a barrier metal film made of Ta on the inner wall portion of the contact hole by using a pulsed direct current sputtering method and a bias sputtering method.
[0038]
As described above, when film formation is performed on a substrate surface having an uneven portion such as a contact hole by pulsed direct current sputtering film forming method and bias sputtering film forming method, the film thickness distribution on the surface of the sidewall surface and the bottom surface of the hole is ion In addition, the ion intensity depends on the duty ratio of the pulsed power under the condition of constant average power, and is an important factor in the change of the film thickness distribution in combination with the action of the substrate bias voltage. It is believed that there is.
[0039]
Thus, during the film formation, the film thickness difference on the inner surface of the recess can be eliminated by using a modulation technique for the duty ratio of the pulsed power. In other words, a film thickness distribution pattern under a predetermined condition is obtained in advance, and this is used as a database, and this is used to eliminate the film thickness difference on each surface at the opening, side wall, and bottom of the recess. By performing sputter film formation while selecting the duty ratio, a coating film having a uniform film thickness distribution can be obtained.
[0040]
An example of modulation obtained by operating the control system 10 with respect to the pulse voltage output from the cathode power supply 8 of FIG. 1 is shown in FIG.
[0041]
FIG. 2 shows three patterns of pulsed power waveforms of input times t 1 , t 2 , and t 3 corresponding to powers P 1 , P 2 , and P 3 , respectively. Since the average power is constant in each pattern, the maximum power decreases as the input time increases, that is, as the duty ratio D defined in (1) increases.
[0042]
Regarding the specific film thickness formation of the coating film, for example, at the time of the minimum power P 1, the overhang in the concave opening and the increase in the side wall coverage in the side wall are suppressed. Further, when the power is increased (for example, P 2 → P 3 ), the ion irradiation amount is increased, but the substrate bias voltage to be applied correspondingly is controlled by the control system 10 to increase the resputtering ratio. As a result, a method such as increasing the sidewall coverage becomes possible.
[0043]
In this embodiment, the local growth of the film thickness in the recess is referred to as overhang, sidewall coverage, and bottom coverage for each local area in the recess. The maximum thickness (%) of the growth portion of the opening, the maximum thickness (%) of the side wall growth portion with respect to the flat surface thickness, and the maximum thickness (%) of the bottom surface with respect to the flat surface thickness are defined.
[0044]
FIG. 3 shows local growth when a coating film is formed in a recess (hole diameter 0.2 μm, depth 0.85 μm) on the substrate 7 using the film forming apparatus of FIG.
[0045]
In FIG. 3, a to c are cases where a DC voltage (a) and a pulsed DC voltage (b and c) are used as cathode voltages, respectively. Furthermore, when using a pulsed DC voltage, the modulation pattern was set as follows.
b: D 1 = 0.5, D 2 = 0.33, D 3 = 0.25
c: D 1 = 0.5, D 2 = 0.15, D 3 = 0.1
[0046]
It can be seen that in both cases b and c, the overhang in the recess is reduced as compared with the case where a normal DC voltage is used. From these, it can be seen that the film thickness distribution in the recess approaches a flat one by changing the duty ratio and converging the maximum power to the optimum range.
[0047]
Moreover, the 2nd aspect of the pulsed direct-current sputtering film-forming method of this invention can be performed using the film-forming apparatus of FIG.
[0048]
That is, in the case where a barrier metal film made of tantalum nitride is formed in a concave contact hole on the insulating film formed on the surface of the substrate 7, in order to improve the adhesion or to reduce the specific resistance value. Therefore, the formation of a two-layer film composed of a TaN film and a Ta 10 N film may be required.
[0049]
In this case, in the conventional sputter film forming method, the Ar / N 2 flow rate ratio in the argon-nitrogen mixed gas introduced from the gas inlet 3 of the apparatus of FIG. In many cases, a bilayer film composed of the composition is formed.
[0050]
FIG. 4 shows Auger electron spectroscopy showing changes in the composition ratio in the film thickness growth direction when forming a bilayer film composed of a Ta 2 N film / Ta 10 N film each having a film thickness of 7.5 nm by switching the flow rate ratio. It is a spectrum. In FIG. 4, the Ar / N 2 flow rate ratio is switched from 10/20 sccm to 10/5 sccm in the vicinity of the film thickness of 8 nm, but the response until the composition ratio finally changes is long. Change will be continuous. This is because the flow rate control is performed by the flow rate controller, but the remaining N 2 amount continuously changes, and this is not suitable for barrier metal film applications that require film formation with the minimum film thickness. It is.
[0051]
As described above, the film composition in the direction of film growth by the pulsed DC sputtering film forming method correlates with the duty ratio and is considered to be an important factor that determines the compound frequency of the compound type depending on the instantaneous maximum power. It is done. Therefore, during film formation, the film composition in the film thickness growth direction can be made desired by using a modulation technique for the duty ratio of pulsed power. That is, a film composition pattern at a predetermined duty ratio is obtained in advance, and this is made into a database. Further, using this, sputter film formation is performed while selecting an optimum duty ratio for obtaining a desired film composition on each surface in the recess. By doing so, the film composition can be controlled according to the function.
[0052]
For example, when forming a tantalum nitride film, it is understood that the Ta / N ratio at a predetermined duty ratio has a good correlation as shown in FIG.
[0053]
FIG. 6 shows a composition in the direction of film thickness growth when a bilayer film composed of a Ta 2 N film / Ta 10 N film having a thickness of 7.5 nm is formed on the substrate 7 using the film forming apparatus of FIG. It is an Auger electron spectroscopy spectrum which shows a ratio change. That is, the Ar / N 2 flow rate ratio is fixed to 10/4 sccm from the gas inlet 3 of the film forming apparatus of FIG. 1, and the duty ratio is set to 0 during the film formation with the argon-nitrogen mixed gas introduced. When switching from 0.07 to 0.7, the composition ratio of tantalum nitride changes discontinuously. As a result, a double-layered film of Ta 2 N film / Ta 10 N film having a desired film thickness of 7.5 nm is obtained. You can see that it was formed.
[0054]
In the present embodiment, the contact hole is a contact hole. However, the present invention is not limited to this, and a through hole, a wiring groove, or a simple step shape can be used as long as it is a side wall portion caused by the uneven shape on the substrate. Needless to say, this is applicable to. In addition, the second aspect of the present invention can be used to form any metal compound film regardless of the substrate shape.
[0055]
【The invention's effect】
As is apparent from the above description, the pulsed DC sputtering film forming method of the present invention can be applied to the height direction of the side wall portion and the concave portion when the coating film is formed on the side wall portion and bottom surface of the uneven portion on the substrate. Since the duty ratio of the pulsed DC power and the substrate bias power are increased / decreased so as to eliminate the film thickness difference of the coating film generated on the bottom surface of the film, the coating film can be formed with a uniform film thickness. Therefore, a coating film having a good film thickness distribution can be formed.
[0056]
In addition, the pulsed DC sputtering film forming method of the present invention increases or decreases the duty ratio of the pulsed DC power when forming a coating film on a substrate, thereby forming a metal compound film in a film growth direction with a desired composition. You can switch to a ratio.
[0057]
Therefore, when this coating film is used as a functional film such as a barrier layer, a plating seed layer, and an adhesion layer associated therewith, product quality can be improved.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a pulsed DC sputtering film forming apparatus according to the present invention. FIG. 2 is a diagram showing an example of modulation by a pulsed power waveform. FIG. 3 shows a state of local growth (coverage) of a coating film. Fig. 4 is an Auger electron spectroscopic spectrum showing the composition ratio change in the film thickness growth direction during the formation of a bilayer film by switching the flow rate ratio. Fig. 5 is a diagram showing the correlation between the duty ratio and the Ta / N composition ratio. FIG. 6 Auger electron spectroscopic spectrum showing composition ratio change in the film thickness growth direction when forming a bilayer film by the method of the present invention.
1 Deposition chamber 2 Exhaust port 3 Gas introduction b 6 Target 7 Substrate 8 Cathode power (pulsed DC power)
9 Substrate bias power supply 10 Control system

Claims (5)

ターゲットに対してパルス状の直流電力を印加するスパッタ成膜方法において、あらかじめ凹凸が形成された基板側に可変の基板バイアス電圧を印加可能とすると共に前記パルス状直流電力の平均電力を一定に保ったまま該パルス状電力のデューティ比を可変とし、初めに、基板バイアス電圧及びカソード電圧のうち該基板バイアス電圧を初期値に固定した状態で、凹形状の開口部におけるオーバーハング及び側壁部におけるサイドウォールカバレッジの増大が抑制される条件で、前記デューティ比を減少させながら、前記凹凸を有する基板に薄膜を形成する第1の工程と、次に、該凹凸の側壁部及び底部の各表面に形成された前記薄膜の膜厚が略均一となるように、前記デューティ比を減少させ、イオン照射量を増大させて、前記カソード電圧に対応して印加させる前記基板バイアス電圧を制御することにより再スパッタの割合を大きくしてサイドウォールカバレッジを増大させる第2の工程とを有し、第2の工程のデューティ比を第1の工程のデューティ比よりも小さくすることを特徴とするパルス状直流スパッタ成膜方法。In a sputtering film forming method in which pulsed DC power is applied to a target, a variable substrate bias voltage can be applied to a substrate side on which irregularities are formed in advance, and the average power of the pulsed DC power is kept constant. the duty ratio of the pulsed power is variable while, initially, in a state of fixing the substrate bias voltage to the initial value of the substrate bias voltage and the cathode voltage, the side of the overhang and the side wall of the concave opening A first step of forming a thin film on the substrate having the unevenness while reducing the duty ratio under the condition that an increase in wall coverage is suppressed, and then formed on each surface of the sidewall and bottom of the unevenness The duty ratio is reduced and the ion irradiation amount is increased so that the thickness of the thin film is substantially uniform, and the cathode is increased. And a second step of increasing the sidewall coverage by increasing the proportion of re-sputtering by controlling the substrate bias voltage applied in response to pressure, the duty ratio of the second step first A pulsed direct current sputtering film forming method, wherein the duty ratio is smaller than a duty ratio of a process. 前記ターゲットから飛来するスパッタ粒子が、前記基板に対して略垂直に入射するようにしたことを特徴とする請求項1に記載のパルス状直流スパッタ成膜方法。The pulsed DC sputter deposition method according to claim 1 , wherein sputtered particles flying from the target are incident substantially perpendicular to the substrate. 前記薄膜を、バリア層または電解メッキ用シード層に用いることを特徴とする請求項1又は2に記載のパルス状直流スパッタ成膜方法。The pulsed direct-current sputter deposition method according to claim 1 or 2 , wherein the thin film is used for a barrier layer or a seed layer for electrolytic plating. 初めに、基板バイアス電圧及びカソード電圧のうち該基板バイアス電圧を初期値に固定した状態で、凹形状の開口部におけるオーバーハング及び側壁部におけるサイドウォールカバレッジの増大が抑制される条件で、前記デューティ比を減少させながら、前記凹凸を有する基板に薄膜を形成する第1の工程と、次に、該凹凸の側壁部及び底部の各表面に形成された前記薄膜の膜厚が略均一となるように、前記デューティ比を減少させ、イオン照射量を増大させて、前記カソード電圧に対応して印加させる前記基板バイアス電圧を制御することにより再スパッタの割合を大きくしてサイドウォールカバレッジを増大させる第2の工程とを有することを特徴とするスパッタ成膜方法を行うパルス状直流スパッタ成膜装置であって、基板電極に対して出力可変の交流または直流電源と、カソードに対して平均電力一定の条件下で可変のデューティ比による出力可能なパルス状直流電源と、制御系とを備え、該制御系は、あらかじめ、所定の基板バイアス電圧条件下で基板・ターゲット間を所定距離に離間したときのパルス状カソード電圧のデューティ比と該デューティ比に対応する前記各表面の薄膜の膜厚分布との2成分の参照データを記憶し、前記各表面の成膜時に、前記膜厚を略均一にするデューティ比を前記参照データから選択して成るデューティ比関数により、前記パルス状直流電源の出力を制御し、第2の工程のデューティ比を第1の工程のデューティ比よりも小さくすることを特徴とするパルス状直流スパッタ成膜装置。First, while fixing the substrate bias voltage to the initial value of the substrate bias voltage and the cathode voltage, under conditions where increase in sidewall coverage in the overhang and the side wall of the concave opening is suppressed, the duty The first step of forming a thin film on the substrate having the unevenness while reducing the ratio, and then the film thickness of the thin film formed on each surface of the sidewall and bottom of the unevenness is made substantially uniform In addition, the duty ratio is decreased, the ion irradiation amount is increased, and the substrate bias voltage to be applied corresponding to the cathode voltage is controlled to increase the resputtering ratio and increase the sidewall coverage . a pulsed direct sputtering deposition system which performs sputtering method characterized by having a second step, to the substrate electrode An AC or DC power source with variable output, a pulsed DC power source capable of outputting with a variable duty ratio under a condition where the average power is constant with respect to the cathode, and a control system, the control system having a predetermined substrate in advance Two-component reference data of the duty ratio of the pulsed cathode voltage when the substrate and the target are separated by a predetermined distance under the bias voltage condition and the film thickness distribution of the thin film on each surface corresponding to the duty ratio is stored. The output of the pulsed DC power supply is controlled by a duty ratio function obtained by selecting from the reference data a duty ratio that makes the film thickness substantially uniform at the time of film formation on each surface. A pulsed DC sputter deposition apparatus characterized in that the ratio is smaller than the duty ratio of the first step . 前記ターゲットから飛来するスパッタ粒子が、前記基板に対して略垂直に入射するようにしたことを特徴とする請求項4に記載のパルス状直流スパッタ成膜装置。Pulsed direct sputtering deposition system according to claim 4, sputtering particles flying from the target, characterized in that as incident substantially perpendicular to the substrate.
JP2003055286A 2003-03-03 2003-03-03 Pulsed DC sputtering film forming method and film forming apparatus for the method Expired - Lifetime JP4497447B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003055286A JP4497447B2 (en) 2003-03-03 2003-03-03 Pulsed DC sputtering film forming method and film forming apparatus for the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003055286A JP4497447B2 (en) 2003-03-03 2003-03-03 Pulsed DC sputtering film forming method and film forming apparatus for the method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009165987A Division JP4613243B2 (en) 2009-07-14 2009-07-14 Pulsed DC sputtering film forming method and film forming apparatus for the method

Publications (3)

Publication Number Publication Date
JP2004266112A JP2004266112A (en) 2004-09-24
JP2004266112A5 JP2004266112A5 (en) 2006-03-09
JP4497447B2 true JP4497447B2 (en) 2010-07-07

Family

ID=33119338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003055286A Expired - Lifetime JP4497447B2 (en) 2003-03-03 2003-03-03 Pulsed DC sputtering film forming method and film forming apparatus for the method

Country Status (1)

Country Link
JP (1) JP4497447B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007308727A (en) * 2006-05-16 2007-11-29 Bridgestone Corp Method for forming crystalline thin film
WO2008071734A2 (en) * 2006-12-12 2008-06-19 Oc Oerlikon Balzers Ag Arc suppression and pulsing in high power impulse magnetron sputtering (hipims)
JP5058642B2 (en) * 2007-03-26 2012-10-24 財団法人神奈川科学技術アカデミー Manufacturing method of semiconductor substrate
KR101647515B1 (en) * 2008-04-03 2016-08-10 에바텍 어드벤스드 테크놀로지스 아크티엔게젤샤프트 Method of fabricating a metallization structure for a semiconductor chip and method of operating apparatus to fabricate a metallization structure for a semiconductor chip
JP6329839B2 (en) 2014-07-29 2018-05-23 東京エレクトロン株式会社 Plasma processing apparatus and plasma processing method
CN106811726A (en) * 2015-11-30 2017-06-09 北京北方微电子基地设备工艺研究中心有限责任公司 Sputter deposition craft and sputtering deposition device
CN110494590A (en) * 2017-04-03 2019-11-22 株式会社爱发科 Film formation device and film build method
CN117418208A (en) * 2023-08-10 2024-01-19 等离子体装备科技(广州)有限公司 Connector coating method and preparation process thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61153275A (en) * 1984-12-25 1986-07-11 Anelva Corp Formation of thin film by sputtering
JPH01195271A (en) * 1988-01-29 1989-08-07 Hitachi Ltd Method and device for sputtering
JPH02138456A (en) * 1987-06-30 1990-05-28 Hitachi Ltd Method and device for sputtering and its applied product
JP2001284286A (en) * 1999-10-19 2001-10-12 Applied Materials Inc Use of modulated inductive power and bias power to reduce overhang and improve bottom coverage

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61153275A (en) * 1984-12-25 1986-07-11 Anelva Corp Formation of thin film by sputtering
JPH02138456A (en) * 1987-06-30 1990-05-28 Hitachi Ltd Method and device for sputtering and its applied product
JPH01195271A (en) * 1988-01-29 1989-08-07 Hitachi Ltd Method and device for sputtering
JP2001284286A (en) * 1999-10-19 2001-10-12 Applied Materials Inc Use of modulated inductive power and bias power to reduce overhang and improve bottom coverage

Also Published As

Publication number Publication date
JP2004266112A (en) 2004-09-24

Similar Documents

Publication Publication Date Title
KR101028972B1 (en) Bias sputtering film forming process and bias sputtering film forming apparatus
US11380530B2 (en) Reactive sputtering with HIPIMS
US5976327A (en) Step coverage and overhang improvement by pedestal bias voltage modulation
US5783282A (en) Resputtering to achieve better step coverage of contact holes
US20070238279A1 (en) BARRIER DEPOSITION USING IONIZED PHYSICAL VAPOR DEPOSITION (iPVD)
US9530629B2 (en) Method for depositing multilayer coatings
US7588667B2 (en) Depositing rhuthenium films using ionized physical vapor deposition (IPVD)
US20020070375A1 (en) Stress tunable tantalum and tantalum nitride films
US20060014378A1 (en) System and method to form improved seed layer
JP4497447B2 (en) Pulsed DC sputtering film forming method and film forming apparatus for the method
JP4613243B2 (en) Pulsed DC sputtering film forming method and film forming apparatus for the method
WO2015082547A1 (en) Sputtering source arrangement, sputtering system and method of manufacturing metal-coated plate-shaped substrates
US6458251B1 (en) Pressure modulation method to obtain improved step coverage of seed layer
JP2008041700A (en) Method and apparatus of forming film, and recording medium
US10407767B2 (en) Method for depositing a layer using a magnetron sputtering device
US7642201B2 (en) Sequential tantalum-nitride deposition
JP2598062B2 (en) Substrate bias type magnetron sputtering method and apparatus
JP2005285820A (en) Bias spatter film deposition process and film thickness control method
Pegoraro et al. Cu seed step coverage evolution with target lifetime for long-throw self ionized physical vapor deposition chambers
WO2002009149A2 (en) Post deposition sputtering
JPH09171976A (en) Method and device for making coating film capable of thick film control adhere to side face and bottom part of high aspect ratio feature
JPH059729A (en) Sputtering method
KR100260519B1 (en) Method of manufacturing a semiconductor device
JP2009052145A (en) Sputtering system
JPH0250957A (en) Sputtering device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070518

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100209

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4497447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160423

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term