Nothing Special   »   [go: up one dir, main page]

JP4484345B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4484345B2
JP4484345B2 JP2000274426A JP2000274426A JP4484345B2 JP 4484345 B2 JP4484345 B2 JP 4484345B2 JP 2000274426 A JP2000274426 A JP 2000274426A JP 2000274426 A JP2000274426 A JP 2000274426A JP 4484345 B2 JP4484345 B2 JP 4484345B2
Authority
JP
Japan
Prior art keywords
film
insulating layer
semiconductor device
layer
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000274426A
Other languages
English (en)
Other versions
JP2002083869A (ja
Inventor
孝 赤堀
基市 鄭
剛平 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000274426A priority Critical patent/JP4484345B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to KR10-2003-7003543A priority patent/KR100479796B1/ko
Priority to PCT/JP2001/007880 priority patent/WO2002023625A2/en
Priority to US10/380,038 priority patent/US6949829B2/en
Priority to EP07001638A priority patent/EP1777739A3/en
Priority to EP01965571A priority patent/EP1320884A2/en
Priority to TW090122485A priority patent/TW530380B/zh
Publication of JP2002083869A publication Critical patent/JP2002083869A/ja
Application granted granted Critical
Publication of JP4484345B2 publication Critical patent/JP4484345B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体集積回路の高性能化のために、配線の高速化が進められている。配線の高速化には、層間絶縁膜の低誘電率化及び配線抵抗の低減が有効な手段である。低誘電率の層間絶縁膜としては、SiOF膜(約3.5)等が従来のSiO膜(約4.0)に代わって用いられている。また、配線抵抗の低減のため、従来のAl(抵抗率2.7μΩ・cm)を主成分とする合金よりも、エレクトロマイグレーション耐性に優れ、低抵抗な(1.9μΩ・cm)Cuを配線金属として用いることが多くなっている。
【0003】
Cu配線を使用する場合、従来のエッチングプロセスによる加工が困難であるため、CuをエッチングせずにCuの多層配線を実現する方法として、所謂ダマシン法が用いられている。以下、図11(a)〜(f)を参照して、ダマシン法を説明する。
【0004】
まず、基板又は下層配線層601上に、例えば、SiOFから構成される層間絶縁膜(下地膜)602、エッチングストッパ膜603を順に形成する(図11(a))。次いで、基板表面上に開口604aを有するレジストパターン604を設け(図11(b))、これをマスクとしてプラズマエッチング等により、エッチングストッパ膜603にスルーホール603aを形成する(図11(c))。さらに、スルーホール603aの形成されたエッチングストッパ膜603をマスクとしたパターニングにより配線溝605を形成する(図11(d))。続いて、金属膜606の密着層であるバリヤメタル膜606aをスパッタリング等によって形成した後、金属膜606をめっき等により形成する(図11(e))。その後、化学的機械的研磨(Chemical Mechanical Polishing:CMP)により、エッチングストッパ膜603をストッパとして不用なバリヤメタル膜及び金属膜の除去を行うとともに、表面を平坦化する(図11(f))。以上のような工程によって、配線層が形成され、この工程を繰り返して多層配線層が形成される。
【0005】
【発明が解決しようとする課題】
上記したダマシン法では、エッチングストッパ膜が用いられ、このエッチングストッパ膜は、下地膜のエッチングにおいてはマスクとして働く。従って、下地膜との高いエッチング選択比が求められる。また、エッチングストッパ膜は、半導体装置中で層間絶縁膜としての働きも有するので、低い比誘電率、そして、配線金属がCuである場合には特に、低い金属拡散性が求められる。
【0006】
このようなエッチングストッパ膜としては、SiとNを主要元素として構成されるもの(以下、SiN系膜)、SiとCを主要元素として構成されるもの(以下、SiC系膜)が知られている。しかしながら、SiN系膜の比誘電率は7〜8と高いものである。さらに、下地膜がSiOF等のフッ素含有膜であり、これをプラズマエッチングする場合には、エッチング時に発生したフッ素ラジカル等によってSiN系膜が損傷するなど、エッチング選択比が十分に取れず、加工精度が劣化する。また、SiC系膜(特に、CH基を含む膜)は、エッチング選択比が良好であり、比誘電率が5付近のものもあるが、Cuの拡散性が高い。このように、従来のエッチングストッパ膜は、ダマシン法による配線構造の形成に必要な条件を十分に満たしてはいなかった。
【0007】
従って、本発明は、信頼性の高い半導体装置及びその製造方法の提供を目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するため、本発明の第1の観点に係る半導体装置は、複数の溝又は穴を有する低誘電率の第1の絶縁層と、前記第1の絶縁層上に形成され、前記複数の溝又は穴と重なる複数の開口を有し、SiとCとNとを主たる含有元素とする第2の絶縁層と、前記複数の溝又は穴と前記複数の開口とから形成される複数の配線溝又は穴に埋め込まれた導体層と、を備え、前記第1の絶縁層は、フッ化酸化ケイ素又はフッ化カーボンから構成される、ことを特徴とする。
【0009】
上記構成によれば、SiとCとNとから構成される第2の絶縁層は、従来の、SiとC又はSiとNとから構成されるエッチングストッパ膜と比べて同等又はそれ以下の誘電率を有するとともに、これらのエッチングストッパ膜に比べて、第1の絶縁膜との良好なエッチング選択比を有している。このため、信頼性の高い半導体装置が提供される。
【0010】
上記構成において、前記第2の絶縁層は、Si原子の数に対するC原子の数の比が0.2〜0.8であり、かつ、Si原子の数に対するN原子の数の比が0.15〜1.0であることが好ましい。SiCN系膜中のSi、C、Nの存在比が上記範囲にある場合、SiCN膜の前記第1の絶縁層に対するエッチング選択比は高く、かつ、Cu拡散性も低減される。
【0011】
上記構成において、前記第1の絶縁層は、フッ化酸化ケイ素又はフッ化カーボンから構成されてい。これらのフッ素含有膜は、プラズマエッチングに際し、フッ素ラジカル等の発生を伴う。しかし、SiCN系の前記第2の絶縁層(エッチングストッパ膜)はこれらのラジカルに強く、前記第1の絶縁層に対してエッチング選択比を十分に取れる。
【0012】
上記構成において、前記導体層は、Cuから構成されていてもよい。すなわち、SiとCとNとから構成される第2の絶縁層はCu拡散性が低いので、Cuを用いた、信頼性の高い配線層が形成される。
【0013】
上記構成において、前記配線溝又は穴にはバリアメタル層が形成され、前記導体層は、前記バリアメタル層の上に形成されていることが好ましい。この構成により、導体層を構成する金属の拡散を抑止することができるだけでなく、導体層と層間絶縁層との密着性を高めることができ、半導体装置の信頼性を向上させることができる。
【0014】
上記構成において、さらに、前記第2の絶縁層及び前記導体層の上に形成され、SiとCとNとを主たる含有元素とする第3の絶縁層を備えることが好ましい。これにより、Cu等の導体層からの金属の拡散を抑えることができる。
【0015】
上記目的を達成するため、本発明の第2の観点に係る半導体装置の製造方法は、第1の絶縁層を形成する工程と、前記第1の絶縁層上に、SiとCとNとを主たる含有元素とする第2の絶縁層を形成する工程と、前記第1の絶縁層の表面が部分的に露出するよう、前記第2の絶縁層を選択的にエッチングして開口を形成する工程と、前記選択的にエッチングされた第2の絶縁層をマスクとして前記第1の絶縁層をエッチングして、配線溝又は穴を形成する工程と、前記開口及び前記配線溝又は穴を埋めて導体層を形成する工程と、前記導体層を、前記第2の絶縁層をストッパとして研磨する工程と、を備え、前記第1の絶縁層は、フッ化酸化ケイ素又はフッ化カーボンから構成される、ことを特徴とする。
【0016】
上記構成によれば、SiとCとNとから構成される第2の絶縁層は、従来の、SiとC又はSiとNとから構成されるエッチングストッパ膜と比べて同等又はそれ以下の誘電率を有するとともに、これらのエッチングストッパ膜に比べて、一般的な層間絶縁膜である第1の絶縁層との良好なエッチング選択比を有する。このため、信頼性の高い半導体装置の製造することができる。
【0017】
上記構成において、前記第2の絶縁層は、Si原子の数に対するC原子の数の比が0.2〜0.8であり、かつ、Si原子の数に対するN原子の数の比が0.15〜1.0であることが好ましい。SiCN系膜中のSi、C、Nの存在比が上記範囲にある場合、SiCN膜の下地膜に対するエッチング選択比は高く、かつ、Cu拡散性も低減される。
【0018】
上記構成において、前記第1の絶縁層は、フッ化酸化ケイ素又はフッ化カーボンから構成されてい。これらのフッ素含有膜は、プラズマエッチングに際し、フッ素ラジカル等の発生を伴う。しかし、SiCN系の前記第2の絶縁層(エッチングストッパ膜)はこれらのラジカルに強く、前記第1の絶縁層に対してエッチング選択比を十分に取れる。
【0019】
上記構成において、前記導体層は、Cuから構成されていてもよい。すなわち、SiとCとNとから構成される第2の絶縁層はCu拡散性が低いので、Cuを用いた、信頼性の高い配線層が形成される。
【0020】
上記構成において、さらに、前記導体層と、前記開口及び前記配線溝又は穴との間にバリアメタル層を形成する工程を備えることが好ましい。この構成により、導体層を構成する金属の拡散を抑止することができるだけでなく、導体層と層間絶縁層との密着性を高めることができ、半導体装置の信頼性を向上させることができる。
【0021】
上記構成において、さらに、前記第2の絶縁層及び前記導体層の上に、SiとCとNとを主たる含有元素とする第3の絶縁層を形成する工程を備えることが好ましい。これにより、Cu等の導体層からの金属の拡散を抑えることができる。
【0022】
【発明の実施の形態】
本発明の実施の形態にかかる半導体装置について、以下図面を参照して説明する。
図1は、本実施の形態の半導体装置の構成を示す部分断面図である。この半導体装置は、Si等の基板上に形成されたMOSトランジスタ等の素子を覆う絶縁膜(図示せず)上に多層配線層を形成したものであり、図1は、基板表面に形成された配線層を示している。
【0023】
図1に示すように、最上層の配線層HLの下に、第1の下地膜(層間絶縁膜)101、第1の導体層102、第1のエッチングストッパ膜105、から構成される下層配線層LLが形成されている。
【0024】
第1の下地膜101は、フッ化酸化ケイ素(SiOF)膜、フッ素含有カーボン膜等から構成され、第1のエッチングストッパ膜105とともに、第1のトレンチホール103及び第1のビアホール104を形成している。形成された第1のトレンチホール103及び第1のビアホール104には第1の導体層102が形成されている。第1の導体層102は、Cu等の導体から構成される。第1の下地膜101と第1の導体層102との間には、第1のバリアメタル膜102aが形成される。第1のバリアメタル膜102aは、Ta/TaN、W/WN、Ti/TiN等の高融点金属又はその金属の合金の多層膜から構成され、Cu等の金属の拡散を防ぐとともに、下地膜101と導体層102との密着性を高める機能を持つ。第1の導体層102は、さらに下の配線層(図示せず)又はSi基板に接続されている。
【0025】
第1のエッチングストッパ膜105は、SiとCとNとを主要元素として構成されたSiCN系の絶縁膜である。このSiCN系膜は、C原子の数のSi原子の数に対する比(C/Si)が0.2〜0.8、かつ、N原子の数のSi原子の数に対する比(N/Si)が0.15〜1.0であるように組成されている。また、このSiCN系膜の比誘電率は5〜5.5であり、エッチングストッパ膜として知られているSiN系(SiとNを主要元素とする)膜(7付近)よりも低く、SiC系(SiとCを主要元素とする)膜(5付近)と同程度に低い。
【0026】
上述の下層配線層LLの上には、第2の下地膜106及び第2のエッチングストッパ膜110が形成されている。下層配線層LLと同様に、第2の下地膜106及び第2のエッチングストッパ膜110は、第2のトレンチホール108及び第2のビアホール109を形成し、これらの内部には、第2のバリアメタル膜107aを介して、第2の導体層107が埋め込まれている。
【0027】
最上層の配線層HLの上には、第3のエッチングストッパ膜111が形成され、これは、SiとCとNとを主要元素として構成された上記第1及び第2のエッチングストッパ膜と同じ構成を有し、Cu等からなる導体層からの金属の拡散を抑える機能を有する。さらに第3のエッチングストッパ膜111の上には、第3の下地膜112及びパッシベーション膜113(例えば、SiO膜、SiON膜)が順に形成されている。これらは、酸化等されやすい基板表面の保護層である。
【0028】
次に、上述した半導体装置の製造方法を説明する。本実施の形態では、半導体装置を、ダマシン法の変形である、トレンチホールとビアホールを形成する、デュアルダマシン法を用いて製造する。
【0029】
図2〜図6は、デュアルダマシン法によるCu配線の形成工程を順に示す図である。以下、図を参照して順次説明を行う。
【0030】
まず、図2(a)に示すように、第1の下地膜101、第1の導体層102、第1のエッチングストッパ膜105等から構成される下層配線層LL上に、第2の下地膜106、第2のエッチングストッパ膜110を順次成膜する。第2の下地膜106は、SiOF膜であり、電子サイクロトロン共鳴(Electron Cyclotron Resonance:ECR)プラズマを用いる化学的気相成長法(Chemical Vapor Deposition:CVD)により、例えば、SiH/SiF/O(流量比:50/50/200)という条件で、0.8μm(8000Å)程度に形成する。
【0031】
第2のエッチングストッパ膜110は、SiCN系膜であり、ECRプラズマCVD法により0.05μm程度に成膜する。成膜には、例えば、SiH/C/N(流量比:10/15/15)の混合ガスが用いられる。
【0032】
次に、図2(b)に示すように、有機材料等から構成される第1のレジスト膜201を第2のエッチングストッパ膜110上に形成し、フォトリソグラフィ技術によりビアホールのパターン201aを形成する。
【0033】
続いて、図3(a)に示すように、ビアホールパターン201aがパターニングされた第1のレジスト膜201をマスクとして、例えば、CFのプラズマガスで第2のエッチングストッパ膜110をエッチングし、ビアホール形成用の開口部110aを形成する。
【0034】
次に、図3(a)に示すように、第2のエッチングストッパ膜110をマスクとした異方性エッチングを行い、第2の下地膜106にホール106aを形成する。ここで、第2の下地膜(SiOF膜)106のエッチングは、例えば、O/CFプラズマガスを用いた反応性イオンエッチング(Reactive Ion Etching:RIE)により行えばよい。また、Oプラズマガスが添加されているので、第1のレジスト膜201も同時に除去することができる。
【0035】
続いて、図4(a)に示すように、第2のレジスト膜202を第2のエッチングストッパ膜110上に塗布し、公知のリソグラフィ技術によりトレンチホールのパターン202aを形成する。この第2のレジスト膜202をマスクとして第2のエッチングストッパ膜110を異方性エッチングして、トレンチホール形成用の開口部110bを形成する。
【0036】
次に、図4(b)に示すように、トレンチホール形成用の開口部110bが形成された第2のエッチングストッパ膜110をマスクとして第2の下地膜106をエッチングする。このとき、エッチング条件を適当に調節することにより、第2の下地膜106の表面から所定の深さまでエッチングする。これにより、第2の下地膜106に、第2のトレンチホール108、第2のビアホール109が形成される。ここで、第2のトレンチホール108及び第2のビアホール109の形成は、上述したホール106aの形成と同様に、例えば、O/CFプラズマガスを用いたRIEにより行われ、このとき、第2のレジスト膜202も同時にエッチングすることができる。
【0037】
続いて、図5(a)に示すように、基板表面全体に、第2のバリアメタル膜107a及び第2の導体層107を順に形成する。第2のバリアメタル膜107aは、例えば、TaN層とTa層から構成される膜(Ta/TaN)であり、例えば、スパッタリングにより形成される。また、第2の導体層107は、例えば、Cu膜であり、スパッタリングによりCuシード層を形成した後、無電解めっき法等により形成される。その後、図5(b)に示すように、化学的機械的研磨(Chemical Mechanical Polishing:CMP)により、余分なバリアメタル及びCuを研磨して除去する。
【0038】
最後に、図6に示すように、基板表面上に第3のエッチングストッパ膜111を0.05μm、上記第2のエッチングストッパ膜110と同一の成膜条件で成膜する。さらに、第3の下地膜112を0.05μm、そして、パッシベーション膜(SiO膜)113を0.8μmで順に形成する。ここで、この3層の膜の形成はECRプラズマCVD法で、同一のチャンバ内で連続的に行われる。このように、デュアルダマシン法を用いて、本実施の形態の半導体装置を製造することができる。
【0039】
ここで、上述した半導体装置の製造工程で、第2の下地膜106のエッチングのマスクとして用いたSiCN系膜について説明する。
図7は、上述したECRプラズマCVD法によるSiCN系エッチングストッパ膜の成膜において、原料ガスであるCガス及びNガスの混合比を変化させて成膜し、各成膜条件(I〜VII)で形成されたSiCN系膜中のSi原子数に対するC原子数とN原子数の比を調べた結果を示す。ここで、SiCN系膜の形成は、SiHガスとCガスとNガスとの混合ガスを用い、流量比をSiHガス/(Cガス+Nガス)=10/30に固定して、CガスとNガスの混合比を変化させて行った。また、膜中のSi、C、Nの各原子数の比は、ラザフォード後方拡散法(Rutherford Backscattering Spectroscopy:RBS)により算出した。
【0040】
図7よりわかるように、形成される膜中のCとNの存在比は、必ずしも用いられるC含有ガスとN含有ガスの混合比とは一致しないが、混合比に従って変化していることがわかる。すなわち、Cガスの混合比を上げれば(Nガスの混合比を下げれば)、形成される膜中のC原子の存在比が上がり(N原子の存在比が下がり)、この逆とすれば、C原子の存在比は下がる(N原子の存在比は上がる)。ここで、条件Iでは、Cガスを使用しないので、C原子を含まないSiN系膜が形成される。また、条件VIIでは、Nガスを使用しないので、N原子を含まないSiC系膜が形成される。
【0041】
以下では、上記成膜条件(I〜VII)で形成された膜について、エッチング選択比及び金属の拡散性について説明する。
図8は、SiCN系膜のエッチング選択性に関して調べた結果であり、SiN系膜(条件I)のエッチングレートを1としたときの、他の条件下で形成されたSiCN系膜のエッチングレート比を示す。ここで、エッチングは、O/CFプラズマガスを用い、下地膜はSiOF膜である。
【0042】
図8よりわかるように、膜中のC含有率が上昇するにつれ、エッチングレート比は増大し、条件VII(SiC系膜)では、条件I(SiN系膜)の2倍弱の値を示している。つまり、膜中のC含有率が高い程選択比が取れ、従って、エッチング形状は良好になる。このように、C原子の数のSi原子の数に対する比(C/Si)が少なくとも0.2以上であれば、良好なエッチング形状が得られる。
【0043】
図9は、SiCN系膜の金属拡散性、特に、Cuの拡散性について調べた結果である。Cuは、従来配線として用いられる金属の内で、最も拡散性の高い金属である。具体的には、Si層上に、上記条件(I〜VII)下で成膜された膜500Å(0.05μm)の上にCu層2000Å(0.2μm)を形成し、450℃で7時間熱処理を施した後に、Si/SiCN界面でのCuのSIMS(Secondary Ion Mass Spectroscopy)強度を調べた。一般に、上記条件下で、SIMSによりCuのSi層への拡散が検出されなければデバイス使用上は問題ないとされる。
【0044】
図9よりわかるように、条件I〜VIでは、Si層へのCuの拡散量はSIMSの検出限界以下であり、成膜条件VIIでの膜(SiC系膜)のみにCuの拡散が検出された。このように、膜中にN原子が、少なくともN原子の数のSi原子の数に対する比(N/Si)が0.15以上であるように存在していればCuの拡散が抑えられることがわかる。
【0045】
よって、図7〜図9に示されるように、C/Siが0.2〜0.8であり、かつ、N/Siが0.15〜1.0の組成を有する本実施の形態のSiCN系膜は、低比誘電率(5〜5.5)であるとともに、良好なエッチング選択性及び金属拡散性を備えたエッチングストッパ膜であることがわかる。
【0046】
以上説明したように、本発明によれば、SiとCとNとを主要元素として含有し、信頼性の高い半導体装置及びその製造方法が提供される。詳細には、低誘電率性、下地膜との高いエッチング選択比、及び、低いCu拡散性を有する、ダマシン法に適したエッチングストッパ膜を備えた半導体装置及びその製造方法が提供される。
【0047】
本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な上記の実施の形態の変形態様について、説明する。
【0048】
上記実施の形態では、エッチングストッパ膜であるSiCN系膜は、ECRプラズマCVDにより成膜した。が、成膜方法はこれに限られず、誘導結合型(Inductive Coupled Plasma:ICP)、ヘリコン(Helicon)型、平行平板型等のプラズマCVDであってもよい。
【0049】
上記実施の形態では、配線を構成する導体層はCuから構成されるとしたが、Cuに限らず、Al或いはAl含有合金等であってもよい。
【0050】
上記実施の形態では、下地膜のエッチングガスとしてO/CFガスを用いるものとした。しかしながら、O/CFガスの代わりにHガスとArガスとNガスとの混合ガスなどのプラズマを用いることも可能である。また、CFガスは、C(m、nは0以上の整数)のクロロカーボン系のガスを使用することができる。
【0051】
上記実施の形態では、エッチングストッパ膜111、SiOF膜112、パッシベーション膜113の、ECRプラズマCVD法による成膜は同一のチャンバ内で行った。しかし、これに限られず、エッチングストッパ膜111を1つのチャンバ内で形成し、SiOF膜112とパッシベーション膜113を別のチャンバ内で形成する、或いは、全ての成膜を個別のチャンバで行い、さらに、別々のプラズマ処理方法を用いるものとしてもよい。しかし、一般に、半導体材料は酸化又は水分吸着し易いので、高真空かつ清浄空気条件下の同一のチャンバ内で全ての処理を行うことが好ましい。
【0052】
上記実施の形態では、SiCN系膜は、SiHとCとNを原料ガス化合物として形成した。しかし、原料化合物としては、Si、C、Nを含む化合物であって、単体で、又は、これらを適当に組み合わせた反応によりSiCN系膜が形成されるものならいかなるものでもよい。
【0053】
例えば、本実施の形態のように、Si、C、Nをそれぞれ含む3種の原料ガス化合物を用いる場合には、Si含有化合物としてSiHを、C含有化合物としてC、CH、C、C、C等を、N含有化合物としてN、NF、NO、N、NO、N等を適当に組み合わせればよい。
【0054】
また、Si及びCを含む原料化合物と、Nを含む原料化合物の2種のガスを混合して成膜してもよい。この場合、N含有化合物としては上記したものを用い、Si及びCを含む化合物としてアルキルシラン、アルコキシシラン等の有機シランを用いて、これらを適当に組み合わせればよい。アルキルシランとしては、例えば、メチルシラン(SiH(CH))、ジメチルシラン(SiH(CH)、トリメチルシラン(SiH(CH)、テトラメチルシラン(Si(CH)といったメチル化シランが挙げられ、アルコキシシランとしては、例えば、トリメトキシメチルシラン(Si(CH)(OCH)といったメトキシ化シランが挙げられる。また、これとは逆に、Si及びNを含む原料ガスとCを含む原料ガスを混合するようしてもよい。この場合、C含有化合物としては、上記のものから選択し、Si及びNを含む化合物としては、例えば、ジシラザン(SiH−NH−SiH)を用いて、これらを適当に組み合わせればよい。
【0055】
さらには、Si、C、Nを全て含む化合物を原料ガスとして用いることも可能である。このような化合物としては、シラザン結合(−Si−N−)を有する有機シラザン化合物を用いることができる。有機シラザン化合物を用いる場合、例えば、プラズマCVD法により熱重合させて成膜することができる。使用可能な有機シラザン化合物としては、例えば、トリエチルシラザン(SiEtNH)、トリプロピルシラザン(SiPrNH)、トリフェニルシラザン(SiPhNH)、テトラメチルジシラザン(SiMeH−NH−SiMeH)、ヘキサメチルジシラザン(SiMe−NH−SiMe)、ヘキサエチルジシラザン(SiEt−NH−SiEt)、ヘキサフェニルジシラザン(SiPh−NH−SiPh)、ヘプタメチルジシラザン(SiMe−NMe−SiMe)、ジプロピル−テトラメチルジシラザン(SiPrMe−NH−SiPrMe)、ジ−n−ブチル−テトラメチルジシラザン(SiBuMe−NH−SiBuMe)、ジ−n−オクチル−テトラメチルジシラザン(SiOcMe−NH−SiOcMe)、トリエチル−トリメチルシクロトリシラザン((SiEtH−NMe))、ヘキサメチルシクロトリシラザン((SiMe−NH))、ヘキサエチルシクロトリシラザン((SiEt−NH))、ヘキサフェニルシクロトリシラザン((SiPh−NH))、オクタメチルシクロテトラシラザン((SiMe−NH))、オクタエチルシクロテトラシラザン((SiEt−NH))、テトラエチル−テトラメチルシクロテトラシラザン((SiHEt−NMe))、シアノプロピルメチルシクロシラザン(SiMeNC(CH−NH)、テトラフェニルジメチルジシラザン(SiMePh−NH−SiMePh)、ジフェニル−テトラメチルジシラザン((SiMePh)−NH)、トリビニル−トリメチルシクロトリシラザン((CH=CH−SiMe−NH))、テトラビニル−テトラメチルシクロテトラシラザン(CH=CH−SiMe−NH)、ジビニル−テトラメチルジシラザン(CH=CH−SiMe−NH−SiMe−CH=CH)が挙げられる。上記式中、Meはメチル基(CH)、Etはエチル基(C)、Prはプロピル基(C)、Ocはn−オクチル基(n−C17)、Phはフェニル基(C)を示す。
【0056】
また、上記の例では、Si、C、Nを含む原料ガスが各1種類あればよいものとしたが、これに限らず、例えば、有機シランとNの他にCを加えたガスや、有機シラザンの他にNを加えたガスを用いてもよい。
【0057】
上記実施の形態では、SiOF等からなる1層の層間絶縁膜上にSi、C、Nからなるエッチングストッパ膜を形成し、このエッチングストッパ膜をマスクとしてビアホール及びトレンチホールを形成した。しかし、本実施の形態のエッチングストッパ膜を用いた配線層の形成工程は上記工程に限られない。例えば、ダマシン法の、図11(a)〜(d)に示す工程を2回用いて、ビアホール、トレンチホールを順に形成して、図10に示す構成としてもよい。この場合、まず、上述したSi、C、Nを主要元素として含むビアホール形成用エッチングストッパ膜502をマスクとして用い、下層絶縁層501を選択的にエッチングしてビアホール504を形成する。続いて、上層絶縁層503を形成し、レジスト膜等をマスクとしたエッチングによりトレンチホール505を形成する。
【0058】
上記したような、絶縁層501、503の間にエッチングストッパ膜502を挟み込むような構成として配線層を形成することにより、トレンチホールを所定の深さにエッチングする際に問題となる、トレンチホール505の底部が平坦とならない、或いは、被処理ウェハの中心部と端部に形成されるトレンチホール505の深さが異なる、等のエッチング形状のばらつきを抑えることができる。また、図10に示す構成においても、上記実施の形態に示したように、Si、C、Nを主要元素として含むエッチングストッパ膜は、低い比誘電率を有するので絶縁膜として十分に機能する。
【0059】
【発明の効果】
以上説明したように、本発明によれば、信頼性の高い半導体装置及び半導体装置の製造方法が提供される。より詳細には、低誘電率性、下地膜との高いエッチング選択比、及び、低金属拡散性を有するエッチングストッパ膜を備えた半導体装置及びその製造方法が提供される。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかる半導体装置の部分断面図である。
【図2】本発明の実施の形態にかかる半導体装置の製造工程を順に示す図である。
【図3】本発明の実施の形態にかかる半導体装置の製造工程を順に示す図である。
【図4】本発明の実施の形態にかかる半導体装置の製造工程を順に示す図である。
【図5】本発明の実施の形態にかかる半導体装置の製造工程を順に示す図である。
【図6】本発明の実施の形態にかかる半導体装置の製造工程を順に示す図である。
【図7】C、Nの含有比を変えて形成したSiCN系膜の組成を示す図である。
【図8】図7に示すCN組成を有するSiCN系膜の、SiN系膜のエッチングレートを1とした場合のエッチングレート比を示す図である。
【図9】図7に示すCN組成を有するSiCN系膜のCu拡散性について、SIMS強度について調べた結果を示す図である。
【図10】本発明の他の実施の形態にかかる半導体装置の部分断面図である。
【図11】ダマシン法による配線層の形成工程を順に示す図である。
【符号の説明】
101 第1の下地膜
102 第1の導体層
102a 第1のバリアメタル膜
103 第1のトレンチホール
104 第1のビアホール
105 第1のエッチングストッパ膜
106 第2の下地膜
107 第2の導体層
107a 第2のバリアメタル膜
108 第2のトレンチホール
109 第2のビアホール
110 第2のエッチングストッパ膜
111 第3のエッチングストッパ膜
112 第3の下地膜
113 パッシベーション膜
201 第1のレジスト膜
202 第2のレジスト膜

Claims (10)

  1. 複数の溝又は穴を有する低誘電率の第1の絶縁層と、
    前記第1の絶縁層上に形成され、前記複数の溝又は穴と重なる複数の開口を有し、SiとCとNとを主たる含有元素とする第2の絶縁層と、
    前記複数の溝又は穴と前記複数の開口とから形成される複数の配線溝又は穴に埋め込まれた導体層と、
    を備え
    前記第1の絶縁層は、フッ化酸化ケイ素又はフッ化カーボンから構成される、
    ことを特徴とする半導体装置。
  2. 前記第2の絶縁層は、Si原子の数に対するC原子の数の比が0.2〜0.8であり、かつ、Si原子の数に対するN原子の数の比が0.15〜1.0であることを特徴とする請求項1に記載の半導体装置。
  3. 前記導体層は、Cuから構成されることを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記配線溝又は穴にはバリアメタル層が形成され、前記導体層は、前記バリアメタル層の上に形成されていることを特徴とする請求項1乃至のいずれか1項に記載の半導体装置。
  5. さらに、前記第2の絶縁層及び前記導体層の上に形成され、SiとCとNとを主たる含有元素とする第3の絶縁層を備えたことを特徴とする請求項1乃至のいずれか1項に記載の半導体装置。
  6. 第1の絶縁層を形成する工程と、
    前記第1の絶縁層上に、SiとCとNとを主たる含有元素とする第2の絶縁層を形成する工程と、
    前記第1の絶縁層の表面が部分的に露出するよう、前記第2の絶縁層を選択的にエッチングして開口を形成する工程と、
    前記選択的にエッチングされた第2の絶縁層をマスクとして前記第1の絶縁層をエッチングして、配線溝又は穴を形成する工程と、
    前記開口及び前記配線溝又は穴を埋めて導体層を形成する工程と、
    前記導体層を、前記第2の絶縁層をストッパとして研磨する工程と、
    を備え
    前記第1の絶縁層は、フッ化酸化ケイ素又はフッ化カーボンから構成される、
    ことを特徴とする半導体装置の製造方法。
  7. 前記第2の絶縁層は、Si原子の数に対するC原子の数の比が0.2〜0.8であり、かつ、Si原子の数に対するN原子の数の比が0.15〜1.0であることを特徴とする請求項に記載の半導体装置の製造方法。
  8. 前記導体層は、Cuから構成されることを特徴とする請求項6又は7に記載の半導体装置の製造方法。
  9. さらに、前記導体層と、前記開口及び前記配線溝又は穴との間にバリアメタル層を形成する工程を備えることを特徴とする請求項6乃至8のいずれか1項に記載の半導体装置の製造方法。
  10. さらに、前記第2の絶縁層及び前記導体層の上に、SiとCとNとを主たる含有元素とする第3の絶縁層を形成する工程を備えることを特徴とする請求項6乃至9のいずれか1項に記載の半導体装置の製造方法。
JP2000274426A 2000-09-11 2000-09-11 半導体装置及びその製造方法 Expired - Fee Related JP4484345B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000274426A JP4484345B2 (ja) 2000-09-11 2000-09-11 半導体装置及びその製造方法
PCT/JP2001/007880 WO2002023625A2 (en) 2000-09-11 2001-09-11 Semiconductor device and fabrication method therefor
US10/380,038 US6949829B2 (en) 2000-09-11 2001-09-11 Semiconductor device and fabrication method therefor
EP07001638A EP1777739A3 (en) 2000-09-11 2001-09-11 Semiconductor device and fabrication method therefor
KR10-2003-7003543A KR100479796B1 (ko) 2000-09-11 2001-09-11 반도체 소자 및 이의 제조 방법
EP01965571A EP1320884A2 (en) 2000-09-11 2001-09-11 Semiconductor device and fabrication method therefor
TW090122485A TW530380B (en) 2000-09-11 2001-09-11 Semiconductor device and fabrication method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000274426A JP4484345B2 (ja) 2000-09-11 2000-09-11 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002083869A JP2002083869A (ja) 2002-03-22
JP4484345B2 true JP4484345B2 (ja) 2010-06-16

Family

ID=18760186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000274426A Expired - Fee Related JP4484345B2 (ja) 2000-09-11 2000-09-11 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4484345B2 (ja)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4086673B2 (ja) 2003-02-04 2008-05-14 Necエレクトロニクス株式会社 半導体装置及びその製造方法
KR100743745B1 (ko) * 2004-01-13 2007-07-27 동경 엘렉트론 주식회사 반도체장치의 제조방법 및 성막시스템
JP4202951B2 (ja) 2004-03-08 2008-12-24 東京エレクトロン株式会社 半導体装置の配線形成方法
JP5019741B2 (ja) 2005-11-30 2012-09-05 東京エレクトロン株式会社 半導体装置の製造方法および基板処理システム
JP5261291B2 (ja) 2009-06-01 2013-08-14 東京エレクトロン株式会社 処理方法および記憶媒体
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
JP5941623B2 (ja) 2011-03-25 2016-06-29 東京エレクトロン株式会社 処理方法および記憶媒体
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9390937B2 (en) * 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9418889B2 (en) * 2014-06-30 2016-08-16 Lam Research Corporation Selective formation of dielectric barriers for metal interconnects in semiconductor devices
JP6315694B2 (ja) 2014-09-19 2018-04-25 東京エレクトロン株式会社 半導体装置の製造方法、ならびに皮膜の形成方法および形成装置
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
JP7176860B6 (ja) 2017-05-17 2022-12-16 アプライド マテリアルズ インコーポレイテッド 前駆体の流れを改善する半導体処理チャンバ
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
JP2019062142A (ja) 2017-09-28 2019-04-18 東京エレクトロン株式会社 選択成膜方法および半導体装置の製造方法
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes

Also Published As

Publication number Publication date
JP2002083869A (ja) 2002-03-22

Similar Documents

Publication Publication Date Title
JP4484345B2 (ja) 半導体装置及びその製造方法
US6949829B2 (en) Semiconductor device and fabrication method therefor
US7088003B2 (en) Structures and methods for integration of ultralow-k dielectrics with improved reliability
JP3927771B2 (ja) マイクロ電子構造体を形成させる方法
TW516108B (en) Dual damascene process using oxide liner as dielectric barrier layer
US7795740B2 (en) Adhesion enhancement for metal/dielectric interface
US8927442B1 (en) SiCOH hardmask with graded transition layers
US7830010B2 (en) Surface treatment for selective metal cap applications
KR100227287B1 (ko) 매립 도전층 및 그 형성방법
JP2000174123A (ja) 半導体装置及びその製造方法
US20030001282A1 (en) Metal barrier behavior by sic:h deposition on porous materials
JP5119832B2 (ja) 界面ラフネス緩和膜、配線層、半導体装置および半導体装置の製造方法
TW200414283A (en) Semiconductor device and the manufacturing method thereof
CN101017808B (zh) 半导体器件及其制造方法
TWI588935B (zh) 半導體裝置結構的製造方法
JP2003017496A (ja) 半導体装置及びその製造方法
JP2002526649A (ja) 炭化珪素の堆積方法とバリヤ層およびパッシベーション層としての使用
CN101431047A (zh) 用于在多级互连结构中形成空气间隙的方法
WO2010064306A1 (ja) 半導体装置の製造方法
US9087877B2 (en) Low-k interconnect structures with reduced RC delay
US20070222076A1 (en) Single or dual damascene structure reducing or eliminating the formation of micro-trenches arising from lithographic misalignment
JP2002083870A (ja) 半導体装置及びその製造方法
CN1497700A (zh) 半导体器件及其制造方法
US6657284B1 (en) Graded dielectric layer and method for fabrication thereof
JP2001230254A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100323

R150 Certificate of patent or registration of utility model

Ref document number: 4484345

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160402

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees