JP4305424B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4305424B2 JP4305424B2 JP2005202967A JP2005202967A JP4305424B2 JP 4305424 B2 JP4305424 B2 JP 4305424B2 JP 2005202967 A JP2005202967 A JP 2005202967A JP 2005202967 A JP2005202967 A JP 2005202967A JP 4305424 B2 JP4305424 B2 JP 4305424B2
- Authority
- JP
- Japan
- Prior art keywords
- control pad
- semiconductor element
- metal layer
- wiring
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体素子の両面に金属体を半田付けして構成された半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device configured by soldering metal bodies on both sides of a semiconductor element and a method for manufacturing the same.
高耐圧・大電流用のパワーIC(IGBTやMOSFET等)の半導体チップ(半導体素子)は、使用時の発熱が大きいため、半導体チップからの放熱性を向上させるための構成が必要である。この構成の一例として、半導体チップの両面にヒートシンク(金属体)を半田付けする構成が考えられており、例えば特許文献1に記載されている。
上記従来構成の半導体チップ(例えばIGBT)の上面には、半田付け用の第1の電極(例えばエミッタ電極)が設けられていると共に、その周辺部にワイヤボンディング用の制御パッド(例えばゲートパッド)が設けられている。この構成の場合、半導体チップの第1の電極上に銅ブロック(ヒートシンク)を半田付けした後、制御パッドにボンディングワイヤをボンディングしている。 A first electrode (for example, an emitter electrode) for soldering is provided on the upper surface of the semiconductor chip (for example, IGBT) having the above-described conventional configuration, and a wire bonding control pad (for example, a gate pad) is provided on the periphery thereof Is provided. In this configuration, a copper block (heat sink) is soldered on the first electrode of the semiconductor chip, and then a bonding wire is bonded to the control pad.
しかし、上記構成の場合、半導体チップの第1の電極上に銅ブロックを半田付けするとき、即ち、半田のリフロー工程において半田を融解するときに、半田が突沸することがあり、溶融した半田の小さな粒が飛散して制御パッド上に付着することがあった。そして、半田が付着した制御パッド上にワイヤボンディングすると、ボンディング強度が低下し、剥離が起こるおそれがあった。 However, in the case of the above configuration, when soldering the copper block on the first electrode of the semiconductor chip, that is, when melting the solder in the solder reflow process, the solder may bump, Small particles may scatter and adhere to the control pad. When wire bonding is performed on the control pad to which the solder is attached, the bonding strength is reduced and peeling may occur.
これに対して、制御パッドを覆う治具を半導体チップに取り付け、溶融した半田の小さな粒が飛散しても、上記治具により制御パッド上に付着することを防止する構成が考えられる。しかし、この構成の場合、半導体チップには反りがあるため、治具で制御パッドを密着して覆うことが難しく、半田の付着を防止することが困難であった。また、治具により半導体チップの割れを招くおそれもあり、この治具を用いる方法は実際には採用することができなかった。 On the other hand, a configuration is conceivable in which a jig for covering the control pad is attached to the semiconductor chip, and even if small particles of molten solder are scattered, the jig prevents the solder from adhering to the control pad. However, in this configuration, since the semiconductor chip is warped, it is difficult to closely cover the control pad with a jig and it is difficult to prevent adhesion of solder. Moreover, there is a possibility that the semiconductor chip may be cracked by the jig, and the method using this jig cannot be actually used.
尚、リフロー工程後に、IPA(イソプロピルアルコール)を用いて洗浄することにより、リフロー時の異物を除去する方法がある。しかし、この方法では、制御パッドに付着した半田を除去することができない。 In addition, there is a method of removing foreign matters during reflow by washing with IPA (isopropyl alcohol) after the reflow step. However, this method cannot remove the solder attached to the control pad.
そこで、本発明の目的は、半田のリフロー工程時に半田の小さな粒が飛散して制御パッド上に付着することがあっても、制御パッド上にワイヤボンディングしたときに、ボンディング強度が低下することを極力防止できる半導体装置及びその製造方法を提供するにある。 Accordingly, an object of the present invention is to reduce bonding strength when wire bonding is performed on a control pad even if small particles of solder may scatter and adhere to the control pad during the solder reflow process. It is an object of the present invention to provide a semiconductor device that can be prevented as much as possible and a manufacturing method thereof.
請求項1の発明は、半導体素子の両面に金属体を半田付けして構成されたものにおいて、前記半導体素子の一方の面に設けられ、前記金属体を半田付けするための第1の電極と、前記半導体素子の一方の面における周辺部に設けられ、ボンディングワイヤを2本以上ボンディングすることが可能な面積を有する制御パッドと、前記制御パッドにボンディングされる2本以上のボンディングワイヤとを備え、前記制御パッドは、Al配線上に金属層を設けて形成されていると共に、前記金属層の上に半田レジスト材料を設けることにより複数に分割されているところに特徴を有する。 The invention of claim 1 is configured by soldering a metal body on both surfaces of a semiconductor element, and is provided on one surface of the semiconductor element, and a first electrode for soldering the metal body; A control pad provided in a peripheral portion on one surface of the semiconductor element and having an area capable of bonding two or more bonding wires; and two or more bonding wires bonded to the control pad. The control pad is characterized in that it is formed by providing a metal layer on the Al wiring and is divided into a plurality of parts by providing a solder resist material on the metal layer .
請求項2の発明は、半導体素子の両面に金属体を半田付けして構成された半導体装置において、前記半導体素子の一方の面に設けられ、前記金属体を半田付けするための第1の電極と、前記半導体素子の一方の面における周辺部に設けられ、ボンディングワイヤを2本以上ボンディングすることが可能な面積を有する制御パッドと、前記制御パッドにボンディングされる2本以上のボンディングワイヤとを備え、前記制御パッドは、Al配線上に金属層を設けて形成されていると共に、前記金属層は、半田レジスト材料により複数に分割されているところに特徴を有する。 According to a second aspect of the present invention, in a semiconductor device configured by soldering a metal body on both sides of a semiconductor element, the first electrode is provided on one surface of the semiconductor element and solders the metal body A control pad provided in a peripheral portion on one surface of the semiconductor element and having an area capable of bonding two or more bonding wires; and two or more bonding wires bonded to the control pad. The control pad is formed by providing a metal layer on an Al wiring, and the metal layer is divided into a plurality of parts by a solder resist material .
請求項3の発明は、半導体素子の両面に金属体を半田付けして構成された半導体装置において、前記半導体素子の一方の面に設けられ、前記金属体を半田付けするための第1の電極と、前記半導体素子の一方の面における周辺部に設けられ、ボンディングワイヤを2本以上ボンディングすることが可能な面積を有する制御パッドと、前記制御パッドにボンディングされる2本以上のボンディングワイヤとを備え、前記制御パッドは、Al配線上に金属層を設けて形成されていると共に、前記金属層及び前記Al配線は、半田レジスト材料により複数に分割されているところに特徴を有する。 According to a third aspect of the present invention, in a semiconductor device configured by soldering a metal body to both surfaces of a semiconductor element, the first electrode is provided on one surface of the semiconductor element and is used to solder the metal body A control pad provided in a peripheral portion on one surface of the semiconductor element and having an area capable of bonding two or more bonding wires; and two or more bonding wires bonded to the control pad. The control pad is formed by providing a metal layer on an Al wiring, and the metal layer and the Al wiring are divided into a plurality of parts by a solder resist material .
請求項4の発明は、半導体素子の一方の面に設けられ半田付け用の第1の電極と、前記半導体素子の一方の面における周辺部に設けられワイヤボンディング用の制御パッドとを備えた半導体装置の製造方法において、前記制御パッドを形成するためのAl配線の上に、前記制御パッドを分割するための半田レジスト材料を設ける工程と、前記Al配線の上に金属層を設ける工程とを備えたところに特徴を有する。 According to a fourth aspect of the present invention , there is provided a semiconductor comprising: a first electrode for soldering provided on one surface of a semiconductor element; and a control pad for wire bonding provided at a peripheral portion on one surface of the semiconductor element. The method for manufacturing an apparatus includes a step of providing a solder resist material for dividing the control pad on the Al wiring for forming the control pad, and a step of providing a metal layer on the Al wiring. It has features.
以下、本発明の第1の実施例について、図1ないし図4を参照しながら説明する。まず、図3は本実施例の半導体装置の概略構成を示す断面図である。この図3に示すように、本実施例の半導体装置1は、半導体素子2と、下側ヒートシンク(金属体)3と、上側ヒートシンク(金属体)4と、ヒートシンクブロック(金属体)5とを備えて構成されている。
A first embodiment of the present invention will be described below with reference to FIGS. First, FIG. 3 is a sectional view showing a schematic configuration of the semiconductor device of the present embodiment. As shown in FIG. 3, the semiconductor device 1 of the present embodiment includes a
上記半導体素子2は、例えばIGBTやMOSFETやサイリスタ等のパワー半導体素子から構成されている。この半導体素子2の形状は、本実施例の場合、例えば矩形の薄板状である。また、下側ヒートシンク3、上側ヒートシンク4及びヒートシンクブロック5は、例えばCuで構成されている。尚、上記Cuに代えて、Al等の熱伝導性及び電気伝導性の良い金属で構成しても良い。
The
また、上記構成の半導体装置1において、半導体素子2の下面と下側ヒートシンク3の上面との間は、接合部材である例えば半田6によって接合されている。そして、半導体素子2の上面とヒートシンクブロック5の下面との間も、半田6によって接合されている。更に、ヒートシンクブロック5の上面と上側ヒートシンク4の下面との間も、半田6によって接合されている。
In the semiconductor device 1 having the above-described configuration, the lower surface of the
上記構成においては、半導体素子2の両面からヒートシンク3、4及びヒートシンクブロック5を介して放熱される構成となっている。
また、図1及び図2に示すように、半導体素子2の一方の面である上面には、主電極である第1の電極(例えばエミッタ電極)7が設けられていると共に、上記上面における周辺部である図1中の下辺部には、制御電極である例えば5個の制御パッド8が設けられている。これら制御パッド8は、例えばゲートパッドや、電流センサ用の制御パッドや、温度センサ用の制御パッド等である。
In the above configuration, heat is radiated from both surfaces of the
As shown in FIGS. 1 and 2, a first electrode (for example, an emitter electrode) 7 that is a main electrode is provided on the upper surface that is one surface of the
各制御パッド8は、後述するようにして、例えば4個に分割された分割パッド8aを有している。各分割パッド8aの面積は、ボンディングワイヤ9(図1参照)を1本ボンディングすることが可能な最小の面積である。従って、制御パッド8は、ボンディングワイヤ9を例えば4本(即ち、2本以上)ボンディングすることが可能な面積を有している。
Each
また、半導体素子2の他方の面である下面の全面には、主電極である第2の電極(例えばコレクタ電極)10が設けられている。
そして、図1に示すように、第2の電極10には、下側ヒートシンク3が半田6を介して電気的に接続されていると共に、第1の電極7には、ヒートシンクブロック5が半田6を介して電気的に接続されている。また、制御パッド8は、リードフレーム11にボンディングワイヤ9を介してワイヤーボンディングされている。
A second electrode (for example, a collector electrode) 10 that is a main electrode is provided on the entire lower surface that is the other surface of the
As shown in FIG. 1, the
この構成の場合、制御パッド8の4個の分割パッド8aすべてに対してワイヤーボンディングしても良いし、4個の分割パッド8aのうちの適当な3個または2個または1個の分割パッド8aに対してワイヤーボンディングするように構成しても良い。また、第1の電極7から遠い側の2個の分割パッド8a(またはそのうちの1個の分割パッド8a)だけに対してワイヤーボンディングするように構成しても良い。
In the case of this configuration, wire bonding may be performed to all four divided
また、下側ヒートシンク3及び上側ヒートシンク4は、厚さ寸法が例えば約2mm程度の板材で形成されている。ヒートシンクブロック5は、厚さ寸法が例えば約1.5mm程度の板材で形成されており、その大きさは、半導体素子2の大きさよりも1回り小さい程度の大きさ(即ち、第1の電極7とほぼ同じ大きさ)である。また、半導体素子2の厚さ寸法は、例えば約0.14mm程度であり、半田6の厚さ寸法は、例えば約0.1mm程度である。
The
尚、半導体装置1のほぼ全体は、図示しない樹脂(例えばエポキシ樹脂)によりモールドされている。この場合、半導体装置1を樹脂でモールドするに当たっては、上下型からなる成形型(図示しない)を使用している。尚、ヒートシンク3、4の端子部(図示しない)及びリードフレーム11の端子部(図示しない)は、モールド成形体(図示しない)から突出するように構成されている。更に、下側ヒートシンク3の下面と上側ヒートシンク4の上面は、モールド成形体から露出するように構成されている。また、上記した構成の半導体装置1の製造方法(即ち、製造工程)の具体例は、本出願人がすでに出願した特願2001−127516に記載されており、これに記載されている方法を適宜使用すれば良い。
Note that almost the entire semiconductor device 1 is molded with a resin (not shown) (for example, epoxy resin). In this case, when the semiconductor device 1 is molded with resin, a molding die (not shown) composed of upper and lower molds is used. In addition, the terminal part (not shown) of the
次に、第1の電極7、第2の電極10及び制御パッド8の具体的構成について説明する。第2の電極10は、図2に示すように、半導体基板12の下面に金属層13を形成して構成されている。金属層13は、例えばNiとAuを積層して構成されている。第1の電極7と制御パッド8は、半導体基板12の上面に形成されたAl配線14と、このAl配線14の上に形成された金属層15とから構成されている。金属層15は、例えばNiとAuを積層して構成されている。尚、上記Al配線14の代わりに、例えばAlSi配線を形成するように構成しても良い。
Next, specific configurations of the
また、半導体基板12上における外周部並びに第1の電極7と制御パッド8との間には、保護膜16が設けられている。この保護膜16は、例えばポリイミドで形成されている。尚、上記ポリイミド(保護膜16)は、半田レジスト材料である。
A
そして、図1及び図2に示すように、制御パッド8の金属層15は、保護膜16により4個の領域に分割されており、これら4個の領域が前記分割パッド8aを構成している。この構成の場合、金属層15は半田レジスト材料により分割されている。
As shown in FIGS. 1 and 2, the
ここで、制御パッド8及び第1の電極7を形成する製造工程について、図4を参照して説明する。まず、図4(a)に示すように、半導体基板12上に所定のパターンのAl配線14を形成する。この場合、図4(a)中の右側のAl配線14が制御パッド8に対応し、左側のAl配線14が第1の電極7に対応している。
Here, a manufacturing process for forming the
この後、図4(b)に示すように、半導体基板12上に保護膜16を形成する。この場合、ポリイミドの膜を全面に形成した後、マスク等を用いて設定されたパターンの保護膜16だけを残すようにし、残りを除去する。ここで、保護膜16のうちの制御パッド8用のAl配線14の上に形成された部分が、制御パッド8を分割するための保護膜16、即ち、半田レジスト材料である。
Thereafter, as shown in FIG. 4B, a
続いて、図4(c)に示すように、Al配線14の上に金属層15を形成する。この金属層15は、例えばNi層とAu層を積層して構成されている。これにより、第1の電極7及び制御パッド8が形成される。そして、制御パッド8においては、図1に示すように、その金属層15が保護膜16により4個に分割されている。
Subsequently, as shown in FIG. 4C, a
このような構成の本実施例によれば、制御パッド8の面積を、ボンディングワイヤを4本ボンディングすることが可能な面積としたので、半導体素子2の第1の電極7にヒートシンクブロック5を半田付けするときに、即ち、半田のリフロー工程時に、半田の小さな粒が飛散して制御パッド8上に付着することがあっても、制御パッド8上に半田が付着していない部分をほぼ確実に確保することができ、制御パッド8上にワイヤボンディングしたときに、ボンディング強度が低下することを極力防止できる。
According to this embodiment having such a configuration, the area of the
特に、上記実施例では、制御パッド8を複数に、例えば4個に分割したので、半田のリフロー工程時に、半田の小さな粒が飛散して制御パッド8の4個の分割パッド8a中の1個または2個の分割パッド8a上に付着することがあっても、半田は、付着した分割パッド8a上で広がるだけであり、他の分割パッド8a上にまで広がらない。これにより、制御パッド8上に半田が付着していない部分をほぼ確実に確保することができる。
In particular, in the above embodiment, since the
更に、上記実施例においては、制御パッド8を分割するに際して、Al配線14上に設けられた金属層15を、保護膜16(半田レジスト材料)により分割するように構成したので、半田のリフロー工程時に、半田の小さな粒が飛散して制御パッド8の4個の分割パッド8a中の1個または2個の分割パッド8a上に付着することがあっても、保護膜16により、半田は、付着した分割パッド8a上で広がるだけとなり、他の分割パッド8a上にまで広がることを防止できる。
Further, in the above embodiment, when the
図5は本発明の第2の実施例を示すものである。尚、第1の実施例と同一構成には、同一符号を付している。この第2の実施例では、制御パッド8を分割するに際して、Al配線14上に設けられた金属層15を保護膜16により分割する代わりに、図5に示すように、金属層15の上に制御パッド8分割用の保護膜(半田レジスト材料)17を設けるように構成した。
FIG. 5 shows a second embodiment of the present invention. The same components as those in the first embodiment are denoted by the same reference numerals. In the second embodiment, when the
そして、上述した以外の第2の実施例の構成は、第1の実施例と同じ構成となっている。従って、第2の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。 The configuration of the second embodiment other than that described above is the same as that of the first embodiment. Therefore, in the second embodiment, substantially the same operational effects as in the first embodiment can be obtained.
図6は本発明の第3の実施例を示すものである。尚、第1の実施例と同一構成には、同一符号を付している。この第3の実施例では、制御パッド8を分割するに際して、Al配線14上に設けられた金属層15を保護膜16により分割する代わりに、図6に示すように、Al配線14及び金属層15を制御パッド8分割用の保護膜(半田レジスト材料)16で分割するように構成した。
FIG. 6 shows a third embodiment of the present invention. The same components as those in the first embodiment are denoted by the same reference numerals. In the third embodiment, when the
そして、上述した以外の第3の実施例の構成は、第1の実施例と同じ構成となっている。従って、第3の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。 The configuration of the third embodiment other than that described above is the same as that of the first embodiment. Accordingly, in the third embodiment, substantially the same operational effects as in the first embodiment can be obtained.
また、上記各実施例においては、制御パッド8を4個の分割パッド8aに分割するように構成したが、これに限られるものではなく、2個、3個、または5個以上に分割するように構成しても良い。
In each of the above embodiments, the
図面中、1は半導体装置、2は半導体素子、3は下側ヒートシンク(金属体)、4は上側ヒートシンク(金属体)、5はヒートシンクブロック(金属体)、6は半田、7は第1の電極、8は制御パッド、8aは分割パッド、9はボンディングワイヤ、10は第2の電極、11はリードフレーム、12は半導体基板、13は金属層、14はAl配線、15は金属層、16は保護膜、17は保護膜を示す。
In the drawings, 1 is a semiconductor device, 2 is a semiconductor element, 3 is a lower heat sink (metal body), 4 is an upper heat sink (metal body), 5 is a heat sink block (metal body), 6 is solder, 7 is a first Electrode, 8 is a control pad, 8a is a split pad, 9 is a bonding wire, 10 is a second electrode, 11 is a lead frame, 12 is a semiconductor substrate, 13 is a metal layer, 14 is an Al wiring, 15 is a metal layer, 16 Denotes a protective film, and 17 denotes a protective film.
Claims (4)
前記半導体素子の一方の面に設けられ、前記金属体を半田付けするための第1の電極と、
前記半導体素子の一方の面における周辺部に設けられ、ボンディングワイヤを2本以上ボンディングすることが可能な面積を有する制御パッドと、
前記制御パッドにボンディングされる2本以上のボンディングワイヤとを備え、
前記制御パッドは、Al配線上に金属層を設けて形成されていると共に、前記金属層の上に半田レジスト材料を設けることにより複数に分割されていることを特徴とする半導体装置。 In a semiconductor device configured by soldering metal bodies on both sides of a semiconductor element,
A first electrode provided on one surface of the semiconductor element for soldering the metal body;
A control pad provided in a peripheral portion on one surface of the semiconductor element and having an area capable of bonding two or more bonding wires ;
Two or more bonding wires bonded to the control pad,
The control pad is formed by providing a metal layer on an Al wiring, and is divided into a plurality of parts by providing a solder resist material on the metal layer .
前記半導体素子の一方の面に設けられ、前記金属体を半田付けするための第1の電極と、
前記半導体素子の一方の面における周辺部に設けられ、ボンディングワイヤを2本以上ボンディングすることが可能な面積を有する制御パッドと、
前記制御パッドにボンディングされる2本以上のボンディングワイヤとを備え、
前記制御パッドは、Al配線上に金属層を設けて形成されていると共に、
前記金属層は、半田レジスト材料により複数に分割されていることを特徴とする半導体装置。 In a semiconductor device configured by soldering metal bodies on both sides of a semiconductor element,
A first electrode provided on one surface of the semiconductor element for soldering the metal body;
A control pad provided in a peripheral portion on one surface of the semiconductor element and having an area capable of bonding two or more bonding wires;
Two or more bonding wires bonded to the control pad,
The control pad is formed by providing a metal layer on the Al wiring,
The metal layer shall be the characterized in that it is divided into a plurality by a solder resist material semiconductors devices.
前記半導体素子の一方の面に設けられ、前記金属体を半田付けするための第1の電極と、
前記半導体素子の一方の面における周辺部に設けられ、ボンディングワイヤを2本以上ボンディングすることが可能な面積を有する制御パッドと、
前記制御パッドにボンディングされる2本以上のボンディングワイヤとを備え、
前記制御パッドは、Al配線上に金属層を設けて形成されていると共に、
前記金属層及び前記Al配線は、半田レジスト材料により複数に分割されていることを特徴とする半導体装置。 In a semiconductor device configured by soldering metal bodies on both sides of a semiconductor element,
A first electrode provided on one surface of the semiconductor element for soldering the metal body;
A control pad provided in a peripheral portion on one surface of the semiconductor element and having an area capable of bonding two or more bonding wires;
Two or more bonding wires bonded to the control pad,
The control pad is formed by providing a metal layer on the Al wiring,
The metal layer and the Al wiring you characterized in that it is divided into a plurality by a solder resist material semiconductors devices.
前記制御パッドを形成するためのAl配線の上に、前記制御パッドを分割するための半田レジスト材料を設ける工程と、
前記Al配線の上に金属層を設ける工程とを備えたことを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device, comprising: a first electrode for soldering provided on one surface of a semiconductor element; and a control pad for wire bonding provided at a peripheral portion on one surface of the semiconductor element;
Providing a solder resist material for dividing the control pad on the Al wiring for forming the control pad;
And a step of providing a metal layer on the Al wiring .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005202967A JP4305424B2 (en) | 2005-07-12 | 2005-07-12 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005202967A JP4305424B2 (en) | 2005-07-12 | 2005-07-12 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007027183A JP2007027183A (en) | 2007-02-01 |
JP4305424B2 true JP4305424B2 (en) | 2009-07-29 |
Family
ID=37787612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005202967A Expired - Fee Related JP4305424B2 (en) | 2005-07-12 | 2005-07-12 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4305424B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7979257B2 (en) | 2003-02-05 | 2011-07-12 | Moldflow Netherlands Limited | Apparatus and methods for performing process simulation using a hybrid model |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111630644B (en) * | 2018-03-02 | 2023-07-14 | 新电元工业株式会社 | Semiconductor device and method for manufacturing the same |
CN113130515A (en) * | 2019-12-31 | 2021-07-16 | 格科微电子(上海)有限公司 | Method for manufacturing optical fingerprint device |
CN113270430A (en) * | 2020-02-17 | 2021-08-17 | 格科微电子(上海)有限公司 | Method for forming infrared cut-off light filtering film in optical fingerprint device |
-
2005
- 2005-07-12 JP JP2005202967A patent/JP4305424B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7979257B2 (en) | 2003-02-05 | 2011-07-12 | Moldflow Netherlands Limited | Apparatus and methods for performing process simulation using a hybrid model |
Also Published As
Publication number | Publication date |
---|---|
JP2007027183A (en) | 2007-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI450373B (en) | Dual side cooling integrated power device package and module and methods of manufacture | |
JP5442368B2 (en) | IC chip package with direct lead wire | |
US20190229042A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US6992385B2 (en) | Semiconductor device, a method of manufacturing the same and an electronic device | |
JP5271886B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI485817B (en) | Microelectronic packages with enhanced heat dissipation and methods of manufacturing | |
JP6076675B2 (en) | Semiconductor device | |
CN107615464B (en) | Method for manufacturing power semiconductor device and power semiconductor device | |
JP2010021515A (en) | Semiconductor device and its manufacturing method | |
JP3390661B2 (en) | Power module | |
JP6266168B2 (en) | Semiconductor device | |
WO2016166835A1 (en) | Semiconductor device | |
KR20170086828A (en) | Clip -bonded semiconductor chip package using metal bump and the manufacturing method thereof | |
JP6094413B2 (en) | Semiconductor module and manufacturing method thereof | |
JP2019091922A (en) | Semiconductor device | |
US20220310409A1 (en) | Method to connect power terminal to substrate within semiconductor package | |
JP4305424B2 (en) | Semiconductor device and manufacturing method thereof | |
JP7460051B2 (en) | Semiconductor Device | |
JP2002329804A (en) | Semiconductor device | |
JP6472568B2 (en) | Manufacturing method of semiconductor device | |
JP2022168128A (en) | Semiconductor device | |
JP2022143167A (en) | Semiconductor device | |
JP5119092B2 (en) | Manufacturing method of semiconductor device | |
TWI814424B (en) | Thinned semiconductor package and packaging method thereof | |
US7601560B2 (en) | Method for producing an electronic circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090420 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |