Nothing Special   »   [go: up one dir, main page]

JP4377342B2 - 半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラム - Google Patents

半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラム Download PDF

Info

Publication number
JP4377342B2
JP4377342B2 JP2005010214A JP2005010214A JP4377342B2 JP 4377342 B2 JP4377342 B2 JP 4377342B2 JP 2005010214 A JP2005010214 A JP 2005010214A JP 2005010214 A JP2005010214 A JP 2005010214A JP 4377342 B2 JP4377342 B2 JP 4377342B2
Authority
JP
Japan
Prior art keywords
wiring layer
wiring
pair
potential
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005010214A
Other languages
English (en)
Other versions
JP2006202824A (ja
Inventor
昌之 田宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005010214A priority Critical patent/JP4377342B2/ja
Priority to US11/328,075 priority patent/US7694260B2/en
Publication of JP2006202824A publication Critical patent/JP2006202824A/ja
Application granted granted Critical
Publication of JP4377342B2 publication Critical patent/JP4377342B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H01L27/0207—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体基板上に異なる電位の１対の配線を有する３層以上の配線層がヴィアによって接続された配線構造を有する半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラムに関し、特に、配線性悪化を抑えることができる半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラムに関する。
ＬＳＩチップ等の半導体集積回路内部において、電圧降下（ＩＲ−Ｄｒｏｐ）による遅延変動が原因の誤動作やエレクトロマイグレーション（ＥＭ）による故障等の防止のため、半導体集積回路内部の電源配線構造を強化する必要がある。電源配線構造の強化は、配線幅、ヴィア数等を調整することにより行われる。
半導体集積回路内部の電源配線構造の強化を図る従来技術として、データパスの設計時に、前記データパスの上層の電源幹線から、前記データパスに接続する電源ヴィアの必要個数をあらかじめ計算して記憶手段に記憶する電源ヴィア必要数計算ステップと、チップレベルでの電源配線時に、前記記憶手段に記憶されている電源ヴィアの必要個数を参照し、前記データパスに接続する電源ヴィアの個数が前記必要個数を満たしているか否かをチェックする電源ヴィアチェックステップと、を含むエレクトロマイグレーション検証方法がある（図１２参照；特許文献１参照）。この方法によれば、チップ設計完了時点でのチップレベルＥＭ検証処理を実施することを不用とし、チップレベルＥＭ検証処理でエラーが出た場合の電源配線への後戻りをなくし、設計期間の短縮、設計効率の向上を図ることができるというものである。
また、従来の一般的な電源配線処理では、半導体集積回路を設計するレイアウト装置（ＣＡＤ装置）を用いて、所定のプログラムに基づいて、以下のような処理が自動的に行われる。図１３のように、電源配線前処理（例えば、チップレベル配置処理）を行い（ステップＣ１）、異なる電位の１対の電源配線（例えば、ＶＤＤ、ＧＮＤ）を有する各配線層（例えば、Ｍ１、Ｍ４）について１対の電源配線を所定の配線幅（例えば、Ｍ４ ＶＤＤ、ＧＮＤを配線幅Ａ、Ｍ１ ＶＤＤ、ＧＮＤを配線幅ａ）で平行に生成し（ステップＣ２〜Ｃ５）、各配線層の電源配線の交差部を抽出し、ヴィア配線処理（例えば、Ｍ２、Ｍ３、Ｖｉａ１〜３の生成）を行い（ステップＣ６）、電源配線後処理（例えば、電源ヴィアチェック処理、チップレベル配線処理）を行う（ステップＣ７）。ここで、Ｍ１〜Ｍ４に係る配線層（金属配線層）について、下層側から順に、Ｍ１は第１の配線層、Ｍ２は第２の配線層、Ｍ３は第３の配線層、Ｍ４は第４の配線層を表している。また、ヴィア配線処理では、対応する電位のＭ１とＭ４の電源配線間を接続するために、Ｍ１−Ｍ４の電源配線間の交差部及びその近傍を含む領域において、対応する電位の電源配線ごとに、Ｍ２の電源配線と、Ｍ３の電源配線と、Ｍ１の電源配線とＭ２の電源配線を接続するＶｉａ１と、Ｍ２の電源配線とＭ３の電源配線を接続するＶｉａ２と、Ｍ３の電源配線とＭ４の電源配線を接続するＶｉａ３と、を生成する処理が行われる。
従来の一般的な電源配線処理では、Ｍ１−Ｍ４の電源配線間においてＶｉａ１〜３の配置がＶＤＤ側及びＧＮＤ側のそれぞれに４個必要な場合について、図１４〜１７に示すような配線構造が得られる。図１４は、４列１行型のヴィアユニット（複数のヴィアよりなるユニット）の幅（横方向の幅）がＭ４の電源配線の配線幅以上になった場合の構造例である。図１５は、Ｍ４の電源配線の配線幅を４列１行型のヴィアユニットの幅まで太くした場合の構造例である。図１６は、Ｍ４に係る１対の電源配線を２組生成し、２列１行型のヴィアユニットを４個生成した場合の構造例である。図１７は、Ｍ１の電源配線の配線幅を太くして２列２行型のヴィアユニットを生成した場合の構造例である。ここで、従来の電源配線処理におけるヴィア配線処理では、平面方向から見て、Ｖｉａ１よりなる第１のヴィアユニット、Ｖｉａ２よりなる第２のヴィアユニット、及びＶｉａ３よりなる第３のヴィアユニットのそれぞれの中心を一致させ、かつ、当該中心が下位配線層（Ｍ１）と上位配線層（Ｍ４）の電源配線間の交差部の領域内に配されるように、Ｖｉａ１、Ｖｉａ２及びＶｉａ３が生成される。また、図１４〜１７における格子状の線は、配線トラックであり、半導体集積回路の配線構造を設計する際の補助線である。また、中位配線層（Ｍ２、Ｍ３）は上位配線層（Ｍ４）よりも下層に生成されるが、説明の便宜上、図１４〜１７では、Ｍ４よりもＭ２及びＭ３を上層に示している。なお、図１４〜１７において、「＋」印はＶｉａ１、Ｖｉａ２又はＶｉａ３よりなるヴィアユニットの平面方向から見たときの中心を示し、「×」印は下位配線層（Ｍ１）及び上位配線層（Ｍ４）並びにヴィア（Ｖｉａ１〜３）によって潰れる配線トラックを示している。
特開２００２−２４３１３号公報 特開平９−２１２６６１号公報
しかしながら、従来技術において、半導体集積回路内部の電源配線構造を強化した結果、半導体集積回路内部において配線として有効な配線リソース（トラック数）が減少してしまうという問題がある。
また、特許文献１に記載の発明は、電源配線の必要なヴィア数をあらかじめ確保しＥＭ耐性を保証することが可能であるが、配線性を向上させることができないおそれがあるため、チップサイズの増大を招くといった問題がある。
また、図１４〜１７に記載の構造例（Ｍ１−Ｍ４の電源配線間においてＶｉａ１〜３を４個配置が必要な場合の例）では、以下のような問題がある。図１４に記載の構造例の場合、平面方向から見たときのヴィアユニットの幅が上位配線層（Ｍ４）の電源配線の配線幅よりも大きいため、ヴィア並びに下位配線層（Ｍ１）の電源配線及び上位配線層（Ｍ４）の電源配線によって潰れる配線トラックが増えてしまい、有効配線リソースが減少する。図１５に記載の構造例の場合、Ｍ４の電源配線の配線幅が太いため、有効配線リソースが減少する。図１６に記載の構造例の場合、ＥＭを悪化させないために必要な配線間の各ヴィア（Ｖｉａ１、Ｖｉａ２、Ｖｉａ３）のヴィア数を４個確保しようとすると、Ｍ４の電源配線の本数が増加するため、Ｍ４の有効配線リソースが減少する。図１７に記載の構造例の場合、Ｍ１の電源配線が太くなり、Ｍ１の有効配線リソースが減少するとともに、Ｍ１のＶＤＤ配線と、Ｍ１のＧＮＤ配線の領域内に形成する配線の処理が困難になり、セルサイズが増大してしまう。
本発明の課題は、配線性悪化を抑えることができる半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラムを提供することである。
本発明の第１の視点においては、半導体基板上に異なる電位の１対の配線を有する３層以上の配線層がヴィアによって接続された配線構造を有する半導体集積回路において、互いに電位の異なる第１の電位と第２の電位の１対の配線を有する第１の配線層と、前記第１の配線層と異なる層に配されるとともに、前記第１の電位と前記第２の電位の１対の配線を有する第２の配線層と、前記第１の配線層と前記第２の配線層の間に配されるとともに、前記第１の電位と前記第２の電位の１対の配線を有する１又は複数の中位配線層と、を備え、前記第１の配線層の１対の配線は、所定の間隔をおいて平行に配され、前記第２の配線層の１対の配線は、配線トラックを有効にできる最小の間隔をおいて平行に配され、前記第１の配線層の１対の配線は、前記第２の配線層の１対の配線と直交し、前記第１の配線層の１対の配線は、対応する電位の前記第２の配線層の１対の配線と、対応する電位の前記中位配線層の１対の配線、及びヴィアを介して電気的に接続され、前記中位配線層の１対の配線は、平面方向から見て、前記第２の配線層の１対の配線、及び前記第１の配線層の１対の配線によって潰れる配線トラックの範囲内に配され、対応する電位の前記中位配線層の１対の配線と前記第１の配線層の１対の配線とを接続する第１のヴィアの数は、前記第１の電位側及び前記第２の電位側のそれぞれにｍ個（ｍは１以上の整数）であり、対応する電位の前記中位配線層の１対の配線と前記第２の配線層の１対の配線とを接続する第２のヴィアの数は、前記第１の電位側及び前記第２の電位側のそれぞれにｍ個（ｍは１以上の整数）であり、前記第１のヴィアは、平面方向から見て、前記第２の配線層の１対の配線、及び前記第１の配線層の１対の配線によって潰れる配線トラックの範囲内に配されるとともに、前記第１の電位側及び前記第２の電位側のそれぞれについてｊ列ｈ行型（ｊ、ｈはそれぞれ１以上の整数かつｊ×ｈ≧ｍ）の矩形状に収まるように配され、前記第２のヴィアは、平面方向から見て、前記第２の配線層の１対の配線及び前記第１の配線層の１対の配線によって潰れる配線トラックの範囲内に配されるとともに、前記第１の電位側及び前記第２の電位側のそれぞれについてｎ列ｋ行（ｎ、ｋはそれぞれ１以上の整数かつｎ×ｋ≧ｍ）の矩形状に収まるように配され、前記第２のヴィアよりなるヴィアユニットの平面方向から見たときの中心は、対応する電位の前記第１の配線層の１対の配線と前記第２の配線層の１対の配線の交差部に配され、前記第１のヴィアよりなるヴィアユニットのうち前記第１の電位用のヴィアユニットの平面方向から見たときの中心は、前記第２のヴィアよりなるヴィアユニットのうち前記第１の電位用のヴィアユニットの平面方向から見たときの中心よりも、前記第２の配線層の１対の配線のうち前記第２の電位の配線側に所定量ずれていることを特徴とする。
本発明の第２の視点においては、半導体基板上に異なる電位の１対の配線を有する３層以上の配線層がヴィアによって接続された配線構造を有する半導体集積回路のレイアウト方法において、互いに電位の異なる第１の電位と第２の電位の１対の配線が所定の間隔をおいて平行に配された第１の配線層と、前記第１の配線層と異なる層に配されるとともに、前記第１の電位と前記第２の電位の１対の配線が前記第１の配線層の１対の配線と直交し、かつ、配線トラックを有効にできる最小の間隔をおいて平行に配される第２の配線層と、を生成する工程と、前記第２の配線層の１対の配線及び前記第１の配線層の１対の配線の交差部及び配線幅を抽出する工程と、抽出した交差部及び配線幅に係る情報に基づいて、前記第１の配線層と前記第２の配線層の間に配されるとともに、平面方向から見て前記第２の配線層の１対の配線及び前記第１の配線層の１対の配線によって潰れる配線トラックの範囲内に配され、かつ、前記第１の電位と前記第２の電位の１対の配線を有する１又は複数の中位配線層と、対応する電位の前記中位配線層の１対の配線と前記第１の配線層の１対の配線を接続するとともに、前記第１の電位側及び前記第２の電位側のそれぞれにｍ個（ｍは１以上の整数）有する第１のヴィアと、対応する電位の前記中位配線層の１対の配線と前記第２の配線層の１対の配線を接続するとともに、前記第１の電位側及び前記第２の電位側のそれぞれにｍ個（ｍは１以上の整数）有する第２のヴィアと、を生成する工程と、を含み、前記第２のヴィアを生成する工程では、平面方向から見て前記第２の配線層の１対の配線、及び前記第１の配線層の１対の配線によって潰れる配線トラックの範囲内に配されるとともに、前記第１の電位側及び前記第２の電位側のそれぞれについてｎ列ｋ行（ｎ、ｋはそれぞれ１以上の整数かつｎ×ｋ≧ｍ）の矩形状に収まり、かつ、前記第２のヴィアよりなるヴィアユニットの平面方向から見たときの中心が対応する電位の前記第１の配線層の１対の配線と前記第２の配線層の１対の配線の交差部に配されるように前記第２のヴィアを生成し、前記第１のヴィアを生成する工程では、平面方向から見て前記第２の配線層の１対の配線、及び前記第１の配線層の１対の配線によって潰れる配線トラックの範囲内に配されるとともに、前記第１の電位側及び前記第２の電位側のそれぞれについてｊ列ｈ行型（ｊ、ｈはそれぞれ１以上の整数かつｊ×ｈ≧ｍ）の矩形状に収まり、かつ、前記第１のヴィアよりなるヴィアユニットのうち前記第１の電位用のヴィアユニットの平面方向から見たときの中心が前記第２のヴィアよりなるヴィアユニットのうち前記第１の電位用のヴィアユニットの平面方向から見たときの中心よりも前記第２の配線層の１対の配線のうち前記第２の電位の配線側に所定量ずれるよう前記第１のヴィアを生成することを特徴とする。
なお、前記レイアウト方法は、レイアウト装置（コンピュータ、ＣＡＤ装置）でプログラムを実行することで、その機能が実現される。この場合、該プログラムを記録した記録媒体（磁気ディスク、磁気テープ、光ディスク、あるいは半導体メモリ等）から、該プログラムをコンピュータに読み出して実行することで、本発明を実施することができる。
本発明（請求項１−９）によれば、第１の配線層及び第２の配線層の配線、並びにヴィアユニットによって潰れる配線トラックを最小限に抑えることが可能となり、有効配線リソース（配線トラック数）を増加（配線性を向上）させることができる。また、ヴィア数を削減することなく実現可能であるため、ＥＭ耐性を悪化させることなく実現可能である。
また、本発明（請求項１−９）によれば、配線性の向上によって、レイアウトの収束性の向上（ＴＡＴ短縮）、チップサイズの増加の抑制、及びコスト削減を図ることができる。
本発明の実施形態１について図面を用いて説明する。図１は、本発明の実施形態１に係る半導体集積回路の配線構造を模式的に示した部分平面図である。図２は、本発明の実施形態１に係る半導体集積回路の配線構造を模式的に示した部分断面図であり、（ａ）はＡ−Ａ´間、（ｂ）はＢ−Ｂ´間の部分断面図である。なお、図２では、Ｖｉａ３は本来見えない位置にあるが、説明の便宜上、示している。また、図１における格子状の線は、配線トラック（配線グリッド）であり、半導体集積回路の配線構造を設計する際の補助線である。さらに、図１において、「＋」印は上位配線層（Ｍ４）の電源配線と接続するヴィア（Ｖｉａ３）よりなるヴィアユニットの平面方向から見たときの中心を示し、「×」印は上位配線層（Ｍ４）の電源配線と接続するヴィア（Ｖｉａ３）以外のヴィア（Ｖｉａ１、Ｖｉａ２）によって潰れる配線トラックを示している。
実施形態１に係る半導体集積回路の配線構造では、下層側から順に、第１の配線層（Ｍ１）、第２の配線層（Ｍ２）、第３の配線層（Ｍ３）、第４の配線層（Ｍ４）の電源配線が配されている。各配線層（Ｍ１〜Ｍ４）は、積層方向に所定の間隔をおいて配され、各配線層（Ｍ１〜Ｍ４）の間には、層間絶縁膜（図示せず）が配されることになる。図１及び図２では、Ｍ１が下位配線層（請求項の第１の配線層に相当）、Ｍ４が上位配線層（請求項の第２の配線層に相当）となる。なお、ここでは、便宜上、Ｍ１を下位配線層、Ｍ４を上位配線層としているが、Ｍ１を上位配線層、Ｍ４を下位配線層としてもよい。各配線層（Ｍ１〜Ｍ４）には、互いに異なる電位（ＶＤＤ、ＧＮＤ等）の１対の電源配線を有する。各配線層（Ｍ１〜Ｍ４）に係る１対の電源配線は、所定の間隔をおいて平行に配される。上位配線層（Ｍ４）に係る１対の配線については、配線トラックを有効にできる最小の間隔（最小配線間隔）をおいて平行に配される。なお、各配線層（Ｍ１〜Ｍ４）に係る１対の電源配線の配線幅は、互いに同一であっても異なっていてもよい。各配線層（Ｍ１〜Ｍ４）のＶＤＤ配線（第１の配線）は、ＶＤＤ側のＶｉａ１〜３によって電気的に接続されており、各配線層（Ｍ１〜Ｍ４）のＧＮＤ配線（第２の配線）、及びＧＮＤ側のＶｉａ１〜３と分離している。各配線層（Ｍ１〜Ｍ４）のＧＮＤ配線（第２の配線）は、ＧＮＤ側のＶｉａ１〜３によって電気的に接続されており、各配線層（Ｍ１〜Ｍ４）のＶＤＤ配線（第１の配線）、及びＶＤＤ側のＶｉａ１〜３と分離している。また、上位配線層（Ｍ４）にある電源配線と下位配線層（Ｍ１）にある電源配線とは、平面方向から見て、互いに直交している。図示されている中位配線層（Ｍ２、Ｍ３）の電源配線は、対応する電位の下位配線層（Ｍ１）の電源配線と上位配線層（Ｍ４）の電源配線を電気的に接続するため電源配線である。上位配線層（Ｍ４）の１段下の中位配線層（Ｍ３）の電源配線は、平面方向から見て、上位配線層（Ｍ４）の電源配線によって潰れる配線トラックの範囲内であって、下位配線層（Ｍ１）の電源配線と上位配線層（Ｍ４）の電源配線の交差部を含む領域に配される。上位配線層（Ｍ４）の１段下以外の中位配線層（Ｍ２）の電源配線は、平面方向から見て、上位配線層（Ｍ４）の電源配線によって潰れる配線トラックの範囲内であって、上位配線層（Ｍ４）の１対の電源配線の双方又は一方を含む領域に配される。上位配線層（Ｍ４）の１段下の中位配線層（Ｍ３）の電源配線の配線長は、上位配線層（Ｍ４）の１段下以外の中位配線層（Ｍ２）の電源配線の配線長以上であることが好ましい。上位配線層（Ｍ４）の１段下の中位配線層（Ｍ３）の電源配線の配線幅は、上位配線層（Ｍ４）の１段下以外の中位配線層（Ｍ２）の電源配線の配線幅以上であることが好ましい。また、中位配線層（Ｍ２、Ｍ３）の電源配線は、平面方向から見て、下位配線層（Ｍ１）の電源配線の配線方向に沿って配される。なお、中位配線層（Ｍ３）の電源配線は、図１では、平面方向から見て矩形状に形成されているが、Ｔ字形状（図３（ａ）参照）やＬ字形状（図３（ｂ）参照）に形成されていてもよい。
各電源配線層（Ｍ１〜Ｍ４）の電源配線間には、ヴィア（Ｖｉａ１、Ｖｉａ２、Ｖｉａ３）が配される。Ｖｉａ１、Ｖｉａ２、Ｖｉａ３は、下位配線層（Ｍ１）及び上位配線層（Ｍ４）の電源配線によって潰れる配線トラック上の所定の位置（図１の「×」印参照）に（各ヴィアが複数個の場合には所定の間隔をおいて）配される。第１のヴィア（Ｖｉａ１）は、下位配線層（Ｍ１）と中位配線層（Ｍ２）の電源配線間に、ＶＤＤ側及びＧＮＤ側のそれぞれにｍ個（ｍは１以上の整数；図１においては４個）ずつ配され、平面方向から見て、ｊ列ｈ行型（ｊ、ｈはそれぞれ１以上の整数かつｊ×ｈ≧ｍ；図１においては４列１行）の矩形状に収まるように配され、対応する電位のＭ１とＭ２の電源配線を電気的に接続する。ＶＤＤ配線を接続するＶｉａ１と、ＧＮＤ配線を接続するＶｉａ１と、は、上位配線層（Ｍ４）の電源配線の配線方向と同じ方向の同一軸上に配される。Ｖｉａ２は、中位配線層（Ｍ２）と中位配線層（Ｍ３）の電源配線間に、ＶＤＤ側及びＧＮＤ側のそれぞれにｍ個（ｍは１以上の整数；図１においては４個）配され、ｊ列ｈ行型（ｊ、ｈはそれぞれ１以上の整数かつｊ×ｈ≧ｍ；図１においては４列１行）の矩形状に収まるように配され、対応する電位のＭ２とＭ３の電源配線を電気的に接続する。Ｖｉａ２は、平面方向から見て、Ｖｉａ１と重なる位置に配される。Ｖｉａ２（Ｍ２、Ｍ３間に配されるヴィア）よりなるヴィアユニット（図１では４列１行型のヴィアユニット）の平面方向から見たときの中心は、Ｖｉａ１（Ｍ１、Ｍ２間に配されるヴィア）よりなるヴィアユニット（図１では４列１行型のヴィアユニット）の平面方向から見たときの中心と一致し、平面方向から見て、下位配線層（Ｍ１）の電源配線と中位配線層（Ｍ２、Ｍ３）の電源配線とが重なる領域内に配される。Ｖｉａ３は、中位配線層（Ｍ３）と上位配線層（Ｍ４）の電源配線間に、ＶＤＤ側及びＧＮＤ側のそれぞれにｍ個（ｍは１以上の整数；図１においては４個）配され、ｎ列ｋ行型（ｎ、ｋはそれぞれ１以上の整数かつｎ×ｋ≧ｍ；図１においては２列２行）の矩形状に収まるように配され、対応する電位のＭ３とＭ４の電源配線を電気的に接続する。Ｖｉａ１及びＶｉａ２よりなるヴィアユニットの平面方向から見たときの中心は、Ｖｉａ３よりなるヴィアユニットの平面方向から見たときの中心からずれた位置に配される。つまり、上位配線層（Ｍ４）の電源配線と接続するヴィア以外のヴィア（Ｖｉａ１又はＶｉａ２）よりなるヴィアユニットの平面方向から見たときの中心は、上位配線層（Ｍ４）の電源配線と接続するヴィア（Ｖｉａ３）よりなるヴィアユニット（図１では２列２行型のヴィアユニット）の平面方向から見たときの中心からずれた位置に配される。なお、ヴィア（Ｖｉａ１又はＶｉａ２）よりなるヴィアユニットのうちＶＤＤ側のヴィアユニットの平面方向から見たときの中心は、ヴィア（Ｖｉａ３）よりなるヴィアユニットのうちＶＤＤ側のヴィアユニットの平面方向から見たときの中心よりも、上位配線層（Ｍ４）のＧＮＤ配線側にずれている。また、ヴィア（Ｖｉａ１又はＶｉａ２）よりなるヴィアユニットのうちＧＮＤ側のヴィアユニットの平面方向から見たときの中心は、ヴィア（Ｖｉａ３）よりなるヴィアユニットのうちＧＮＤ側のヴィアユニットの平面方向から見たときの中心よりも、上位配線層（Ｍ４）のＶＤＤ配線側にずれている。上位配線層（Ｍ４）の電源配線と接続するヴィア（Ｖｉａ３）よりなるヴィアユニットの平面方向から見たときの中心は、平面方向から見て少なくとも下位配線層（Ｍ１）の電源配線と、上位配線層（Ｍ４）の１段下の中位配線層（Ｍ３）の電源配線と、上位配線層（Ｍ４）の電源配線と、が重なる領域内に配される。なお、上位配線層（Ｍ４）の電源配線と接続するヴィア（Ｖｉａ３）よりなるヴィアユニットの平面方向から見たときの中心は、上位配線層（Ｍ４）の１段下以外の中位配線層（Ｍ２）の電源配線の領域内に配されないこともある（図４、５及び７参照）。また、Ｖｉａ１、Ｖｉａ２、Ｖｉａ３は、ＶＤＤ側及びＧＮＤ側のそれぞれに対応して配される。
実施形態１によれば、電源配線のＥＭ耐性を悪化させることなく、有効な配線リソースが潰れるのを最小限に抑えることができる。つまり、ヴィアの個数を減少させずに、有効配線リソースが確保され、配線性を向上させることができる。
（実施形態２）
本発明の実施形態２について図面を用いて説明する。図４は、本発明の実施形態２に係る半導体集積回路の配線構造を模式的に示した部分平面図である。図５は、本発明の実施形態２に係る半導体集積回路の配線構造を模式的に示した部分断面図であり、（ａ）はＣ−Ｃ´間、（ｂ）はＤ−Ｄ´間の部分断面図である。なお、図４における格子状の線は、配線トラック（配線グリッド）であり、半導体集積回路の配線構造を設計する際の補助線である。さらに、図４において、「＋」印は上位配線層（Ｍ４）の電源配線と接続するヴィア（Ｖｉａ３）よりなるヴィアユニットの平面方向から見たときの中心を示し、「×」印は上位配線層（Ｍ４）の電源配線と接続するヴィア（Ｖｉａ３）以外のヴィア（Ｖｉａ１、Ｖｉａ２）によって潰れる配線トラックを示している。実施形態２は、Ｖｉａ１〜３が異なる電位ごとにそれぞれ２個（２列１行で２個）の場合の例である。２個以外にも、３、４、５、６…個のように、各配線層間のヴィア（Ｖｉａ１〜３）の個数は適宜設定することができる。実施形態２によれば、実施形態１と同様の作用効果を奏する。
（実施形態３）
本発明の実施形態３について図面を用いて説明する。図６は、本発明の実施形態３に係る半導体集積回路の配線構造を模式的に示した部分平面図である。図７は、本発明の実施形態３に係る半導体集積回路の配線構造を模式的に示した部分断面図であり、（ａ）はＥ−Ｅ´間、（ｂ）はＦ−Ｆ´間の部分断面図である。なお、図６における格子状の線は、配線トラック（配線グリッド）であり、半導体集積回路の配線構造を設計する際の補助線である。さらに、図６において、「＋」印は上位配線層（Ｍ５）の電源配線と接続するヴィア（Ｖｉａ４）よりなるヴィアユニットの平面方向から見たときの中心を示し、「×」印は上位配線層（Ｍ５）の電源配線と接続するヴィア（Ｖｉａ４）以外のヴィア（Ｖｉａ２、Ｖｉａ３）によって潰れる配線トラックを示している。実施形態３は、Ｖｉａ２〜４が異なる電位ごとにそれぞれ２個（１列２行で２個）の場合の例である。上位配線層（Ｍ５）の電源配線と接続するヴィア（Ｖｉａ４）よりなるヴィアユニット（１列２行型のヴィアユニット）の平面方向から見たときの中心は、Ｖｉａ２（又はＶｉａ３）よりなるヴィアユニットの平面方向から見たときの中心から縦方向にずれた位置に配される。なお、ヴィア（Ｖｉａ４）よりなるヴィアユニットのうちＶＤＤ側のヴィアユニットの平面方向から見たときの中心は、ヴィア（Ｖｉａ２）よりなるヴィアユニットのうちＶＤＤ側のヴィアユニットの平面方向から見たときの中心よりも、上位配線層（Ｍ５）のＧＮＤ配線側にずれている。また、ヴィア（Ｖｉａ４）よりなるヴィアユニットのうちＧＮＤ側のヴィアユニットの平面方向から見たときの中心は、ヴィア（Ｖｉａ２）よりなるヴィアユニットのうちＧＮＤ側のヴィアユニットの平面方向から見たときの中心よりも、上位配線層（Ｍ５）のＶＤＤ配線側にずれている。ヴィアユニットの平面方向から見たときの中心のずらし方向は、左右、上下、斜め等、適宜設定することができる。実施形態３によれば、実施形態１と同様の作用効果を奏する。
（実施形態４）
本発明の実施形態４について図面を用いて説明する。図８は、本発明の実施形態４に係る半導体集積回路の配線構造を模式的に示した部分平面図である。図９は、本発明の実施形態４に係る半導体集積回路の配線構造を模式的に示した部分断面図であり、（ａ）はＧ−Ｇ´間、（ｂ）はＨ−Ｈ´間の部分断面図である。なお、図８における格子状の線は、配線トラック（配線グリッド）であり、半導体集積回路の配線構造を設計する際の補助線である。さらに、図８において、「＋」印は上位配線層（Ｍ６）の電源配線と接続するヴィア（Ｖｉａ５）よりなるヴィアユニットの平面方向から見たときの中心を示し、「×」印は上位配線層（Ｍ６）の電源配線と接続するヴィア（Ｖｉａ５）以外のヴィア（Ｖｉａ１、Ｖｉａ２、Ｖｉａ３、Ｖｉａ４）によって潰れる配線トラックを示している。実施形態４は、電源配線層が６層（Ｍ１〜Ｍ６）の場合の例である。６層だけでなく電源配線層を３層以上で適宜設定することができる。実施形態４によれば、実施形態１と同様の作用効果を奏する。
（実施形態５）
本発明の実施形態５について図面を用いて説明する。図１０は、本発明の実施形態５に係る半導体集積回路の配線構造を模式的に示した部分平面図であり、（ａ）は上位配線層（Ｍ６）の電源配線に接続されるヴィア以外のヴィア（Ｖｉａ１、Ｖｉａ２、Ｖｉａ３、Ｖｉａ４）の位置が標準位置のもの、（ｂ）は上位配線層（Ｍ６）の電源配線に接続されるヴィア以外のヴィア（Ｖｉａ１、Ｖｉａ２、Ｖｉａ３、Ｖｉａ４）の位置を左側にずらしたもの、（ｃ）は上位配線層（Ｍ６）の電源配線に接続されるヴィア以外のヴィア（Ｖｉａ１、Ｖｉａ２、Ｖｉａ３、Ｖｉａ４）の位置を右側にずらしたものである。なお、図１０では、上位配線層（Ｍ６）の電源配線に接続されるＶｉａ５は当該Ｖｉａ５よりなるヴィアユニットの平面方向から見たときの中心が「＋」印の位置に固定されたものなので、説明の便宜上、Ｖｉａ５を省略している。また、上位配線層（Ｍ６）の１段下の中位配線層（Ｍ５）の電源配線を点線で表している。また、図１０における格子状の線は、配線トラック（配線グリッド）であり、半導体集積回路の配線構造を設計する際の補助線である。さらに、図１０において、「×」印は上位配線層（Ｍ６）の電源配線と接続するヴィア（Ｖｉａ５）以外のヴィア（Ｖｉａ１、Ｖｉａ２、Ｖｉａ３、Ｖｉａ４）によって潰れる配線トラックを示している。実施形態５は、上位配線層（Ｍ６）の電源配線に接続されるヴィア以外のヴィア（Ｖｉａ１〜４）の位置を左右に所定量ずらしたものである。上位配線層（Ｍ６）の電源配線に接続されるヴィア以外のヴィア（Ｖｉａ１〜４）は、上位配線層（Ｍ６）及び下位配線層（Ｍ１）の電源配線によって潰れる配線トラックの範囲内に配置されれば、ずれ量（偏心量）を適宜設定することができる。このとき、ＶＤＤ配線と接続するヴィア（Ｖｉａ１〜４）と、ＧＮＤ配線と接続するヴィア（Ｖｉａ１〜４）とは、上位配線層（Ｍ６）の電源配線の配線方向と同じ方向の同一軸上に配される。これに対応して、上位配線層（Ｍ６）の１段下の中位配線層（Ｍ５）以外の中位配線層（Ｍ２〜Ｍ４）の電源配線も左右にずれることになる。言い換えると、中位配線層（Ｍ２〜Ｍ４）の電源配線は、上位配線層（Ｍ６）の１対の配線の一方又は双方に重なるように配される。また、これに対応して上位配線層（Ｍ６）の１段下の中位配線層（Ｍ５）の電源配線の長さが調整されることになる。実施形態５によれば、実施形態１と同様の作用効果を奏する。
（実施形態６）
本発明の実施形態６について図面を用いて説明する。図１１は、本発明の実施形態６に係る半導体集積回路の配線構造のレイアウト方法を模式的に示したフローチャートである。実施形態６のレイアウト方法では、半導体集積回路を設計するレイアウト装置（ＣＡＤ装置）を用いて、レイアウトプログラムを実行することで、以下のようなステップが自動的に行われる。
まず、電源配線前処理（例えば、チップレベル配置処理）を行う（ステップＡ１）。次に、異なる電位（ＶＤＤ、ＧＮＤ）の１対の電源配線よりなる上位配線層（例えば、Ｍ４）について１対の電源配線を所定の配線幅（例えば、Ｍ４のＶＤＤを配線幅Ａ、Ｍ４のＧＮＤを配線幅Ｂ）で最小配線間隔（配線トラックを有効にできる最小の間隔）をおいて平行に生成する（ステップＡ２〜Ａ３）。次に、異なる電位（ＶＤＤ、ＧＮＤ）の１対の電源配線よりなる下位配線層（例えば、Ｍ１）にある電源配線を、平面方向から見て上位配線層（例えば、Ｍ４）にある電源配線と直交するようにして、所定の配線幅（例えば、Ｍ１のＶＤＤ、ＧＮＤともに配線幅ａ）で所定の間隔をおいて平行に生成する（ステップＡ４〜Ａ５）。次に、Ｍ１−Ｍ４の電源配線の交差部及び配線幅を抽出し、抽出した交差部及び配線幅に係る情報に基づいてヴィア配線処理を行う（ステップＡ６）。その後、電源配線後処理（例えば、電源ヴィアチェック処理、チップレベル配線処理）を行う（ステップＡ７）。
ここで、ヴィア配線処理では、レイアウト装置に記憶されたヴィア配線データＤ１から、抽出した交差部及び配線幅に係る情報に対応する配線パターンに係る情報を読み出して、以下のような処理が行われる。なお、ヴィア配線データは、Ｍ１−Ｍ４の交差部及び配線幅に係る情報に対応したヴィア（Ｖｉａ１、Ｖｉａ２、Ｖｉａ３）及び中位配線層（Ｍ２、Ｍ３）の電源配線の配置パターン（例えば、実施形態１〜５に示すような配置パターン）を規定したデータである。
まず、異なる電位の電源配線ごとに、上位配線層（Ｍ４）の電源配線に接続するｍ個のヴィア（Ｖｉａ３）を生成する（ステップＢ１）。ここで、Ｖｉａ３は、下位配線層（Ｍ１）及び上位配線層（Ｍ４）の電源配線によって潰れる配線トラックの範囲内に配されるとともに、ｎ列ｋ行型（ｎ、ｋはそれぞれ１以上の整数かつｎ×ｋ≧ｍ）の矩形状に収まり、かつ、当該ヴィア（Ｖｉａ３）よりなるヴィアユニットの平面方向から見たときの中心が下位配線層（Ｍ１）と上位配線層（Ｍ４）の電源配線の交差部に配されるように生成される。
次に、異なる電位の電源配線ごとに、上位配線層（Ｍ４）以外の配線層（Ｍ１、Ｍ２、Ｍ３）間で配線層（Ｍ１、Ｍ２、Ｍ３）の電源配線と接続するｍ個のヴィア（Ｖｉａ１、Ｖｉａ２）を生成する（ステップＢ２）。ここで、Ｖｉａ１、Ｖｉａ２は、下位配線層（Ｍ１）及び上位配線層（Ｍ４）の電源配線によって潰れる配線トラックの範囲内に配されるとともに、ｊ列ｈ行型（ｊ、ｈはそれぞれ１以上の整数かつｊ×ｈ≧ｍ）の矩形状に収まり、かつ、上位配線層（Ｍ４）の電源配線に接続するヴィア（Ｖｉａ３）よりなるヴィアユニットの平面方向から見たときの中心から、上位配線層（Ｍ４）に接続するヴィア以外のヴィア（Ｖｉａ１、２）よりなるヴィアユニットの平面方向から見たときの中心が所定量（偏心量）ずれるように生成される。
次に、異なる電位の電源配線ごとに、上位配線層（Ｍ４）の１段下の中位配線層（Ｍ３）の電源配線を生成する（ステップＢ３）。ここで、Ｍ３の電源配線は、対応する電位に係るヴィア（Ｖｉａ２、Ｖｉａ３）と接続するように、平面方向から見て、下位配線層（Ｍ１）及び上位配線層（Ｍ４）の電源配線によって潰れる配線トラックの範囲内であって、下位配線層（Ｍ１）と上位配線層（Ｍ４）の電源配線の交差部を含む領域に生成される。
次に、異なる電位の電源配線ごとに、上位配線層（Ｍ４）の１段下以外の中位配線層（Ｍ２）の電源配線を生成する（ステップＢ４）。ここで、Ｍ２の電源配線は、対応する電位に係るヴィア（Ｖｉａ１、Ｖｉａ２）と接続するように、平面方向から見て、下位配線層（Ｍ１）及び上位配線層（Ｍ４）の電源配線によって潰れる配線トラックの範囲内であって、下位配線層（Ｍ１）と上位配線層（Ｍ４）の電源配線の交差部の近傍に生成される。なお、ステップＢ１〜Ｂ４は、順序を変えて行ってもよい。
実施形態６によれば、電源配線のＥＭ耐性を悪化させることなく、有効な配線リソースが潰れるのを最小限に抑えることができる半導体集積回路の配線構造を自動的に生成することができる。
本発明の実施形態１に係る半導体集積回路の配線構造を模式的に示した部分平面図である。 本発明の実施形態１に係る半導体集積回路の配線構造を模式的に示した部分断面図であり、（ａ）は（図１の）Ａ−Ａ´間、（ｂ）は（図１の）Ｂ−Ｂ´間の部分断面図である。 本発明の実施形態１に係る半導体集積回路の配線構造の変形例を模式的に示した部分平面図であり、（ａ）はＭ３の電源配線をＴ字形状としたもの、（ｂ）はＭ３の電源配線をＬ字形状としたものである。 本発明の実施形態２に係る半導体集積回路の配線構造を模式的に示した部分平面図である。 本発明の実施形態２に係る半導体集積回路の配線構造を模式的に示した部分断面図であり、（ａ）はＣ−Ｃ´間、（ｂ）はＤ−Ｄ´間の部分断面図である。 本発明の実施形態３に係る半導体集積回路の配線構造を模式的に示した部分平面図である。 本発明の実施形態３に係る半導体集積回路の配線構造を模式的に示した部分断面図であり、（ａ）はＥ−Ｅ´間、（ｂ）はＦ−Ｆ´間の部分断面図である。 本発明の実施形態４に係る半導体集積回路の配線構造を模式的に示した部分平面図である。 本発明の実施形態４に係る半導体集積回路の配線構造を模式的に示した部分断面図であり、（ａ）はＧ−Ｇ´間、（ｂ）はＨ−Ｈ´間の部分断面図である。 本発明の実施形態５に係る半導体集積回路の配線構造を模式的に示した部分平面図であり、（ａ）は上位配線層の電源配線に接続されるヴィア以外のヴィアの位置が標準位置のもの、（ｂ）は上位配線層の電源配線に接続されるヴィア以外のヴィアの位置を左側にずらしたもの、（ｃ）は上位配線層の電源配線に接続されるヴィア以外のヴィアの位置を右側にずらしたものである。 本発明の実施形態６に係る半導体集積回路の配線構造のレイアウト方法を模式的に示したフローチャートである。 従来のエレクトロマイグレーション検証方法の処理を説明するためのフローチャートである。 従来の電源配線処理を説明するためのフローチャートである。 従来の電源配線処理による４列１行型のヴィアユニットの幅がＭ４の配線幅以上になった場合の構造を模式的に示した部分平面図である。 従来の電源配線処理によるＭ４の配線幅を４列１行型のヴィアユニットの幅まで太くした場合の構造を模式的に示した部分平面図である。 従来の電源配線処理によるＭ４に係る１対の電源配線を２組生成し、２列１行型のヴィアユニットを４個生成した場合の構造を模式的に示した部分平面図である。 従来の電源配線処理によるＭ１の電源配線の配線幅を太くして２列２行型のヴィアユニットを生成した場合の構造を模式的に示した部分平面図である。
Ｍ１ 第１の配線層
Ｍ２ 第２の配線層
Ｍ３ 第３の配線層
Ｍ４ 第４の配線層
Ｍ５ 第５の配線層
Ｍ６ 第６の配線層
Ｖｉａ１ 第１のヴィア
Ｖｉａ２ 第２のヴィア
Ｖｉａ３ 第３のヴィア
Ｖｉａ４ 第４のヴィア
Ｖｉａ５ 第５のヴィア
Ｄ１ ヴィア配線データ
１０１ ＤＰ設計
１０２ ＤＰ ＥＭ設計処理
１０３ ＤＰへの電源Ｖｉａ必要数計算処理
１０４ Ｃｈｉｐレベル配置処理
１０５ 電源配線処理
１０６ 電源Ｖｉａチェック処理
１０７ Ｃｈｉｐレベル配線
１１１ ＤＰライブラリ
１１２ ＥＭライブラリ

Claims (9)

  1. 互いに電位の異なる第１の電位と第２の電位の１対の配線を有する第１の配線層と、
    前記第１の配線層と異なる層に配されるとともに、前記第１の電位と前記第２の電位の１対の配線を有する第２の配線層と、
    前記第１の配線層と前記第２の配線層の間に配されるとともに、前記第１の電位と前記第２の電位の１対の配線を有する１又は複数の中位配線層と、
    を備え、
    前記第１の配線層の１対の配線は、所定の間隔をおいて平行に配され、
    前記第２の配線層の１対の配線は、配線トラックを有効にできる最小の間隔をおいて平行に配され、
    前記第１の配線層の１対の配線は、前記第２の配線層の１対の配線と直交し、
    前記第１の配線層の１対の配線は、対応する電位の前記第２の配線層の１対の配線と、対応する電位の前記中位配線層の１対の配線、及びヴィアを介して電気的に接続され、
    前記中位配線層の１対の配線は、平面方向から見て、前記第２の配線層の１対の配線、及び前記第１の配線層の１対の配線によって潰れる配線トラックの範囲内に配され、
    対応する電位の前記中位配線層の１対の配線と前記第１の配線層の１対の配線とを接続する第１のヴィアの数は、前記第１の電位側及び前記第２の電位側のそれぞれにｍ個（ｍは１以上の整数）であり、
    対応する電位の前記中位配線層の１対の配線と前記第２の配線層の１対の配線とを接続する第２のヴィアの数は、前記第１の電位側及び前記第２の電位側のそれぞれにｍ個（ｍは１以上の整数）であり、
    前記第１のヴィアは、平面方向から見て、前記第２の配線層の１対の配線、及び前記第１の配線層の１対の配線によって潰れる配線トラックの範囲内に配されるとともに、前記第１の電位側及び前記第２の電位側のそれぞれについてｊ列ｈ行型（ｊ、ｈはそれぞれ１以上の整数かつｊ×ｈ≧ｍ）の矩形状に収まるように配され、
    前記第２のヴィアは、平面方向から見て、前記第２の配線層の１対の配線及び前記第１の配線層の１対の配線によって潰れる配線トラックの範囲内に配されるとともに、前記第１の電位側及び前記第２の電位側のそれぞれについてｎ列ｋ行（ｎ、ｋはそれぞれ１以上の整数かつｎ×ｋ≧ｍ）の矩形状に収まるように配され、
    前記第２のヴィアよりなるヴィアユニットの平面方向から見たときの中心は、対応する電位の前記第１の配線層の１対の配線と前記第２の配線層の１対の配線の交差部に配され、
    前記第１のヴィアよりなるヴィアユニットのうち前記第１の電位用のヴィアユニットの平面方向から見たときの中心は、前記第２のヴィアよりなるヴィアユニットのうち前記第１の電位用のヴィアユニットの平面方向から見たときの中心よりも、前記第２の配線層の１対の配線のうち前記第２の電位の配線側に所定量ずれていることを特徴とする半導体集積回路。
  2. 前記第１のヴィアのうち前記第１の電位側のヴィア、及び前記第１のヴィアのうち前記第２の電位側のヴィアは、それぞれ前記第２の配線層の１対の配線の配線方向と同じ方向の同一軸上に配されることを特徴とする請求項１記載の半導体集積回路。
  3. 前記中位配線層の１対の配線は、前記第２の配線層の１対の配線の一方又は双方に重なるように配されることを特徴とする請求項１又は２記載の半導体集積回路。
  4. 前記中位配線層は、２層以上よりなり、
    対応する電位の前記中位配線層の１対の配線間は、第３のヴィアによって接続され、
    前記第３のヴィアは、平面方向から見て前記第１のヴィアと重なる位置に配され、
    前記第２の配線層から１段下の前記中位配線層の１対の配線の配線長は、前記第２の配線層から１段下以外の前記中位配線層の１対の配線の配線長以上であることを特徴とする請求項１乃至３のいずれか一に記載の半導体集積回路。
  5. 前記中位配線層は、２層以上よりなり、
    対応する電位の前記中位配線層の１対の配線間は、第３のヴィアによって接続され、
    前記第３のヴィアは、平面方向から見て前記第１のヴィアと重なる位置に配され、
    前記第２の配線層から１段下の前記中位配線層の１対の配線の配線幅は、前記第２の配線層から１段下以外の前記中位配線層の１対の配線の配線幅以上であることを特徴とする請求項１乃至４のいずれか一に記載の半導体集積回路。
  6. 前記第２の配線層の１段下の前記中位配線層の１対の配線は、平面方向から見て、矩形状若しくはＴ字形状又はＬ字形状に形成されていることを特徴とする請求項１乃至５のいずれか一に記載の半導体集積回路。
  7. 互いに電位の異なる第１の電位と第２の電位の１対の配線が所定の間隔をおいて平行に配された第１の配線層と、前記第１の配線層と異なる層に配されるとともに、前記第１の電位と前記第２の電位の１対の配線が前記第１の配線層の１対の配線と直交し、かつ、配線トラックを有効にできる最小の間隔をおいて平行に配される第２の配線層と、を生成する工程と、
    前記第２の配線層の１対の配線及び前記第１の配線層の１対の配線の交差部及び配線幅を抽出する工程と、
    抽出した交差部及び配線幅に係る情報に基づいて、前記第１の配線層と前記第２の配線層の間に配されるとともに、平面方向から見て前記第２の配線層の１対の配線及び前記第１の配線層の１対の配線によって潰れる配線トラックの範囲内に配され、かつ、前記第１の電位と前記第２の電位の１対の配線を有する１又は複数の中位配線層と、対応する電位の前記中位配線層の１対の配線と前記第１の配線層の１対の配線を接続するとともに、前記第１の電位側及び前記第２の電位側のそれぞれにｍ個（ｍは１以上の整数）有する第１のヴィアと、対応する電位の前記中位配線層の１対の配線と前記第２の配線層の１対の配線を接続するとともに、前記第１の電位側及び前記第２の電位側のそれぞれにｍ個（ｍは１以上の整数）有する第２のヴィアと、を生成する工程と、
    を含み、
    前記第２のヴィアを生成する工程では、平面方向から見て前記第２の配線層の１対の配線、及び前記第１の配線層の１対の配線によって潰れる配線トラックの範囲内に配されるとともに、前記第１の電位側及び前記第２の電位側のそれぞれについてｎ列ｋ行（ｎ、ｋはそれぞれ１以上の整数かつｎ×ｋ≧ｍ）の矩形状に収まり、かつ、前記第２のヴィアよりなるヴィアユニットの平面方向から見たときの中心が対応する電位の前記第１の配線層の１対の配線と前記第２の配線層の１対の配線の交差部に配されるように前記第２のヴィアを生成し、
    前記第１のヴィアを生成する工程では、平面方向から見て前記第２の配線層の１対の配線、及び前記第１の配線層の１対の配線によって潰れる配線トラックの範囲内に配されるとともに、前記第１の電位側及び前記第２の電位側のそれぞれについてｊ列ｈ行型（ｊ、ｈはそれぞれ１以上の整数かつｊ×ｈ≧ｍ）の矩形状に収まり、かつ、前記第１のヴィアよりなるヴィアユニットのうち前記第１の電位用のヴィアユニットの平面方向から見たときの中心が前記第２のヴィアよりなるヴィアユニットのうち前記第１の電位用のヴィアユニットの平面方向から見たときの中心よりも前記第２の配線層の１対の配線のうち前記第２の電位の配線側に所定量ずれるよう前記第１のヴィアを生成することを特徴とするレイアウト方法。
  8. 互いに電位の異なる第１の電位と第２の電位の１対の配線が所定の間隔をおいて平行に配された第１の配線層と、前記第１の配線層と異なる層に配されるとともに、前記第１の電位と前記第２の電位の１対の配線が前記第１の配線層の１対の配線と直交し、かつ、配線トラックを有効にできる最小の間隔をおいて平行に配される第２の配線層と、を生成する第１の生成部と、
    前記第２の配線層の１対の配線及び前記第１の配線層の１対の配線の交差部及び配線幅を抽出する抽出部と、
    抽出した交差部及び配線幅に係る情報に基づいて、前記第１の配線層と前記第２の配線層の間に配されるとともに、平面方向から見て前記第２の配線層の１対の配線及び前記第１の配線層の１対の配線によって潰れる配線トラックの範囲内に配され、前記第１の電位と前記第２の電位の１対の配線を有する１又は複数の中位配線層と、対応する電位の前記中位配線層の１対の配線と前記第１の配線層の１対の配線を接続するとともに、前記第１の電位側及び前記第２の電位側のそれぞれにｍ個（ｍは１以上の整数）有する第１のヴィアと、対応する電位の前記中位配線層の１対の配線と前記第２の配線層の１対の配線を接続するとともに、前記第１の電位側及び前記第２の電位側のそれぞれにｍ個（ｍは１以上の整数）有する第２のヴィアと、を生成する第２の生成部と、
    を備え、
    前記第２の生成部は、平面方向から見て前記第２の配線層の１対の配線、及び前記第１の配線層の１対の配線によって潰れる配線トラックの範囲内に配されるとともに、前記第１の電位側及び前記第２の電位側のそれぞれについてｎ列ｋ行（ｎ、ｋはそれぞれ１以上の整数かつｎ×ｋ≧ｍ）の矩形状に収まり、かつ、前記第２のヴィアよりなるヴィアユニットの平面方向から見たときの中心が対応する電位の前記第１の配線層の１対の配線と前記第２の配線層の１対の配線の交差部に配されるように前記第２のヴィアを生成し、
    前記第２の生成部は、平面方向から見て前記第２の配線層の１対の配線、及び前記第１の配線層の１対の配線によって潰れる配線トラックの範囲内に配されるとともに、前記第１の電位側及び前記第２の電位側のそれぞれについてｊ列ｈ行型（ｊ、ｈはそれぞれ１以上の整数かつｊ×ｈ≧ｍ）の矩形状に収まり、かつ、前記第１のヴィアよりなるヴィアユニットのうち前記第１の電位用のヴィアユニットの平面方向から見たときの中心が前記第２のヴィアよりなるヴィアユニットのうち前記第１の電位用のヴィアユニットの平面方向から見たときの中心よりも前記第２の配線層の１対の配線のうち前記第２の電位の配線側に所定量ずれるよう前記第１のヴィアを生成することを特徴とするレイアウト装置。
  9. 互いに電位の異なる第１の電位と第２の電位の１対の配線が所定の間隔をおいて平行に配された第１の配線層と、前記第１の配線層と異なる層に配されるとともに、前記第１の電位と前記第２の電位の１対の配線が前記第１の配線層の１対の配線と直交し、かつ、配線トラックを有効にできる最小の間隔をおいて平行に配される第２の配線層と、を生成するステップと、
    前記第２の配線層の１対の配線及び前記第１の配線層の１対の配線の交差部及び配線幅を抽出するステップと、
    抽出した交差部及び配線幅に係る情報に基づいて、前記第１の配線層と前記第２の配線層の間に配されるとともに、平面方向から見て前記第２の配線層の１対の配線及び前記第１の配線層の１対の配線によって潰れる配線トラックの範囲内に配され、前記第１の電位と前記第２の電位の１対の配線を有する１又は複数の中位配線層と、対応する電位の前記中位配線層の１対の配線と前記第１の配線層の１対の配線を接続するとともに、前記第１の電位側及び前記第２の電位側のそれぞれにｍ個（ｍは１以上の整数）有する第１のヴィアと、対応する電位の前記中位配線層の１対の配線と前記第２の配線層の１対の配線を接続するとともに、前記第１の電位側及び前記第２の電位側のそれぞれにｍ個（ｍは１以上の整数）有する第２のヴィアと、を生成するステップと、
    をレイアウト装置で実行させ、
    前記第２のヴィアを生成するステップでは、平面方向から見て前記第２の配線層の１対の配線、及び前記第１の配線層の１対の配線によって潰れる配線トラックの範囲内に配されるとともに、前記第１の電位側及び前記第２の電位側のそれぞれについてｎ列ｋ行（ｎ、ｋはそれぞれ１以上の整数かつｎ×ｋ≧ｍ）の矩形状に収まり、かつ、前記第２のヴィアよりなるヴィアユニットの平面方向から見たときの中心が対応する電位の前記第１の配線層の１対の配線と前記第２の配線層の１対の配線の交差部に配されるように前記第２のヴィアを生成させ、
    前記第１のヴィアを生成するステップでは、平面方向から見て前記第２の配線層の１対の配線、及び前記第１の配線層の１対の配線によって潰れる配線トラックの範囲内に配されるとともに、前記第１の電位側及び前記第２の電位側のそれぞれについてｊ列ｈ行型（ｊ、ｈはそれぞれ１以上の整数かつｊ×ｈ≧ｍ）の矩形状に収まり、かつ、前記第１のヴィアよりなるヴィアユニットのうち前記第１の電位用のヴィアユニットの平面方向から見たときの中心が前記第２のヴィアよりなるヴィアユニットのうち前記第１の電位用のヴィアユニットの平面方向から見たときの中心よりも前記第２の配線層の１対の配線のうち前記第２の電位の配線側に所定量ずれるよう前記第１のヴィアを生成させることを特徴とするレイアウトプログラム。
JP2005010214A 2005-01-18 2005-01-18 半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラム Expired - Fee Related JP4377342B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005010214A JP4377342B2 (ja) 2005-01-18 2005-01-18 半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラム
US11/328,075 US7694260B2 (en) 2005-01-18 2006-01-10 Semiconductor integrated circuit, layout method, layout apparatus and layout program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005010214A JP4377342B2 (ja) 2005-01-18 2005-01-18 半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラム

Publications (2)

Publication Number Publication Date
JP2006202824A JP2006202824A (ja) 2006-08-03
JP4377342B2 true JP4377342B2 (ja) 2009-12-02

Family

ID=36682970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005010214A Expired - Fee Related JP4377342B2 (ja) 2005-01-18 2005-01-18 半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラム

Country Status (2)

Country Link
US (1) US7694260B2 (ja)
JP (1) JP4377342B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054702A (ja) * 2007-08-24 2009-03-12 Panasonic Corp 半導体集積回路
US8198188B1 (en) * 2008-01-28 2012-06-12 Cadence Design Systems, Inc. Self-aligned VIAS for semiconductor devices
JP2010219332A (ja) * 2009-03-17 2010-09-30 Toshiba Corp 多層配線層の電源配線構造およびその製造方法
JP5576065B2 (ja) * 2009-06-30 2014-08-20 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその設計方法
US8247906B2 (en) * 2009-07-06 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Supplying power to integrated circuits using a grid matrix formed of through-silicon vias
JP5603768B2 (ja) 2010-12-28 2014-10-08 株式会社東芝 半導体集積回路の配線方法、半導体回路配線装置および半導体集積回路
WO2012137392A1 (ja) * 2011-04-06 2012-10-11 パナソニック株式会社 半導体集積回路装置
JP5554303B2 (ja) * 2011-09-08 2014-07-23 株式会社東芝 半導体集積回路および半導体集積回路の設計方法
JP5820412B2 (ja) 2013-03-08 2015-11-24 株式会社東芝 半導体集積回路
US9520358B2 (en) * 2014-10-30 2016-12-13 Qualcomm Incorporated Via structure for optimizing signal porosity
US10964639B2 (en) 2017-10-20 2021-03-30 Samsung Electronics Co., Ltd. Integrated circuits including via array and methods of manufacturing the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157618A (en) * 1988-03-10 1992-10-20 Cirrus Logic, Inc. Programmable tiles
US5378927A (en) * 1993-05-24 1995-01-03 International Business Machines Corporation Thin-film wiring layout for a non-planar thin-film structure
US5585675A (en) * 1994-05-11 1996-12-17 Harris Corporation Semiconductor die packaging tub having angularly offset pad-to-pad via structure configured to allow three-dimensional stacking and electrical interconnections among multiple identical tubs
US5754826A (en) * 1995-08-04 1998-05-19 Synopsys, Inc. CAD and simulation system for targeting IC designs to multiple fabrication processes
JP3519199B2 (ja) * 1996-02-06 2004-04-12 株式会社ソニー・コンピュータエンタテインメント 画像生成装置
US6230304B1 (en) * 1997-12-24 2001-05-08 Magma Design Automation, Inc. Method of designing a constraint-driven integrated circuit layout
US6365958B1 (en) * 1998-02-06 2002-04-02 Texas Instruments Incorporated Sacrificial structures for arresting insulator cracks in semiconductor devices
JP4565700B2 (ja) * 1999-05-12 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
GB9914380D0 (en) * 1999-06-21 1999-08-18 Regan Timothy J Method of scaling an integrated circuit
DE19939852B4 (de) * 1999-08-23 2006-01-12 Infineon Technologies Ag Stacked Via mit besonders ausgebildetem Landing Pad für integrierte Halbleiterstrukturen
JP4008629B2 (ja) * 1999-09-10 2007-11-14 株式会社東芝 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体
US6391669B1 (en) * 2000-06-21 2002-05-21 International Business Machines Corporation Embedded structures to provide electrical testing for via to via and interface layer alignment as well as for conductive interface electrical integrity in multilayer devices
JP3661570B2 (ja) 2000-07-05 2005-06-15 日本電気株式会社 データパスを含んだチップのエレクトロマイグレーション検証装置並びに記録媒体
US6768144B2 (en) * 2001-12-31 2004-07-27 Texas Instruments Incorporated Method and apparatus for reducing leakage current in an SRAM array
US6765296B2 (en) * 2002-01-10 2004-07-20 Chartered Semiconductor Manufacturing Ltd. Via-sea layout integrated circuits
US6943446B2 (en) * 2002-11-08 2005-09-13 Lsi Logic Corporation Via construction for structural support
US7007258B2 (en) * 2003-06-13 2006-02-28 Sun Microsystems, Inc. Method, apparatus, and computer program product for generation of a via array within a fill area of a design layout
US7146596B2 (en) * 2003-08-29 2006-12-05 International Business Machines Corporation Integrated circuit chip having a ringed wiring layer interposed between a contact layer and a wiring grid
JP4346410B2 (ja) * 2003-10-28 2009-10-21 東芝メモリシステムズ株式会社 半導体集積回路の配線設計方法及び半導体集積回路
US7126381B1 (en) * 2004-02-14 2006-10-24 Herman Schmit VPA interconnect circuit
US7622951B2 (en) * 2004-02-14 2009-11-24 Tabula, Inc. Via programmable gate array with offset direct connections
US7215563B2 (en) * 2004-04-02 2007-05-08 Brandon Tyler L Multi-layered memory cell structure
US7088000B2 (en) * 2004-11-10 2006-08-08 International Business Machines Corporation Method and structure to wire electronic devices
JP4803997B2 (ja) * 2004-12-03 2011-10-26 ルネサスエレクトロニクス株式会社 半導体集積装置、その設計方法、設計装置、およびプログラム
WO2008053833A1 (fr) * 2006-11-03 2008-05-08 Ibiden Co., Ltd. Tableau de câblage imprimé multicouche

Also Published As

Publication number Publication date
US20060157739A1 (en) 2006-07-20
JP2006202824A (ja) 2006-08-03
US7694260B2 (en) 2010-04-06

Similar Documents

Publication Publication Date Title
US7694260B2 (en) Semiconductor integrated circuit, layout method, layout apparatus and layout program
JP5659244B2 (ja) 集積回路における相互接続レイアウトのための方法および装置
US10777505B2 (en) Method of fabricating integrated circuit having staggered conductive features
US9530727B2 (en) Conductive line routing for multi-patterning technology
JP2000082743A (ja) 半導体集積回路装置、半導体集積回路配線方法およびセル配置方法
KR100889112B1 (ko) 설계 데이터 작성 방법, 설계 데이터 작성 프로그램 제품및 반도체 장치의 제조 방법
CN106997406A (zh) 布局修正方法及系统
US11443094B2 (en) Method of inserting dummy boundary cells for macro/IP and IC
US11495619B2 (en) Integrated circuit device with improved layout
KR100732923B1 (ko) 기본 셀, 반도체 집적 회로 장치, 배선 방법 및 배선 장치
KR20200002002A (ko) 집적 회로 구조물, 레이아웃 다이어그램 방법, 및 시스템
JP5576065B2 (ja) 半導体装置及びその設計方法
JP2021132203A (ja) 非整数値の倍数のセル高さを有する半導体セルブロック
CN112086453A (zh) 多路复用器电路及其形成方法
JP2005235804A (ja) 半導体装置の設計方法及びプログラム
JP2010287768A (ja) 半導体装置及び半導体装置の製造方法
US7228512B2 (en) Method of generating capacitance value rule table for extraction of wiring capacitance and capacitance value rule table generation program
US20220358276A1 (en) Integrated circuit with dummy boundary cells
US20230099326A1 (en) Integrated circuit, method for forming a layout of integrated circuit using standard cells
JP2835040B2 (ja) 集積回路装置
US11935894B2 (en) Integrated circuit device with improved layout
JPWO2012160736A1 (ja) 半導体装置
US12080703B2 (en) Semiconductor cell blocks having non-integer multiple of cell heights
TW201841339A (zh) 具有接觸窗跳線件的積體電路及半導體裝置
US20240379653A1 (en) Semiconductor cell blocks having non-integer multiple of cell heights

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090910

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees