JP4374251B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4374251B2 JP4374251B2 JP2004007294A JP2004007294A JP4374251B2 JP 4374251 B2 JP4374251 B2 JP 4374251B2 JP 2004007294 A JP2004007294 A JP 2004007294A JP 2004007294 A JP2004007294 A JP 2004007294A JP 4374251 B2 JP4374251 B2 JP 4374251B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring board
- electrode
- terminal
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
Description
この発明は複数の半導体パケージを高密度に実装する半導体装置に関する The present invention relates to a semiconductor device for mounting a plurality of semiconductor packages at high density.
電子機器の小型化をはかるためには、半導体素子を高密度に実装することが重要である。その方法として、インターポーザと呼ばれる配線板に複数の半導体素子を実装して1パッケージ化し、または複数個の半導体パッケージをエポキシ樹脂等を用いて接着して積層する実装方法が用いられている。以下に従来装置の一例を示す。 In order to reduce the size of electronic equipment, it is important to mount semiconductor elements at high density. As such a method, a mounting method is used in which a plurality of semiconductor elements are mounted on a wiring board called an interposer to form one package, or a plurality of semiconductor packages are bonded and laminated using an epoxy resin or the like. An example of a conventional apparatus is shown below.
従来装置の第1の例として、特開平10−116963号公報(以下特許文献1と称す。)に示されるものがある。この特許文献1に示されるものは、二段重ねされた積層構造の半導体装置は、上段ならびに下段の各々が、表面実装パッケージの1種であるUTSOP形のDRAM半導体装置からなるメモリ1(第1の半導体装置)とメモリ2(第2の半導体装置)が2段重ねで構成されている。
各メモリは、例えば、ポリイミドからなるフィルムの上面にリードとなる銅箔の配線が繰り返し形成されたテープキャリアに、半導体チップが搭載された構造となっている。
また、半導体チップおよびインナーリードが、例えば、エポキシ樹脂によって封止されてパッケージが形成され、パッケージから突き出した個々のアウターリードはJ字状に屈曲形成されている。上段に配置されるパッケージのアウターリードはL字状に屈曲形成されている。
下段メモリのアウターリードと上段メモリのアウターリードは実装基板に設けられたランドに直接電気的に接続される構成となっている。
As a first example of a conventional apparatus, there is one disclosed in Japanese Patent Laid-Open No. 10-116963 (hereinafter referred to as Patent Document 1). A semiconductor device having a stacked structure in which two layers are stacked is disclosed in Patent Document 1 in which a memory 1 (first semiconductor memory) is formed of an UTSOP type DRAM semiconductor device in which an upper stage and a lower stage are each a kind of surface mount package. The semiconductor device) and the memory 2 (second semiconductor device) are configured in two stages.
Each memory has a structure in which, for example, a semiconductor chip is mounted on a tape carrier in which wiring of a copper foil serving as a lead is repeatedly formed on the upper surface of a film made of polyimide.
Further, the semiconductor chip and the inner lead are sealed with, for example, an epoxy resin to form a package, and each outer lead protruding from the package is bent into a J shape. The outer leads of the package disposed in the upper stage are bent in an L shape.
The outer leads of the lower memory and the outer leads of the upper memory are configured to be directly electrically connected to lands provided on the mounting board.
従来装置の第2の例として、特開平2001−77294号公報(以下特許文献2と称す。)に示されるものがある。この特許文献2に示されるものは、2個の半導体チップは、ポリイミド樹脂等のような可撓性のある材料からなるFPC基板の一面に、フリップチップ接続方式で接続されている。すなわち、FPC基板の一方の面に、導電薄で構成された電極パッドが形成されており、各半導体チップの電極にそれぞれ設けられている金バンプがそれぞれ電極パッドに接続されている。また、2つの半導体チップが背中合わせになるように、FPC基板はほぼ中間位置において厚さ方向にU字型に曲げられている。FPCの曲げられた内側の空間に樹脂が充填されている。
As a second example of the conventional apparatus, there is one disclosed in Japanese Patent Laid-Open No. 2001-77294 (hereinafter referred to as Patent Document 2). As shown in
また、従来装置の第3の例として、特開2003−86761号公報(以下特許文献3と称す。)に示されるものがある。この特許文献3に示されるものは、フレキシブル基板とリジッド基板とから形成されるリジッドフレックス基板を備えている。リジッドフレックス基板は、フレキシブル基板が露出する可撓部で屈曲自在となり、また可撓部を境にして、両側にリジッド基板が上下両面に配設され、4面のリジッド基板を具備する。
そして、可撓部を境にした一方側のリジッド基板が上下両面に配設される部分の一方のリ
ジッド基板には、ウエハレベル構造の半導体チップがフェースダウンによりフリップチップ実装され、他方のリジッド基板には、格子状にはんだボールを配設して外部接続端子が形成される。
こうしてチップ実装および端子形成されたリジッドフレックス基板は、可撓部で屈曲され
ることによって、各半導体チップを積層状態にする。この状態で上下に対向する半導体チップ同士を接着固定してから、リジッド基板との接合部を覆うようにリジッド基板に実装される各半導体チップを封止樹脂にて気密封止する構造を有する。
As a third example of the conventional apparatus, there is one disclosed in Japanese Patent Application Laid-Open No. 2003-86761 (hereinafter referred to as Patent Document 3). The thing shown by this
A semiconductor chip having a wafer level structure is flip-chip mounted face-down on one rigid substrate where the rigid substrate on one side of the flexible part is disposed on both upper and lower surfaces, and the other rigid substrate The external connection terminals are formed by arranging solder balls in a lattice shape.
The rigid flex substrate on which the chips are mounted and the terminals are formed is bent at the flexible portion, so that the semiconductor chips are stacked. In this state, the semiconductor chips that are vertically opposed to each other are bonded and fixed, and then each semiconductor chip mounted on the rigid substrate is hermetically sealed with a sealing resin so as to cover the joint portion with the rigid substrate.
上述した第1の従来装置においては、パッケージ周辺に外部接続用のリードを出す構造であるため、多数のピン数をもつパッケージを積層する場合は、パッケージも大きくなるため実装面積が広くなり、小型化に向かないという問題点があった。 The first conventional device described above has a structure in which leads for external connection are provided around the periphery of the package. Therefore, when stacking a package having a large number of pins, the package becomes large and the mounting area is widened and the size is reduced. There was a problem that it was not suitable.
また、第2の従来装置においては、可撓性のある配線基板に2つの半導体チップをフリップチップで接続後、配線基板をU字型に曲げ、樹脂を充填して半導体装置を構成するため、組立によって多発する半導体チップ不良や、半導体チップと配線基板との接続不良は組立後に電気的テストを行う必要があり、テスト結果で2つの半導体チップがそれぞれ良品でないと使えず、例えば、1つでも不良半導体チップがあれば不良品として廃棄しなければならないという問題点があった。 In the second conventional device, since two semiconductor chips are connected to a flexible wiring board by flip chip, the wiring board is bent into a U shape and filled with a resin to constitute a semiconductor device. Semiconductor chip failures that frequently occur during assembly and poor connection between the semiconductor chip and the wiring board require an electrical test after assembly. The test results indicate that the two semiconductor chips cannot be used unless they are non-defective products. There is a problem that if there is a defective semiconductor chip, it must be discarded as a defective product.
また、第3の従来装置においては、下面に外部接続用のはんだボールがついた配線板上に、はんだボールのついた半導体パッケージ(CSP:チップ サイズ パッケージ)が搭載された構造であるため、接合部が2箇所あるため、半導体装置が高くなる問題点があった。 In addition, the third conventional device has a structure in which a semiconductor package (CSP: chip size package) with solder balls is mounted on a wiring board with solder balls for external connection on the lower surface. Since there are two portions, there is a problem that the semiconductor device becomes expensive.
この発明は上記のような従来装置の問題点に鑑み成されたもので、実装密度の高密度化あるいは装置の薄型、小型化が可能な半導体装置を得ることを目的とする。
また、多ピンの電子部品の搭載が可能であって、事前にテスト済みの半導体パッケージ
の積層に適した半導体装置を得ることを目的とする。
The present invention has been made in view of the above-described problems of conventional devices, and an object thereof is to obtain a semiconductor device capable of increasing the mounting density or reducing the thickness and size of the device.
It is another object of the present invention to obtain a semiconductor device that can be mounted with multi-pin electronic components and is suitable for stacking semiconductor packages that have been tested in advance.
(1) この発明に係る半導体装置は、可撓性部材から成り、第1の領域に実装基板上の電極に接続される外部端子が設けられ、第2の領域に電子部品が実装された配線板、
配線基板の一方の面に、半導体素子を搭載すると共に、この半導体素子に電気的に接続される電極を有し、上記配線基板の他方の面に、該電極に接続されると共に、実装基板上の電極に接続される第1の端子が設けられて成る第1の半導体装置を備え、
上記配線板の一方を上記第1の半導体装置の周辺に固定し、他方を厚さ方向に折り曲げて、上記第2の領域に実装された電子部品が上記第1の半導体装置上に積層される構造とし、上記配線板の外部端子と、上記第1の半導体装置の第1の端子が、実装基板上の異なる電極に接続されるよう構成したものである。
(1) A semiconductor device according to the present invention is made of a flexible member, and an external terminal connected to an electrode on a mounting board is provided in a first region, and an electronic component is mounted in a second region Board,
A semiconductor element is mounted on one surface of the wiring board, and an electrode electrically connected to the semiconductor element is provided. The other surface of the wiring board is connected to the electrode and mounted on the mounting board. A first semiconductor device provided with a first terminal connected to the electrode of
One of the wiring boards is fixed to the periphery of the first semiconductor device, the other is bent in the thickness direction, and the electronic component mounted in the second region is stacked on the first semiconductor device. In this structure, the external terminal of the wiring board and the first terminal of the first semiconductor device are connected to different electrodes on the mounting substrate.
(2) また、この発明に係る半導体装置は、可撓性部材から成り、第1の領域に実装基板上の電極に接続される外部端子が設けられ、第2の領域に電子部品が実装された配線板、
配線基板の一方の面に、半導体素子を搭載すると共に、この半導体素子に電気的に接続される電極を有し、上記配線基板の他方の面に、上記電極に接続されると共に、実装基板上の電極に接続される第1の端子が設けられて成る第1の半導体装置を備え、
上記配線板を耐熱性フィルムの片面に導体を形成した片面配線構造とし、この配線板の一方を上記第1の半導体装置の底面に固着すると共に、他方を厚さ方向に折り曲げて、上記第2の領域に実装された電子部品が上記第1の半導体装置上に積層される構造とし、上記配線板の外部端子と、上記第1の半導体装置の第1の端子が、実装基板上の異なる電極に接続されるよう構成したものである。
(2) Further, the semiconductor device according to the present invention is made of a flexible member, and an external terminal connected to the electrode on the mounting substrate is provided in the first region, and an electronic component is mounted in the second region. Wiring board,
A semiconductor element is mounted on one surface of the wiring board, and an electrode is electrically connected to the semiconductor element. The other surface of the wiring board is connected to the electrode and is mounted on the mounting board. A first semiconductor device provided with a first terminal connected to the electrode of
The wiring board has a single-sided wiring structure in which a conductor is formed on one side of a heat-resistant film. One of the wiring boards is fixed to the bottom surface of the first semiconductor device, and the other is bent in the thickness direction, and the second The electronic component mounted in the region is stacked on the first semiconductor device, and the external terminal of the wiring board and the first terminal of the first semiconductor device are different electrodes on the mounting substrate. It is comprised so that it may be connected to.
(3) また、この発明に係る半導体装置は、可撓性部材から成り、第1の領域に実装基板上の電極に接続される外部端子が設けられ、第2の領域に電子部品が実装された配線板、
配線基板の一方の面に、半導体素子を搭載すると共に、この半導体素子に電気的に接続される電極を有し、上記配線基板の他方の面に、上記電極に接続されると共に、実装基板上の電極に接続される第1の端子が設けられて成る第1の半導体装置を備え、
上記配線板の一方を、上記第1の半導体装置の底面に固着すると共に、他方を、上記第2の領域に実装された電子部品が、実装基板上に実装された高さの低い他の電子部品上に積層されるよう配設し、上記配線板の外部端子と、上記第1の半導体装置の第1の端子が、実装基板上の異なる電極に接続されるよう構成したものである。
(3) The semiconductor device according to the present invention is made of a flexible member, and an external terminal connected to the electrode on the mounting substrate is provided in the first region, and an electronic component is mounted in the second region. Wiring board,
A semiconductor element is mounted on one surface of the wiring board, and an electrode is electrically connected to the semiconductor element. The other surface of the wiring board is connected to the electrode and is mounted on the mounting board. A first semiconductor device provided with a first terminal connected to the electrode of
One of the wiring boards is fixed to the bottom surface of the first semiconductor device, and the other electronic component mounted on the second region is mounted on the mounting board with another electronic device having a low height. It is arranged so as to be stacked on a component, and the external terminal of the wiring board and the first terminal of the first semiconductor device are connected to different electrodes on the mounting substrate.
(4) また、この発明に係る半導体装置は、可撓性部材から成り、一方の面に電子部品が実装され、他方の面に接続部が設けられた配線板、
樹脂中に導体配線が施され、一方端に上記配線板の接続部に接続される電極が設けられ、他方端に実装基板上の電極に接続される外部接続端子が設けられた樹脂成型コネクタ、
配線基板の一方の面に、半導体素子を搭載すると共に、この半導体素子に電気的に接続される電極を有し、上記配線基板の他方の面に、上記電極に接続されると共に、実装基板上の電極に接続される第1の端子が設けられて成る第1の半導体装置を備え、
上記樹脂成型コネクタを上記第1の半導体装置の周辺に並設し、樹脂成型コネクタの一方端の電極と、上記配線板の接続部とを接続して、上記配線板上に実装された電子部品が上記第1の半導体装置上に積層される積層構造とし、上記樹脂成型コネクタの外部接続端子と、上記第1の半導体装置の第1の端子が、実装基板上の異なる電極に接続されるよう構成したものである。
(4) Further, a semiconductor device according to the present invention includes a wiring board made of a flexible member, on which an electronic component is mounted on one surface and a connection portion is provided on the other surface,
A resin-molded connector in which conductor wiring is provided in the resin, an electrode connected to the connection portion of the wiring board is provided at one end, and an external connection terminal connected to the electrode on the mounting substrate is provided at the other end;
A semiconductor element is mounted on one surface of the wiring board, and an electrode is electrically connected to the semiconductor element. The other surface of the wiring board is connected to the electrode and is mounted on the mounting board. A first semiconductor device provided with a first terminal connected to the electrode of
An electronic component mounted on the wiring board, wherein the resin-molded connector is juxtaposed around the first semiconductor device, the electrode at one end of the resin-molded connector is connected to the connection portion of the wiring board Are stacked on the first semiconductor device, and the external connection terminal of the resin molded connector and the first terminal of the first semiconductor device are connected to different electrodes on the mounting substrate. It is composed.
(5) また、この発明に係る半導体装置は、可撓性部材から成り、第1の領域に実装基板上の電極に接続される外部端子が設けられ、第2の領域に電子部品が実装された配線板、
外部リード線によって実装基板に間隙をおいて実装された第2の半導体装置を備え、
上記配線板を厚さ方向に折り曲げて、上記第2の半導体装置に固着すると共に、上記第2の領域に実装された電子部品が上記第2の半導体装置上に積層される構造とし、且つ、上記外部端子が、上記第2の半導体装置と実装基板との間隙に位置するよう構成したものである。
(5) Further, the semiconductor device according to the present invention is made of a flexible member, and an external terminal connected to the electrode on the mounting substrate is provided in the first region, and an electronic component is mounted in the second region. Wiring board,
A second semiconductor device mounted on the mounting substrate with a gap by an external lead;
The wiring board is bent in the thickness direction and fixed to the second semiconductor device, and an electronic component mounted in the second region is stacked on the second semiconductor device, and The external terminal is configured to be positioned in a gap between the second semiconductor device and the mounting substrate.
(6) また、この発明に係る半導体装置は、上述した(1)〜(4)の半導体装置において、第1の半導体装置が、試験完了後の半導体装置であることを特徴とするものである。 (6) Further, the semiconductor device according to the present invention is characterized in that, in the semiconductor devices of (1) to (4) described above, the first semiconductor device is a semiconductor device after completion of the test. .
(7) また、この発明に係る半導体装置は、上述した(5)の半導体装置において、第2の半導体装置が、試験完了後の半導体装置であることを特徴とするものである (7) The semiconductor device according to the present invention is characterized in that, in the semiconductor device of (5) described above, the second semiconductor device is a semiconductor device after completion of the test.
この発明によれば、実装密度の高密度化あるいは装置の薄型、小型化が可能な半導体装置を得ることができるものである。 According to the present invention, it is possible to obtain a semiconductor device capable of increasing the mounting density or reducing the thickness and size of the device.
また、この発明によれば、多ピンの電子部品の搭載が可能であって、事前にテスト済みの半導体パッケージの積層に適した半導体装置を得ることができるものである。 In addition, according to the present invention, it is possible to mount a multi-pin electronic component and obtain a semiconductor device suitable for stacking semiconductor packages that have been tested in advance.
さらに、この発明によれば、積層される半導体装置を実装基板上で部品高さの低い領域に配置できるので、部品高さの低い実装基板を実現することができるものである。 Furthermore, according to the present invention, since the stacked semiconductor devices can be arranged on the mounting substrate in a region having a low component height, a mounting substrate having a low component height can be realized.
実施の形態1.
図1は、この発明の実施の形態1における半導体装置の構成を示す図である。
図1において、1はマザー基板(実装基板)、2a、2bは可撓性を有する配線板、3は第1の半導体装置、10、11は電子部品、12はモールド樹脂である。
第1の半導体装置3は、配線基板4の表面に設けられた電極に、第1の半導体チップ6を金ワイヤ7で接続し、該電極と接続された外部接続用の第1の端子(以下第1の端子と称す。)8が、配線基板4の裏面に設けられた構造をもつ。第1の端子8は、はんだボールで形成されている。
第1の半導体チップ6と配線基板4との接続は、この実施の形態1においては金ワイヤ7で接続する場合を示しているが、半導体チップ上の電極と配線基板上の電極を直接接続するフリップチップ接続方法でもよい。
Embodiment 1 FIG.
1 is a diagram showing a configuration of a semiconductor device according to a first embodiment of the present invention.
In FIG. 1, 1 is a mother board (mounting board), 2a and 2b are flexible wiring boards, 3 is a first semiconductor device, 10 and 11 are electronic components, and 12 is a mold resin.
In the
The connection between the
配線板2a、2bは可撓性の材料で形成されており、一方の面(図の場合裏面)の所定の領域(第1の領域)に外部接続用の端子(以下外部端子と称す。)9が形成され、同一面の他の領域(第2の領域)には、はんだボールで形成された接続端子16を介して電子部品10、11が実装されている。
この配線板2a、2bの一端は、第1の半導体装置3の周辺に、エポキシ樹脂などの樹脂13によって固定され、他端が、第1の半導体装置3の上に交互に折り曲げられて、第2の領域に実装された電子部品10、11が第1の半導体装置3上に積層される構造となっている。
折り曲げられた配線板2aは、第1の半導体装置3上にエポキシ樹脂等で接着されて接着剤層15が形成され、電子部品10上には、同じく折り曲げられた配線板2bがエポキシ樹脂等で接着され接着剤層14が形成されている。
また、配線板2a、2bの外部端子9が形成された面と反対側の表面に、ポリイミド等からなる補強板5が設けられている。なお、この補強板5は、基板を取扱い易くするために設けられたものであり、必ずしも必要とするものではない。
そして、第1の半導体装置3の第1の端子8と、配線板2a、2bの外部端子9は、マザー基板1上の異なる電極に接続するよう構成されている。
The
One end of each of the
The folded
A reinforcing
The
以上の説明においては、配線板2a、2bは直角に折り曲げられているが、U字型に交互に曲げて積層してもよい。
また、曲げられた配線板2a、2bの内側は、例えばエポキシ樹脂等を充填して用いてもよい。
また、電子部品10、11は、半導体装置などの能動素子またはチップ抵抗などの受動部品をいう。
配線板2a、2bは、ポリイミド基板上に配線を形成したもので、可撓性のポリイミド基板をリジッドなプリント基板ではさんだフレックスリジッド基板を用いてもよい。
In the above description, the
Further, the inner side of the
The
The
また、上記においては、配線板2a、2bを第1の半導体装置3の周辺に樹脂により固定する方法を示したが、配線が形成されていないガラスエポキシ基板からなる支持部材を第1の半導体装置3の周辺に樹脂により固定し、この支持部材に配線板2を接着して用いてもよい。
さらに、第1の半導体装置3は、図1においては、半導体素子6が1個搭載されたパッケージで示したが、半導体素子を複数個積層したスタックド型パッケージを用いてもよい。
In the above description, the method of fixing the
Further, the
以上のように、この発明の実施の形態1の半導体装置によれば、配線板2a、2bは第1の半導体装置3の周辺に固定されているので、配線板2(2a、2b)と外部端子9の厚さ分だけ半導体装置全体の高さを薄くすることが可能となる。
また、配線板2a、2bと第1の半導体装置3とは、マザー基板1上の異なる電極に各々接続され、直接配線が引き回されていないため、第1の半導体装置3の第1の端子8のピン数に関係なく、配線板2a、2bの外部端子9を多ピン化できるので、電子部品10,11は多ピンのものが選択可能となる。
As described above, according to the semiconductor device of the first embodiment of the present invention, since wiring
Further, since the
実施の形態2.
図2は、この発明の実施の形態2の半導体装置を示す構成図である。なお、図中、図1と同一の符号は、同一または相当部分を示すもので、詳細説明は省略する。
図2において、配線板2は第1の半導体装置3の下面(底面)に、第1の半導体装置3の第1の端子8の部分を除いて接着されている。
配線板2は第1の半導体装置3の下面に接着固定されるため、薄いポリイミド基板を用いる。本実施例の場合、厚さ25μmのポリイミドフィルムに導体を片面に形成したものを使用している。第1の半導体装置3と配線板2との接着はエポキシ樹脂を用いる。第1の半導体装置3の第1の端子8と、配線板2の外部端子9は、マザー基板1上の異なる電極に接続されている。
FIG. 2 is a block diagram showing a semiconductor device according to the second embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and detailed description thereof will be omitted.
In FIG. 2, the
Since the
図6は、上述した半導体装置の組み立て工程の一例を示す図で、第1の半導体装置3と配線板2を接着し(図6(a))、配線板2を折り曲げて、電子部品10を第1の半導体装置3上に積層する(図6(b))。次いで、第1の半導体装置3の第1の端子8に、はんだボールを搭載した後(図6(c))、マザー基板1に搭載して、第1の半導体装置3の第1の端子8と、配線板2の外部端子9を、各々マザー基板1上の異なる電極に接続して組み立てを完了する(図6(d))。ただし、上記工程において、半導体装置3は、図6(c)ではんだボールを搭載する場合を示したが、最初からはんだボールが搭載されたものを用いてもよい。
なお、図7は、配線板2を下面から見た場合の一例図である。
FIG. 6 is a diagram illustrating an example of the assembly process of the semiconductor device described above. The
FIG. 7 is an example of the
この実施の形態2の半導体装置によれば、配線板2に厚さ25μmの片面配線の薄いポリイミドフィルムを用いることで、第1の半導体装置3上に積層するときに折り曲げが容易になるという効果が得られる。
また、片面配線基板が使用できるため、配線板2のコストを下げることができる。
According to the semiconductor device of the second embodiment, the use of a thin polyimide film with a single-sided wiring having a thickness of 25 μm for the
Moreover, since a single-sided wiring board can be used, the cost of the
実施の形態3.
図3は、この発明の実施の形態3の半導体装置を示す構成図である。なお、図中、図1〜図2と同一の符号は、同一または相当部分を示すもので、説明は省略する。
図3において、17は、マザー基板1上に実装された高さの低い第2の電子部品、18a、18bはチップコンデンサやチップ抵抗等のチップ部品である。
この実施の形態3の半導体装置は、実施の形態2の変形例を示すもので、第1の半導体装置3の裏面に接着した配線板2を、第1の半導体装置3上に積層せずに、マザー基板1上に実装された他の高さの低い第2の電子部品17上に配置したものである。
なお、図示の例では、電子部品17上に電子部品10はただ置いたままになっているが、電子部品10と電子部品17を接着剤で固定しても良い。
FIG. 3 is a block diagram showing a semiconductor device according to the third embodiment of the present invention. In the figure, the same reference numerals as those in FIGS. 1 to 2 denote the same or corresponding parts, and the description thereof is omitted.
In FIG. 3, 17 is a second electronic component having a low height mounted on the
The semiconductor device according to the third embodiment is a modification of the second embodiment, and the
In the illustrated example, the
この実施の形態3の半導体装置によれば、マザー基板1に実装される部品の高さを均等にすることが可能になり、効率よく実装基板の薄型化がはかられ、小型の電子機器が容易に得られる効果がある。 According to the semiconductor device of the third embodiment, the heights of components mounted on the mother substrate 1 can be made uniform, and the mounting substrate can be efficiently reduced in thickness. There is an effect that can be easily obtained.
実施の形態4.
図4は、この発明の実施の形態4の半導体装置を示す構成図である。なお、図中、図1〜図3と同一の符号は、同一または相当部分を示すもので、説明は省略する。
この実施の形態4に示されるものは、片端面にのみ外部接続用端子のリード24を持つ第2の半導体装置23が、リード24によって、マザー基板の電極25に接続され、マザー基板1上に間隙をおいて実装されている。そして、この第2の半導体装置23の厚み方向周囲に、可撓性の配線板2を折り曲げて、エポキシ樹脂等によって接着し、配線板2に実装された電子部品10が第2の半導体装置23上に積層されると共に、配線板2の外部端子9が、第2の半導体装置23とマザー基板1との間隙に位置するよう構成されている。
4 is a block diagram showing a semiconductor device according to a fourth embodiment of the present invention. In the figure, the same reference numerals as those in FIGS. 1 to 3 denote the same or corresponding parts, and the description thereof is omitted.
In the fourth embodiment, a
この実施の形態4の半導体装置によれば、配線板2が、外部接続用のリード24を持つ第2の半導体装置23の厚み方向に沿って接着され、前記配線板2の外部端子9が、第2の半導体装置23の実装された隙間部に設けられることで、実装面積を有効に活用することができ、高密度実装を可能にするという効果がある。
なお、上記の説明では、外部接続用リード24が片方にのみある第2の半導体装置23を用いた場合について説明したが、外部接続用のリードを他の辺にも持つ第2の半導体装置を用いても同様の効果が得られるものである。
According to the semiconductor device of the fourth embodiment, the
In the above description, the case where the
上述した実施の形態1〜実施の形態4においては、配線板2(2a、2b)は、外部端子9と電子部品10、11とが同一平面上に設けられたものについて説明したが、両面に導体が設けられて各面の導体が電気的に接続されている配線板を用いれば、外部端子9と電子部品10、11とが異なる平面上に設けられるものであってもよい。
In the first to fourth embodiments described above, the wiring board 2 (2a, 2b) has been described in which the
実施の形態5.
図5は、この発明の実施の形態5の半導体装置を示す構成図である。なお、図中、図1〜図4と同一の符号は、同一または相当部分を示すもので、詳細説明は省略する。
図5において、19は樹脂成型コネクタを示す。
第1の半導体装置3の周辺に、樹脂中に配線電極を形成した樹脂成型コネクタ19を並設し、エポキシ樹脂22により固定する。樹脂成型コネクタ19の一方端には外部接続端子21が設けられ、他方端に設けられた電極には、可撓性を有する薄い配線板2が接続され、配線板2には電子部品10、11が実装されている。
樹脂成コネクタ19と配線板2との接続は、はんだまたは導電粒子を用いた異方性導電接着剤を用いて接続され、配線板2と電子部品10、11とは、はんだボールで形成された接続端子16で接続されている。
そして、第1の半導体装置3の第1の端子8と、樹脂成形コネクタ19の外部接続端子21は、マザー基板1上の異なる電極に接続されている。
FIG. 5 is a block diagram showing a semiconductor device according to the fifth embodiment of the present invention. In the figure, the same reference numerals as those in FIGS. 1 to 4 denote the same or corresponding parts, and detailed description thereof will be omitted.
In FIG. 5, 19 indicates a resin molded connector.
Around the periphery of the
The resin-formed
The
樹脂成型コネクタ19は、例えばPPS(ポリフェニレンサルファイド)、PA(ポリアミド樹脂)、PBT(ポリブチレンテレフターレート樹脂)などの熱可塑性の樹脂中に、めっきなどで導体配線を形成したものを用いる。ただし、樹脂成型コネクタ19の樹脂はこれらに限定されるものではなく耐熱性を有する樹脂であればよい。
As the resin molded
この実施の形態5の半導体装置によれば、第1の半導体装置3上に積層するために、電子部品10,11が接続された配線板2とマザー基板1との外部接続に樹脂成型コネクタ19を用いることにより、積層された電子部品から外部の端子(コネクタ)にむかう配線本数を多くとれることで、多ピンの入出力をもつ電子部品を搭載できるという効果が得られる。
According to the semiconductor device of the fifth embodiment, the resin molded
この発明は、半導体パッケージを高密度に実装する半導体装置に関するもので、電子機器の小型化などに適用できるものである。 The present invention relates to a semiconductor device for mounting semiconductor packages at high density, and can be applied to downsizing of electronic equipment.
1 マザー基板、2、2a、2b 配線板、3 第1の半導体装置、4 配線基板、
6 第1の半導体チップ、7 金ワイヤ、8 第1の半導体装置の第1の端子、
9 配線板の外部端子、10、11 電子部品、12 モールド樹脂、
13 エポキシ樹脂、14、15 接着剤層、16 電子部品接続端子はんだボール、
17 第2の電子部品、19 樹脂成型コネクタ、20 電極、21 外部接続端子、
22 エポキシ樹脂、23 第2の半導体装置、24 リード、
25 マザー基板の電極。
1 Mother board, 2, 2a, 2b Wiring board, 3 First semiconductor device, 4 Wiring board,
6 first semiconductor chip, 7 gold wire, 8 first terminal of first semiconductor device,
9 External terminal of wiring board, 10, 11 Electronic component, 12 Mold resin,
13 Epoxy resin, 14, 15 Adhesive layer, 16 Electronic component connection terminal solder ball,
17 Second electronic component, 19 Resin molded connector, 20 electrodes, 21 External connection terminal,
22 epoxy resin, 23 second semiconductor device, 24 leads,
25 Mother board electrode.
Claims (7)
配線基板の一方の面に、半導体素子を搭載すると共に、この半導体素子に電気的に接続される電極を有し、上記配線基板の他方の面に、該電極に接続されると共に、実装基板上の電極に接続される第1の端子が設けられて成る第1の半導体装置を備え、
上記配線板の一方を上記第1の半導体装置の周辺に固定し、他方を厚さ方向に折り曲げて、上記第2の領域に実装された電子部品が上記第1の半導体装置上に積層される構造とし、上記配線板の外部端子と、上記第1の半導体装置の第1の端子が、実装基板上の異なる電極に接続されるよう構成したことを特徴とする半導体装置。 A wiring board made of a flexible member, provided with external terminals connected to the electrodes on the mounting substrate in the first area, and mounted with electronic components in the second area,
A semiconductor element is mounted on one surface of the wiring board, and an electrode electrically connected to the semiconductor element is provided. The other surface of the wiring board is connected to the electrode and mounted on the mounting board. A first semiconductor device provided with a first terminal connected to the electrode of
One of the wiring boards is fixed to the periphery of the first semiconductor device, the other is bent in the thickness direction, and the electronic component mounted in the second region is stacked on the first semiconductor device. A semiconductor device having a structure in which an external terminal of the wiring board and a first terminal of the first semiconductor device are connected to different electrodes on a mounting substrate.
配線基板の一方の面に、半導体素子を搭載すると共に、この半導体素子に電気的に接続される電極を有し、上記配線基板の他方の面に、上記電極に接続されると共に、実装基板上の電極に接続される第1の端子が設けられて成る第1の半導体装置を備え、
上記配線板を耐熱性フィルムの片面に導体を形成した片面配線構造とし、この配線板の一方を上記第1の半導体装置の底面に固着すると共に、他方を厚さ方向に折り曲げて、上記第2の領域に実装された電子部品が上記第1の半導体装置上に積層される構造とし、上記配線板の外部端子と、上記第1の半導体装置の第1の端子が、実装基板上の異なる電極に接続されるよう構成したことを特徴とする半導体装置。 A wiring board made of a flexible member, provided with external terminals connected to the electrodes on the mounting substrate in the first area, and mounted with electronic components in the second area,
A semiconductor element is mounted on one surface of the wiring board, and an electrode is electrically connected to the semiconductor element. The other surface of the wiring board is connected to the electrode and is mounted on the mounting board. A first semiconductor device provided with a first terminal connected to the electrode of
The wiring board has a single-sided wiring structure in which a conductor is formed on one side of a heat-resistant film. One of the wiring boards is fixed to the bottom surface of the first semiconductor device, and the other is bent in the thickness direction, and the second The electronic component mounted in the region is stacked on the first semiconductor device, and the external terminal of the wiring board and the first terminal of the first semiconductor device are different electrodes on the mounting substrate. A semiconductor device characterized in that it is connected to a semiconductor device.
配線基板の一方の面に、半導体素子を搭載すると共に、この半導体素子に電気的に接続される電極を有し、上記配線基板の他方の面に、上記電極に接続されると共に、実装基板上の電極に接続される第1の端子が設けられて成る第1の半導体装置を備え、
上記配線板の一方を、上記第1の半導体装置の底面に固着すると共に、他方を、上記第2の領域に実装された電子部品が、実装基板上に実装された高さの低い他の電子部品上に積層されるよう配設し、上記配線板の外部端子と、上記第1の半導体装置の第1の端子が、実装基板上の異なる電極に接続されるよう構成したことを特徴とする半導体装置。 A wiring board made of a flexible member, provided with external terminals connected to the electrodes on the mounting substrate in the first area, and mounted with electronic components in the second area,
A semiconductor element is mounted on one surface of the wiring board, and an electrode is electrically connected to the semiconductor element. The other surface of the wiring board is connected to the electrode and is mounted on the mounting board. A first semiconductor device provided with a first terminal connected to the electrode of
One of the wiring boards is fixed to the bottom surface of the first semiconductor device, and the other electronic component mounted on the second region is mounted on the mounting board with another electronic device having a low height. It is arranged so as to be laminated on a component, and the external terminal of the wiring board and the first terminal of the first semiconductor device are connected to different electrodes on the mounting board. Semiconductor device.
樹脂中に導体配線が施され、一方端に上記配線板の接続部に接続される電極が設けられ、他方端に実装基板上の電極に接続される外部接続端子が設けられた樹脂成型コネクタ、
配線基板の一方の面に、半導体素子を搭載すると共に、この半導体素子に電気的に接続される電極を有し、上記配線基板の他方の面に、上記電極に接続されると共に、実装基板上の電極に接続される第1の端子が設けられて成る第1の半導体装置を備え、
上記樹脂成型コネクタを上記第1の半導体装置の周辺に並設し、樹脂成型コネクタの一方端の電極と、上記配線板の接続部とを接続して、上記配線板上に実装された電子部品が上記第1の半導体装置上に積層される積層構造とし、上記樹脂成型コネクタの外部接続端子と、上記第1の半導体装置の第1の端子が、実装基板上の異なる電極に接続されるよう構成したことを特徴とする半導体装置。 A wiring board composed of a flexible member, on which electronic components are mounted on one surface, and a connecting portion is provided on the other surface;
A resin-molded connector in which conductor wiring is provided in the resin, an electrode connected to the connection portion of the wiring board is provided at one end, and an external connection terminal connected to the electrode on the mounting substrate is provided at the other end;
A semiconductor element is mounted on one surface of the wiring board, and an electrode is electrically connected to the semiconductor element. The other surface of the wiring board is connected to the electrode and is mounted on the mounting board. A first semiconductor device provided with a first terminal connected to the electrode of
An electronic component mounted on the wiring board, wherein the resin-molded connector is juxtaposed around the first semiconductor device, the electrode at one end of the resin-molded connector is connected to the connection portion of the wiring board Are stacked on the first semiconductor device, and the external connection terminal of the resin molded connector and the first terminal of the first semiconductor device are connected to different electrodes on the mounting substrate. A semiconductor device characterized by comprising.
外部リード線によって実装基板に間隙をおいて実装された第2の半導体装置を備え、
上記配線板を厚さ方向に折り曲げて、上記第2の半導体装置に固着すると共に、上記第2の領域に実装された電子部品が上記第2の半導体装置上に積層される構造とし、且つ、上記外部端子が、上記第2の半導体装置と実装基板との間隙に位置するよう構成したことを特徴とする半導体装置。 A wiring board made of a flexible member, provided with external terminals connected to the electrodes on the mounting substrate in the first area, and mounted with electronic components in the second area,
A second semiconductor device mounted on the mounting substrate with a gap by an external lead;
The wiring board is bent in the thickness direction and fixed to the second semiconductor device, and an electronic component mounted in the second region is stacked on the second semiconductor device, and A semiconductor device characterized in that the external terminal is located in a gap between the second semiconductor device and a mounting substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004007294A JP4374251B2 (en) | 2004-01-14 | 2004-01-14 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004007294A JP4374251B2 (en) | 2004-01-14 | 2004-01-14 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005203518A JP2005203518A (en) | 2005-07-28 |
JP4374251B2 true JP4374251B2 (en) | 2009-12-02 |
Family
ID=34820983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004007294A Expired - Fee Related JP4374251B2 (en) | 2004-01-14 | 2004-01-14 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4374251B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9489971B1 (en) * | 2015-01-29 | 2016-11-08 | Seagate Technology Llc | Flexible circuit for concurrently active recording heads |
-
2004
- 2004-01-14 JP JP2004007294A patent/JP4374251B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9489971B1 (en) * | 2015-01-29 | 2016-11-08 | Seagate Technology Llc | Flexible circuit for concurrently active recording heads |
Also Published As
Publication number | Publication date |
---|---|
JP2005203518A (en) | 2005-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7667313B2 (en) | Stacked semiconductor module | |
US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
US6867496B1 (en) | Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument | |
JP2541487B2 (en) | Semiconductor device package | |
JP2003133518A (en) | Semiconductor module | |
US20090152693A1 (en) | Semiconductor device | |
US6507118B1 (en) | Multi-metal layer circuit | |
JP4965989B2 (en) | Electronic component built-in substrate and method for manufacturing electronic component built-in substrate | |
KR101096330B1 (en) | Package for a semiconductor device | |
JP2001077294A (en) | Semiconductor device | |
KR100510316B1 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
JP4374251B2 (en) | Semiconductor device | |
KR100546359B1 (en) | Semiconductor chip package and stacked module thereof having functional part and packaging part arranged sideways on one plane | |
JP3867796B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
JP4174008B2 (en) | Semiconductor device | |
JP2001223325A (en) | Semiconductor device | |
JP2002124628A (en) | Semiconductor device | |
JP3714388B2 (en) | SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, WIRING BOARD, CIRCUIT BOARD AND ELECTRONIC DEVICE | |
JPH0590335A (en) | Semiconductor device | |
JP2001085592A (en) | Semiconductor device, manufacture thereof, circuit board and electronic apparatus | |
JP2002009226A (en) | Semiconductor device | |
JP2001060656A (en) | Semiconductor device, manufacture thereof, circuit board and manufacture thereof | |
JP2001223328A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090907 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |