Nothing Special   »   [go: up one dir, main page]

JP4352451B2 - Multi-output switching power supply - Google Patents

Multi-output switching power supply Download PDF

Info

Publication number
JP4352451B2
JP4352451B2 JP2003300344A JP2003300344A JP4352451B2 JP 4352451 B2 JP4352451 B2 JP 4352451B2 JP 2003300344 A JP2003300344 A JP 2003300344A JP 2003300344 A JP2003300344 A JP 2003300344A JP 4352451 B2 JP4352451 B2 JP 4352451B2
Authority
JP
Japan
Prior art keywords
output
voltage
circuit
secondary winding
choke coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003300344A
Other languages
Japanese (ja)
Other versions
JP2005073402A (en
Inventor
英雄 中村
Original Assignee
Tdkラムダ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdkラムダ株式会社 filed Critical Tdkラムダ株式会社
Priority to JP2003300344A priority Critical patent/JP4352451B2/en
Publication of JP2005073402A publication Critical patent/JP2005073402A/en
Application granted granted Critical
Publication of JP4352451B2 publication Critical patent/JP4352451B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、各々の出力回路から異なる出力電圧を個別に供給する多出力スイッチング電源装置に関する。   The present invention relates to a multi-output switching power supply apparatus that individually supplies different output voltages from each output circuit.

各々の出力回路から異なる出力電圧を個別に供給する多出力スイッチング電源装置として、例えば特許文献1には、一方の出力電圧の変動を第1の制御回路にフィードバックして、トランスの一次側にある主スイッチング素子を制御する一方で、他方の出力電圧の安定化を図るために、各出力電圧の変動を検出しつつ、第1の制御回路の制御タイミングに同期して、トランスの二次側にある出力回路に組み込まれたスイッチング素子を制御する第2の制御回路を備えたものが提案されている。   As a multi-output switching power supply that individually supplies different output voltages from each output circuit, for example, in Patent Document 1, the fluctuation of one output voltage is fed back to the first control circuit and is on the primary side of the transformer. While controlling the main switching element, in order to stabilize the other output voltage, while detecting the fluctuation of each output voltage, in synchronization with the control timing of the first control circuit, One having a second control circuit for controlling a switching element incorporated in an output circuit has been proposed.

図6は、こうした多出力スイッチング電源装置の一例を示している。同図において、1,2は入力電圧Vinが印加される入力端子、3は入力平滑コンデンサで入力端子1,2間に接続される。4は一次側と二次側とを絶縁するトランスで、一次巻線4aと主スイッチング素子であるNPNトランジスタ5との直列回路が入力端子1,2間に接続される。そしてトランジスタ5のベースは図示しない制御回路からのパルス駆動信号が与えられ、PWM制御されるようになっている。   FIG. 6 shows an example of such a multi-output switching power supply device. In the figure, 1 and 2 are input terminals to which an input voltage Vin is applied, and 3 is an input smoothing capacitor connected between the input terminals 1 and 2. A transformer 4 insulates the primary side from the secondary side, and a series circuit of a primary winding 4a and an NPN transistor 5 as a main switching element is connected between the input terminals 1 and 2. The base of the transistor 5 is supplied with a pulse drive signal from a control circuit (not shown) and is PWM controlled.

一方、トランス4は複数の二次巻線4b,4c,4dを備えており、各々の二次巻線4b,4c,4dには、例えば図6に示すように、整流用ダイオード13,転流用ダイオード14,チョークコイル15,および出力平滑コンデンサ18で構成される降圧出力回路としての降圧整流回路6a,6b,6c(降圧整流回路6b,6cは同構成のため図示しない)がそれぞれ接続されている。より具体的には、二次巻線4bのドット側が、整流用ダイオード13のアノードに接続され、整流用ダイオード13のカソードはインダクタンスであるチョークコイル15の一端と、転流用ダイオード14のカソードに接続される。そして二次巻線4bの非ドット側は、転流用ダイオード14のアノードと、容量素子である出力平滑コンデンサ18の他端と、出力端子9に接続される。またチョークコイル15の他端は出力平滑コンデンサ18の一端と、出力端子8に接続される。そして、降圧整流回路6aで整流,平滑された出力電圧V1が出力端子8,9間から、降圧整流回路6bで整流,平滑された出力電圧V2が出力端子10,11間から、さらに降圧整流回路6cで整流,平滑された出力電圧V3が出力端子12,13間にそれぞれ発生するようになっている。   On the other hand, the transformer 4 includes a plurality of secondary windings 4b, 4c, and 4d. Each of the secondary windings 4b, 4c, and 4d includes, for example, a rectifying diode 13 and a commutation diode as shown in FIG. Step-down rectifier circuits 6a, 6b, 6c (step-down rectifier circuits 6b, 6c are not shown in the figure because of the same configuration) are connected as a step-down output circuit composed of a diode 14, a choke coil 15, and an output smoothing capacitor 18, respectively. . More specifically, the dot side of the secondary winding 4 b is connected to the anode of the rectifying diode 13, and the cathode of the rectifying diode 13 is connected to one end of the choke coil 15 that is an inductance and the cathode of the commutation diode 14. Is done. The non-dot side of the secondary winding 4 b is connected to the anode of the commutation diode 14, the other end of the output smoothing capacitor 18 that is a capacitive element, and the output terminal 9. The other end of the choke coil 15 is connected to one end of the output smoothing capacitor 18 and the output terminal 8. The output voltage V1 rectified and smoothed by the step-down rectifier circuit 6a is output between the output terminals 8 and 9, the output voltage V2 rectified and smoothed by the step-down rectifier circuit 6b is output between the output terminals 10 and 11, and the step-down rectifier circuit. An output voltage V3 rectified and smoothed in 6c is generated between the output terminals 12 and 13, respectively.

なお、図7には図示していないが、各出力電圧4b,4c,4dの安定化を図るために、降圧整流回路6a,6b,6cには磁気増幅器としてのマグアンプが設けられている。このマグアンプによる各出力電圧4b,4c,4dの制御については周知であるため、ここではその詳細な説明を省略する。   Although not shown in FIG. 7, in order to stabilize the output voltages 4b, 4c, and 4d, the step-down rectifier circuits 6a, 6b, and 6c are provided with mag-amps as magnetic amplifiers. Since the control of the output voltages 4b, 4c and 4d by the magamp is well known, detailed description thereof is omitted here.

次に上記構成についてその作用を説明すると、図示しない制御回路からのパルス駆動信号がトランジスタ5のベースへ入力され、このトランジスタ5がスイッチング動作を開始すると、入力電圧Vinがトランス4の一次巻線4aに断続的に印加される。トランジスタ5がオンの時には、トランス4の一次巻線4aに入力電圧Vinが印加されるため、二次巻線4b,4c,4dにはドット側を正極性とする電圧が誘起される。ここで、降圧整流回路6aは、整流素子である整流用ダイオード13が順バイアスされて導通する一方で、転流素子である転流用ダイオード14は逆バイアスされて非導通となり、チョークコイル15にエネルギーを蓄えつつ、出力平滑コンデンサ18で平滑された出力電圧V1が、出力端子8,9間に出力される。また、これは他の降圧整流回路6b,6cも同様であり、各々独自の出力電圧V2,V3が、出力端子10,11間および出力端子12,13間からそれぞれ出力される。   Next, the operation of the above configuration will be described. When a pulse drive signal from a control circuit (not shown) is input to the base of the transistor 5 and the transistor 5 starts a switching operation, the input voltage Vin is changed to the primary winding 4a of the transformer 4. Is intermittently applied. Since the input voltage Vin is applied to the primary winding 4a of the transformer 4 when the transistor 5 is on, a voltage having a positive polarity on the dot side is induced in the secondary windings 4b, 4c, and 4d. Here, in the step-down rectifier circuit 6a, the rectifying diode 13 as a rectifying element is forward-biased to be conductive, while the commutating diode 14 as a commutating element is reverse-biased and becomes non-conductive, and energy is supplied to the choke coil 15. The output voltage V 1 smoothed by the output smoothing capacitor 18 is output between the output terminals 8 and 9. The same applies to the other step-down rectifier circuits 6b and 6c, and the respective output voltages V2 and V3 are respectively output between the output terminals 10 and 11 and between the output terminals 12 and 13.

一方、トランジスタ5がオフすると、トランス4の一次巻線4aへの入力電圧Vinの供給が途絶えるので、二次巻線4bの非ドット側端子に正極性の電圧が発生する。すると前述の降圧整流回路6aでは、整流用ダイオード13が逆バイアスされて非導通となり、転流用ダイオード14が導通して、それまでチョークコイル15に蓄えられていたエネルギーが放出されつつ、引き続き出力端子8,9間に出力平滑コンデンサ18で平滑された出力電圧V1が出力される。また、これは他の降圧整流回路6b,6cも同様であり、引き続き各々独自の出力電圧V2,V3が、出力端子10,11間および出力端子12,13間からそれぞれ出力される。
特開2001−169550号公報
On the other hand, when the transistor 5 is turned off, the supply of the input voltage Vin to the primary winding 4a of the transformer 4 is interrupted, so that a positive voltage is generated at the non-dot side terminal of the secondary winding 4b. Then, in the step-down rectifier circuit 6a described above, the rectifying diode 13 is reverse-biased and becomes non-conductive, the commutation diode 14 becomes conductive, and the energy previously stored in the choke coil 15 is released, and the output terminal continues. Between 8 and 9, the output voltage V1 smoothed by the output smoothing capacitor 18 is output. This also applies to the other step-down rectifier circuits 6b and 6c, and the respective unique output voltages V2 and V3 are continuously output from between the output terminals 10 and 11 and between the output terminals 12 and 13, respectively.
JP 2001-169550 A

図6や図7に示す降圧整流回路6aは、整流用ダイオード13が導通すると、チョークコイル15の両端間に二次巻線4bの誘起電圧と出力電圧V1との差電圧が印加され、転流用ダイオード14が導通すると、チョークコイル15の両端間電圧が出力電圧V1として出力されるいわば降圧形回路としての構成を有している。そのため、トランジスタ5のオン時に転流用ダイオード14の両端間に発生する電圧をVpとすると、降圧整流回路6aで整流平滑された後の出力電圧V1は、電圧Vpにトランジスタ5のデューティ比(一周期に対するオン時間の比)Dを掛けた、Vp×Dに概ね等しくなって、少なくとも二次巻線4bの誘起電圧よりも高い電圧を取り出すことはできない。   In the step-down rectifier circuit 6a shown in FIG. 6 and FIG. 7, when the rectifying diode 13 is turned on, a difference voltage between the induced voltage of the secondary winding 4b and the output voltage V1 is applied between both ends of the choke coil 15, When the diode 14 is turned on, the voltage across the choke coil 15 is output as the output voltage V1, which is a so-called step-down circuit. Therefore, if the voltage generated between both ends of the commutation diode 14 when the transistor 5 is turned on is Vp, the output voltage V1 after rectified and smoothed by the step-down rectifier circuit 6a is converted to the voltage Vp by the duty ratio of the transistor 5 (one cycle). The ratio of ON time to D) is substantially equal to Vp × D multiplied by D, and a voltage higher than at least the induced voltage of the secondary winding 4b cannot be extracted.

このことは、複数の二次巻線4b,4c,4dにそれぞれ降圧整流回路6a,6b,6cを接続してなる多出力スイッチング電源装置において、各出力電圧V1,V2,V3がそれに対応する二次巻線4b,4c,4dの巻数によって決められてしまうという制約を受ける。即ち、各々の出力電圧V1,V2,V3に依存して、二次巻線4b,4c,4dの巻数を決めなければならないため、出力電圧V1,V2,V3と二次巻線4b,4c,4dが自ずと一対一の関係になってしまい、共通の二次巻線4b,4c,4dを使用したトランス4の標準化を図ることができない。   This is because the output voltages V1, V2, and V3 correspond to the two output voltages V1, V2, and V3 in the multi-output switching power supply device in which the step-down rectifier circuits 6a, 6b, and 6c are connected to the plurality of secondary windings 4b, 4c, and 4d, respectively. There is a restriction that it is determined by the number of turns of the next windings 4b, 4c, 4d. That is, the number of turns of the secondary windings 4b, 4c, and 4d must be determined depending on the output voltages V1, V2, and V3, so that the output voltages V1, V2, and V3 and the secondary windings 4b, 4c, 4d naturally has a one-to-one relationship, and standardization of the transformer 4 using the common secondary windings 4b, 4c, and 4d cannot be achieved.

本願発明は上記問題点に鑑み、異なる出力電圧であってもトランスの二次巻線の巻数を変えることなく、同じ巻数の二次巻線から任意の出力電圧を取り出せる多出力スイッチング電源装置を提供することをその目的とする。   In view of the above problems, the present invention provides a multi-output switching power supply apparatus that can extract an arbitrary output voltage from a secondary winding having the same number of turns without changing the number of turns of the secondary winding of the transformer even at different output voltages. The purpose is to do.

本発明における多出力スイッチング電源装置は、トランスの一次巻線に入力電圧を断続的に印加する主スイッチング素子と、前記トランスの各々の二次巻線にそれぞれ接続され、前記二次巻線から誘起される電圧を整流平滑する降圧出力回路とを備え、各々の前記降圧出力回路から前記二次巻線の誘起電圧よりも低い出力電圧を個別に取り出す多出力スイッチング電源装置において、前記各々の二次巻線の巻数は同数であり、前記二次巻線の誘起電圧よりも高い出力電圧を取り出せる昇圧出力回路を、前記降圧出力回路の代わりに設け、前記昇圧出力回路は前記降圧出力回路に昇降圧チョッパ回路を組み込んで構成され、前記降圧出力回路は、整流素子と、転流素子と、チョークコイルとを備え、前記主スイッチング素子のオン時に前記整流素子が導通して、前記チョークコイルにエネルギーを蓄え、前記主スイッチング素子のオフ時に前記転流素子が導通して、前記チョークコイルにそれまで蓄えられていたエネルギーを出力側に送り出す構成を有し、前記昇圧出力回路は、少なくとも前記整流素子が導通している間に、前記二次巻線と前記チョークコイルとの直列回路を短絡するオン期間が存在し、オフ期間には前記チョークコイルのエネルギーを出力側に送り出すスイッチ素子と、前記スイッチ素子のオン期間に出力側から前記スイッチ素子への電流の流れ込みを阻止する一方向導通素子とを備え、さらに前記スイッチ素子のオフタイミングを、前記整流素子の導通期間中若しくは前記転流素子の導通期間中にするPWM制御回路を備えて構成される。 The multi-output switching power supply device according to the present invention is connected to a main switching element that intermittently applies an input voltage to a primary winding of a transformer, and to each secondary winding of the transformer, and is induced from the secondary winding. and a step-down output circuit for rectifying smoothing the voltage, the multiple-output switching power supply unit for taking out individual lower output voltage than the induced voltage of the secondary winding from each of the step-down output circuit, the secondary of the respective The number of turns of the windings is the same, and a step-up output circuit capable of extracting an output voltage higher than the induced voltage of the secondary winding is provided instead of the step-down output circuit, and the step-up output circuit is connected to the step-down output circuit. The step-down output circuit includes a rectifier element, a commutation element, and a choke coil, and the rectifier is turned on when the main switching element is turned on. And a commutator is connected to store energy in the choke coil, and the commutation element is turned on when the main switching element is turned off to send the energy stored in the choke coil to the output side. The boost output circuit has an ON period in which a series circuit of the secondary winding and the choke coil is short-circuited at least while the rectifying element is in conduction, and the energy of the choke coil is in the OFF period. And a unidirectional conducting element that prevents a current from flowing from the output side to the switch element during an on period of the switch element, and further, the rectifying element And a PWM control circuit for conducting the commutation element .

この場合、トランスの二次側において、降圧出力回路と昇圧出力回路とを混在させることによって、二次巻線の誘起電圧よりも低い出力電圧だけでなく、二次巻線の誘起電圧よりも高い出力電圧も自由に取り出せるようになり、二次巻線の巻数を共通にして、様々な出力電圧を発生させることが可能になる。また、スイッチ素子のターンオフタイミングを、整流素子の導通期間中とするか、転流素子の導通期間中とするかによって、二次巻線の誘起電圧よりも出力電圧を高く若しくは低くすることができる。そのため、トランスの二次側に昇降圧チョッパ回路を組み込んで、スイッチ素子のオン・オフタイミングを適宜設定するだけで、任意の出力電圧を取り出すことが可能になる。 In this case, by mixing the step-down output circuit and the step-up output circuit on the secondary side of the transformer, not only the output voltage lower than the induced voltage of the secondary winding but also higher than the induced voltage of the secondary winding. The output voltage can be freely taken out, and various output voltages can be generated by sharing the number of turns of the secondary winding. Further, the output voltage can be made higher or lower than the induced voltage of the secondary winding depending on whether the turn-off timing of the switch element is during the conduction period of the rectifying element or during the conduction period of the commutation element. . Therefore, it is possible to extract an arbitrary output voltage simply by incorporating a buck-boost chopper circuit on the secondary side of the transformer and appropriately setting the on / off timing of the switch element.

本発明の多出力スイッチング電源装置によれば、異なる出力電圧であってもトランスの二次巻線の巻数を変えることなく、同じ巻数の二次巻線から任意の直流電圧を取り出せるので、共通の巻数の二次巻線を有するトランスの標準化が行えるようになる。   According to the multi-output switching power supply device of the present invention, an arbitrary DC voltage can be extracted from the secondary winding having the same number of turns without changing the number of turns of the secondary winding of the transformer even at different output voltages. It becomes possible to standardize a transformer having a secondary winding of the number of turns.

以下、本発明の好ましい実施例について、添付する図1〜図4を参照して詳細に説明する。尚、従来例の図6,図7と構成が重複するものについては同一の符号を付し、その説明を極力省略する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. In addition, about the thing which a structure overlaps with FIG. 6, FIG. 7 of a prior art example, the same code | symbol is attached | subjected and the description is abbreviate | omitted as much as possible.

多出力スイッチング電源装置の全体構成を示す図1において、本実施例ではトランス4の二次側に複数の二次巻線4b,4c,4dを備えているが、この二次巻線4b,4c,4dの少なくとも一つ以上(本実施例では、二次巻線4c,4d)には、降圧整流回路6ではなく昇圧出力回路である昇圧整流回路7a,7bを接続して構成される。昇圧整流回路7a,7bは、二次巻線4c,4dの誘起電圧よりも高い出力電圧V2,V3を発生させる電源ユニットの出力チャンネルCH2,CH3に組み込まれる。また、降圧整流回路6の回路構成は、前記図6で示した通りであり、これは二次巻線4bの誘起電圧よりも低い出力電圧V1を発生させる電源ユニットの出力チャンネルCH1に組み込まれる。但し、二次巻線4b,4c,4dの巻数は各出力チャンネルCH1,CH2,CH3共に同数で、同じ部品構成となっている。   In FIG. 1 showing the overall configuration of the multi-output switching power supply device, in this embodiment, a plurality of secondary windings 4b, 4c, 4d are provided on the secondary side of the transformer 4, and these secondary windings 4b, 4c are provided. , 4d (secondary windings 4c, 4d in this embodiment) are connected to step-up rectifier circuits 7a, 7b, which are step-up output circuits, instead of the step-down rectifier circuit 6. The step-up rectifier circuits 7a and 7b are incorporated in the output channels CH2 and CH3 of the power supply unit that generate output voltages V2 and V3 higher than the induced voltages of the secondary windings 4c and 4d. The circuit configuration of the step-down rectifier circuit 6 is as shown in FIG. 6 and is incorporated in the output channel CH1 of the power supply unit that generates the output voltage V1 lower than the induced voltage of the secondary winding 4b. However, the number of turns of the secondary windings 4b, 4c, and 4d is the same for all the output channels CH1, CH2, and CH3, and has the same component configuration.

図2は、昇圧整流回路7aの回路構成を示している(昇圧整流回路7bは同構成のため図示しない)。本実施例における昇圧整流回路7aは、図6に示す降圧整流回路6において、チョークコイル15と出力平滑コンデンサ18との間に、二次巻線4cの誘起電圧を昇圧または降圧することのできる昇降圧チョッパ回路31を備えている。この昇降圧チョッパ回路31は、チョークコイル15の他端にドレイン(一端)を接続し、二次巻線4cと転流用ダイオード14との接続点にソース(他端)を接続したスイッチ素子としてのMOSFET32と、出力平滑コンデンサ18からの電荷がチョークコイル15やMOSFET32に流れ込むことを防止する逆流防止素子であるダイオード33と、MOSFET32のゲートに接続する抵抗34とにより構成され、後述するバッファ49からMOSFET32に与えられるパルス制御信号により、このMOSFET32のオン・オフタイミングを変えることで、チョークコイル7を昇圧用または降圧用のインダクタンスとして機能させるようにしている。なお、36は出力端子10,11間に接続する負荷である。   FIG. 2 shows a circuit configuration of the boost rectifier circuit 7a (the boost rectifier circuit 7b is not shown because it has the same configuration). The step-up rectifier circuit 7a in this embodiment is a step-up rectifier circuit 6 shown in FIG. 6 that can raise or lower the induced voltage of the secondary winding 4c between the choke coil 15 and the output smoothing capacitor 18. A pressure chopper circuit 31 is provided. This step-up / down chopper circuit 31 is a switching element in which a drain (one end) is connected to the other end of the choke coil 15 and a source (the other end) is connected to a connection point between the secondary winding 4 c and the commutation diode 14. The MOSFET 32 includes a diode 33 that is a backflow prevention element that prevents the charge from the output smoothing capacitor 18 from flowing into the choke coil 15 and the MOSFET 32, and a resistor 34 that is connected to the gate of the MOSFET 32. The choke coil 7 is caused to function as a boosting or step-down inductance by changing the on / off timing of the MOSFET 32 in accordance with the pulse control signal given to. Reference numeral 36 denotes a load connected between the output terminals 10 and 11.

一方、前記MOSFET32のオン・オフタイミングを決めるために、任意のパルス幅を有するパルス制御信号をMOSFET32のゲートに供給するPWM制御回路41が設けられる。図2に示す昇圧用のPWM制御回路41は、二次巻線4cの誘起電圧よりも高い出力電圧V2を取り出すためのものであるが、降圧用のPWM制御回路71については後ほど説明する。   On the other hand, in order to determine the on / off timing of the MOSFET 32, a PWM control circuit 41 for supplying a pulse control signal having an arbitrary pulse width to the gate of the MOSFET 32 is provided. The step-up PWM control circuit 41 shown in FIG. 2 is for extracting the output voltage V2 higher than the induced voltage of the secondary winding 4c. The step-down PWM control circuit 71 will be described later.

PWM制御回路41は、トランジスタ5がオンすると二次巻線4cに誘起される電圧に同期して、H(高)レベルの矩形波aを生成するパルス成形回路42と、パルス成形回路42からの矩形波aが立ち上がると電圧レベルが低下し、この矩形波が立ち下がると電圧レベルが上昇する反転ノコギリ波形cを生成する反転ノコギリ波発生回路43と、出力端子10,11間に分圧抵抗44,45を直列接続して構成され、出力電圧V2tを分圧した検出電圧dを分圧抵抗44,45の接続点から出力する出力電圧検出回路46と、出力電圧検出回路46からの検出電圧dと反転ノコギリ波発生回路43からの反転ノコギリ波cとを比較して、その比較結果に応じてHレベルまたはL(低)レベルの矩形波bを発生するコンパレータ47と、パルス成形回路42からの矩形波aがHレベルで、コンパレータ47からの矩形波bがLレベルのときにのみ、Hレベルの矩形波(a−b)を出力する引算器48と、引算器48からの矩形波(a−b)をスイッチ素子であるMOSFET32のゲートにパルス制御信号(ゲートドライブパルス)として供給する駆動手段としてのバッファ49とにより構成される。なお、昇降圧チョッパ回路31およびPWM制御回路41以外の回路構成は、図6に示したものと全て共通している。   The PWM control circuit 41 includes a pulse shaping circuit 42 that generates an H (high) level rectangular wave a in synchronization with a voltage induced in the secondary winding 4c when the transistor 5 is turned on, When the rectangular wave a rises, the voltage level decreases, and when this rectangular wave falls, the voltage level rises, and an inverted sawtooth wave generating circuit 43 that generates an inverted sawtooth waveform c, and a voltage dividing resistor 44 between the output terminals 10 and 11. , 45 are connected in series, and a detection voltage d obtained by dividing the output voltage V2t is output from a connection point of the voltage dividing resistors 44, 45, and a detection voltage d from the output voltage detection circuit 46 Is compared with the inverted sawtooth wave c from the inverted sawtooth wave generation circuit 43, and a comparator 47 for generating a rectangular wave b of H level or L (low) level according to the comparison result, and from the pulse shaping circuit 42 Square wave a is at H level Only when the rectangular wave b from the comparator 47 is at the L level, the subtractor 48 that outputs the rectangular wave (ab) at the H level, and the rectangular wave (ab) from the subtractor 48 is switched to the switching element. And a buffer 49 as drive means for supplying a pulse control signal (gate drive pulse) to the gate of the MOSFET 32. The circuit configurations other than the step-up / step-down chopper circuit 31 and the PWM control circuit 41 are all the same as those shown in FIG.

次に、図3の波形図を参照しながら、上記構成の作用について説明する。なお、この図3において、上段は二次巻線4cのドット側に発生するトランス4の二次タップ電圧であり、以下、パルス成形回路42からの矩形波aと、反転ノコギリ波発生回路43からの反転ノコギリ波cおよび出力電圧検出回路46からの検出電圧dと、コンパレータ47からの矩形波bと、引算器48からの矩形波(a−b)と、MOSFET32のドレイン・ソース間電圧をそれぞれ示している。   Next, the operation of the above configuration will be described with reference to the waveform diagram of FIG. In FIG. 3, the upper stage is the secondary tap voltage of the transformer 4 generated on the dot side of the secondary winding 4c. Hereinafter, the rectangular wave a from the pulse shaping circuit 42 and the inverted sawtooth wave generating circuit 43 are shown. Inverted sawtooth wave c and detection voltage d from output voltage detection circuit 46, rectangular wave b from comparator 47, rectangular wave (ab) from subtractor 48, and drain-source voltage of MOSFET 32 Each is shown.

主スイッチ素子であるトランジスタ5のスイッチングに伴い、入力電圧Vinがトランス4の一次巻線4b,4c,4dに断続的に印加される。この一連の動作において、トランジスタ5がオン状態の時には、二次巻線4cのドット側を正極性とする電圧Vtapが誘起され、整流用ダイオード13は順バイアスされ導通する一方で、転流用ダイオード14は逆バイアスされ非導通になる。ここで二次巻線4cに誘起電圧Vtapが発生するのに同期して、PWM制御回路41のパルス成形回路42からは、誘起電圧Vtapが立ち上がるよりも僅かに早く、Hレベルの矩形波aが発生する。なお、ここでは誘起電圧Vtapの立ち上がりと同時に、パルス成形回路42からHレベルの矩形波aを発生させてもよい。パルス成形回路42からの矩形波aがHレベルに切り替わったことを受けて、反転ノコギリ波発生回路43はその電圧レベルが傾斜減少する反転ノコギリ波cをコンパレータ47に出力する。コンパレータ47は反転ノコギリ波cと出力電圧検出回路46からの検出電圧dを比較するが、誘起電圧Vtapが発生した直後は、検出電圧dよりも反転ノコギリ波cの電圧レベルが高いので、コンパレータ47からはLレベルの矩形波bが出力され、引算器48からはHレベルの矩形波(a−b)が出力される。   As the main switch element 5 is switched, the input voltage Vin is intermittently applied to the primary windings 4b, 4c, and 4d of the transformer 4. In this series of operations, when the transistor 5 is in the on state, a voltage Vtap having a positive polarity on the dot side of the secondary winding 4c is induced, and the rectifying diode 13 is forward-biased and conducted, while the commutation diode 14 is turned on. Is reverse biased and becomes non-conductive. Here, in synchronization with the generation of the induced voltage Vtap in the secondary winding 4c, the pulse wave forming circuit 42 of the PWM control circuit 41 generates a rectangular wave a of H level slightly earlier than the induced voltage Vtap rises. appear. Here, an H-level rectangular wave a may be generated from the pulse shaping circuit 42 simultaneously with the rise of the induced voltage Vtap. In response to the switching of the rectangular wave a from the pulse shaping circuit 42 to the H level, the inverted sawtooth wave generating circuit 43 outputs an inverted sawtooth wave c whose voltage level is decreased to the comparator 47. The comparator 47 compares the inverted sawtooth wave c and the detected voltage d from the output voltage detection circuit 46. Immediately after the induced voltage Vtap is generated, the voltage level of the inverted sawtooth wave c is higher than the detected voltage d. Outputs an L level rectangular wave b, and the subtractor 48 outputs an H level rectangular wave (ab).

こうして、二次巻線4cに誘起電圧Vtapが発生する期間において、検出電圧dよりも反転ノコギリ波cの電圧レベルが低くなるまでは、バッファ49を介してMOSFET32のゲートにHレベルのパルス制御信号が与えられ、MOSFET32がオン状態になる。そのため、二次巻線4c,チョークコイル15,MOSFET32,二次巻線4cからなる閉ループが形成され、チョークコイル15を流れる電流が増加して、より多くのエネルギーを蓄えて行く。   Thus, during the period in which the induced voltage Vtap is generated in the secondary winding 4c, an H level pulse control signal is supplied to the gate of the MOSFET 32 via the buffer 49 until the voltage level of the inverted sawtooth wave c becomes lower than the detection voltage d. Is applied, and the MOSFET 32 is turned on. Therefore, a closed loop composed of the secondary winding 4c, the choke coil 15, the MOSFET 32, and the secondary winding 4c is formed, and the current flowing through the choke coil 15 increases to store more energy.

やがて、二次巻線4cのドット側に誘起電圧Vtapが発生する期間中に、反転ノコギリ波cの電圧レベルが出力電圧検出回路46からの検出電圧dよりも低くなると、引算器48からの矩形波(a−b)がLレベルに転じて、MOSFET32はターンオフする。こうなると、チョークコイル15の両端間にはそれまで蓄えられたエネルギーによる逆起電力が発生し、MOSFET32のドレイン・ソース間には、二次巻線4cの誘起電圧Vtapにチョークコイル7のフライバック電圧Vflybuckを加えた昇圧電圧が発生する。そのため、出力端子10,11間に発生する出力電圧V2は、この昇圧した電圧Vtap+Vflybuckとほぼ同レベルとなる。   Eventually, when the voltage level of the inverted sawtooth wave c becomes lower than the detection voltage d from the output voltage detection circuit 46 during the period in which the induced voltage Vtap is generated on the dot side of the secondary winding 4c, The rectangular wave (ab) turns to the L level, and the MOSFET 32 is turned off. As a result, a counter electromotive force is generated between the both ends of the choke coil 15 due to the energy stored so far, and the flyback of the choke coil 7 is caused between the drain and source of the MOSFET 32 to the induced voltage Vtap of the secondary winding 4c. A boosted voltage is generated by adding the voltage Vflybuck. Therefore, the output voltage V2 generated between the output terminals 10 and 11 is substantially the same level as the boosted voltage Vtap + Vflybuck.

その後、主スイッチ素子であるトランジスタ5がオフすると、二次巻線4cの非ドット側を正極性とする電圧が発生して、整流用ダイオード13は逆バイアスされ非導通になる一方で、転流用ダイオード14は順バイアスされ導通する。このときPWM制御回路41のパルス成形回路42からは、誘起電圧Vtapが立ち上がるよりも僅かに遅く、Lレベルの矩形波aが発生する。なお、ここでは誘起電圧Vtapの立ち下がりと同時に、パルス成形回路42からLレベルの矩形波aを発生させてもよい。パルス成形回路42からの矩形波aがLレベルに切り替わったことを受けて、反転ノコギリ波発生回路43はその電圧レベルが傾斜増加する反転ノコギリ波cをコンパレータ47に出力する。コンパレータ47は反転ノコギリ波cと出力電圧検出回路46からの検出電圧dを比較するが、反転ノコギリ波cの電圧レベルは検出電圧dよりも低く、コンパレータ47からはHレベルの矩形波bが出力され、且つパルス成形回路42からの矩形波aはLレベルなので、引算器48からの矩形波(a−b)は引き続きLレベルのままであり、MOSFET32はオフ状態を継続する。このとき、MOSFET32のドレイン・ソース間には電圧が発生しない。   Thereafter, when the transistor 5 as the main switch element is turned off, a voltage having a positive polarity on the non-dot side of the secondary winding 4c is generated, and the rectifying diode 13 is reverse-biased and becomes non-conductive, Diode 14 is forward biased and conductive. At this time, the pulse shaping circuit 42 of the PWM control circuit 41 generates an L-level rectangular wave a slightly later than the induced voltage Vtap rises. Here, an L-level rectangular wave a may be generated from the pulse shaping circuit 42 simultaneously with the fall of the induced voltage Vtap. In response to the switching of the rectangular wave a from the pulse shaping circuit 42 to the L level, the inverted sawtooth wave generating circuit 43 outputs the inverted sawtooth wave c whose voltage level increases in slope to the comparator 47. The comparator 47 compares the inverted sawtooth wave c with the detection voltage d from the output voltage detection circuit 46. The voltage level of the inverted sawtooth wave c is lower than the detection voltage d, and the comparator 47 outputs an H level rectangular wave b. Since the rectangular wave a from the pulse shaping circuit 42 is at the L level, the rectangular wave (ab) from the subtractor 48 remains at the L level, and the MOSFET 32 continues to be in the OFF state. At this time, no voltage is generated between the drain and source of the MOSFET 32.

やがて、二次巻線4cに誘起電圧Vtapが発生する期間が近づき、パルス成形回路42からHレベルの矩形波aが発生するようになると、MOSFET32がオン状態になり、前述の動作を繰り返す。なお、MOSFET32がオンしている間は、出力平滑コンデンサ18側からチョークコイル15やMOSFET32へのエネルギーの移動が、ダイオード33によって阻止される。   Eventually, when the period in which the induced voltage Vtap is generated in the secondary winding 4c approaches and the H-level rectangular wave a is generated from the pulse shaping circuit 42, the MOSFET 32 is turned on and the above operation is repeated. While the MOSFET 32 is on, energy transfer from the output smoothing capacitor 18 side to the choke coil 15 and the MOSFET 32 is blocked by the diode 33.

ここまでは昇降圧チョッパ回路31の昇圧動作について述べたが、MOSFET32のスイッチング制御を、誘起電圧Vtapが発生するタイミングより少し遅れてオンにすることで、チョークコイル15に短期間エネルギーを蓄えるようにし、トランジスタ5がオフして、二次巻線4cの非ドット側を正極性とする電圧が発生した後に、MOSFET32をオフにすれば、そこでチョークコイル15に蓄えたエネルギーが放出され、二次巻線4cに誘起される電圧よりも低い出力電圧V2を得ることができる。   Up to this point, the boosting operation of the step-up / step-down chopper circuit 31 has been described. By turning on the switching control of the MOSFET 32 slightly later than the timing at which the induced voltage Vtap is generated, energy is stored in the choke coil 15 for a short period of time. When the MOSFET 5 is turned off after the transistor 5 is turned off and a voltage having a positive polarity on the non-dot side of the secondary winding 4c is generated, the energy stored in the choke coil 15 is released there, and the secondary winding An output voltage V2 lower than the voltage induced in the line 4c can be obtained.

図4は、こうした降圧動作を実現するための回路構成を示したものである。ここでのPWM制御回路71は、図2における反転ノコギリ波発生回路43に代わって、パルス成形回路42からの矩形波aが立ち上がると電圧レベルが上昇し、この矩形波が立ち下がると電圧レベルが下降するノコギリ波形c’を生成するノコギリ波発生回路73が設けられ、また引算器48に代わって、パルス成形回路42からの矩形波aとコンパレータ47からの矩形波bがいずれもがHレベルのときにのみ、Hレベルの矩形波(a&b)を出力するAND回路78が設けられる。その他の構成は、図2に示すものと共通している。   FIG. 4 shows a circuit configuration for realizing such a step-down operation. The PWM control circuit 71 here increases the voltage level when the rectangular wave a from the pulse shaping circuit 42 rises instead of the inverted sawtooth wave generation circuit 43 in FIG. 2, and the voltage level rises when the rectangular wave falls. A sawtooth wave generating circuit 73 for generating a descending sawtooth waveform c ′ is provided, and instead of the subtractor 48, the rectangular wave a from the pulse shaping circuit 42 and the rectangular wave b from the comparator 47 are both at the H level. Only in this case, an AND circuit 78 for outputting an H level rectangular wave (a & b) is provided. Other configurations are the same as those shown in FIG.

上記図3の回路構成における動作を、図5の波形図に基づき説明すると、主スイッチ素子であるトランジスタ5がオンし、二次巻線4cのドット側に正極性の誘起電圧Vtapが発生する時点では、パルス生成回路42からHレベルの矩形波aが発生しており、このパルス成形回路42からの矩形波aがHレベルに切り替わったことを受けて、ノコギリ波発生回路73はその電圧レベルが傾斜上昇するノコギリ波c’をコンパレータ47に出力する。コンパレータ47はノコギリ波c’と出力電圧検出回路46からの検出電圧dを比較するが、誘起電圧Vtapが発生した直後は、検出電圧dよりもノコギリ波c’の電圧レベルが低いので、コンパレータ47からはLレベルの矩形波bが出力され、AND回路78からの矩形波(a&b)はLレベルとなる。これにより、二次巻線4cの誘起電圧Vtapと出力電圧Voutとの差電圧がチョークコイル15の両端間に印加され、チョークコイル15にエネルギーが蓄えられてゆく。なお、ここでは誘起電圧Vtapの立ち上がりと同時に、パルス成形回路42からHレベルの矩形波aを発生させてもよい。   The operation of the circuit configuration of FIG. 3 will be described with reference to the waveform diagram of FIG. 5. When the transistor 5 as the main switch element is turned on, a positive induced voltage Vtap is generated on the dot side of the secondary winding 4c. Then, a rectangular wave a of H level is generated from the pulse generating circuit 42, and the sawtooth wave generating circuit 73 has a voltage level in response to the switching of the rectangular wave a from the pulse forming circuit 42 to the H level. The sawtooth wave c ′ that rises in inclination is output to the comparator 47. The comparator 47 compares the sawtooth wave c 'with the detection voltage d from the output voltage detection circuit 46. Immediately after the induced voltage Vtap is generated, the voltage level of the sawtooth wave c' is lower than the detection voltage d. Outputs a rectangular wave b of L level, and the rectangular wave (a & b) from the AND circuit 78 becomes L level. As a result, a differential voltage between the induced voltage Vtap of the secondary winding 4c and the output voltage Vout is applied across the choke coil 15, and energy is stored in the choke coil 15. Here, an H-level rectangular wave a may be generated from the pulse shaping circuit 42 simultaneously with the rise of the induced voltage Vtap.

やがて、二次巻線4cのドット側に誘起電圧Vtapが発生する期間中に、ノコギリ波c’の電圧レベルが出力電圧検出回路46からの検出電圧dよりも高くなると、AND回路78からの矩形波(a&b)がHレベルに転じて、MOSFET32はターンオンする。こうなると、二次巻線4c,チョークコイル15,MOSFET32,二次巻線4cからなる閉ループが形成され、チョークコイル15を流れる電流が増加して、より多くのエネルギーを蓄えて行く。   Eventually, when the voltage level of the sawtooth wave c ′ becomes higher than the detection voltage d from the output voltage detection circuit 46 during the period in which the induced voltage Vtap is generated on the dot side of the secondary winding 4c, the rectangular shape from the AND circuit 78 The wave (a & b) turns to H level and the MOSFET 32 is turned on. As a result, a closed loop composed of the secondary winding 4c, the choke coil 15, the MOSFET 32, and the secondary winding 4c is formed, and the current flowing through the choke coil 15 is increased to store more energy.

その後、トランジスタ5がオフすると、二次巻線4cの非ドット側を正極性とする電圧が発生して、整流用ダイオード13は逆バイアスされ非導通になる一方で、転流用ダイオード14は順バイアスされ導通する。このときPWM制御回路41のパルス成形回路42からは、誘起電圧Vtapが立ち上がるよりも僅かに遅く、Lレベルの矩形波aが発生する。なお、ここでは誘起電圧Vtapの立ち下がりと同時に、パルス成形回路42からLレベルの矩形波aを発生させてもよい。パルス成形回路42からの矩形波aがLレベルに切り替わったことを受けて、ノコギリ波発生回路73はその電圧レベルが傾斜減少するノコギリ波c’をコンパレータ47に出力する。コンパレータ47はノコギリ波c’と出力電圧検出回路46からの検出電圧dを比較し、引き続きHレベルの矩形波bを出力するが、パルス成形回路42からの矩形波aはLレベルなので、AND回路78からの矩形波(a&b)はLレベルになり、MOSFET32はそこでターンオフする。これにより、MOSFET32のドレイン・ソース間にはチョークコイル15のフライバック電圧Vflybuckだけが発生し、出力端子10,11間に発生する出力電圧V2は、誘起電圧Vtapよりも低いフライバック電圧Vflybuckとほぼ同レベルになる。   Thereafter, when the transistor 5 is turned off, a voltage having a positive polarity on the non-dot side of the secondary winding 4c is generated, and the rectifying diode 13 is reverse-biased and non-conductive, while the commutation diode 14 is forward-biased. Is conducted. At this time, the pulse shaping circuit 42 of the PWM control circuit 41 generates an L-level rectangular wave a slightly later than the induced voltage Vtap rises. Here, an L-level rectangular wave a may be generated from the pulse shaping circuit 42 simultaneously with the fall of the induced voltage Vtap. In response to the switching of the rectangular wave a from the pulse shaping circuit 42 to the L level, the sawtooth wave generating circuit 73 outputs a sawtooth wave c 'whose voltage level is decreased to the comparator 47. The comparator 47 compares the sawtooth wave c ′ with the detection voltage d from the output voltage detection circuit 46, and continues to output the rectangular wave b at the H level. However, since the rectangular wave a from the pulse shaping circuit 42 is at the L level, the AND circuit The square wave (a & b) from 78 goes low and MOSFET 32 is turned off there. As a result, only the flyback voltage Vflybuck of the choke coil 15 is generated between the drain and source of the MOSFET 32, and the output voltage V2 generated between the output terminals 10 and 11 is almost equal to the flyback voltage Vflybuck lower than the induced voltage Vtap. It becomes the same level.

やがて、出力電圧検出回路46からの検出電圧dよりもノコギリ波c’の電圧レベルが低くなるが、AND回路78からの矩形波(a&b)は引き続きLレベルのままであり、MOSFET32はオフ状態を維持する。そして、トランジスタ5が再びターンオンして、前述の動作を繰り返す。なお、MOSFET32がオンしている間は、出力平滑コンデンサ14側からチョークコイル15やMOSFET32へのエネルギーの移動が、ダイオード33によって阻止される。また、他の昇圧整流回路7bに関しても、同様の動作となる。   Eventually, the voltage level of the sawtooth wave c ′ becomes lower than the detection voltage d from the output voltage detection circuit 46, but the rectangular wave (a & b) from the AND circuit 78 remains at the L level, and the MOSFET 32 is turned off. maintain. Then, the transistor 5 is turned on again, and the above operation is repeated. While the MOSFET 32 is on, energy transfer from the output smoothing capacitor 14 side to the choke coil 15 or the MOSFET 32 is blocked by the diode 33. The same operation is performed for the other boost rectifier circuit 7b.

このように、本実施例の昇圧整流回路7aは、トランジスタ5のオン期間、即ち整流ダイオード13の導通中に、MOSFET32をオンしてチョークコイル7にエネルギーを蓄える期間を設けておけば、MOSFET32のターンオフタイミングを、整流ダイオード13の導通期間中とするか、さもなければ転流ダイオード14の導通期間中とするかによって、二次巻線4bの誘起電圧よりも出力電圧V2を高く若しくは低くすることができる。そのため、トランス3の二次側に昇降圧チョッパ回路31を組み込んで、MOSFET32のオン・オフタイミングを適宜設定するだけで、任意の出力電圧V2を取り出すことが可能になる。   As described above, the boost rectifier circuit 7a of the present embodiment has an on period of the transistor 5, that is, a period in which the MOSFET 32 is turned on and energy is stored in the choke coil 7 while the rectifier diode 13 is conducting. The output voltage V2 is made higher or lower than the induced voltage of the secondary winding 4b depending on whether the turn-off timing is during the conduction period of the rectifier diode 13 or otherwise during the conduction period of the commutation diode 14. Can do. Therefore, an arbitrary output voltage V2 can be extracted simply by incorporating the step-up / step-down chopper circuit 31 on the secondary side of the transformer 3 and appropriately setting the on / off timing of the MOSFET 32.

また、降圧整流回路6と昇圧整流回路7a,7bとを混在させることによって、二次巻線4bの誘起電圧よりも低い出力電圧V1だけでなく、高い出力電圧V2,V3も自由に取り出せるようになり、各出力電圧V1,V2,V3は二次巻線4b,4c,4dの巻数の制約を受けなくなる。そのため、共通の二次巻線4b,4c,4dを使用したトランス4の標準化を図ることが可能になる。本実施例では、各降圧整流回路6および昇圧整流回路7a,7bに対応して、独立した二次巻線4b,4c,4dを設けているが、各チャンネルCH1,CH2,CH3のグランドラインが共通になれば、単独の二次巻線にこれらの降圧整流回路6および昇圧整流回路7a,7bを接続して、トランス4の構造をさらに簡素化することもできる。   Further, by mixing the step-down rectifier circuit 6 and the step-up rectifier circuits 7a and 7b, not only the output voltage V1 lower than the induced voltage of the secondary winding 4b but also the high output voltages V2 and V3 can be freely extracted. Thus, the output voltages V1, V2, and V3 are not restricted by the number of turns of the secondary windings 4b, 4c, and 4d. Therefore, standardization of the transformer 4 using the common secondary windings 4b, 4c, and 4d can be achieved. In the present embodiment, independent secondary windings 4b, 4c, 4d are provided corresponding to each step-down rectifier circuit 6 and step-up rectifier circuits 7a, 7b, but the ground lines of the respective channels CH1, CH2, CH3 are provided. If common, these step-down rectifier circuit 6 and step-up rectifier circuits 7a and 7b can be connected to a single secondary winding to further simplify the structure of the transformer 4.

以上のように本実施例では、トランス4の一次巻線4aに入力電圧Vinを断続的に印加する主スイッチング素子としてのトランジスタ5と、トランス4の各々の二次巻線4b,4c,4dにそれぞれ接続され、二次巻線4b,4c,4dから誘起される電圧を整流平滑する降圧出力回路6a,6b,6cとを備え、各々の降圧出力回路6a,6b,6cから二次巻線4b,4c,4dの誘起電圧よりも低い出力電圧V1,V2,V3を個別に取り出す多出力スイッチング電源装置において、各々の二次巻線4b,4c,4dの巻数は同数であり、二次巻線4c,4dの誘起電圧よりも高い出力電圧を取り出せる昇圧出力回路7a,7bを、降圧出力回路6a,6b,6cの代わりに設けている。 In the present embodiment as described above, the transistor 5 as a main switching element for intermittently applying the input voltage Vin to the primary winding 4a of the transformer 4, each of the secondary winding 4b of the transformer 4, 4c, and 4d Step-down output circuits 6a, 6b, and 6c connected to each other and rectifying and smoothing the voltage induced from the secondary windings 4b, 4c, and 4d , and the step-down output circuits 6a, 6b, and 6c from the secondary winding 4b. , 4c, 4d, the output voltages V1, V2, V3 that are lower than the induced voltages are taken out individually, and the secondary windings 4b, 4c, 4d have the same number of turns . Boost output circuits 7a and 7b that can extract an output voltage higher than the induced voltage of 4c and 4d are provided instead of the step-down output circuits 6a, 6b, and 6c.

この場合、トランス4の二次側において、降圧整流回路6と昇圧整流回路7a,7bとを混在させることによって、二次巻線4bの誘起電圧よりも低い出力電圧V1だけでなく、高い出力電圧V2,V3も自由に取り出せるようになり、二次巻線4b,4c,4dの巻数を共通にして、様々な出力電圧V1,V2,V3を発生させることが可能になる。そのため、異なる出力電圧V1,V2,V3であってもトランス4の二次巻線4b,4c,4dの巻数を変えることなく、同じ巻数の二次巻線4b,4c,4dから任意の出力電圧V1,V2,V3を取り出すことができ、共通の二次巻線4b,4c,4dを使用したトランス4の標準化を図ることが可能になる。   In this case, by mixing the step-down rectifier circuit 6 and the step-up rectifier circuits 7a and 7b on the secondary side of the transformer 4, not only the output voltage V1 lower than the induced voltage of the secondary winding 4b but also a high output voltage. V2 and V3 can be freely taken out, and it is possible to generate various output voltages V1, V2, and V3 by using the same number of turns of the secondary windings 4b, 4c, and 4d. Therefore, any output voltage from the secondary windings 4b, 4c, 4d having the same number of turns can be obtained without changing the number of turns of the secondary windings 4b, 4c, 4d of the transformer 4 even if the output voltages V1, V2, V3 are different. V1, V2, and V3 can be taken out, and it becomes possible to standardize the transformer 4 using the common secondary windings 4b, 4c, and 4d.

また本実施例では、トランジスタ5のスイッチングに伴ない、トランス4の二次巻線4cに誘起した電圧を整流平滑して出力電圧V2を得る整流平滑回路を備え、この整流平滑回路は、トランジスタ5のオン時に整流素子である整流用ダイオード13が導通して、インダクタンスであるチョークコイル15にエネルギーを蓄えると共に、トランジスタ5のオフ時に転流用ダイオード14が導通して、チョークコイル15にそれまで蓄えたエネルギーを出力側に送り出すように構成される降圧整流回路6に、少なくとも整流用ダイオード13が導通している間に、二次巻線4cとチョークコイル15との直列回路を短絡するオン期間が存在し、オフ期間にはこのチョークコイル15のエネルギーを出力側に送り出すスイッチ素子としてのMOSFET32と、このMOSFET32のオン期間に出力側からMOSFET32への電流の流れ込みを阻止する一方向導通素子としてのダイオード33とを備えた昇降圧チョッパ回路31を組み込んで、昇圧整流回路7a,7bを構成し、さらにMOSFET32のオフタイミングを、流用ダイオード13の導通期間中若しくは転流用ダイオード14の導通期間中にするPWM制御回路41,71を備えている。 Further, in this embodiment, a rectifying / smoothing circuit for rectifying and smoothing a voltage induced in the secondary winding 4c of the transformer 4 to obtain an output voltage V2 as the transistor 5 is switched is provided. When the transistor 5 is turned on, the rectifier diode 13 is turned on to store energy in the choke coil 15 which is an inductance. When the transistor 5 is turned off, the commutation diode 14 is turned on and stored in the choke coil 15 until then. The step-down rectifier circuit 6 configured to send energy to the output side has an ON period in which the series circuit of the secondary winding 4c and the choke coil 15 is short-circuited at least while the rectifier diode 13 is conductive. In the off period, the MOSFET 32 as a switch element for sending the energy of the choke coil 15 to the output side, and the MO Incorporate buck chopper circuit 31 and a diode 33 as a unidirectional conductive element to prevent flow from the output side to the ON period of SFET32 of current to MOSFET 32, constitutes booster rectifier circuit 7a, the 7b, further MOSFET 32 of the off timing, and a PWM control circuit 41, 71 which during the conduction period of the conduction period during or commutating diode 14 integer diverted diode 13.

この場合、整流用ダイオード13の導通期間中に昇降圧チョッパ回路31を構成するMOSFET32がオンすると、二次巻線4cに誘起した電圧がチョークコイル15の両端間に印加され、このチョークコイル15に速やかにエネルギーを蓄積する。その後、MOSFET32のオフタイミングが整流用ダイオード13の導通期間中であれば、二次巻線4cの誘起電圧にチョークコイル15のフライバック電圧が重畳され、二次巻線4cの誘起電圧よりも高い出力電圧V2を取り出すことができる。また、MOSFET32のオフタイミングを転流用ダイオード14の導通期間中にすれば、今度はチョークコイル15のフライバック電圧だけが出力側に印加され、二次巻線4cの誘起電圧よりも低い出力電圧V2を取り出すことができる。したがって、本実施例の昇圧整流回路7a,7bをトランス4の出力側に組み込めば、MOSFET32のオン・オフタイミングを適宜設定するだけで、任意の出力電圧V2,V3を取り出すことが可能になる。 In this case, when the MOSFET 32 constituting the step-up / step-down chopper circuit 31 is turned on during the conduction period of the rectifying diode 13, the voltage induced in the secondary winding 4 c is applied across the choke coil 15. Accumulate energy promptly. Thereafter, if the off timing of the MOSFET 32 is during the conduction period of the rectifying diode 13, the flyback voltage of the choke coil 15 is superimposed on the induced voltage of the secondary winding 4c, which is higher than the induced voltage of the secondary winding 4c. The output voltage V2 can be taken out. If the MOSFET 32 is turned off during the conduction period of the commutation diode 14, only the flyback voltage of the choke coil 15 is applied to the output side, and the output voltage V2 is lower than the induced voltage of the secondary winding 4c. Can be taken out. Therefore, if the step-up rectifier circuits 7a and 7b of the present embodiment are incorporated on the output side of the transformer 4, it is possible to take out arbitrary output voltages V2 and V3 only by appropriately setting the on / off timing of the MOSFET 32 .

尚、本発明は上記実施例に限定されるものではなく、次のような種々の変形が可能である。例えば、主スイッチ素子としてトランジスタ5以外にMOSFETなどを利用できる。同様に、スイッチ素子としてのMOSFET32も、例えばトランジスタなどを利用してよい。また、整流平滑回路の整流,転流素子として、MOSFETなどの整流,転流スイッチ素子を利用し、主スイッチ素子のスイッチングに同期してこれらの整流,転流スイッチ素子を駆動させてもよい。これにより、整流平滑回路21の損失を低減して効率の向上を図ることができる。さらに、整流平滑回路の回路構成をセンタータップ型にしてもよく、整流用ダイオード13を二次巻線4b,4c,4dのドット側端子側にではなく、非ドット側端子側に接続してもよい。また、実施例として示した降圧整流回路や昇圧整流回路の構成も一例に過ぎない。   In addition, this invention is not limited to the said Example, The following various deformation | transformation are possible. For example, a MOSFET or the like can be used as the main switch element in addition to the transistor 5. Similarly, for example, a transistor may be used as the MOSFET 32 as the switch element. Further, a rectification / commutation switch element such as a MOSFET may be used as the rectification / commutation element of the rectification / smoothing circuit, and these rectification / commutation switch elements may be driven in synchronization with the switching of the main switch element. Thereby, the loss of the rectifying / smoothing circuit 21 can be reduced and the efficiency can be improved. Further, the circuit configuration of the rectifying / smoothing circuit may be a center tap type, and the rectifying diode 13 may be connected not to the dot side terminal side of the secondary windings 4b, 4c, 4d but to the non-dot side terminal side. Good. Further, the configuration of the step-down rectifier circuit or the step-up rectifier circuit shown as the embodiment is merely an example.

本発明によればトランスの巻数比に関係なく、自由度の高い出力電圧を取り出すことができるので、共通化したトランスで簡単に多出力のスイッチング電源装置を構成できる。   According to the present invention, since an output voltage with a high degree of freedom can be taken out regardless of the turns ratio of the transformer, a multi-output switching power supply device can be easily configured with a common transformer.

本実施例における多出力スイッチング電源装置の一例を示す回路図である。It is a circuit diagram which shows an example of the multiple output switching power supply device in a present Example. 本実施例における昇圧整流回路の一例を示す回路図である。It is a circuit diagram which shows an example of the boost rectifier circuit in a present Example. 同上、昇圧動作時における各部の電圧を示す波形図である。FIG. 4 is a waveform diagram showing voltages at various parts during the boosting operation. 同上、別な変形例を示す回路図である。It is a circuit diagram which shows another modification same as the above. 同上、降圧動作時における各部の電圧を示す波形図である。FIG. 4 is a waveform diagram showing voltages at various parts during the step-down operation. 従来の多出力スイッチング電源装置の一例を示す回路図である。It is a circuit diagram which shows an example of the conventional multiple output switching power supply device. 従来例における降圧整流回路の一例を示す回路図である。It is a circuit diagram which shows an example of the step-down rectifier circuit in a prior art example.

4 トランス
5 トランジスタ(主スイッチング素子)
6,6a,6b,6c 降圧整流回路(降圧出力回路)
7a,7b 昇圧整流回路(昇圧出力回路)
13 整流用ダイオード(整流素子)
14 転流用ダイオード(転流素子)
15 チョークコイル
31 昇降圧チョッパ回路
32 MOSFET(スイッチ素子)
33 ダイオード(一方向導通素子)
41,71 PWM制御回路
4 transformer 5 transistor (main switching element)
6, 6a, 6b, 6c Step-down rectifier circuit (Step-down output circuit)
7a, 7b step-up rectifier circuit (step-up output circuit)
13 Rectifier diode (rectifier element)
14 Commutation diode (commutation element)
15 Choke coil
31 Buck-boost chopper circuit
32 MOSFET (switch element)
33 Diode (unidirectional conducting element)
41, 71 PWM control circuit

Claims (1)

トランスの一次巻線に入力電圧を断続的に印加する主スイッチング素子と、前記トランスの各々の二次巻線にそれぞれ接続され、前記二次巻線から誘起される電圧を整流平滑する降圧出力回路とを備え、各々の前記降圧出力回路から前記二次巻線の誘起電圧よりも低い出力電圧を個別に取り出す多出力スイッチング電源装置において、
前記各々の二次巻線の巻数は同数であり、
前記二次巻線の誘起電圧よりも高い出力電圧を取り出せる昇圧出力回路を、前記降圧出力回路の代わりに設け
前記昇圧出力回路は前記降圧出力回路に昇降圧チョッパ回路を組み込んで構成され、
前記降圧出力回路は、整流素子と、転流素子と、チョークコイルとを備え、前記主スイッチング素子のオン時に前記整流素子が導通して、前記チョークコイルにエネルギーを蓄え、前記主スイッチング素子のオフ時に前記転流素子が導通して、前記チョークコイルにそれまで蓄えられていたエネルギーを出力側に送り出す構成を有し、
前記昇圧出力回路は、少なくとも前記整流素子が導通している間に、前記二次巻線と前記チョークコイルとの直列回路を短絡するオン期間が存在し、オフ期間には前記チョークコイルのエネルギーを出力側に送り出すスイッチ素子と、前記スイッチ素子のオン期間に出力側から前記スイッチ素子への電流の流れ込みを阻止する一方向導通素子とを備え、
さらに前記スイッチ素子のオフタイミングを、前記整流素子の導通期間中若しくは前記転流素子の導通期間中にするPWM制御回路を備えたことを特徴とする多出力スイッチング電源装置。
A main switching element that intermittently applies an input voltage to the primary winding of the transformer, and a step-down output circuit that is connected to each secondary winding of the transformer and rectifies and smoothes the voltage induced from the secondary winding In a multi-output switching power supply apparatus that individually extracts an output voltage lower than the induced voltage of the secondary winding from each of the step-down output circuits,
The number of turns of each secondary winding is the same,
A step-up output circuit capable of extracting an output voltage higher than the induced voltage of the secondary winding is provided instead of the step-down output circuit ;
The step-up output circuit is configured by incorporating a step-up / step-down chopper circuit into the step-down output circuit,
The step-down output circuit includes a rectifier element, a commutation element, and a choke coil. When the main switching element is turned on, the rectifier element conducts, stores energy in the choke coil, and the main switching element is turned off. Sometimes the commutation element is conducted, and the choke coil is configured to send the energy stored so far to the output side,
The step-up output circuit has an ON period in which a series circuit of the secondary winding and the choke coil is short-circuited at least while the rectifying element is in conduction, and the energy of the choke coil is reduced in the OFF period. A switching element for sending to the output side, and a one-way conduction element for preventing a current from flowing from the output side to the switching element during an on period of the switching element,
The multi-output switching power supply apparatus further comprising a PWM control circuit for setting the switch element OFF timing during a conduction period of the rectifying element or a conduction period of the commutation element .
JP2003300344A 2003-08-25 2003-08-25 Multi-output switching power supply Expired - Fee Related JP4352451B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003300344A JP4352451B2 (en) 2003-08-25 2003-08-25 Multi-output switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003300344A JP4352451B2 (en) 2003-08-25 2003-08-25 Multi-output switching power supply

Publications (2)

Publication Number Publication Date
JP2005073402A JP2005073402A (en) 2005-03-17
JP4352451B2 true JP4352451B2 (en) 2009-10-28

Family

ID=34405305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003300344A Expired - Fee Related JP4352451B2 (en) 2003-08-25 2003-08-25 Multi-output switching power supply

Country Status (1)

Country Link
JP (1) JP4352451B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814462B1 (en) * 2006-07-10 2008-03-17 삼성전기주식회사 SMPS circuit for PDPS using one transformer
JP5822720B2 (en) * 2011-12-28 2015-11-24 三菱重工業株式会社 Switching power supply device and air conditioner
CN113394980A (en) * 2020-03-12 2021-09-14 Oppo广东移动通信有限公司 Power supply conversion circuit

Also Published As

Publication number Publication date
JP2005073402A (en) 2005-03-17

Similar Documents

Publication Publication Date Title
US6831847B2 (en) Synchronous rectifier drive circuit and power supply including same
US7023186B2 (en) Two stage boost converter topology
US6570268B1 (en) Synchronous rectifier drive circuit and power supply including same
US6504351B2 (en) Systems and methods for controlling the charge profile during the commutation event of a synchronous switching transistor in a regulator
US7706153B2 (en) DC-DC Converter
US20090039711A1 (en) Dual-Polarity Multi-Output DC/DC Converters and Voltage Regulators
US6239585B1 (en) Self-oscillating switch-mode DC to DC conversion with current switching threshold hysteresis
TW200919920A (en) Time-multiplexed multi-output DC/DC converters and voltage regulators
US6275401B1 (en) Self-driven synchronous rectification circuit for low output voltage DC-DC converters
US6597587B1 (en) Current driven synchronous rectifier with energy recovery using hysterisis driver
JP2009284667A (en) Power supply device, its control method, and semiconductor device
US6744647B2 (en) Parallel connected converters apparatus and methods using switching cycle with energy holding state
JP4352451B2 (en) Multi-output switching power supply
KR101228767B1 (en) Switching mode power supply with multiple output
JPH1155944A (en) Switching power supply equipment
JPH11332226A (en) Synchronous commutation dc-dc converter
JP4419189B2 (en) Switching power supply
JP2006191706A (en) Dc converter
JP2006304429A (en) Switching power supply circuit
IES20000022A2 (en) A post regulation control circuit for a switch mode power supply with multiple outputs
JP4210804B2 (en) Synchronous rectification type DC-DC converter
CN100438295C (en) Multiple output DC-DC converter
JP2005287195A (en) Protection circuit and converter circuit
JP2003244962A (en) Switching power source
JP2004166420A (en) Multi-output switching power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090719

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees