JP4352451B2 - Multi-output switching power supply - Google Patents
Multi-output switching power supply Download PDFInfo
- Publication number
- JP4352451B2 JP4352451B2 JP2003300344A JP2003300344A JP4352451B2 JP 4352451 B2 JP4352451 B2 JP 4352451B2 JP 2003300344 A JP2003300344 A JP 2003300344A JP 2003300344 A JP2003300344 A JP 2003300344A JP 4352451 B2 JP4352451 B2 JP 4352451B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- circuit
- secondary winding
- choke coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、各々の出力回路から異なる出力電圧を個別に供給する多出力スイッチング電源装置に関する。 The present invention relates to a multi-output switching power supply apparatus that individually supplies different output voltages from each output circuit.
各々の出力回路から異なる出力電圧を個別に供給する多出力スイッチング電源装置として、例えば特許文献1には、一方の出力電圧の変動を第1の制御回路にフィードバックして、トランスの一次側にある主スイッチング素子を制御する一方で、他方の出力電圧の安定化を図るために、各出力電圧の変動を検出しつつ、第1の制御回路の制御タイミングに同期して、トランスの二次側にある出力回路に組み込まれたスイッチング素子を制御する第2の制御回路を備えたものが提案されている。
As a multi-output switching power supply that individually supplies different output voltages from each output circuit, for example, in
図6は、こうした多出力スイッチング電源装置の一例を示している。同図において、1,2は入力電圧Vinが印加される入力端子、3は入力平滑コンデンサで入力端子1,2間に接続される。4は一次側と二次側とを絶縁するトランスで、一次巻線4aと主スイッチング素子であるNPNトランジスタ5との直列回路が入力端子1,2間に接続される。そしてトランジスタ5のベースは図示しない制御回路からのパルス駆動信号が与えられ、PWM制御されるようになっている。
FIG. 6 shows an example of such a multi-output switching power supply device. In the figure, 1 and 2 are input terminals to which an input voltage Vin is applied, and 3 is an input smoothing capacitor connected between the
一方、トランス4は複数の二次巻線4b,4c,4dを備えており、各々の二次巻線4b,4c,4dには、例えば図6に示すように、整流用ダイオード13,転流用ダイオード14,チョークコイル15,および出力平滑コンデンサ18で構成される降圧出力回路としての降圧整流回路6a,6b,6c(降圧整流回路6b,6cは同構成のため図示しない)がそれぞれ接続されている。より具体的には、二次巻線4bのドット側が、整流用ダイオード13のアノードに接続され、整流用ダイオード13のカソードはインダクタンスであるチョークコイル15の一端と、転流用ダイオード14のカソードに接続される。そして二次巻線4bの非ドット側は、転流用ダイオード14のアノードと、容量素子である出力平滑コンデンサ18の他端と、出力端子9に接続される。またチョークコイル15の他端は出力平滑コンデンサ18の一端と、出力端子8に接続される。そして、降圧整流回路6aで整流,平滑された出力電圧V1が出力端子8,9間から、降圧整流回路6bで整流,平滑された出力電圧V2が出力端子10,11間から、さらに降圧整流回路6cで整流,平滑された出力電圧V3が出力端子12,13間にそれぞれ発生するようになっている。
On the other hand, the
なお、図7には図示していないが、各出力電圧4b,4c,4dの安定化を図るために、降圧整流回路6a,6b,6cには磁気増幅器としてのマグアンプが設けられている。このマグアンプによる各出力電圧4b,4c,4dの制御については周知であるため、ここではその詳細な説明を省略する。
Although not shown in FIG. 7, in order to stabilize the
次に上記構成についてその作用を説明すると、図示しない制御回路からのパルス駆動信号がトランジスタ5のベースへ入力され、このトランジスタ5がスイッチング動作を開始すると、入力電圧Vinがトランス4の一次巻線4aに断続的に印加される。トランジスタ5がオンの時には、トランス4の一次巻線4aに入力電圧Vinが印加されるため、二次巻線4b,4c,4dにはドット側を正極性とする電圧が誘起される。ここで、降圧整流回路6aは、整流素子である整流用ダイオード13が順バイアスされて導通する一方で、転流素子である転流用ダイオード14は逆バイアスされて非導通となり、チョークコイル15にエネルギーを蓄えつつ、出力平滑コンデンサ18で平滑された出力電圧V1が、出力端子8,9間に出力される。また、これは他の降圧整流回路6b,6cも同様であり、各々独自の出力電圧V2,V3が、出力端子10,11間および出力端子12,13間からそれぞれ出力される。
Next, the operation of the above configuration will be described. When a pulse drive signal from a control circuit (not shown) is input to the base of the
一方、トランジスタ5がオフすると、トランス4の一次巻線4aへの入力電圧Vinの供給が途絶えるので、二次巻線4bの非ドット側端子に正極性の電圧が発生する。すると前述の降圧整流回路6aでは、整流用ダイオード13が逆バイアスされて非導通となり、転流用ダイオード14が導通して、それまでチョークコイル15に蓄えられていたエネルギーが放出されつつ、引き続き出力端子8,9間に出力平滑コンデンサ18で平滑された出力電圧V1が出力される。また、これは他の降圧整流回路6b,6cも同様であり、引き続き各々独自の出力電圧V2,V3が、出力端子10,11間および出力端子12,13間からそれぞれ出力される。
図6や図7に示す降圧整流回路6aは、整流用ダイオード13が導通すると、チョークコイル15の両端間に二次巻線4bの誘起電圧と出力電圧V1との差電圧が印加され、転流用ダイオード14が導通すると、チョークコイル15の両端間電圧が出力電圧V1として出力されるいわば降圧形回路としての構成を有している。そのため、トランジスタ5のオン時に転流用ダイオード14の両端間に発生する電圧をVpとすると、降圧整流回路6aで整流平滑された後の出力電圧V1は、電圧Vpにトランジスタ5のデューティ比(一周期に対するオン時間の比)Dを掛けた、Vp×Dに概ね等しくなって、少なくとも二次巻線4bの誘起電圧よりも高い電圧を取り出すことはできない。
In the step-
このことは、複数の二次巻線4b,4c,4dにそれぞれ降圧整流回路6a,6b,6cを接続してなる多出力スイッチング電源装置において、各出力電圧V1,V2,V3がそれに対応する二次巻線4b,4c,4dの巻数によって決められてしまうという制約を受ける。即ち、各々の出力電圧V1,V2,V3に依存して、二次巻線4b,4c,4dの巻数を決めなければならないため、出力電圧V1,V2,V3と二次巻線4b,4c,4dが自ずと一対一の関係になってしまい、共通の二次巻線4b,4c,4dを使用したトランス4の標準化を図ることができない。
This is because the output voltages V1, V2, and V3 correspond to the two output voltages V1, V2, and V3 in the multi-output switching power supply device in which the step-
本願発明は上記問題点に鑑み、異なる出力電圧であってもトランスの二次巻線の巻数を変えることなく、同じ巻数の二次巻線から任意の出力電圧を取り出せる多出力スイッチング電源装置を提供することをその目的とする。 In view of the above problems, the present invention provides a multi-output switching power supply apparatus that can extract an arbitrary output voltage from a secondary winding having the same number of turns without changing the number of turns of the secondary winding of the transformer even at different output voltages. The purpose is to do.
本発明における多出力スイッチング電源装置は、トランスの一次巻線に入力電圧を断続的に印加する主スイッチング素子と、前記トランスの各々の二次巻線にそれぞれ接続され、前記二次巻線から誘起される電圧を整流平滑する降圧出力回路とを備え、各々の前記降圧出力回路から前記二次巻線の誘起電圧よりも低い出力電圧を個別に取り出す多出力スイッチング電源装置において、前記各々の二次巻線の巻数は同数であり、前記二次巻線の誘起電圧よりも高い出力電圧を取り出せる昇圧出力回路を、前記降圧出力回路の代わりに設け、前記昇圧出力回路は前記降圧出力回路に昇降圧チョッパ回路を組み込んで構成され、前記降圧出力回路は、整流素子と、転流素子と、チョークコイルとを備え、前記主スイッチング素子のオン時に前記整流素子が導通して、前記チョークコイルにエネルギーを蓄え、前記主スイッチング素子のオフ時に前記転流素子が導通して、前記チョークコイルにそれまで蓄えられていたエネルギーを出力側に送り出す構成を有し、前記昇圧出力回路は、少なくとも前記整流素子が導通している間に、前記二次巻線と前記チョークコイルとの直列回路を短絡するオン期間が存在し、オフ期間には前記チョークコイルのエネルギーを出力側に送り出すスイッチ素子と、前記スイッチ素子のオン期間に出力側から前記スイッチ素子への電流の流れ込みを阻止する一方向導通素子とを備え、さらに前記スイッチ素子のオフタイミングを、前記整流素子の導通期間中若しくは前記転流素子の導通期間中にするPWM制御回路を備えて構成される。 The multi-output switching power supply device according to the present invention is connected to a main switching element that intermittently applies an input voltage to a primary winding of a transformer, and to each secondary winding of the transformer, and is induced from the secondary winding. and a step-down output circuit for rectifying smoothing the voltage, the multiple-output switching power supply unit for taking out individual lower output voltage than the induced voltage of the secondary winding from each of the step-down output circuit, the secondary of the respective The number of turns of the windings is the same, and a step-up output circuit capable of extracting an output voltage higher than the induced voltage of the secondary winding is provided instead of the step-down output circuit, and the step-up output circuit is connected to the step-down output circuit. The step-down output circuit includes a rectifier element, a commutation element, and a choke coil, and the rectifier is turned on when the main switching element is turned on. And a commutator is connected to store energy in the choke coil, and the commutation element is turned on when the main switching element is turned off to send the energy stored in the choke coil to the output side. The boost output circuit has an ON period in which a series circuit of the secondary winding and the choke coil is short-circuited at least while the rectifying element is in conduction, and the energy of the choke coil is in the OFF period. And a unidirectional conducting element that prevents a current from flowing from the output side to the switch element during an on period of the switch element, and further, the rectifying element And a PWM control circuit for conducting the commutation element .
この場合、トランスの二次側において、降圧出力回路と昇圧出力回路とを混在させることによって、二次巻線の誘起電圧よりも低い出力電圧だけでなく、二次巻線の誘起電圧よりも高い出力電圧も自由に取り出せるようになり、二次巻線の巻数を共通にして、様々な出力電圧を発生させることが可能になる。また、スイッチ素子のターンオフタイミングを、整流素子の導通期間中とするか、転流素子の導通期間中とするかによって、二次巻線の誘起電圧よりも出力電圧を高く若しくは低くすることができる。そのため、トランスの二次側に昇降圧チョッパ回路を組み込んで、スイッチ素子のオン・オフタイミングを適宜設定するだけで、任意の出力電圧を取り出すことが可能になる。 In this case, by mixing the step-down output circuit and the step-up output circuit on the secondary side of the transformer, not only the output voltage lower than the induced voltage of the secondary winding but also higher than the induced voltage of the secondary winding. The output voltage can be freely taken out, and various output voltages can be generated by sharing the number of turns of the secondary winding. Further, the output voltage can be made higher or lower than the induced voltage of the secondary winding depending on whether the turn-off timing of the switch element is during the conduction period of the rectifying element or during the conduction period of the commutation element. . Therefore, it is possible to extract an arbitrary output voltage simply by incorporating a buck-boost chopper circuit on the secondary side of the transformer and appropriately setting the on / off timing of the switch element.
本発明の多出力スイッチング電源装置によれば、異なる出力電圧であってもトランスの二次巻線の巻数を変えることなく、同じ巻数の二次巻線から任意の直流電圧を取り出せるので、共通の巻数の二次巻線を有するトランスの標準化が行えるようになる。 According to the multi-output switching power supply device of the present invention, an arbitrary DC voltage can be extracted from the secondary winding having the same number of turns without changing the number of turns of the secondary winding of the transformer even at different output voltages. It becomes possible to standardize a transformer having a secondary winding of the number of turns.
以下、本発明の好ましい実施例について、添付する図1〜図4を参照して詳細に説明する。尚、従来例の図6,図7と構成が重複するものについては同一の符号を付し、その説明を極力省略する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. In addition, about the thing which a structure overlaps with FIG. 6, FIG. 7 of a prior art example, the same code | symbol is attached | subjected and the description is abbreviate | omitted as much as possible.
多出力スイッチング電源装置の全体構成を示す図1において、本実施例ではトランス4の二次側に複数の二次巻線4b,4c,4dを備えているが、この二次巻線4b,4c,4dの少なくとも一つ以上(本実施例では、二次巻線4c,4d)には、降圧整流回路6ではなく昇圧出力回路である昇圧整流回路7a,7bを接続して構成される。昇圧整流回路7a,7bは、二次巻線4c,4dの誘起電圧よりも高い出力電圧V2,V3を発生させる電源ユニットの出力チャンネルCH2,CH3に組み込まれる。また、降圧整流回路6の回路構成は、前記図6で示した通りであり、これは二次巻線4bの誘起電圧よりも低い出力電圧V1を発生させる電源ユニットの出力チャンネルCH1に組み込まれる。但し、二次巻線4b,4c,4dの巻数は各出力チャンネルCH1,CH2,CH3共に同数で、同じ部品構成となっている。
In FIG. 1 showing the overall configuration of the multi-output switching power supply device, in this embodiment, a plurality of
図2は、昇圧整流回路7aの回路構成を示している(昇圧整流回路7bは同構成のため図示しない)。本実施例における昇圧整流回路7aは、図6に示す降圧整流回路6において、チョークコイル15と出力平滑コンデンサ18との間に、二次巻線4cの誘起電圧を昇圧または降圧することのできる昇降圧チョッパ回路31を備えている。この昇降圧チョッパ回路31は、チョークコイル15の他端にドレイン(一端)を接続し、二次巻線4cと転流用ダイオード14との接続点にソース(他端)を接続したスイッチ素子としてのMOSFET32と、出力平滑コンデンサ18からの電荷がチョークコイル15やMOSFET32に流れ込むことを防止する逆流防止素子であるダイオード33と、MOSFET32のゲートに接続する抵抗34とにより構成され、後述するバッファ49からMOSFET32に与えられるパルス制御信号により、このMOSFET32のオン・オフタイミングを変えることで、チョークコイル7を昇圧用または降圧用のインダクタンスとして機能させるようにしている。なお、36は出力端子10,11間に接続する負荷である。
FIG. 2 shows a circuit configuration of the
一方、前記MOSFET32のオン・オフタイミングを決めるために、任意のパルス幅を有するパルス制御信号をMOSFET32のゲートに供給するPWM制御回路41が設けられる。図2に示す昇圧用のPWM制御回路41は、二次巻線4cの誘起電圧よりも高い出力電圧V2を取り出すためのものであるが、降圧用のPWM制御回路71については後ほど説明する。
On the other hand, in order to determine the on / off timing of the
PWM制御回路41は、トランジスタ5がオンすると二次巻線4cに誘起される電圧に同期して、H(高)レベルの矩形波aを生成するパルス成形回路42と、パルス成形回路42からの矩形波aが立ち上がると電圧レベルが低下し、この矩形波が立ち下がると電圧レベルが上昇する反転ノコギリ波形cを生成する反転ノコギリ波発生回路43と、出力端子10,11間に分圧抵抗44,45を直列接続して構成され、出力電圧V2tを分圧した検出電圧dを分圧抵抗44,45の接続点から出力する出力電圧検出回路46と、出力電圧検出回路46からの検出電圧dと反転ノコギリ波発生回路43からの反転ノコギリ波cとを比較して、その比較結果に応じてHレベルまたはL(低)レベルの矩形波bを発生するコンパレータ47と、パルス成形回路42からの矩形波aがHレベルで、コンパレータ47からの矩形波bがLレベルのときにのみ、Hレベルの矩形波(a−b)を出力する引算器48と、引算器48からの矩形波(a−b)をスイッチ素子であるMOSFET32のゲートにパルス制御信号(ゲートドライブパルス)として供給する駆動手段としてのバッファ49とにより構成される。なお、昇降圧チョッパ回路31およびPWM制御回路41以外の回路構成は、図6に示したものと全て共通している。
The
次に、図3の波形図を参照しながら、上記構成の作用について説明する。なお、この図3において、上段は二次巻線4cのドット側に発生するトランス4の二次タップ電圧であり、以下、パルス成形回路42からの矩形波aと、反転ノコギリ波発生回路43からの反転ノコギリ波cおよび出力電圧検出回路46からの検出電圧dと、コンパレータ47からの矩形波bと、引算器48からの矩形波(a−b)と、MOSFET32のドレイン・ソース間電圧をそれぞれ示している。
Next, the operation of the above configuration will be described with reference to the waveform diagram of FIG. In FIG. 3, the upper stage is the secondary tap voltage of the
主スイッチ素子であるトランジスタ5のスイッチングに伴い、入力電圧Vinがトランス4の一次巻線4b,4c,4dに断続的に印加される。この一連の動作において、トランジスタ5がオン状態の時には、二次巻線4cのドット側を正極性とする電圧Vtapが誘起され、整流用ダイオード13は順バイアスされ導通する一方で、転流用ダイオード14は逆バイアスされ非導通になる。ここで二次巻線4cに誘起電圧Vtapが発生するのに同期して、PWM制御回路41のパルス成形回路42からは、誘起電圧Vtapが立ち上がるよりも僅かに早く、Hレベルの矩形波aが発生する。なお、ここでは誘起電圧Vtapの立ち上がりと同時に、パルス成形回路42からHレベルの矩形波aを発生させてもよい。パルス成形回路42からの矩形波aがHレベルに切り替わったことを受けて、反転ノコギリ波発生回路43はその電圧レベルが傾斜減少する反転ノコギリ波cをコンパレータ47に出力する。コンパレータ47は反転ノコギリ波cと出力電圧検出回路46からの検出電圧dを比較するが、誘起電圧Vtapが発生した直後は、検出電圧dよりも反転ノコギリ波cの電圧レベルが高いので、コンパレータ47からはLレベルの矩形波bが出力され、引算器48からはHレベルの矩形波(a−b)が出力される。
As the
こうして、二次巻線4cに誘起電圧Vtapが発生する期間において、検出電圧dよりも反転ノコギリ波cの電圧レベルが低くなるまでは、バッファ49を介してMOSFET32のゲートにHレベルのパルス制御信号が与えられ、MOSFET32がオン状態になる。そのため、二次巻線4c,チョークコイル15,MOSFET32,二次巻線4cからなる閉ループが形成され、チョークコイル15を流れる電流が増加して、より多くのエネルギーを蓄えて行く。
Thus, during the period in which the induced voltage Vtap is generated in the secondary winding 4c, an H level pulse control signal is supplied to the gate of the
やがて、二次巻線4cのドット側に誘起電圧Vtapが発生する期間中に、反転ノコギリ波cの電圧レベルが出力電圧検出回路46からの検出電圧dよりも低くなると、引算器48からの矩形波(a−b)がLレベルに転じて、MOSFET32はターンオフする。こうなると、チョークコイル15の両端間にはそれまで蓄えられたエネルギーによる逆起電力が発生し、MOSFET32のドレイン・ソース間には、二次巻線4cの誘起電圧Vtapにチョークコイル7のフライバック電圧Vflybuckを加えた昇圧電圧が発生する。そのため、出力端子10,11間に発生する出力電圧V2は、この昇圧した電圧Vtap+Vflybuckとほぼ同レベルとなる。
Eventually, when the voltage level of the inverted sawtooth wave c becomes lower than the detection voltage d from the output
その後、主スイッチ素子であるトランジスタ5がオフすると、二次巻線4cの非ドット側を正極性とする電圧が発生して、整流用ダイオード13は逆バイアスされ非導通になる一方で、転流用ダイオード14は順バイアスされ導通する。このときPWM制御回路41のパルス成形回路42からは、誘起電圧Vtapが立ち上がるよりも僅かに遅く、Lレベルの矩形波aが発生する。なお、ここでは誘起電圧Vtapの立ち下がりと同時に、パルス成形回路42からLレベルの矩形波aを発生させてもよい。パルス成形回路42からの矩形波aがLレベルに切り替わったことを受けて、反転ノコギリ波発生回路43はその電圧レベルが傾斜増加する反転ノコギリ波cをコンパレータ47に出力する。コンパレータ47は反転ノコギリ波cと出力電圧検出回路46からの検出電圧dを比較するが、反転ノコギリ波cの電圧レベルは検出電圧dよりも低く、コンパレータ47からはHレベルの矩形波bが出力され、且つパルス成形回路42からの矩形波aはLレベルなので、引算器48からの矩形波(a−b)は引き続きLレベルのままであり、MOSFET32はオフ状態を継続する。このとき、MOSFET32のドレイン・ソース間には電圧が発生しない。
Thereafter, when the
やがて、二次巻線4cに誘起電圧Vtapが発生する期間が近づき、パルス成形回路42からHレベルの矩形波aが発生するようになると、MOSFET32がオン状態になり、前述の動作を繰り返す。なお、MOSFET32がオンしている間は、出力平滑コンデンサ18側からチョークコイル15やMOSFET32へのエネルギーの移動が、ダイオード33によって阻止される。
Eventually, when the period in which the induced voltage Vtap is generated in the secondary winding 4c approaches and the H-level rectangular wave a is generated from the
ここまでは昇降圧チョッパ回路31の昇圧動作について述べたが、MOSFET32のスイッチング制御を、誘起電圧Vtapが発生するタイミングより少し遅れてオンにすることで、チョークコイル15に短期間エネルギーを蓄えるようにし、トランジスタ5がオフして、二次巻線4cの非ドット側を正極性とする電圧が発生した後に、MOSFET32をオフにすれば、そこでチョークコイル15に蓄えたエネルギーが放出され、二次巻線4cに誘起される電圧よりも低い出力電圧V2を得ることができる。
Up to this point, the boosting operation of the step-up / step-down
図4は、こうした降圧動作を実現するための回路構成を示したものである。ここでのPWM制御回路71は、図2における反転ノコギリ波発生回路43に代わって、パルス成形回路42からの矩形波aが立ち上がると電圧レベルが上昇し、この矩形波が立ち下がると電圧レベルが下降するノコギリ波形c’を生成するノコギリ波発生回路73が設けられ、また引算器48に代わって、パルス成形回路42からの矩形波aとコンパレータ47からの矩形波bがいずれもがHレベルのときにのみ、Hレベルの矩形波(a&b)を出力するAND回路78が設けられる。その他の構成は、図2に示すものと共通している。
FIG. 4 shows a circuit configuration for realizing such a step-down operation. The
上記図3の回路構成における動作を、図5の波形図に基づき説明すると、主スイッチ素子であるトランジスタ5がオンし、二次巻線4cのドット側に正極性の誘起電圧Vtapが発生する時点では、パルス生成回路42からHレベルの矩形波aが発生しており、このパルス成形回路42からの矩形波aがHレベルに切り替わったことを受けて、ノコギリ波発生回路73はその電圧レベルが傾斜上昇するノコギリ波c’をコンパレータ47に出力する。コンパレータ47はノコギリ波c’と出力電圧検出回路46からの検出電圧dを比較するが、誘起電圧Vtapが発生した直後は、検出電圧dよりもノコギリ波c’の電圧レベルが低いので、コンパレータ47からはLレベルの矩形波bが出力され、AND回路78からの矩形波(a&b)はLレベルとなる。これにより、二次巻線4cの誘起電圧Vtapと出力電圧Voutとの差電圧がチョークコイル15の両端間に印加され、チョークコイル15にエネルギーが蓄えられてゆく。なお、ここでは誘起電圧Vtapの立ち上がりと同時に、パルス成形回路42からHレベルの矩形波aを発生させてもよい。
The operation of the circuit configuration of FIG. 3 will be described with reference to the waveform diagram of FIG. 5. When the
やがて、二次巻線4cのドット側に誘起電圧Vtapが発生する期間中に、ノコギリ波c’の電圧レベルが出力電圧検出回路46からの検出電圧dよりも高くなると、AND回路78からの矩形波(a&b)がHレベルに転じて、MOSFET32はターンオンする。こうなると、二次巻線4c,チョークコイル15,MOSFET32,二次巻線4cからなる閉ループが形成され、チョークコイル15を流れる電流が増加して、より多くのエネルギーを蓄えて行く。
Eventually, when the voltage level of the sawtooth wave c ′ becomes higher than the detection voltage d from the output
その後、トランジスタ5がオフすると、二次巻線4cの非ドット側を正極性とする電圧が発生して、整流用ダイオード13は逆バイアスされ非導通になる一方で、転流用ダイオード14は順バイアスされ導通する。このときPWM制御回路41のパルス成形回路42からは、誘起電圧Vtapが立ち上がるよりも僅かに遅く、Lレベルの矩形波aが発生する。なお、ここでは誘起電圧Vtapの立ち下がりと同時に、パルス成形回路42からLレベルの矩形波aを発生させてもよい。パルス成形回路42からの矩形波aがLレベルに切り替わったことを受けて、ノコギリ波発生回路73はその電圧レベルが傾斜減少するノコギリ波c’をコンパレータ47に出力する。コンパレータ47はノコギリ波c’と出力電圧検出回路46からの検出電圧dを比較し、引き続きHレベルの矩形波bを出力するが、パルス成形回路42からの矩形波aはLレベルなので、AND回路78からの矩形波(a&b)はLレベルになり、MOSFET32はそこでターンオフする。これにより、MOSFET32のドレイン・ソース間にはチョークコイル15のフライバック電圧Vflybuckだけが発生し、出力端子10,11間に発生する出力電圧V2は、誘起電圧Vtapよりも低いフライバック電圧Vflybuckとほぼ同レベルになる。
Thereafter, when the
やがて、出力電圧検出回路46からの検出電圧dよりもノコギリ波c’の電圧レベルが低くなるが、AND回路78からの矩形波(a&b)は引き続きLレベルのままであり、MOSFET32はオフ状態を維持する。そして、トランジスタ5が再びターンオンして、前述の動作を繰り返す。なお、MOSFET32がオンしている間は、出力平滑コンデンサ14側からチョークコイル15やMOSFET32へのエネルギーの移動が、ダイオード33によって阻止される。また、他の昇圧整流回路7bに関しても、同様の動作となる。
Eventually, the voltage level of the sawtooth wave c ′ becomes lower than the detection voltage d from the output
このように、本実施例の昇圧整流回路7aは、トランジスタ5のオン期間、即ち整流ダイオード13の導通中に、MOSFET32をオンしてチョークコイル7にエネルギーを蓄える期間を設けておけば、MOSFET32のターンオフタイミングを、整流ダイオード13の導通期間中とするか、さもなければ転流ダイオード14の導通期間中とするかによって、二次巻線4bの誘起電圧よりも出力電圧V2を高く若しくは低くすることができる。そのため、トランス3の二次側に昇降圧チョッパ回路31を組み込んで、MOSFET32のオン・オフタイミングを適宜設定するだけで、任意の出力電圧V2を取り出すことが可能になる。
As described above, the
また、降圧整流回路6と昇圧整流回路7a,7bとを混在させることによって、二次巻線4bの誘起電圧よりも低い出力電圧V1だけでなく、高い出力電圧V2,V3も自由に取り出せるようになり、各出力電圧V1,V2,V3は二次巻線4b,4c,4dの巻数の制約を受けなくなる。そのため、共通の二次巻線4b,4c,4dを使用したトランス4の標準化を図ることが可能になる。本実施例では、各降圧整流回路6および昇圧整流回路7a,7bに対応して、独立した二次巻線4b,4c,4dを設けているが、各チャンネルCH1,CH2,CH3のグランドラインが共通になれば、単独の二次巻線にこれらの降圧整流回路6および昇圧整流回路7a,7bを接続して、トランス4の構造をさらに簡素化することもできる。
Further, by mixing the step-down
以上のように本実施例では、トランス4の一次巻線4aに入力電圧Vinを断続的に印加する主スイッチング素子としてのトランジスタ5と、トランス4の各々の二次巻線4b,4c,4dにそれぞれ接続され、二次巻線4b,4c,4dから誘起される電圧を整流平滑する降圧出力回路6a,6b,6cとを備え、各々の降圧出力回路6a,6b,6cから二次巻線4b,4c,4dの誘起電圧よりも低い出力電圧V1,V2,V3を個別に取り出す多出力スイッチング電源装置において、各々の二次巻線4b,4c,4dの巻数は同数であり、二次巻線4c,4dの誘起電圧よりも高い出力電圧を取り出せる昇圧出力回路7a,7bを、降圧出力回路6a,6b,6cの代わりに設けている。
In the present embodiment as described above, the
この場合、トランス4の二次側において、降圧整流回路6と昇圧整流回路7a,7bとを混在させることによって、二次巻線4bの誘起電圧よりも低い出力電圧V1だけでなく、高い出力電圧V2,V3も自由に取り出せるようになり、二次巻線4b,4c,4dの巻数を共通にして、様々な出力電圧V1,V2,V3を発生させることが可能になる。そのため、異なる出力電圧V1,V2,V3であってもトランス4の二次巻線4b,4c,4dの巻数を変えることなく、同じ巻数の二次巻線4b,4c,4dから任意の出力電圧V1,V2,V3を取り出すことができ、共通の二次巻線4b,4c,4dを使用したトランス4の標準化を図ることが可能になる。
In this case, by mixing the step-down
また本実施例では、トランジスタ5のスイッチングに伴ない、トランス4の二次巻線4cに誘起した電圧を整流平滑して出力電圧V2を得る整流平滑回路を備え、この整流平滑回路は、トランジスタ5のオン時に整流素子である整流用ダイオード13が導通して、インダクタンスであるチョークコイル15にエネルギーを蓄えると共に、トランジスタ5のオフ時に転流用ダイオード14が導通して、チョークコイル15にそれまで蓄えたエネルギーを出力側に送り出すように構成される降圧整流回路6に、少なくとも整流用ダイオード13が導通している間に、二次巻線4cとチョークコイル15との直列回路を短絡するオン期間が存在し、オフ期間にはこのチョークコイル15のエネルギーを出力側に送り出すスイッチ素子としてのMOSFET32と、このMOSFET32のオン期間に出力側からMOSFET32への電流の流れ込みを阻止する一方向導通素子としてのダイオード33とを備えた昇降圧チョッパ回路31を組み込んで、昇圧整流回路7a,7bを構成し、さらにMOSFET32のオフタイミングを、整流用ダイオード13の導通期間中若しくは転流用ダイオード14の導通期間中にするPWM制御回路41,71を備えている。
Further, in this embodiment, a rectifying / smoothing circuit for rectifying and smoothing a voltage induced in the secondary winding 4c of the
この場合、整流用ダイオード13の導通期間中に昇降圧チョッパ回路31を構成するMOSFET32がオンすると、二次巻線4cに誘起した電圧がチョークコイル15の両端間に印加され、このチョークコイル15に速やかにエネルギーを蓄積する。その後、MOSFET32のオフタイミングが整流用ダイオード13の導通期間中であれば、二次巻線4cの誘起電圧にチョークコイル15のフライバック電圧が重畳され、二次巻線4cの誘起電圧よりも高い出力電圧V2を取り出すことができる。また、MOSFET32のオフタイミングを転流用ダイオード14の導通期間中にすれば、今度はチョークコイル15のフライバック電圧だけが出力側に印加され、二次巻線4cの誘起電圧よりも低い出力電圧V2を取り出すことができる。したがって、本実施例の昇圧整流回路7a,7bをトランス4の出力側に組み込めば、MOSFET32のオン・オフタイミングを適宜設定するだけで、任意の出力電圧V2,V3を取り出すことが可能になる。
In this case, when the
尚、本発明は上記実施例に限定されるものではなく、次のような種々の変形が可能である。例えば、主スイッチ素子としてトランジスタ5以外にMOSFETなどを利用できる。同様に、スイッチ素子としてのMOSFET32も、例えばトランジスタなどを利用してよい。また、整流平滑回路の整流,転流素子として、MOSFETなどの整流,転流スイッチ素子を利用し、主スイッチ素子のスイッチングに同期してこれらの整流,転流スイッチ素子を駆動させてもよい。これにより、整流平滑回路21の損失を低減して効率の向上を図ることができる。さらに、整流平滑回路の回路構成をセンタータップ型にしてもよく、整流用ダイオード13を二次巻線4b,4c,4dのドット側端子側にではなく、非ドット側端子側に接続してもよい。また、実施例として示した降圧整流回路や昇圧整流回路の構成も一例に過ぎない。
In addition, this invention is not limited to the said Example, The following various deformation | transformation are possible. For example, a MOSFET or the like can be used as the main switch element in addition to the
本発明によればトランスの巻数比に関係なく、自由度の高い出力電圧を取り出すことができるので、共通化したトランスで簡単に多出力のスイッチング電源装置を構成できる。 According to the present invention, since an output voltage with a high degree of freedom can be taken out regardless of the turns ratio of the transformer, a multi-output switching power supply device can be easily configured with a common transformer.
4 トランス
5 トランジスタ(主スイッチング素子)
6,6a,6b,6c 降圧整流回路(降圧出力回路)
7a,7b 昇圧整流回路(昇圧出力回路)
13 整流用ダイオード(整流素子)
14 転流用ダイオード(転流素子)
15 チョークコイル
31 昇降圧チョッパ回路
32 MOSFET(スイッチ素子)
33 ダイオード(一方向導通素子)
41,71 PWM制御回路
4
6, 6a, 6b, 6c Step-down rectifier circuit (Step-down output circuit)
7a, 7b step-up rectifier circuit (step-up output circuit)
13 Rectifier diode (rectifier element)
14 Commutation diode (commutation element)
15 Choke coil
31 Buck-boost chopper circuit
32 MOSFET (switch element)
33 Diode (unidirectional conducting element)
41, 71 PWM control circuit
Claims (1)
前記各々の二次巻線の巻数は同数であり、
前記二次巻線の誘起電圧よりも高い出力電圧を取り出せる昇圧出力回路を、前記降圧出力回路の代わりに設け、
前記昇圧出力回路は前記降圧出力回路に昇降圧チョッパ回路を組み込んで構成され、
前記降圧出力回路は、整流素子と、転流素子と、チョークコイルとを備え、前記主スイッチング素子のオン時に前記整流素子が導通して、前記チョークコイルにエネルギーを蓄え、前記主スイッチング素子のオフ時に前記転流素子が導通して、前記チョークコイルにそれまで蓄えられていたエネルギーを出力側に送り出す構成を有し、
前記昇圧出力回路は、少なくとも前記整流素子が導通している間に、前記二次巻線と前記チョークコイルとの直列回路を短絡するオン期間が存在し、オフ期間には前記チョークコイルのエネルギーを出力側に送り出すスイッチ素子と、前記スイッチ素子のオン期間に出力側から前記スイッチ素子への電流の流れ込みを阻止する一方向導通素子とを備え、
さらに前記スイッチ素子のオフタイミングを、前記整流素子の導通期間中若しくは前記転流素子の導通期間中にするPWM制御回路を備えたことを特徴とする多出力スイッチング電源装置。 A main switching element that intermittently applies an input voltage to the primary winding of the transformer, and a step-down output circuit that is connected to each secondary winding of the transformer and rectifies and smoothes the voltage induced from the secondary winding In a multi-output switching power supply apparatus that individually extracts an output voltage lower than the induced voltage of the secondary winding from each of the step-down output circuits,
The number of turns of each secondary winding is the same,
A step-up output circuit capable of extracting an output voltage higher than the induced voltage of the secondary winding is provided instead of the step-down output circuit ;
The step-up output circuit is configured by incorporating a step-up / step-down chopper circuit into the step-down output circuit,
The step-down output circuit includes a rectifier element, a commutation element, and a choke coil. When the main switching element is turned on, the rectifier element conducts, stores energy in the choke coil, and the main switching element is turned off. Sometimes the commutation element is conducted, and the choke coil is configured to send the energy stored so far to the output side,
The step-up output circuit has an ON period in which a series circuit of the secondary winding and the choke coil is short-circuited at least while the rectifying element is in conduction, and the energy of the choke coil is reduced in the OFF period. A switching element for sending to the output side, and a one-way conduction element for preventing a current from flowing from the output side to the switching element during an on period of the switching element,
The multi-output switching power supply apparatus further comprising a PWM control circuit for setting the switch element OFF timing during a conduction period of the rectifying element or a conduction period of the commutation element .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003300344A JP4352451B2 (en) | 2003-08-25 | 2003-08-25 | Multi-output switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003300344A JP4352451B2 (en) | 2003-08-25 | 2003-08-25 | Multi-output switching power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005073402A JP2005073402A (en) | 2005-03-17 |
JP4352451B2 true JP4352451B2 (en) | 2009-10-28 |
Family
ID=34405305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003300344A Expired - Fee Related JP4352451B2 (en) | 2003-08-25 | 2003-08-25 | Multi-output switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4352451B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100814462B1 (en) * | 2006-07-10 | 2008-03-17 | 삼성전기주식회사 | SMPS circuit for PDPS using one transformer |
JP5822720B2 (en) * | 2011-12-28 | 2015-11-24 | 三菱重工業株式会社 | Switching power supply device and air conditioner |
CN113394980A (en) * | 2020-03-12 | 2021-09-14 | Oppo广东移动通信有限公司 | Power supply conversion circuit |
-
2003
- 2003-08-25 JP JP2003300344A patent/JP4352451B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005073402A (en) | 2005-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6831847B2 (en) | Synchronous rectifier drive circuit and power supply including same | |
US7023186B2 (en) | Two stage boost converter topology | |
US6570268B1 (en) | Synchronous rectifier drive circuit and power supply including same | |
US6504351B2 (en) | Systems and methods for controlling the charge profile during the commutation event of a synchronous switching transistor in a regulator | |
US7706153B2 (en) | DC-DC Converter | |
US20090039711A1 (en) | Dual-Polarity Multi-Output DC/DC Converters and Voltage Regulators | |
US6239585B1 (en) | Self-oscillating switch-mode DC to DC conversion with current switching threshold hysteresis | |
TW200919920A (en) | Time-multiplexed multi-output DC/DC converters and voltage regulators | |
US6275401B1 (en) | Self-driven synchronous rectification circuit for low output voltage DC-DC converters | |
US6597587B1 (en) | Current driven synchronous rectifier with energy recovery using hysterisis driver | |
JP2009284667A (en) | Power supply device, its control method, and semiconductor device | |
US6744647B2 (en) | Parallel connected converters apparatus and methods using switching cycle with energy holding state | |
JP4352451B2 (en) | Multi-output switching power supply | |
KR101228767B1 (en) | Switching mode power supply with multiple output | |
JPH1155944A (en) | Switching power supply equipment | |
JPH11332226A (en) | Synchronous commutation dc-dc converter | |
JP4419189B2 (en) | Switching power supply | |
JP2006191706A (en) | Dc converter | |
JP2006304429A (en) | Switching power supply circuit | |
IES20000022A2 (en) | A post regulation control circuit for a switch mode power supply with multiple outputs | |
JP4210804B2 (en) | Synchronous rectification type DC-DC converter | |
CN100438295C (en) | Multiple output DC-DC converter | |
JP2005287195A (en) | Protection circuit and converter circuit | |
JP2003244962A (en) | Switching power source | |
JP2004166420A (en) | Multi-output switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090719 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |