Nothing Special   »   [go: up one dir, main page]

JP4228926B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4228926B2
JP4228926B2 JP2004022222A JP2004022222A JP4228926B2 JP 4228926 B2 JP4228926 B2 JP 4228926B2 JP 2004022222 A JP2004022222 A JP 2004022222A JP 2004022222 A JP2004022222 A JP 2004022222A JP 4228926 B2 JP4228926 B2 JP 4228926B2
Authority
JP
Japan
Prior art keywords
solder
lead frame
semiconductor chip
semiconductor device
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004022222A
Other languages
English (en)
Other versions
JP2005129886A (ja
Inventor
良成 池田
克彦 吉原
祐二 飯塚
英司 望月
岳志 藤井
満男 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2004022222A priority Critical patent/JP4228926B2/ja
Publication of JP2005129886A publication Critical patent/JP2005129886A/ja
Application granted granted Critical
Publication of JP4228926B2 publication Critical patent/JP4228926B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73219—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、半導体チップと他の構成部材とを半田により接合した半導体装置に関する。
従来、ＩＧＢＴモジュールなどのパワー半導体装置では、ケース構造と呼ばれるパッケージ構造が主流である。このケース構造について、図１７および図１８を参照しながら説明する。図１７は、ケース構造の半導体装置のオープンサンプル状態を示す平面図であり、図１８は、図１７の切断線Ａ−Ａにおける断面図である。なお、図１７では、ケースおよび外部電極用端子は省略されている。
図１７および図１８に示すように、ＩＧＢＴなどの半導体素子を有する半導体チップ１の裏面は、半田接合層２を介して絶縁基板３の表面の回路パターン部４に接合されている。絶縁基板３の裏面は、半田接合層５を介してヒートシンク６の表面に接合されている。ヒートシンク６の周縁には、ケース７が接着されている。ケース７の内側には、外部電極用端子８が設けられている。外部電極用端子８と絶縁基板表面の回路パターン部４とは、アルミニウム（Ａｌ）製のワイヤ９により電気的に接続されている。また、半導体チップ１の表面に設けられた図示しない電極（以下、表面電極とする）と回路パターン部４とは、アルミニウム製のワイヤ１０により電気的に接続されている。ケース７とヒートシンク６との間には、ゲル１１が封入されている。
近時、上述したケース構造の半導体装置では、電流密度を低減させて信頼性の向上を図るために、半導体チップの表面電極と絶縁基板表面の回路パターン部とをリードフレームにより電気的に接続する構造が提案されている。この構造では、半導体チップの表面電極にニッケル（Ｎｉ）および金（Ａｕ）が成膜される。そして、リードフレームの一端と回路パターン部との接合、およびリードフレームの他端と半導体チップの表面電極との接合には、半田が用いられる（たとえば、特許文献１参照。）。
ところで、金属板の表面に絶縁基板の裏面を半田により接合する際に、金属板と絶縁基板との間の半田接合層の厚さを一定にするため、金属板と絶縁基板との間にワイヤを挟んだ状態で半田を溶かして固まらせる方法が公知である（たとえば、特許文献２参照。）。
特開２００１−３３２６６４号公報 特開平１１−１８６３３１号公報
しかしながら、一旦溶けた半田が固まったときに、半田接合層の厚さが所定の厚さよりも薄くなったり、半田接合層の上の部材が傾いて半田接合層の厚さが均一でなくなることがある。そうなると、半田による接合部に要求される電気的な性能や熱的な性能を確保することが困難になる。また、半導体装置を実際に使用したときの温度負荷の繰り返しによって半田接合層に生じる剪断応力が過大となり、早期にクラックが発生してしまうため、半田による接合部の長期信頼性を確保することが困難である。
そこで、上記特許文献２ではワイヤをスペーサとして用いることによって、半田接合層の厚さが均一で所望の厚さとなるようにしている。しかし、特許文献２に開示されているように半田接合後に金属板と絶縁基板との間のワイヤの断面形状を楕円形状で安定させることは困難である。そのため、実際にはワイヤの部分からクラックが発生する可能性が高い。
この発明は、上述した従来技術による問題点を解消するため、半導体チップと他の構成部材との半田による接合の信頼性を高めること、または半導体チップ以外の構成部材同士の半田による接合の信頼性を高めることによって、長期信頼性の高い半導体装置を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置は、半導体チップの表面に設けられた電極と、該電極の上まで延びるリードフレームとが、１００μｍ以上の厚さの半田接合層を介して接合されており、前記リードフレームのビッカース硬さは４０以下であることを特徴とする。
この請求項１の発明によれば、半導体チップとリードフレームとの線膨張係数差に起因して半田接合層に発生する熱応力と歪みが低減されるので、半導体チップとリードフレームとの接合の信頼性を高めることができる。また、半導体チップとリードフレームとの線膨張係数差に起因して半田接合層に発生する熱応力と歪みがより一層低減されるので、半導体チップとリードフレームとの接合の信頼性をさらに高めることができる。リードフレームのビッカース硬さを４０以下にするには、リードフレームの焼き鈍しをおこなえばよい。たとえば、リードフレームの材料に銅を選択した場合、８００℃以下で焼き鈍しをおこなって、ビッカース硬さを４０以下とすればよく、同じくアルミニウムを選択した場合は４００℃程度で焼き鈍しをおこなって、ビッカース硬さを４０以下とすればよい。リードフレームには他の金属（たとえばインジウム、金など）も適用可能であり、所望のビッカース硬さを得るべく所定の温度で焼き鈍しをおこなうようにするとよい。
また、請求項２の発明にかかる半導体装置は、請求項１に記載の発明において、少なくとも前記リードフレームの表面はニッケルでできていることを特徴とする。
この請求項２の発明によれば、リードフレームを構成する銅（Ｃｕ）と半田との合金層が成長するのが抑制されるので、半導体チップとリードフレームとの接合の信頼性をさらに高めることができる。リードフレームの表面をニッケルにするには、リードフレームの表面にニッケルめっきを施せばよい。
また、請求項３の発明にかかる半導体装置は、裏面にヒートシンクが接合されていない支持基板の表面に半導体チップが固定されており、該半導体チップの表面電極にリードフレームが半田により接合された半導体装置であって、半導体チップの表面に設けられた電極と、該電極の上まで延びるリードフレームとが、５０μｍ以上の厚さの半田接合層を介して接合されており、前記リードフレームのビッカース硬さは４０以下であることを特徴とする。
また、請求項４の発明にかかる半導体装置は、請求項３に記載の発明において、前記半導体チップの表面電極には、ニッケルおよび金よりなる膜が成膜されており、前記半田は、Ｓｎ−Ａｇ系の半田であることを特徴とする。
この請求項３または４の発明によれば、半導体チップとリードフレームとの線膨張係数差に起因して半田接合層に発生する熱応力と歪みが低減されるので、半導体チップとリードフレームとの接合の信頼性を高めることができる。
本発明にかかる半導体装置によれば、半導体チップとリードフレームとの線膨張係数差に起因して半田接合層に発生する熱応力と歪みが低減されるので、半導体チップとリードフレームとの接合の信頼性（疲労寿命）を高めることができる。したがって、半導体装置の長期信頼性を高めることができるという効果を奏する。
以下に添付図面を参照して、この発明の好適な実施の形態を詳細に説明する。
（実施の形態１）
図２は、本発明の実施の形態１にかかる半導体装置の、図１７の切断線Ａ−Ａに相当する断面における構成を示す断面図である。図２に示すように、半導体チップ１の裏面は、半田接合層２を介して、支持基板である絶縁基板３の表面に設けられた回路パターン部４に接合されている。半導体チップ１の表面には、図示しない表面電極が設けられている。この表面電極には、たとえば無電解めっき法によりニッケルおよび金が成膜されている。これは、後述するように表面電極とリードフレーム２１との半田接合を容易にするためである。
リードフレーム２１の一端は、半田接合層２２を介して回路パターン部４に接合されている。リードフレーム２１の他端は、半田接合層２３を介して半導体チップ１の表面電極に接合されている。絶縁基板表面の回路パターン部４と半導体チップ１の表面電極とは、リードフレーム２１により電気的に接続されている。リードフレーム２１は、電気配線に使用されるため、電気抵抗が低く、かつ高熱伝導性を有する銅やアルミニウムなどの金属でできているのが好ましい。
絶縁基板３の裏面は、半田接合層５を介してヒートシンク６の表面に接合されている。ヒートシンク６の周縁には、樹脂成型されたケース７が接着されている。ケース７の内側には、外部電極用端子８が設けられている。外部電極用端子８と絶縁基板表面の回路パターン部４とは、アルミニウム製のワイヤ９により電気的に接続されている。半導体チップ１、絶縁基板３およびワイヤ９を水分や湿気や塵から保護するために、ケース７とヒートシンク６との間には、ゲル１１が封入されている。
図１は、図２に示す構成の半導体装置の半導体チップ１とリードフレーム２１との接合部を拡大して示す断面図である。図１に示すように、半導体チップ１とリードフレーム２１との接合部である半田接合層２３の厚さは、１００μｍ以上であるのが適当である。その理由について図３〜図５を用いて説明する。
図３は、半導体チップ１とリードフレーム２１とを接合する半田接合層２３の歪み（相当塑性歪み）と、その半田接合層２３の厚さとの関係を示す特性図である。なお、この図３に示す特性図は、半田接合層２３としてＳｎ（錫）−３．５Ａｇ（銀）半田を用い、リードフレーム２１のビッカース硬さ（Ｈｖ）を６０として、−４０〜１２５℃の温度範囲での温度サイクル試験を模擬したＦＥＭ（有限要素法）解析により得られた結果である。図３より、半田接合層２３が厚いほど、半田接合層２３の発生歪みが低減することがわかる。
図４は、−４０〜１２５℃の温度範囲での温度サイクル試験を実施したときの半導体チップ１とリードフレーム２１とを接合する半田接合層２３に発生したクラックの長さと、その半田接合層２３の厚さとの関係を示す特性図である。なお、ビッカース硬さが６０と４０のリードフレーム２１を用いた。図４より、半田接合層２３の厚さが１００μｍ以上になると、半田接合層２３でのクラック発生が大幅に低減することがわかる。
図５は、Ｓｎ−Ａｇ系半田の相当塑性歪みと寿命サイクル数との関係を実験により調べた結果を示す特性図である。一般に、温度サイクル寿命の要求値は、産業用で３００サイクルであり、自動車用で３０００サイクルである。図５より、相当塑性歪み量が０．４％であるときに、３００００サイクルの寿命があることがわかる。つまり、相当塑性歪み量が０．４％であれば、自動車用としての要求寿命をさらに１桁上げることができる。図３を参照すると、半導体チップ１とリードフレーム２１とを接合する半田接合層２３の厚さが１００μｍのときに相当塑性歪み量が０．４％であることがわかる。したがって、半田接合層２３の厚さを１００μｍ以上に設定することによって、半田接合層２３の信頼性を大幅に向上させることができる。
また、リードフレーム２１のビッカース硬さは、好ましくは４０以下であるのがよい。その理由について図６を用いて説明する。図６は、半導体チップ１とリードフレーム２１とを接合する半田接合層２３の歪み（相当塑性歪み）と、その半田接合層２３の厚さとの関係を示す特性図である。なお、この図６に示す特性図は、リードフレーム２１を焼き鈍してビッカース硬さを４０とし、−４０〜１２５℃の温度範囲での温度サイクル試験を模擬したＦＥＭ解析により得られた結果である。図６より、リードフレーム２１を焼き鈍して、ビッカース硬さを通常の６０〜７０程度から４０まで下げることによって、半田接合層２３の発生歪みが大幅に低減することがわかる。
また、少なくともリードフレーム２１の表面はニッケルでできているとよい。たとえば、リードフレーム２１の表面にニッケルめっきが施されているとよい。そうすれば、リードフレーム２１を構成する銅材と半田との合金層の成長が抑制されるので、より一層、半田接合層２３の信頼性が向上する。
（参考の形態）
図７は、本発明の参考の形態にかかる半導体装置の製造方法により製造された半導体装置の構成を示す断面図である。図７に示すように、参考の形態では、ヒートシンク６と絶縁基板３とを接合する半田接合層５、絶縁基板３と半導体チップ１とを接合する半田接合層２、絶縁基板３とリードフレーム２１とを接合する半田接合層２２、および半導体チップ１とリードフレーム２１とを接合する半田接合層２３のそれぞれの半田厚さを所定の厚さにするために、各半田接合層２，５，２２，２３にスペーサとしてフィラー３１を設けている。なお、実施の形態１と同様の構成については同一の符号を付して、説明を省略する。
参考の形態の製造方法について説明する。図８〜図１０は、本発明の参考の形態にかかる半導体装置の製造方法を説明するために製造途中の半導体装置の一部の構成を示す断面図である。まず、ヒートシンク６、絶縁基板３および半導体チップ１のそれぞれの表面にクリーム半田２５を、それぞれに応じたパターンで印刷する。その際、ヒートシンク６に印刷されるクリーム半田２５の印刷領域が、ヒートシンク６に接合される被接合部材である絶縁基板３との接合領域よりも小さくなるようにする（図９参照）。また、ヒートシンク６に印刷されるクリーム半田２５の厚さは、ヒートシンク６と絶縁基板３とを接合する半田接合層５の最終厚さ、すなわち一旦溶けた後に固まったときの厚さよりも厚くなるようにする（図９と図１０を比較参照）。
特に図示しないが、絶縁基板３についても同様にして、絶縁基板３の上にクリーム半田を印刷する。その際、絶縁基板３に印刷されるクリーム半田の印刷領域が、半導体チップ１が接合される箇所では半導体チップ１との接合領域よりも小さくなり、リードフレーム２１の基端が接合される箇所ではリードフレーム２１の基端との接合領域よりも小さくなるようにする。また、絶縁基板３に印刷されるクリーム半田の厚さは、一旦溶けて固まったあとの厚さよりも厚くなるようにする。
また、特に図示しないが、半導体チップ１についても同様である。すなわち、半導体チップ１の上にクリーム半田を、その印刷領域がリードフレーム２１との接合領域よりも小さくなり、かつその厚さが半田接合層２３の最終的な厚さよりも厚くなるように、印刷する。ついで、図８に示すように、ヒートシンク６上のクリーム半田２５の上にディスペンサー等で複数個のフィラー３１を置く。そして、図９に示すように、ヒートシンク６上にクリーム半田２５とフィラー３１をのせたものの上に、絶縁基板３上にクリーム半田（図９では省略）を印刷したものを置く。
ついで、図示しないが、絶縁基板３上のクリーム半田の上にディスペンサー等で複数個のフィラーを置く。さらにその上に、半導体チップ１上にクリーム半田を印刷したものを置く。そして、半導体チップ１上のクリーム半田の上にディスペンサー等で複数個のフィラーを置いた後、絶縁基板３と半導体チップ１に跨がるようにリードフレーム２１を置く。
ここで、フィラーの融点は、半田の融点よりも高温である。換言すれば、フィラーは、半田の融点では溶融したり昇華したりしない材料でできている。フィラーの形状は、必ずしも限定しないが、球形であるのが望ましい。その理由は、球形のフィラーであれば、半田が一旦溶けて固まる際にフィラーが回転したり移動しても、フィラーの突出量は常に直径になる、すなわち一定になるからである。各半田接合層２，５，２２，２３に設けるフィラーの径は、それぞれの半田接合層の最終的な厚さと同じである。また、各半田接合層２，５，２２，２３に対するフィラーの配置は、その上に積層される被接合部材が傾かないようにするため、被接合部材との接合領域に対して均一な配置とする。たとえば、被接合部材との接合領域の四隅近傍に１つずつフィラーを配置する。
最後に、上述したようにしてヒートシンク６、絶縁基板３、半導体チップ１およびリードフレーム２１を一体化したものをリフロー炉等に入れ、加熱してクリーム半田２５を溶かす。クリーム半田２５が溶けると、フィラー３１が溶けた半田層に落ち込む。それによって、ヒートシンク６と絶縁基板３との間、絶縁基板３と半導体チップ１との間、絶縁基板３とリードフレーム２１の基端との間、および半導体チップ１とリードフレーム２１の先端との間に、それぞれフィラー３１により規定される寸法の隙間ができる。そして、溶けた半田が広がり、その隙間を埋める。
この状態で冷却し、溶けた半田を固まらせると、図１０に示すように、フィラー３１により規定される所定の厚さの半田接合層５を介して、絶縁基板３を傾くことなくヒートシンク６に接合することができる。また、半田接合層５の端部の形状はフィレット形状となる。なお、図１０では、絶縁基板３よりも上の半田接合層、フィラー、半導体チップ１およびリードフレーム２１を省略している。
図１１は、図７に示す構成のリードフレーム構造ＩＧＢＴモジュールにおいて、半田接合層にフィラーを用いて半田接合層の厚さを約１００μｍとしたものと、フィラーを用いていないためにリードフレームの重さにより半田接合層の厚さが５０μｍ以下になったものについて、−４０〜１２５℃の温度範囲での温度サイクル試験を実施したときの半田接合層のクラック進展の推移を示す特性図である。図１１より、フィラーを用いて半田接合層の厚さを所定の１００μｍとしたモジュールでは、３００サイクルを超えても半田接合面積が８０％以上であることがわかる。
それに対して、フィラーを用いていないモジュールでは、１００サイクルで接合面積は４０％よりも低くなり、３００サイクルでは接合面積は３０％より低くなっている。この結果から、フィラーを用いて半田接合層の厚さを所定の厚さ、たとえば１００μｍ以上にしたモジュールでは、半田接合層の剪断歪みが軽減され、クラックの進展が抑制されることがわかる。このことは、モジュールの半田による接合部における信頼性（機械的な特性）が向上することを示している。
ところで、フィラーとして、図１２に示すように、表面に低融点金属３２を成膜したフィラー３３を用いてもよい。低融点金属３２としてつぎのものが挙げられる。単体金属の場合、錫、インジウム（Ｉｎ）、鉛（Ｐｂ）など、融点が半田リフロー温度（３５０℃以下）よりも低い金属である。また、２種類以上の金属の場合には、ＳｎもしくはＰｂベースの材料、たとえばＳｎ−Ｐｂ系、Ｓｎ−Ｉｎ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｚｎ（亜鉛）系、Ｓｎ−Ｂｉ（ビスマス）系、Ｓｎ−Ｓｂ(アンチモン)系、Ｓｎ−Ｃｕ系など、半田リフロー時に溶融する金属である。これらの低融点金属３２は、無電解めっき法、蒸着法またはスパッタ法などによりフィラー３３の表面に成膜される。
このように、低融点金属３２が成膜されたフィラー３３を用いると、半田がフィラー３３の表面に十分に濡れ広がる。また、クリーム半田２５と同じ組成の低融点金属３２が成膜されたフィラー３３を使用する場合には、フィラー３３の周囲が完全に半田に濡れるため、信頼性の高い半田接合が可能となる。さらに、図１３に示すフィラー３４のように、フィラー３４のコア（中心部）３５を剛性の低い材料、たとえば樹脂で形成してもよい。あるいは、フィラー３４のコア３５を空洞としてもよい。いずれにしても、フィラー３４が変形しやすくなり、応力が緩和されるので、より一層、半田接合層の信頼性が高くなる。
なお、図７に示すように、全ての半田接合層２，５，２２，２３にフィラー３１を設けてもよいし、いずれか一つ、二つまたは三つの半田接合層にフィラー３１を設けてもよい。また、予めクリーム半田内にフィラーを混入させておいてもよい。また、クリーム半田の代わりに板半田を用いてもよい。その場合には、フィラーを先に置き、その上に板半田をのせ、さらにその上に被接合部材を置いてもよい。
（実施の形態２）
図１５は、本発明の実施の形態２にかかる半導体装置の、図１７（ただし、ヒートシンク６はない）の切断線Ａ−Ａに相当する断面における構成を示す断面図である。図１４は、図１５に示す構成の半導体装置の半導体チップ１とリードフレーム２１との接合部を拡大して示す断面図である。図１５に示すように、実施の形態２が実施の形態１と異なるのは、支持基板である絶縁基板３の裏面にヒートシンクが接合されていないことである。すなわち、実施の形態２の半導体装置は、ヒートシンクを有していない構成の装置であって、例えば小中容量クラスのパワーモジュールに適した構成のものである。
絶縁基板３の周縁には、樹脂成型されたケース４７が接着されている。ケース４７の内側には、外部電極用端子４８ａ，４８ｂが設けられている。外部電極用端子４８ａと半導体チップ１の一部の表面電極とは、アルミニウム製のワイヤ９により電気的に接続されている。半導体チップ１の残りの表面電極は、リードフレーム２１を介して、絶縁基板表面の回路パターン部４に電気的に接続されている。半導体チップ１の、少なくともリードフレーム２１が接合される表面電極には、半田による接合を可能とするため、たとえば無電解めっき法によりニッケルおよび金が成膜されている。
外部電極用端子４８ｂは、絶縁基板表面の回路パターン部４に接続されている。半導体チップ１、リードフレーム２１およびワイヤ９を水分や湿気や塵から保護するために、ケース４７と絶縁基板３との間には、ゲル１１が封入されている。そして、図１４に示すように、実施の形態２では、半導体チップ１とリードフレーム２１との接合部である半田接合層２３の厚さは、５０μｍ以上であるのが適当である。その他の構成は、実施の形態１と同様である。したがって、実施の形態１と同様の構成については、同一の符号を付して説明を省略する。なお、絶縁基板３は単一構成のものであってもよいし、複数枚で構成されていてもよい。
半田接合層２３の適当な厚さの理由について、図１６を用いて説明する。半田接合層２３の適当な厚さを調べるため、本発明者らは、半導体チップ１の表面電極に、無電解めっき法によりニッケルおよび金を成膜し、その表面電極に、Ｓｎ−Ａｇ系半田を用いてＣｕ製のリードフレーム２１を接合したサンプルを用意し、−４０〜１２５℃の温度範囲で３００サイクルの温度サイクル試験を実施した。その結果を図１６に示す。図１６は、半導体チップ１とリードフレーム２１との接合界面に発生したクラックの進展長さと、半田接合層２３の厚さとの関係を示す特性図である。図１６より、半田接合層２３の厚さが５０μｍ以上になると、半田接合層２３でのクラック進展長さが大幅に低減することがわかる。したがって、半田接合層２３の厚さは５０μｍ以上であるのが適当である。
なお、実施の形態２にかかる半導体装置を製造する際に、半田接合層の厚さを所望の厚さとするために、参考の形態のようにフィラーを用いて製造してもよい。以上において本発明は、上述した実施の形態に限らず、半導体チップの電気的、熱的および機械的な接続を半田による接合で確保するパワーデバイスに共通したものである。
以上のように、本発明は、半導体チップと他の構成部材とを半田により接合した構成を有する半導体装置に有用であり、特に、ＩＧＢＴモジュールなどのように発熱の大きいパワー半導体装置に適している。
本発明の実施の形態１にかかる半導体装置の半田による接合部を拡大して示す断面図である。 本発明の実施の形態１にかかる半導体装置の全体構成を示す断面図である。 半導体チップとリードフレームとを接合する半田接合層の歪み（相当塑性歪み）と厚さとの関係を示す特性図である。 温度サイクル試験により半導体チップとリードフレームとを接合する半田接合層に発生したクラックの長さと半田接合層の厚さとの関係を示す特性図である。 Ｓｎ−Ａｇ系半田の相当塑性歪みと寿命サイクル数との関係を示す特性図である。 半導体チップとリードフレームとを接合する半田接合層の歪み（相当塑性歪み）と厚さとの関係を示す特性図である。 本発明の参考の形態にかかる半導体装置の製造方法により製造された半導体装置の構成を示す断面図である。 本発明の参考の形態にかかる半導体装置の製造方法を説明するために製造途中の半導体装置の一部の構成を示す断面図である。 本発明の参考の形態にかかる半導体装置の製造方法を説明するために製造途中の半導体装置の一部の構成を示す断面図である。 本発明の参考の形態にかかる半導体装置の製造方法を説明するために製造途中の半導体装置の一部の構成を示す断面図である。 温度サイクル試験による半田接合面積と繰返し数との関係を示す特性図である。 本発明の参考の形態にかかる半導体装置の製造方法において用いられるフィラーの一例を示す断面図である。 本発明の参考の形態にかかる半導体装置の製造方法において用いられるフィラーの別の例を示す断面図である。 本発明の実施の形態２にかかる半導体装置の半田による接合部を拡大して示す断面図である。 本発明の実施の形態２にかかる半導体装置の全体構成を示す断面図である。 温度サイクル試験により半導体チップとリードフレームとの界面に発生したクラックの進展長さと半田接合層の厚さとの関係を示す特性図である。 従来の半導体装置のオープンサンプル状態を示す平面図である。 図１７の切断線Ａ−Ａにおける断面図である。
符号の説明
１ 半導体チップ
２，５，２２，２３ 半田接合層
３ 支持基板（絶縁基板）
６ ヒートシンク
２１ リードフレーム
３１，３３，３４ フィラー
３２ 低融点金属
３５ フィラーの中心部（コア）

Claims (4)

  1. 半導体チップの表面に設けられた電極と、該電極の上まで延びるリードフレームとが、１００μｍ以上の厚さの半田接合層を介して接合されており、
    前記リードフレームのビッカース硬さは４０以下であることを特徴とする半導体装置。
  2. 少なくとも前記リードフレームの表面はニッケルでできていることを特徴とする請求項１に記載の半導体装置。
  3. 裏面にヒートシンクが接合されていない支持基板の表面に半導体チップが固定されており、該半導体チップの表面電極にリードフレームが半田により接合された半導体装置であって、
    半導体チップの表面に設けられた電極と、該電極の上まで延びるリードフレームとが、５０μｍ以上の厚さの半田接合層を介して接合されており、
    前記リードフレームのビッカース硬さは４０以下であることを特徴とする半導体装置。
  4. 前記半導体チップの表面電極には、ニッケルおよび金よりなる膜が成膜されており、前記半田は、Ｓｎ−Ａｇ系の半田であることを特徴とする請求項３に記載の半導体装置。
JP2004022222A 2003-10-03 2004-01-29 半導体装置 Expired - Fee Related JP4228926B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004022222A JP4228926B2 (ja) 2003-10-03 2004-01-29 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003346137 2003-10-03
JP2004022222A JP4228926B2 (ja) 2003-10-03 2004-01-29 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008207415A Division JP2008270846A (ja) 2003-10-03 2008-08-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005129886A JP2005129886A (ja) 2005-05-19
JP4228926B2 true JP4228926B2 (ja) 2009-02-25

Family

ID=34655881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004022222A Expired - Fee Related JP4228926B2 (ja) 2003-10-03 2004-01-29 半導体装置

Country Status (1)

Country Link
JP (1) JP4228926B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5560595B2 (ja) 2009-06-18 2014-07-30 富士電機株式会社 半導体装置の製造方法
JP5542567B2 (ja) * 2010-07-27 2014-07-09 三菱電機株式会社 半導体装置
JP5895549B2 (ja) * 2012-01-19 2016-03-30 株式会社デンソー 半導体装置及びその製造方法
JP5859046B2 (ja) * 2014-03-07 2016-02-10 株式会社東芝 半導体素子
JP6190746B2 (ja) * 2014-03-25 2017-08-30 エムテックスマツムラ株式会社 半導体素子実装用中空パッケージ
WO2017006916A1 (ja) 2015-07-08 2017-01-12 国立研究開発法人産業技術総合研究所 半導体装置及び半導体装置の製造方法
JP6750263B2 (ja) 2016-03-18 2020-09-02 富士電機株式会社 電力用半導体モジュール
DE102016219565A1 (de) * 2016-10-07 2018-04-12 Continental Automotive Gmbh Leistungselektronikschaltung
JP7127641B2 (ja) 2017-05-11 2022-08-30 住友電気工業株式会社 半導体装置
JP6991885B2 (ja) * 2018-02-21 2022-01-13 株式会社豊田中央研究所 半導体装置およびその製造方法
EP3675190B1 (en) 2018-12-25 2023-05-03 Nichia Corporation Method of manufacturing light source device and light source device
US11715767B2 (en) 2019-03-12 2023-08-01 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5361973A (en) * 1976-11-16 1978-06-02 Fuji Electric Co Ltd Production of semiconductor element
JPS6186940U (ja) * 1984-11-12 1986-06-07
JPS62299039A (ja) * 1986-06-18 1987-12-26 Sanyo Electric Co Ltd 半導体装置の面実装方法
JPH04206890A (ja) * 1990-11-30 1992-07-28 Mitsubishi Electric Corp 混成集積回路装置
JP2810285B2 (ja) * 1993-01-20 1998-10-15 株式会社日立製作所 半導体装置及びその製造方法
JPH07283247A (ja) * 1994-04-13 1995-10-27 Sansha Electric Mfg Co Ltd 半導体装置
JPH10265675A (ja) * 1997-03-26 1998-10-06 Hitachi Ltd 封止用樹脂及び半導体装置
JP3658946B2 (ja) * 1997-10-16 2005-06-15 日産自動車株式会社 電力用トランジスタの実装構造
JP2000277557A (ja) * 1999-03-26 2000-10-06 Fujitsu Ten Ltd 半導体装置
JP2001332664A (ja) * 2000-05-24 2001-11-30 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2002289959A (ja) * 2001-03-27 2002-10-04 Canon Inc 半導体光素子、及びその製造方法

Also Published As

Publication number Publication date
JP2005129886A (ja) 2005-05-19

Similar Documents

Publication Publication Date Title
US8643185B2 (en) Semiconductor apparatus, manufacturing method of semiconductor apparatus, and joint material
US7221045B2 (en) Flat chip semiconductor device and manufacturing method thereof
JP5214936B2 (ja) 半導体装置
JP4731495B2 (ja) 半導体装置
KR100629826B1 (ko) 접합재 및 이를 이용한 회로 장치
JP4730181B2 (ja) 半導体装置
JP4228926B2 (ja) 半導体装置
JPH0810716B2 (ja) 電子パッケージ
JP4904767B2 (ja) 半導体装置
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
JP4814196B2 (ja) 回路基板
JP4877046B2 (ja) 半導体装置およびその製造方法
JP2005340268A (ja) トランジスタパッケージ
JP2010157693A (ja) 金属バンプを備えた半導体パッケージ基板
US9018761B2 (en) Semiconductor device
JP2009147123A (ja) 半導体装置及びその製造方法
JP2005236019A (ja) 半導体装置の製造方法
JP2008270846A (ja) 半導体装置の製造方法
JP4765098B2 (ja) 半導体装置およびその製造方法
KR100715410B1 (ko) 혼성 집적 회로
JP2001244622A (ja) 電子回路装置
KR20070037325A (ko) 단자 패드와 땜납의 접합 구조, 당해 접합 구조를 갖는반도체 장치, 및 그 반도체 장치의 제조 방법
JP4403661B2 (ja) 放熱板を用いた部品の実装構造及びその製造方法
JP3832414B2 (ja) ハーメチックシール用キャップ
JPH10261735A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060714

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081124

R150 Certificate of patent or registration of utility model

Ref document number: 4228926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees