Nothing Special   »   [go: up one dir, main page]

JP4216415B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4216415B2
JP4216415B2 JP24582199A JP24582199A JP4216415B2 JP 4216415 B2 JP4216415 B2 JP 4216415B2 JP 24582199 A JP24582199 A JP 24582199A JP 24582199 A JP24582199 A JP 24582199A JP 4216415 B2 JP4216415 B2 JP 4216415B2
Authority
JP
Japan
Prior art keywords
data
circuit
input buffer
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24582199A
Other languages
English (en)
Other versions
JP2001067877A5 (ja
JP2001067877A (ja
Inventor
敏伯 垂石
広基 宮下
健 柴田
真志 堀口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP24582199A priority Critical patent/JP4216415B2/ja
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to TW89116458A priority patent/TW526607B/zh
Priority to US09/640,762 priority patent/US6339552B1/en
Priority to KR20000049215A priority patent/KR100702975B1/ko
Publication of JP2001067877A publication Critical patent/JP2001067877A/ja
Priority to US10/023,891 priority patent/US6424590B1/en
Priority to US10/188,804 priority patent/US6954384B2/en
Publication of JP2001067877A5 publication Critical patent/JP2001067877A5/ja
Priority to US11/174,655 priority patent/US7453738B2/en
Priority to KR1020050077467A priority patent/KR100702982B1/ko
Priority to US12/252,241 priority patent/US7693000B2/en
Application granted granted Critical
Publication of JP4216415B2 publication Critical patent/JP4216415B2/ja
Priority to US12/710,394 priority patent/US8031546B2/en
Priority to US13/238,114 priority patent/US8264893B2/en
Priority to US13/600,271 priority patent/US8482991B2/en
Priority to US13/926,098 priority patent/US8644090B2/en
Priority to US14/164,214 priority patent/US20140140145A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066Output synchronization
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093Input synchronization
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096Write circuits, e.g. I/O line write drivers

Landscapes

  • Dram (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、動作を指示するコマンドの入力後に当該コマンドの実行に利用される情報が供給される半導体装置における前記情報の入力技術に関し、例えば、DDR(Double Data Rate)動作可能なSDRAM(Synchronous Dynamic Random Access Memory)に適用して有効な技術に関する。
【0002】
【従来の技術】
動作の高速化に伴ってSDRAMなどの外部インタフェースもSSTL(Stub Series Terminated Tranceiver Logic)のような小振幅信号インタフェースに移りつつある。前記SSTL仕様のインタフェースの入力バッファにはカレントミラー負荷を備えた差動増幅回路が広く採用されている。差動増幅回路は活性状態において常時貫通電流が流れるので、相補型MOS回路で成るCMOS入力バッファに比べて電力消費が大きくなるが、微小信号を高速に入力することができる。
【0003】
SDRAMのような同期式メモリは、その動作タイミングが外部からのシステムクロック信号のような外部クロック信号に基づいて制御される。この種の同期式メモリは、外部クロック信号の利用によって内部動作のタイミング設定が比較的容易となり、比較的高速動作が可能となる、という特徴を持つ。
【0004】
ここで、SDRAMとしては、データの入力及び出力が外部クロック信号の立ち上りエッジに同期されて行われるいわゆるSDR(Single Data Rate)形式のSDRAMと、データの入力及び出力が外部クロック信号の立ち上りエッジ及び立ち下がりエッジの双方に同期して行われる所謂DDR形式のSDRAMとが知られている。
【0005】
SDR形式のSDRAMとDDR形式のSDRAMとは、書込みデータの入力タイミング制御が相違されている。SDR形式のSDRAMにおいては、外部からの書込み動作の指示と同じクロック信号周期において外部からのデータの供給が規定される。したがって、バンクアクティブコマンドに続くライトコマンドによってライト動作が指示されると同時にライトデータが供給されるから、ライトコマンドを受け付けた後にデータ入力バッファを活性化していたのでは、ライトコマンドと共にクロック信号に同期して供給される書込みデータの入力が間に合わない。これにより、データ入力バッファは、ロウアドレス系の動作を指示するバンクアクティブコマンドを受け付けた時点で、活性化される。
【0006】
これに対してDDR形式のSDRAMにおいては外部からの書込み動作の指示が行われたクロック信号周期の後のクロック信号周期から、データストローブ信号に同期する外部からのデータの供給が規定されている。データストローブ信号はデータ出力にも利用され、そのようなデータストローブ信号を用いることにより、メモリボード上の夫々のSDRAMに対してデータの伝播遅延とデータストローブ信号の伝播遅延とを適当に設定しておくことにより、メモリボード上でのメモリコントローラからSDRAMへの遠近に依存するデータアクセス時間のばらつきを小さくすることが比較的簡単になる。
【0007】
【発明が解決しようとする課題】
本発明者はDDR形式のSDRAMにおけるデータ入力バッファの活性化制御に付いて検討した。これによれば、DDR形式のSDRAMにおいてもSDR形式と同様に、バンクアクティブコマンドに応答してデータ入力バッファを活性化してしまうと、その後、例えばプリチャージコマンドが受け付けられるまでデータ入力バッファが活性状態に維持され、バンクアクティブコマンドからライトコマンドが発行されるまでの間、データ入力バッファで無駄な電力を消費することが、本発明者によって明らかにされた。また、バンクアクティブコマンドの後に、ライトコマンドが発行されるとは限らず、リードコマンドしか発行されなかった場合には、データ入力バッファの活性状態は、結果として、全く無駄になり、それによる電力消費も完全に無駄であることが本発明者によって明らかにされた。特に、DDR−SDRAMのデータ入力バッファのSSTLインタフェースを採用することがJEDEC(Joint Electron Device Engineering Council)で規定されており、これに準拠するような場合を考慮すれば、SSTLインタフェースにおける入力バッファの活性化制御タイミングはDDR−SDRAMの低消費電力を図る上で大きな要素になることが本発明者によって見出された。
【0008】
本発明の目的は、データ入力バッファなどの外部インタフェースバッファによる電力消費を低減可能な半導体装置を提供することにある。
【0009】
本発明の別の目的は、低消費電力を企図したDDR形式のSDRAMに好適な半導体装置を提供することにある。
【0010】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【0011】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【0012】
すなわち、メモリ部への書込みデータを入力可能なデータ入力バッファを有する半導体装置において、前記メモリ部に対する書込み動作の指示を受けた後に、データ入力バッファを非活性状態から活性状態に変化させる。
【0013】
前記半導体装置は、特に制限されないが、複数個のメモリセルに対するデータの書込み動作及び前記メモリセルからのデータ読み出し動作を、クロック信号に応答して行なうクロック同期式の半導体装置、例えば、SDRAMである。
【0014】
前記データ入力バッファは、例えばSSTL規格に準拠したインタフェース仕様を有する差動入力バッファであり、当該バッファはそのパワースイッチのオン状態によって活性状態にされ、オフ状態によって非活性状態にされる。前記差動入力バッファに代表される入力バッファは、その活性状態において貫通電流を流し、小振幅入力信号の微小な変化にも即座に追従して入力信号を後段に伝達可能にされる。
【0015】
そのような入力バッファは前記メモリ部に対する書込み動作の指示を受けて初めて活性状態にされるから、書き込み動作が指示される前に予めデータ入力バッファが活性状態にされて消費される無駄な電力消費が低減される。
【0016】
前記半導体装置の好適な例であるSDRAMの場合、メモリセルに対するデータ書き込み動作及びデータ読み出し動作を制御する制御回路は、カラムアドレスによるビット線を指定したデータ書込み動作がライトコマンドによって指示され、ロウアドレスによるワード線選択動作がバンクアクティブコマンドによって指示され、カラムアドレスによるビット線を指定したデータ読み出し動作がリードコマンドによって指示され、ワード線の初期化がプリチャージコマンドによって指示されるされるものであり、このライトコマンドを受け付けた後に、前記データ入力バッファを非活性状態から活性状態に変化させ、前記バンクアクティブコマンド又はリードコマンドを受け付けても非活性状態のデータ入力バッファの状態を不変とする。このように、バンクアクティブコマンドやリードコマンドによる指示ではデータ入力バッファを活性化しないから、バンクアクティブの後、全くライトコマンドが指示され無ければ、データ入力バッファでは何ら無駄な電力消費は行われない。
【0017】
半導体装置がDDR形式のSDRAMのように、ライトコマンドによる書き込み動作の指示が行われた前記クロック信号周期の後のクロック信号周期からのデータストローブ信号に同期するデータの供給が規定されている場合、半導体装置は、例えば、前記データ入力バッファの次段にデータラッチ回路を有し、前記データストローブ信号に同期して供給されるデータを、前記データラッチ回路が、前記データストローブ信号に同期してラッチする。半導体装置におけるそのようなデータ入力仕様は、一つの観点からすれば、クロック同期の書き込みコマンドによる書き込み動作の指示の後にデータ入力バッファを活性化しても書き込みデータの入力取りこぼしが発生しないことを保証する。
【0018】
DDR形式のSDRAMのように、クロック信号に同期したデータストローブ信号の立ち上がり及び立ち下がりの両方のエッジに夫々同期してデータの入出力を可能にする場合、前記データラッチ回路は、例えば、前記データストローブ信号の立ち上がり及び立ち下がりの各変化に同期して前記データ入力バッファに入力されたデータを順次ラッチして前記データストローブ信号の1サイクル以上を単位に前記メモリセルに並列に供給可能とする。更に具体的な態様のデータラッチ回路は、前記データ入力バッファから入力されたデータを前記データストローブ信号の立ち上がり変化に同期してラッチする第1のデータラッチ回路と、前記データ入力バッファから入力されたデータを前記データストローブ信号の立ち下がり変化に同期してラッチする第2のデータラッチ回路と、前記第1のデータラッチ回路にラッチされたデータを前記データストローブ信号の立ち下がり変化に同期してラッチする第3のデータラッチ回路とを有し、前記第2のデータラッチ回路及び第3のデータラッチ回路の出力を並列させて前記メモリ部に供給可能とするものである。
【0019】
一旦書き込みデータがデータ入力バッファから内部に取り込まれれば、未だ書き込み動作が完了されていなくても、最早データ入力バッファを活性状態に保つ必然性は無い。したがって、データ入力バッファの低消費電力を最優先とするなら、書込みコマンドによる書込み動作の最後の書込みデータが前記第2及び第3のデータラッチ回路にラッチされるのを待って、前記データ入力バッファを活性状態から非活性状態へ遷移させてもよい。この制御はデータストローブ信号に同期させて行うことができるが、データストローブ信号に対する書き込みデータのセットアップ・ホールドタイムとの関係が不所望に変動するような場合にも書き込み動作の信頼性を維持させようとするならば、書込みコマンドによる書込み動作の終了に同期させて、前記データ入力バッファを活性状態から非活性状態に遷移させるようにすればよい。
【0020】
前記データ入力バッファと同様の観点に立った入力バッファ制御はアドレス入力バッファ等にも適用することができる。例えば、複数個のアドレス入力端子と、前記複数個のアドレス入力端子に対応して設けられる複数個のアドレス入力バッファと、クロック信号を受けるクロック端子と、選択端子がワード線に接続されデータ入出力端子がビット線に接続された複数個のメモリセルと、前記メモリセルに対するデータ書込み動作及びデータ読み出し動作をクロック信号に同期させて制御する制御回路と、を含む半導体装置を一例とすれば、前記制御回路は、ロウアドレスによるワード線選択動作がバンクアクティブコマンドによって指示され、カラムアドレスによるビット線を指定したデータ読み出し動作がリードコマンドによって指示され、カラムアドレスによるビット線を指定したデータ書込み動作がライトコマンドによって指示され、ワード線の初期化がプリチャージコマンドによって指示され、前記バンクアクティブコマンド、前記リードコマンド又は前記ライトコマンドを受け付けた後に、前記アドレス入力バッファを非活性状態から活性状態に変化させ、その後、前記クロック信号に同期する一定サイクル期間の経過を待ってアドレス入力バッファを活性状態から非活性状態に変化させればよい。
【0021】
【発明の実施の形態】
《DDR−SDRAMの概要》
図1には本発明に係る半導体装置の一例としてDDR形式のSDRAM(DDR−SDRAM)が示される。同図に示されるDDR−SDRAMは、特に制限されないが、公知のMOS半導体集積回路製造技術によって単結晶シリコンのような一つの半導体基板に形成されている。
【0022】
DDR−SDRAM1は、特に制限されないが、4個のメモリバンクBNK0〜BNK3を有する。図示を省略するが、夫々のメモリバンクBNK0〜BNK3は、特に制限されないが、夫々4個のメモリマットを有し、各メモリマットは、2個のメモリアレイによって構成される。一方のメモリアレイはカラムアドレス信号の最下位ビットが論理値“0”に応ずるデータの格納領域に割当てられ、他方のメモリアレイはカラムアドレス信号の最下位ビットが論理値“1”に応ずるデータの格納領域に割当てられる。メモリバンクのメモリマット及びメモリアレイの分割構造は上記には制限されず、それ故、本明細書では、特に注釈をしない限り、個々のメモリバンクは夫々1個のメモリマットから構成されている如く説明する。
【0023】
前記夫々のメモリバンクBNK0〜BNK3のメモリマットは、マトリクス配置されたダイナミック型のメモリセルMCを備え、図に従えば、同一列に配置されたメモリセルMCの選択端子は列毎のワード線WLに結合され、同一行に配置されたメモリセルのデータ入出力端子は行毎に相補ビット線BL,BLの一方のビット線BLに結合される。同図にはワード線WLと相補ビット線BLは一部だけが代表的に示されているが、実際にはマトリクス状に多数配置され、センスアンプを中心とした折り返しビット線構造を有している。
【0024】
前記メモリバンクBNK0〜BNK3毎に、ロウデコーダRDEC0〜RDEC3、データ入出力回路DIO0〜DIO3、カラムデコーダCDEC0〜CDEC3が設けられている。
【0025】
上記メモリマットのワード線WLは、メモリバンクBNK0〜BNK3毎に設けられたロウデコーダRDEC0〜RDEC3によるロウアドレス信号のデコード結果に従って選ばれて選択レベルに駆動される。
【0026】
前記データ入出力回路DIO0〜DIO3は、センスアンプ、カラム選択回路、及びライトアンプを有する。センスアンプは、メモリセルMCからのデータ読出しによって夫々の相補ビット線BL,BLに現れる微小電位差を検出して増幅する増幅回路である。前記カラム選択回路は、相補ビット線BL,BLを選択して相補共通データ線のような入出力バス2に導通させるためのスイッチ回路である。カラム選択回路はカラムデコーダCDEC0〜CDEC3のうち対応するものによるカラムアドレス信号のデコード結果に従って選択動作される。ライトアンプは書き込みデータに従って、カラムスイッチ回路を介して相補ビット線BL,BLを差動増幅する回路である。
【0027】
前記入出力バス2にはデータ入力回路3及びデータ出力回路4が接続される。データ入力回路3は書込みモードにおいて外部から供給される書込みデータを入力して前記入出力バス2に伝達する。前記データ出力回路4は、読み出しモードにおいてメモリセルMCから入出力バス2に伝達された読み出しデータを入力して外部に出力する。前記データ入力回路3の入力端子と前記データ出力回路4の出力端子は、特に制限されないが、16ビットのデータ入出力端子DQ0〜DQ15に結合される。便宜上、SDRAM1が外部と入出力するデータにもDQ0〜DQ15の参照符号を付して説明することがある。
【0028】
DDR−SDRAM1は、特に制限されないが、15ビットのアドレス入力端子A0〜A14を有する。アドレス入力端子A0〜A14はアドレスバッファ5に結合される。前記アドレスバッファ5にマルチプレクス形態で供給されるアドレス情報の内、ロウアドレス信号AX0〜AX12はロウアドレスラッチ6に、カラムアドレス信号AY0〜AY11はカラムアドレスラッチ7に、バンク選択信号とみなされるバンクセレクト信号AX13、AX14はバンクセレクタ8に、そして、モードレジスタ設定情報A0〜A14はモードレジスタ9に、供給される。
【0029】
4個のメモリバンクBNK0〜BNK3は2ビットのバンク選択信号AX13,AX14の論理値にしたがってバンクセレクタ8で動作が選択される。即ち、動作が選択されたメモリバンクだけがメモリ動作可能にされる。例えば、センスアンプ、ライトアンプ、及びカラムデコーダ等は動作が非選択のメモリバンクでは活性化されない。
【0030】
ロウアドレスラッチ6にラッチされたロウアドレス信号AX0〜AX12はロウアドレスデコーダRDEC0〜RDEC3に供給される。
【0031】
カラムアドレスラッチ7にラッチされたカラムアドレス信号AY0〜AY11は、カラムアドレスカウンタ10にプリセットされて前記カラムアドレスデコーダCDEC0〜CDEC3に供給される。連続的なメモリアクセスであるバーストアクセスが指示されている場合、その連続回数(バースト数)分だけ、カラムアドレスカウンタ10がインクリメント動作されて、カラムアドレス信号が内部で生成される。
【0032】
リフレッシュカウンタ11は記憶情報のリフレッシュ動作を行なうロウアドレスを自ら生成するアドレスカウンタである。リフレッシュ動作が指示されたとき、リフレッシュカウンタ11から出力されるロウアドレス信号に従ってワード線WLが選択されて記憶情報のリフレッシュが行なわれる。
【0033】
制御回路12は、特に制限されないが、クロック信号CLK、CLKb、クロックイネーブル信号CKE、チップセレクト信号CSb(サフィックスbはそれが付された信号がローイネーブルの信号又はレベル反転信号であることを意味する)、カラムアドレスストローブ信号CASb、ロウアドレスストローブ信号RASb、ライトイネーブル信号WEb、データマスク信号DMU,DML、及びデータストローブ信号DQSなどの外部制御信と共に、モードレジスタ9から所定の情報が入力される。DDR−SDRAM1の動作はそれら入力信号の状態の組み合わせによって規定されるコマンドで決定され、制御回路12は、そのコマンドで指示される動作に応じた内部タイミング信号を形成するための制御ロジックを有する。
【0034】
クロック信号CLK、CLKbはSDRAMのマスタクロックとされ、その他の外部入力信号は当該クロック信号CLKの立ち上がりエッジに同期して有意とされる。
【0035】
チップセレクト信号CSbはそのローレベルによってコマンド入力サイクルの開始を指示する。チップセレクト信号がハイレベルのとき(チップ非選択状態)その他の入力は意味を持たない。但し、後述するメモリバンクの選択状態やバースト動作などの内部動作はチップ非選択状態への変化によって影響されない。
【0036】
RASb,CASb,WEbの各信号は通常のDRAMにおける対応信号とは機能が相違され、後述するコマンドサイクルを定義するときに有意の信号とされる。
【0037】
クロックイネーブル信号CKEはパワーダウンモード及びセルフリフレッシュモードのコントロール信号であり、パワーダウンモード(SDRAMにおいてデータリテンションモードでもある)とする場合にはクロックイネーブル信号CKEはローレベルとされる。
【0038】
データマスク信号DMU,DMLは入力した書込みデータに対するバイト単位のマスクデータであり、データマスク信号DMUのハイレベルは書込みデータの上位バイトによる書込み抑止を指示し、データマスク信号DMLのハイレベルは書込みデータの下位バイトによる書込み抑止を指示する。
【0039】
前記データストローブ信号DQSは書込み動作時にライトストローブ信号として外部から供給される。即ち、クロック信号CLKに同期して書き込み動作が指示されたとき、その指示が行われた前記クロック信号周期の後のクロック信号周期からのデータストローブ信号DQSに同期するデータの供給が規定されている。読み出し動作時には前記データストローブ信号DQSはリードストローブ信号として外部に出力される。即ち、データの読み出し動作では読み出しデータの外部出力に同期してデータストローブ信号が変化される。そのためにDLL(Delayed Lock Loop)回路13及びDQS出力バッファ14が設けられている。DLL回路13は、半導体装置1が受けるクロック信号CLKとデータ出力回路4によるデータの出力タイミングを同期させるために、データ出力動作制御用のクロック信号(リード動作時におけるデータストローブ信号DQSと同相の制御クロック信号)15の位相を整えるものである。DLL回路13は、特に制限されないが、レプリカ回路技術と、位相同期技術とによって、内部回路の信号伝播遅延時間特性を補償し得る内部クロック信号15を再生し、これにより、内部クロック信号15に基づいて出力動作されるデータ出力回路4は、外部クロック信号CLKに確実に同期したタイミングでデータを出力することが可能とされる。DQSバッファ14は前記内部クロック信号15と同相でデータストローブ信号DQSを外部に出力する。
【0040】
前記ロウアドレス信号(AX0〜AX12)は、クロック信号CLKの立ち上がりエッジに同期する後述のロウアドレスストローブ・バンクアクティブコマンド(アクティブコマンド)サイクルにおけるアドレス入力端子A0〜A12のレベルによって定義される。このアクティブコマンドサイクルにおいて、アドレス入力端子A13、A14から入力される信号AX13,AX14はバンク選択信号とみなされ、A13=A14=“0”のときはバンクBNK0、A13=“1”,A14=“0”のときはバンクBNK1、A13=“0”,A14=“1”のときはバンクBNK2、A13=“1”,A14=“1”のときはバンクBNK3が選択される。このようにして選択されたメモリバンクはリードコマンドによるデータ読み出し、ライトコマンドによるデータ書込み、プリチャージコマンドによるプリチャージの対象にされる。
【0041】
前記カラムアドレス信号(AY0〜AY11)は、クロック信号CLKの立ち上がりエッジに同期する後述のカラムアドレス・リードコマンド(リードコマンド)サイクル、カラムアドレス・ライトコマンド(ライトコマンド)サイクルにおける端子A0〜A11のレベルによって定義される。これによって指定されたカラムアドレスはバーストアクセスのスタートアドレスとされる。
【0042】
DDR−SDRAM1には、特に制限されないが、以下の〔1〕〜〔9〕等のコマンドが予め規定されている。
【0043】
〔1〕モードレジスタセットコマンドは、上記モードレジスタ9をセットするためのコマンドである。このコマンドは、CSb,RASb,CASb,WEb=ローレベルによって指定され、セットすべきデータ(レジスタセットデータ)はA0〜A14を介して与えられる。レジスタセットデータは、特に制限されないが、バーストレングス、CASレイテンシー、バーストタイプなどとされる。設定可能なバーストレングスは、特に制限されないが、2,4,8,とされ、設定可能なCASレイテンシーは、特に制限されないが、2,2.5とされる。
【0044】
上記CASレイテンシーは、後述のカラムアドレス・リードコマンドによって指示されるリード動作においてCASbの立ち下がりからデータ出力回路4の出力動作までにクロック信号CLKの何サイクル分を費やすかを指定するものである。読出しデータが確定するまでにはデータ読出しのための内部動作時間が必要とされ、それをクロック信号CLKの使用周波数に応じて設定するためのものである。換言すれば、周波数の高いクロック信号CLKを用いる場合にはCASレイテンシーを相対的に大きな値に設定し、周波数の低いクロック信号CLKを用いる場合にはCASレイテンシーを相対的に小さな値に設定する。
【0045】
〔2〕ロウアドレスストローブ・バンクアクティブコマンは、ロウアドレスストローブの指示とA13、A14によるメモリバンクの選択を有効にするコマンドであり、CSb,RASb=ローレベル(“0”)、CASb,WEb=ハイレベル(“1”)によって指示され、このときA0〜A12に供給されるアドレスがロウアドレス信号とされ、A13,A14に供給される信号がメモリバンクの選択信号として取り込まれる。取り込み動作は上述のようにクロック信号CLKの立ち上がりエッジに同期して行われる。例えば、当該コマンドが指定されると、それによって指定されるメモリバンクにおけるワード線が選択され、当該ワード線に接続されたメモリセルが夫々対応する相補データ線に導通される。
【0046】
〔3〕カラムアドレス・リードコマンドは、バーストリード動作を開始するために必要なコマンドであると共に、カラムアドレスストローブの指示を与えるコマンドであり、CSb,CASb,=ロウレベル、RASb,WEb=ハイレベルによって指示され、このときA0〜A11に供給されるアドレスがカラムアドレス信号として取り込まれる。これによって取り込まれたカラムアドレス信号はバーストスタートアドレスとしてカラムアドレスカウンタ10にプリセットされる。これによって指示されたバーストリード動作においては、その前にロウアドレスストローブ・バンクアクティブコマンドサイクルでメモリバンクとそれにおけるワード線の選択が行われており、当該選択ワード線のメモリセルは、クロック信号CLKに同期してカラムアドレスカウンタ10から出力されるアドレス信号に従って、例えば32ビット単位で順次メモリバンクで選択され、データストローブ信号DQSの立ち上がり及び立ち下がりに同期して16ビット単位で外部に連続的に出力される。連続的に読出されるデータ数(ワード数)は上記バーストレングスによって指定された個数とされる。また、データ出力回路4からのデータ読出し開始は上記CASレイテンシーで規定されるクロック信号CLKのサイクル数を待って行われる。
【0047】
〔4〕カラムアドレス・ライトコマンドは、ライト動作の態様としてモードレジスタ9にバーストライトが設定されているときに当該バーストライト動作を開始するために必要なコマンドとされる。更に当該コマンドは、バーストライトにおけるカラムアドレスストローブの指示を与える。当該コマンドは、CSb,CASb,WEb,=ロウレベル、RASb=ハイレベルによって指示され、このときA0〜A11に供給されるアドレスがカラムアドレス信号として取り込まれる。これによって取り込まれたカラムアドレス信号はバーストライトにおいてはバーストスタートアドレスとしてカラムアドレスカウンタ10に供給される。これによって指示されたバーストライト動作の手順もバーストリード動作と同様に行われる。但し、ライト動作にはCASレイテンシーの設定はなく、ライトデータの取り込は、当該カラムアドレス・ライトコマンドサイクルからクロック信号CLKの1サイクル遅れてデータストローブ信号DQSに同期して開始される。
【0048】
〔5〕プリチャージコマンドは、A13,A14によって選択されたメモリバンクに対するプリチャージ動作の開始コマンドとされ、CSb,RASb,WEb,=ロウレベル、CASb=ハイレベルによって指示される。
【0049】
〔6〕オートリフレッシュコマンドは、オートリフレッシュを開始するために必要とされるコマンドであり、CSb,RASb,CASb=ロウレベル、WEb,CKE=ハイレベルによって指示される。これによるリフレッシュ動作はCBRリフレッシュと同様である。
【0050】
〔7〕セルフリフレッシュエントリコマンドが設定されると、CKEがローレベルにされている間、セルフリフレッシュ機能が働き、その間、外部からリフレッシュの指示を与えなくても自動的に所定のインターバルでリフレッシュ動作が行なわれる。
【0051】
〔8〕バーストストップ・コマンドは、バーストリード動作を停止させるために必要なコマンドであり、バーストライト動作では無視される。このコマンドは、CASb,WEb=ローレベル、RASb,CASb=ハイレベルによって指示される。
【0052】
〔9〕ノーオペレーションコマンドは、実質的な動作を行わないことを指示するコマンドであり、CSb=ローレベル、RASb,CASb,WEb=ハイレベルによって指示される。
【0053】
DDR−SDRAM1においては、一つのメモリバンクでバースト動作が行われているとき、その途中で別のメモリバンクを指定して、ロウアドレスストローブ・バンクアクティブコマンドが供給されると、当該実行中の一方のメモリバンクでの動作に何等影響を与えることなく、当該別のメモリバンクにおけるロウアドレス系の動作が可能にされる。即ち、バンクアクティブコマンドなどによって指定されるロウアドレス系動作とカラムアドレス・ライトコマンドなどによって指定されるカラムアドレス系動作とは、相違するメモリバンク間で並列可能になっている。したがって、データ入出力端子DQ0〜DQ15においてデータが衝突しない限り、処理が終了していないコマンドの実行中に、当該実行中のコマンドが処理対象とするメモリバンクとは異なるメモリバンクに対するプリチャージコマンド、ロウアドレスストローブ・バンクアクティブコマンドを発行して、内部動作を予じめ開始させることが可能である。
【0054】
以上の説明より明らかなように、DDR−SDRAM1は、クロック信号CLKに同期するデータストローブ信号DQSの立ち上がり及び立ち下がりの両エッジに同期したデータ入出力が可能にされ、クロック信号CLKに同期してアドレス、制御信号を入出力できるため、DRAMと同様の大容量メモリをSRAMに匹敵する高速で動作させることが可能であり、また、選択された1本のワード線に対して幾つのデータをアクセスするかをバーストレングスによって指定することによって、内蔵カラムアドレスカウンタ10で順次カラム系の選択状態を切換えていって複数個のデータを連続的にリード又はライトできる。
【0055】
《SSTLインタフェース》
前記DDR−SDRAM1において、特に制限されないが、上記のクロック信号CLK、反転クロック信号CLKb、クロックイネーブル信号CKE、チップ選択信号CSb、RAS信号RASb、CAS信号CASb、ライトイネーブル信号WEb、アドレス入力信号A0〜A14、データマスク信号DM、及びデータストローブ信号DQSを受ける入力バッファ、前記データ入力回路3のデータ入力バッファ、データ出力回路4のデータ出力バッファのインタフェースは例えば公知のSSTL2(クラスII)規格に準拠される。
【0056】
図2にはSSTL2(クラスII)の回路構成例が示される。特性インピーダンス50Ωの伝送線20は基準電圧VREFでプルアップされ、例えばメモリコントローラやSDRAMなどに接続され、SDRAMの入力バッファは差動入力バッファ21とされ、差動入力の一方に伝送線20が結合され、他方に基準電圧VREFが印加され、イネーブル信号DIEでパワースイッチ22が活性化制御される。電源電圧VDDは例えば3.3V、回路の接地電圧VSSは0Vである。出力バッファは電源電圧VDDQ=2.5Vと接地電圧VSSとを動作電源とするCMOSインバータを出力段に備える。メモリコントローラは前記インタフェース仕様を満足するドライバとレシーバを有し、ドライバが伝送線20を駆動し、レシーバが伝送線20からのデータを入力する。
【0057】
図3には前記SSTL2(クラス2)における信号の規格が例示されている。SSTL2規格では、1.25ボルトのような基準電位(VREF)に対して0.35V以上高い1.6ボルト以上のレベルがHレベルとみなされ、かかる基準電位に対して0.35V以下のレベルすなわち0.90ボルト以下のレベルがLレベルとみなされる。上記具体的なレベルは典型例であり、例えばSSTL3規格に適合するようなレベルであってもよい。
【0058】
図4には前記SSTLに準拠した差動入力バッファの具体例として前記データ入力回路3の入力初段バッファが示される。この差動入力バッファ30は、pチャンネル型MOSトランジスタMp1,Mp2から成るカレントミラー負荷と、前記MOSトランジスタMp1,Mp2のドレインに結合されたnチャンネル型の差動入力MOSトランジスタMn3,Mn4と、前記差動入力MOSトランジスタMn3,Mn4の共通ソースに結合されたnチャンネル型パワースイッチMOSトランジスタMn5とから成る差動増幅回路を有する。
【0059】
一方の差動入力MOSトランジスタMn3のゲートはデータ端子DQj(j=0〜15)に、他方の差動入力MOSトランジスタMn4のゲートは基準電圧VREFに結合される。差動増幅回路の出力ノードはpチャンネル型プリチャージMOSトランジスタMp6によって選択的に電源電圧VDDにプリチャージ可能にされ、当該ノードの信号はインバータ31を介して反転出力される。
【0060】
DIEは差動入力バッファ30のイネーブル制御信号であり、前記パワースイッチMOSトランジスタと前記プリチャージMOSトランジスタMp6のゲートに供給される。イネーブル制御信号DIEのハイレベルによって差動入力バッファが活性化される。この活性状態において差動増幅回路には動作電流が流れ、基準電圧VREFを中心に端子DQjの信号レベルとの微小電位差を即座に増幅する。差動増幅故に、端子DQjからの信号入力動作は高速である。前記イネーブル制御信号DIEのローレベルによって差動入力バッファが非活性化される。差動入力バッファの非活性状態において差動増幅回路では電力消費はなく、また、オン状態のプリチャージMOSトランジスタMp6の作用によってインバータ31の出力もローレベルに強制される。
【0061】
前記イネーブル制御信号DIEはDDR−SDRAM1にライトコマンドによる書込み動作の指示の後にローレベルからハイレベルにアサートされる。このように、差動入力バッファ30はライトコマンドによる書込み動作の指示の後、活性化されるから、書き込み動作が指示される前に差動入力バッファ30は無駄に電力を消費しない。更に、前記バンクアクティブコマンド又はリードコマンドを受け付けても非活性状態のデータ入力バッファの状態は不変である。バンクアクティブコマンドやリードコマンドによる指示では差動入力バッファ30を活性化しないから、バンクアクティブの後、全くライトコマンドが指示され無ければ、差動入力バッファ30では何ら無駄な電力消費は行われない。
【0062】
図5には前記SSTLに準拠した差動入力バッファの別の例として前記データストローブ部信号DQSの差動入力バッファが示される。この差動入力バッファ40は、一対の差動増幅回路の異なる極性の入力端子を相互に接続して構成される。即ち、一方の差動増幅回路は、pチャンネル型MOSトランジスタMp11,Mp12から成るのカレントミラー負荷、nチャンネル型差動入力MOSトランジスタMn13,Mn14、及びnチャンネル型パワースイッチMOSトランジスタMn15とから成る。MOSトランジスタMn13のゲートが反転入力端子、MOSトランジスタMn14のゲートが非反転入力端子になる。他方の差動増幅回路は、pチャンネル型MOSトランジスタMp21,Mp22から成るのカレントミラー負荷、nチャンネル型差動入力MOSトランジスタMn23,Mn24、及びnチャンネル型パワースイッチMOSトランジスタMn25とから成る。MOSトランジスタMn23のゲートが反転入力端子、MOSトランジスタMn24のゲートが非反転入力端子になる。
【0063】
前記差動入力MOSトランジスタMn13とMn24のゲートにはデータストローブ信号DQSが入力され、前記差動入力MOSトランジスタMn14とMn23のゲートには基準電圧VREFが入力され、これにより、それぞれに差動増幅回路のシングルエンドの出力ノードに接続されたCMOSインバータ41,42から、データストローブ信号DQSに対する相補レベルの内部クロック信号DSCLKT、DSCLKBを得ることができる。
【0064】
DSENは差動入力バッファ40のイネーブル制御信号であり、前記パワースイッチMOSトランジスタMn15,MN25のゲートに供給される。イネーブル制御信号DSENのハイレベルによって差動入力バッファが活性化される。この活性状態において差動増幅回路には動作電流が流れ、基準電圧VREFを中心に端子DQSの信号レベルとの微小電位差を即座に増幅する。差動増幅故に、端子DQSからの信号入力動作は高速である。前記イネーブル制御信号DSENのローレベルによって差動入力バッファが非活性化される。差動入力バッファの非活性状態において差動増幅回路で電力消費はない。
【0065】
《データ入力回路》
図6にはDR−SDRAM1のデータ入力回路3の一例が示される。初段には図4で説明したSSTL仕様の差動入力バッファ30が配置される。差動入力バッファ30は、データストローブ信号DQSの立ち上がり及び立ち下がりの各エッジに同期して供給される書込みデータを入力する。差動入力バッファ30の次段には、前記データストローブ信号の半サイクル単位で供給されるデータを前記データストローブ信号の1サイクル単位で並列させてラッチするラッチ回路50が設けられている。このラッチ回路50は、例えば、データストローブ信号の立ち上がり変化に同期して差動入力バッファ30の出力データをラッチする第1のデータラッチ回路50Aと、データストローブ信号の立ち下がり変化に同期して差動入力バッファ30の出力データをラッチする第2のデータラッチ回路50Bと、データストローブ信号の立ち下がり変化に同期して第1のデータラッチ回路50Aの出力データをラッチする第3のデータラッチ回路50Cとを有する。前記データラッチ回路50A〜5Cは夫々マスタ・スレーブ型ラッチ回路(MSFF)によって構成され、データラッチ回路50AはDSCLKTをマスタ段のラッチクロック、DSCLKBをスレーブ段のラッチクロックとし、データラッチ回路50B、50CはDSCLKBをマスタ段のラッチクロック、DSCLKTをスレーブ段のラッチクロックとする。前記ラッチクロックDSCLKT,DSCLKBはデータストローブ信号DQSに同期して変化される信号である。
【0066】
前記ラッチ回路50の並列出力データDINRj,DINFjは夫々セレクタラッチ回路51、52に供給される。セレクタラッチ回路51,52は並列出力データDINRj又はDINFjの何れか一方を、信号DICY0の値に応じて選択し、選択したデータをクロック信号DICLKに同期してラッチする。信号DICY0は外部からカラムアドレスラッチ7に供給されるカラムアドレス信号(バースト書き込みの先頭アドレス)の最下位ビットAY0の論理値に応ずる信号であり、セレクタラッチ回路51はDICY0(=AY0)=0のときDINRjを選択し、DICY0(=AY0)=1のときDINFjを選択する。セレクタラッチ回路52の選択制御はそれとは逆である。したがて、最初に入力される書込みデータのカラムアドレスの最下位ビットの論理値に拘わらず、最下位ビットの論理値が“0”のデータはセレクタラッチ回路51に、“1”のデータはセレクタラッチ回路52にラッチされる。
【0067】
前記セレクタラッチ回路51の出力は、前記入出力バス2に含まれる信号線DINBY0Bjを介して、前記カラムアドレス信号の最下位ビットが論理値“0”であるデータに応ずるデータ格納領域に割当てられている各メモリバンクのメモリアレイに接続される。セレクタラッチ回路52の出力は、前記入出力バス2に含まれる信号線DINBY0Tjを介して、前記カラムアドレス信号の最下位ビットが論理値“1”であるデータに応ずるデータ格納領域に割当てられている各メモリバンクのメモリアレイに接続される。
【0068】
図7にはセレクタラッチ回路とメモリバンクのメモリアレイとの接続態様が概略的に示されている。図7には各メモリバンクに1個のメモリマットMATが例示され、各メモリマットMATのメモリアレイY0Bはカラムアドレスの最下位ビットの論理値が“0”のデータ格納用であり、メモリアレイY0Tはカラムアドレスの最下位ビットの論理値が“1”のデータ格納用である。WAmpはメモリアレイ毎のライトアンプであり、対応するデータ入出力回路DIO0〜DIO3に含まれている。YI0WY0T0〜YI0WY0T3,YI0WY0B0〜YI0WY0B3はメモリアレイ毎のライトアンプWAmpの活性化制御信号である。
【0069】
上記データ入力回路3の説明から理解されるように、DDR−SDRAM1において、クロック信号CLKに同期するデータストローブ信号DQSの立ち上がり及び立ち下がりの双方に同期して外部からデータが入力されるが、DDR−SDRAM1の内部の書込み動作はクロック信号CLKの周期を最小単位として行われる。特に詳細な説明は省略するが、データ読み出し動作に関しても、SDRAMの内部動作タイミングと外部への出力動作タイミングとの関係は同じである。
【0070】
《DDR−SDRAMの制御回路》
図8にはDDR−SDRAMの制御回路12の前段、図9には同じく制御回路12の後段、の詳細な一例がライト制御系を主体として示される。
【0071】
図8のCLK入力バッファ60、コマンド系入力バッファ61、及びDQS入力バッファ40は前記SSTL仕様の差動入力バッファである。DQS入力バッファ40は図5に例示される通りであり、CLK入力バッファ60はCLK、CLKbを差動入力とする差動増幅回路を初段の差動入力バッファとして備え、動作電源の投入によって活性化され、パワーダウンモードの指示に応答して非活性化される。コマンド系入力バッファ61は図4の差動入力バッファと同様に構成されるが、動作電源の投入によって活性化され、パワーダウンモードの指示に応答して非活性化される。
【0072】
CLK入力バッファ60の出力は1ショットパルス発生回路62に供給され、これによって各種内部クロック信号ACLKB,BCLKB,CCLKB,DCLKBが生成される。
【0073】
コマンド系入力バッファ61に入力された各種信号CSb,RASb,CASb,WEbはコマンドデコード回路63でデコードされ、前述の動作モードに応じた内部制御信号が生成される。ACTiはバンクアクティブコマンドによってバンクアクティブが指示されたとき、バンク選択信号で選択されているバンクを活性化する制御信号である。サフィックスiはバンク番号を意味する。サフィックスiの意味は他の信号も同様とする。WT、WTYはライトコマンドによる書込み動作の指示に応答して活性化される。WTYはWTに比べて活性化タイミングが早い。信号WTL2はシフトレジスタ64Aによって信号WTを遅延させた信号である。RDはリードコマンドによってリード動作が指示されたとき活性化される。PREiは前記プリチャージコマンドによってプリチャージが指示されたとき、バンク選択信号で選択されているバンクを活性化する制御信号である。
【0074】
RWWiは書込み動作が指示されたときのカラム選択系基準制御信号であり、メモリバンク毎の信号とされる。書込み動作においてカラム選択タイミングはライトコマンドの指示から2クロックサイクル後とされているから、信号RWWiはシフトレジスタ回路64Bで遅延され、遅延された信号RWW2iから内部クロック信号BCLKBに同期したワンショットパルスの信号RWiがワンショットパルス発生回路64Cから出力される。
【0075】
前記コマンドデコード回路63によるデコード結果は、図9のモードステート回路66の各種フラグ(RSFF)に反映される。フラグはセット・リセット型のフリップフロップから成り、Sはセット端子、Rはリセット端子を意味する。BAi(i=0〜3)はアクティブな状態が指示されているメモリバンクを示す。BENDはバースト動作の終了を示す信号でり、BBiはバースト書込み動作中であることを示す信号である。信号BWTY,BDRY,BBYiは信号BWT,BRD,BBNiをクロック信号BCLKBに同期してラッチした信号である。前記信号BBiを基に生成されるカラムステート信号BBYiに基づいてライトパルス発生回路67がバンク別にメモリアレイの前記選択信号YI0WY0T0〜YI0WY0T3,YI0WY0B0〜YI0WY0B3を生成する。ライトクロックDICLKは信号RWWSTORをクロック信号DCLKBに同期してラッチした信号である。
【0076】
図10にはカラムアドレス入力系のブロック図が示される。アドレスバッファ5は前記SSTL仕様の差動入力バッファである。アドレスバッファ5は図4の差動入力バッファと同様に構成されるが、動作電源の投入によって活性化され、パワーダウンモードの指示に応答して非活性化される。カラムアドレスラッチ7はマスタ・スレーブ型のラッチ回路70、シフトレジスタ回路71、及びマルチプレクサ72を有する。メモリセルに対する書込みを書込みコマンドによる書込み動作の指示からクロック信号CLKの2サイクル以降とするために、書込み動作が指示されている場合には、シフトレジスタ回路71で遅延されたアドレス信号がマルチプレクサ72で選択される。読み出し動作が指示されている場合にはマルチプレクサ72はラッチ回路70の出力を直接選択する。カラムアドレスカウンタ10はYCLKに同期してインクリメント動作を行なう。バーストエンド検出回路73はラッチ回路70にプリセットされたバーストスタートアドレスに対してカラムアドレスカウンタ10の出力アドレスがバースト数に達したとき、バーストエンド信号BENDをアサートする。
【0077】
前記ラッチ回路70とは別にスタートアドレスラッチ回路74を有し、カラムアドレスの最下位ビットAY0を保持する。これに保持された信号CAY0Wの論理値に応じた選択信号DICY0が前記クロック信号DICLKに同期してワンショットパルス生成回路75で生成される。
【0078】
ここで制御回路12におけるデータ書込みの為の構成を整理して説明する。書込みコマンドによって書込み動作が指示され、信号WTYがパルス変化されると、クロックBCLKBに同期してその信号WTYがラッチ回路65Aにラッチされ、データ入力バッファ30のイネーブル信号DIEがハイレベルにアサートされる。この後、データストローブ信号DQSに同期して供給される書込みデータは、図8に例示されるように、入力バッファ40から出力される信号DSCLKT,DSCLKBに同期してラッチ回路50入力される。ラッチ回路50から並列に出力されたデータを入力する前記セレクタラッチ回路51,52(図6参照)の選択動作及びラッチ動作を制御するタイミング信号DICLKは図9のライト系デコード回路65Bで生成される。セレクタラッチ回路51,52から前記タイミング信号DICLKに同期して入出力バス2に供給されるデータの書込みアドレス制御の為のカラムクロック信号YCLKが図8のコマンドデコード回路63内のデコードロジック65Cから出力される。このカラムクロック信号YCLKに同期して書込みデータがカラムアドレスに書き込まれていく。バースト数分の書込みデータのアドレスカウント動作の終了は図10のバーストエンド検出回路73で検出され、バーストエンド信号BENDがパルス変化される。この変化は、バースト書込みの最後の書込みカラムアドレスの発生が確定する状態であり、カラムアドレス系動作上、書込み動作の終了と等価である。この変化に同期して図9のモードステート回路66から出力される信号BWTがネゲートされ、これを受けるラッチ回路65Aは、データ入力バッファ30のイネーブル信号DIEをネゲートする。これによって、差動入力バッファ30は、そのパワースイッチMOSトランジスタMn5(図4参照)がオフ状態にされて非活性化される。
【0079】
《DDR−SDRAMの書込み動作タイミング》
図11にはDDR−SDRAM1におけるバースト数4の書込み動作タイミングが例示されている。
【0080】
時刻t0にクロック信号CLKに同期してロウアドレスストローブ・バンクアクティブコマンド(バンクアクティブコマンドActive)が発行され、ロウアドレス信号(X−Add)が供給される。このバンクアクティブコマンドにより、選択されたメモリバンクの信号ACTiがパルス変化され、信号BAiがアサートされる。特に図示はしないが、これによって、選択されたメモリバンクにおいて、ロウアドレス信号に応ずるワード線が選択され、当該ワード線に選択端子が接続されたメモリセルの記憶情報が夫々の相補ビット線に読出され、センスアンプで増幅される。
【0081】
時刻t1にクロック信号CLKに同期してカラムアドレス・ライトマンド(Write)が発行され、カラムアドレス信号(Y−Add)が供給される。このカラムアドレス・ライトマンドによって順次信号WTY、WT、RWWiがパルス変化され、差動入力バッファ30のイネーブル制御信号DIEがハイレベルにアサートされ(時刻t2)、これによって差動入力バッファ30は非活性状態から活性状態にされる。
【0082】
このとき、データストローブ信号DQSは時刻t1の次のクロック信号CLKの立ち上がりエッジに対して±0.25Tckの許容誤差の範囲内で立ち上がり変化され、例えば、DQSの立ち上がり及び立ち下がりの各変化に同期して書き込みデータD1、D2,D3,D4が供給される。Tckはクロック信号に周期である。
【0083】
書き込みデータD1が供給されてきたとき、差動入力バッファ30は既に活性化されており、順次供給されてくるデータD1〜D4は、入力バッファ40から出力される信号DSCLKT,DSCLKBに同期して、ラッチ回路50に入力される。ラッチ回路50は時刻t3にD1,D2を並列化して出力し、時刻t4にD3,D4を並列化して出力する。並列出力されたデータに対して、タイミング信号DICLKの最初の変化(時刻t2a)に同期して信号DICY0の論理値に応じ前記セレクタラッチ回路51,52(図6参照)による入力選択の判定が行われ、その判定結果にしたがってその後のタイミング信号DICLKの変化(時刻t3a,t4a)に同期して書込みデータがセレクタラッチ回路51,52から入出力バス2(DINBY0Bj,DINBY0Tj)に供給される。
【0084】
入出力バス2に供給された書込みデータに対するメモリセルへの書込み動作は、時刻t3aの後になり、カラムクロック信号YCLKに同期して(時刻t3b)データD1,D2書込み用のカラムアドレス信号CAaがカラムアドレスカウンタ10から出力される。カラムクロック信号YCLKの次にパルス変化に同期して(時刻t4b)データD3,D4書込み用のカラムアドレス信号CAaがカラムアドレスカウンタ10から出力される。これによってデータD1,D2及びD3,D4が所定のメモリセルに書き込まれる。
【0085】
バースト数分の書込みデータのアドレスカウント動作の終了はバーストエンド検出回路73で検出され、バーストエンド信号BENDが時刻t5にパルス変化される。この変化は、バースト書込みの最後の書込みカラムアドレスの発生が確定する状態であり、カラムアドレス系動作上、書込み動作の終了と等価であるから、この変化に同期して図9のモードステート回路66から出力される信号BWTがネゲートされ、これを受けるラッチ回路65Aは、データ入力バッファ30のイネーブル信号DIEをネゲートする。これによって、差動入力バッファ30は非活性状態にされる。
【0086】
図12には図11の比較例としてSDR−SDRAMの書込み動作タイミングが示されている。SDR−SDRAMは、クロック信号CLKに同期してカラムアドレス・ライトコマンドと一緒に書込みデータも供給される。このため、ライトコマンドによる書込み動作の指示の後にデータ入力バッファを活性化していたのでは間に合わない。このため、バンクアクティブコマンドによるロウアドレス系動作の指示(信号ACTiのパルス変化)に同期して、データ入力バッファのイネーブル信号DIOFFがローレベルにアサートされ、これによってデータ入力バッファが活性化される。この状態は、次にプリチャージコマンド(Pre)によってプリチャージ動作が指示される(信号PREiのパルス変化)まで維持される。したがって、バンクアクティブの後にライトコマンドによる書込みが指示されるまで、また、ライト動作が終わってプリチャージ動作が指示されるまで、また、バンクアクティブの後にリードコマンドしか発行されずライトコマンドが発行されないとき、データ入力バッファは動作の必要がないから、その間、データ入力バッファが活性化され続けることによって無駄に電力が消費される。このようなデータ入力バッファの活性化制御をDDR−SDRAM1にそのまま適用すれば、データ入力バッファのSSTLインフェース仕様故に、図1のDDR−SDRAM1とは比較にならないほど多くの電力が無駄に消費されることが予想される。
【0087】
図13には本発明をアドレス入力バッファに適用する場合の動作タイミングチャートが示される。図13の例は、図1のDDR−SDRAMのアドレス入力タイミングがコマンド入力からクロック信号CLKの1サイクル分遅れる仕様を想定したものである。即ち、図13に例示されるように、バンクアクティブコマンド(Active)の後、クロック信号CLKの1サイクル遅れてロウアドレスストローブのタイミングとされ、ロウアドレス信号(X−Add)が供給され、カラムアドレス・ライトコマンド(Write)の後、クロック信号CLKの1サイクル遅れてカラムアドレスストローブのタイミングとされ、カラムアドレス信号(Y−Add)が供給される。このとき、バンクアクティブの指示によって信号ACTiがパルス変化されることに同期して、また、ライトコマンドによるライト動作の指示によって信号WTがパルス変化されることに同期して、また、図示はしないが、カラムアドレス・リードコマンドによるリード動作の指示によってリード信号がパルス変化されることに同期して、夫々アドレス入力バッファの活性化制御信号AIEをアサートして、アドレス入力バッファを活性化する。アドレス入力バッファの非活性化は、アドレス入力バッファによるアドレス入力動作が完了されるタイミングを待って行なえばよく、例えば、カラム系クロック信号CCLKBの所定の変化に同期させればよい。
【0088】
アドレス入力バッファに対しても動作の指示の後に活性化する制御を行なえば、SSTL仕様のアドレス入力バッファで消費される電力を低減することができる。
【0089】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【0090】
例えば、動作が指示された後に活性化制御される入力バッファは、データ及びアドレスの入力バッファに限定されず、その他の制御信号の入力バッファであってもよい。また、SSTL仕様の入力バッファは図4及び図5で説明した差動入力バッファに限定されず適宜変更可能である。また、データ入力バッファのイネーブル制御信号DIEを生成する為の制御論理若しくはそれを生成する為の中間信号の生成論理は上記に限定されず、適宜変更可能である。また、SDRAMのデータ入出力端子の数は16ビットに限定されず、8ビット、4ビット等であってもよい。また、SDRAMのメモリバンクの数、メモリバンクのメモリマット及びメモリアレイの構成も上記に限定されず適宜変更可能である。
【0091】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるDDR−SDRAMに適用した場合について説明しうたが、本発明はそれに限定されず、例えばDDR−SDRAMをオンチップしたマイクロコンピュータやシステムLSI若しくはアクセラレータなどと称される半導体装置にも広く適用する事ができる。
【0092】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【0093】
すなわち、メモリ部への書込みデータを入力可能なデータ入力バッファを有する半導体装置において、前記メモリ部に対する書込み動作の指示を受けた後に、データ入力バッファを非活性状態から活性状態に変化させる。前記データ入力バッファは、例えばSSTL規格に準拠したインタフェース仕様を有する差動入力バッファであり、その活性状態において貫通電流を流し、小振幅信号の微小な変化にも即座に追従して信号を入力する。そのような入力バッファは前記メモリ部に対する書込み動作の指示を受けて初めて活性状態にされるから、書き込み動作が指示される前に予めデータ入力バッファが活性状態にされて消費される無駄な電力消費を低減することができる。
【0094】
前記半導体装置の好適な例であるSDRAMの場合、バンクアクティブコマンドやリードコマンドによる指示ではデータ入力バッファを活性化しないから、バンクアクティブの後、全くライトコマンドが指示され無ければ、データ入力バッファでは何ら無駄な電力消費は行われない。
【0095】
前記データ入力バッファと同様の観点に立った入力バッファ制御をアドレス入力バッファ等にも適用することができる。前記バンクアクティブコマンド、前記リードコマンド又は前記ライトコマンドを受け付けた後に、前記アドレス入力バッファを非活性状態から活性状態に変化させ、その後、前記クロック信号に同期する一定サイクル期間の経過を待ってアドレス入力バッファを活性状態から非活性状態に変化させる。
【0096】
以上より、データ入力バッファなどの外部インタフェースバッファによる電力消費を低減可能な半導体装置を提供することができる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の一例であるDDR−SDRAMを示すブロック図である。
【図2】SSTL2(クラスII)の回路構成例を示す回路図である。
【図3】SSTL2(クラス2)における信号の規格を例示する説明図である。
【図4】SSTLに準拠した差動入力バッファの具体例であるデータ入力回路の入力初段バッファを示す回路図である。
【図5】SSTLに準拠した差動入力バッファの別の例としてデータストローブ信号DQSの差動入力バッファを示す回路図である。
【図6】DR−SDRAM1のデータ入力回路の一例を示すブロック図である。
【図7】セレクタラッチ回路とメモリバンクのメモリアレイとの接続態様を概略的に示す説明図である。
【図8】DDR−SDRAMの制御回路の前段をライト制御系を主体として示すブロック図である。
【図9】DDR−SDRAMの制御回路の後段をライト制御系を主体として示すブロック図である。
【図10】カラムアドレス入力系を例示するブロック図である。
【図11】DDR−SDRAM1におけるバースト数4の書込み動作タイミングを例示するタイミングチャートである。
【図12】図11の比較例としてSDR−SDRAMの書込み動作タイミングを示すタイミングチャートである。
【図13】本発明をアドレス入力バッファに適用する場合の動作タイミングを例示するタイミングチャートである。
【符号の説明】
1 DDR−SDRAM
BNK0〜BNK3 メモリバンク
MC メモリセル
WL ワード線
BL ビット線
DIO0〜DIO3 データ入出力回路
RDEC0〜RDEC3 ロウデコーダ
CDEC0〜CDEC3 カラムデコーダ
2 入出力バス
3 データ入力回路
4 データ出力回路
DQ0〜DQ15 データ入出力端子
A0〜A14 アドレス入力端子
5 アドレスバッファ
6 ロウアドレスラッチ
7 カラムアドレスラッチ
8 バンクセレクタ
9 モードレジスタ
10 カラムアドレスカウンタ
12 制御回路
CLK,CLKb クロック信号
DQS データストローブ信号
30 差動入力バッファ
Mn5 パワースイッチMOSトランジスタ
VREF 基準電圧
DIE イネーブル制御信号
50 ラッチ回路
50A 第1のデータラッチ回路
50B 第2のデータラッチ回路
50C 第3のデータラッチ回路
51,52 セレクタラッチ回路

Claims (16)

  1. データ端子と、
    データストローブ信号が入力されるデータストローブ端子と、
    クロック信号が入力されるクロック端子と、
    前記データ端子に接続される第1入力バッファと、
    前記データ端子に入力されたデータが書き込まれる複数のメモリセルと、
    前記複数のメモリセルへの書き込み動作を指示するライトコマンドが入力されたことを検出するコマンドデコード回路とを具備するDDR型半導体記憶装置であって、
    前記DDR型半導体記憶装置は、前記ライトコマンドが入力された後に、前記データ端子に連続して入力される第1所定数のデータを複数個のメモリセルに書き込むバースト動作が可能であり、
    前記第1入力バッファは、初段増幅回路と、前記初段増幅回路に接続される第1ラッチ回路と、前記第1ラッチ回路に接続される第2ラッチ回路とを有し、
    前記第1ラッチ回路は、前記データストローブ信号に基づいて動作し、前記第2ラッチ回路は、前記クロック信号に基づいて動作し、
    前記第1ラッチ回路は前記データストローブ信号の立ち上がり変化に同期して供給される第1データと前記データストローブ信号の立ち下がり変化に同期して供給される第2データとを並列にラッチし、
    前記第2ラッチ回路は、前記バースト動作によってデータを書き込む先頭カラムアドレスの最下位ビットの第1の論理値“0”に応じて前記第1データをラッチし第2の論理値“1”に応じて前記第2データをラッチする第3ラッチと、前記最下位ビットの第1の論理値“0”に応じて前記第2データをラッチし第2の論理値“1”に応じて前記第1データをラッチする第4ラッチとを有し、
    前記第3ラッチの出力は前記第1の論理値“0”に応じて割り当てられているメモリセルアレイのメモリセルに接続され、前記第4ラッチの出力は前記第1の論理値“1”に応じて割り当てられているメモリセルアレイのメモリセルに接続され
    前記バースト動作が終了したことを検出し、バースト終了信号を出力する検出回路を更に有し、
    前記第1入力バッファは、前記コマンドデコード回路において、前記ライトコマンドが入力されたことを検出した場合に活性化され、前記バースト終了信号に基づいて非活性化されることを特徴とするDDR型半導体記憶装置。
  2. 請求項において、
    前記DDR型半導体記憶装置は、前記バースト動作において、外部から入力されたカラムアドレスに基づいて前記第1所定数のカラムアドレスを順次生成するカラムアドレスカウンタを更に具備し、
    前記検出回路は、前記外部から入力されたカラムアドレスに対して前記カラムアドレスカウンタが生成したカラムアドレスが前記第1所定数に達したときバースト動作の終了を検出することを特徴とするDDR型半導体記憶装置。
  3. 請求項2において、
    前記DDR型半導体記憶装置は、前記第1入力バッファの活性化・非活性化を制御するための制御信号を出力する制御回路を更に具備し、
    前記第1入力バッファは、前記初段増幅回路として第1差動増幅回路を有し、
    前記第1差動増幅回路は、ソース・ドレイン経路が前記第1差動増幅回路の電流経路に設けられる第1MOSトランジスタを含み、
    前記第1MOSトランジスタのゲートには、前記制御信号が入力され、
    前記制御回路は、前記第1入力バッファを活性化する場合に、前記第1MOSトランジスタがオン状態となるように前記制御信号をアサートし、前記第1入力バッファを非活性化する場合に、前記第1MOSトランジスタがオフ状態となるように前記制御信号をネゲートすることを特徴とするDDR型半導体記憶装置。
  4. 請求項において、
    前記第1入力バッファは、前記第1差動増幅回路の出力ノードに接続される第2MOSトランジスタを有し、
    前記第2MOSトランジスタは、前記制御信号がネゲートされている場合に、前記出力ノードに第1電位を供給することを特徴とするDDR型半導体記憶装置。
  5. 請求項からのいずれか1項において、
    前記DDR型半導体記憶装置は、前記第1所定数を外部から設定可能なモードレジスタを更に具備することを特徴とするDDR型半導体記憶装置。
  6. 請求項からのいずれか1項において、
    前記複数のメモリセルへの書き込み動作は、前記クロック信号に基づいて動作することを特徴とするDDR型半導体記憶装置。
  7. 請求項からの何れか1項において、
    前記DDR型半導体記憶装置は、前記コマンドデコード回路において、前記ライトコマンドが検出された場合にセットされ、前記バースト終了信号によりリセットされるフラグを更に具備することを特徴とするDDR型半導体記憶装置。
  8. 請求項からの何れか1項において、
    前記DDR型半導体記憶装置は、DDR型のシンクロナスDRAMであることを特徴とするDDR型半導体記憶装置。
  9. データ端子と、
    データストローブ信号が入力されるデータストローブ端子と、
    クロック信号が入力されるクロック端子と、
    前記データ端子に接続される第1入力バッファと、
    前記データ端子から入力されたデータが書き込まれる複数のメモリセルと、
    前記第1入力バッファに接続される制御回路を具備し、データの入力及び出力が前記クロック信号の立ち上がりエッジ及び立ち下がりエッジの双方に同期して行われる同期型DRAMであって、
    前記同期型DRAMは、外部からライトコマンドが入力された場合に、データ端子に所定数連続して入力されるデータを前記複数のメモリセルに書き込むバースト動作が可能であり、
    前記第1入力バッファは、初段増幅回路と、前記初段増幅回路に接続される第1ラッチ回路と、前記第1ラッチ回路に接続される第2ラッチ回路とを有し、
    前記第1ラッチ回路は、前記データストローブ信号に基づいて動作し、前記第2ラッチ回路は、前記クロック信号に基づいて動作し、
    前記第1ラッチ回路は前記データストローブ信号の立ち上がり変化に同期して供給される第1データと前記データストローブ信号の立ち下がり変化に同期して供給される第2データとを並列にラッチし、
    前記第2ラッチ回路は、前記バースト動作によってデータを書き込む先頭カラムアドレスの最下位ビットの第1の論理値“0”に応じて前記第1データをラッチし第2の論理値“1”に応じて前記第2データをラッチする第3ラッチと、前記最下位ビットの第1の論理値“0”に応じて前記第2データをラッチし第2の論理値“1”に応じて前記第1データをラッチする第4ラッチとを有し、
    前記第3ラッチの出力は前記第1の論理値“0”に応じて割り当てられたメモリセルアレイのメモリセルに接続され、前記第4ラッチの出力は前記第1の論理値“1”に応じて割り当てられたメモリセルアレイのメモリセルに接続され
    前記制御回路は、前記第1入力バッファの動作を制御するための制御信号を出力し、
    前記制御信号は、前記外部から入力されるコマンドがライトコマンドである場合に、前記第1入力バッファを活性化するためにアサートされ、前記バースト動作が終了したことを検出した場合に、前記第1入力バッファを非活性化するためにネゲートされることを特徴とする同期型DRAM
  10. 請求項において、
    前記制御回路は、コマンドデコード回路を有し、
    前記コマンドデコード回路は、外部から供給されるコマンドがライトコマンドであることを検出することを特徴とする同期型DRAM
  11. 請求項又は10において、
    前記制御回路は、前記バースト動作が終了したことを検出し、バースト終了信号を出力する検出回路を有することを特徴とする同期型DRAM
  12. 請求項において、
    前記制御回路は、外部から供給されるコマンドがライトコマンドであることを検出するためのコマンドデコード回路と、前記バースト動作が終了したことを検出し、バースト終了信号を出力する検出回路と、前記コマンドデコード回路でライトコマンドを検出した場合にセットされ前記検出回路でバースト動作が終了したことを検出した場合にリセットされるフラグを有することを特徴とする同期型DRAM
  13. 請求項11又は12において、
    前記同期型DRAMは、前記バースト動作において、外部から入力されたカラムアドレスに基づいて前記所定数のカラムアドレスを順次生成するカラムアドレスカウンタを更に具備し、
    前記検出回路は、前記外部から入力されたカラムアドレスに対して前記カラムアドレスカウンタが生成したカラムアドレスが前記所定数に達したとき前記バースト動作の終了を検出することを特徴とする同期型DRAM
  14. 請求項から13の何れか1項において、
    前記第1入力バッファは、前記初段増幅回路として第1差動増幅回路を有し、
    前記第1差動増幅回路は、ソース・ドレイン経路が前記第1差動増幅回路の電流経路となる第1MOSトランジスタを含み、
    前記第1MOSトランジスタのゲートには、前記制御信号が入力されることを特徴とする同期型DRAM
  15. 請求項14において、
    前記第1入力バッファは、前記第1差動増幅回路の出力ノードに接続される第2MOSトランジスタを有し、
    前記第2MOSトランジスタは、前記制御信号がネゲートされている場合に、前記出力ノードに第1電位を供給することを特徴とする同期型DRAM
  16. 請求項から13の何れか1項において、
    前記同期型DRAMは、前記所定数が設定可能なモードレジスタを更に具備することを特徴とする同期型DRAM
JP24582199A 1999-08-31 1999-08-31 半導体装置 Expired - Fee Related JP4216415B2 (ja)

Priority Applications (14)

Application Number Priority Date Filing Date Title
JP24582199A JP4216415B2 (ja) 1999-08-31 1999-08-31 半導体装置
TW89116458A TW526607B (en) 1999-08-31 2000-08-15 Semiconductor device
US09/640,762 US6339552B1 (en) 1999-08-31 2000-08-18 Semiconductor device
KR20000049215A KR100702975B1 (ko) 1999-08-31 2000-08-24 반도체 장치
US10/023,891 US6424590B1 (en) 1999-08-31 2001-12-21 Semiconductor device
US10/188,804 US6954384B2 (en) 1999-08-31 2002-07-05 Semiconductor device
US11/174,655 US7453738B2 (en) 1999-08-31 2005-07-06 Semiconductor device
KR1020050077467A KR100702982B1 (ko) 1999-08-31 2005-08-23 반도체 장치
US12/252,241 US7693000B2 (en) 1999-08-31 2008-10-15 Semiconductor device
US12/710,394 US8031546B2 (en) 1999-08-31 2010-02-23 Semiconductor device
US13/238,114 US8264893B2 (en) 1999-08-31 2011-09-21 Semiconductor device
US13/600,271 US8482991B2 (en) 1999-08-31 2012-08-31 Semiconductor device
US13/926,098 US8644090B2 (en) 1999-08-31 2013-06-25 Semiconductor device
US14/164,214 US20140140145A1 (en) 1999-08-31 2014-01-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24582199A JP4216415B2 (ja) 1999-08-31 1999-08-31 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2004204124A Division JP4216778B2 (ja) 2004-07-12 2004-07-12 半導体装置
JP2007246960A Division JP4771432B2 (ja) 2007-09-25 2007-09-25 半導体装置

Publications (3)

Publication Number Publication Date
JP2001067877A JP2001067877A (ja) 2001-03-16
JP2001067877A5 JP2001067877A5 (ja) 2005-05-19
JP4216415B2 true JP4216415B2 (ja) 2009-01-28

Family

ID=17139363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24582199A Expired - Fee Related JP4216415B2 (ja) 1999-08-31 1999-08-31 半導体装置

Country Status (4)

Country Link
US (10) US6339552B1 (ja)
JP (1) JP4216415B2 (ja)
KR (2) KR100702975B1 (ja)
TW (1) TW526607B (ja)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560669B1 (en) * 1998-05-19 2003-05-06 Micron Technology, Inc. Double data rate synchronous memory with block-write
US6295231B1 (en) * 1998-07-17 2001-09-25 Kabushiki Kaisha Toshiba High-speed cycle clock-synchronous memory device
JP4216415B2 (ja) * 1999-08-31 2009-01-28 株式会社ルネサステクノロジ 半導体装置
JP4011833B2 (ja) * 2000-06-30 2007-11-21 株式会社東芝 半導体メモリ
US6807613B1 (en) * 2000-08-21 2004-10-19 Mircon Technology, Inc. Synchronized write data on a high speed memory bus
US6457110B1 (en) * 2001-03-16 2002-09-24 Umax Data Systems, Inc. Method of accessing syncronous dynamic random access memory in scanner
DE10115817B4 (de) * 2001-03-30 2008-02-28 Infineon Technologies Ag Integrierter Speicherchip mit einem dynamischen Speicher
JP3631160B2 (ja) * 2001-03-30 2005-03-23 三洋電機株式会社 半導体装置およびそれを備えた表示装置
US6918016B1 (en) * 2001-07-17 2005-07-12 Advanced Micro Devices, Inc. Method and apparatus for preventing data corruption during a memory access command postamble
US20030018846A1 (en) * 2001-07-18 2003-01-23 Blaise Fanning Method and system for fast memory initialization or diagnostics
US6771553B2 (en) * 2001-10-18 2004-08-03 Micron Technology, Inc. Low power auto-refresh circuit and method for dynamic random access memories
US7000065B2 (en) * 2002-01-02 2006-02-14 Intel Corporation Method and apparatus for reducing power consumption in a memory bus interface by selectively disabling and enabling sense amplifiers
US6981169B2 (en) * 2002-02-26 2005-12-27 Sun Microsystems, Inc. Modified glitch latch for use with power saving dynamic register file structures
KR100418399B1 (ko) * 2002-03-20 2004-02-11 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 입출력 기준신호출력방법
US6819602B2 (en) * 2002-05-10 2004-11-16 Samsung Electronics Co., Ltd. Multimode data buffer and method for controlling propagation delay time
DE10222892B4 (de) * 2002-05-23 2008-04-24 Infineon Technologies Ag Integrierter Speicher
US6731548B2 (en) * 2002-06-07 2004-05-04 Micron Technology, Inc. Reduced power registered memory module and method
JP4222803B2 (ja) * 2002-09-11 2009-02-12 Necエレクトロニクス株式会社 データ処理装置およびデータ処理回路
US6856558B1 (en) * 2002-09-20 2005-02-15 Integrated Device Technology, Inc. Integrated circuit devices having high precision digital delay lines therein
US7152167B2 (en) * 2002-12-11 2006-12-19 Intel Corporation Apparatus and method for data bus power control
US7216240B2 (en) * 2002-12-11 2007-05-08 Intel Corporation Apparatus and method for address bus power control
US20040128416A1 (en) * 2002-12-11 2004-07-01 Tsvika Kurts Apparatus and method for address bus power control
US6741111B1 (en) 2003-04-21 2004-05-25 Pericom Semiconductor Corp. Data register for buffering double-data-rate DRAMs with reduced data-input-path power consumption
KR100502664B1 (ko) 2003-04-29 2005-07-20 주식회사 하이닉스반도체 온 다이 터미네이션 모드 전환 회로 및 그방법
JP2005085289A (ja) * 2003-09-04 2005-03-31 Elpida Memory Inc 半導体記憶装置
US6891763B1 (en) 2003-12-23 2005-05-10 Infineon Technologies Ag Input buffer with differential amplifier
KR100539252B1 (ko) * 2004-03-08 2005-12-27 삼성전자주식회사 데이터 버스 및 커맨드/어드레스 버스를 통해 전송되는신호의 충실도를 향상시킬 수 있는 메모리 모듈 및 이를포함하는 메모리 시스템
KR100532510B1 (ko) * 2004-05-04 2005-11-30 삼성전자주식회사 기입 동작시 메모리 셀 어레이의 일부 영역에 기입되는데이터를 마스킹하는 반도체 메모리 장치 및 그 마스킹 방법
US7221613B2 (en) * 2004-05-26 2007-05-22 Freescale Semiconductor, Inc. Memory with serial input/output terminals for address and data and method therefor
KR100624296B1 (ko) * 2004-11-08 2006-09-19 주식회사 하이닉스반도체 반도체 메모리 소자
KR100665408B1 (ko) * 2004-11-08 2007-01-04 주식회사 하이닉스반도체 반도체 메모리 장치의 차동 증폭기 제어회로
US8335115B2 (en) * 2004-12-30 2012-12-18 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory system having termination resistor units
US7996590B2 (en) * 2004-12-30 2011-08-09 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory system having termination resistor units
US7529955B2 (en) * 2005-06-30 2009-05-05 Intel Corporation Dynamic bus parking
US7310018B2 (en) 2005-08-23 2007-12-18 Micron Technology, Inc. Method and apparatus providing input buffer design using common-mode feedback
JP4936421B2 (ja) * 2005-09-14 2012-05-23 エルピーダメモリ株式会社 Dram、入力制御回路、及び入力制御方法
KR100772713B1 (ko) * 2005-09-29 2007-11-02 주식회사 하이닉스반도체 데이터 출력 제어 장치 및 이를 포함하는 반도체 메모리장치
US7425847B2 (en) * 2006-02-03 2008-09-16 Micron Technology, Inc. Input buffer with optimal biasing and method thereof
US7483334B2 (en) * 2006-09-26 2009-01-27 Micron Technology, Inc. Interleaved input signal path for multiplexed input
KR100909965B1 (ko) * 2007-05-23 2009-07-29 삼성전자주식회사 버스를 공유하는 휘발성 메모리 및 불휘발성 메모리를구비하는 반도체 메모리 시스템 및 불휘발성 메모리의 동작제어 방법
US7729191B2 (en) * 2007-09-06 2010-06-01 Micron Technology, Inc. Memory device command decoding system and memory device and processor-based system using same
US7940543B2 (en) * 2008-03-19 2011-05-10 Nanya Technology Corp. Low power synchronous memory command address scheme
US8521979B2 (en) 2008-05-29 2013-08-27 Micron Technology, Inc. Memory systems and methods for controlling the timing of receiving read data
US7920431B2 (en) 2008-06-02 2011-04-05 Micron Technology, Inc. Asynchronous/synchronous interface
US7979757B2 (en) 2008-06-03 2011-07-12 Micron Technology, Inc. Method and apparatus for testing high capacity/high bandwidth memory devices
US7855931B2 (en) 2008-07-21 2010-12-21 Micron Technology, Inc. Memory system and method using stacked memory device dice, and system using the memory system
US8756486B2 (en) 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
US8289760B2 (en) 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
US8127204B2 (en) 2008-08-15 2012-02-28 Micron Technology, Inc. Memory system and method using a memory device die stacked with a logic die using data encoding, and system using the memory system
KR101062744B1 (ko) * 2009-05-15 2011-09-06 주식회사 하이닉스반도체 차동 증폭 장치
KR101046998B1 (ko) 2009-05-28 2011-07-06 주식회사 하이닉스반도체 버퍼제어신호 생성회로 및 이를 이용한 반도체 메모리 장치
KR101033467B1 (ko) * 2009-06-09 2011-05-09 주식회사 하이닉스반도체 반도체 집적 회로의 클럭 리시버 및 그 제어 방법
JP2011023084A (ja) * 2009-07-17 2011-02-03 Toshiba Corp 半導体記憶装置
KR101096262B1 (ko) * 2009-12-29 2011-12-23 주식회사 하이닉스반도체 클럭제어회로 및 클럭생성회로
US8369178B2 (en) * 2010-03-08 2013-02-05 Micron Technology, Inc. System and method for managing self-refresh in a multi-rank memory
KR101132800B1 (ko) * 2010-06-09 2012-04-02 주식회사 하이닉스반도체 데이터입력회로
JP2012099189A (ja) * 2010-11-04 2012-05-24 Elpida Memory Inc 半導体装置
US8516488B1 (en) 2010-11-09 2013-08-20 Teradata Us, Inc. Adjusting a resource estimate in response to progress of execution of a request
US8745032B1 (en) 2010-11-23 2014-06-03 Teradata Us, Inc. Rejecting a request in a database system
US8400808B2 (en) 2010-12-16 2013-03-19 Micron Technology, Inc. Phase interpolators and push-pull buffers
US8611163B2 (en) * 2011-03-21 2013-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Digital DLL for timing control in semiconductor memory
US8799522B2 (en) * 2011-06-10 2014-08-05 International Business Machines Corporation Executing a start operator message command
US8689240B2 (en) 2011-06-10 2014-04-01 International Business Machines Corporation Transmitting operator message commands to a coupling facility
US8560737B2 (en) 2011-06-10 2013-10-15 International Business Machines Corporation Managing operator message buffers in a coupling facility
US8918797B2 (en) 2011-06-10 2014-12-23 International Business Machines Corporation Processing operator message commands
US9037907B2 (en) 2011-06-10 2015-05-19 International Business Machines Corporation Operator message commands for testing a coupling facility
JP5795513B2 (ja) * 2011-09-28 2015-10-14 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置
KR101895519B1 (ko) * 2011-12-19 2018-09-05 에스케이하이닉스 주식회사 반도체 메모리 장치
US8873264B1 (en) 2012-08-24 2014-10-28 Cypress Semiconductor Corporation Data forwarding circuits and methods for memory devices with write latency
US8527802B1 (en) * 2012-08-24 2013-09-03 Cypress Semiconductor Corporation Memory device data latency circuits and methods
US8797823B2 (en) 2012-10-23 2014-08-05 International Business Machines Corporation Implementing SDRAM having no RAS to CAS delay in write operation
US9520169B2 (en) * 2013-02-25 2016-12-13 Longitude Semiconductor S.A.R.L. Semiconductor device
US8848480B1 (en) * 2013-04-30 2014-09-30 Freescale Semiconductor, Inc. Synchronous multiple port memory with asynchronous ports
US9171597B2 (en) 2013-08-30 2015-10-27 Micron Technology, Inc. Apparatuses and methods for providing strobe signals to memories
US9696772B2 (en) 2014-02-21 2017-07-04 Arm Limited Controlling access to a memory
US10692555B2 (en) 2016-06-29 2020-06-23 Samsung Electronics Co., Ltd. Semiconductor memory devices enabling read strobe mode and related methods of operating semiconductor memory devices
US10186309B2 (en) 2016-06-29 2019-01-22 Samsung Electronics Co., Ltd. Methods of operating semiconductor memory devices and semiconductor memory devices
KR20180057028A (ko) * 2016-11-21 2018-05-30 에스케이하이닉스 주식회사 데이터 반전 회로
KR20180082033A (ko) * 2017-01-09 2018-07-18 삼성전자주식회사 음성을 인식하는 전자 장치
US10134482B2 (en) 2017-01-17 2018-11-20 Micron Technology, Inc. Apparatuses and methods for high speed writing test mode for memories
KR20190033318A (ko) * 2017-09-21 2019-03-29 에스케이하이닉스 주식회사 소비 전력이 감소된 메모리 칩, 이를 제어하는 버퍼 칩 모듈, 및 이를 포함하는 메모리 모듈
US10564692B2 (en) 2018-03-27 2020-02-18 Windbond Electronics Corp. Memory device and power reduction method of the same memory device
KR20200008842A (ko) * 2018-07-17 2020-01-29 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
KR20200056731A (ko) * 2018-11-15 2020-05-25 에스케이하이닉스 주식회사 반도체장치
KR102161658B1 (ko) 2018-12-24 2020-10-05 이재성 연속회전체 조종실의 hvac 시스템
CN115248999A (zh) 2021-06-21 2022-10-28 台湾积体电路制造股份有限公司 控制时钟信号的方法和装置
CN118132012B (zh) * 2024-05-07 2024-08-02 杭州海康威视数字技术股份有限公司 数据写入方法、数据读取方法、系统及电子设备

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4096402A (en) * 1975-12-29 1978-06-20 Mostek Corporation MOSFET buffer for TTL logic input and method of operation
US4672583A (en) * 1983-06-15 1987-06-09 Nec Corporation Dynamic random access memory device provided with test circuit for internal refresh circuit
JPS6246489A (ja) * 1985-08-23 1987-02-28 Nippon Texas Instr Kk ダイナミツク型差動増幅器
JPS63153799A (ja) * 1986-08-08 1988-06-27 Nec Corp 半導体メモリ
JPH0831275B2 (ja) * 1986-09-09 1996-03-27 日本電気株式会社 メモリ回路
KR920001082B1 (ko) * 1989-06-13 1992-02-01 삼성전자 주식회사 반도체 메모리장치에 있어서 메모리 테스트용 멀티바이트 광역 병렬 라이트회로
DE69024109T2 (de) * 1989-06-19 1996-07-11 Nippon Electric Co Halbleiterspeicheranordnung mit einer verbesserten Schreibsteuerschaltung
JPH03290895A (ja) * 1990-04-06 1991-12-20 Sony Corp 半導体集積回路装置
JPH0438793A (ja) * 1990-06-04 1992-02-07 Toshiba Corp データ転送制御回路およびこれを用いたダイナミック型半導体記憶装置
JPH06103599B2 (ja) * 1990-11-16 1994-12-14 三菱電機株式会社 半導体集積回路装置
JPH05325545A (ja) * 1992-05-25 1993-12-10 Mitsubishi Electric Corp 半導体記憶装置
KR0138975B1 (ko) * 1992-07-09 1998-04-30 세끼모또 다다히로 반도체 메모리 장치
JP2812097B2 (ja) * 1992-09-30 1998-10-15 日本電気株式会社 半導体記憶装置
JP3218103B2 (ja) * 1992-12-25 2001-10-15 三菱電機株式会社 半導体記憶装置
US5313120A (en) * 1993-01-22 1994-05-17 Motorola, Inc. Address buffer with ATD generation
JPH0715312A (ja) * 1993-06-15 1995-01-17 Fujitsu Ltd 半導体記憶装置
JPH07122099A (ja) * 1993-10-29 1995-05-12 Nec Corp 半導体メモリ
JPH07245558A (ja) * 1994-03-03 1995-09-19 Hitachi Ltd 半導体装置の入力回路
JP3530574B2 (ja) * 1994-05-20 2004-05-24 株式会社ルネサステクノロジ 半導体記憶装置
US5426381A (en) * 1994-05-23 1995-06-20 Motorola Inc. Latching ECL to CMOS input buffer circuit
US6002618A (en) * 1994-08-15 1999-12-14 Creative Integrated Systems NMOS input receiver circuit
US5508643A (en) * 1994-11-16 1996-04-16 Intel Corporation Bitline level insensitive sense amplifier
JP3724654B2 (ja) 1995-07-06 2005-12-07 株式会社日立製作所 半導体集積回路装置
JP3824689B2 (ja) * 1995-09-05 2006-09-20 株式会社ルネサステクノロジ 同期型半導体記憶装置
US5661684A (en) * 1995-12-22 1997-08-26 International Business Machines Corporation Differential sense amplifier
JPH09180435A (ja) * 1995-12-28 1997-07-11 Mitsubishi Electric Corp 半導体記憶装置
JP3986578B2 (ja) * 1996-01-17 2007-10-03 三菱電機株式会社 同期型半導体記憶装置
US5661691A (en) * 1996-05-23 1997-08-26 Vanguard International Semiconductor Corporation Simple layout low power data line sense amplifier design
KR100214499B1 (ko) * 1996-08-03 1999-08-02 구본준 반도체 메모리의 라이트 제어 회로
KR100232896B1 (ko) * 1996-12-31 1999-12-01 김영환 저전력형 반도체 메모리 소자
KR100265591B1 (ko) * 1997-05-19 2000-11-01 김영환 클럭입력버퍼를분리시킨반도체메모리장치
JPH10326488A (ja) 1997-05-26 1998-12-08 Hitachi Ltd 半導体集積回路装置
JP3695902B2 (ja) 1997-06-24 2005-09-14 富士通株式会社 半導体記憶装置
JPH1166862A (ja) * 1997-08-14 1999-03-09 Nec Corp 半導体メモリ
JP3544833B2 (ja) * 1997-09-18 2004-07-21 株式会社東芝 半導体装置及びその製造方法
JP3788867B2 (ja) 1997-10-28 2006-06-21 株式会社東芝 半導体記憶装置
KR100269313B1 (ko) * 1997-11-07 2000-12-01 윤종용 대기시전류소모가적은반도체메모리장치
JP4074697B2 (ja) * 1997-11-28 2008-04-09 株式会社ルネサステクノロジ 半導体装置
KR100258981B1 (ko) * 1997-12-01 2000-06-15 윤종용 반도체 메모리장치의 동작제어회로 및 그 동작제어방법
JP3443343B2 (ja) * 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
JP3386705B2 (ja) 1997-12-25 2003-03-17 株式会社東芝 半導体記憶装置およびそのバーストアドレスカウンタ
KR100265610B1 (ko) * 1997-12-31 2000-10-02 김영환 데이터 전송속도를 증가시킨 더블 데이터 레이트 싱크로너스 디램
JP3270831B2 (ja) 1998-02-03 2002-04-02 富士通株式会社 半導体装置
US6292428B1 (en) 1998-02-03 2001-09-18 Fujitsu Limited Semiconductor device reconciling different timing signals
US6111807A (en) * 1998-07-17 2000-08-29 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device allowing easy and fast text
JP3604291B2 (ja) * 1998-10-08 2004-12-22 富士通株式会社 ダブルレートの入出力回路を有するメモリデバイス
JP3746161B2 (ja) * 1998-11-19 2006-02-15 富士通株式会社 半導体装置
JP3973308B2 (ja) * 1998-11-27 2007-09-12 富士通株式会社 セルフタイミング制御回路を内蔵する集積回路装置
JP3699839B2 (ja) * 1998-11-30 2005-09-28 松下電器産業株式会社 半導体記憶装置
KR100295682B1 (ko) * 1999-04-07 2001-07-12 김영환 데이터 입력 버퍼 회로
KR100343138B1 (ko) * 1999-06-25 2002-07-05 윤종용 기입 마스킹 기능을 갖는 반도체 메모리 장치 및 그 기입 마스킹 방법
JP3420120B2 (ja) * 1999-06-29 2003-06-23 日本電気株式会社 同期型半導体メモリシステム
JP4216415B2 (ja) 1999-08-31 2009-01-28 株式会社ルネサステクノロジ 半導体装置
US6160743A (en) * 2000-03-21 2000-12-12 Mosel Vitelic, Inc. Self-timed data amplifier and method for an integrated circuit memory device
TW445714B (en) * 2000-05-05 2001-07-11 Ind Tech Res Inst Capacitor-coupled differential logic circuit
JP2002074952A (ja) * 2000-08-31 2002-03-15 Fujitsu Ltd 同期型半導体記憶装置及びその入力回路の制御方法
US6819602B2 (en) * 2002-05-10 2004-11-16 Samsung Electronics Co., Ltd. Multimode data buffer and method for controlling propagation delay time
KR100506929B1 (ko) * 2002-08-08 2005-08-09 삼성전자주식회사 동기형 반도체 메모리 장치의 입력버퍼
JP3874733B2 (ja) * 2003-02-28 2007-01-31 富士通株式会社 高速入力信号の受信回路
KR100518608B1 (ko) * 2004-01-08 2005-10-04 삼성전자주식회사 데이터 스트로브 입력 버퍼 및 이를 포함하는 동기식반도체 메모리 장치
TWI364647B (en) * 2007-07-13 2012-05-21 Asustek Comp Inc Overturning cover mechanism and electronic device using the same

Also Published As

Publication number Publication date
US8264893B2 (en) 2012-09-11
US20140140145A1 (en) 2014-05-22
US8482991B2 (en) 2013-07-09
US20050243644A1 (en) 2005-11-03
KR20050088985A (ko) 2005-09-07
US6339552B1 (en) 2002-01-15
US20020163846A1 (en) 2002-11-07
KR100702982B1 (ko) 2007-04-06
TW526607B (en) 2003-04-01
US20130286753A1 (en) 2013-10-31
US7453738B2 (en) 2008-11-18
US7693000B2 (en) 2010-04-06
US8644090B2 (en) 2014-02-04
KR100702975B1 (ko) 2007-04-04
JP2001067877A (ja) 2001-03-16
US20120069692A1 (en) 2012-03-22
US20090046517A1 (en) 2009-02-19
US6424590B1 (en) 2002-07-23
KR20010050192A (ko) 2001-06-15
US8031546B2 (en) 2011-10-04
US20120327723A1 (en) 2012-12-27
US20020054516A1 (en) 2002-05-09
US6954384B2 (en) 2005-10-11
US20100149883A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
JP4216415B2 (ja) 半導体装置
US7113446B2 (en) Latch circuit and synchronous memory including the same
KR100356638B1 (ko) 동기형 반도체 기억 장치
KR100473747B1 (ko) 클럭 신호에 동기하여 동작하는 반도체 기억 장치
US6552959B2 (en) Semiconductor memory device operable for both of CAS latencies of one and more than one
JPH10162576A (ja) 半導体メモリ装置のカラム選択ラインイネーブル回路
JP4771432B2 (ja) 半導体装置
JP4216778B2 (ja) 半導体装置
US7586798B2 (en) Write circuit of memory device
US6310825B1 (en) Data writing method for semiconductor memory device
JP5344657B2 (ja) Ddr型半導体記憶装置
JP5311507B2 (ja) 同期型半導体記憶装置
JP2006172577A (ja) 半導体記憶装置
JP4353324B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131114

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees