Nothing Special   »   [go: up one dir, main page]

JP4290150B2 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
JP4290150B2
JP4290150B2 JP2005227736A JP2005227736A JP4290150B2 JP 4290150 B2 JP4290150 B2 JP 4290150B2 JP 2005227736 A JP2005227736 A JP 2005227736A JP 2005227736 A JP2005227736 A JP 2005227736A JP 4290150 B2 JP4290150 B2 JP 4290150B2
Authority
JP
Japan
Prior art keywords
liquid crystal
substrate
electrode
pixel
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005227736A
Other languages
Japanese (ja)
Other versions
JP2005321837A (en
Inventor
徳夫 小間
清 米田
哲司 小村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005227736A priority Critical patent/JP4290150B2/en
Publication of JP2005321837A publication Critical patent/JP2005321837A/en
Application granted granted Critical
Publication of JP4290150B2 publication Critical patent/JP4290150B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Description

本発明は、垂直配向方式の液晶表示装置(LCD)に関する。   The present invention relates to a vertical alignment liquid crystal display (LCD).

近年、LCD、有機エレクトロルミネッセンス(EL)ディスプレイ、プラズマディスプレイ等、のフラットパネルディスプレイの開発が盛んに行われ、実用化が進められている。中でも、LCDは薄型、低消費電力などの点で優れており、既にOA機器、AV機器の分野で主流となっている。特に、各画素に画素情報の書き換えタイミングを制御するスイッチング素子としてTFTを配したアクティブマトリクス型LCDは、大画面、高精細の動画表示が可能となるため、各種テレビジョン、パーソナルコンピュータ、更には、携帯コンピュータ、デジタルスチルカメラ、ビデオカメラ等のモニターに多く用いられている。   In recent years, flat panel displays such as LCDs, organic electroluminescence (EL) displays, plasma displays, etc. have been actively developed and put into practical use. Above all, LCDs are excellent in terms of thinness and low power consumption, and have already become mainstream in the field of OA equipment and AV equipment. In particular, an active matrix LCD in which TFTs are arranged as switching elements for controlling the pixel information rewriting timing for each pixel enables large-screen, high-definition video display, so that various televisions, personal computers, It is often used for monitors of portable computers, digital still cameras, video cameras and the like.

TFTは絶縁性基板上に金属層とともに半導体層を所定の形状に形成することにより得られる電界効果型トランジスタ(FET:field effect transistor)である。アクティブマトリクス型LCDにおいては、TFTは、液晶を挟んだ一対の基板間に形成された、液晶を駆動するための各キャパシタンスに接続されている。   A TFT is a field effect transistor (FET) obtained by forming a semiconductor layer together with a metal layer in a predetermined shape on an insulating substrate. In the active matrix LCD, the TFT is connected to each capacitance for driving the liquid crystal formed between a pair of substrates sandwiching the liquid crystal.

図10はLCDの表示画素部の拡大平面図、図11はそのB−B線に沿った断面図である。基板(50)上に、Cr、Ti、Ta等のゲート電極(51)が形成され、これを覆ってゲート絶縁膜(52)が形成されている。ゲート絶縁膜(52)上には、非晶質シリコン即ちa−Si膜(53)が、ゲート電極(51)の上方を通過するように、島状に形成されている。a−Si膜(53)上には、両端に不純物がドーピングされたN+型a−Si膜(53N)が形成され、オーミック層となっている。a−Si膜(53)のチャンネル領域の上には、エッチストッパー(54)が残されている。N+a−Si膜(53N)上には、各々、ドレイン電極(56)及びソース電極(57)が形成されている。これらを覆って層間絶縁膜(58)が形成され、層間絶縁膜(58)上には、ITO(indium tin oxide)、あるいは、Alからなる画素電極(59)が形成され、層間絶縁膜(58)に開口されたコンタクトホールを介してソース電極(57)に接続されている。この上には、ポリイミド等の配向膜(71)が形成され、図12に示すようにラビング処理が施されている。以上で、TFT基板が構成されている。   FIG. 10 is an enlarged plan view of a display pixel portion of the LCD, and FIG. 11 is a cross-sectional view taken along the line BB. A gate electrode (51) such as Cr, Ti, or Ta is formed on the substrate (50), and a gate insulating film (52) is formed so as to cover it. On the gate insulating film (52), an amorphous silicon, that is, an a-Si film (53) is formed in an island shape so as to pass over the gate electrode (51). On the a-Si film (53), an N + type a-Si film (53N) doped with impurities at both ends is formed to form an ohmic layer. An etch stopper (54) is left on the channel region of the a-Si film (53). A drain electrode (56) and a source electrode (57) are formed on the N + a-Si film (53N), respectively. An interlayer insulating film (58) is formed so as to cover them, and a pixel electrode (59) made of ITO (indium tin oxide) or Al is formed on the interlayer insulating film (58), and the interlayer insulating film (58 ) Is connected to the source electrode (57) through the contact hole opened in the above. An alignment film (71) such as polyimide is formed thereon, and a rubbing process is performed as shown in FIG. The TFT substrate is configured as described above.

TFT基板(50)に対向して配置された基板(60)上には、フィルムレジストからなるR、G、Bのカラーフィルター(61)が形成され、各々の画素電極(59)に対応する位置に設けられている。また、画素電極(59)の間隙及びTFTに対応する位置には遮光性のフィルムレジストからなるブラックマトリクス(61BM)が形成されている。これらカラーフィルター(61)層上には、ITO等の共通電極(62)が形成されている。共通電極(62)上には、基板(50)側と同じ配向膜(72)が設けられ、ラビング処理が施されている。以上で、対向基板が構成されている。   On the substrate (60) disposed opposite to the TFT substrate (50), R, G, B color filters (61) made of film resist are formed, and positions corresponding to the respective pixel electrodes (59). Is provided. A black matrix (61BM) made of a light-shielding film resist is formed at a position corresponding to the gap between the pixel electrode (59) and the TFT. On these color filter (61) layers, a common electrode (62) such as ITO is formed. On the common electrode (62), the same alignment film (72) as that on the substrate (50) side is provided and subjected to a rubbing treatment. The counter substrate is configured as described above.

これらTFT基板(50)および対向基板(60)の間には、液晶層(80)が装填され、画素電極(59)と共通電極(62)間に印加された電圧によって形成された電界強度に応じて液晶分子(81)の向き即ち配向が制御される。基板(50)および(60)の外側には、不図示であるが、偏光板が設けられており、偏光軸を直交させた配置とされている。これら偏光板間を通過する直線偏光は、各表示画素毎に異なる配向に制御された液晶層(80)を通過する際に変調され、所望の透過率に制御される。   A liquid crystal layer (80) is loaded between the TFT substrate (50) and the counter substrate (60), and the electric field strength formed by the voltage applied between the pixel electrode (59) and the common electrode (62) is increased. Accordingly, the direction, that is, the orientation of the liquid crystal molecules (81) is controlled. Although not shown, a polarizing plate is provided outside the substrates (50) and (60), and the polarization axes are orthogonal to each other. The linearly polarized light passing between the polarizing plates is modulated when passing through the liquid crystal layer (80) controlled to have a different orientation for each display pixel, and is controlled to a desired transmittance.

ここに挙げた例では、液晶は負の誘電率異方性を有しており、配向膜(71,72)は、液晶の初期配向を、基板の垂直方向に制御した垂直配向膜である。この場合、電圧無印加時には、一方の偏光板を抜けた直線偏光は、液晶層(80)を通過して他方の偏光板により遮断されて表示は黒として認識される。電圧印加時には、一方の偏光板を抜けた直線偏光は、液晶層(80)にて複屈折を受け、楕円偏光に変化して他方の偏光板を通過し、表示は白に近づいていく。この方式は、ノーマリブラック(NB)モードと呼ばれる。特に、垂直配向膜(71,72)はラビング処理が施され、液晶分子(81)の初期状態における向きが、法線方向から僅かの傾斜(プレチルト)をもって一律に制御され揃えられている。このプレチルト角(θ)は、通常、1°から5°にされている。液晶分子(81)は電気的に一軸性であり、電界方向とのなす角度は、電界強度により決定されるが、電界方向を軸とした方位角は制御されない。負の誘電率異方性を有する液晶分子(81)は、電界方向と異なる方向に傾くが、プレチルトを付与することで、電圧印加により、プレチルト方向に向かって傾斜するように仕向けられる。このため、傾斜する向きが揃えられ、液晶の配向が平面方向に関してばらつくことを抑え、表示品位が低下することを防いでいる。   In the example given here, the liquid crystal has negative dielectric anisotropy, and the alignment films (71, 72) are vertical alignment films in which the initial alignment of the liquid crystal is controlled in the vertical direction of the substrate. In this case, when no voltage is applied, the linearly polarized light passing through one polarizing plate passes through the liquid crystal layer (80) and is blocked by the other polarizing plate, and the display is recognized as black. When a voltage is applied, the linearly polarized light that has passed through one polarizing plate undergoes birefringence in the liquid crystal layer (80), changes to elliptically polarized light, passes through the other polarizing plate, and the display approaches white. This method is called normally black (NB) mode. In particular, the vertical alignment films (71, 72) are rubbed, and the orientation of the liquid crystal molecules (81) in the initial state is uniformly controlled and aligned with a slight inclination (pretilt) from the normal direction. This pretilt angle (θ) is normally set to 1 ° to 5 °. The liquid crystal molecules (81) are electrically uniaxial, and the angle formed with the electric field direction is determined by the electric field strength, but the azimuth angle about the electric field direction is not controlled. The liquid crystal molecules (81) having negative dielectric anisotropy are inclined in a direction different from the electric field direction. However, by applying a pretilt, the liquid crystal molecules (81) are directed to be inclined toward the pretilt direction by applying a voltage. For this reason, the tilting directions are aligned, the liquid crystal orientation is prevented from varying in the plane direction, and the display quality is prevented from deteriorating.

また、ブラックマトリクス(61BM)は、表示画素間の電圧が印加されない領域において、プレチルトが付与された液晶により複屈折が生じて不要な光が抜けて、コントラスト比を低下させることを防ぐ目的で設けられている。 図13および図14に対向基板の製造方法を示す。まず図13(a)の工程では、基板(60)上にR、G、Bのカラーフィルター(61R,61G,61B)を形成する。Rのカラーフィルター(61R)は、まず、Rのフィルムレジストを貼り付け、これをRの表示画素に対応した形状に感光して現像することにより形成する。Gのカラーフィルター(61G)、および、Bのカラーフィルター(61B)も同様に形成する。これらカラーフィルター(61R,61G,61B)は、各々対応する画素電極(59)よりもやや小さめに形成されている。   The black matrix (61BM) is provided for the purpose of preventing the contrast ratio from being lowered due to birefringence caused by the liquid crystal provided with the pretilt in the region where the voltage between the display pixels is not applied, and unnecessary light being lost. It has been. 13 and 14 show a manufacturing method of the counter substrate. First, in the process of FIG. 13A, R, G, B color filters (61R, 61G, 61B) are formed on a substrate (60). The R color filter (61R) is formed by first attaching an R film resist and exposing and developing it to a shape corresponding to the R display pixels. The G color filter (61G) and the B color filter (61B) are formed in the same manner. These color filters (61R, 61G, 61B) are formed slightly smaller than the corresponding pixel electrodes (59).

続く図13(b)の工程で、遮光性のフィルムレジストを貼り付け、次の図13(c)の工程で、フィルムレジストを画素間に対応した形状に感光して現像することにより、カラーフィルター(61R,61G,61B)の間隙にブラックマトリクス(61BM)を形成する。このブラックマトリクス(61BM)は、画素電極(59)間に対応する領域よりもやや大きく形成されている。   In the subsequent step of FIG. 13 (b), a light-shielding film resist is applied, and in the next step of FIG. 13 (c), the film resist is exposed and developed in a shape corresponding to the space between the pixels. A black matrix (61BM) is formed in the gaps (61R, 61G, 61B). The black matrix (61BM) is formed slightly larger than the region corresponding to the space between the pixel electrodes (59).

次の図14(d)の工程で、ITOを成膜し、共通電極(62)を形成する。   In the next step of FIG. 14D, ITO is deposited to form the common electrode (62).

更に、図14(e)の工程で、ポリイミドを印刷により成膜し、ベーキングにより乾燥した後、ラビング処理、即ち、液晶にプレチルトを付与すべく、布等を用いて矢印方向に擦ることにより配向膜(72)を形成する。   Further, in the step of FIG. 14E, after polyimide is formed into a film by printing and dried by baking, it is rubbed, that is, aligned by rubbing in the direction of the arrow using a cloth or the like to give a pretilt to the liquid crystal. A film (72) is formed.

負の誘電率異方性を有する液晶は電界方向に対して配向方向が電界方向と垂直になるように配向を変化する。この時、液晶は電界に抗する作用を発生するが、このような液晶の垂直配向からの変化は、一般にTN等の正の誘電率異方性を有する液晶が平行配向から変化する場合よりも、安定性が悪い。特に、TFTやカラーフィルター層の段差に起因した配向膜(71,72)との接触界面における凹凸は、配向変化に影響を及ぼし、表示品位の悪化を招く。   The liquid crystal having negative dielectric anisotropy changes the orientation so that the orientation direction is perpendicular to the electric field direction. At this time, the liquid crystal generates an action against an electric field, but such a change from the vertical alignment of the liquid crystal is generally more than the case where the liquid crystal having positive dielectric anisotropy such as TN changes from the parallel alignment. The stability is bad. In particular, the unevenness at the contact interface with the alignment films (71, 72) due to the steps of the TFT and the color filter layer affects the alignment change and causes the display quality to deteriorate.

また、図12および図14(e)に示すように、従来では、垂直配向膜(71,72)にラビング処理を施すことにより、図11に示すように、液晶の初期配向にプレチルト(θ)を付与しているため、電圧印加時には、全ての液晶分子(81)はプレチルトの方向(図11では右方向)に傾斜する。このため、例えば、図11の右上方向からの視認と、左上方向からの視認の場合とでは、光路に対する液晶分子(81)の傾斜角度が相対的に異なり、透過率が変化して見える。このため、輝度あるいはコントラスト比が視る方向によって変化する、いわゆる視角依存性の問題がある。   Also, as shown in FIG. 12 and FIG. 14E, conventionally, by subjecting the vertical alignment films (71, 72) to a rubbing process, as shown in FIG. Therefore, when a voltage is applied, all the liquid crystal molecules (81) are tilted in the pretilt direction (rightward in FIG. 11). For this reason, for example, the angle of inclination of the liquid crystal molecules (81) with respect to the optical path is relatively different between the viewing from the upper right direction in FIG. 11 and the viewing from the upper left direction, and the transmittance appears to change. For this reason, there is a problem of so-called viewing angle dependency in which the luminance or contrast ratio changes depending on the viewing direction.

また、対向基板(60)側に形成されたブラックマトリクス(61BM)は、画素電極(59)間の領域を漏れなく覆わなければならないため、TFT基板(50)側との貼り合わせ時のずれを考慮して、大きめに形成されている。このため、有効表示領域が縮小し、開口率が低下する問題もあった。更に、TFT基板側の垂直配向膜(71)を形成するためのラビング処理は、TFTの静電破壊を招き、表示不良となり、歩留まり低下の原因となっていた。   Further, since the black matrix (61BM) formed on the counter substrate (60) side must cover the area between the pixel electrodes (59) without omission, there is no deviation at the time of bonding to the TFT substrate (50) side. Considering this, it is formed larger. For this reason, there is a problem that the effective display area is reduced and the aperture ratio is lowered. Further, the rubbing treatment for forming the vertical alignment film (71) on the TFT substrate side causes the electrostatic breakdown of the TFT, resulting in a display defect and a decrease in yield.

本発明は、対向配置された第1の基板と第2の基板の間に負の誘電率異方性を有する液晶が封入され、前記第1の基板となる一方の支持基板の対向面側に行列状に配列された複数の薄膜トランジスタと、これら薄膜トランジスタに接続され互いに交差するゲートラインおよびドレインラインと、前記複数の薄膜トランジスタ、ゲートラインおよびドレインラインを覆う絶縁膜と、該絶縁膜上に形成され前記絶縁膜に開けられた開口部を介して前記薄膜トランジスタの個々に対応して接続された液晶駆動用の複数の画素電極と、これら画素電極上に形成されたラビング処理が施されていない垂直配向膜と、前記第2の基板となる他方の支持基板の対向面に形成された液晶駆動用の共通電極と、該共通電極中の前記画素電極に対向する領域内に設けられた前記液晶の配向方向を制御する配向制御手段と、前記共通電極上に形成されたラビング処理が施されていない垂直配向膜と、を有し、前記第1の基板および前記第2の基板の外側面には偏光板が設けられてなり、該偏光板を抜けた偏光を前記液晶にて変調することにより表示を行う液晶表示装置において、前記絶縁膜は少なくとも該絶縁膜に開けられた前記開口部を除く前記薄膜トランジスタ上の表面が実質的に平坦化され、前記液晶の初期配向方向を前記基板の概ね法線方向として黒表示を行い、前記画素電極と前記共通電極との間に電圧を印加することによって前記画素電極周辺と共通電極間に斜め方向電界を発生させ、前記液晶を概ね法線方向より前記斜め方向電界に従って傾斜させて前記液晶の配向方向を隣接する前記画素電極間で分割すると共に、前記配向制御手段により1画素内での前記液晶の配向方向を画素分割し、前記配向制御手段、前記画素電極および前記薄膜トランジスタを前記第1の基板の法線方向に重畳させることを特徴とする。これにより、電圧印加時に負の誘電率異方性を有する液晶が垂直方向から変化する際に、均一性良く、良好な配向変化が行われる。 According to the present invention, a liquid crystal having negative dielectric anisotropy is sealed between a first substrate and a second substrate which are arranged opposite to each other, and the liquid crystal having a negative dielectric anisotropy is disposed on the opposite surface side of one supporting substrate serving as the first substrate. A plurality of thin film transistors arranged in a matrix, a gate line and a drain line connected to the thin film transistors and intersecting each other, an insulating film covering the plurality of thin film transistors, the gate line and the drain line, and the insulating film formed on the insulating film A plurality of pixel electrodes for driving the liquid crystal connected to each of the thin film transistors through openings formed in the insulating film, and a vertical alignment film formed on the pixel electrodes and not subjected to the rubbing process If, set to the common electrode for driving liquid crystal formed on the opposite surface of the other support substrate as the second substrate, the region facing the pixel electrode in the common electrode Has an orientation control means for controlling the alignment direction of the liquid crystal that is, a vertical alignment film rubbing process has not been applied, which is formed on the common electrode, wherein the first substrate and the second substrate In the liquid crystal display device, which is provided with a polarizing plate on the outer surface thereof and performs display by modulating the polarized light passing through the polarizing plate with the liquid crystal, the insulating film is opened at least on the insulating film. The surface on the thin film transistor excluding the opening is substantially flattened, black display is performed with the initial alignment direction of the liquid crystal as a substantially normal direction of the substrate, and a voltage is applied between the pixel electrode and the common electrode. said pixels the caused the oblique direction electric field between the pixel electrode near the common electrode, adjacent the alignment direction of the liquid crystal is inclined in accordance with generally the oblique direction field from the normal direction of the liquid crystal by applying to With split at the machining gap, the orientation direction of the liquid crystal within one pixel pixel division by the orientation control means, the orientation control means, superimposing the pixel electrode and the TFT in the normal direction of the first substrate It is characterized by making it. Thereby, when the liquid crystal having negative dielectric anisotropy changes from the vertical direction when a voltage is applied, good alignment change is performed with good uniformity.

以上の説明から明らかな如く、本発明で、電界制御による良好な画素分割が行われ、視角依存性が低減し、表示品位が向上した。また、ラビング処理工程が削除されたので、製造コストが削減されるとともに、静電気の発生が防がれ、歩留まりが向上した。   As is apparent from the above description, in the present invention, good pixel division is performed by electric field control, viewing angle dependency is reduced, and display quality is improved. Further, since the rubbing process is eliminated, the manufacturing cost is reduced, the generation of static electricity is prevented, and the yield is improved.

以下に本発明の実施形態の例を示す。   Examples of embodiments of the present invention are shown below.

図1は、本発明の実施の形態にかかるLCDの表示画素部の平面図であり、図2はそのA−A線に沿った断面図である。基板(10)上に、Cr、Ti、Ta等のゲート電極(11)が形成され、これを覆ってゲート絶縁膜(12)が形成されている。ゲート絶縁膜(12)上には、p−Si膜(53)が、ゲート電極(11)の上方を通過するように、島状に形成されている。p−Si膜(13)は、ゲート電極(11)の直上領域がノンドープのチャンネル領域(CH)とされ、チャンネル領域(CH)の両側は、燐等のN型不純物が低濃度にドーピングされたLD(lightly doped)領域(LD)、更にその外側は、同じ不純物が高濃度にドーピングされたソース領域(NS)及びドレイン領域(ND)となっており、LDD構造とされている。   FIG. 1 is a plan view of a display pixel portion of an LCD according to an embodiment of the present invention, and FIG. 2 is a sectional view taken along the line AA. On the substrate (10), a gate electrode (11) made of Cr, Ti, Ta or the like is formed, and a gate insulating film (12) is formed covering the gate electrode (11). On the gate insulating film (12), a p-Si film (53) is formed in an island shape so as to pass over the gate electrode (11). In the p-Si film (13), a region immediately above the gate electrode (11) is a non-doped channel region (CH), and both sides of the channel region (CH) are doped with N-type impurities such as phosphorus at a low concentration. An LD (lightly doped) region (LD) and the outside thereof are a source region (NS) and a drain region (ND) doped with the same impurity at a high concentration, and have an LDD structure.

チャンネル領域(CH)の上には、LD領域(LD)を形成する際に、イオン注入時のマスクとして用いられた注入ストッパー(14)が残されている。p−Si膜(13)を覆って層間絶縁膜(15)が形成され、層間絶縁膜(15)上にはドレイン電極(16)及びソース電極(17)が形成され、各々層間絶縁膜(15)に開口されたコンタクトホールを介して、p−Si膜(13)のドレイン領域(ND)及びソース領域(NS)に接続されている。これらドレイン電極(16)およびソース電極(17)を覆って、SOG、BPSG、アクリル樹脂等の平坦化絶縁膜(18)が形成され、この平坦化絶縁膜(18)上にはITO(indium tin oxide)、あるいは、Alからなる画素電極(19)が形成され、平坦化絶縁膜(18)に開口されたコンタクトホールを介してソース電極(17)に接続されている。この上には、ポリイミド等の垂直配向膜(31)が形成されている。   On the channel region (CH), an implantation stopper (14) used as a mask at the time of ion implantation when the LD region (LD) is formed is left. An interlayer insulating film (15) is formed to cover the p-Si film (13), and a drain electrode (16) and a source electrode (17) are formed on the interlayer insulating film (15). ) Is connected to the drain region (ND) and the source region (NS) of the p-Si film (13) through the contact hole opened in. A flattening insulating film (18) such as SOG, BPSG, or acrylic resin is formed to cover the drain electrode (16) and the source electrode (17), and ITO (indium tin) is formed on the flattening insulating film (18). A pixel electrode (19) made of oxide) or Al is formed and connected to the source electrode (17) through a contact hole opened in the planarization insulating film (18). A vertical alignment film (31) such as polyimide is formed thereon.

このTFT基板(10)に対向する位置には、間に液晶層(40)を挟んで対向基板となる基板(20)が配置されている。基板(20)上には、フィルムレジストからなるR、G、Bのカラーフィルター(21)が形成され、各々の画素電極(19)に対応する位置に設けられている。これらカラーフィルター(21)層上には、アクリル樹脂等の平坦化絶縁膜からなる保護膜(22)が形成され、更に、保護膜(22)の上にはITO等の共通電極(23)が形成されている。共通電極(23)中には、ITOの不在により形成された配向制御窓(24)が設けられている。配向制御窓(24)は、図1に示されているように、画素の中央部を縦断するとともに、そこより45°程度の角度をもって二股に分かれ、画素の角部へ向かった形状とされている。共通電極(23)上には、基板(10)側と同じ垂直配向膜(32)が設けられている。   At a position facing the TFT substrate (10), a substrate (20) serving as a counter substrate is disposed with a liquid crystal layer (40) interposed therebetween. On the substrate (20), R, G and B color filters (21) made of a film resist are formed and provided at positions corresponding to the respective pixel electrodes (19). A protective film (22) made of a flattening insulating film such as acrylic resin is formed on these color filter (21) layers, and a common electrode (23) such as ITO is formed on the protective film (22). Is formed. In the common electrode (23), an orientation control window (24) formed by the absence of ITO is provided. As shown in FIG. 1, the orientation control window (24) cuts the center part of the pixel vertically and is divided into two branches at an angle of about 45 ° from there, and is directed to the corner part of the pixel. Yes. On the common electrode (23), the same vertical alignment film (32) as that on the substrate (10) side is provided.

本発明において、TFT基板側の平坦化絶縁膜(18)及び対向基板側の平坦化保護膜(22)は、各々画素電極(19)及び共通電極(23)の下地として平坦性を高める働きをしている。特に、負の誘電率異方性を有する液晶が垂直配向から変化する際、電界との相互作用、即ち、電界に抗する作用を発生する時に、良好な配向変化を促す。また、高精細LCDにあって、TFTあるいはカラーフィルター層(31)の凹凸が相対的に大きくなることを考慮して、これらの段差を緩和することで、液晶層(40)との接触界面の平坦性を高め、配向の均一性を改善して、表示品位を向上している。   In the present invention, the planarization insulating film (18) on the TFT substrate side and the planarization protective film (22) on the counter substrate side serve to improve the flatness as the base of the pixel electrode (19) and the common electrode (23), respectively. is doing. In particular, when a liquid crystal having negative dielectric anisotropy changes from the vertical alignment, a favorable alignment change is promoted when an interaction with the electric field, that is, an action against the electric field is generated. Further, in the high-definition LCD, considering the relatively large unevenness of the TFT or the color filter layer (31), by relaxing these steps, the contact interface with the liquid crystal layer (40) can be reduced. Display quality is improved by improving flatness and improving uniformity of orientation.

更に、垂直配向膜(31,32)には、ラビング処理が施されておらず、図2に示されているように、プレチルト角は1°以内、理想的には0°とされている。即ち、微小範囲内の平均的な配向を示す配向ベクトルは、初期状態において法線方向に一致するか、または、1°の範囲内にある。従って、電圧印加時においても、表示画素間では、液晶分子(41)は法線方向、または、法線方向から1°の範囲内に向いている。   Further, the vertical alignment films (31, 32) are not rubbed, and as shown in FIG. 2, the pretilt angle is within 1 °, ideally 0 °. That is, the orientation vector indicating the average orientation within the minute range coincides with the normal direction in the initial state, or is within the range of 1 °. Therefore, even when a voltage is applied, the liquid crystal molecules (41) are oriented in the normal direction or within a range of 1 ° from the normal direction between display pixels.

この構成で、電圧を印加すると、画素電極(19)と共通電極(23)間に電界(42)が形成され、液晶分子(41)は傾斜するが、画素電極(19)の端部では、電界(42)は、画素電極(19)から共通電極(23)側へ向かって斜めに傾いた形状になる。このため、液晶分子(41)は、最短で電界(42)から傾斜するように配向を変化する。即ち、従来の如くプレチルトにより付与された指向性に依ることなく、斜め電界の作用により画素電極(19)の内側方向に向かって傾斜する。図1に示されるように、画素電極(19)の4辺について同様に内側に向かって傾斜する。   In this configuration, when a voltage is applied, an electric field (42) is formed between the pixel electrode (19) and the common electrode (23), and the liquid crystal molecules (41) tilt, but at the end of the pixel electrode (19), The electric field (42) is inclined obliquely from the pixel electrode (19) toward the common electrode (23). For this reason, the orientation of the liquid crystal molecules (41) changes so as to incline from the electric field (42) at the shortest. That is, it is inclined toward the inner side of the pixel electrode (19) by the action of the oblique electric field without depending on the directivity imparted by the pretilt as in the prior art. As shown in FIG. 1, the four sides of the pixel electrode (19) are similarly inclined inward.

また、配向制御窓(24)では、共通電極(23)が不在であるので電圧印加によっても電界が形成されず、配向制御窓(24)の領域内では、液晶分子(41)は初期配向状態に固定される。画素電極(19)の4辺にて制御された配向は、液晶の連続体性のため、画素電極(19)の中央領域にまで及ぶが、これら液晶の配向が異なる領域の境界は配向制御窓(24)上で固定される。即ち、図1において、配向制御窓(24)により仕切られた表示画素内の各小領域では、液晶の配向は各々異なる4つの方向に向いており、いわゆる画素分割が行われている。従って、一つの表示画素に関して、透過率の異なる各小領域が平均化されて認識されるので、あらゆる視角に対しても一定の輝度で視認され、視角依存性の問題が解決される。   Further, in the alignment control window (24), since the common electrode (23) is absent, an electric field is not formed even when voltage is applied, and the liquid crystal molecules (41) are in the initial alignment state in the region of the alignment control window (24). Fixed to. The alignment controlled by the four sides of the pixel electrode (19) extends to the central region of the pixel electrode (19) due to the continuity of the liquid crystal. (24) Fixed above. That is, in FIG. 1, in each small region in the display pixel partitioned by the orientation control window (24), the liquid crystal orientations are directed in four different directions, and so-called pixel division is performed. Accordingly, since each small region having different transmittance is averaged and recognized with respect to one display pixel, it is visually recognized at a constant luminance at any viewing angle, and the problem of viewing angle dependency is solved.

特に、本発明の構造では、画素電極(19)の下地として平坦化絶縁膜(18)を用いているので、初期状態における液晶の配向は、高い均一性をもって法線方向、あるいは、法線方向から1°の範囲内に収められる。また、平坦化絶縁膜(18)は膜厚が1μm程度と厚く形成されており、液晶は、その下のTFTおよびその電極ライン(1,2,16,17)の電界の影響を受けにくく、前述の如く、画素電極(19)の端部における斜め方向電界(42)、および、配向制御窓(24)における無電界との合同作用による画素分割が極めて良好に行われる。   In particular, in the structure of the present invention, since the planarization insulating film (18) is used as the base of the pixel electrode (19), the alignment of the liquid crystal in the initial state is the normal direction or the normal direction with high uniformity. Within 1 °. Further, the planarization insulating film (18) is formed as thick as about 1 μm, and the liquid crystal is not easily affected by the electric field of the TFT below and the electrode lines (1, 2, 16, 17), As described above, the pixel division by the combined action of the oblique electric field (42) at the end of the pixel electrode (19) and the no electric field in the alignment control window (24) is performed very well.

ここで、配向制御窓(24)の幅を十分に大きくすることで、図2に示すように配向制御窓(24)の端部においても斜め方向電界(42)が生じる。この場合、図1に示すような配向制御窓(24)の形状においては、画素電極(19)の端部における液晶分子(41)の傾斜方向と、配向制御窓(24)の端部における液晶分子(41)の傾斜方向とは、任意の領域について同一、あるいは、少なくとも45°以内に収められており、画素電極(19)の端部における配向制御作用と配向制御窓(24)の端部における配向制御作用とは概ね同じとなり、制御性が向上される。即ち、配向制御窓(24)にて仕切られた表示画素の各小領域では、画素電極(19)端部および配向制御窓(24)端部から同様の配向制御を受け、高い均一性をもって配向が揃えられる。   Here, by sufficiently increasing the width of the orientation control window (24), an oblique electric field (42) is generated at the end of the orientation control window (24) as shown in FIG. In this case, in the shape of the alignment control window (24) as shown in FIG. 1, the inclination direction of the liquid crystal molecules (41) at the end of the pixel electrode (19) and the liquid crystal at the end of the alignment control window (24). The tilt direction of the molecule (41) is the same for any region, or at least within 45 °, and the alignment control action at the end of the pixel electrode (19) and the end of the alignment control window (24). The orientation control action in is almost the same, and the controllability is improved. That is, in each small area of the display pixel partitioned by the alignment control window (24), the same alignment control is applied from the end of the pixel electrode (19) and the end of the alignment control window (24), and the alignment is performed with high uniformity. Are aligned.

一方、対向基板(20)側には、従来の図10および図11に示すようなブラックマトリクス(61BM)は設けられていない。これは、本発明において、液晶分子(41)が、初期状態において法線方向あるいは法線方向から1°以内にあるので、画素電極(19)間において、プレチルト角による光抜けが抑えられ、完全に遮光されるためである。このため、対向基板(20)側に、貼り合わせずれを考慮した大きめの遮光膜を形成する必要が無くなるので、遮光膜により有効表示領域が縮小して開口率が低下することが防がれる。   On the other hand, the conventional black matrix (61BM) as shown in FIGS. 10 and 11 is not provided on the counter substrate (20) side. In the present invention, since the liquid crystal molecules (41) are in the normal direction or within 1 ° from the normal direction in the initial state, light leakage due to the pretilt angle is suppressed between the pixel electrodes (19). This is because it is shielded from light. For this reason, it is not necessary to form a large light-shielding film in consideration of the bonding deviation on the counter substrate (20) side, so that it is possible to prevent the effective display area from being reduced by the light-shielding film and the aperture ratio from being lowered.

ここに挙げたTFTは、能動層に用いる半導体層として、それまで多用されてきた非晶質シリコン(a−Si)の代わりに多結晶シリコン(p−Si)を用いている。このp−SiTFTはオン電流が大きく、TFTサイズの小型化が図られ、開口率の向上や高精細化が達成される。また、p−SiTFTは動作速度が速く、画素部のみならず、周辺の駆動回路(ドライバー)をも同一基板上に一体形成することが可能となり、ドライバー内蔵型LCDが作製されるに至っている。   The TFT described here uses polycrystalline silicon (p-Si) instead of amorphous silicon (a-Si) which has been widely used as a semiconductor layer used as an active layer. This p-Si TFT has a large on-current, the size of the TFT is reduced, and the aperture ratio is improved and the definition is increased. Further, the p-Si TFT has a high operating speed, and not only the pixel portion but also a peripheral drive circuit (driver) can be integrally formed on the same substrate, and a driver built-in type LCD has been manufactured.

図3に、ドライバー内蔵型LCDの構成を示す。中央部には、ゲート電極(11)に接続されたゲートライン(1)と、ドレイン電極(16)に接続されたドレインライン(2)が交差配置され、その交差部には、TFT(3)及びTFT(3)に接続された画素電極(4)が形成され、表示部となっている。画素部の周辺にはゲートライン(1)に走査信号を供給するゲートドライバー(5)、及び、ドレインライン(2)に画素信号を供給するドレインドライバー(6)が形成されている。これら表示部、ゲートドライバー(5)およびドレインドライバー(6)は、同一の基板上に形成されている。一方、液晶を間に挟んだ別の基板上には共通電極(7)が形成されている。これら共通電極(7)および液晶が画素電極(4)により区画される形で、表示画素が構成されている。なお、周辺ドライバー部は、図2と同じ構造のTFTのN−chとP−chからなるCMOSが構成されてなる。ただし、P−chTFTについては、LD領域(LD)は形成されない。   FIG. 3 shows the configuration of the driver built-in type LCD. A gate line (1) connected to the gate electrode (11) and a drain line (2) connected to the drain electrode (16) are arranged to intersect at the center, and the TFT (3) is arranged at the intersection. And the pixel electrode (4) connected to the TFT (3) is formed to form a display portion. A gate driver (5) for supplying a scanning signal to the gate line (1) and a drain driver (6) for supplying a pixel signal to the drain line (2) are formed around the pixel portion. The display unit, the gate driver (5), and the drain driver (6) are formed on the same substrate. On the other hand, a common electrode (7) is formed on another substrate sandwiching the liquid crystal. The display pixel is configured such that the common electrode (7) and the liquid crystal are partitioned by the pixel electrode (4). Note that the peripheral driver portion is configured by a CMOS composed of N-ch and P-ch TFTs having the same structure as in FIG. However, the LD region (LD) is not formed for the P-ch TFT.

図4から図7に本発明の実施の形態にかかるLCDのTFT基板の製造方法を示す。まず、図4(a)の工程において、基板(10)上にCrをスパッタリングにより成膜し、これをエッチングすることにより、ゲート電極(11)を形成する。   4 to 7 show a manufacturing method of the TFT substrate of the LCD according to the embodiment of the present invention. First, in the process of FIG. 4A, a gate electrode (11) is formed by depositing Cr on the substrate (10) by sputtering and etching it.

図4(b)の工程において、ゲート電極(11)を覆って全面に、プラズマCVDによりSiNx及びSiOからなるゲート絶縁膜(12)を形成し、引き続き、連続してプラズマCVDによりアモルファスシリコン(a−Si)(13a)を成膜する。a−Si(13a)は、材料ガスであるモノシランSiH、あるいは、ジシランSi2H4を400°程度の熱及びプラズマにより分解堆積することで形成される。 In the step of FIG. 4B, a gate insulating film (12) made of SiNx and SiO 2 is formed on the entire surface covering the gate electrode (11) by plasma CVD. Subsequently, amorphous silicon ( a-Si) (13a) is deposited. The a-Si (13a) is formed by decomposing and depositing monosilane SiH 4 or disilane Si 2 H 4 as a material gas by heat and plasma of about 400 °.

図4(c)の工程において、レーザーアニールを行うことにより、a−Si(13a)を結晶化して、p−Si(13)を形成する。レーザーアニールは、例えばパルスレーザーのラインビーム走査により行われるが、基板温度が600℃以下の比較的低温で行うことができるので、基板(10)として比較的安価な無アルカリガラス基板を用いることがき、低コストのプロセスが実現される。   In the step of FIG. 4C, laser annealing is performed to crystallize a-Si (13a) to form p-Si (13). Laser annealing is performed by, for example, pulse laser line beam scanning. Since the substrate temperature can be performed at a relatively low temperature of 600 ° C. or less, a relatively inexpensive non-alkali glass substrate can be used as the substrate (10). A low cost process is realized.

図5(d)の工程において、p−Si(13)が形成された基板上に、SiOを成膜し、これを裏面露光法を用いてエッチングすることにより、ゲート電極(11)の上方に注入ストッパ(14)を形成する。裏面露光は、SiOの上にレジストを塗布し、これを基板(10)の下方から露光を行うことにより、ゲート電極(11)の影を利用した形状に感光し、現像することで行われる。この注入ストッパ(14)をマスクとして、p−Si(13)に対して、N型の導電形を示す燐(P)のイオン注入を、10の13乗程度の低ドーズ量に行い、注入ストッパー(14)が形成された領域以外を低濃度にドーピングする(N-)。この時、注入ストッパ(14)直下即ちゲート電極(11)の直上領域は真性層に維持され、TFTのチャンネル領域(CH)となる。注入ストッパ(14)をエッチングしたときのレジストはイオン注入時には残しておき、イオン注入後に剥離してもよい。 In the step of FIG. 5D, SiO 2 is formed on the substrate on which p-Si (13) is formed, and this is etched using the backside exposure method, so that the upper portion of the gate electrode (11) is obtained. An injection stopper (14) is formed on the substrate. The backside exposure is performed by applying a resist on SiO 2 and exposing it from below the substrate (10) to expose and develop a shape using the shadow of the gate electrode (11). . Using this implantation stopper (14) as a mask, ion implantation of phosphorus (P) showing N-type conductivity is performed on p-Si (13) at a low dose of about 10 13. The region other than the region where (14) is formed is doped at a low concentration (N−). At this time, the region immediately below the injection stopper (14), that is, the region directly above the gate electrode (11) is maintained in the intrinsic layer and becomes the channel region (CH) of the TFT. The resist when the implantation stopper (14) is etched may be left at the time of ion implantation and may be removed after the ion implantation.

図5(e)の工程において、ゲート電極(11)よりも少なくともチャンネル長方向に大きなレジスト(RS)を形成し、これをマスクとして、p−Si(13)に対する燐(P)のイオン注入を、10の15乗程度の高ドーズ量に行い、レジスト(RS)以外の領域を高濃度にドーピングする(N+)。この時、レジスト(RS)の直下領域には、低濃度領域(N-)及びチャンネル領域(CH)が維持されている。これにより、チャンネル領域(CH)の両側に各々低濃度のLD領域(LD)を挟んで高濃度のソース及びドレイン領域(NS、ND)が位置したLDD構造が形成される。   In the step of FIG. 5E, a resist (RS) larger than the gate electrode (11) is formed at least in the channel length direction, and using this as a mask, phosphorus (P) ions are implanted into p-Si (13). A high dose of about 10 to the 15th power is performed, and a region other than the resist (RS) is doped at a high concentration (N +). At this time, the low concentration region (N−) and the channel region (CH) are maintained in the region immediately below the resist (RS). As a result, an LDD structure is formed in which the high-concentration source and drain regions (NS, ND) are located on both sides of the channel region (CH) with the low-concentration LD region (LD) interposed therebetween.

レジスト(RS)の剥離後、不純物イオンのドーピングを行ったp−Si膜の結晶性の回復と、不純物の格子置換を目的として、加熱、あるいはレーザー照射等の活性化アニールを行う。   After the resist (RS) is stripped, activation annealing such as heating or laser irradiation is performed for the purpose of restoring the crystallinity of the p-Si film doped with impurity ions and replacing the impurity lattice.

図6(f)の工程において、このp−Si(13)をエッチングすることによりTFTの必要領域にのみ残し島状化した後、SiNx等からなる層間絶縁層(15)を形成し、ソース及びドレイン領域(NS、ND)に対応する部分をエッチングで除去することによりコンタクトホール(CT)を形成し、p−Si(13)を一部露出させる。   In the step of FIG. 6F, this p-Si (13) is etched to leave only the necessary region of the TFT to form an island, and then an interlayer insulating layer (15) made of SiNx or the like is formed. A portion corresponding to the drain region (NS, ND) is removed by etching to form a contact hole (CT), and a part of p-Si (13) is exposed.

図6(g)の工程において、Al/Moをスパッタリングにより成膜し、これをエッチングすることにより、各々コンタクトホール(CT)を介してソース領域(NS)に接続するソース電極(17)、及び、ドレイン領域(ND)に接続するドレイン電極(16)を形成する。TFTはここで完成する。   In the step of FIG. 6G, a source electrode (17) connected to the source region (NS) through the contact hole (CT) by depositing Al / Mo by sputtering and etching it, and A drain electrode (16) connected to the drain region (ND) is formed. The TFT is completed here.

更に図7(h)の工程において、TFTを覆って感光性のアクリル樹脂を被覆して平坦化絶縁膜(18)を形成し、これを露光および現像することにより、表示画素部にコンタクトホールを形成してソース電極(17)の上方を露出した後、ITOをスパッタリングにより成膜して、これをエッチングすることでソース電極(17)に接続された画素電極(19)を形成する。   Further, in the step of FIG. 7 (h), a planarization insulating film (18) is formed by covering a TFT and covering with a photosensitive acrylic resin, and exposing and developing this to form a contact hole in the display pixel portion. After forming and exposing the upper part of the source electrode (17), ITO is formed into a film by sputtering, and this is etched to form the pixel electrode (19) connected to the source electrode (17).

図7(i)の工程において、ポリイミドを印刷により液状に成膜し、80°、10分でプリベークを行い、引き続き、180°、30分で本ベークを行って乾燥することにより垂直配向膜(31)を形成する。   In the step of FIG. 7 (i), a polyimide film is formed into a liquid state by printing, pre-baked at 80 ° for 10 minutes, followed by main baking at 180 ° for 30 minutes and drying to obtain a vertical alignment film ( 31).

以上の工程により、TFT基板が完成する。   The TFT substrate is completed through the above steps.

続いて、図8および図9を用いて対向基板側の製造方法を説明する。まず、図8(a)の工程において、基板(20)上に、R、G、Bのカラーフィルター(21R,21G,21B)を形成する。Rのカラーフィルター(21R)は、まず、感光性のRのフィルムレジストを貼り付け、これをRの表示画素に対応した形状に感光して現像することにより形成する。Gのカラーフィルター(21G)、および、Bのカラーフィルター(21B)を同様に形成する。これらカラーフィルター(21R,21G,21B)は、少なくとも各々対応する画素電極(19)よりも大きく形成されている。   Next, a manufacturing method on the counter substrate side will be described with reference to FIGS. First, in the process of FIG. 8A, R, G, and B color filters (21R, 21G, and 21B) are formed on the substrate (20). The R color filter (21R) is formed by first attaching a photosensitive R film resist, exposing it to a shape corresponding to the R display pixel, and developing it. The G color filter (21G) and the B color filter (21B) are formed in the same manner. These color filters (21R, 21G, 21B) are formed at least larger than the corresponding pixel electrodes (19).

図8(b)の工程において、これらカラーフィルター(21R,21G,21B)を覆って、アクリル樹脂を形成することで、これらカラーフィルター(21R,21G,21B)の保護膜(22)を形成する。保護膜(22)は共通電極(23)の下地の平坦化膜も兼ねている。   In the step of FIG. 8B, the protective film (22) of these color filters (21R, 21G, 21B) is formed by covering these color filters (21R, 21G, 21B) and forming an acrylic resin. . The protective film (22) also serves as a planarizing film for the base of the common electrode (23).

図9(c)の工程において、ITOをスパッタリングにより成膜し、これをエッチングすることにより、共通電極(23)および共通電極(23)中に電極不在部である配向制御窓(24)を形成する。   In the step of FIG. 9 (c), ITO is deposited by sputtering, and this is etched to form the common electrode (23) and the orientation control window (24) which is an electrode absent portion in the common electrode (23). To do.

図9(d)の工程で、ポリイミドを印刷により液状に成膜し、80°で10分のプリベークを行い、引き続き、180°で30分の本ベークを行って乾燥することにより、垂直配向膜(32)を形成する。   In the step of FIG. 9 (d), polyimide is formed into a liquid film by printing, pre-baked at 80 ° for 10 minutes, and then finally baked at 180 ° for 30 minutes and dried to obtain a vertical alignment film. (32) is formed.

以上の工程により、対向基板が完成される。   The counter substrate is completed through the above steps.

本発明では、前述の如く、TFT基板(10)製造の図7(i)の工程、即ち、垂直配向膜(31)の形成工程、および対向基板(20)製造の図9(d)の工程、即ち、配向膜(32)の形成工程において、ラビング処理を行っていない。このため、液晶は、初期配向においてプレチルトを有することなく、法線方向、あるいは、法線方向から1°以内の範囲内に収められる。特に、TFT基板側のラビング処理を行わないことで、TFTの静電破壊が防がれる。特に、ドライバー内蔵型にあっては、ドライバー部(5,6)にはTFTが密集しており、画素部に比べて格段に多く、この中の一つのTFTでも動作不良となると、表示不良となるが、ラビング処理工程を削減したことにより、この様な問題が防がれ、歩留まりが向上する。   In the present invention, as described above, the step of FIG. 7 (i) for manufacturing the TFT substrate (10), that is, the step of forming the vertical alignment film (31) and the step of FIG. 9 (d) for manufacturing the counter substrate (20). That is, the rubbing process is not performed in the step of forming the alignment film (32). Therefore, the liquid crystal is contained in the normal direction or within a range of 1 ° from the normal direction without having a pretilt in the initial alignment. In particular, by not performing the rubbing treatment on the TFT substrate side, the electrostatic breakdown of the TFT can be prevented. In particular, in the driver built-in type, TFTs are densely arranged in the driver portions (5, 6), and the number of TFTs is much larger than that of the pixel portion. However, by reducing the rubbing process, such problems can be prevented and the yield can be improved.

また、対向基板(20)製造の図8(a)の工程において、カラーフィルター(21R,21G,21B)の形成後にもブラックマトリクスを形成していない。即ち、表示画素間では、液晶と偏光板との組み合わせにより遮光を行っている。このように、ブラックマトリクスを無くしたことにより、有効表示領域が拡大し、開口率が上昇した。   Further, in the process of FIG. 8A for manufacturing the counter substrate (20), the black matrix is not formed even after the color filters (21R, 21G, 21B) are formed. That is, light shielding is performed between display pixels by a combination of a liquid crystal and a polarizing plate. Thus, by eliminating the black matrix, the effective display area is enlarged and the aperture ratio is increased.

本発明の実施の形態にかかる液晶表示装置の平面図である。It is a top view of the liquid crystal display device concerning embodiment of this invention. 図1のA−A線に沿った断面図である。It is sectional drawing along the AA line of FIG. 液晶表示装置の構成図である。It is a block diagram of a liquid crystal display device. 本発明の実施の形態にかかる製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method concerning embodiment of this invention. 本発明の実施の形態にかかる製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method concerning embodiment of this invention. 本発明の実施の形態にかかる製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method concerning embodiment of this invention. 本発明の実施の形態にかかる製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method concerning embodiment of this invention. 本発明の実施の形態にかかる製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method concerning embodiment of this invention. 本発明の実施の形態にかかる製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method concerning embodiment of this invention. 従来の液晶表示装置の平面図である。It is a top view of the conventional liquid crystal display device. 図10のB−B線に沿った断面図である。It is sectional drawing along the BB line of FIG. 従来の製造方法を示す工程断面図である。It is process sectional drawing which shows the conventional manufacturing method. 従来の液晶表示装置の対向基板の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the opposing board | substrate of the conventional liquid crystal display device. 従来の液晶表示装置の対向基板の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the opposing board | substrate of the conventional liquid crystal display device.

符号の説明Explanation of symbols

1 ゲートライン
2 ドレインライン
10 基板
11 ゲート電極
13 p−Si
16 ドレイン電極
17 ソース電極
18 平坦化絶縁膜
19 画素電極
20 基板
21 カラーフィルター
22 保護膜
23 共通電極
24 配向制御電極
31,32 垂直配向膜
40 液晶層
41 液晶分子
42 電界
DESCRIPTION OF SYMBOLS 1 Gate line 2 Drain line 10 Substrate 11 Gate electrode 13 p-Si
16 drain electrode 17 source electrode 18 planarization insulating film 19 pixel electrode 20 substrate 21 color filter 22 protective film 23 common electrode 24 alignment control electrode 31, 32 vertical alignment film 40 liquid crystal layer 41 liquid crystal molecule 42 electric field

Claims (1)

対向配置された第1の基板と第2の基板の間に負の誘電率異方性を有する液晶が封入され、
前記第1の基板となる一方の支持基板の対向面側に行列状に配列された複数の薄膜トランジスタと、これら薄膜トランジスタに接続され互いに交差するゲートラインおよびドレインラインと、前記複数の薄膜トランジスタ、ゲートラインおよびドレインラインを覆う絶縁膜と、該絶縁膜上に形成され前記絶縁膜に開けられた開口部を介して前記薄膜トランジスタの個々に対応して接続された液晶駆動用の複数の画素電極と、これら画素電極上に形成されたラビング処理が施されていない垂直配向膜と、前記第2の基板となる他方の支持基板の対向面に形成された液晶駆動用の共通電極と、該共通電極中の前記画素電極に対向する領域内に設けられた前記液晶の配向方向を制御する配向制御手段と、前記共通電極上に形成されたラビング処理が施されていない垂直配向膜と、を有し、
前記第1の基板および前記第2の基板の外側面には偏光板が設けられてなり、該偏光板を抜けた偏光を前記液晶にて変調することにより表示を行う液晶表示装置において、
前記絶縁膜は少なくとも該絶縁膜に開けられた前記開口部を除く前記薄膜トランジスタ上の表面が実質的に平坦化され、
前記液晶の初期配向方向を前記基板の概ね法線方向として黒表示を行い、
前記画素電極と前記共通電極との間に電圧を印加することによって前記画素電極周辺と共通電極間に斜め方向電界を発生させ、前記液晶を概ね法線方向より前記斜め方向電界に従って傾斜させて前記液晶の配向方向を隣接する前記画素電極間で分割すると共に、前記配向制御手段により1画素内での前記液晶の配向方向を画素分割し、前記配向制御手段、前記画素電極および前記薄膜トランジスタを前記第1の基板の法線方向に重畳させることを特徴とする液晶表示装置。
A liquid crystal having a negative dielectric anisotropy is sealed between the first substrate and the second substrate that are arranged to face each other,
A plurality of thin film transistors arranged in a matrix on the opposite surface side of the one supporting substrate to be the first substrate, gate lines and drain lines connected to the thin film transistors and intersecting with each other, the plurality of thin film transistors, the gate lines, and An insulating film covering the drain line; a plurality of pixel electrodes for driving the liquid crystal connected to each of the thin film transistors through openings formed on the insulating film and opened in the insulating film; and the pixels a vertical alignment film rubbed formed on the electrode is not performed, and the common electrode for driving liquid crystal formed on the opposite surface of the other support substrate serving as the second substrate, the in the common electrode and orientation control means for controlling the alignment direction of the liquid crystal provided in the region opposed to the pixel electrode, a rubbing process is formed on the common electrode It has a vertical alignment film that has not been, the,
In the liquid crystal display device in which a polarizing plate is provided on the outer surface of the first substrate and the second substrate, and display is performed by modulating the polarized light passing through the polarizing plate with the liquid crystal.
The insulating film is substantially planarized on the surface of the thin film transistor except at least the opening formed in the insulating film,
Black display with the initial alignment direction of the liquid crystal as the normal direction of the substrate,
By applying a voltage between the pixel electrode and the common electrode, an oblique electric field is generated between the periphery of the pixel electrode and the common electrode, and the liquid crystal is tilted in accordance with the oblique electric field from a normal direction. The alignment direction of the liquid crystal is divided between the adjacent pixel electrodes, and the alignment control unit divides the alignment direction of the liquid crystal within one pixel, and the alignment control unit, the pixel electrode, and the thin film transistor are divided into the first and second pixel electrodes. A liquid crystal display device, wherein the liquid crystal display device is superimposed in a normal direction of one substrate.
JP2005227736A 2005-08-05 2005-08-05 Liquid crystal display Expired - Lifetime JP4290150B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005227736A JP4290150B2 (en) 2005-08-05 2005-08-05 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005227736A JP4290150B2 (en) 2005-08-05 2005-08-05 Liquid crystal display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP31716997A Division JP3723336B2 (en) 1997-11-18 1997-11-18 Liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2005321837A JP2005321837A (en) 2005-11-17
JP4290150B2 true JP4290150B2 (en) 2009-07-01

Family

ID=35469107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005227736A Expired - Lifetime JP4290150B2 (en) 2005-08-05 2005-08-05 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP4290150B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5477523B2 (en) * 2006-06-15 2014-04-23 三国電子有限会社 Low cost large screen wide viewing angle fast response liquid crystal display

Also Published As

Publication number Publication date
JP2005321837A (en) 2005-11-17

Similar Documents

Publication Publication Date Title
JP3723336B2 (en) Liquid crystal display device
KR100560020B1 (en) Liquid crystal display
US8976328B2 (en) Liquid crystal display device and method for fabricating the same
US20040169812A1 (en) Thin film transistor array panel and liquid crystal display including the panel
JP4049422B2 (en) Manufacturing method of liquid crystal display device
JPH10153796A (en) Liquid crystal display device and its manufacture
KR20050001252A (en) In plane switching mode liquid crystal display device and method of fabricating the same
JP4916522B2 (en) Liquid crystal display
JP4290150B2 (en) Liquid crystal display
JP5507738B2 (en) Liquid crystal display
JP5318269B2 (en) Liquid crystal display
JP5159936B2 (en) Liquid crystal display
JP2004177875A (en) Liquid crystal display device and its manufacturing method
JP3394802B2 (en) Array substrate, display device using the same, and method of manufacturing the same
JP3674260B2 (en) Method for manufacturing liquid crystal display panel, thin film transistor array substrate, liquid crystal display panel, and liquid crystal projector
JP3727643B2 (en) Method of manufacturing liquid crystal electro-optical device of lateral electric field drive system
JP4049446B2 (en) Liquid crystal display
JP5961294B2 (en) Liquid crystal display
JP3685178B2 (en) TFT array substrate and liquid crystal display panel
JP4920119B2 (en) Active matrix liquid crystal display device
JP5525705B2 (en) Liquid crystal display
JP2002057342A (en) Manufacturing method of semiconductor device
JP2018010107A (en) Display device and fabrication method of display device
JP2006146276A (en) Liquid crystal display
JP2012109370A (en) Method of manufacturing thin film transistor, and electro-optic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050829

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090331

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term