JP4282281B2

JP4282281B2 - Electronic endoscope device

Info

Publication number: JP4282281B2
Application number: JP2002206536A
Authority: JP
Inventors: 一則阿部
Original assignee: Fujinon Corp
Current assignee: Fujinon Corp
Priority date: 2002-07-16
Filing date: 2002-07-16
Publication date: 2009-06-17
Anticipated expiration: 2022-07-16
Also published as: JP2004049250A

Description

【０００１】
【発明の属する技術分野】
本発明は電子内視鏡装置、特にスコープである電子内視鏡をプロセッサ装置に接続するものにおいて、これらの間で電源を供給し、かつ映像信号を伝送するための接続線及び信号伝送の構成に関する。
【０００２】
【従来の技術】
電子内視鏡装置では、例えば固体撮像素子であるＣＣＤ（Charge Coupled Device）が搭載された電子内視鏡（スコープ）がプロセッサ装置にケーブル及びコネクタにて接続される。そして、このケーブル及びコネクタを介して、プロセッサ装置からスコープへ電源の供給、各種の制御信号の伝送が行われ、またスコープからプロセッサ装置へ映像信号及び各種の制御信号の伝送が行われる。
【０００３】
即ち、プロセッサ装置から電源線によって供給された直流電源によってスコープは駆動され、一方スコープのＣＣＤで撮像された映像信号が信号線（伝送線）を介してプロセッサ装置へ送られており、このプロセッサ装置にて映像信号に対し各種のカラー映像処理を施すことによって被観察体像がモニタに表示される。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記電子内視鏡装置では、スコープとプロセッサ装置を接続するケーブルに電源線と複数の信号線を含んでおり、このケーブルコネクタにおいては多ピン構造となるため、いずれかの接続ピンで接触不良が生じたり、接続ピンが破損したりする恐れがあり、コスト的にも高くなるという問題があった。
【０００５】
また、近年では、適用部位や目的の異なるスコープを共通のプロセッサ装置に接続できるようにすることが要請され、またスコープに搭載するＣＣＤの多画素化が進んでいることから、多画素化された画素数の異なるＣＣＤを搭載する各種のスコープを、共通のプロセッサ装置に接続可能にすることも要請されている。更に、電子内視鏡装置では、ＣＣＤの蓄積電荷時間を可変設定して映像の明るさを制御する電子シャッタ機能が用いられており、この電子シャッタ機能を実行可能にすることも必要である。
【０００６】
本発明は上記問題点に鑑みてなされたものであり、その目的は、電源線と信号線を共用化し、最小の本数にてスコープとプロセッサ装置を接続することが可能となり、また種類の異なるスコープを共通のプロセッサ装置に接続する場合でも映像処理を良好に実行することができる電子内視鏡装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、撮像素子を搭載する電子内視鏡がプロセッサ装置を含む本体側装置に接続され、この本体側装置から電子内視鏡へ電源を供給する電子内視鏡装置において、上記電子内視鏡と上記本体側装置との間を接続する電源／信号共用線と、上記本体側装置に設けられ、上記電源／信号共用線に電源を供給するための電源供給回路と、上記電子内視鏡に設けられ、スコープ側発振器を用いて映像信号処理の電子内視鏡側基準パルスを形成する電子内視鏡側同期信号発生回路と、上記プロセッサ装置に設けられ、上記スコープ側発振器とは異なる発振周波数のプロセッサ側発振器を用いて映像信号処理のプロセッサ側基準パルスを形成するプロセッサ側同期信号発生回路と、上記電源／信号共用線の供給電源上に上記撮像素子で得られた映像信号を重畳し、かつこの映像信号の第１フィールド（若しくは第１フレーム）又は第２フィールド（若しくは第２フレーム）のいずれか一方のフィールド（若しくはフレーム）の所定のブランキング期間に電子内視鏡側基準パルスを重畳する電子内視鏡側波形重畳回路と、上記電源／信号共用線の供給電源上に重畳された映像信号の第１フィールド（若しくは第１フレーム）又は第２フィールド（若しくは第２フレーム）の上記電子内視鏡側基準パルスが重畳されない他方のフィールド（若しくはフレーム）の所定のブランキング期間にプロセッサ側基準パルスを重畳するプロセッサ側波形重畳回路と、上記電源／信号共用線に重畳された映像信号及び電子内視鏡側基準パルスを分離するプロセッサ側分離回路と、上記電源／信号共用線に重畳されたプロセッサ側基準パルスを分離する電子内視鏡側分離回路と、を備え、上記電子内視鏡側同期信号発生回路では、上記電子内視鏡側分離回路から得られたプロセッサ側基準パルスに同期した映像信号処理のための信号を発生し、上記プロセッサ側同期信号発生回路では、上記プロセッサ側分離回路から得られた電子内視鏡側基準パルスに同期した映像信号処理のための信号を発生し、これらの信号に基づいて映像信号を処理することを特徴とする。
【０００８】
請求項２記載の発明は、上記撮像素子での電荷蓄積時間を電子シャッタ速度として制御する電子シャッタ回路を設け、上記プロセッサ側波形重畳回路は、上記電源／信号共用線で供給される映像信号の所定のブランキング期間に電子シャッタ制御信号を重畳し、上記電子内視鏡側分離回路は、上記電源／信号共用線に重畳された電子シャッタ制御信号を分離することを特徴とする。
請求項３記載の発明は、上記プロセッサ側波形重畳回路は、映像信号において電子内視鏡側基準パルス及びプロセッサ側基準パルスが重畳されたブランキング期間以外のブランキング期間に、電子シャッタ制御信号を重畳することを特徴とする。
【０００９】
上記請求項１の構成によれば、電子内視鏡とプロセッサ装置が例えば１本の同軸ケーブル（又はアース線を含めて２本の電線）で接続され、この電源／信号共用線である同軸ケーブルにて、プロセッサ装置から電子内視鏡へ電源が供給されると共に、この電源／信号共用線の供給電源上（電源レベル）に波形重畳する形で電子内視鏡からプロセッサ装置へ映像信号が伝送される。
【００１０】
また、この映像信号には、例えば最初の第１フィールド（一般に奇数フィールドとなり、ノンインターレース走査の場合は第１フレームとなる）における第１水平ライン信号のブランキング期間に、電子内視鏡側基準パルス（クロック信号）が重畳されると共に、第２水平ライン以降のブランキング期間に電子内視鏡に関する情報信号（例えば８ビットデータ）が重畳され、また第２フィールド（又は第２フレーム）の第１水平ラインのブランキング期間にプロセッサ側基準パルスを重畳される。上記電子内視鏡に関する情報信号としては、電子内視鏡の種類、撮像素子の画素数情報、色信号の処理情報等の各種の情報がある。
【００１１】
そして、電子内視鏡では、プロセッサ側基準パルスが分離抽出され、プロセッサ装置では、電子内視鏡側基準パルスと電子内視鏡に関する情報信号が分離抽出され、この電子内視鏡側基準パルスに同期したクロック信号が形成されると共に、電子内視鏡に関する情報はマイコンに入力され、この情報に基づいた画像処理が行われる。
【００１２】
また、請求項２の発明によれば、次の第２フィールド（一般に偶数フィールドとなり、ノンインターレースの場合は第２フレームとなる）における例えば第２水平ライン以降のブランキング期間に、電子シャッタ制御信号が重畳される。即ち、プロセッサ装置では映像の明るさが測定されており、この明るさの判定に基づいて撮像素子における電荷蓄積時間（露光時間）を調整するための電子シャッタ速度の制御信号（例えば８ビットデータ）が供給電源上に重畳される。そして、この電子シャッタ速度制御信号は、電子内視鏡にて分離抽出されて電子シャッタ回路に供給され、この電子シャッタ回路にて撮像素子での電荷蓄積時間（電子シャッタ速度）が制御される。
【００１３】
【発明の実施の形態】
図１及び図２には、第１実施例の電子内視鏡装置の構成が示されており、図１において、スコープ（電子内視鏡）Ａは電源／信号共用線である１本の同軸ケーブル１０によってプロセッサ装置Ｂに接続される。このスコープＡの先端部に、例えば４１万画素のＣＣＤ１２、電子シャッタ回路１３が設けられ、図示していないが、この先端部には光源装置からライトガイドを介して照明光が供給される。上記電子シャッタ回路１３は、上記ＣＣＤ１２を駆動すると共に、上記ＣＣＤ１２に蓄積された電荷を掃き出す掃出しパルス（SUBパルス）の数を設定することによって、後に蓄積される実質の電荷蓄積時間（露光時間）を電子シャッタ速度として可変制御する。
【００１４】
また、このスコープＡには、直流（ＤＣ）電源を入力する電源受給回路１４、スイッチングレギュレータ等を有し上記電源受給回路１４からの供給電源により複数の電源電圧を形成する電源形成回路１５、上記同軸ケーブル１０の供給電源上に重畳された制御信号等を分離する波形分離回路１６、供給電源上に映像信号（インターレース走査の信号）を波形重畳し、かつこの映像信号の第１フィールド第１水平ライン信号のブランキング期間にスコープ側基準パルスを重畳すると共に、第１フィールドの第２水平ライン信号以降のブランキング期間にスコープＡに関するスコープ情報信号を重畳する波形重畳回路１７が設けられる。このスコープ情報としては、スコープＡの種類、ＣＣＤ１２の画素数、色信号の処理等の各種の情報がある。
【００１５】
更に、後述のプロセッサ側基準パルスの位相と発振信号の位相を比較する位相比較回路１８、画素単位のクロック信号、水平同期（ＨＤ）信号、垂直同期（ＶＤ）信号、リセット信号等の信号を形成するタイミングジェネレータ（ＴＧ）１９が設けられている。このタイミングジェネレータ１９は、４１万画素ＣＣＤ１２の駆動用周波数２８．６３６３ＭＨｚを発振する水晶発振器１９ａと可変容量ダイオード１９ｂを有し、上記スコープ側基準パルスとして周波数２８．６．６３ＭＨｚのクロック信号を出力し、また上記位相比較回路１８と共にＰＬＬ（Phase Locked Loop）を形成することによってプロセッサ側基準パルスに同期した信号を発生させる同期信号発生回路として機能する。
【００１６】
また、上記ＣＣＤ１２の出力信号を入力するバッファ２０、スコープＡの各回路を統括制御するマイコン２１、及びスコープの種類、画素数、色信号処理等のスコープＡに関するスコープ情報を格納したＥＥＰＲＯＭ５０等が設けられており、このスコープ情報信号はマイコン２１によって波形重畳回路１７へ供給される。
【００１７】
一方、プロセッサ装置Ｂには、スコープＡへＤＣ電源を供給するための電源供給回路２３、供給電源上において電子シャッタ速度等の制御信号の波形を第２フィールドのブランキング期間に重畳する波形重畳回路２４、ＡＣ成分である上記映像信号、スコープ側基準パルスやスコープ情報信号を分離する波形分離回路２５が設けられる。また、この波形分離回路２５の出力を入力するように、位相比較器２６及び同期信号発生器（ＳＳＧ）２７が設けられており、この位相比較器２６は、スコープ側基準パルスの位相と発振信号の位相を比較し、その位相差に比例した電圧を発生させる。上記同期信号発生器２７は、例えば４１万画素ＣＣＤの駆動用の周波数２８．６３６３ＭＨｚを発生する水晶発振器２７ａ、可変容量ダイオード２７ｂ有し、上記位相比較回路２６の出力電圧を発振器２７ａと可変容量ダイオード２７ｂの接続点に入力し、ＰＬＬを形成することにより、上記スコープ側基準信号に同期させたクロック、水平同期（ＨＤ）信号、垂直同期（ＶＤ）信号等を発生させる。
【００１８】
また、このプロセッサ装置Ｂには、各回路を統括制御するマイコン３１が設けられ、更に上記波形分離回路２５から映像信号を入力し、相関二重サンプリングを行う相関二重サンプリング（ＣＤＳ）回路３２、Ａ／Ｄ変換器３３、映像信号に対しカラー映像形成のための各種処理を施すＤＳＰ（デジタルシグナルプロセッサ）回路３４、映像の拡大・縮小を電子的に行う電子ズーム回路３５、Ｄ／Ａ変換器３６、アンプ３７等が設けられる。
【００１９】
図２には、スコープＡの電源受給回路１４、波形分離回路１６及び波形重畳回路１７の具体的な回路が示されており、上記電源受給回路１４では、上記同軸ケーブル１０に繋がる供給電源線７０に直列接続され、高周波を阻止するチョークコイルＬ_１と、供給電源線７０に並列接続されるコンデンサＣ_１とから平滑回路を構成する。上記波形分離回路１６では、供給電源線７０からの入力に対し基準電位を与える基準電圧源（Ｒｅｆ．）１６Ａ、ＡＣ（交流）成分を抜き取るためのコンデンサＣ_２、抵抗Ｒ_１等が配置され、供給電源線７０からＡＣ成分、即ちプロセッサ装置Ｂから供給された制御信号を分離する。
【００２０】
次に、上記波形重畳回路１７では、供給電源線７０とアースとの間に、コイルＬ_２とトランジスタＴｒが配置され、このトランジスタＴｒのコレクタがコイルＬ_２の一端、エミッタがアースに接続され、このトランジスタＴｒのベースに、重畳信号として上記バッファ２０からの映像信号と上記タイミングジェネレータ１９からの基準クロックパルスが与えられる。また、上述した波形重畳回路１７と波形分離回路１６の構成は、プロセッサ装置Ｂでの波形重畳回路２４と波形分離回路２５の構成としても同様に用いられる。
【００２１】
第１実施例は以上の構成からなり、上記プロセッサ装置Ｂの電源を投入すると、電源供給回路２３からＤＣ電源が同軸ケーブル１０を介してスコープＡへ供給される。一方、上記スコープＡでは、電源受給回路１４にて電源供給回路２３から供給されたＤＣ電源を受けると、電源形成回路１５により所定電圧の
複数の電源が形成され、これが各回路へ供給される。
【００２２】
そして、上記ＤＣ電源が、電子シャッタ回路１３へ供給されると、この電子シャッタ回路１３によってＣＣＤ１２が駆動され、被観察体が撮像される。このＣＣＤ１２から出力された撮像信号（映像信号）は、バッファ２０を介して波形重畳回路１７へ供給され、この波形重畳回路１７によって映像信号が供給電源上（７０）に重畳されることになり、この映像信号は同軸ケーブル１０を介してプロセッサ装置Ｂへ送られる。このとき、上記波形重畳回路１７には、マイコン２１の制御によって、まずタイミングジェネレータ１９から基準パルス（周波数２８．６３６３ＭＨｚのクロック信号）が１０パルス程度、入力され、この基準パルスが同期用信号として上記映像信号の第１フィールド第１水平ライン信号のブランキング期間に重畳される。
【００２３】
図３には、上記波形重畳回路１７の出力状態の一部が示されており、例えばＤＣ電源が１２Ｖであるとすると、１２Ｖの供給電圧上に映像信号の水平ライン信号（実質的な映像信号）Ｓ_a1，Ｓ_a2，Ｓ_a3， … が反転状態で重畳される。そして、映像信号（インターレース走査する場合）の第１（最初の）フィールド（一般に奇数フィールドとなる）の第１水平ライン信号Ｓ_a1のブランキング期間Ｂ_a1に、基準パルスＳｅが１０パルス程度、重畳される（図５）。
【００２４】
また、当該例では、図５に示されるように、マイコン２１の制御によって、スコープ情報が波形重畳回路１７にて第１フィールドの第２水平ライン信号（２Ｈ−Ｓ_a2）以降のブランキング期間に波形重畳される。図４に示されるように、ＥＥＰＲＯＭ５０には、スコープＡ側の種類、ＣＣＤ１２の画素数、色信号の処理等のスコープ情報がアドレス０，１，２…に８ビットのデータで格納されている場合を考えると、１水平ライン信号のブランキング期間毎に、１つのパルスで１を表す１又は０のビットデータが波形重畳される。即ち、図５に示されるように、例えば第２水平ライン信号２Ｈから第５水平ライン信号５Ｈ（四角が実際の映像信号部分）のブランキング期間Ｂ_a2〜Ｂ_a5にアドレス０のデータ、“０，０，０，０”が波形重畳され、第６水平ライン信号６Ｈから第１３水平ライン信号１３Ｈのブランキング期間Ｂ_a6〜Ｂ_a13にスコープデータ、“１，０，１，０，０，１，０，０”が順に波形重畳される。
【００２５】
一方、プロセッサ装置Ｂの波形分離回路２５では、上記同軸ケーブル１０を介して供給されるＡＣ成分が分離され、図３及び図５で説明した水平ライン信号Ｓ_a1，Ｓ_a2，Ｓ_a3 … の映像信号はＣＤＳ回路３２へ供給され、最初にブランキング期間Ｂ_a1から分離したスコープ側基準パルスＳｅは位相比較回路２６を介して同期信号発生器２７へ供給される。この位相比較回路２６及び同期信号発生器２７では、ＰＬＬが機能し可変容量ダイオード２７ｂに加えられる電圧が変化することによって上記基準パルスＳｅに同期したクロック信号、そして水平同期信号、垂直同期信号等のタイミング信号が形成される。即ち、上記の基準パルスＳｅの重畳位置が第１フィールドの第１水平ライン信号であることが予め分かっているので、このパルスＳｅに基づいて水平走査の同期、垂直走査の同期がとれることになり、これらのタイミング信号はＣＤＳ回路３２等へ供給される。
【００２６】
また、この波形分離回路２５では、図５の第２水平ライン信号２Ｈ以降のブランキング期間Ｂ_a2〜Ｂ_a13，Ｂ_a14〜からスコープ情報信号が分離され、このスコープ情報はマイコン３１へ供給される。このスコープ情報により、マイコン３１では、接続したスコープＡに適した映像処理の制御が実行され、異なる種類のスコープＡが接続された場合でも、そのスコープ特性に応じた良好な処理が行われる。
【００２７】
そして、上記ＣＤＳ回路３２では、入力された映像信号が相関二重サンプリングされ、次段のＡ／Ｄ変換器３３でデジタル信号とされた信号は、ＤＳＰ回路３４にてカラー映像処理が施され、電子ズーム回路３５、Ｄ／Ａ変換器３６及びアンプ３７を介してモニタへ供給される。
【００２８】
更に、当該例のスコープＡの電子シャッタ回路１３では、電子シャッタ速度の可変設定によって映像の明るさを調整しており、この電子シャッタ速度の制御信号がプロセッサ装置Ｂから上記同軸ケーブル１０を介してスコープＡへ供給される。即ち、上記ＤＳＰ回路３４では、現在の映像信号の測光信号又は輝度信号が検出され、これらに基づいて映像の明るさを一定にする電子シャッタ速度の制御信号がマイコン３１へ供給されており、この結果、波形重畳回路２４を介して上記電子シャッタ速度の制御信号が電源上の第２フィールドのブランキング期間に重畳される。
【００２９】
例えば、この電子シャッタ速度の制御信号は、１水平同期信号に同期した掃出しパルスの数（例えば０から２５２）を表す８ビットデータであり、図６に示されるように、第２フィールドの第２水平ライン２Ｈ（Ｓ_b2）から第９水平ライン９Ｈのブランキング期間Ｂ_b2〜Ｂ_b9に、電子シャッタ速度制御データ“０，１，１，０，０，０，０，１”が順に重畳される。
【００３０】
そうして、スコープＡの波形分離回路１６では、同軸ケーブル１０から供給される電源上から上記電子シャッタ速度制御信号が分離され、この制御信号はマイコン２１を介して電子シャッタ回路１３へ送られる。この結果、電子シャッタ回路１３では、電子シャッタ速度制御信号である掃出しパルス数によって蓄積電荷の掃出し時間が制御され、この掃出し後の電荷蓄積時間が電子シャッタ速度として制御される。
【００３１】
以上のようにして、電源／信号共用線である同軸ケーブル１０を介して供給されたスコープ側基準パルスＳｅとスコープ情報に基づいてプロセッサ装置Ｂが映像処理を実行し、かつ同軸ケーブル１０を介して供給された電子シャッタ速度制御信号に基づいてスコープＡが露光時間制御を実行することにより、被観察体の映像をモニタに良好に表示することが可能となる。
【００３２】
また、当該実施例では、異なる画素数の各種のスコープＡを接続する場合に対応した処理が行えるようになっている。例えば、スコープＡが２７万画素のＣＣＤ１２を搭載し、プロセッサ装置が４１万画素の撮像素子の処理を基準とするように構成されている場合は、スコープＡが発振周波数１９．０６３２ＭＨｚのクロック信号を用い、プロセッサ装置Ｂが発振周波数２８．６３６３ＭＨｚのクロック信号を用いることになり、プロセッサ装置Ｂにてスコープ側基準パルスＳｅに基づいて同期をとるだけでは、不十分となる。即ち、１０パルス程度の基準パルスは、スコープＡからプロセッサ装置Ｂまでの長さを伝送すること、またトランスを通すこと等によってその波形に歪みが生じ、この波形歪みによって正確な同期状態が得られなくなる。
【００３３】
そこで、当該例では、スコープＡでもプロセッサ側基準パルスに基づいて同期がとれるように構成される。例えば、図１のプロセッサ装置Ｂの同期信号発生器２７では、発振周波数２８．６３６３ＭＨｚを分周器で２／３分周した１９．０９０９ＭＨｚを形成し、これをプロセッサ側基準パルスとして、スコープＡへ同軸ケーブル１０を介して送る。即ち、波形重畳回路２４にて、図３に示されるように、映像信号の第２フィールド（一般に偶数フィールドとなる）の第１水平ライン信号Ｓ_b1のブランキング期間にＢ_b1に、プロセッサ側基準パルスＳｐが１０パルス程度、重畳される。
【００３４】
一方、スコープＡのタイミングジェネレータ１９でも、同期信号発生の機能を有しており、波形分離回路１６から分離した上記プロセッサ側基準パルスＳｐに同期した信号を形成する。このプロセッサ側基準パルスＳｐの場合も、この重畳位置が第２フィールドの第１水平ライン信号であることが分かっているので、このパルスＳｐの入力によって水平走査の同期、垂直走査の同期がとれることになる。
【００３５】
このようにして、プロセッサ装置Ｂでは、第１フィールド第１水平ライン信号に重畳したスコープ側基準パルスＳｅに同期させると共に、スコープＡでは、第２フィールド第１水平ライン信号に重畳したプロセッサ側基準パルスＳｐに同期させることにより、波形歪みの生じない安定した信号同期が行われる。
【００３６】
更に、上記の場合、スコープ側基準パルスの周波数１９．０６３２ＭＨｚとプロセッサ側基準パルスの周波数１９．０９０９ＭＨｚが相違することから、水平方向の幅が少し小さくなるが、この水平方向の幅は電子ズーム回路３５等で補正される。即ち、電子ズーム回路３５に設けられた画像メモリにおいて、スコープ側基準パルスに同期したタイミングで書き込まれた画像データを、発振周波数２８．６３６３ＭＨｚから形成した約６３．５μsecの水平同期信号のタイミングで読み出すことにより、水平方向の幅を修正することができる。
【００３７】
上記実施例では、スコープ情報信号を第１フィールド第２水平ライン信号以降のブランキング期間に重畳し、電子シャッタ速度制御信号を第２フィールド第２水平ライン信号以降のブランキング期間に重畳したが、これらの重畳位置は任意に変更設定することができる。また、上記例では、インターレース走査の場合を説明したが、ノンインターレース走査の場合は、スコープ側基準パルスＳｅを第１（最初の）フレームの第１水平ライン信号のブランキング期間、スコープ情報信号を第１フレームの第２水平ライン信号以降のブランキング期間に重畳し、プロセッサ側基準パルスＳｐを第２フレームの第１水平ライン信号のブランキング期間に重畳し、電子シャッタ速度制御信号を第２フレーム第１水平ライン信号以降の所定のブランキング期間に重畳することができる。
【００３８】
更に、上記実施例とは逆に、プロセッサ側基準パルスＳｐを第１フィールド（又は第１フレーム）の第１水平ライン信号Ｓ_ａ１のブランキング期間Ｂ_ａ１に重畳し、スコープ側基準パルスＳｅを第２フィールド（又は第２フレーム）の第１水平ライン信号Ｓ_ｂ１のブランキング期間Ｂ_ｂ１に重畳することもできる。
【００３９】
【発明の効果】
以上説明したように、本発明によれば、電子内視鏡とプロセッサ装置との間に電源／信号共用線を配設し、かつ電子内視鏡側では供給電源上に映像信号を重畳し、かつこの映像信号の例えば第１フィールド第１水平ライン信号のブランキング期間に電子内視鏡側基準パルスを重畳すると共に、第２フィールド第1水平ライン信号のブランキング期間にプロセッサ側基準パルスを重畳し、電子内視鏡側では、プロセッサ側基準パルスに同期した映像信号処理のための信号を形成し、プロセッサ装置側では電子内視鏡側基準パルスに同期した映像信号処理のための信号を形成し、これらの信号に基づいて映像信号の処理を施すようにしたので、電源線と信号線を共用化し、例えば同軸ケーブル１本にて電子内視鏡とプロセッサ装置を接続することができ、種類の異なる電子内視鏡を共通のプロセッサ装置に接続する場合でも良好な映像を形成することが可能となる。そして、接続ピンの接触不良等もなくなり、製作コストも削減される。
【００４０】
また、請求項２の発明によれば、プロセッサ装置側では、上記電源／信号共用線で供給される映像信号の例えば第２フィールドの所定のブランキング期間に電子シャッタ制御信号を重畳し、電子内視鏡側では、電源上から分離した電子シャッタ制御信号によって電子シャッタ制御を行うようにしたので、電子シャッタ機能による露光制御が実行された良好な映像を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例に係る電子内視鏡装置の構成を示すブロック図である。
【図２】実施例の電源受給回路、波形分離回路及び波形重畳回路の具体的な構成を示す図である。
【図３】実施例の波形重畳回路において供給電源上に伝送信号が重畳された状態を示す図である。
【図４】実施例のＥＥＰＲＯＭに格納されたスコープ情報データを示す図である。
【図５】実施例において供給電源上に重畳される映像信号の第１フィールドの信号を示す図である。
【図６】実施例において供給電源上に重畳される映像信号の第２フィールドの信号を示す図である。
【符号の説明】
Ａ…スコープ（電子内視鏡）、Ｂ…プロセッサ装置、
１２…ＣＣＤ、１３…電子シャッタ回路、
１４…電源受給回路、１６，２５…波形分離回路、
１７，２４…波形重畳回路、
１９…タイミングジェネレータ（ＴＧ）、
２１，３１…マイコン、２３…電源供給回路、
１８，２６…位相比較回路、
２７…同期信号発生器（ＳＳＧ）、
１９ａ，２７ａ…水晶発振器、３２…ＣＤＳ回路、
３４…ＤＳＰ回路、５０…ＥＥＰＲＯＭ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic endoscope apparatus, in particular, an electronic endoscope that is a scope connected to a processor apparatus. The power supply is supplied between them, and the configuration of connection lines and signal transmission for transmitting video signals. About.
[0002]
[Prior art]
In an electronic endoscope apparatus, for example, an electronic endoscope (scope) on which a CCD (Charge Coupled Device) that is a solid-state imaging device is mounted is connected to a processor apparatus by a cable and a connector. Through the cable and connector, power is supplied from the processor device to the scope and various control signals are transmitted, and video signals and various control signals are transmitted from the scope to the processor device.
[0003]
That is, the scope is driven by a DC power source supplied from the processor device through the power supply line, while a video signal captured by the CCD of the scope is sent to the processor device via the signal line (transmission line). The subject image is displayed on the monitor by applying various color video processing to the video signal.
[0004]
[Problems to be solved by the invention]
However, in the above electronic endoscope apparatus, the cable connecting the scope and the processor device includes a power supply line and a plurality of signal lines. Since this cable connector has a multi-pin structure, contact with any of the connection pins There is a risk that a defect may occur or a connection pin may be damaged, resulting in an increase in cost.
[0005]
In recent years, it has been demanded that scopes with different application sites and purposes can be connected to a common processor device, and the number of CCDs mounted on the scope has been increased. It is also required that various scopes equipped with CCDs having different numbers of pixels can be connected to a common processor device. Further, the electronic endoscope apparatus uses an electronic shutter function that controls the brightness of the image by variably setting the accumulated charge time of the CCD, and it is also necessary to make this electronic shutter function executable.
[0006]
The present invention has been made in view of the above problems, and an object of the present invention is to share a power supply line and a signal line, connect a scope and a processor device with a minimum number, and different types of scopes. It is an object of the present invention to provide an electronic endoscope apparatus that can execute video processing satisfactorily even when connected to a common processor.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, according to a first aspect of the present invention, an electronic endoscope having an image pickup device is connected to a main body side device including a processor device, and power is supplied from the main body side device to the electronic endoscope. In the electronic endoscope apparatus, the power / signal sharing line for connecting the electronic endoscope and the main body side apparatus, and the main body side apparatus are provided to supply power to the power / signal sharing line. Power supply circuit, electronic endoscope side synchronization signal generating circuit provided in the electronic endoscope and forming an electronic endoscope side reference pulse for video signal processing using a scope side oscillator, and the processor device A processor-side synchronization signal generating circuit for forming a processor-side reference pulse for video signal processing using a processor-side oscillator having an oscillation frequency different from that of the scope-side oscillator, and supply of the power / signal sharing line. It superimposes the video signal obtained by the imaging device on the power supply, and the video signal Either the first field (or the first frame) or the second field (or the second frame) An electronic endoscope side waveform superimposing circuit for superimposing an electronic endoscope side reference pulse in a predetermined blanking period, and a video signal superimposed on a power supply of the power / signal sharing line. The other field (or frame) of the first field (or the first frame) or the second field (or the second frame) where the electronic endoscope side reference pulse is not superimposed. A processor-side waveform superimposing circuit for superimposing a processor-side reference pulse in a predetermined blanking period; a processor-side separating circuit for separating a video signal and an electronic endoscope-side reference pulse superimposed on the power / signal sharing line; An electronic endoscope side separation circuit for separating the processor side reference pulse superimposed on the power / signal sharing line, and the electronic endoscope side synchronization signal generation circuit is obtained from the electronic endoscope side separation circuit. A signal for video signal processing synchronized with the processor side reference pulse is generated, and the processor side synchronization signal generation circuit synchronizes with the electronic endoscope side reference pulse obtained from the processor side separation circuit. Signals for processing are generated, and video signals are processed based on these signals.
[0008]
According to a second aspect of the present invention, there is provided an electronic shutter circuit for controlling a charge accumulation time in the image sensor as an electronic shutter speed. The processor-side waveform superimposing circuit is An electronic shutter control signal is superimposed on a predetermined blanking period of the video signal supplied through the power / signal sharing line. Shi , The electronic endoscope side separation circuit is The electronic shutter control signal superimposed on the power / signal sharing line is separated.
The invention described in claim 3 Up The processor side waveform superimposing circuit In a blanking period other than the blanking period in which the electronic endoscope side reference pulse and the processor side reference pulse are superimposed in the video signal, An electronic shutter control signal is superimposed.
[0009]
According to the configuration of the first aspect, the electronic endoscope and the processor device are connected by, for example, one coaxial cable (or two electric wires including the ground wire), and the coaxial cable serving as the power / signal sharing line. Then, power is supplied from the processor device to the electronic endoscope, and a video signal is transmitted from the electronic endoscope to the processor device in the form of waveform superposition on the power supply (signal level) of the power / signal sharing line. Is done.
[0010]
The video signal includes, for example, an electronic endoscope side reference during the blanking period of the first horizontal line signal in the first first field (generally an odd field, which is a first frame in the case of non-interlaced scanning). A pulse (clock signal) is superimposed and an information signal (for example, 8-bit data) related to the electronic endoscope is superimposed in the blanking period after the second horizontal line. In addition, the processor-side reference pulse is superimposed on the blanking period of the first horizontal line of the second field (or second frame). the above The information signal related to the electronic endoscope includes various types of information such as the type of electronic endoscope, the number of pixels of the image sensor, and processing information of color signals.
[0011]
And In the electronic endoscope, the processor side reference pulse is separated and extracted, In the processor device, the information signal regarding the electronic endoscope side reference pulse and the information signal regarding the electronic endoscope are separated and extracted, a clock signal synchronized with the electronic endoscope side reference pulse is formed, and the information regarding the electronic endoscope is The image is input to the microcomputer and image processing based on this information is performed.
[0012]
Further, according to the invention of claim 2, the electronic shutter control signal is generated during the blanking period after the second horizontal line in the next second field (generally an even field, which is a second frame in the case of non-interlace). Are superimposed. That is, the brightness of an image is measured in the processor device, and an electronic shutter speed control signal (for example, 8-bit data) for adjusting the charge accumulation time (exposure time) in the image sensor based on the determination of the brightness. Is superimposed on the power supply. The electronic shutter speed control signal is separated and extracted by the electronic endoscope and supplied to the electronic shutter circuit, and the electronic shutter circuit controls the charge accumulation time (electronic shutter speed) in the image sensor.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
1 and 2 show the configuration of the electronic endoscope apparatus according to the first embodiment. In FIG. 1, a scope (electronic endoscope) A is a single coaxial line that is a power / signal sharing line. The cable 10 is connected to the processor device B. For example, a 410,000-pixel CCD 12 and an electronic shutter circuit 13 are provided at the distal end portion of the scope A. Although not shown, illumination light is supplied to the distal end portion from the light source device through a light guide. The electronic shutter circuit 13 drives the CCD 12 and sets the number of sweep pulses (SUB pulses) for sweeping out the charges accumulated in the CCD 12, so that a substantial charge accumulation time (exposure time) accumulated later is set. Is variably controlled as the electronic shutter speed.
[0014]
Further, the scope A includes a power supply circuit 14 for inputting a direct current (DC) power supply, a switching regulator and the like, and a power supply forming circuit 15 for forming a plurality of power supply voltages from the power supply from the power supply circuit 14. A waveform separation circuit 16 that separates a control signal and the like superimposed on the power supply of the coaxial cable 10, a video signal (interlaced scanning signal) is superimposed on the power supply, and the first field of the video signal in the first horizontal first A waveform superimposing circuit 17 is provided that superimposes the scope-side reference pulse in the blanking period of the line signal and superimposes the scope information signal related to the scope A in the blanking period after the second horizontal line signal of the first field. The scope information includes various types of information such as the type of scope A, the number of pixels of the CCD 12, and processing of color signals.
[0015]
Furthermore, a phase comparison circuit 18 that compares the phase of the processor side reference pulse and the phase of the oscillation signal, which will be described later, forms signals such as a pixel unit clock signal, a horizontal synchronization (HD) signal, a vertical synchronization (VD) signal, and a reset signal. A timing generator (TG) 19 is provided. The timing generator 19 has a crystal oscillator 19a that oscillates a driving frequency of 28.6363 MHz for the 410,000 pixel CCD 12 and a variable capacitance diode 19b, and outputs a clock signal having a frequency of 28.663 MHz as the scope side reference pulse. Further, by forming a PLL (Phase Locked Loop) together with the phase comparison circuit 18, it functions as a synchronization signal generation circuit that generates a signal synchronized with the processor side reference pulse.
[0016]
Also provided are a buffer 20 for inputting the output signal of the CCD 12, a microcomputer 21 for comprehensively controlling each circuit of the scope A, and an EEPROM 50 for storing scope information about the scope A such as the scope type, the number of pixels, and color signal processing. The scope information signal is supplied to the waveform superimposing circuit 17 by the microcomputer 21.
[0017]
On the other hand, the processor device B includes a power supply circuit 23 for supplying DC power to the scope A, and a waveform superimposing circuit for superimposing a waveform of a control signal such as an electronic shutter speed on the power supply in the blanking period of the second field. 24. A waveform separation circuit 25 for separating the video signal, which is an AC component, a scope-side reference pulse, and a scope information signal is provided. In addition, a phase comparator 26 and a synchronization signal generator (SSG) 27 are provided so as to input the output of the waveform separation circuit 25. The phase comparator 26 includes the phase of the scope side reference pulse and the oscillation signal. Are compared, and a voltage proportional to the phase difference is generated. The synchronization signal generator 27 includes a crystal oscillator 27a and a variable capacitance diode 27b that generate a frequency of 28.6363 MHz for driving a 410,000 pixel CCD, for example, and outputs the output voltage of the phase comparison circuit 26 from the oscillator 27a and the variable capacitance diode. By inputting to the connection point 27b and forming a PLL, a clock synchronized with the scope side reference signal, a horizontal synchronization (HD) signal, a vertical synchronization (VD) signal, and the like are generated.
[0018]
The processor device B is provided with a microcomputer 31 for overall control of each circuit, and further receives a video signal from the waveform separation circuit 25 and performs a correlated double sampling (CDS) circuit 32 for performing correlated double sampling. A / D converter 33, DSP (digital signal processor) circuit 34 for performing various processing for color image formation on the video signal, electronic zoom circuit 35 for electronically enlarging / reducing the image, D / A converter 36, an amplifier 37, and the like are provided.
[0019]
FIG. 2 shows specific circuits of the power receiving circuit 14, the waveform separating circuit 16, and the waveform superimposing circuit 17 of the scope A. In the power receiving circuit 14, a supply power line 70 connected to the coaxial cable 10 is shown. Choke coil L connected in series to block high frequency ₁ And a capacitor C connected in parallel to the supply power line 70 ₁ A smoothing circuit is constructed from the above. In the waveform separation circuit 16, a reference voltage source (Ref.) 16 A that applies a reference potential to an input from the power supply line 70, and a capacitor C for extracting an AC (alternating current) component. ₂ , Resistance R ₁ Etc. are arranged to separate the AC component from the power supply line 70, that is, the control signal supplied from the processor unit B.
[0020]
Next, in the waveform superimposing circuit 17, the coil L is connected between the power supply line 70 and the ground. ₂ And a transistor Tr, and the collector of the transistor Tr is a coil L ₂ One end of the emitter is connected to the ground, and a video signal from the buffer 20 and a reference clock pulse from the timing generator 19 are applied to the base of the transistor Tr as a superimposed signal. The configurations of the waveform superimposing circuit 17 and the waveform separating circuit 16 described above are similarly used as the configurations of the waveform superimposing circuit 24 and the waveform separating circuit 25 in the processor device B.
[0021]
The first embodiment is configured as described above, and when the power of the processor unit B is turned on, DC power is supplied from the power supply circuit 23 to the scope A via the coaxial cable 10. On the other hand, in the scope A, when the DC power supplied from the power supply circuit 23 is received by the power supply circuit 14, the power generation circuit 15 generates a predetermined voltage.
A plurality of power supplies are formed and supplied to each circuit.
[0022]
When the DC power is supplied to the electronic shutter circuit 13, the CCD 12 is driven by the electronic shutter circuit 13, and the object to be observed is imaged. The imaging signal (video signal) output from the CCD 12 is supplied to the waveform superimposing circuit 17 via the buffer 20, and the video superimposing circuit 17 superimposes the video signal on the supply power source (70). This video signal is sent to the processor device B via the coaxial cable 10. At this time, about 10 pulses of the reference pulse (clock signal with a frequency of 28.6363 MHz) are first input from the timing generator 19 to the waveform superimposing circuit 17 under the control of the microcomputer 21, and the reference pulse is used as a synchronization signal. The first field of the video signal is superimposed on the blanking period of the first horizontal line signal.
[0023]
FIG. 3 shows a part of the output state of the waveform superimposing circuit 17. For example, if the DC power supply is 12V, the horizontal line signal (substantial video signal) of the video signal is supplied on the supply voltage of 12V. ) S _a1 , S _a2 , S _a3 , ... are superimposed in the inverted state. Then, the first horizontal line signal S of the first (first) field (generally an odd field) of the video signal (when interlace scanning is performed). _a1 Blanking period B _a1 On the other hand, the reference pulse Se is superimposed by about 10 pulses (FIG. 5).
[0024]
Further, in this example, as shown in FIG. 5, the scope information is converted into the second horizontal line signal (2H-S) of the first field by the waveform superimposing circuit 17 under the control of the microcomputer 21. _a2 ) Waveform is superimposed in the subsequent blanking period. As shown in FIG. 4, the EEPROM 50 stores scope information such as the type on the scope A side, the number of pixels of the CCD 12, the processing of color signals, and the like as 8-bit data at addresses 0, 1, 2,. When one horizontal line signal is blanked, the waveform of 1 or 0 bit data representing 1 by one pulse is superimposed. That is, as shown in FIG. 5, for example, the blanking period B from the second horizontal line signal 2H to the fifth horizontal line signal 5H (the square is the actual video signal portion). _a2 ~ B _a5 The data of address 0, “0, 0, 0, 0” is superimposed on the waveform, and the blanking period B from the sixth horizontal line signal 6H to the thirteenth horizontal line signal 13H _a6 ~ B _a13 Scope data, “1, 0, 1, 0, 0, 1, 0, 0” are sequentially superimposed on the waveform.
[0025]
On the other hand, in the waveform separation circuit 25 of the processor device B, the AC component supplied via the coaxial cable 10 is separated, and the horizontal line signal S described with reference to FIGS. _a1 , S _a2 , S _a3 Are supplied to the CDS circuit 32, and the blanking period B is firstly set. _a1 The scope-side reference pulse Se separated from is supplied to the synchronization signal generator 27 through the phase comparison circuit 26. In the phase comparison circuit 26 and the synchronization signal generator 27, a clock signal synchronized with the reference pulse Se, a horizontal synchronization signal, a vertical synchronization signal, and the like are generated when the PLL functions and the voltage applied to the variable capacitance diode 27b changes. A timing signal is formed. That is, since it is known in advance that the overlapping position of the reference pulse Se is the first horizontal line signal of the first field, the horizontal scanning and vertical scanning can be synchronized based on the pulse Se. These timing signals are supplied to the CDS circuit 32 and the like.
[0026]
In the waveform separation circuit 25, the blanking period B after the second horizontal line signal 2H in FIG. _a2 ~ B _a13 , B _a14 The scope information signal is separated from ˜, and this scope information is supplied to the microcomputer 31. Based on this scope information, the microcomputer 31 executes video processing control suitable for the connected scope A, and even when a different type of scope A is connected, good processing according to the scope characteristics is performed.
[0027]
In the CDS circuit 32, the input video signal is correlated double-sampled, and the signal converted into a digital signal by the A / D converter 33 in the next stage is subjected to color video processing by the DSP circuit 34. This is supplied to the monitor via the electronic zoom circuit 35, the D / A converter 36 and the amplifier 37.
[0028]
Further, in the electronic shutter circuit 13 of the scope A in this example, the brightness of the image is adjusted by variably setting the electronic shutter speed, and a control signal for the electronic shutter speed is sent from the processor device B through the coaxial cable 10. Scope A is supplied. That is, the DSP circuit 34 detects a photometric signal or a luminance signal of the current video signal, and based on these signals, an electronic shutter speed control signal for making the video brightness constant is supplied to the microcomputer 31. As a result, the electronic shutter speed control signal is superimposed on the blanking period of the second field on the power supply via the waveform superimposing circuit 24.
[0029]
For example, the control signal for the electronic shutter speed is 8-bit data representing the number of sweep pulses (for example, 0 to 252) synchronized with one horizontal synchronization signal, and as shown in FIG. Horizontal line 2H (S _b2 ) To 9th horizontal line 9H blanking period B _b2 ~ B _b9 In addition, electronic shutter speed control data “0, 1, 1, 0, 0, 0, 0, 1” are superimposed in order.
[0030]
Then, in the waveform separation circuit 16 of the scope A, the electronic shutter speed control signal is separated from the power supplied from the coaxial cable 10, and this control signal is sent to the electronic shutter circuit 13 via the microcomputer 21. As a result, in the electronic shutter circuit 13, the accumulated charge sweep time is controlled by the number of sweep pulses as the electronic shutter speed control signal, and the charge accumulation time after the sweep is controlled as the electronic shutter speed.
[0031]
As described above, the processor apparatus B executes video processing based on the scope side reference pulse Se and the scope information supplied via the coaxial cable 10 which is a power / signal sharing line, and via the coaxial cable 10. The scope A executes the exposure time control based on the supplied electronic shutter speed control signal, so that the image of the object to be observed can be favorably displayed on the monitor.
[0032]
Further, in this embodiment, processing corresponding to the case where various scopes A having different numbers of pixels are connected can be performed. For example, when the scope A is equipped with a CCD 12 having 270,000 pixels and the processor device is configured to be based on the processing of an image sensor with 410,000 pixels, the scope A outputs a clock signal having an oscillation frequency of 19.0632 MHz. The processor device B uses a clock signal having an oscillation frequency of 28.6363 MHz, and it is not sufficient that the processor device B only synchronizes based on the scope-side reference pulse Se. That is, the reference pulse of about 10 pulses is distorted in its waveform by transmitting the length from the scope A to the processor unit B, passing through the transformer, etc., and an accurate synchronization state is obtained by this waveform distortion. Disappear.
[0033]
Therefore, in this example, the scope A is configured to be synchronized based on the processor-side reference pulse. For example, the synchronization signal generator 27 of the processor apparatus B in FIG. 1 forms 19.0909 MHz obtained by dividing the oscillation frequency 28.6363 MHz by 2/3 with a frequency divider, and this is used as the processor side reference pulse to the scope A. It is sent via the coaxial cable 10. That is, in the waveform superimposing circuit 24, as shown in FIG. 3, the first horizontal line signal S of the second field (generally an even field) of the video signal. _b1 B during the blanking period _b1 The processor-side reference pulse Sp is superimposed on about 10 pulses.
[0034]
On the other hand, the timing generator 19 of the scope A also has a function of generating a synchronization signal, and forms a signal synchronized with the processor side reference pulse Sp separated from the waveform separation circuit 16. Also in the case of this processor side reference pulse Sp, since it is known that this superposition position is the first horizontal line signal of the second field, synchronization of horizontal scanning and vertical scanning can be achieved by inputting this pulse Sp. become.
[0035]
In this way, the processor device B synchronizes with the scope-side reference pulse Se superimposed on the first field first horizontal line signal, and the scope A uses the processor-side reference pulse superimposed on the second field first horizontal line signal. By synchronizing with Sp, stable signal synchronization without waveform distortion is performed.
[0036]
Further, in the above case, since the frequency of the scope side reference pulse 19.0632 MHz and the frequency of the processor side reference pulse 19.0909 MHz are different, the horizontal width is slightly reduced, but this horizontal width is an electronic zoom circuit. It is corrected by 35 mag. That is, in the image memory provided in the electronic zoom circuit 35, the image data written at the timing synchronized with the scope side reference pulse is read out at the timing of the horizontal synchronizing signal of about 63.5 μsec formed from the oscillation frequency 28.6363 MHz. Thus, the horizontal width can be corrected.
[0037]
In the above embodiment, the scope information signal is superimposed on the blanking period after the first field second horizontal line signal, and the electronic shutter speed control signal is superimposed on the blanking period after the second field second horizontal line signal. These superposition positions can be arbitrarily changed and set. In the above example, the case of interlaced scanning has been described. However, in the case of non-interlaced scanning, the scope side reference pulse Se is used as the blanking period of the first horizontal line signal of the first (first) frame, and the scope information signal. The processor side reference pulse Sp is superimposed on the blanking period of the first horizontal line signal of the second frame, and the electronic shutter speed control signal is transmitted to the second frame. It can be superimposed on a predetermined blanking period after the first horizontal line signal.
[0038]
Further, contrary to the above embodiment, the processor-side reference pulse Sp is used as the first horizontal line signal S of the first field (or first frame). _a1 Blanking period B _a1 And the scope side reference pulse Se is superimposed on the first horizontal line signal S of the second field (or second frame). _b1 Blanking period B _b1 It can also be superimposed on.
[0039]
【The invention's effect】
As described above, according to the present invention, the power / signal sharing line is disposed between the electronic endoscope and the processor device, and the video signal is superimposed on the power supply on the electronic endoscope side, And, for example, the first field first horizontal line signal of this video signal. Of the issue During the blanking period In addition to superimposing the electronic endoscope side reference pulse, the processor side reference pulse is also superimposed on the blanking period of the second field first horizontal line signal, and on the electronic endoscope side, video signal processing synchronized with the processor side reference pulse The signal for processing the video signal is formed on the processor device side in synchronization with the reference pulse on the electronic endoscope side. Based on these signals, the signal of the video signal is generated. Since the processing is performed, the power supply line and the signal line can be shared, for example, the electronic endoscope and the processor device can be connected with one coaxial cable, and different types of electronic endoscopes can be connected to the common processor device. It is possible to form a good image even when connected to the. Further, there is no contact failure of the connection pins, and the manufacturing cost is reduced.
[0040]
According to the second aspect of the present invention, the processor device side superimposes an electronic shutter control signal on, for example, a predetermined blanking period of the second field of the video signal supplied through the power / signal sharing line, and Since the electronic shutter control is performed by the electronic shutter control signal separated from the power source on the endoscope side, a good image in which the exposure control by the electronic shutter function is executed can be obtained.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an electronic endoscope apparatus according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating a specific configuration of a power supply receiving circuit, a waveform separation circuit, and a waveform superimposing circuit according to an embodiment.
FIG. 3 is a diagram illustrating a state in which a transmission signal is superimposed on a power supply in the waveform superimposing circuit according to the embodiment.
FIG. 4 is a diagram illustrating scope information data stored in the EEPROM of the embodiment.
FIG. 5 is a diagram illustrating a first field signal of a video signal superimposed on a power supply in the embodiment.
FIG. 6 is a diagram illustrating a second field signal of the video signal superimposed on the power supply in the embodiment.
[Explanation of symbols]
A ... Scope (electronic endoscope), B ... Processor device,
12 ... CCD, 13 ... electronic shutter circuit,
14 ... power supply receiving circuit 16, 25 ... waveform separation circuit,
17, 24 ... Waveform superimposing circuit,
19 ... Timing generator (TG),
21, 31 ... microcomputer, 23 ... power supply circuit,
18, 26 ... phase comparison circuit,
27. Synchronization signal generator (SSG),
19a, 27a ... crystal oscillator, 32 ... CDS circuit,
34 ... DSP circuit, 50 ... EEPROM.

Claims

In an electronic endoscope apparatus in which an electronic endoscope equipped with an image sensor is connected to a main body side apparatus including a processor device, and supplies power from the main body side apparatus to the electronic endoscope.
A power / signal sharing line for connecting between the electronic endoscope and the apparatus on the main body side;
A power supply circuit provided in the main body side device for supplying power to the power / signal sharing line;
An electronic endoscope side synchronization signal generating circuit that is provided in the electronic endoscope and forms an electronic endoscope side reference pulse for video signal processing using a scope side oscillator;
A processor-side synchronization signal generating circuit provided in the processor device for forming a processor-side reference pulse for video signal processing using a processor-side oscillator having an oscillation frequency different from that of the scope-side oscillator;
The video signal obtained by the image sensor is superimposed on the power supply of the power / signal sharing line, and either the first field (or first frame) or the second field (or second frame) of the video signal is used . An electronic endoscope side waveform superimposing circuit that superimposes an electronic endoscope side reference pulse in a predetermined blanking period of either field (or frame) ;
The other one in which the electronic endoscope side reference pulse of the first field (or first frame) or the second field (or second frame) of the video signal superimposed on the power supply of the power / signal sharing line is not superimposed. A processor-side waveform superimposing circuit that superimposes a processor-side reference pulse in a predetermined blanking period of a field (or frame) ;
A processor side separation circuit for separating the video signal and the electronic endoscope side reference pulse superimposed on the power / signal sharing line;
An electronic endoscope side separation circuit that separates a processor side reference pulse superimposed on the power / signal sharing line,
The electronic endoscope side synchronization signal generation circuit generates a signal for video signal processing synchronized with the processor side reference pulse obtained from the electronic endoscope side separation circuit, and the processor side synchronization signal generation circuit Generating a signal for video signal processing in synchronization with the electronic endoscope side reference pulse obtained from the processor side separation circuit, and processing the video signal based on these signals Mirror device.

An electronic shutter circuit for controlling the charge accumulation time in the image sensor as an electronic shutter speed;
The processor-side waveform superimposing circuit superimposes an electronic shutter control signal in a predetermined blanking period of a video signal supplied by the power / signal sharing line,
The electronic endoscope apparatus according to claim 1, wherein the electronic endoscope side separation circuit separates an electronic shutter control signal superimposed on the power / signal sharing line.

The processor-side waveform superimposing circuit superimposes an electronic shutter control signal in a blanking period other than a blanking period in which an electronic endoscope-side reference pulse and a processor-side reference pulse are superimposed in a video signal. Item 3. The electronic endoscope apparatus according to Item 1 or 2.