JP4264618B2 - Magnetic head drive circuit - Google Patents
Magnetic head drive circuit Download PDFInfo
- Publication number
- JP4264618B2 JP4264618B2 JP2001180978A JP2001180978A JP4264618B2 JP 4264618 B2 JP4264618 B2 JP 4264618B2 JP 2001180978 A JP2001180978 A JP 2001180978A JP 2001180978 A JP2001180978 A JP 2001180978A JP 4264618 B2 JP4264618 B2 JP 4264618B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- magnetic head
- transistors
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Magnetic Recording (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、情報記録媒体に情報を記録すべく情報記録媒体に対して磁界を印加する磁気ヘッドの駆動回路に関するものである。
【0002】
【従来の技術】
近年、音楽や、各種デジタルデーターの記録媒体として光磁気ディスクが実用化され、特に再生専用だけでなく、ユーザーが光磁気ディスクに音楽やデーターを記録することができるようにしたシステムが普及している。このような光磁気ディスクに対する情報記録方式としては、いわゆる磁界変調方式が広く採用されている。
【0003】
図5は磁界変調方式における記録動作を説明するための概念図である。図5に示したように、磁界変調方式の場合、ディスク91に対する記録ヘッドとしては、光学ヘッド92と磁気ヘッド93がディスク91を挟んで対向配置したものが用いられる。記録動作時にはディスク19表面の垂直磁化膜91aに対して光学ヘッド92からレーザ光が照射され、垂直磁化膜91aにおける記録部位がキュリー温度以上の温度となる。この状態で磁気ヘッド93から記録データー波形の反転に対応して方向が切り換わる磁界が印加され、対応する磁気パターンが垂直磁化膜91aに記録されることになる。
このような磁界変調方式を採用するディスクドライブ装置では、磁気ヘッド93の駆動回路が設けられ、同駆動回路によって、磁気ヘッド93のコイル93aに対し、記録データーに応じた駆動電流が供給される。
【0004】
図6は、この種の従来の磁気ヘッド駆動回路の一例を示す回路図である。図6に示した磁気ヘッド駆動回路102は、Hブリッジ回路と呼ばれる形態をとり、磁気ヘッドのコイル104に駆動電流を供給すべくスイッチング素子としてPチャンネルMOS−FET(Metal-Oxide-Semiconductor Field Effect Transistor)である第1および第3のトランジスター106、108と、NチャンネルMOS−FETである第2および第4のトランジスター110、112とを含んでいる。
【0005】
そして、第1および第2のトランジスター106、110のドレインは磁気ヘッドのコイル104の一端に接続され、第3および第4のトランジスター108、112のドレインはコイル104の他端に接続されている。また、第2および第4のトランジスター110、112のソースはグランドに接続され、第1および第3のトランジスター106、108のソースは正の電源ライン114に接続されている。ただし、第1および第3のトランジスター106、108のドレインはそれぞれダイオード116、118を介してコイル104の一端、および他端に接続されている。
【0006】
このような構成において、各トランジスターのゲートには、ディスク91に記録すべきデーターの波形に応じた波形のパルス電圧120が印加され、各トランジスターがオン・オフすることで、コイル104には記録データー波形に応じて極性の切り換わる駆動電流ILが流れ、対応する磁界が生成されてディスク91に対し情報が記録される。
【0007】
【発明が解決しようとする課題】
ところで、第1ないし第4のトランジスター106、110、108、112はそれぞれ上述のようにゲートに印加されるパルス電圧によりオン・オフするスイッチング回路を構成しているが、このスイッチング回路は、きわめて電圧利得の大きい反転増幅回路でもある。そして、各トランジスターのゲートとドレインとの間には寄生容量が存在し、この寄生容量は、上記電圧利得のきわめて大きい反転増幅回路の帰還容量として作用する。その結果、各反転増幅回路の入力、すなわち各トランジスターのゲートには、ミラー効果により、大きな容量のコンデンサーCiが入力容量として等価的に接続されていることになる。
【0008】
したがって、各トランジスターにパルス電圧を供給する制御回路122は、このような等価入力容量Ciを充放電しつつパルス電圧を各トランジスターのゲートに供給しなければならず、大きな駆動能力が必要であった。特に、ディスク91における情報の記録密度を高めたり、情報転送レートの向上を図るためには、各トランジスターを高速にオン・オフさせなければならず、パルス電圧の立ち上がり、立ち下りが急峻でなければならないので、制御回路122はいっそう高い駆動能力を備えることが必要となる。
【0009】
しかし、高い駆動能力を備えることで制御回路122の消費電力が増大して、磁気ヘッド駆動回路102の低消費電力化に不利となり、さらに、大型の回路素子が必要となることから制御回路122の大型化、したがって磁気ヘッド駆動回路102の大型化を招いていた。
【0010】
また、従来の磁気ヘッド駆動回路102では、第1および第3のトランジスター106、108をオンさせるためには、これらのトランジスターのゲートに電源ライン114の電圧Vddより充分に低い電圧を印加する必要がある。そして、電源ライン114の電圧Vddは通常1〜2V程度とされるので、トランジスターを確実にオンさせるために、多くの場合、ゲートには負の電圧を印加する必要がある。
したがって、従来はパルス電圧120を生成する上記制御回路122に、負の電源を設けるとともに、電源ライン114の電圧Vddと、負の電源による負の電圧との間で切り換わるパルス電圧を発生する専用の回路を設けなければならず、制御回路122の小型化の点で不利であった。
【0011】
本発明はこのような問題を解決するためになされたもので、その目的は、小型で、かつ省電力の少ない磁気ヘッド駆動回路を提供することにある。
【0012】
【課題を解決するための手段】
本発明は上記目的を達成するため、ゲートに印加される電圧にもとづいてオン・オフする第1ないし第4のトランジスターを含み、前記第1および第2のトランジスターのドレインは磁気ヘッドのコイルの一端に接続され、前記第3および第4のトランジスターのドレインは前記コイルの他端に接続され、前記第2および第4のトランジスターのソースは第1の電位点に接続され、前記第1および第3のトランジスターのソースは前記第1の電位点より電圧の高い第2の電位点に接続され、前記第1ないし第4のトランジスターを通じて前記コイルに駆動電流を供給して磁界を発生させ、同磁界により情報記録媒体に情報を記録する磁気ヘッド駆動回路であって、前記第1のトランジスターのゲートに印加されるパルス電圧を、そのハイレベルの電圧が前記第2の電位点の電圧にほぼ一致するようにクランプする第1のクランプ回路と、前記第3のトランジスターのゲートに印加されるパルス電圧を、そのハイレベルの電圧が前記第2の電位点の電圧にほぼ一致するようにクランプする第2のクランプ回路とを備えたことを特徴とする。
【0013】
本発明の磁気ヘッド駆動回路では、第1のトランジスターのゲートに印加されるパルス電圧は、第1のクランプ回路により、ハイレベルの電圧が第2の電位点の電圧にほぼ一致するようにクランプされ、また、第3のトランジスターのゲートに印加されるパルス電圧は、第2のクランプ回路により、ハイレベルの電圧が第2の電位点の電圧にほぼ一致するようにクランプされる。
【0014】
したがって、上記パルス電圧は、従来のように第2の電位点の電圧と、同電圧とは極性の異なる電圧との間で切り換わるパルス電圧である必要はなく、たとえばグランド電位と、第2の電位点の電圧との間で電圧レベルが切り換わるパルス電圧であってよい。そのため、電圧パルスを生成する回路では、第2の電位点と同じ電圧極性のパルス電圧を発生すればよいため、特別の回路は不要であり、また、第2の電位点と電圧極性が異なる専用の電源を設ける必要もない。よって、回路構成が簡素となり、回路の小型化を実現できる。
【0015】
また、本発明においては、寄生容量を通じた帰還と同時に、各トランジスターのゲートには、自トランジスターのドレインとは逆極性のスパイク状電圧がコイルの反対側の端子から各コンデンサーを通じて印加される。したがって、寄生容量により帰還するスパイク状電圧は、コンデンサーを通じて供給される逆極性のスパイク状電圧により打ち消され、寄生容量の作用が打ち消されて、ミラー効果による等価入力容量が解消される。
その結果、各トランジスターのゲートにパルス電圧を印加する制御回路では、等価入力容量の充放電の負担がなくなり、低い駆動能力を備えるのみでよいため、消費電力を削減でき、かつ回路の小型化も実現できる。
【0016】
【発明の実施の形態】
次に本発明の実施の形態例について図面を参照して説明する。
図1は本発明による磁気ヘッド駆動回路の一例を示す回路図、図2は図1の磁気ヘッド駆動回路の動作を示す波形図である。図1において、図6と同一の要素には同一の符号が付されている。
図1に示した実施の形態例の磁気ヘッド駆動回路2は、従来と同様にHブリッジ回路を形成し、磁気ヘッドのコイル104に駆動電流を供給すべくスイッチング素子としてPチャンネルMOS−FETである第1および第3のトランジスター106、108と、NチャンネルMOS−FETである第2および第4のトランジスター110、112を含んでいる。
【0017】
そして、第1および第2のトランジスター106、110のドレインは磁気ヘッドのコイル104の一端(a点)に接続され、第3および第4のトランジスター108、112のドレインはコイル104の他端(b点)に接続されている。また、第2および第4のトランジスター110、112のソースはグランドに接続され、第1および第3のトランジスター106、108のソースは正の電源ライン24(電圧Vddはたとえば1〜2V)に接続されている。ただし、第1および第3のトランジスター106、108のドレインはそれぞれ、ドレイン側をアノードとするダイオード116、118を介してコイル104の一端、および他端に接続されている。
【0018】
さらに、本実施の形態例では、第1ないし第4のコンデンサー4、6、8、10が設けられ、各コンデンサーは、それぞれ第1のトランジスター106のゲートと第3のトランジスター108のドレインとの間、第2のトランジスター110のゲートと第4のトランジスター112のドレインとの間、第3のトランジスター108のゲートと第1のトランジスター106のドレインとの間、ならびに第4のトランジスター112のゲートと第2のトランジスター110のドレインとの間に接続されている。
【0019】
次に、このように構成された磁気ヘッド駆動回路2の動作について、図2をも参照しつつ説明する。
不図示のディスクに記録すべきデーターDRの波形が図2の(A)に示したようなものであった場合、データー波形がハイレベルである、たとえば期間T1では、制御回路26より、第1のトランジスター106のゲートにはローレベルの電圧Vg1が印加され(図2の(B))、第4のトランジスター112のゲートにはハイレベルの電圧Vg4が印加される(図2の(E))。一方、第2のトランジスター110のゲートにはローレベルの電圧Vg2が印加され(図2の(C))、第3のトランジスター108のゲートにはハイレベルの電圧Vg3が印加される(図2の(D))。
【0020】
その結果、この期間T1においては、第1および第4のトランジスター106、112はオン、第2および第3のトランジスター110、108はオフとなり、コイル104には電流ILが流れる(図2の(H))。
期間T1につづく期間T2では、データー波形はローレベルへと反転するため、期間T2では、各トランジスターのゲートに、すべて反転させた極性の電圧が制御回路26より印加される。その結果、期間T2では、第1および第4のトランジスター106、112はオフ、第2および第3のトランジスター110、108はオンとなり、コイル104には、期間T1とは逆極性の電流ILが流れる(図2の(H))。
そして、このような駆動電流ILがコイル104に供給されることにより、ディスクに対する情報の記録が行われる。
【0021】
ところで、期間T1の開始のタイミングや、期間T1から期間T2への移行のタイミングでは、各トランジスターのゲートに印加されるパルス電圧は、そのレベルが切り換わり、そしてコイル104に流れる電流ILは、その方向が反転する。したがって、これらのタイミングでは電流ILが急速に変化し、コイル104の両端には互いに逆極性の高いスパイク状の電圧(たとえば20Vpp程度)が生成される。図2の(F)はa点における、このスパイク状電圧Vaを示し、図2の(G)はb点におけるスパイク状電圧Vbを示している。
【0022】
これらのスパイク状電圧(すなわち高周波信号)は、各トランジスターのゲート・ドレイン間の寄生容量(帰還容量)を通じてゲート側に帰還する。
一方、本実施の形態例では、上述のように第1ないし第4のコンデンサー4、6、8、10が接続されているので、これらのスパイク状電圧は第1ないし第4のコンデンサー4、6、8、10を通じて各トランジスターのゲートに印加される。すなわち、a点に発生したスパイク状電圧は第3のコンデンサー8を通じて第3のトランジスター108のゲートに印加されるとともに、第4のコンデンサー10を通じて第4のトランジスター112のゲートに印加される。また、b点に発生したスパイク状電圧は第1のコンデンサー4を通じて第1のトランジスター106のゲートに印加されるとともに、第2のコンデンサー6を通じて第2のトランジスター110のゲートに印加される。
【0023】
そして、第1ないし第4のトランジスター106、110、108、112の各ゲートにそれぞれ第1ないし第4のコンデンサー4、6、8、10を通じて印加されるスパイク状電圧は、各トランジスター自身のドレインから寄生容量を通じて帰還するスパイク状電圧とは、極性が逆になっている。
したがって、寄生容量により帰還するスパイク状電圧は、各コンデンサーを通じて供給される逆極性のスパイク状電圧により打ち消され、寄生容量の作用が打ち消されて、ミラー効果による等価入力容量が解消される。
その結果、本実施の形態例では、制御回路26は、等価入力容量に過渡電流を供給する必要がなくなり、従来のような高い駆動能力は不要となるので、消費電力を削減できるとともに、回路の小型化を実現できる。
【0024】
なお、上述のように、第1ないし第4のコンデンサー4、6、8、10を通じて各トランジスターのゲート側に供給される電圧は、各トランジスターのドレインから寄生容量を通じて帰還する電圧と逆極性となっており、各コンデンサーの作用により寄生容量の作用が打ち消されるため、第1ないし第4のコンデンサー4、6、8、10は、上記寄生容量を中和する中和コンデンサーとして働いていると言うことができる。
【0025】
本実施の形態例では、第1および第3のトランジスター106、108のドレインとコイル104の各端子との間にダイオード116、118が介在し、第1および第3のトランジスター106、108のドレイン電圧が電源ライン24の電圧Vdd以上となることが防止されているので、一端がこれらのトランジスターのドレインに接続されている第1および第3のコンデンサー4、8に印加されるスパイク状電圧は最大レベルが制限される。したがって、第1および第3のコンデンサー4、8の容量は、第2および第4のコンデンサー6、10の容量より大きく設定して、逆極性のスパイク状電圧が充分な大きさでゲートに印加されるようにすることが望ましい。
具体的には、第1および第3のコンデンサー4、8の容量はたとえば50pF、第2および第4のコンデンサー6、10の容量はたとえば5pF程度とすることで、良好な結果が得られる。
【0026】
次に、本発明の第2の実施の形態例について説明する。
図3は第2の実施の形態例としての磁気ヘッド駆動回路を示す回路図、図4は図3の磁気ヘッド駆動回路の動作を示す波形図である。図3において、図1と同一の要素には同一の符号が付されている。
図3に示したように、第2の実施の形態例の磁気ヘッド駆動回路12は、第1および第3のトランジスター106、108の入力部に第1および第2のクランプ回路14、16を設けた点が従来と異なっている。
第1および第2のクランプ回路14、16は、それぞれコンデンサー18、ダイオード20、ならびに抵抗22により構成され、第1のクランプ回路14のコンデンサー18は第1のトランジスター106のゲートに直列に接続され、またダイオード20および抵抗22の並列回路は、ダイオード20のアノードをゲート側にして第1のトランジスター106のゲートと電源ライン24との間に接続されている。一方、第2のクランプ回路16のコンデンサー18は第3のトランジスター108のゲートに直列に接続され、またダイオード20および抵抗22の並列回路は、ダイオード20のアノードをゲート側にして第3のトランジスター108のゲートと電源ライン24との間に接続されている。
【0027】
このような構成において、制御回路26が、第1および第3のトランジスター106、108に対して電圧レベルが、たとえば0Vと3Vとの間で切り換わるパルス電圧Vg1、Vg3を出力したとすると、これらのパルス電圧は、第1および第2のクランプ回路により、全体が負の方向にシフトされ、ハイレベルの電圧が、ほぼ電源ライン24の電圧Vdd(1〜2V)に一致する電圧にクランプされる。
【0028】
第1のクランプ回路14を例に詳しく説明すると、図4の(A)に示したように、制御回路26が出力する、たとえばパルス電圧Vg1がハイレベルの期間では、ダイオード20は順方向にバイアスされるので導通状態となり、コンデンサー18は速やかに充電され、その両端の電圧は、パルス電圧のハイレベルの電圧Vgh(3V)からダイオード20の順方向電圧降下Vdfを減じた電圧Vgh−Vdfとなる。
【0029】
パルス電圧Vg1がローレベルになると、コンデンサー18に蓄積した電荷は抵抗22を通じて放電するが、抵抗22とコンデンサー18とにより決まる時定数を充分に大きく設定すると、この放電は緩やかとなり、パルス電圧Vg1がローレベルの期間、コンデンサー18の両端の電圧Vgh−Vdfはほとんど変化しない。したがって、第1のトランジスター106のゲートには、図4の(B)に示したように、パルス電圧Vg1からコンデンサー18の両端の電圧Vgh−Vdfを減じたパルス電圧Vg1’が印加される。このパルス電圧Vg1’のハイレベルの電圧は、ダイオード20の順方向電圧Vdfに相当する電圧だけ電源ライン24の電圧を上回るが、ダイオード20の順方向電圧Vdfは小さいので、ほぼ電源ライン24の電圧に一致する。一方、パルス電圧Vg1’のローレベルの電圧Vdd−Vgh+Vdfは、パルス電圧Vg1のハイレベルの電圧が3V、電源電圧Vddが1〜2Vの場合、負の電圧となる。第1および第2のクランプ回路14、16は同じ構成であるから、同様のことが第2のクランプ回路16に関しても言える。
【0030】
したがって、本実施の形態例では、制御回路26は、単に0Vと3Vの間で切り換わるパルス電圧を生成すればよく、従来のように負の電圧と正の電圧との間で切り換わるパルスを生成する必要がないので、特別の回路は不要であり、また、負の電源を備える必要もない。よって、回路構成が簡素となり、回路の小型化を実現できる。
【0031】
なお、ここでは従来の磁気ヘッド駆動回路に本発明にもとづく第1および第2のクランプ回路14、16を設けた場合について説明したが、最初の実施の形態例の磁気ヘッド駆動回路2に、本発明にもとづくクランプ回路を設けて、上述した第1ないし第4のコンデンサー4、6、8、10による効果と、第1および第2のクランプ回路14、16による効果とを同時に得る構成とすることも無論可能である。
【0032】
【発明の効果】
以上説明したように本発明の磁気ヘッド駆動回路では、第1のトランジスターのゲートに印加されるパルス電圧は、第1のクランプ回路により、ハイレベルの電圧が第2の電位点の電圧にほぼ一致するようにクランプされ、また、第3のトランジスターのゲートに印加されるパルス電圧は、第2のクランプ回路により、ハイレベルの電圧が第2の電位点の電圧にほぼ一致するようにクランプされる。
【0033】
したがって、上記パルス電圧は、従来のように第2の電位点の電圧と、同電圧とは極性の異なる電圧との間で切り換わるパルス電圧である必要はなく、たとえばグランド電位と、第2の電位点の電圧との間で電圧レベルが切り換わるパルス電圧であってよい。そのため、電圧パルスを生成する回路では、第2の電位点と同じ電圧極性のパルス電圧を発生すればよいため、特別の回路は不要であり、また、第2の電位点と電圧極性が異なる専用の電源を設ける必要もない。よって、回路構成が簡素となり、回路の小型化を実現できる。
【0034】
また、本発明の磁気ヘッド駆動回路では、第1および第4のトランジスターは同時にオン・オフするように制御され、一方、第2および第3のトランジスターは第1および第4のトランジスターとは逆のタイミングでオン・オフするように制御される。これにより、方向が切り換わる駆動電流がコイルに流れ、駆動電流に対応する磁界が発生して情報記録が行われる。
【0035】
ここで、駆動電流の方向が切り換わる際には、コイルの両端には駆動電流の方向に応じた極性のスパイク状の電圧が発生する。このスパイク状電圧は各トランジスターのゲート・ドレイン間の寄生容量、すなわち帰還容量を通じて各トランジスターのゲートに帰還する。しかし、本発明では、寄生容量を通じた帰還と同時に、各トランジスターのゲートには、自トランジスターのドレインとは逆極性のスパイク状電圧がコイルの反対側の端子から各コンデンサーを通じて印加される。したがって、寄生容量により帰還するスパイク状電圧は、コンデンサーを通じて供給される逆極性のスパイク状電圧により打ち消され、寄生容量の作用が打ち消されて、ミラー効果による等価入力容量が解消される。
その結果、各トランジスターのゲートにパルス電圧を印加する制御回路では、等価入力容量の充放電の負担がなくなり、低い駆動能力を備えるのみでよいため、消費電力を削減でき、かつ回路の小型化も実現できる。
【図面の簡単な説明】
【図1】 本発明による磁気ヘッド駆動回路の一例を示す回路図である。
【図2】 図1の磁気ヘッド駆動回路の動作を示す波形図である。
【図3】 第2の実施の形態例としての磁気ヘッド駆動回路を示す回路図である。
【図4】 図3の磁気ヘッド駆動回路の動作を示す波形図である。
【図5】 磁界変調方式における記録動作を説明するための概念図である。
【図6】 従来の磁気ヘッド駆動回路の一例を示す回路図である。
【符号の説明】
2……磁気ヘッド駆動回路、4……第1のコンデンサー、6……第2のコンデンサー、8……第3のコンデンサー、10……第4のコンデンサー、12……磁気ヘッド駆動回路、14……第1のクランプ回路、16……第2のクランプ回路、18……コンデンサー、20……ダイオード、22……抵抗、24……電源ライン、26……制御回路、91……ディスク、92……光学ヘッド、93……磁気ヘッド、93a……コイル、102……磁気ヘッド駆動回路、104……コイル、106……第1のトランジスター、108……第3のトランジスター、110……第2のトランジスター、112……第4のトランジスター、114……電源ライン、116……ダイオード、118……ダイオード、120……パルス電圧、122……制御回路。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a drive circuit for a magnetic head that applies a magnetic field to an information recording medium in order to record information on the information recording medium.
[0002]
[Prior art]
In recent years, magneto-optical disks have been put into practical use as recording media for music and various digital data, and in particular, systems that allow users to record music and data on magneto-optical disks as well as for reproduction only have become widespread. Yes. As an information recording method for such a magneto-optical disk, a so-called magnetic field modulation method is widely adopted.
[0003]
FIG. 5 is a conceptual diagram for explaining the recording operation in the magnetic field modulation method. As shown in FIG. 5, in the case of the magnetic field modulation method, as the recording head for the disk 91, an optical head 92 and a
In a disk drive apparatus employing such a magnetic field modulation method, a drive circuit for the
[0004]
FIG. 6 is a circuit diagram showing an example of this type of conventional magnetic head driving circuit. The magnetic head drive circuit 102 shown in FIG. 6 takes a form called an H-bridge circuit, and a P-channel MOS-FET (Metal-Oxide-Semiconductor Field Effect Transistor) is used as a switching element to supply a drive current to the
[0005]
The drains of the first and
[0006]
In such a configuration, a
[0007]
[Problems to be solved by the invention]
By the way, the first to
[0008]
Therefore, the
[0009]
However, the high driving capability increases the power consumption of the
[0010]
In the conventional magnetic head driving circuit 102, in order to turn on the first and
Therefore, conventionally, the
[0011]
The present invention has been made to solve such problems, and an object of the present invention is to provide a magnetic head driving circuit that is small in size and low in power consumption.
[00 12 ]
[Means for Solving the Problems]
In order to achieve the above object, the present invention includes first to fourth transistors that are turned on and off based on a voltage applied to a gate, and the drains of the first and second transistors are one end of a coil of a magnetic head. The drains of the third and fourth transistors are connected to the other end of the coil, the sources of the second and fourth transistors are connected to a first potential point, and the first and third transistors The source of the transistor is connected to a second potential point having a voltage higher than the first potential point, and a driving current is supplied to the coil through the first to fourth transistors to generate a magnetic field. A magnetic head driving circuit for recording information on an information recording medium, wherein a pulse voltage applied to the gate of the first transistor The first clamp circuit that clamps the voltage of the second potential point to substantially coincide with the voltage of the second potential point, and the pulse voltage applied to the gate of the third transistor, the high level voltage of which is the second voltage And a second clamp circuit for clamping to substantially match the voltage at the potential point.
[00 13 ]
In the magnetic head drive circuit of the present invention, the pulse voltage applied to the gate of the first transistor is clamped by the first clamp circuit so that the high level voltage substantially matches the voltage at the second potential point. The pulse voltage applied to the gate of the third transistor is clamped by the second clamp circuit so that the high level voltage substantially matches the voltage at the second potential point.
[00 14 ]
Therefore, the pulse voltage need not be a pulse voltage that switches between the voltage at the second potential point and a voltage having a different polarity from the voltage at the second potential point as in the prior art. It may be a pulse voltage whose voltage level is switched between the voltage at the potential point. Therefore, a circuit that generates a voltage pulse only needs to generate a pulse voltage having the same voltage polarity as that of the second potential point, so that no special circuit is required, and a dedicated voltage having a voltage polarity different from that of the second potential point. There is no need to provide a power source. Therefore, the circuit configuration is simplified and the circuit can be reduced in size.
[00 15 ]
In the present invention, simultaneously with feedback through the parasitic capacitance, a spike voltage having a polarity opposite to that of the drain of the transistor is applied to the gate of each transistor from each terminal on the opposite side of the coil through each capacitor. Therefore, the spike-like voltage fed back by the parasitic capacitance is canceled by the reverse polarity spike-like voltage supplied through the capacitor, the action of the parasitic capacitance is canceled, and the equivalent input capacitance due to the Miller effect is eliminated.
As a result, a control circuit that applies a pulse voltage to the gate of each transistor eliminates the burden of charging / discharging the equivalent input capacitance and only needs to have a low driving capability, so that power consumption can be reduced and the circuit can be downsized. realizable.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram showing an example of a magnetic head drive circuit according to the present invention, and FIG. 2 is a waveform diagram showing the operation of the magnetic head drive circuit of FIG. In FIG. 1, the same elements as those in FIG. 6 are denoted by the same reference numerals.
The magnetic head drive circuit 2 of the embodiment shown in FIG. 1 is a P-channel MOS-FET as a switching element that forms an H-bridge circuit as in the prior art and supplies a drive current to the
[0017]
The drains of the first and
[0018]
Further, in the present embodiment, first to
[0019]
Next, the operation of the magnetic head driving circuit 2 configured as described above will be described with reference to FIG.
When the waveform of the data DR to be recorded on the disc (not shown) is as shown in FIG. 2A, the data waveform is at a high level, for example, in the period T1, the
[0020]
As a result, in this period T1, the first and
In the period T2 following the period T1, the data waveform is inverted to the low level. Therefore, in the period T2, a voltage having the inverted polarity is applied from the
Then, when such a drive current IL is supplied to the
[0021]
By the way, at the start timing of the period T1 or the transition timing from the period T1 to the period T2, the level of the pulse voltage applied to the gate of each transistor is switched, and the current IL flowing through the
[0022]
These spike-like voltages (that is, high-frequency signals) are fed back to the gate side through the parasitic capacitance (feedback capacitance) between the gate and drain of each transistor.
On the other hand, in the present embodiment, since the first to
[0023]
Spike voltages applied to the gates of the first to
Therefore, the spike-like voltage fed back by the parasitic capacitance is canceled by the reverse polarity spike-like voltage supplied through each capacitor, the action of the parasitic capacitance is canceled, and the equivalent input capacitance due to the Miller effect is eliminated.
As a result, in the present embodiment, the
[0024]
As described above, the voltage supplied to the gate side of each transistor through the first to
[0025]
In this embodiment,
Specifically, good results can be obtained by setting the capacitance of the first and third capacitors 4 and 8 to, for example, 50 pF, and the capacitance of the second and
[0026]
Next, a second embodiment of the present invention will be described.
FIG. 3 is a circuit diagram showing a magnetic head driving circuit as a second embodiment, and FIG. 4 is a waveform diagram showing the operation of the magnetic head driving circuit of FIG. 3, the same elements as those in FIG. 1 are denoted by the same reference numerals.
As shown in FIG. 3, in the magnetic head drive circuit 12 of the second embodiment, the first and
The first and
[0027]
In such a configuration, if the
[0028]
The
[0029]
When the pulse voltage Vg1 becomes low level, the electric charge accumulated in the
[0030]
Therefore, in the present embodiment, the
[0031]
Here, the case where the first and
[00 32 ]
【The invention's effect】
As described above, in the magnetic head driving circuit according to the present invention, the pulse voltage applied to the gate of the first transistor is substantially equal to the voltage at the second potential point by the first clamp circuit. The pulse voltage applied to the gate of the third transistor is clamped by the second clamp circuit so that the high level voltage substantially matches the voltage at the second potential point. .
[00 33 ]
Therefore, the pulse voltage need not be a pulse voltage that switches between the voltage at the second potential point and a voltage having a different polarity from the voltage at the second potential point as in the prior art. It may be a pulse voltage whose voltage level is switched between the voltage at the potential point. Therefore, a circuit that generates a voltage pulse only needs to generate a pulse voltage having the same voltage polarity as that of the second potential point, so that no special circuit is required, and a dedicated voltage having a voltage polarity different from that of the second potential point. There is no need to provide a power source. Therefore, the circuit configuration is simplified and the circuit can be reduced in size.
[00 34 ]
In the magnetic head drive circuit of the present invention, the first and fourth transistors are controlled to be turned on / off simultaneously, while the second and third transistors are opposite to the first and fourth transistors. It is controlled to turn on and off at the timing. As a result, a driving current whose direction is switched flows in the coil, and a magnetic field corresponding to the driving current is generated to perform information recording.
[00 35 ]
Here, when the direction of the drive current is switched, a spike-like voltage having a polarity corresponding to the direction of the drive current is generated at both ends of the coil. This spike voltage returns to the gate of each transistor through a parasitic capacitance between the gate and drain of each transistor, that is, a feedback capacitance. However, in the present invention, simultaneously with feedback through the parasitic capacitance, a spike voltage having a polarity opposite to that of the drain of the transistor is applied to the gate of each transistor from each terminal on the opposite side of the coil through each capacitor. Therefore, the spike-like voltage fed back by the parasitic capacitance is canceled by the reverse polarity spike-like voltage supplied through the capacitor, the action of the parasitic capacitance is canceled, and the equivalent input capacitance due to the Miller effect is eliminated.
As a result, a control circuit that applies a pulse voltage to the gate of each transistor eliminates the burden of charging / discharging the equivalent input capacitance and only needs to have a low driving capability, so that power consumption can be reduced and the circuit can be downsized. realizable.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an example of a magnetic head drive circuit according to the present invention.
FIG. 2 is a waveform diagram showing an operation of the magnetic head drive circuit of FIG.
FIG. 3 is a circuit diagram showing a magnetic head drive circuit as a second embodiment;
4 is a waveform diagram showing the operation of the magnetic head drive circuit of FIG. 3. FIG.
FIG. 5 is a conceptual diagram for explaining a recording operation in a magnetic field modulation method.
FIG. 6 is a circuit diagram showing an example of a conventional magnetic head drive circuit.
[Explanation of symbols]
2 ... Magnetic head drive circuit, 4 ... 1st capacitor, 6 ... 2nd capacitor, 8 ... 3rd capacitor, 10 ... 4th capacitor, 12 ... Magnetic head drive circuit, 14 ... ... 1st clamp circuit, 16 ... 2nd clamp circuit, 18 ... capacitor, 20 ... diode, 22 ... resistor, 24 ... power line, 26 ... control circuit, 91 ... disk, 92 ... ... optical head, 93 ... magnetic head, 93a ... coil, 102 ... magnetic head drive circuit, 104 ... coil, 106 ... first transistor, 108 ... third transistor, 110 ... second Transistor, 112 ... Fourth transistor, 114 ... Power line, 116 ... Diode, 118 ... Diode, 120 ... Pulse voltage, 122 ... Control circuit .
Claims (9)
前記第1のトランジスターのゲートに印加されるパルス電圧を、そのハイレベルの電圧が前記第2の電位点の電圧にほぼ一致するようにクランプする第1のクランプ回路と、
前記第3のトランジスターのゲートに印加されるパルス電圧を、そのハイレベルの電圧が前記第2の電位点の電圧にほぼ一致するようにクランプする第2のクランプ回路とを備えたことを特徴とする磁気ヘッド駆動回路。First to fourth transistors that are turned on and off based on a voltage applied to a gate; drains of the first and second transistors are connected to one end of a coil of a magnetic head; and the third and fourth transistors The drain of the first transistor is connected to the other end of the coil, the sources of the second and fourth transistors are connected to a first potential point, and the sources of the first and third transistors are the first potential. A magnetic head connected to a second potential point having a voltage higher than the point, supplying a drive current to the coil through the first to fourth transistors to generate a magnetic field, and recording information on the information recording medium by the magnetic field A drive circuit,
A first clamping circuit that clamps a pulse voltage applied to the gate of the first transistor so that a high-level voltage thereof substantially matches the voltage at the second potential point;
And a second clamp circuit that clamps a pulse voltage applied to the gate of the third transistor so that a high-level voltage substantially coincides with the voltage at the second potential point. Magnetic head drive circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001180978A JP4264618B2 (en) | 2001-06-15 | 2001-06-15 | Magnetic head drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001180978A JP4264618B2 (en) | 2001-06-15 | 2001-06-15 | Magnetic head drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002373402A JP2002373402A (en) | 2002-12-26 |
JP4264618B2 true JP4264618B2 (en) | 2009-05-20 |
Family
ID=19021312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001180978A Expired - Fee Related JP4264618B2 (en) | 2001-06-15 | 2001-06-15 | Magnetic head drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4264618B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116942169B (en) * | 2023-09-21 | 2024-02-02 | 之江实验室 | Miniaturized EEG signal amplifier and brain-computer interface chip system |
-
2001
- 2001-06-15 JP JP2001180978A patent/JP4264618B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002373402A (en) | 2002-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960013002B1 (en) | Magnetic Head Drive Circuit | |
JP3211999B2 (en) | Magneto-optical recording device | |
JP2598312B2 (en) | Magneto-optical recording device and drive circuit used in such magneto-optical recording device | |
US6175463B1 (en) | Architecture for hard disk drive write preamplifiers | |
JP2889411B2 (en) | Magnetic head drive | |
US20040070862A1 (en) | Boost system and method to facilitate driving a load | |
JP3107265B2 (en) | Magnetic head drive device and magnetic recording device | |
US5579293A (en) | Magnetic head driving circuit for controlling switching operations in a magnetooptical recording apparatus | |
JP4264618B2 (en) | Magnetic head drive circuit | |
JP3097088B2 (en) | Magnetic head drive circuit | |
US6650494B2 (en) | Magnetic write circuit with charge pumping capacitors | |
JP2519798Y2 (en) | Digital recording circuit | |
JP2002261381A (en) | Drive current supply circuit | |
JP3573997B2 (en) | Magnetic head drive circuit and magnetic recording device | |
JP2000207796A (en) | Magnetic head drive circuit | |
JP2586363B2 (en) | Magnetic disk drive | |
JP3753691B2 (en) | Magnetic disk unit | |
JP3187617B2 (en) | Magnetic head driving device and magneto-optical recording device | |
JP3105329B2 (en) | Drive circuit for magnetic field modulation head | |
JP3144601B2 (en) | Magnetic head drive | |
US6477119B2 (en) | Magnetic head drive circuit including paired auxiliary coils, paired switching elements, and switch element control circuit, and magneto-optical recording device using the same | |
JP2002319102A (en) | Magnetic head driving circuit | |
JPH05325105A (en) | Magnetic head driving circuit for magnetooptical recording | |
JPH07114703A (en) | Magnetic head driving circuit | |
JPH07169002A (en) | Magnetic head driving circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081022 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090202 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |