JP4165351B2 - プラズマディスプレイパネル - Google Patents

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルに関する。

ＡＣ型として代表的な交流面放電型プラズマディスプレイパネルは、面放電を行う走査電極および維持電極を配列して形成したガラス基板からなる前面板と、データ電極を配列して形成したガラス基板からなる背面板とを、両電極がマトリックスを組むように、しかも間隙に放電空間を形成するように平行に対向配置され、その外周部をガラスフリットなどの封着材によって封着することにより構成されている。そして、基板間には、隔壁によって区画された放電セルが設けられ、この隔壁間の放電セルに蛍光体層が形成された構成である。このような構成のプラズマディスプレイパネルにおいては、ガス放電により紫外線を発生させ、この紫外線でＲ、Ｇ、Ｂの各色の蛍光体を励起して発光させることによりカラー表示を行っている（特許文献１参照）。

このプラズマディスプレイパネルは、１フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動し階調表示を行う。各サブフィールドは初期化期間、アドレス期間および維持期間からなる。画像データを表示するためには、初期化期間、アドレス期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。

初期化期間には、例えば、正のパルス電圧を全ての走査電極に印加し、走査電極および維持電極を覆う誘電体層上の保護膜および蛍光体層上に必要な壁電荷を蓄積する。

アドレス期間では、全ての走査電極に、順次負の走査パルスを印加することにより走査し、表示データがある場合、走査電極を走査している間に、データ電極に正のデータパルスを印加すると、走査電極とデータ電極との間で放電が起こり、走査電極上の保護膜の表面に壁電荷が形成される。

続く維持期間では、一定の期間、走査電極と維持電極との間に放電を維持するのに十分な電圧を印加する。これにより、走査電極と維持電極との間に放電プラズマが生成され、一定の期間、蛍光体層を励起発光させる。アドレス期間においてデータパルスが印加されなかった放電空間では、放電は発生せず蛍光体層の励起発光は起こらない。

このようなプラズマディスプレイパネルにおいて、アドレス期間の放電に大きな放電遅れが発生し書き込み動作が不安定になる、あるいは書き込み動作を完全に行うために書き込み時間を長く設定しアドレス期間に費やす時間が大きくなりすぎるといった課題があった。これら課題を解決するために、前面板に補助放電電極を設け前面板側の面内補助放電によって生じたプライミング放電によって放電遅れを小さくするパネルとその駆動方法が提案されている（特許文献２参照）。
特開２００１−１９５９９０号公報 特開２００２−２９７０９１号公報

しかしながら、このようなプラズマディスプレイパネルにおいて、画面を高精細化してライン数が増えたときにはさらにアドレス時間に費やす時間が長くなるため、維持期間に費やす時間を減らさなければならず、輝度の確保が難しいという課題が生じる。さらに、高輝度・高効率化を達成するために、キセノン分圧を上げた場合においても放電開始電圧が上昇し、放電遅れが大きくなりアドレス特性が悪化してしまうという課題があった。また、アドレス特性は製造プロセスの影響も大きいため、製造バラツキの影響を受けないようにアドレス時の放電遅れを小さくしてアドレス時間を短くすることが求められている。

このような要求に対し、従来の前面板面内でプライミング放電を行うプラズマディスプレイパネルは、書き込み時の放電遅れを十分に短縮できないという課題や、補助放電の動作マージンが小さくためにパネルによっては誤放電を誘発する課題、さらには隣接する放電セルへプライミングに必要な粒子以上のプライミング粒子が供給されてクロストークを生じるなどの課題がある。プライミング粒子を供給するための安定した補助放電を実現するには所定電極間距離が必要となる。したがって、前面板面内での補助放電では補助放電セルが大きくなり、パネルの高精細化ができないという課題を有している。

本発明は、上述した課題に鑑みなされたものであり、高精細化した場合でもアドレス特性を安定化させることができるプラズマディスプレイパネルを提供することを目的とする。

このような目的を達成するために本発明のプラズマディスプレイパネルは、第１の基板上に互いに平行となるように配置しかつ誘電体層で覆った第１電極および第２電極と、前記第１の基板に放電空間を挟んで対向配置される第２の基板上に前記第１電極および前記第２電極と交差する方向に配置した第３電極と、前記第２の基板上に前記第３電極と直交する方向に誘電体層を介して形成した第４電極とを有し、前記第４電極は、前記第１電極に走査パルスを印加するとともに前記第３電極にデータパルスを印加するアドレス期間に、前記第１電極に印加される走査パルスによりプライミング放電を発生する正の電圧パルスを印加するものであることを特徴とする。

この構成により、プライミング放電を第１の基板と第２の基板との上下方向で行うため、高精細化に好適に補助放電セルを小さくし、プライミング放電を安定的に形成することでアドレス特性に優れたプラズマディスプレイパネルを実現することが可能となる。

また、第２の基板上に第１電極、第２電極および第３電極で形成される複数の放電セルを区画する隔壁を設け、放電セルに蛍光体層を設けてもよい。また、隔壁は、第１電極および第２電極と直交する方向に延びる縦壁部と、この縦壁部に交差するように設けて隙間部を形成する横壁部とで構成し、隙間部の第２の基板に第４電極を形成していることが好ましい。

これらの構成により、隙間部において第１の基板と第２の基板の間で、確実に安定したプライミング放電を形成させて、列方向に隣接している放電セルにプライミング粒子を供給し、蛍光体層の材料特性に依存することなくアドレス時の放電遅れを小さくしてアドレス特性を安定させることができる。

さらに、隙間部は相隣り合う横壁部によって、第１電極および第２電極と並行して連続的に形成してもよい。そのため、プライミング放電を隙間部で拡散させることが可能となり各放電セルへのプライミングを安定して行うことができる。

また、第４電極によって形成される放電空間に対応する第１の基板上に、光吸収層を形成してもよい。そのため、隙間部における発光を光吸収層で吸収し、隙間部内で生じたプライミング放電によるコントラストの悪化を防ぐことができる。

さらに、光吸収層を第１の基板の放電空間側の面に形成するのが好ましい。そのため、プライミング放電による発光が隙間部に閉じ込められ、コントラストの更なる向上を図ることが可能となる。

また、第４電極を第３電極よりも放電空間に近い位置に形成してもよく、第３電極を用いる放電セルの放電電圧よりも、隙間部内のプライミング放電の放電電圧を下げることができ、放電セルのアドレス放電に先立って、安定したプライミング放電を発生させることができる。

また、第３電極を第４電極よりも放電空間に近い位置に形成してもよい。そのため、第３電極によるアドレス放電電圧を低減することができる。

また、走査パルスが印加される第１電極と、第４電極との間で走査パルスが印加されたときにプライミング放電を生じさせるように構成している。そのため、アドレス時の放電遅れを小さくする目的のプライミング放電を、放電セルにとってプライミングが最も必要な時間に最適に発生させることが可能となり、より安定したアドレス特性を得ることができる。

また、第１電極と第２電極とを２本ずつ交互に配列するのが好ましい。そのため、放電セルが列方向に隣接した部分の電極が同電位になるために、隣接セル間で消費される充放電電力が低減され、電力が削減される。

さらに、第４電極は、走査パルスが印加される第１電極同士が隣り合う部分に対応する第２の基板上に形成するのが好ましい。そのため、第２電極と第４電極との間で起こる誤放電を抑制し、安定した動作をさせることができる。

また、周辺部の表示領域外の部分に、第１の基板の第１電極と第２の基板の第４電極との間での放電を誘発させるための放電領域を形成するのが好ましい。この構成によれば、周辺部の放電領域における放電によって、隙間部内で生じるプライミング放電の放電遅れ自体を小さくでき、より高速なアドレス特性を実現しアドレス時間を短縮することができる。

また、第１の基板と第２の基板間で放電を生じさせるための第４電極は、アドレス期間に正の電圧パルスを印加して放電を生じさせ、さらに、アドレス期間に第４電極に印加する正の電圧値を、アドレス期間に第３電極に印加する電圧値よりも大きくするのが好ましい。そのため、隙間部内でのプライミング放電をより確実に発生させることが可能になる。

以上のように本発明によれば、プライミング放電を小さな空間で確実に行えるため、パネルが高精細化した場合でもアドレス時の放電遅れが小さくアドレス特性が良好なプラズマディスプレイパネルを提供することができる。

以下、本発明の実施の形態におけるプラズマディスプレイパネルについて、図面を用いて説明する。

（実施の形態１）
図１は本発明の実施の形態１におけるプラズマディスプレイパネルを示す断面図、図２は第１の基板である表面基板側の電極配列を模式的に示す平面図、図３は第２の基板である背面基板側を模式的に示す斜視図、図４は第２の基板である背面基板の平面図である。また、図５、図６および図７は、それぞれ図４のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線で切断したときの断面図である。

図１に示すように、第１の基板であるガラス製の表面基板１と、第２の基板であるガラス製の背面基板２とが放電空間３を挟んで対向して配置され、その放電空間３には放電によって紫外線を放射するガスとして、ネオンおよびキセノンあるいはその混合ガスなどが封入されている。表面基板１上には、誘電体層４および保護膜５で覆われ、かつ対をなす帯状の第１電極である走査電極６と、第２電極である維持電極７とからなる電極群が互いに平行となるように配列されて配置されている。この走査電極６および維持電極７は、それぞれ透明電極６ａ、７ａと、この透明電極６ａ、７ａ上に重なるように形成されかつ導電性を高めるための銀などからなる金属母線６ｂ、７ｂとから構成されている。

また、図２に示すように、走査電極６と維持電極７とは、走査電極６−走査電極６−維持電極７−維持電極７・・・・となるように、２本ずつ交互に配列され、そして走査電極６間および維持電極７間のそれぞれの電極間には、黒色材料からなる光吸収層８が設けられている。

一方、図１、図３〜図７を用いて背面基板２の構成について説明する。背面基板２上には、走査電極６および維持電極７と交差し直交するように、第３電極となる複数の帯状のデータ電極９が互いに平行に配列配置されている。さらに、背面基板２上には、走査電極６および維持電極７とデータ電極９とで形成される複数の放電セル１１を区画するための隔壁１０が形成されるとともに、この隔壁１０により区画された放電セル１１に対応して形成した蛍光体層１２が設けられている。隔壁１０は、表面基板１に設けられた走査電極６および維持電極７と直交する方向、すなわちデータ電極９と平行な方向に延びる縦壁部１０ａと、この縦壁部１０ａに交差するように設けて放電セル１１を形成し、かつ放電セル１１の間に隙間部１３を形成する横壁部１０ｂとで構成されている。なお、表面基板１に形成する光吸収層８は、隔壁１０の横壁部１０ｂ間に形成した隙間部１３の空間に対応する位置に形成されている。

また、背面基板２の隙間部１３には、この隙間部１３内の空間において表面基板１と背面基板２間で放電を生じさせるための第４電極となるプライミング電極１４がデータ電極９と直交する方向に形成され、隙間部１３によってプライミング放電セルが形成されている。また、この隙間部１３は、データ電極９と直交する方向に連続的に形成されている。このプライミング電極１４は、データ電極９を覆う誘電体層１５上に形成され、このプライミング電極１４を覆うようにさらに誘電体層１６が形成されており、データ電極９よりも隙間部１３内の空間に近い位置に形成されている。さらに、プライミング電極１４は、走査パルスが印加される走査電極６同士が隣り合う部分に対応する隙間部１３にのみ形成され、そして走査電極６の金属母線６ｂの一部が、隙間部１３に対応する位置に延長して光吸収層８上に形成されている。すなわち、隣接した走査電極６のうち、隙間部１３の領域の方向に突出した金属母線６ｂと、背面基板２側に形成されたプライミング電極１４との間でプライミング放電が行われる。

次に、プラズマディスプレイパネルに画像データを表示させる方法について図８を用いて説明する。プラズマディスプレイパネルを駆動する方法として、１フィールド期間を発光期間の重みを持った複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって階調表示を行う。各サブフィールドは初期化期間、アドレス期間および維持期間からなる。

図８には上記プラズマディスプレイパネルを駆動させるための駆動波形の一例を示している。図８に示す初期化期間において、プライミング電極Ｐｒ（図１のプライミング電極１４）が形成されたプライミング放電セルでは、隙間部（図１の隙間部１３）の領域に一部が突出した走査電極Ｙｎとプライミング電極Ｐｒとの間で初期化が行われる。次のアドレス期間においては、図８に示すように、プライミング電極Ｐｒには正の電位が常に印加される。このため、プライミング放電セルにおいては、走査電極Ｙｎに走査パルスＳＰｎが印加されたときに、プライミング電極Ｐｒと走査電極Ｙｎとの間でプライミング放電が発生する。したがって、ｎ番目の放電セルにおけるアドレス時の放電遅れは、このプライミング放電によって小さくなりアドレス特性が安定する。

次に、ｎ＋１番目の放電セルの走査電極Ｙｎ＋１に走査パルスＳＰｎ＋１が印加されるが、このときには直前にプライミング放電が起こっているために、ｎ＋１番目の放電セルにおけるアドレス時の放電遅れも小さくなる。なお、ここでは、ある１フィールドの駆動シーケンスのみの説明を行ったが、他のサブフィールドにおける動作原理も同様である。

ここで、図８に示す駆動波形において、アドレス期間中にプライミング電極Ｐｒに正の電圧を印加することによって、プライミング放電を安定して生じさせることができる。なお、プライミング電極Ｐｒに印加する電圧値Ｖｐｒを、アドレス期間にデータ電極Ｄ（図１のデータ電極９）に印加するデータパルスＤｎ、Ｄｎ＋１・・・の電圧値Ｖｄよりも大きな値に設定しておくことがより望ましい。

また、アドレス期間中にプライミング電極Ｐｒに印加する電圧値は、初期化期間にプライミング電極Ｐｒに印加している電圧値に対して正の電圧値に設定していれば、ＧＮＤ（グランド）レベルに対して負の電圧値であってもよい。

上述したようにプライミング放電セルにおいて走査パルスが印加されたときにプライミング放電を発生させているため、アドレス時に確実にプライミング放電を生じさせることができ、アドレス時の放電遅れをより効果的に低減させることが可能である。このようにして、隙間部の領域において確実にプライミング放電を発生させることができ、アドレス特性をより安定化させることができる。

本実施の形態では、図１、図３、図４、図５に示すように、プライミング放電を、表面基板１に設けられた走査電極６と背面基板２に設けられたプライミング電極１４との間で上下方向に発生させ、しかも、このプライミング電極１４は隙間部１３の領域にのみデータ電極９と直交して形成している。したがって、プライミング放電を隙間部１３の領域のみで発生させることが可能になる。そのため、プライミング放電を表面基板１の面内で発生させる場合に比べ、隣接する放電セル１１へプライミングに必要な粒子以上のプライミング粒子が供給されることによって発生するクロストークを抑制することができる。

さらに、プライミング放電を用いる目的は、画面を高精細化したときにそのアドレス特性を安定化させることにある。プライミング放電を表面基板１の面内で発生させる場合、安定したプライミング放電をさせるためには電極間距離が必要となり、補助放電セル、すなわちプライミング放電セルが大きくなる。そのため全放電セルに占めるプライミング放電セルの面積が増加してパネル輝度が低下する。また、走査パルスが印加されたタイミングに表面基板１の面内以外でプライミング放電を発生させようとすれば、走査電極６の一部を背面基板２側に配線するための構造や電極取り出し構造が複雑になったり、さらにはそのときの耐電圧が確保できないなどの課題がある。

本発明の実施の形態のようにプライミング放電を、表面基板１に設けられた走査電極６と背面基板２に設けられたプライミング電極１４との間で上下方向に発生させることで、プライミング放電セルを小さくでき、高精細化してもアドレス特性に優れ、パネル輝度も向上したプラズマディスプレイパネルを実現することができる。

また、本実施の形態のように、プライミング電極１４がデータ電極９よりもプライミング放電を起こす放電空間３に近い構成になっている。そのため、プライミング電極１４と走査電極６との距離が小さくなり、これにより放電開始電圧が低減し、隙間部１３でのプライミング放電が低電圧で発生する。また、アドレス放電よりも早くプライミング放電が発生し易い構成とすることができ、アドレス特性を向上させることができる。

さらに、プライミング電極１４を、隣接した走査電極６対応する領域にのみ設けている。そのため、プライミング放電は走査電極６とプライミング電極１４との間でのみ発生し、プライミング電極１４と維持電極７との誤放電を抑制することができる。

図９はプラズマディスプレイパネルの放電遅れ特性の一例を示す特性図であり横軸は時間を示す。図９（ａ）はプライミング放電がない場合、図９（ｂ）と図９（ｃ）はプライミング放電がある場合を示し、図９（ｂ）は走査電極Ｙｎ番目のセル、図９（ｃ）は走査電極Ｙｎ＋１番目のセルの特性である。さらに、図１０にはプライミング電極Ｐｒに印加する電圧Ｖｐｒに対する放電の統計遅れ時間をそれぞれ走査電極Ｙｎ番目のセル、走査電極Ｙｎ＋１番目のセルで示している。

図９において、それぞれ、ａは発光出力波形、ｂは走査電極への印加電圧波形、ｃは放電の確率分布、ｄはプライミング放電の発光出力波形、ｅは書き込み放電の発光出力波形を示し、ｃの放電の確率分布が放電遅れを示している。図９（ａ）、（ｂ）、（ｃ）を比較すると、図９（ｂ）、（ｃ）のプライミング放電がある場合は図９（ａ）のプライミング放電がない場合に比べて、放電の確率分布がシャープになっている。このことから、放電遅れの小さいことがわかる。また、Ｙｎ番目の放電セルの走査電極Ｙｎに走査パルスが印加されたときにプライミング放電をしているためＹｎ番目のセルでの放電遅れは若干大きいが、Ｙｎ＋１番目の放電セルでは既にプライミング放電の影響を受けているため放電遅れを非常に小さくすることが可能となる。

一方、図１０に示すように、プライミング電圧Ｖｐｒの増加につれ、特に走査パルスが印加されたときにプライミング放電をしているＹｎ番目のセルにおける放電の統計遅れ時間の減少効果が大きいことがわかる。プライミング放電のない場合の放電の統計遅れ時間は約２４００ｎｓであり、本発明によって放電遅れを大幅に改善できていることがわかる。

図１１は、走査電極６の引き出し例を示す平面図である。図１１（ａ）は走査電極６の金属母線６ｂをデータ電極９方向に突出させて、突出部２０を設けてプライミング用走査電極部２２とした例を示し、図１１（ｂ）は金属母線６ｂの非表示領域で接続部２１を設けて、プライミング用走査電極部２２と接続した例を示す。また、図１１において金属母線６ｂの斜め部分は外部への取り出し領域である。いずれの場合においても、プライミング放電を確実に安定して行えるが、特に、図１１（ｂ）のようにプライミング放電を起こす隙間部１３内に連続したプライミング用走査電極部２２を設けることによって、さらにプライミング放電を確実に生じさせることが可能となる。

また、プライミング放電を生じさせる隙間部１３はデータ電極９と直交する方向に連続して形成されている。このため、プライミング電極１４に沿って、長い隙間部１３において生じるプライミング放電の放電バラツキを小さくすることができる。

また、本実施の形態では、背面基板２に隔壁１０として縦壁部１０ａと横壁部１０ｂとを設けて略矩形の放電セル１１を形成するとともに、隙間部１３は走査電極６および維持電極７と並行して形成された空間としている。しかしながら、本発明はこのような放電セル形状に限定されず、隔壁が蛇行して放電セルを形成している場合などでも適用可能であることはいうまでもない。

さらに、本発明の実施の形態では、図２に示すように走査電極６と維持電極７とを２本ずつ交互に配列している。そのため、放電セルが列方向に隣接した部分の電極が同電位になり、これによって、隣接セル間で消費される充放電電力が低減され、電力が削減される。

また、本発明の実施の形態では、図１に示すように、表面基板１側において、隣接する走査電極６間および隣接する維持電極７間に光吸収層８を形成している。そのため、この光吸収層８によって隙間部１３におけるプライミング放電の発光を遮蔽することができ、アドレス特性を改善しつつ、コントラストの低下を防止することができる。

また、図１２に示すプラズマディスプレイパネルは、図１と同様の構成を備え、さらに、第２の光吸収層２３を隣接する走査電極６間および維持電極７間の誘電体層４あるいは保護膜５上にも設けている。そのため、コントラストの更なる向上を図ることが可能となる。

なお、このように隙間部１３に対応する表面基板１に光吸収層８あるいは第２の光吸収層２３が設けられているので、隙間部１３に蛍光体が入ってもよく、蛍光体形成が容易になる。

なお、図１、図１２においては、維持電極７間にも光吸収層８を設けているがこの隙間部１３ではプライミング放電が発生しないため、この隙間部においては光吸収層を設けない構成とすることも可能である。

（実施の形態２）
図１３は本発明の実施の形態２におけるプラズマディスプレイパネルの要部構造を示す平面図である。実施の形態２においては、プラズマディスプレイパネルの表示領域外の周辺部に、隙間部１３内の空間における表面基板１と背面基板２との間でのプライミング放電を誘発させるための放電領域を形成したものである。

このようなプライミング放電によってアドレス特性を改善する方法では、プライミング放電自体を安定に放電遅れなく生じさせる必要がある。実施の形態２においては、パネルの周辺部にプライミング放電を安定に起こすための補助放電を生じさせる放電領域を形成している。

図１３に示すように、プライミング電極１４に対応する走査電極６の金属母線６ｂを、隔壁１０によって形成される表示領域５０の外側となる周辺領域まで延伸して配置し、同様にプライミング電極１４も表示領域５０の外側となる周辺領域まで延伸して配置している。そのため、周辺領域にプライミング放電の補助放電領域１７を形成し、この領域で発生した予備放電によってプライミング放電を放電遅れなく安定して発生させることができる。なお、この図１３に示す補助放電領域１７では、走査電極６とプライミング電極１４の間で放電を起こす場合の例を示しているが、走査電極６と、データ電極９に平行に形成された電極との間で予備放電を生じさせてもよい。

（実施の形態３）
図１４は本発明の実施の形態３におけるプラズマディスプレイパネルを示す断面図である。この実施の形態３においては、背面基板２側に形成されるプライミング電極１４に加えて、表面基板１側の隙間部１３に対応する領域に、プライミング電極１８を形成したものである。なお、このプライミング電極１８には、走査電極６と同電位であっても、走査電極６とは別の新たな電圧波形を印加してもよい。このような電極構成とすることによって隙間部１３内でのプライミング放電をより高速に生じさせることが可能になり、より高速な書き込み動作をすることが可能となる。

（実施の形態４）
図１５は本発明の実施の形態４におけるプラズマディスプレイパネルを示す断面図である。この実施の形態４においては、図１に示す実施の形態１において、背面基板２側に形成されたプライミング電極１４を誘電体層１６で覆わず、隙間部１３の空間に露出させる構成としたものである。

このように、プライミング電極１４を露出させることによって、プライミング放電のための電圧を低電圧とすることも可能である。

（実施の形態５）
図１６は本発明の実施の形態５におけるプラズマディスプレイパネルの要部構造を示す平面図である。この実施の形態５においては、走査電極６および維持電極７を構成する透明電極６ａ、７ａの形状をＴ字形状とし、走査電極６の透明電極６ａの一部を金属母線６ｂから突出させて、プライミング電極１４に対向する電極部６ｃとしている。このように電極形状を工夫することで、プライミング放電の大きさなどを制御することも可能である。

（実施の形態６）
図１７は本発明の実施の形態６におけるプラズマディスプレイパネルの背面基板の構造を示す平面図である。この実施の形態６においては、プライミング電極１９をデータ電極９と同一平面上で、かつ隔壁１０の縦壁部１０ａの下を通るように形成している。このような構成とすることによってデータ電極９とプライミング電極１９との交差部をなくすことができ、データ電極９とプライミング電極１９との耐圧特性を改善するとともに、データ電極９とプライミング電極１９が交差することによる無効電力の発生を抑制することができる。

（実施の形態７）
図１８は本発明の実施の形態７におけるプラズマディスプレイパネルを示す断面図である。図１８に示すように、実施の形態７では、背面基板２に形成される第３電極であるデータ電極３３と第４電極であるプライミング電極３１との構成を、実施の形態１に述べた構成と異ならせている。

すなわち、実施の形態７では、背面基板２上にまずプライミング電極３１を形成し、プライミング電極３１を覆って誘電体層３２を設け、その誘電体層３２上にデータ電極３３を設けている。さらに、データ電極３３を覆って隔壁形成用の下地ともなる誘電体層３４を設け、その誘電体層３４上に隔壁３５を形成している。このように、実施の形態７では背面基板２側の構成が異なるのみで、表面基板１側の構成は実施の形態１と同様である。

したがって、実施の形態７によれば、データ電極３３がプライミング電極３１よりも放電空間３に近い位置に形成されている。そのため、データ電極３３上に形成される誘電体層３４を薄くすることができ、アドレス放電時の放電電圧を低くすることが可能となり、アドレス放電を安定させることが可能となる。なお、プライミング電極３１上に形成した誘電体層３２は、プライミング電極３１とデータ電極３３との間での絶縁層であり、両者の絶縁性を確保する任意の厚みと材料を選択することができる。

以上説明したように、本発明においては、プライミング放電セルとなる隙間部において、確実にプライミング放電を発生させることができアドレス特性をより安定化させることができる。

本発明にかかるプラズマディスプレイパネルは、プライミング放電を小さな空間で確実に行えるため、パネルが高精細化した場合でもアドレス時の放電遅れが小さくアドレス特性が良好なプラズマディスプレイ装置などとして有用である。

本発明の実施の形態１におけるプラズマディスプレイパネルを示す断面図 同プラズマディスプレイパネルの表面基板の電極配列を模式的に示す平面図 同プラズマディスプレイパネルの背面基板を模式的に示す斜視図 同プラズマディスプレイパネルの背面基板を模式的に示す平面図 図４のＡ−Ａ線で切断したときの断面図 図４のＢ−Ｂ線で切断したときの断面図 図４のＣ−Ｃ線で切断したときの断面図 同プラズマディスプレイパネルを動作させるための駆動波形の一例を示す波形図 同プラズマディスプレイパネルの放電遅れ特性の一例を示す特性図 同プラズマディスプレイパネルのプライミング電圧に対する放電の統計遅れ時間の一例を示す特性図 同プラズマディスプレイパネルの走査電極の引き出し例を示す平面図 同プラズマディスプレイパネルに第２の光吸収層を設けたプラズマディスプレイパネルの断面図 本発明の実施の形態２におけるプラズマディスプレイパネルの要部構造を示す平面図 本発明の実施の形態３におけるプラズマディスプレイパネルを示す断面図 本発明の実施の形態４におけるプラズマディスプレイパネルを示す断面図 本発明の実施の形態５におけるプラズマディスプレイパネルの要部構造を示す平面図 本発明の実施の形態６におけるプラズマディスプレイパネルの背面基板の構造を示す平面図 本発明の実施の形態７におけるプラズマディスプレイパネルを示す断面図

符号の説明

１ 表面基板
２ 背面基板
３ 放電空間
４，１５，１６，３２，３４ 誘電体層
５ 保護膜
６ 走査電極
６ａ，７ａ 透明電極
６ｂ，７ｂ 金属母線
６ｃ 電極部
７ 維持電極
８ 光吸収層
９，３３ データ電極
１０，３５ 隔壁
１０ａ 縦壁部
１０ｂ 横壁部
１１ 放電セル
１２ 蛍光体層
１３ 隙間部
１４，１８，１９，３１ プライミング電極
１７ 補助放電領域
２０ 突出部
２１ 接続部
２２ プライミング用走査電極部
２３ 第２の光吸収層
５０ 表示領域

Claims (8)

1. 第１の基板上に互いに平行となるように配置しかつ誘電体層で覆った第１電極および第２電極と、前記第１の基板に放電空間を挟んで対向配置される第２の基板上に前記第１電極および前記第２電極と交差する方向に配置した第３電極と、前記第２の基板上に前記第３電極と直交する方向に誘電体層を介して形成した第４電極とを有し、前記第４電極は、前記第１電極に走査パルスを印加するとともに前記第３電極にデータパルスを印加するアドレス期間に、前記第１電極に印加される走査パルスによりプライミング放電を発生する正の電圧パルスを印加するものであることを特徴とするプラズマディスプレイパネル。
2. 第２の基板上には、第１電極、第２電極および第３電極で形成される複数の放電セルを区画する隔壁を設け、前記放電セルに蛍光体層を設けたことを特徴とする請求項１に記載のプラズマディスプレイパネル。
3. 隔壁は、第１電極および第２電極と直交する方向に延びる縦壁部と、前記縦壁部に交差するように設けて隙間部を形成する横壁部とで構成し、前記隙間部の第２の基板上に第４電極を形成したことを特徴とする請求項２に記載のプラズマディスプレイパネル。
4. 隙間部は相隣り合う横壁部によって、第１電極および第２電極と並行して連続的に形成されていることを特徴とする請求項３に記載のプラズマディスプレイパネル。
5. 第４電極によって形成される放電空間に対応する第１の基板上に、光吸収層を形成したことを特徴とする請求項１に記載のプラズマディスプレイパネル。
6. 光吸収層を第１の基板の放電空間側の面に形成したことを特徴とする請求項５に記載のプラズマディスプレイパネル。
7. 第４電極を第３電極よりも放電空間に近い位置に形成したことを特徴とする請求項１に記載のプラズマディスプレイパネル。
8. 第３電極を第４電極よりも放電空間に近い位置に形成したことを特徴とする請求項１に記載のプラズマディスプレイパネル。

Images