JP4159390B2 - Photovoltaic element and manufacturing method thereof - Google Patents
Photovoltaic element and manufacturing method thereof Download PDFInfo
- Publication number
- JP4159390B2 JP4159390B2 JP2003087079A JP2003087079A JP4159390B2 JP 4159390 B2 JP4159390 B2 JP 4159390B2 JP 2003087079 A JP2003087079 A JP 2003087079A JP 2003087079 A JP2003087079 A JP 2003087079A JP 4159390 B2 JP4159390 B2 JP 4159390B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- boron
- concentration
- amorphous semiconductor
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体接合を用いた光起電力素子に関する。
【0002】
【従来の技術】
近年、n型単結晶シリコン基板とp型非晶質シリコン膜との接合を有する光起電力素子が開発されている。このような光起電力素子において、光電変換効率を向上させるためには、高い短絡電流Iscおよび開放電圧Vocを維持しつつ曲線因子F.F.を向上させる必要がある。
【0003】
しかしながら、n型単結晶シリコン基板とp型非晶質シリコン膜との接合部においては、界面準位が多数存在するため、キャリアの再結合が発生し、開放電圧Vocが低下する。
【0004】
そこで、n型単結晶シリコン基板とp型非晶質シリコン膜との接合部におけるキャリア再結合を抑制するために、n型単結晶シリコン基板とp型非晶質シリコン膜との間に実質的に真性な非晶質シリコン膜(i型非晶質シリコン膜)が挿入されたHIT(真性薄膜を有するヘテロ接合:Heterojunction with Intrinsic Thin-Layer)構造を有する光起電力素子が提案されている(例えば、特許文献1および2参照)。
【0005】
【特許文献1】
特許第2614561号公報
【特許文献2】
特開2001−345463号公報
【0006】
【発明が解決しようとする課題】
上記の従来のHIT構造を有する光起電力素子では、i型非晶質シリコン膜によりn型単結晶シリコン基板とp型非晶質シリコン膜との接合部の界面特性が改善される。これをパッシベーション効果と呼ぶ。
【0007】
高い開放電圧Vocを維持しつつより高い曲線因子F.F.を得るためには、i型非晶質シリコン膜を厚くすることによりパッシベーション効果を高めることが考えられる。しかしながら、i型非晶質シリコン膜を厚くすると、i型非晶質シリコン膜により吸収される光の量が増加し、光電変換層である単結晶シリコン基板に入射する光の量が減少するため短絡電流Iscの低下が起こる。さらに、i型非晶質シリコン膜による直列抵抗成分が増加し、曲線因子F.F.の低下も生じる結果、高い光電変換効率を得ることができない。
【0008】
本発明の目的は、低い直列抵抗成分および高い開放電圧を維持しつつ、高い曲線因子を得ることができる光起電力素子およびその製造方法を提供することである。
【0009】
【課題を解決するための手段および発明の効果】
本明細書中における結晶系半導体には単結晶半導体および多結晶半導体が含まれるものとし、非晶質系半導体には非晶質半導体および微結晶半導体が含まれるものとする。
【0010】
本発明に係る光起電力素子は、結晶系半導体と、第1の非晶質系半導体膜と、第2の非晶質系半導体膜とを順に備え、第1の非晶質系半導体膜は一導電型を示す不純物を含有し、第2の非晶質系半導体膜は一導電型を示す不純物を含有し、第1の非晶質系半導体膜における不純物の濃度が第2の非晶質系半導体膜側から結晶系半導体側へ減少しつつ不純物の濃度の減少率が部分的に低下した後に増加するものである。
【0011】
本発明に係る光起電力素子においては、結晶系半導体と一導電型の第2の非晶質系半導体膜との間に低い不純物濃度の領域を有する第1の非晶質系半導体膜が存在する。それにより、結晶系半導体と一導電型の第2の非晶質系半導体膜との接合部における界面特性が改善されるので、高い開放電圧を維持することができる。また、第1の非晶質系半導体膜において、不純物の濃度が第2の非晶質系半導体膜側から結晶系半導体側へ減少しつつ、不純物の濃度の減少率が部分的に低下した後に増加するそれにより、結晶系半導体と第2の非晶質系半導体膜との間の直列抵抗成分が増加することなく曲線因子が増加する。したがって、高い光電変換効率が得られる。
【0012】
結晶系半導体は、第2の非晶質系半導体膜とは異なる導電型を示してもよい。この場合、結晶系半導体と第1の非晶質系半導体膜との間にpn接合が形成され、キャリアの取り出しが効率よく行われる。
【0013】
第1の非晶質系半導体膜における不純物の濃度の減少率が低下する部分の不純物の濃度が第2の非晶質系半導体膜の不純物の濃度よりも低いことが好ましい。この場合、第1の非晶質系半導体膜中に電位差が生じるのでキャリアの取り出しを効率よく行うことができ、高い短絡電流を維持することができる。
【0014】
第1の非晶質半導体膜における不純物の濃度の減少率が低下する部分の不純物の濃度は5×1020atom/cm3 以下であってもよい。この場合、第1の非晶質系半導体膜中に電位差が生じ、直列抵抗成分の増加が抑制され、高い短絡電流を維持することができる。
【0015】
本発明に係る光起電力素子の製造方法は、結晶系半導体上に第1の非晶質系半導体膜を形成するとともに前記第1の非晶質系半導体膜の厚さ方向における一部の領域に一導電型を示す不純物をドープし、第1の非晶質系半導体膜上に第2の非晶質系半導体膜を形成するとともに第2の非晶質半導体膜に一導電型を示す不純物をドープし、第1の非晶質系半導体膜中の一部の領域における不純物の濃度が第2の非晶質系半導体膜中の不純物の濃度よりも低くするものである。
【0016】
本発明に係る光起電力素子の製造方法においては、結晶系半導体と一導電型の第2の非晶質系半導体膜との間に低い不純物濃度の領域を有する第1の非晶質系半導体膜が形成される。それにより、結晶系半導体と一導電型の第2の非晶質系半導体膜との接合部における界面特性が改善されるので、高い開放電圧を維持することができる。また、第1の非晶質系半導体膜において、不純物の濃度が第2の非晶質系半導体膜側から結晶系半導体側へ減少しつつ部分的に減少率が低下するとともに、第1の非晶質系半導体膜中の一部の領域における不純物の濃度が第2の非晶質系半導体膜中の不純物の濃度よりも低くなるように第1の非晶質半導体膜および第2の非晶質半導体膜が形成される。それにより、結晶系半導体と第2の非晶質系半導体膜との間の直列抵抗成分が増加することなく曲線因子が増加する。したがって、高い光電変換効率が得られる。
【0017】
処理室内でプラズマ化学蒸着法により第1の非晶質系半導体膜を形成するとともに処理室内に一導電型を示す不純物を含むドーパントガスを導入することにより第1の非晶質系半導体膜の厚さ方向における一部の領域に一導電型を示す不純物をドープし、処理室内でプラズマ化学蒸着法により第2の非晶質系半導体膜を形成するとともに処理室内に一導電型を示す不純物を含むドーパントガスを導入することにより第2の非晶質系半導体膜に一導電型を示す不純物をドープし、第2の非晶質系半導体膜に一導電型の不純物をドープする際のドーパントガスの流量に対する第1の非晶質系半導体膜の厚さ方向における一部の領域に一導電型を示す不純物をドープする際のドーパントガスの流量の比が0.05〜0.5の範囲であってもよい。
【0018】
この場合、第1の非晶質系半導体膜において、不純物の濃度が第2の非晶質系半導体膜側から結晶系半導体側へ減少しつつ部分的に減少率が低下するとともに、第1の非晶質系半導体膜中の一部の領域における不純物の濃度が第2の非晶質系半導体膜中の不純物の濃度よりも低くなるように第1の非晶質系半導体膜および第2の非晶質系半導体膜が形成される。それにより、結晶系半導体と第2の非晶質系半導体膜との間の直列抵抗成分が増加せずに曲線因子が増加する。
【0019】
第1の非晶質系半導体膜における不純物の濃度が第2の非晶質系半導体膜側から結晶系半導体側へ減少しつつ、不純物の濃度の減少率が部分的に低下した後に増加するように不純物をドープしてもよい。
【0020】
この場合、結晶系半導体と第2の非晶質系半導体膜との直列抵抗成分が増加することなく曲線因子が増加する。したがって、高い光電変換効率が得られる。
【0021】
【発明の実施の形態】
以下、本発明の一実施の形態について説明する。
【0022】
図1は、本実施の形態に係る光起電力素子の構造を示す模式的断面図である。
図1に示すように、n型単結晶シリコン基板1の主面(表側の面)上にi型非晶質シリコン膜2(ノンドープ非晶質シリコン膜)およびp型非晶質シリコン膜3が順に形成されている。p型非晶質シリコン膜3上に表面電極4が形成され、表面電極4上にくし形の集電極5が形成されている。n型単結晶シリコン基板1の裏面には、i型非晶質シリコン膜6およびn型非晶質シリコン膜7が順に形成されている。n型非晶質シリコン膜7上に裏面電極8が形成され、裏面電極8上にくし形の集電極9が形成されている。図1の光起電力素子では、n型単結晶シリコン基板1が主たる発電層となる。
【0023】
i型非晶質シリコン膜2の膜厚は50〜200Åであることが好ましく、例えば100Åである。i型非晶質シリコン膜2には、厚さ方向の一部の領域にp型不純物としてB(ボロン)がドープされることによりB導入層21が形成されている。それにより、i型非晶質シリコン膜2は、Bがドープされていない層にB導入層21が挟まれた3層構造となっている。
【0024】
B導入層21の膜厚は、例えば、i型非晶質シリコン膜2の膜厚の25%程度である。また、B導入層21中のB濃度は、5×1020atom/cm3 以下であることが好ましく、1×1018atom/cm3 〜5×1020atom/cm3 の範囲であることがより好ましい。
【0025】
表面電極4および裏面電極8は、ITO(酸化インジウム錫)、SnO2 (酸化錫)、ZnO(酸化亜鉛)等からなる透明電極である。集電極5,9は、Ag(銀)等からなる。
【0026】
本実施の形態の光起電力素子は、pn接合特性を改善するためにn型単結晶シリコン基板1とp型非晶質シリコン膜3との間にi型非晶質シリコン膜2を設けたHIT構造を有するとともに、裏面でのキャリア再結合を防止するためにn型単結晶シリコン基板1の裏面にi型非晶質シリコン膜6およびn型非晶質シリコン膜7を設けたBSF(Back Surface Field)構造を有する。
【0027】
次に、図1の光起電力素子の製造方法を説明する。まず、洗浄したn型単結晶シリコン基板1を真空チャンバ内で加熱する。それにより、n型単結晶シリコン基板1の表面に付着した水分が除去される。その後、真空チャンバ内にH2(水素)ガスを導入して、プラズマ放電によりn型単結晶シリコン基板1表面のクリーニングを行う。
【0028】
次に、真空チャンバ内にSiH4 (シラン)ガスおよびH2 ガスを導入し、プラズマCVD(化学蒸着)法によりn型単結晶シリコン基板1の主面上にi型非晶質シリコン膜2を形成する。H2 希釈したB2 H6 (ジボラン)ガスは、B導入層21を形成する際に導入する。続いて、真空チャンバ内にSiH4 ガス、H2 ガスおよびB2 H6 ガスを導入して、i型非晶質シリコン膜2上にプラズマCVD法によりp型非晶質シリコン膜3を形成する。
【0029】
次いで、真空チャンバ内にSiH4 ガスおよびH2 ガスを導入して、プラズマCVD法によりn型単結晶シリコン基板1の裏面にi型非晶質シリコン膜6を形成する。続いて、真空チャンバ内にSiH4 ガス、H2 ガスおよびPH3 (ホスフィン)ガスを導入して、i型非晶質シリコン膜6上にプラズマCVD法によりn型非晶質シリコン膜7を形成する。
【0030】
次に、スパッタリング法により、p型非晶質シリコン膜3上に表面電極4を形成し、n型非晶質シリコン膜7上に裏面電極8を形成する。さらに、スクリーン印刷法により、表面電極4上に集電極5を形成し、裏面電極8上に集電極9を形成する。
【0031】
本実施の形態の光起電力素子においては、i型非晶質シリコン膜2を有することによりn型単結晶シリコン基板1とp型非晶質シリコン膜3との間でのキャリア再結合の抑制効果が高まる。また、B導入層21を有することにより直列抵抗成分が減少する。したがって、高い開放電圧Vocおよび高い曲線因子F.F.が得られる。その結果、光電変換効率が向上する。
【0032】
なお、本実施の形態のB導入層21はプラズマCVD法により形成したがそれに限られない。例えば、プラズマCVD法によりi型非晶質シリコン膜2を形成した後に、イオン注入法またはプラズマイオン注入法によりi型非晶質シリコン膜2にBを導入してB導入層21を形成してもよい。
【0033】
また、本実施の形態のi型非晶質シリコン膜2には不純物としてBをドープしたB導入層21を形成したが、それに限られない。例えば、Al(アルミニウム)、Ga(ガリウム)等のIII 族元素を不純物としてドープした導入層を形成してもよい。また、n型単結晶シリコン基板1の代わりにn型多結晶シリコン基板を用いてもよい。i型非晶質シリコン膜2、p型非晶質シリコン膜3、i型非晶質シリコン膜6およびn型非晶質シリコン膜7が微結晶シリコンを含んでもよい。
【0034】
また、本実施の形態のn型単結晶シリコン基板1、i型非晶質シリコン膜2、p型非晶質シリコン膜3、i型非晶質シリコン膜6およびn型非晶質シリコン膜7の代わりに、例えば、SiC(炭化シリコン)、SiGe(シリコンゲルマニウム)、Ge(ゲルマニウム)等のような他のIV族元素を用いてもよい。
【0035】
さらに、n型単結晶シリコン基板1の裏面側のi型非晶質シリコン膜6に不純物導入層を設けてもよい。この場合には、不純物としてN(窒素)、P(リン)、As(ヒ素)等のV族元素をドープする。
【0036】
また、本実施の形態の光起電力素子においては、n型単結晶シリコン基板1の表裏面に膜を形成しているがそれに限られない。例えば、p型単結晶シリコン基板の主面にi型非晶質シリコン膜およびn型非晶質シリコン膜を形成し、裏面にはi型非晶質シリコン膜およびp型非晶質シリコン膜を形成し、p型単結晶シリコン基板の主面側のi型非晶質シリコン膜の一部にN、P、As等のV族元素をドープした層を形成してもよい。
【0037】
さらに、本発明は、図1に示す光起電力素子の構造に限定されず、他の種々の構造を有する光起電力素子に適用することができる。例えば、n型単結晶シリコン基板1の裏面のi型非晶質シリコン膜6およびn型非晶質シリコン膜7を設けなくてもよい。
【0038】
本実施の形態では、n型単結晶シリコン基板1が結晶系半導体に相当し、i型非晶質シリコン膜2が第1の非晶質半導体膜に相当し、p型非晶質シリコン膜3が第2の非晶質半導体膜に相当する。
【0039】
【実施例】
以下の実施例1〜8では、上記実施の形態の方法で図1の構造を有する光起電力素子を作製し、出力特性を測定した。実施例1〜8の光起電力素子の作製条件を表1に示す。
【0040】
【表1】
【0041】
表1に示すように、B導入層21を形成する際にはH2 ガス希釈したB2 H6ガスを用い、SiH4 に対するB2 H6 の濃度を1%以下にした。なお、B2 H6 ガスの濃度を変化させても、水素希釈率は一定とする。
【0042】
(実施例1〜4)
実施例1〜4では、図1のB導入層21を形成する際に導入するB2 H6 ガスの濃度を変えて光起電力素子を作製し、B2 H6 ガスの濃度が開放電圧Voc、短絡電流Isc、曲線因子F.F.および最大出力Pmaxに及ぼす影響を調べた。以下、実験方法および実験結果について説明する。
【0043】
図2は、実施例1〜4の光起電力素子におけるB導入層21形成時のB2 H6流量比およびB導入層21の位置を示す図である。図2の縦軸はB2 H6 流量比を示し、横軸は膜厚方向の位置を示す。
【0044】
ここで、B2 H6 流量比とは、p型非晶質シリコン膜3の形成時に導入するB2 H6 ガスの流量に対するB導入層21の形成時に導入するB2 H6 ガスの流量の比である。
【0045】
実施例1では、SiH4 に対するB2 H6 ガスの濃度を1%に調整した。したがって、B導入層21の形成時のB2 H6 ガスの濃度は図1のp型非晶質シリコン膜3の形成時のB2 H6 ガスの濃度と等しく、B2 H6 流量比は1である。
【0046】
実施例2では、SiH4 に対するB2 H6 ガスの濃度を0.5%に調整した。したがって、B導入層21の形成時のB2 H6 ガスの濃度はp型非晶質シリコン膜3の形成時のB2 H6 ガスの濃度の0.5倍であり、B2 H6 流量比は0.5である。
【0047】
実施例3では、SiH4 に対するB2 H6 ガスの濃度を1×10-2%に調整した。したがって、B導入層21の形成時のB2 H6 ガスの濃度はp型非晶質シリコン膜3の形成時のB2 H6 ガスの濃度の0.01倍であり、B2 H6 流量比は0.01である。
【0048】
実施例4では、SiH4 に対するB2 H6 ガスの濃度を0.5×10-2%に調整した。したがって、B導入層21の形成時のB2 H6 ガスの濃度はp型非晶質シリコン膜3の形成時のB2 H6 ガスの濃度の0.005倍であり、B2 H6 流量比は0.005である。
【0049】
実施例1〜4において、B導入層21の膜厚は25Åで一定であり、i型非晶質シリコン膜2の膜厚は100Åで一定である。また、B導入層21は、i型非晶質シリコン膜2中においてp型非晶質シリコン膜3との界面から膜厚方向に12.5Å〜37.5Å離れた範囲内に位置する。
【0050】
(比較例)
比較例では、H2 希釈したB2 H6 ガスを導入せずにi型非晶質シリコン膜2を形成した点を除いて実施例1〜4と同様の条件および方法で光起電力素子を作製した。したがって、比較例におけるi型非晶質シリコン膜2はB導入層21を含まない。
【0051】
(評価1)
実施例1〜4および比較例の光起電力素子の出力特性を測定した。表2に実施例1〜4および比較例の光起電力素子の出力特性の測定結果を示す。表2においては、実施例1〜4の光起電力素子における開放電圧Voc、短絡電流Isc、曲線因子F.F.および最大出力Pmaxの測定結果を比較例の光起電力素子における測定結果を1.000として規格化し、規格化した開放電圧Voc、短絡電流Isc、曲線因子F.F.および最大出力Pmaxを示している。
【0052】
【表2】
【0053】
表2に示すように、実施例1の光起電力素子では、比較例の光起電力素子に比較して、開放電圧Voc、短絡電流Isc、曲線因子F.F.および最大出力Pmaxが低下した。
【0054】
実施例2の光起電力素子では、開放電圧Vocおよび短絡電流Iscは若干低下したが、曲線因子F.F.および最大出力Pmaxは向上した。特に、曲線因子F.F.が大幅に向上した。
【0055】
実施例3の光起電力素子では、比較例の光起電力素子に比較して、開放電圧Vocおよび短絡電流Iscにほとんど変化は見られなかったが、曲線因子F.F.および最大出力Pmaxが向上した。特に、曲線因子F.F.および最大出力Pmaxが大幅に向上した。実施例4の光起電力素子では、比較例の光起電力素子に比較して、変化がほとんど見られなかった。
【0056】
実施例1の光起電力素子における開放電圧Vocの低下は、B導入層21のB濃度が高くなるとキャリアの再結合抑制効果が低下していくことが原因であると考えられる。また、短絡電流Iscの低下は、Bの導入による再結合準位が増加したためだと考えられる。さらに、B導入層21のB濃度が高くなるとp型非晶質シリコン膜3とB導入層21との間の電位差が小さくなり、電流が流れにくくなり直列抵抗成分が大きくなったと考えられる。
【0057】
実施例2および3の光起電力素子においては、直列抵抗成分の低下によると考えられる曲線因子F.F.の向上が見られている。
【0058】
実施例4の光起電力素子においては、曲線因子F.F.の向上があまり見られていない。これは、B濃度が低いためにBの影響を受ける実効的なB導入層21が形成されなかったためであると考えられる。
【0059】
以上のことから、曲線因子F.F.および最大出力Pmaxを向上させるには、p型非晶質シリコン膜3形成時のB2 H6 ガス流量に対してB導入層21形成時のB2 H6 ガス流量の比を0.05〜0.5とすることが好ましい。
【0060】
(実施例5)
i型非晶質シリコン膜2中におけるB濃度の分布をSIMS(二次イオン質量分析法)により測定した。以下、図3および図4を用いてi型非晶質シリコン膜2中のB濃度の分布について説明する。
【0061】
図3は、実施例5のi型非晶質シリコン膜2中のB濃度を示す図である。
図3の縦軸はB濃度比を示し、横軸は膜厚方向の位置を示す。ここで、B濃度比とは、p型非晶質シリコン膜3中のB濃度に対するi型非晶質シリコン膜2中のB濃度の比である。
【0062】
実施例5のi型非晶質シリコン膜2の形成条件は、図2の実施例2と同様である。SIMS分析の精度を向上させるために、i型非晶質シリコン膜2の膜厚は160Åとし、B導入層21の膜厚はその25%である40Åとした。i型非晶質シリコン膜2中のB濃度比の測定結果を、図3中に実線で示す。なお、破線は比較例のi型非晶質シリコン膜2中のB濃度比を示している。
【0063】
膜厚0Åの位置は、p型非晶質シリコン膜3中のある深さを示す。膜厚20Åの位置は、p型非晶質シリコン膜3とi型非晶質シリコン膜2との境界である。図示していないが、膜厚180Åの位置にはi型非晶質シリコン膜2とn型単結晶シリコン基板1との境界が存在する。
【0064】
比較例のi型非晶質シリコン膜2では、B濃度比はp型非晶質シリコン膜3側からn型単結晶シリコン基板1側へ膜厚方向に単調に減少している。
【0065】
実施例5のi型非晶質シリコン膜2中のB濃度比は、比較例のi型非晶質シリコン膜2中のB濃度比と同様にp型非晶質シリコン膜3側からn型単結晶シリコン基板1側へ膜厚方向に単調に減少しているが、途中で傾きが緩やかになっている部分が見られた。そこで、この部分を詳しく調べるために、図3の実線で表されるB濃度比を2回微分した。
【0066】
図4は、図3の実線で表されるB濃度比を2回微分した曲線を示す図である。
縦軸は2回微分したB濃度比を示し、横軸は膜厚方向の位置を示す。図5に示すように、2回微分したB濃度比はp型非晶質シリコン膜3側からn型単結晶シリコン基板1側へ膜厚方向に減少しつつも、膜厚方向の位置100Å付近で極大点Sを有する。したがって、実施例5のi型非晶質シリコン膜2中のB濃度比は単調に減少しているが、B導入層21においては、B濃度比の減少率が低下していることがわかった。また、図4の極大点SにおけるB濃度は、5×1020atom/cm3 であった。
【0067】
以上のように、i型非晶質シリコン膜2中にB導入層21を形成し、p型非晶質シリコン膜3とB導入層21との間に電位差が生じる程度にB導入層21中のB濃度を調整することで、曲線因子F.F.および最大出力Pmaxが向上することがわかった。
【0068】
(実施例6〜8)
実施例6〜8では、i型非晶質シリコン膜2中のB導入層21の位置を変えて光起電力素子を作製し、B導入層21の位置が開放電圧Voc、短絡電流Isc、曲線因子F.F.および最大出力Pmaxに及ぼす影響を調べた。以下、実験方法および実験結果について説明する。
【0069】
図5は、実施例6〜8のi型非晶質シリコン膜2中のB導入層21の位置を示す図である。
【0070】
図5のXは、p型非晶質シリコン膜3側のBを含まないi型非晶質シリコン膜2の膜厚を示す。Yは、B導入層21の膜厚を示す。Zは、n型単結晶シリコン基板1側のBを含まないi型非晶質シリコン膜の膜厚を示す。
【0071】
図5(a)に示す実施例6ではX:Y:Z=1:2:5であり、図5(b)に示す実施例7ではX:Y:Z=2:2:4であり、図5(d)に示す実施例8ではX:Y:Z=3:2:3である。
【0072】
各実施例6〜8において、B導入層21の膜厚は25Åで一定であり、i型非晶質シリコン膜2全体の膜厚は100Åで一定である。i型非晶質シリコン膜2を形成する際にH2ガス希釈したB2 H6 ガスを導入するタイミングを変化させることにより、B導入層21の位置を変化させた。H2 ガス希釈したB2 H6 ガスの濃度は0.01%である。
【0073】
(評価2)
実施例6〜8および比較例の光起電力素子の出力特性を測定した。表3に実施例6〜8および比較例の光起電力素子の出力特性の測定結果を示す。表3においては、実施例6〜8の光起電力素子における開放電圧Voc、短絡電流Isc、曲線因子F.F.および最大出力Pmaxの測定結果を比較例の光起電力素子における測定結果を1.000として規格化し、規格化した開放電圧Voc、短絡電流Isc、曲線因子F.F.および最大出力Pmaxを示している。
【0074】
【表3】
【0075】
表3に示すように、実施例6〜8のいずれにおいても、開放電圧Voc、短絡電流Isc、曲線因子F.F.および最大出力Pmaxにあまり変化は見られず、曲線因子F.F.および最大出力Pmaxは比較例に比較して高い値を維持した。
【0076】
以上のことから、i型非晶質シリコン膜2中におけるB導入層21の位置は、開放電圧Voc、短絡電流Isc、曲線因子F.F.および最大出力Pmaxに大きな影響を及ぼさないものと考えられる。
【0077】
評価1および評価2より、図1のi型非晶質シリコン膜2中にB導入層21を形成し、B導入層21中におけるB濃度をp型非晶質シリコン膜3中のB濃度以下とすることで、曲線因子F.F.および最大出力Pmaxの向上に伴う光電変換効率の向上が見られた。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る光起電力素子の構造を示す模式的断面図である。
【図2】実施例1〜4の光起電力素子におけるB導入層形成時のB2 H6 流量比およびB導入層の位置を示す図である。
【図3】実施例5のi型非晶質シリコン膜中のB濃度を示す図である。
【図4】図3の実線で表されるB濃度比を2回微分した曲線を示す図である。
【図5】図5は、実施例6〜8のi型非晶質シリコン膜中のB導入層の位置を示す図である。
【符号の説明】
1 n型単結晶シリコン基板
2,6 i型非晶質シリコン膜
3 p型非晶質シリコン膜
7 n型非晶質シリコン膜
21 B導入層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a photovoltaic device using a semiconductor junction.
[0002]
[Prior art]
In recent years, photovoltaic devices having a junction between an n-type single crystal silicon substrate and a p-type amorphous silicon film have been developed. In such a photovoltaic device, in order to improve the photoelectric conversion efficiency, the fill factor F.V. is maintained while maintaining a high short circuit current Isc and an open circuit voltage Voc. F. It is necessary to improve.
[0003]
However, since there are many interface states at the junction between the n-type single crystal silicon substrate and the p-type amorphous silicon film, carrier recombination occurs and the open circuit voltage Voc decreases.
[0004]
Therefore, in order to suppress carrier recombination at the junction between the n-type single crystal silicon substrate and the p-type amorphous silicon film, a substantial gap is formed between the n-type single crystal silicon substrate and the p-type amorphous silicon film. A photovoltaic device having a HIT (Heterojunction with Intrinsic Thin-Layer) structure in which an intrinsic amorphous silicon film (i-type amorphous silicon film) is inserted is proposed ( For example, see
[0005]
[Patent Document 1]
Japanese Patent No. 2614561 [Patent Document 2]
JP-A-2001-345463 [0006]
[Problems to be solved by the invention]
In the above photovoltaic device having the conventional HIT structure, the i-type amorphous silicon film improves the interface characteristics of the junction between the n-type single crystal silicon substrate and the p-type amorphous silicon film. This is called a passivation effect.
[0007]
Higher fill factor while maintaining high open circuit voltage Voc F. In order to obtain the above, it is conceivable to increase the passivation effect by increasing the thickness of the i-type amorphous silicon film. However, when the i-type amorphous silicon film is thickened, the amount of light absorbed by the i-type amorphous silicon film increases, and the amount of light incident on the single crystal silicon substrate which is a photoelectric conversion layer decreases. The short circuit current Isc is reduced. Furthermore, the series resistance component due to the i-type amorphous silicon film increases, and the fill factor F.V. F. As a result, a high photoelectric conversion efficiency cannot be obtained.
[0008]
An object of the present invention is to provide a photovoltaic device capable of obtaining a high fill factor while maintaining a low series resistance component and a high open circuit voltage, and a method for manufacturing the photovoltaic device.
[0009]
[Means for Solving the Problems and Effects of the Invention]
In this specification, a crystalline semiconductor includes a single crystal semiconductor and a polycrystalline semiconductor, and an amorphous semiconductor includes an amorphous semiconductor and a microcrystalline semiconductor.
[0010]
The photovoltaic device according to the present invention includes a crystalline semiconductor, a first amorphous semiconductor film, and a second amorphous semiconductor film in order, and the first amorphous semiconductor film includes: The second amorphous semiconductor film contains an impurity exhibiting one conductivity type, the second amorphous semiconductor film contains an impurity exhibiting one conductivity type, and the concentration of the impurity in the first amorphous semiconductor film is the second amorphous While decreasing from the system semiconductor film side to the crystalline semiconductor side, the decrease rate of the impurity concentration partially increases and then increases.
[0011]
In the photovoltaic device according to the present invention, the first amorphous semiconductor film having a low impurity concentration region exists between the crystalline semiconductor and the second amorphous semiconductor film of one conductivity type. To do. Thereby, the interface characteristics at the junction between the crystalline semiconductor and the second amorphous semiconductor film of one conductivity type are improved, so that a high open-circuit voltage can be maintained. In the first amorphous semiconductor film, after the impurity concentration decreases from the second amorphous semiconductor film side to the crystalline semiconductor side, the decrease rate of the impurity concentration partially decreases. As a result, the fill factor increases without increasing the series resistance component between the crystalline semiconductor and the second amorphous semiconductor film. Therefore, high photoelectric conversion efficiency can be obtained.
[0012]
The crystalline semiconductor may have a conductivity type different from that of the second amorphous semiconductor film. In this case, a pn junction is formed between the crystalline semiconductor and the first amorphous semiconductor film, and carriers are extracted efficiently.
[0013]
It is preferable that the impurity concentration of the portion where the decrease rate of the impurity concentration in the first amorphous semiconductor film is lower than the impurity concentration of the second amorphous semiconductor film. In this case, since a potential difference is generated in the first amorphous semiconductor film, carriers can be extracted efficiently and a high short-circuit current can be maintained.
[0014]
The concentration of impurities in the portion where the reduction rate of concentration of the impurity in the first amorphous semiconductor film is lowered may be 5 × 10 20 atom / cm 3 or less. In this case, a potential difference is generated in the first amorphous semiconductor film, an increase in the series resistance component is suppressed, and a high short-circuit current can be maintained.
[0015]
The method for manufacturing a photovoltaic device according to the present invention includes forming a first amorphous semiconductor film on a crystalline semiconductor and a partial region in the thickness direction of the first amorphous semiconductor film. An impurity having one conductivity type is doped to form a second amorphous semiconductor film on the first amorphous semiconductor film, and an impurity having one conductivity type in the second amorphous semiconductor film The impurity concentration in a part of the first amorphous semiconductor film is made lower than the impurity concentration in the second amorphous semiconductor film.
[0016]
In the method for manufacturing a photovoltaic device according to the present invention, the first amorphous semiconductor having a low impurity concentration region between the crystalline semiconductor and the second amorphous semiconductor film of one conductivity type. A film is formed. Thereby, the interface characteristics at the junction between the crystalline semiconductor and the second amorphous semiconductor film of one conductivity type are improved, so that a high open-circuit voltage can be maintained. In the first amorphous semiconductor film, the impurity concentration decreases from the second amorphous semiconductor film side to the crystalline semiconductor side, and the reduction rate partially decreases, and the first non-crystalline semiconductor film The first amorphous semiconductor film and the second amorphous semiconductor film so that the impurity concentration in a part of the crystalline semiconductor film is lower than the impurity concentration in the second amorphous semiconductor film. A quality semiconductor film is formed. Thereby, the fill factor increases without increasing the series resistance component between the crystalline semiconductor and the second amorphous semiconductor film. Therefore, high photoelectric conversion efficiency can be obtained.
[0017]
A thickness of the first amorphous semiconductor film is formed by forming a first amorphous semiconductor film in the processing chamber by plasma chemical vapor deposition and introducing a dopant gas containing an impurity having one conductivity type into the processing chamber. A region in the vertical direction is doped with an impurity having one conductivity type, and a second amorphous semiconductor film is formed by plasma chemical vapor deposition in the processing chamber, and the impurity having one conductivity type is included in the processing chamber. By introducing a dopant gas, the second amorphous semiconductor film is doped with one conductivity type impurity, and the second amorphous semiconductor film is doped with one conductivity type impurity. The ratio of the flow rate of the dopant gas when doping an impurity having one conductivity type into a partial region in the thickness direction of the first amorphous semiconductor film with respect to the flow rate is in the range of 0.05 to 0.5. May be.
[0018]
In this case, in the first amorphous semiconductor film, while the impurity concentration decreases from the second amorphous semiconductor film side to the crystalline semiconductor side, the reduction rate partially decreases, and the first The first amorphous semiconductor film and the second amorphous semiconductor film are formed such that the impurity concentration in a part of the amorphous semiconductor film is lower than the impurity concentration in the second amorphous semiconductor film. An amorphous semiconductor film is formed. This increases the fill factor without increasing the series resistance component between the crystalline semiconductor and the second amorphous semiconductor film.
[0019]
The impurity concentration in the first amorphous semiconductor film decreases from the second amorphous semiconductor film side to the crystalline semiconductor side, and increases after the decrease rate of the impurity concentration partially decreases. An impurity may be doped.
[0020]
In this case, the fill factor increases without increasing the series resistance component between the crystalline semiconductor and the second amorphous semiconductor film. Therefore, high photoelectric conversion efficiency can be obtained.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described.
[0022]
FIG. 1 is a schematic cross-sectional view showing the structure of the photovoltaic element according to the present embodiment.
As shown in FIG. 1, an i-type amorphous silicon film 2 (non-doped amorphous silicon film) and a p-type
[0023]
The film thickness of the i-type
[0024]
The thickness of the
[0025]
The
[0026]
In the photovoltaic device of this embodiment, an i-type
[0027]
Next, a method for manufacturing the photovoltaic element of FIG. 1 will be described. First, the cleaned n-type single
[0028]
Next, SiH 4 (silane) gas and H 2 gas are introduced into the vacuum chamber, and the i-type
[0029]
Next, SiH 4 gas and H 2 gas are introduced into the vacuum chamber, and an i-type
[0030]
Next, the
[0031]
In the photovoltaic device of the present embodiment, suppression of carrier recombination between the n-type single
[0032]
In addition, although the
[0033]
In addition, although the
[0034]
Further, the n-type single
[0035]
Further, an impurity introduction layer may be provided in the i-type
[0036]
Moreover, in the photovoltaic device of this Embodiment, although the film | membrane is formed in the front and back of the n-type single
[0037]
Furthermore, the present invention is not limited to the structure of the photovoltaic element shown in FIG. 1, and can be applied to photovoltaic elements having other various structures. For example, the i-type
[0038]
In this embodiment, the n-type single
[0039]
【Example】
In the following Examples 1 to 8, photovoltaic devices having the structure of FIG. 1 were produced by the method of the above embodiment, and the output characteristics were measured. The production conditions for the photovoltaic elements of Examples 1 to 8 are shown in Table 1.
[0040]
[Table 1]
[0041]
As shown in Table 1, when forming the
[0042]
(Examples 1-4)
In Examples 1 to 4, whereby a photovoltaic element was fabricated by changing the concentration of B 2 H 6 gas introduced in forming the B doped
[0043]
FIG. 2 is a diagram showing the B 2 H 6 flow rate ratio and the position of the
[0044]
Here, the B 2 H 6 flow rate ratio is the flow rate of the B 2 H 6 gas introduced when forming the
[0045]
In Example 1, the concentration of B 2 H 6 gas with respect to SiH 4 was adjusted to 1%. Therefore, the concentration of B 2 H 6 gas during the formation of the B doped
[0046]
In Example 2, the concentration of B 2 H 6 gas relative to SiH 4 was adjusted to 0.5%. Therefore, the concentration of B 2 H 6 gas when forming the
[0047]
In Example 3, the concentration of B 2 H 6 gas relative to SiH 4 was adjusted to 1 × 10 −2 %. Therefore, the concentration of B 2 H 6 gas when forming the
[0048]
In Example 4, the concentration was adjusted for B 2 H 6 gas to SiH 4 to 0.5 × 10 -2%. Therefore, the concentration of the B 2 H 6 gas when forming the
[0049]
In Examples 1 to 4, the thickness of the
[0050]
(Comparative example)
In the comparative example, the photovoltaic element was formed under the same conditions and method as in Examples 1 to 4 except that the i-type
[0051]
(Evaluation 1)
The output characteristics of the photovoltaic elements of Examples 1 to 4 and the comparative example were measured. Table 2 shows the measurement results of the output characteristics of the photovoltaic elements of Examples 1 to 4 and the comparative example. In Table 2, the open circuit voltage Voc, the short circuit current Isc, the fill factor F.V. F. And the measurement result of the maximum output Pmax were normalized with the measurement result of the photovoltaic element of the comparative example as 1.000, and the standardized open circuit voltage Voc, short circuit current Isc, fill factor F.V. F. And the maximum output Pmax.
[0052]
[Table 2]
[0053]
As shown in Table 2, in the photovoltaic device of Example 1, the open circuit voltage Voc, the short-circuit current Isc, the fill factor F.V. F. And the maximum output Pmax decreased.
[0054]
In the photovoltaic device of Example 2, the open circuit voltage Voc and the short circuit current Isc were slightly reduced, but the fill factor F.V. F. And the maximum output Pmax was improved. In particular, the fill factor F.I. F. There has been a significant improvement.
[0055]
In the photovoltaic element of Example 3, the open circuit voltage Voc and the short circuit current Isc were hardly changed as compared with the photovoltaic element of the comparative example. F. And the maximum output Pmax was improved. In particular, the fill factor F.I. F. And the maximum output Pmax was greatly improved. In the photovoltaic element of Example 4, a change was hardly seen compared with the photovoltaic element of the comparative example.
[0056]
The decrease in the open circuit voltage Voc in the photovoltaic element of Example 1 is considered to be caused by the fact that the carrier recombination suppressing effect decreases as the B concentration of the
[0057]
In the photovoltaic elements of Examples 2 and 3, the fill factor F.S. F. The improvement is seen.
[0058]
In the photovoltaic element of Example 4, the fill factor F.I. F. There is not much improvement. This is presumably because the effective
[0059]
From the above, the fill factor F.R. F. In order to improve the maximum output Pmax, the ratio of the B 2 H 6 gas flow rate when forming the
[0060]
(Example 5)
The distribution of B concentration in the i-type
[0061]
FIG. 3 is a diagram showing the B concentration in the i-type
The vertical axis in FIG. 3 indicates the B concentration ratio, and the horizontal axis indicates the position in the film thickness direction. Here, the B concentration ratio is the ratio of the B concentration in the i-type
[0062]
The conditions for forming the i-type
[0063]
The position where the film thickness is 0 mm indicates a certain depth in the p-type
[0064]
In the i-type
[0065]
The B concentration ratio in the i-type
[0066]
FIG. 4 is a diagram showing a curve obtained by differentiating the B concentration ratio represented by the solid line in FIG. 3 twice.
The vertical axis shows the B concentration ratio differentiated twice, and the horizontal axis shows the position in the film thickness direction. As shown in FIG. 5, the B concentration ratio differentiated twice is decreased in the film thickness direction from the p-type
[0067]
As described above, the
[0068]
(Examples 6 to 8)
In Examples 6 to 8, photovoltaic devices were fabricated by changing the position of the
[0069]
FIG. 5 is a diagram showing the position of the
[0070]
X in FIG. 5 indicates the film thickness of the i-type
[0071]
In Example 6 shown in FIG. 5A, X: Y: Z = 1: 2: 5, and in Example 7 shown in FIG. 5B, X: Y: Z = 2: 2: 4. In Example 8 shown in FIG. 5D, X: Y: Z = 3: 2: 3.
[0072]
In each of Examples 6 to 8, the thickness of the
[0073]
(Evaluation 2)
The output characteristics of the photovoltaic elements of Examples 6 to 8 and the comparative example were measured. Table 3 shows the measurement results of the output characteristics of the photovoltaic elements of Examples 6 to 8 and the comparative example. In Table 3, the open circuit voltage Voc, the short circuit current Isc, the fill factor F. F. And the measurement result of the maximum output Pmax were normalized with the measurement result of the photovoltaic element of the comparative example as 1.000, and the standardized open circuit voltage Voc, short circuit current Isc, fill factor F.V. F. And the maximum output Pmax.
[0074]
[Table 3]
[0075]
As shown in Table 3, in any of Examples 6 to 8, the open circuit voltage Voc, the short circuit current Isc, the fill factor F.V. F. And the maximum output Pmax are not so changed, and the fill factor F.V. F. The maximum output Pmax maintained a high value as compared with the comparative example.
[0076]
From the above, the position of the
[0077]
From
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing the structure of a photovoltaic device according to an embodiment of the present invention.
FIG. 2 is a diagram showing the B 2 H 6 flow rate ratio and the position of the B introduction layer when forming the B introduction layer in the photovoltaic elements of Examples 1 to 4.
3 is a graph showing the B concentration in the i-type amorphous silicon film of Example 5. FIG.
4 is a diagram showing a curve obtained by differentiating a B concentration ratio represented by a solid line in FIG. 3 twice.
FIG. 5 is a diagram showing the position of a B introduction layer in the i-type amorphous silicon films of Examples 6 to 8.
[Explanation of symbols]
1 n-type single
Claims (3)
膜厚が50〜200Åであるi型の第1の非晶質系半導体膜と、
ボロンを含有する第2の非晶質系半導体膜とを順に備え、
前記第1の非晶質系半導体膜は、ボロンをドープして形成されたB導入層がドープされていない層に挟まれた3層構造を有し、
前記B導入層中のボロンの濃度は、前記第2の非晶質系半導体膜中のボロンの濃度より小さい5×10 20 atom/cm 3 以下であり、
前記第1の非晶質系半導体膜中における前記ボロンの濃度が前記第2の非晶質系半導体膜側から前記結晶系半導体膜側へ減少し、且つ前記ボロン濃度の減少率が、前記第2の非晶質系半導体膜側から前記結晶系半導体側へ向かって部分的に低下した後に増加し、再度減少する分布を有することを特徴とする光起電力素子。 an n-type crystalline semiconductor;
An i-type first amorphous semiconductor film having a thickness of 50 to 200 mm;
A second amorphous semiconductor film containing boron in order,
The first amorphous semiconductor film has a three-layer structure in which a B introduction layer formed by doping boron is sandwiched between undoped layers,
The concentration of boron B introduction layer is a second amorphous-based semiconductor film density is less than 5 × 10 20 atom / cm 3 of boron in the following,
The boron concentration in the first amorphous semiconductor film decreases from the second amorphous semiconductor film side to the crystalline semiconductor film side, and the decrease rate of the boron concentration is the first amorphous semiconductor film side. 2. A photovoltaic element having a distribution that increases after partially decreasing from the amorphous semiconductor film side of 2 toward the crystalline semiconductor side and then decreases again.
前記第1の非晶質系半導体膜を形成する工程は、前記結晶系半導体上に、ボロンをドープせずに形成した層の間に前記ボロンをドープして形成したB導入層を挟んで形成する工程を有し、
前記B導入層中のボロンの濃度を、前記第2の非晶質系半導体膜中のボロンの濃度より小さい5×10 20 atom/cm 3 以下とすると共に、
前記第1の非晶質系半導体膜におけるボロンの濃度が前記第2の非晶質系半導体膜側から前記結晶系半導体側へ減少し、且つ前記不純物の濃度の減少率が、前記第2の非晶質系半導体膜側から前記結晶系半導体側へ向かって部分的に低下した後に増加し、再度減少する分布を有するように、前記非晶質系半導体膜を形成することを特徴とする光起電力素子の製造方法。The film thickness n-type crystalline semiconductor forms a first amorphous-based semiconductor film of i-type is 50 to 200 Å, boron is doped on the first amorphous-based semiconductor film a method of manufacturing a photovoltaic element comprising a higher engineering that form a second amorphous-based semiconductor film,
The step of forming the first amorphous semiconductor film is formed by sandwiching a B introduction layer formed by doping the boron between layers formed without doping boron on the crystalline semiconductor. Having a process of
Wherein the concentration of boron B introduction layer, while a second amorphous-based semiconductor film density is less than 5 × 10 20 atom / cm 3 of boron in the following,
The boron concentration in the first amorphous semiconductor film decreases from the second amorphous semiconductor film side to the crystalline semiconductor side, and the decrease rate of the impurity concentration is the second concentration. The amorphous semiconductor film is formed so as to have a distribution that increases after partially decreasing from the amorphous semiconductor film side toward the crystalline semiconductor side and then decreases again. Manufacturing method of electromotive force element.
前記処理室内でプラズマ化学蒸着法により前記第2の非晶質系半導体膜を形成するとともに前記処理室内に前記ボロンを含むドーパントガスを導入することにより前記第2の非晶質系半導体膜に前記ボロンをドープし、
前記第2の非晶質系半導体膜にボロンをドープする際の前記ドーパントガスの流量に対する前記B導入層にボロンをドープする際の前記ドーパントガスの流量の比が0.005〜0.5の範囲であることを特徴とする請求項2記載の光起電力素子の製造方法。By plasma chemical vapor deposition in the processing chamber and doped with boron to the B doped layer by introducing a dopant gas containing boron into the processing chamber and forming the B doped layer,
The second amorphous semiconductor film is formed in the processing chamber by a plasma chemical vapor deposition method, and the dopant gas containing boron is introduced into the processing chamber to thereby form the second amorphous semiconductor film in the second amorphous semiconductor film. Dope boron ,
A ratio of a flow rate of the dopant gas when doping boron into the B introduction layer to a flow rate of the dopant gas when doping the second amorphous semiconductor film with boron is 0.005 to 0.5. method of producing a photovoltaic device according to claim 2, wherein the ranges.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003087079A JP4159390B2 (en) | 2003-03-27 | 2003-03-27 | Photovoltaic element and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003087079A JP4159390B2 (en) | 2003-03-27 | 2003-03-27 | Photovoltaic element and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004296776A JP2004296776A (en) | 2004-10-21 |
JP4159390B2 true JP4159390B2 (en) | 2008-10-01 |
Family
ID=33401529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003087079A Expired - Fee Related JP4159390B2 (en) | 2003-03-27 | 2003-03-27 | Photovoltaic element and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4159390B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104285304A (en) * | 2012-05-10 | 2015-01-14 | 夏普株式会社 | Photovoltaic device and method for producing same |
US10985289B2 (en) | 2019-03-25 | 2021-04-20 | Panasonic Corporation | Solar cell and solar cell module |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1643564B1 (en) * | 2004-09-29 | 2019-01-16 | Panasonic Intellectual Property Management Co., Ltd. | Photovoltaic device |
US20080000522A1 (en) * | 2006-06-30 | 2008-01-03 | General Electric Company | Photovoltaic device which includes all-back-contact configuration; and related processes |
JP6025106B2 (en) * | 2012-03-02 | 2016-11-16 | パナソニックIpマネジメント株式会社 | Photovoltaic device |
KR20150114792A (en) | 2014-04-02 | 2015-10-13 | 한국에너지기술연구원 | Ultra thin hit solar cell and fabricating method for the same |
KR102661526B1 (en) * | 2018-11-22 | 2024-04-26 | 주성엔지니어링(주) | Hetero-Junction Solar Cell And The Manufacturing Method Thereof |
-
2003
- 2003-03-27 JP JP2003087079A patent/JP4159390B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104285304A (en) * | 2012-05-10 | 2015-01-14 | 夏普株式会社 | Photovoltaic device and method for producing same |
US10985289B2 (en) | 2019-03-25 | 2021-04-20 | Panasonic Corporation | Solar cell and solar cell module |
Also Published As
Publication number | Publication date |
---|---|
JP2004296776A (en) | 2004-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6878921B2 (en) | Photovoltaic device and manufacturing method thereof | |
US8872020B2 (en) | Heterojunction solar cell based on epitaxial crystalline-silicon thin film on metallurgical silicon substrate design | |
EP2439780B1 (en) | Photovoltaic cell | |
CN103907205B (en) | Photo-electric conversion device and manufacture method thereof and light-to-current inversion module | |
JP5526461B2 (en) | Photovoltaic device | |
US20030168660A1 (en) | Photovoltaic device and manufacturing method thereof | |
US20130298973A1 (en) | Tunneling-junction solar cell with shallow counter doping layer in the substrate | |
US20100236613A1 (en) | Single Heterojunction Back Contact Solar Cell | |
US20080173347A1 (en) | Method And Apparatus For A Semiconductor Structure | |
JP5424800B2 (en) | Heterojunction photovoltaic cell with dual doping and method of manufacturing the same | |
JP2005101151A (en) | Photovoltaic element and its manufacturing method | |
EP1950810A2 (en) | Method and apparatus for a semi conductor structure forming at least one via | |
KR20110025481A (en) | Hetero-junction solar cell and fabrication method thereof | |
JP2006237452A (en) | Photoelectromotive force element | |
JP2009290234A (en) | Photovoltaic element | |
JP4169671B2 (en) | Photovoltaic element manufacturing method | |
JP4159390B2 (en) | Photovoltaic element and manufacturing method thereof | |
JP4070648B2 (en) | Photovoltaic element | |
WO2019188716A1 (en) | Solar cell and manufacturing method therefor | |
WO2018164576A1 (en) | Mask-less patterning of amorphous silicon layers for low-cost silicon hetero-junction interdigitated back-contact solar cells | |
KR101103706B1 (en) | Method for manufacturing of Back junction solar cells | |
JPH0823114A (en) | Solar cell | |
JP4124309B2 (en) | Photovoltaic device manufacturing method | |
Andrä et al. | Characterization and simulation of multicrystalline LLC-Si thin film solar cells | |
KR102661526B1 (en) | Hetero-Junction Solar Cell And The Manufacturing Method Thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080715 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4159390 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |