JP4144826B2 - Seal ring for semiconductor device and method of manufacturing semiconductor device using the same - Google Patents
Seal ring for semiconductor device and method of manufacturing semiconductor device using the same Download PDFInfo
- Publication number
- JP4144826B2 JP4144826B2 JP24075499A JP24075499A JP4144826B2 JP 4144826 B2 JP4144826 B2 JP 4144826B2 JP 24075499 A JP24075499 A JP 24075499A JP 24075499 A JP24075499 A JP 24075499A JP 4144826 B2 JP4144826 B2 JP 4144826B2
- Authority
- JP
- Japan
- Prior art keywords
- seal ring
- plating
- ring body
- semiconductor device
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体チップを収容したセラミックからなる半導体パッケージのキャビティ上面を覆うキャップを、キャビティの開口端周縁部のシール層に的確に気密にろう付け可能とするための半導体装置用シールリングと、該シールリングを用いて形成する半導体装置の製造方法とに関する。
【0002】
【従来の技術】
上記のシールリングには、図7に示したような構造のものが、一般に用いられている。
このシールリングは、鉄―ニッケル―コバルト合金(コバール)又は鉄―ニッケル合金(42アロイ)からなるシールリング本体10の下地表面に、Niストライクめっき(図示せず)が施され、そのNiストライクめっきが施されたシールリング本体10に、Cuめっき12とAgめっき14とが順に施されて形成されている。Niストライクめっきは、コバール又は42アロイからなるシールリング本体10のめっきに対しての濡れ性を向上させるために施される。このNiストライクめっきが施されたシールリング本体10には、Cuめっき12をふくれなく確実に密着させて施すことができる。
【0003】
このシールリングにおいては、該シールリングを加熱炉に入れて加熱した際に、シールリング本体10に施されたCuめっき12とAgめっき14とを溶融させて、銀ろう16を形成できる。そして、その銀ろう16を用いて、図6に示したように、シールリング本体10を、セラミックからなる半導体パッケージ40のキャビティ44の開口端周縁部に形成されたシール層50にろう付けできる。
【0004】
なお、従来より、シールリング本体10と半導体パッケージのシール層50との間に、板状の銀ろうを介在させたり、シールリング本体10下面又は半導体パッケージのシール層50上面に銀ろうペーストを塗布したりして、それらの板状の銀ろう又は銀ろうペーストを用いて、シールリング本体10を半導体パッケージのシール層50にろう付けすることも行われている。
【0005】
しかしながら、そうした場合には、前記のようにしてシールリング本体10にCuめっき12とAgめっき14とを施すことによりシールリング本体10ろう付け用の銀ろう16を得る場合に比べて、その板状の銀ろうを形成する作業や、その板状の銀ろうをシールリング本体10とシール層50との間に介在させる作業や、そのシールリング本体10下面に銀ろうペーストを塗布する作業や、そのシール層50上面に銀ろうペーストを塗布する作業に多大な手数と時間を要した。
【0006】
そのため、近時は、手数の掛からない前記のようなシールリング本体10にCuめっき12とAgめっき14とを順に施して、シールリング本体10ろう付け用の銀ろう16を得る方法が多く用いられている。
このシールリング本体10にシールリング本体10ろう付け用の銀ろう16を得るためのCuめっき12とAgめっき14とを順に施す方法は、近時の超小型の半導体装置形成用のシールリングにおいて、特に有効であり、多用されている。
【0007】
【発明が解決しようとする課題】
しかしながら、シールリング本体10にシールリング本体10ろう付け用の銀ろう16を得るためのCuめっき12とAgめっき14とを順に施す前記の方法においては、シールリングを加熱炉に入れて加熱し、シールリング本体10に施されたCuめっき12とAgめっき14とを溶融させて、銀ろう16を形成した際に、その銀ろう16が、シールリング本体10下面とシール層50上面との間に的確に侵入したり、シールリング本体10の側面とシール層50とに亙ってメニスカスを描くようにして付着したりせずに、図8に示したように、その銀ろう16の多くが、キャップ60を抵抗溶接するシールリング本体10上面に乗り上げた状態に付着してしまった。そして、シールリング本体10とシールリング本体10がろう付けされたシール層50との間に、リークパス(微細な空気流通路)が形成されてしまった。そして、シールリング本体10内側の半導体パッケージのキャビティ44の気密性が損なわれてしまった。
【0008】
それと共に、図6に示したように、コバール又は42アロイからなるキャップ60をシールリング本体10上面にシームウエルド法により抵抗溶接した際に、シールリング本体10上面に乗り上げた状態に付着した多量の銀ろう16の影響を受けて、キャップ60とシールリング本体10との間にスパークが充分に発生せずに、キャップ60をシールリング本体10上面に的確に気密に接合できなかった。
ここで、上記のように、キャップ60をシールリング本体10上面に的確に抵抗溶接できない理由は、シールリング10上面を抵抗値の低い銀ろう16が覆ってしまっているからである。
【0009】
本発明は、このような課題を解消可能な、半導体装置用のシールリング(以下、シールリングという)と、該シールリングを用いた半導体装置の製造方法(以下、半導体装置の製造方法という)とを提供することを目的としている。
【0010】
【課題を解決するための手段】
上記の目的を達成するために、本発明のシールリングは、鉄―ニッケル―コバルト合金又は鉄―ニッケル合金からなるシールリング本体の下地表面に、AgめっきとCuめっきとが交互に3層以上に順に施されて、その最内側と最外側とには、Agめっきが施されると共に、そのAgめっき及びCuめっきのそれぞれの厚さが7μm以下に形成されてなることを特徴としている。
【0011】
また、本発明のシールリングを用いた本発明の半導体装置の製造方法は、次の工程を含むことを特徴としている。
a.本発明のシールリングを、半導体パッケージのキャビティの開口端周縁部に形成されたメタライズからなるシール層であって、その表面にNiめっきが施されたシール層上に載置する工程。
b.前記シールリングを載置した半導体パッケージを、還元性雰囲気中で加熱し、前記シールリングのシールリング本体に施されたAgめっき及びCuめっきを溶融させて、前記シールリング本体を前記半導体パッケージのシール層に気密にろう付けする工程。
c.半導体チップを、シールリング本体がろう付けされた半導体パッケージのキャビティに収容して、その半導体チップの電極と、半導体パッケージの接続線路とを電気的に接続する工程。
d.前記半導体チップを収容したキャビティ上面を、鉄―ニッケル―コバルト合金又は鉄―ニッケル合金からなるキャップにより覆って、そのキャップを、前記シールリング本体にシームウエルド法により気密に抵抗溶接する工程。
【0012】
このシールリングを用いた半導体装置の製造方法においては、シールリング本体に施された銀ろう形成用のAgめっきとCuめっきとが、7μm以下の層厚に薄く形成されている。
そのため、そのb工程において、シールリングを還元性雰囲気中で加熱して、シールリング本体に施されたAgめっきとCuめっきとを溶融させた際に、その7μm以下に薄く形成されたAgめっきとCuめっきとに溶融状態の不均一な箇所が発生するのを防ぐことができる。そして、そのAgめっきとCuめっきとを、不溶融箇所を発生させずに、均一に溶融させることができる。そして、そのAgめっきとCuめっきとを溶融させてなる銀ろうを用いて、シールリング本体を半導体パッケージのシール層にろう付けした際に、その銀ろうに穴あき箇所や銀ろうの付着不足箇所が発生するのを、防ぐことができる。そして、シールリング本体の側面とシール層とに亙って、銀ろうをメニスカスを描くように的確かつ充分に付着させることができる。そして、シールリング本体とそれがろう付けされたシール層との間に、リークパス(微細な空気流通路)が発生するのを防ぐことができる。
【0013】
また、シールリング本体の下地表面には、シールリング本体の銀ろうに対しての濡れ性を良くするための、Niストライクめっきが施されていない。
そのため、シールリング本体上面の銀ろうに対しての濡れ性が低下して、そのb工程において、シールリング本体に施されたAgめっきとCuめっきとを溶融させて銀ろうを形成した際に、その銀ろうの多くが、シールリング本体上面に這い上がって、シールリング本体上面に付着するのを、防ぐことができる。
その結果、そのd工程において、その銀ろうが付着していないシールリング本体上面又は銀ろうの付着量の少ないシールリング本体上面に、キャップをシームウエルド法により的確に抵抗溶接できる。
【0014】
また、このシールリングを用いた半導体装置の製造方法にあっては、そのシールリング本体の最内側の下地表面に、鉄―ニッケル―コバルト合金又は鉄―ニッケル合金からなるシールリング本体との密着性の良いAgめっきが施されている。
そのため、シールリング本体の下地表面にAgめっきとCuめっきとを順に施した際に、そのAgめっきやCuめっきにふくれを発生させずに、そのAgめっきとCuめっきとをシールリング本体に密着性良く付着させることができる。
また、シールリング本体の最外側には、Niめっき等との密着性の良いAgめっきが施されている。
そのため、シールリング本体に外装用のNiめっき等を施した際に、シールリング本体の最外側に残存するAgめっきを介して、その外装用のNiめっき等を、シールリング本体に、ふくれを発生させずに、密着性良く付着させることができる。
【0015】
【発明の実施の形態】
図1は本発明のシールリングとは異なるシールリングの好適な実施の形態を示し、図1はその一部拡大正面断面図である。以下に、このシールリングを説明する。
【0016】
図のシールリングでは、シールリング本体10が、コバール又は42アロイから形成されている。シールリング本体10は、方形枠体状をしている。
シールリング本体10には、Niストライクめっきが施されずに、そのコバール又は42アロイからなるシールリング本体10の下地表面に、Cuめっき12と、Agめっき14とが、順に施されている。
【0017】
Agめっき14及びCuめっき12は、7μm以下の層厚に薄く形成されている。
具体的には、比重が8.96のCuめっき12が、3μmの層厚に形成されていると共に、比重が10.49のAgめっき14が、6μmの層厚に形成されている。
そして、そのシールリング本体10に施されたCuめっき12とAgめっき14とを溶融させて銀ろう16を形成した際に、その銀ろう16が、Cuを28重量%含み、Agを72重量%含む、低融点の共晶銀ろうに形成されるようにしている。
ここで、Agめっき14及びCuめっき12を7μm以下の層厚に薄く形成している理由は、本発明者らが実験結果から得られたデータに基づくものであって、Agめっき14及びCuめっき12を7μm以下の層厚に薄く形成することにより、そのAgめっき14及びCuめっき12が施されたシールリング本体10を加熱炉に入れて加熱した際に、その薄く形成されたAgめっき14及びCuめっき12を不溶融箇所が発生しないように均一に溶融できるからである。
【0018】
このシールリングにおいては、Agめっき14及びCuめっき12を7μmの層厚に形成する必要がある都合上、そのAgめっき14及びCuめっき12を溶融させて形成する銀ろう16の量が少量に限定されてしまう。
そのため、このシールリングは、シールリング本体10ろう付け用の銀ろう16の量が少なくて済む小型のシールリングに好適なものといえる。
【0019】
図1に示したシールリングは、以上のように構成されている。
【0020】
図2は本発明のシールリングの好適な実施の形態を示し、図2はその一部拡大正面断面図である。以下に、このシールリングを説明する。
【0021】
図のシールリングでは、図1に示したシールリングと同様にして、シールリング本体10が、コバール又は42アロイから形成されている。シールリング本体10は、方形枠体状をしている。
シールリング本体10には、Niストライクめっきが施されずに、そのコバール又は42アロイからなるシールリング本体10の下地表面に、Agめっき14と、Cuめっき12とが、交互に3層以上(図では、3層)に順に施されている。シールリング本体10に交互に3層以上に施されたAgめっき14とCuめっき12のうちの、最内側と最外側とには、Agめっき14が施されている。
【0022】
Agめっき14及びCuめっき12は、7μm以下の層厚に薄く形成されている。
具体的には、図のAgめっき14とCuめっき12とが交互に3層に順に施されてなるシールリングでは、その最内側と最外側とに施された比重が8.96のAgめっき14が、それぞれ5.5μmの層厚に形成されていると共に、その中間に施された比重が10.49のCuめっき12が、6μmの層厚に形成されている。
そして、そのシールリング本体10に施されたCuめっき12とAgめっき14とを溶融させて銀ろう16を形成した際に、その銀ろう16が、Cuを28重量%含み、Agを72重量%含む、低融点の共晶銀ろうに形成されるようにしている。
ここで、Agめっき14及びCuめっき12を7μm以下の層厚に薄く形成している理由は、図1に示したシールリングの説明で述べた理由と同じである。
【0023】
図2に示したシールリングは、以上のように構成されている。
【0024】
次に、この図2に示したシールリングを用いた半導体装置の製造方法であって、本発明の半導体装置の製造方法の好適な実施の形態を、図面に従い説明する。
【0025】
図3に示したように、図2に示したシールリング100を、セラミックからなる半導体パッケージ40のキャビティ44の開口端周縁部に形成されたメタライズからなる幅広い方形リング状をしたシール層50であって、その表面にNiめっきが施されたシール層50上に載置している。半導体パッケージ40には、例えば、図3に示したような、外部リードが周囲に延出されていないセラミックリードレスチップキャリアと呼ばれるパッケージを用いている。
そして、本発明の半導体装置の製造方法のa工程を行っている。
【0026】
次いで、図4に示したように、シールリング100を載置した半導体パッケージ40を、N2、H2を充満させた還元性雰囲気に保持された加熱炉(図示せず)に入れて、約820℃に加熱している。そして、シールリング100のシールリング本体10に施されたAgめっき14及びCuめっき12を溶融させてなる銀ろう16を形成している。
そして、その銀ろう16を用いて、シールリング本体10を半導体パッケージのシール層50に気密にろう付けしている。
そして、本発明の半導体装置の製造方法のb工程を行っている。
【0027】
次いで、図5に示したように、シールリング本体10がろう付けされた半導体パッケージのキャビティ44に半導体チップ42を収容している。そして、その半導体チップ42の電極と、半導体パッケージ40の周囲側面に形成された外部接続端子47に連なるキャビティ44周囲に露出した接続線路46の内端とを、ワイヤ48等を介して電気的に接続している。
そして、本発明の半導体装置の製造方法のc工程を行っている。
【0028】
その後、同じ図5に示したように、半導体チップ42を収容したキャビティ44の上面を、鉄―ニッケル―コバルト合金(コバール)又は鉄―ニッケル合金(42アロイ)からなるキャップ60により覆っている。そして、そのキャップ60を、シールリング本体10に、ローラ電極を用いたシームウエルド法により、気密に抵抗溶接している。
そして、本発明の半導体装置の製造方法のd工程を行っている。
【0029】
本発明の半導体装置の製造方法は、以上の工程からなり、この半導体装置の製造方法によれば、半導体チップ42の周囲を、半導体パッケージのキャビティ44とシール層50とシールリング本体10とキャップ60とにより気密に覆うことができる。そして、半導体チップ42を、半導体パッケージのキャビティ44に気密に封止してなる半導体装置を製造できる。
【0030】
このシールリングを用いた半導体装置の製造方法においては、そのb工程において、シールリング100を加熱炉に入れて加熱し、シールリング本体10に施されたAgめっき14とCuめっき12とを溶融した際に、その7μm以下に薄く形成されたAgめっき14とCuめっき12とに溶融状態の不均一な箇所が発生するのを防ぐことができる。そして、そのAgめっき14とCuめっき12とを、不溶融箇所を発生させずに、均一に溶融させることができる。そして、そのAgめっき14とCuめっき12とを溶融させてなる銀ろう16を用いて、シールリング本体10を半導体パッケージのシール層50にろう付けした際に、銀ろう16に穴あき箇所や銀ろう16の付着不足箇所が発生するのを、防ぐことができる。そして、シールリング本体10の側面とシール層50とに亙って、銀ろう16をメニスカスを描くようにして的確かつ充分に付着させることができる。
【0031】
また、シールリング本体10の下地表面には、Niストライクめっきが施されていないため、そのb工程において、シールリング本体10に施されたAgめっき14とCuめっき12とを溶融させて銀ろう16を形成した際に、その銀ろう16の多くが、シールリング本体10上面に這い上がって、シールリング本体10上面に付着するのを、防ぐことができる。
その結果、そのd工程において、その銀ろう16が付着していないシールリング本体10上面又は銀ろう16の付着量の少ないシールリング本体10上面に、キャップ60をシームウエルド法により的確に抵抗溶接できる。
【0032】
また、このシールリングを用いた半導体装置の製造方法にあっては、そのシールリング本体10の最内側の下地表面に、鉄―ニッケル―コバルト合金又は鉄―ニッケル合金からなるシールリング本体10との密着性の良いAgめっきが施されているため、シールリング本体10にAgめっき14とCuめっき12とを順に施した際に、そのAgめっき14やCuめっき12にふくれが発生するのを、防ぐことができる。そして、そのAgめっき14とCuめっき12とをシールリング本体10に密着性良く付着させることができる。
また、シールリング本体10の最外側には、Niめっき等との密着性の良いAgめっきが施されているため、半導体チップ42を収容する前の、図4に示した状態の、半導体パッケージ40のシールリング本体10に外装用のNiめっき等を施した際に、シールリング本体10の最外側に残存するAgめっき14を介して、その外装用のNiめっき等を、シールリング本体10に、ふくれを発生させずに、密着性良く付着させることができる。
【0033】
【発明の効果】
以上説明したように、本発明のシールリングを用いた、本発明の半導体装置の製造方法によれば、シールリング本体に施されたAgめっきとCuめっきとを不溶融箇所が発生しないように均一に溶融させることができる。そして、そのAgめっきとCuめっきとを均一に溶融させてなる銀ろうを用いて、シールリング本体を半導体パッケージのシール層にろう付けした際に、シールリング本体とシール層とに亙って、銀ろうを、穴あき箇所や付着不足箇所を発生させずに、メニスカスを描くようにして充分に付着させることができる。そして、シールリング本体とシール層との間にリークパスが発生するのを防いで、シールリング本体をシール層に的確に気密にろう付けできる。
【0034】
また、シールリング本体に施されたAgめっきとCuめっきとを溶融させて銀ろうを形成した際に、その銀ろうの多くが、シールリング本体上面に這い上がって、シールリング本体上面に付着するのを、防ぐことができる。そして、キャップをシールリング本体上面にシームウエルド法により抵抗溶接した際に、上記のシールリング本体上面に付着した銀ろうの影響を受けて、キャップをシールリング本体上面にシームウエルド法により的確に抵抗溶接できなくなるのを、防ぐことができる。
【図面の簡単な説明】
【図1】 本発明のシールリングとは異なるシールリングの一部省略断面図である。
【図2】 本発明のシールリングの一部省略断面図である。
【図3】 本発明の半導体装置の製造方法の工程説明図である。
【図4】 本発明の半導体装置の製造方法の工程説明図である。
【図5】 本発明の半導体装置の製造方法の工程説明図である。
【図6】 半導体装置の構造説明図である。
【図7】 従来のシールリングの一部省略断面図である。
【図8】 従来の半導体装置の製造方法の工程説明図である。
【符号の説明】
10 シールリング本体
12 Cuめっき
14 Agめっき
16 銀ろう
40 半導体パッケージ
42 半導体チップ
44 キャビティ
46 半導体パッケージの接続線路
50 シール層
60 キャップ
100 シールリング[0001]
BACKGROUND OF THE INVENTION
The present invention provides a seal ring for a semiconductor device for enabling a cap that covers a cavity upper surface of a semiconductor package made of ceramic containing a semiconductor chip to be accurately and airtightly brazed to a seal layer at a peripheral edge of an opening end of the cavity; The present invention relates to a method for manufacturing a semiconductor device formed using the seal ring.
[0002]
[Prior art]
A seal ring having a structure as shown in FIG. 7 is generally used as the seal ring.
In this seal ring, Ni strike plating (not shown) is applied to the base surface of the
[0003]
In this seal ring, when the seal ring is placed in a heating furnace and heated, the Cu plating 12 and the Ag plating 14 applied to the
[0004]
Conventionally, a plate-like silver solder is interposed between the
[0005]
However, in such a case, the plate shape of the
[0006]
Therefore, in recent years, a method is often used in which the Cu-
A method of sequentially applying the Cu plating 12 and the Ag plating 14 to obtain the
[0007]
[Problems to be solved by the invention]
However, in the above-described method of sequentially applying the
[0008]
At the same time, as shown in FIG. 6, when a
Here, as described above, the reason why the
[0009]
The present invention is capable of solving such a problem. A seal ring for a semiconductor device (hereinafter referred to as a seal ring), a method for manufacturing a semiconductor device using the seal ring (hereinafter referred to as a method for manufacturing a semiconductor device), and The purpose is to provide.
[0010]
[Means for Solving the Problems]
To achieve the above object, shea Ruringu of the present invention, an iron - nickel - cobalt alloy or an iron - the underlying surface of the seal ring body made of nickel alloy, three or more layers alternately and Ag plating and Cu plating The plating is performed in order, and the innermost and outermost layers are subjected to Ag plating, and the thicknesses of the Ag plating and Cu plating are each formed to be 7 μm or less.
[0011]
A method of manufacturing a semiconductor device of the present invention using the sheet Ruringu of the present invention is characterized in that it comprises the following steps.
a. Shea Ruringu of the present invention, there is provided a seal layer comprising a metallized formed at the open end peripheral portion of the semiconductor package of the cavity, the step of placing the Ni plating decorated with sealing layer on its surface.
b. The semiconductor package on which the seal ring is mounted is heated in a reducing atmosphere to melt Ag plating and Cu plating applied to the seal ring body of the seal ring, and the seal ring body is sealed to the semiconductor package. The process of brazing the layer in an airtight manner.
c. A step of housing a semiconductor chip in a cavity of a semiconductor package to which a seal ring body is brazed, and electrically connecting an electrode of the semiconductor chip and a connection line of the semiconductor package.
d. Covering the upper surface of the cavity containing the semiconductor chip with a cap made of iron-nickel-cobalt alloy or iron-nickel alloy, and sealingly sealing the cap to the seal ring body by a seam weld method.
[0012]
In the method of manufacturing a semiconductor device using this shea Ruringu, Ag plating for silver solder formed which has been subjected to the seal ring main body and a Cu plating is thinner layer thickness of less 7 [mu] m.
Therefore, in the step b, when the seal ring is heated in a reducing atmosphere to melt the Ag plating and the Cu plating applied to the seal ring body, the Ag plating formed thinly to 7 μm or less It is possible to prevent the occurrence of a non-uniform portion in a molten state in the Cu plating. Then, the Ag plating and the Cu plating can be uniformly melted without generating unmelted portions. And when the seal ring body is brazed to the sealing layer of the semiconductor package using the silver brazing obtained by melting the Ag plating and the Cu plating, the silver brazing has a hole or a portion where the silver brazing is insufficiently adhered. Can be prevented from occurring. Then, it is possible to adhere the silver solder accurately and sufficiently so as to draw a meniscus over the side surface of the seal ring body and the seal layer. And it can prevent that a leak path (fine air flow passage) occurs between the seal ring body and the seal layer to which it is brazed.
[0013]
Further, Ni strike plating for improving the wettability of the seal ring body to the silver brazing is not performed on the base surface of the seal ring body.
Therefore, the wettability to the silver brazing on the upper surface of the seal ring body is reduced, and when the silver brazing is formed by melting Ag plating and Cu plating applied to the seal ring main body in the step b, It is possible to prevent most of the silver solder from crawling on the upper surface of the seal ring body and adhering to the upper surface of the seal ring body.
As a result, in the step d, the cap can be accurately resistance-welded by the seam weld method on the upper surface of the seal ring main body to which the silver solder is not adhered or the upper surface of the seal ring main body with a small amount of silver brazing.
[0014]
Further, in the method of manufacturing a semiconductor device using this seal ring, the adhesion between the seal ring body made of iron-nickel-cobalt alloy or iron-nickel alloy on the innermost base surface of the seal ring body Good Ag plating is applied.
Therefore, when Ag plating and Cu plating are sequentially applied to the base surface of the seal ring main body, the Ag plating and Cu plating adhere to the seal ring main body without causing blistering in the Ag plating or Cu plating. Can adhere well.
Further, the outermost side of the seal ring main body is subjected to Ag plating having good adhesion with Ni plating or the like.
Therefore, when Ni plating for exterior is applied to the seal ring body, the Ni plating for exterior is caused to bulge in the seal ring body through the Ag plating remaining on the outermost side of the seal ring body. It can be made to adhere with good adhesiveness.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows a preferred embodiment of a seal ring different from the seal ring of the present invention, and FIG. 1 is a partially enlarged front sectional view thereof. The following is a description of this death Ruringu.
[0016]
In the illustrated seal ring, the
The seal ring
[0017]
The Ag plating 14 and the Cu plating 12 are thinly formed with a layer thickness of 7 μm or less.
Specifically, the Cu plating 12 having a specific gravity of 8.96 is formed in a layer thickness of 3 μm, and the Ag plating 14 having a specific gravity of 10.49 is formed in a layer thickness of 6 μm.
When the
Here, the reason why the Ag plating 14 and the Cu plating 12 are thinly formed to a layer thickness of 7 μm or less is based on the data obtained by the present inventors from the experimental results, and the Ag plating 14 and the Cu plating. 12 is thinly formed to a layer thickness of 7 μm or less, and when the
[0018]
In this sheet Ruringu, convenience it is necessary to form the Ag plating 14 and the Cu plating 12 on the layer thickness of 7 [mu] m, small amount the amount of
Accordingly, sheet Ruringu This can be said to be suitable for small seal ring requires less amount of
[0019]
Sheet Ruringu shown in FIG. 1 is configured as described above.
[0020]
Figure 2 shows a preferred embodiment of sheet Ruringu of the present invention, FIG. 2 is its is a partially enlarged front sectional view. The following is a description of this death Ruringu.
[0021]
In the figure sheet Ruringu, similarly to the seal ring shown in FIG. 1, the seal ring
The
[0022]
The Ag plating 14 and the Cu plating 12 are thinly formed with a layer thickness of 7 μm or less.
Specifically, decorated with in such Resid Ruringu sequentially in three layers alternately and Ag plating 14 and the Cu plating 12 in FIG, Ag plating of the innermost and specific gravity applied to the outermost side 8.96 14 are formed in a layer thickness of 5.5 μm, respectively, and a Cu plating 12 having a specific gravity of 10.49 applied in the middle is formed in a layer thickness of 6 μm.
When the
Here, the reason for the formed thin Ag plating 14 and the Cu plating 12 on the layer thickness of less 7μm is the same as the reason described in the explanation of the sheet Ruringu shown in FIG.
[0023]
Sheet Ruringu shown in Figure 2, is constructed as described above.
[0024]
Next, a preferred embodiment of the semiconductor device manufacturing method using the seal ring shown in FIG. 2 according to the present invention will be described with reference to the drawings.
[0025]
As shown in FIG. 3, the
Then, step a of the semiconductor device manufacturing method of the present invention is performed.
[0026]
Next, as shown in FIG. 4, the
Then, the
And b process of the manufacturing method of the semiconductor device of this invention is performed.
[0027]
Next, as shown in FIG. 5, the
And c process of the manufacturing method of the semiconductor device of this invention is performed.
[0028]
Thereafter, as shown in FIG. 5, the upper surface of the
And d process of the manufacturing method of the semiconductor device of this invention is performed.
[0029]
The method for manufacturing a semiconductor device according to the present invention includes the steps described above. According to the method for manufacturing a semiconductor device, a
[0030]
In the method of manufacturing a semiconductor device using this shea Ruringu, melted in the step b is heated to put the
[0031]
Further, since the Ni strike plating is not performed on the base surface of the seal ring
As a result, in step d, the
[0032]
In the method of manufacturing a semiconductor device using this seal ring, the
Further, since the outermost side of the
[0033]
【The invention's effect】
As described above, it was used sheet Ruringu of the present invention, according to the manufacturing method of the semiconductor device of the present invention, uniform and Ag plating and Cu plating applied to the seal ring body such unmelted portions does not occur Can be melted. And when the seal ring body is brazed to the seal layer of the semiconductor package using the silver brazing obtained by uniformly melting the Ag plating and Cu plating, over the seal ring body and the seal layer, The silver solder can be sufficiently adhered as if drawing a meniscus without generating a holed portion or an insufficiently adhered portion. Further, it is possible to prevent the leak path from being generated between the seal ring body and the seal layer, and to braze the seal ring body to the seal layer accurately and in an airtight manner.
[0034]
In addition, when Ag plating and Cu plating applied to the seal ring body are melted to form a silver solder, most of the silver solder crawls up to the upper surface of the seal ring body and adheres to the upper surface of the seal ring body. Can be prevented. When the cap is resistance welded to the top surface of the seal ring body by the seam weld method, the cap is accurately resisted to the top surface of the seal ring body by the seam weld method due to the influence of the silver solder adhering to the top surface of the seal ring body. It is possible to prevent the welding from becoming impossible.
[Brief description of the drawings]
FIG. 1 is a partially omitted cross-sectional view of a seal ring different from the seal ring of the present invention.
2 is a fragmentary sectional view of a sheet Ruringu of the present invention.
FIG. 3 is a process explanatory diagram of the semiconductor device manufacturing method of the present invention;
FIG. 4 is a process explanatory diagram of a method for manufacturing a semiconductor device of the present invention.
FIG. 5 is a process explanatory diagram of the method for manufacturing a semiconductor device of the present invention.
FIG. 6 is an explanatory diagram of a structure of a semiconductor device.
FIG. 7 is a partially omitted cross-sectional view of a conventional seal ring.
FIG. 8 is a process explanatory diagram of a conventional method for manufacturing a semiconductor device.
[Explanation of symbols]
10 the seal ring
Claims (2)
a.請求項1記載のシールリングを、半導体パッケージのキャビティの開口端周縁部に形成されたメタライズからなるシール層であって、その表面にNiめっきが施されたシール層上に載置する工程。
b.前記シールリングを載置した半導体パッケージを、還元性雰囲気中で加熱し、前記シールリングのシールリング本体に施されたAgめっき及びCuめっきを溶融させて、前記シールリング本体を前記半導体パッケージのシール層に気密にろう付けする工程。
c.半導体チップを、シールリング本体がろう付けされた半導体パッケージのキャビティに収容して、その半導体チップの電極と、半導体パッケージの接続線路とを電気的に接続する工程。
d.前記半導体チップを収容したキャビティ上面を、鉄―ニッケル―コバルト合金又は鉄―ニッケル合金からなるキャップにより覆って、そのキャップを、前記シールリング本体にシームウエルド法により気密に抵抗溶接する工程。A method for manufacturing a semiconductor device, comprising the following steps.
a. The claim 1 Symbol placement of the seal ring, a seal layer comprising a metallized formed at the open end peripheral portion of the semiconductor package of the cavity, the step of placing the Ni plating decorated with sealing layer on its surface.
b. The semiconductor package on which the seal ring is mounted is heated in a reducing atmosphere to melt Ag plating and Cu plating applied to the seal ring body of the seal ring, and the seal ring body is sealed to the semiconductor package. The process of brazing the layer in an airtight manner.
c. A step of housing a semiconductor chip in a cavity of a semiconductor package to which a seal ring body is brazed, and electrically connecting an electrode of the semiconductor chip and a connection line of the semiconductor package.
d. Covering the upper surface of the cavity containing the semiconductor chip with a cap made of iron-nickel-cobalt alloy or iron-nickel alloy, and sealingly sealing the cap to the seal ring body by a seam weld method.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24075499A JP4144826B2 (en) | 1999-08-27 | 1999-08-27 | Seal ring for semiconductor device and method of manufacturing semiconductor device using the same |
KR20000049915A KR100659534B1 (en) | 1999-08-27 | 2000-08-26 | Sealing ring for hermetically sealing semiconductor device and method of manufacturing semiconductor device using same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24075499A JP4144826B2 (en) | 1999-08-27 | 1999-08-27 | Seal ring for semiconductor device and method of manufacturing semiconductor device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001068575A JP2001068575A (en) | 2001-03-16 |
JP4144826B2 true JP4144826B2 (en) | 2008-09-03 |
Family
ID=17064226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24075499A Expired - Fee Related JP4144826B2 (en) | 1999-08-27 | 1999-08-27 | Seal ring for semiconductor device and method of manufacturing semiconductor device using the same |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4144826B2 (en) |
KR (1) | KR100659534B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100913265B1 (en) * | 2002-07-30 | 2009-08-21 | 엘지전자 주식회사 | Power supply terminal |
JP2013243340A (en) * | 2012-04-27 | 2013-12-05 | Canon Inc | Electronic component, mounting member, electronic apparatus, and manufacturing method of these |
JP2016006820A (en) * | 2014-06-20 | 2016-01-14 | 大和電機工業株式会社 | Encapsulation member, and manufacturing method of package for electronic component |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01143241A (en) * | 1987-11-30 | 1989-06-05 | Nec Corp | Manufacture of semiconductor device package |
JPH11126847A (en) * | 1997-10-22 | 1999-05-11 | Kyocera Corp | Package for electronic component |
-
1999
- 1999-08-27 JP JP24075499A patent/JP4144826B2/en not_active Expired - Fee Related
-
2000
- 2000-08-26 KR KR20000049915A patent/KR100659534B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100659534B1 (en) | 2006-12-19 |
JP2001068575A (en) | 2001-03-16 |
KR20010021439A (en) | 2001-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100271113B1 (en) | A glass/metal package and method for producing the same | |
JP4144826B2 (en) | Seal ring for semiconductor device and method of manufacturing semiconductor device using the same | |
JP2008235531A (en) | Package for hermetic sealing, and connection structure | |
WO2006077974A1 (en) | Sealing board and method for producing the same | |
JP3764669B2 (en) | Seal ring with brazing material and method of manufacturing electronic component storage package using the same | |
JP2003224223A (en) | Seal cap for ceramic package | |
JPH083009Y2 (en) | Package for storing semiconductor devices | |
JP2883235B2 (en) | Package for storing semiconductor elements | |
JP4511214B2 (en) | Electronic component storage package and electronic device | |
JP3318453B2 (en) | Electronic component storage package | |
JPH01253941A (en) | Manufacture of air-proof sealing type semiconductor device container | |
JP2002016161A (en) | Package component, manufacturing method therefor and method for sealing package using the package component | |
JP2003197797A (en) | Airtight sealing method of piezoelectric element | |
JP2004134557A (en) | Cap for hermetic seal | |
JPH05166958A (en) | Semiconductor element housing package | |
JP2002170895A (en) | Package for housing electronic component and method for sealing the same | |
JP3318452B2 (en) | Electronic component storage package | |
JPS6032773Y2 (en) | airtight terminal | |
CN117690900A (en) | Ceramic package substrate structure | |
JP2543153Y2 (en) | Package for storing semiconductor elements | |
JPH0216586B2 (en) | ||
JPH0320870B2 (en) | ||
JPH0766231A (en) | Manufacture of face mounting-type semiconductor device | |
JPH08125049A (en) | Package for containing semiconductor chip | |
JPH0661299A (en) | Semiconductor device and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080416 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080616 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |