Nothing Special   »   [go: up one dir, main page]

JP4019284B2 - Surface emitting device and method for manufacturing the same - Google Patents

Surface emitting device and method for manufacturing the same Download PDF

Info

Publication number
JP4019284B2
JP4019284B2 JP2005029232A JP2005029232A JP4019284B2 JP 4019284 B2 JP4019284 B2 JP 4019284B2 JP 2005029232 A JP2005029232 A JP 2005029232A JP 2005029232 A JP2005029232 A JP 2005029232A JP 4019284 B2 JP4019284 B2 JP 4019284B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
semiconductor
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005029232A
Other languages
Japanese (ja)
Other versions
JP2006216845A (en
Inventor
智子 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005029232A priority Critical patent/JP4019284B2/en
Priority to US11/297,400 priority patent/US7385225B2/en
Publication of JP2006216845A publication Critical patent/JP2006216845A/en
Application granted granted Critical
Publication of JP4019284B2 publication Critical patent/JP4019284B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04256Electrodes, e.g. characterised by the structure characterised by the configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/026Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261Non-optical elements, e.g. laser driver components, heaters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/026Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0262Photo-diodes, e.g. transceiver devices, bidirectional devices
    • H01S5/0264Photo-diodes, e.g. transceiver devices, bidirectional devices for monitoring the laser-output
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04256Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/06Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068Stabilisation of laser output parameters
    • H01S5/06825Protecting the laser, e.g. during switch-on/off, detection of malfunctioning or degradation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1028Coupling to elements in the cavity, e.g. coupling to waveguides adjacent the active region, e.g. forward coupled [DFC] structures
    • H01S5/1032Coupling to elements comprising an optical axis that is not aligned with the optical axis of the active region

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、面発光型装置及びその製造方法に関する。   The present invention relates to a surface emitting device and a method for manufacturing the same.

面発光型半導体レーザは、従来の端面発光型半導体レーザに比べて素子の体積が小さいため、素子自体の静電破壊耐圧が低い。このため、実装プロセスにおいて、機械又は作業者から加えられた静電気によって素子がダメージを受けることがある。特に、面発光型半導体レーザなどの面発光型装置は、順バイアス電圧にはある程度の耐性を有するが、逆バイアス電圧には耐性が低く、逆バイアス電圧が印加されることによって素子が破壊されることがある。通常、実装プロセスでは、静電気を除去するためにさまざまな対策が施されるが、それらの対策には限界がある。
特開2004−6548号公報
Since the surface emitting semiconductor laser has a smaller element volume than the conventional edge emitting semiconductor laser, the electrostatic breakdown voltage of the element itself is low. For this reason, in the mounting process, the element may be damaged by static electricity applied from a machine or an operator. In particular, a surface-emitting type device such as a surface-emitting type semiconductor laser has a certain level of resistance to a forward bias voltage, but has a low resistance to a reverse bias voltage, and the device is destroyed when a reverse bias voltage is applied. Sometimes. Usually, in the mounting process, various measures are taken to remove static electricity, but these measures have limitations.
JP 2004-6548 A

本発明の目的は、面発光型装置及びその製造方法に関して、静電破壊を防止して、信頼性の向上を図ることにある。   An object of the present invention is to prevent electrostatic breakdown and improve reliability in a surface-emitting type device and a manufacturing method thereof.

本発明に係る面発光型装置は、
基板と、該基板の上方に形成された第1半導体層と、を含む整流部と、
前記整流部の上方に形成された第1導電型の第2半導体層と、該第2半導体層の上方に形成された活性層と、該活性層の上方に形成された第2導電型の第3半導体層と、を含む発光部と、
を含み、
前記整流部と前記発光部とは、電気的に並列接続され、
前記整流部は、前記発光部とは逆方向の整流作用を有する。
The surface-emitting type device according to the present invention is
A rectifying unit including a substrate and a first semiconductor layer formed above the substrate;
A first conductivity type second semiconductor layer formed above the rectifying unit; an active layer formed above the second semiconductor layer; and a second conductivity type second semiconductor layer formed above the active layer. A light emitting unit including three semiconductor layers;
Including
The rectifying unit and the light emitting unit are electrically connected in parallel,
The rectifying unit has a rectifying action in a direction opposite to that of the light emitting unit.

この面発光型装置によれば、前記発光部に逆バイアス電圧が印加されても、前記発光部と並列接続された前記整流部に電流が流れる。これにより、この面発光型装置の逆バイアス電圧に対する静電破壊耐圧を著しく向上させることができる。従って、実装プロセス等における静電破壊を防止できるため、取り扱いに優れるとともに、信頼性の向上を図ることができる。   According to this surface emitting device, even when a reverse bias voltage is applied to the light emitting unit, a current flows through the rectifying unit connected in parallel with the light emitting unit. Thereby, the electrostatic breakdown voltage with respect to the reverse bias voltage of the surface emitting device can be remarkably improved. Therefore, electrostatic breakdown in the mounting process or the like can be prevented, so that handling is excellent and reliability can be improved.

なお、本発明において、特定のもの(以下、「A」という)の上方に形成された他の特定のもの(以下、「B」という)とは、A上に直接形成されたBと、A上に、A上の他のものを介して形成されたBと、を含む。また、本発明において、Aの上方にBを形成するとは、A上に直接Bを形成する場合と、A上に、A上の他のものを介してBを形成する場合と、を含む。   In the present invention, other specific objects (hereinafter referred to as “B”) formed above a specific object (hereinafter referred to as “A”) are defined as B directly formed on A and A And B formed via the others on A. Further, in the present invention, forming B above A includes a case where B is formed directly on A and a case where B is formed on A via another on A.

また、本発明において、「光吸収層」とは、空乏層を含む概念である。   In the present invention, the “light absorption layer” is a concept including a depletion layer.

本発明に係る面発光型装置において、
前記基板と、該基板の上方に形成された光吸収層と、該光吸収層の上方に形成されたコンタクト層と、を含む光検出部を有することができる。
In the surface-emitting type device according to the present invention,
The photodetecting portion may include a substrate, a light absorbing layer formed above the substrate, and a contact layer formed above the light absorbing layer.

本発明に係る面発光型装置において、
前記基板と電気的に接続された基板接続電極と、
前記第1、第2、第3半導体層とそれぞれ電気的に接続された第1、第2、第3電極と、を含み、
前記基板は、第1導電型であり、
前記第1半導体層は、第2導電型であり、
前記基板接続電極と前記第3電極とは、電気的に接続され、
前記第1電極と前記第2電極とは、電気的に接続されていることができる。
In the surface-emitting type device according to the present invention,
A substrate connection electrode electrically connected to the substrate;
First, second, and third electrodes that are electrically connected to the first, second, and third semiconductor layers, respectively.
The substrate is of a first conductivity type;
The first semiconductor layer is of a second conductivity type;
The substrate connection electrode and the third electrode are electrically connected,
The first electrode and the second electrode may be electrically connected.

本発明に係る面発光型装置において、
前記整流部は、前記基板と前記第1半導体層との間に形成された第4半導体層を有することができる。
In the surface-emitting type device according to the present invention,
The rectifying unit may include a fourth semiconductor layer formed between the substrate and the first semiconductor layer.

本発明に係る面発光型装置において、
前記第1、第2、第3、第4半導体層とそれぞれ電気的に接続された第1、第2、第3、第4電極を有し、
前記第1半導体層は、第2導電型であり、
前記第4半導体層は、第1導電型であり、
前記第1電極と前記第2電極とは、電気的に接続され、
前記第3電極と前記第4電極とは、電気的に接続されていることができる。
In the surface-emitting type device according to the present invention,
Having first, second, third, and fourth electrodes electrically connected to the first, second, third, and fourth semiconductor layers, respectively;
The first semiconductor layer is of a second conductivity type;
The fourth semiconductor layer is of a first conductivity type;
The first electrode and the second electrode are electrically connected,
The third electrode and the fourth electrode may be electrically connected.

本発明に係る面発光型装置において、
前記基板と、該基板の上方に形成された光吸収層と、該光吸収層の上方に形成されたコンタクト層と、を含む光検出部を有し、
前記光検出部は、前記基板と前記光吸収層との間に形成された他のコンタクト層を有し、
前記コンタクト層は、前記第1半導体層と同一の工程で形成されており、
前記他のコンタクト層は、前記第4半導体層と同一の工程で形成されていることができる。
In the surface-emitting type device according to the present invention,
A light detection unit including the substrate, a light absorption layer formed above the substrate, and a contact layer formed above the light absorption layer;
The light detection unit has another contact layer formed between the substrate and the light absorption layer,
The contact layer is formed in the same process as the first semiconductor layer,
The other contact layer may be formed in the same process as the fourth semiconductor layer.

本発明に係る面発光型装置において、
前記基板と、前記第1半導体層との間には、容量調整層が形成されていることができる。
In the surface-emitting type device according to the present invention,
A capacitance adjusting layer may be formed between the substrate and the first semiconductor layer.

本発明に係る面発光型装置において、
前記発光部は、前記整流部のうちの少なくとも一部の垂直上方に形成されていることができる。
In the surface-emitting type device according to the present invention,
The light emitting unit may be formed vertically above at least a part of the rectifying unit.

本発明に係る面発光型装置において、
前記発光部は、面発光型半導体レーザとして機能し、
前記第2半導体層および前記第3半導体層は、ミラーであることができる。
In the surface-emitting type device according to the present invention,
The light emitting unit functions as a surface emitting semiconductor laser,
The second semiconductor layer and the third semiconductor layer may be mirrors.

本発明に係る面発光型装置において、
前記発光部は、面発光型半導体レーザとして機能し、
前記第2半導体層および前記第3半導体層は、ミラーであり、
前記光検出部は、前記面発光型半導体レーザのためのモニタフォトダイオードとして機能し、
前記コンタクト層の上方には、レンズ部が形成されていることができる。
In the surface-emitting type device according to the present invention,
The light emitting unit functions as a surface emitting semiconductor laser,
The second semiconductor layer and the third semiconductor layer are mirrors;
The light detection unit functions as a monitor photodiode for the surface emitting semiconductor laser,
A lens part may be formed above the contact layer.

本発明に係る面発光型装置の製造方法は、
基板の上方に第1半導体層を形成する工程と、該第1半導体層の上方に第1導電型の第2半導体層を形成する工程と、該第2半導体層の上方に活性層を形成する工程と、該活性層の上方に第2導電型の第3半導体層を形成する工程と、を含む、半導体多層膜を形成する工程と、
前記基板と、前記第1半導体層と、を含む整流部、および、前記第2半導体層と、前記活性層と、前記第3半導体層と、を含む発光部が形成されるように、前記半導体多層膜をパターニングする工程と、
を含み、
前記整流部と前記発光部とは、電気的に並列接続されるように配置され、
前記整流部は、前記発光部とは逆方向の整流作用を有するように形成される。
A method for manufacturing a surface-emitting device according to the present invention includes:
Forming a first semiconductor layer above the substrate; forming a first conductivity type second semiconductor layer above the first semiconductor layer; and forming an active layer above the second semiconductor layer. Forming a semiconductor multilayer film, comprising: a step; forming a second conductive type third semiconductor layer above the active layer;
The semiconductor is formed such that a rectifying unit including the substrate and the first semiconductor layer, and a light emitting unit including the second semiconductor layer, the active layer, and the third semiconductor layer are formed. Patterning the multilayer film;
Including
The rectifying unit and the light emitting unit are arranged to be electrically connected in parallel,
The rectifying unit is formed to have a rectifying action in a direction opposite to that of the light emitting unit.

本発明に係る面発光型装置の製造方法において、
前記半導体多層膜を形成する工程において、
前記第1半導体層と同一の工程でコンタクト層を形成し、
前記半導体多層膜を形成する工程は、前記コンタクト層を形成する工程の前に、前記基板の上方に光吸収層を形成する工程を有し、
前記半導体多層膜をパターニングする工程は、
前記基板と、前記光吸収層と、前記コンタクト層と、を含む光検出部が形成されるように行われることができる。
In the method for manufacturing the surface-emitting type device according to the present invention,
In the step of forming the semiconductor multilayer film,
Forming a contact layer in the same process as the first semiconductor layer;
The step of forming the semiconductor multilayer film includes the step of forming a light absorption layer above the substrate before the step of forming the contact layer,
The step of patterning the semiconductor multilayer film includes:
A light detection unit including the substrate, the light absorption layer, and the contact layer may be formed.

本発明に係る面発光型装置の製造方法において、
前記半導体多層膜を形成する工程は、前記第1半導体層を形成する工程の前に、前記基板の上方に第4半導体層を形成する工程を有し、
前記半導体多層膜をパターニングする工程は、
前記第4半導体層を有する前記整流部が形成されるように行われることができる。
In the method for manufacturing the surface-emitting type device according to the present invention,
The step of forming the semiconductor multilayer film includes a step of forming a fourth semiconductor layer above the substrate before the step of forming the first semiconductor layer,
The step of patterning the semiconductor multilayer film includes:
The rectifying unit having the fourth semiconductor layer may be formed.

本発明に係る面発光型装置の製造方法において、
前記半導体多層膜を形成する工程において、
前記第1半導体層と同一の工程でコンタクト層を形成し、
前記第4半導体層と同一の工程で他のコンタクト層を形成し、
前記半導体多層膜を形成する工程は、前記コンタクト層を形成する工程の前に、前記他のコンタクト層の上方に光吸収層を形成する工程を有し、
前記半導体多層膜をパターニングする工程は、
前記コンタクト層と、前記光吸収層と、前記他のコンタクト層と、を含む光検出部が形成されるように行われることができる。
In the method for manufacturing the surface-emitting type device according to the present invention,
In the step of forming the semiconductor multilayer film,
Forming a contact layer in the same process as the first semiconductor layer;
Forming another contact layer in the same process as the fourth semiconductor layer;
The step of forming the semiconductor multilayer film includes a step of forming a light absorption layer above the other contact layer before the step of forming the contact layer,
The step of patterning the semiconductor multilayer film includes:
A light detection unit including the contact layer, the light absorption layer, and the other contact layer may be formed.

以下、本発明の好適な実施形態について、図面を参照しながら説明する。   Preferred embodiments of the present invention will be described below with reference to the drawings.

1.第1の実施形態
1−1. まず、第1の実施形態に係る面発光型装置100について説明する。
1. 1. First embodiment 1-1. First, the surface emitting device 100 according to the first embodiment will be described.

図1は、図2のI−I線断面図であり、図2は、面発光型装置100を模式的に示す平面図である。図3は、面発光型装置100の回路図である。   1 is a cross-sectional view taken along the line II of FIG. 2, and FIG. 2 is a plan view schematically showing the surface-emitting type device 100. As shown in FIG. FIG. 3 is a circuit diagram of the surface-emitting type device 100.

面発光型装置100は、図1および図2に示すように、整流部120と、発光部140と、を含む。本実施形態においては、整流部120が接合ダイオード(ツェナーダイオードを含む)として、発光部140が面発光型半導体レーザとして機能する場合について説明する。   As shown in FIGS. 1 and 2, the surface-emitting type device 100 includes a rectifying unit 120 and a light emitting unit 140. In the present embodiment, a case where the rectifying unit 120 functions as a junction diode (including a Zener diode) and the light emitting unit 140 functions as a surface emitting semiconductor laser will be described.

整流部120は、基板101と、基板101の上方に形成された容量調整層112と、容量調整層112の上方に形成された第1半導体層114と、を含む。整流部120は、整流作用を有する。基板101としては、例えば第1導電型(例えばn型)GaAs基板などを用いることができる。基板101は、整流部120および発光部140を支持している。言い換えれば、整流部120および発光部140は、同一基板(同一チップ)に形成され、モノリシック構造を成している。   The rectifying unit 120 includes a substrate 101, a capacitance adjustment layer 112 formed above the substrate 101, and a first semiconductor layer 114 formed above the capacitance adjustment layer 112. The rectifying unit 120 has a rectifying action. As the substrate 101, for example, a first conductivity type (for example, n-type) GaAs substrate or the like can be used. The substrate 101 supports the rectifying unit 120 and the light emitting unit 140. In other words, the rectifying unit 120 and the light emitting unit 140 are formed on the same substrate (same chip) and have a monolithic structure.

容量調整層112は、例えば不純物がドーピングされていないGaAs層からなり、第1半導体層114は、例えば第2導電型(例えばp型)GaAs層からなることができる。従って、p型の第1半導体層114、不純物がドーピングされていない容量調整層112、およびn型の基板101により、pinダイオードが形成される。   The capacity adjustment layer 112 may be made of, for example, a GaAs layer that is not doped with impurities, and the first semiconductor layer 114 may be made of, for example, a second conductivity type (for example, p-type) GaAs layer. Therefore, a pin diode is formed by the p-type first semiconductor layer 114, the capacitance adjusting layer 112 not doped with impurities, and the n-type substrate 101.

容量調整層112および第1半導体層114は、柱状の半導体堆積体(以下「第3柱状部」という)113を構成している。第3柱状部113の平面形状は、例えば図2に示すような円形などである。   The capacity adjustment layer 112 and the first semiconductor layer 114 constitute a columnar semiconductor deposited body (hereinafter referred to as “third columnar portion”) 113. The planar shape of the third columnar portion 113 is, for example, a circle as shown in FIG.

基板101には、基板接続電極118が電気的に接続されており、第1半導体層114には、第1電極116が電気的に接続されている。例えば、基板接続電極118は、基板101の上面101aの上に形成されている。基板接続電極118の平面形状は、例えば、図2に示すようなリング状などである。例えば、第1電極116は、第1半導体層114の上であって、容量低減層122の側方に形成されている。第1電極116の平面形状は、例えば、図2に示すようなリング状などである。基板接続電極118および第1電極116は、整流部120を駆動させるために使用される。   A substrate connection electrode 118 is electrically connected to the substrate 101, and a first electrode 116 is electrically connected to the first semiconductor layer 114. For example, the substrate connection electrode 118 is formed on the upper surface 101 a of the substrate 101. The planar shape of the substrate connection electrode 118 is, for example, a ring shape as shown in FIG. For example, the first electrode 116 is formed on the first semiconductor layer 114 and on the side of the capacitance reducing layer 122. The planar shape of the first electrode 116 is, for example, a ring shape as shown in FIG. The substrate connection electrode 118 and the first electrode 116 are used to drive the rectifying unit 120.

整流部120上には、容量低減層122が形成されている。容量低減層122は、整流部120と発光部140との間に設けられている。具体的には、図1に示すように、容量低減層122は、第1半導体層114と後述する第3コンタクト層124との間に設けられている。容量低減層122が設けられていることにより、第1半導体層114と第3コンタクト層124との間に形成される寄生容量を低減することができる。その結果、発光部140を高速に駆動することができる。容量低減層122の材料、厚さ及び面積は、寄生容量の大きさに応じて適宜決定することができる。容量低減層122としては、例えば、不純物がドーピングされていないAl0.9Ga0.1As層などを用いることができる。なお、第1半導体層114上の容量低減層122が形成されていない領域に、第1電極116が形成されている。また、容量低減層122を形成せずに、第1半導体層114上に直接第3コンタクト層124を形成することもできる。 A capacitance reduction layer 122 is formed on the rectifying unit 120. The capacity reducing layer 122 is provided between the rectifying unit 120 and the light emitting unit 140. Specifically, as shown in FIG. 1, the capacitance reduction layer 122 is provided between the first semiconductor layer 114 and a third contact layer 124 described later. By providing the capacitance reducing layer 122, the parasitic capacitance formed between the first semiconductor layer 114 and the third contact layer 124 can be reduced. As a result, the light emitting unit 140 can be driven at high speed. The material, thickness, and area of the capacitance reducing layer 122 can be appropriately determined according to the size of the parasitic capacitance. As the capacity reduction layer 122, for example, an Al 0.9 Ga 0.1 As layer that is not doped with impurities can be used. Note that the first electrode 116 is formed in a region where the capacitance reducing layer 122 is not formed on the first semiconductor layer 114. Alternatively, the third contact layer 124 can be formed directly on the first semiconductor layer 114 without forming the capacitance reducing layer 122.

発光部140は、容量低減層122上に形成されている。また、発光部140は、整流部120のうちの少なくとも一部の垂直上方に形成されている。言い換えるならば、平面視において、発光部140のうちの最下層(本実施形態では、第3コンタクト層124)の外縁は、整流部120のうちの最上層(本実施形態では、第1半導体層114)の外縁の内側(両方の外縁が一致する場合を含む。)である。発光部140は、第1導電型(例えばn型)の第3コンタクト層124と、第3コンタクト層124の上に形成された第1導電型の第2半導体層102と、第2半導体層102の上に形成された活性層103と、活性層103の上に形成された第2導電型(例えばp型)の第3半導体層104と、を含む。具体的には、第3コンタクト層124は、例えば、n型GaAs層である。第2半導体層102は、例えば、n型Al0.9Ga0.1As層とn型Al0.15Ga0.85As層とを交互に積層した40ペアの分布ブラッグ反射型(DBR)ミラーである。活性層103は、例えば、GaAsウェル層とAl0.3Ga0.7Asバリア層とから構成される量子井戸構造を3層重ねた多重量子井戸(MQW)構造を有する。第3半導体層104は、例えば、p型Al0.9Ga0.1As層とp型Al0.15Ga0.85As層とを交互に積層した25ペアのDBRミラーである。なお、第3半導体層104の最上層は、例えばp型GaAs層からなるコンタクト層であることもできる。また、第2半導体層102、活性層103、および第3半導体層104を構成する各層の組成および層数は特に限定されるわけではない。p型の第3半導体層104、不純物がドーピングされていない活性層103、およびn型の第2半導体層102により、pinダイオードが形成される。 The light emitting unit 140 is formed on the capacitance reducing layer 122. The light emitting unit 140 is formed vertically above at least a part of the rectifying unit 120. In other words, in plan view, the outer edge of the lowermost layer (in the present embodiment, the third contact layer 124) of the light emitting unit 140 is the uppermost layer (in the present embodiment, the first semiconductor layer) of the rectifying unit 120. 114) inside the outer edge (including the case where both outer edges coincide). The light emitting unit 140 includes a first conductivity type (for example, n-type) third contact layer 124, a first conductivity type second semiconductor layer 102 formed on the third contact layer 124, and a second semiconductor layer 102. And an active layer 103 formed on the active layer 103 and a third semiconductor layer 104 of the second conductivity type (for example, p-type) formed on the active layer 103. Specifically, the third contact layer 124 is, for example, an n-type GaAs layer. The second semiconductor layer 102 is, for example, 40 pairs of distributed Bragg reflection type (DBR) in which n-type Al 0.9 Ga 0.1 As layers and n-type Al 0.15 Ga 0.85 As layers are alternately stacked. It is a mirror. The active layer 103 has, for example, a multiple quantum well (MQW) structure in which three quantum well structures each composed of a GaAs well layer and an Al 0.3 Ga 0.7 As barrier layer are stacked. The third semiconductor layer 104 is, for example, a 25 pair DBR mirror in which p-type Al 0.9 Ga 0.1 As layers and p-type Al 0.15 Ga 0.85 As layers are alternately stacked. Note that the uppermost layer of the third semiconductor layer 104 may be a contact layer made of, for example, a p-type GaAs layer. In addition, the composition and the number of layers in each of the second semiconductor layer 102, the active layer 103, and the third semiconductor layer 104 are not particularly limited. The p-type third semiconductor layer 104, the active layer 103 not doped with impurities, and the n-type second semiconductor layer 102 form a pin diode.

第3コンタクト層124および上述した容量低減層122は、柱状の半導体堆積体を構成している。この柱状の半導体堆積体の平面形状は、例えば円形などである。また、発光部140のうち、第3半導体層104から第2半導体層102の途中にかけての部分が、柱状の半導体堆積体(以下「第1柱状部」という)130を構成しており、第2半導体層102の残りの部分が、他の柱状の半導体堆積体(以下「第2柱状部」という)132を構成している。第1柱状部130の平面形状は、例えば図2に示すような円形である。第2柱状部132の平面形状は、例えば第1柱状部130の円形よりも径の大きい円形である。   The third contact layer 124 and the capacitance reducing layer 122 described above constitute a columnar semiconductor deposited body. The planar shape of the columnar semiconductor deposited body is, for example, a circle. Further, in the light emitting part 140, a part from the third semiconductor layer 104 to the middle of the second semiconductor layer 102 constitutes a columnar semiconductor deposited body (hereinafter referred to as “first columnar part”) 130, and the second The remaining portion of the semiconductor layer 102 constitutes another columnar semiconductor deposited body (hereinafter referred to as “second columnar portion”) 132. The planar shape of the first columnar section 130 is, for example, a circle as shown in FIG. The planar shape of the second columnar part 132 is, for example, a circle having a larger diameter than the circle of the first columnar part 130.

また、発光部140は、酸化狭窄層105を有する。酸化狭窄層105は、例えば、第3半導体層104を構成する層のうちの1層である。酸化狭窄層105は、活性層103に近い領域に形成されている。酸化狭窄層105としては、例えば、AlGaAs層を酸化したものなどを用いることができる。酸化狭窄層105は、開口部を有する絶縁層である。酸化狭窄層105はリング状に形成されている。より具体的には、酸化狭窄層105は、図1に示す基板101の表面101aと平行な面で切断した場合における断面形状が、第1柱状部130の平面形状の円形と同心のリング状に形成されている。   The light emitting unit 140 includes the oxidized constricting layer 105. For example, the oxidized constricting layer 105 is one of the layers constituting the third semiconductor layer 104. The oxidized constricting layer 105 is formed in a region close to the active layer 103. As the oxidized constricting layer 105, for example, an oxidized AlGaAs layer can be used. The oxidized constricting layer 105 is an insulating layer having an opening. The oxidized constricting layer 105 is formed in a ring shape. More specifically, the oxidized constricting layer 105 has a cross-sectional shape when cut along a plane parallel to the surface 101 a of the substrate 101 shown in FIG. 1 in a ring shape concentric with the planar circular shape of the first columnar portion 130. Is formed.

第2電極107は、第3コンタクト層124の上面上に形成されている。第2電極107の平面形状は、例えば図2に示すようなリング状である。第2電極107は、第3コンタクト層124と電気的に接続されている。第3電極109は、第1柱状部130の上に形成されている。第3電極109の平面形状は、例えば図2に示すようなリング状である。第3電極109は、第3半導体層104と電気的に接続されている。第3電極109は、第1柱状部130上に開口部180を有する。即ち、開口部180によって、第3半導体層104の上面上に第3電極109の設けられていない領域が形成される。この領域が、レーザ光の出射面108である。出射面108の形状は、例えば、図2に示すような円形などである。   The second electrode 107 is formed on the upper surface of the third contact layer 124. The planar shape of the second electrode 107 is, for example, a ring shape as shown in FIG. The second electrode 107 is electrically connected to the third contact layer 124. The third electrode 109 is formed on the first columnar part 130. The planar shape of the third electrode 109 is, for example, a ring shape as shown in FIG. The third electrode 109 is electrically connected to the third semiconductor layer 104. The third electrode 109 has an opening 180 on the first columnar part 130. That is, the opening 180 forms a region where the third electrode 109 is not provided on the upper surface of the third semiconductor layer 104. This region is the laser light emission surface 108. The shape of the emission surface 108 is, for example, a circle as shown in FIG.

図1および図2に示す面発光型装置100では、第2電極107は第3コンタクト層124を介して第2半導体層102と接合し、かつ、第3電極109は第1柱状部130上で第3半導体層104と接合している。第2電極107および第3電極109によって活性層103に電流が注入される。   In the surface-emitting type device 100 shown in FIGS. 1 and 2, the second electrode 107 is joined to the second semiconductor layer 102 via the third contact layer 124, and the third electrode 109 is formed on the first columnar part 130. Bonded to the third semiconductor layer 104. A current is injected into the active layer 103 by the second electrode 107 and the third electrode 109.

整流部120と発光部140とは、図3の回路図に示すように、電気的に並列接続されており、整流部120は、発光部140とは逆方向の整流作用を有する。具体的な接続形態としては、例えば、第1電極116と第2電極107とが第1配線126によって電気的に接続され、基板接続電極118と第3電極109とが第2配線128によって電気的に接続されることができる。なお、第2配線128の図示は、図1では簡略され、図2では省略されている。   As shown in the circuit diagram of FIG. 3, the rectifying unit 120 and the light emitting unit 140 are electrically connected in parallel, and the rectifying unit 120 has a rectifying action in a direction opposite to that of the light emitting unit 140. As a specific connection form, for example, the first electrode 116 and the second electrode 107 are electrically connected by the first wiring 126, and the substrate connection electrode 118 and the third electrode 109 are electrically connected by the second wiring 128. Can be connected to. In addition, illustration of the 2nd wiring 128 is simplified in FIG. 1, and is abbreviate | omitted in FIG.

発光部140を駆動する際、発光部140には順バイアス電圧が印加され、整流部120には逆バイアス電圧が印加される。この際に、発光部140のみに電流を流すために、整流部120のブレークダウン電圧は、発光部140の駆動電圧よりも大きいことが好ましい。これにより、発光部140に順バイアス電圧を印加しても、整流部120には逆電流が流れない(または、ほとんど流れない)ので、発光部140では正常に発光動作が行われる。   When driving the light emitting unit 140, a forward bias voltage is applied to the light emitting unit 140, and a reverse bias voltage is applied to the rectifying unit 120. At this time, it is preferable that the breakdown voltage of the rectifying unit 120 is larger than the driving voltage of the light emitting unit 140 in order to pass a current only through the light emitting unit 140. As a result, even if a forward bias voltage is applied to the light emitting unit 140, no reverse current flows (or hardly flows) through the rectifying unit 120, so that the light emitting unit 140 normally performs a light emitting operation.

ここで、整流部120のブレークダウン電圧は、例えば、基板101および第1半導体層114の組成、不純物濃度などを調整することで適宜制御可能である。例えば、基板101および第1半導体層114の不純物濃度を小さくすれば、整流部120のブレークダウン電圧を大きくすることができる。基板101および第1半導体層114は、発光部140の発光動作に寄与する半導体層とは別個に形成される。そのため、基板101および第1半導体層114の組成、不純物濃度などを自由に調整することができる。従って、より理想的な特性を有する整流部120を容易に形成することができ、静電破壊の効果的な防止と、より安定した発光動作を実現することができる。   Here, the breakdown voltage of the rectifying unit 120 can be appropriately controlled by adjusting the composition, impurity concentration, and the like of the substrate 101 and the first semiconductor layer 114, for example. For example, if the impurity concentrations of the substrate 101 and the first semiconductor layer 114 are reduced, the breakdown voltage of the rectifying unit 120 can be increased. The substrate 101 and the first semiconductor layer 114 are formed separately from the semiconductor layer that contributes to the light emitting operation of the light emitting unit 140. Therefore, the composition and impurity concentration of the substrate 101 and the first semiconductor layer 114 can be freely adjusted. Accordingly, the rectifying unit 120 having more ideal characteristics can be easily formed, and effective prevention of electrostatic breakdown and more stable light emitting operation can be realized.

あるいは、発光部140の第2および第3の半導体層102,104の組成、不純物濃度などを調整することで、発光部140の駆動電圧を整流部120のブレークダウン電圧より小さくすることもできる。   Alternatively, the driving voltage of the light emitting unit 140 can be made smaller than the breakdown voltage of the rectifying unit 120 by adjusting the composition and impurity concentration of the second and third semiconductor layers 102 and 104 of the light emitting unit 140.

また、容量調整層112の膜厚を変化させることにより、整流部120の容量を変化させて、所望の値に適宜設定することができる。例えば、容量調整層112の膜厚を薄くすることにより、整流部120の容量を大きくすることができ、延いては、整流部120のブレークダウン電圧を上げることができる。   In addition, by changing the film thickness of the capacity adjustment layer 112, the capacity of the rectifying unit 120 can be changed and set to a desired value as appropriate. For example, by reducing the thickness of the capacitance adjustment layer 112, the capacitance of the rectifying unit 120 can be increased, and as a result, the breakdown voltage of the rectifying unit 120 can be increased.

なお、本発明は、発光部140が面発光型半導体レーザである場合に限定されず、その他の面発光型装置(例えば半導体発光ダイオードや有機LED)に適用することができる。また、本発明は、整流部120が接合ダイオードである場合に限定されず、その他の整流素子(例えばショットキーダイオード)に適用することができる。   The present invention is not limited to the case where the light emitting unit 140 is a surface emitting semiconductor laser, and can be applied to other surface emitting devices (for example, semiconductor light emitting diodes and organic LEDs). In addition, the present invention is not limited to the case where the rectifying unit 120 is a junction diode, and can be applied to other rectifying elements (for example, Schottky diodes).

1−2. 次に、本実施形態に係る面発光型装置100の製造方法の一例について、図1、図2、図4、図5を参照しながら説明する。図4、図5は、図1および図2に示す本実施形態の面発光型装置100の一製造工程を模式的に示す断面図であり、それぞれ図1に示す断面図に対応している。   1-2. Next, an example of a method for manufacturing the surface-emitting type device 100 according to the present embodiment will be described with reference to FIGS. 1, 2, 4, and 5. 4 and 5 are cross-sectional views schematically showing one manufacturing process of the surface-emitting type device 100 of the present embodiment shown in FIGS. 1 and 2, and each correspond to the cross-sectional view shown in FIG.

(1)まず、図4に示すように、基板101として、例えばn型GaAs基板を用意する。   (1) First, as shown in FIG. 4, for example, an n-type GaAs substrate is prepared as the substrate 101.

次に、基板101の上に、組成を変調させながらエピタキシャル成長させることにより、半導体多層膜150を形成する。半導体多層膜150は、容量調整層112、第1半導体層114、容量低減層122、第3コンタクト層124、第2半導体層102、活性層103、および第3半導体層104を構成する半導体層を順に積層したものである。なお、第3半導体層104を成長させる際に、活性層103近傍の少なくとも1層を、後に酸化されて酸化狭窄層105となる層とすることができる。酸化狭窄層105となる層としては、例えば、Al組成が0.95以上のAlGaAs層などを用いることができる。AlGaAs層のAl組成とは、III族元素に対するアルミニウム(Al)の組成である。   Next, the semiconductor multilayer film 150 is formed on the substrate 101 by epitaxial growth while modulating the composition. The semiconductor multilayer film 150 includes semiconductor layers constituting the capacitance adjustment layer 112, the first semiconductor layer 114, the capacitance reduction layer 122, the third contact layer 124, the second semiconductor layer 102, the active layer 103, and the third semiconductor layer 104. They are laminated in order. Note that when the third semiconductor layer 104 is grown, at least one layer in the vicinity of the active layer 103 can be a layer that is oxidized later to become the oxidized constricting layer 105. As the layer that becomes the oxidized constricting layer 105, for example, an AlGaAs layer having an Al composition of 0.95 or more can be used. The Al composition of the AlGaAs layer is the composition of aluminum (Al) with respect to the group III element.

(2)次に、図5に示すように、半導体多層膜150をパターニングし、所望の形状の容量調整層112、第1半導体層114、容量低減層122、第3コンタクト層124、第2半導体層102、活性層103、および第3半導体層104を形成する。これにより、第1〜第3柱状部130,132,113が形成される。半導体多層膜150のパターニングは、公知のリソグラフィ技術およびエッチング技術により行うことができる。   (2) Next, as shown in FIG. 5, the semiconductor multilayer film 150 is patterned to have a desired shape of the capacitance adjusting layer 112, the first semiconductor layer 114, the capacitance reducing layer 122, the third contact layer 124, and the second semiconductor. The layer 102, the active layer 103, and the third semiconductor layer 104 are formed. Thereby, the 1st-3rd columnar part 130,132,113 is formed. The patterning of the semiconductor multilayer film 150 can be performed by a known lithography technique and etching technique.

次に、図5に示すように、例えば400℃程度の水蒸気雰囲気中に、上記工程によって第1〜第3柱状部130,132,113が形成された基板101を投入することにより、前述の酸化狭窄層105となる層を側面から酸化して、酸化狭窄層105を形成する。酸化狭窄層105を有する発光部140では、駆動する際に、酸化狭窄層105が形成されていない部分(酸化されていない部分)のみに電流が流れる。従って、酸化狭窄層105を形成する工程において、形成する酸化狭窄層105の範囲を制御することにより、電流密度の制御が可能となる。   Next, as shown in FIG. 5, the above-described oxidation is performed by introducing the substrate 101 on which the first to third columnar portions 130, 132, 113 are formed by the above-described process in a water vapor atmosphere of about 400 ° C., for example. The layer that becomes the constricting layer 105 is oxidized from the side surface to form the oxidized constricting layer 105. In the light emitting unit 140 having the oxidized constricting layer 105, when driven, a current flows only in a portion where the oxidized constricting layer 105 is not formed (a portion not oxidized). Therefore, in the step of forming the oxidized constricting layer 105, the current density can be controlled by controlling the range of the oxidized constricting layer 105 to be formed.

(3)次に、図1および図2に示すように、基板接続電極118、第1〜第3電極116,107,109、第1および第2配線126,128を形成する。これらの電極および配線は、例えば、真空蒸着法およびリフトオフ法の組み合わせ等により形成することができる。基板接続電極118および第2電極107としては、例えば、金(Au)とゲルマニウム(Ge)の合金、ニッケル(Ni)、および金(Au)の積層膜を用いることができる。第1電極116および第3電極109としては、例えば、金(Au)と亜鉛(Zn)の合金、および金(Au)の積層膜を用いることができる。第1および第2配線126,128としては、例えば、金(Au)を用いることができる。なお、各電極、各配線を形成する順番は、特に限定されない。   (3) Next, as shown in FIGS. 1 and 2, the substrate connection electrode 118, the first to third electrodes 116, 107, 109, and the first and second wirings 126, 128 are formed. These electrodes and wiring can be formed by, for example, a combination of a vacuum deposition method and a lift-off method. As the substrate connection electrode 118 and the second electrode 107, for example, an alloy of gold (Au) and germanium (Ge), a stacked film of nickel (Ni), and gold (Au) can be used. As the first electrode 116 and the third electrode 109, for example, an alloy of gold (Au) and zinc (Zn) and a laminated film of gold (Au) can be used. As the first and second wirings 126 and 128, for example, gold (Au) can be used. Note that the order of forming each electrode and each wiring is not particularly limited.

以上の工程により、図1および図2に示すように、本実施形態の面発光型装置100が得られる。   Through the above steps, as shown in FIGS. 1 and 2, the surface-emitting type device 100 of the present embodiment is obtained.

1−3. 次に、本実施形態に係る面発光型装置100の変形例について、図面を参照しながら説明する。なお、上述した図1および図2に示す面発光型装置100と異なる点について説明し、同様の点については説明を省略する。図6は、図7のVI−VI線断面図であり、図7は、面発光型装置100の変形例の一例を模式的に示す平面図である。   1-3. Next, a modified example of the surface emitting device 100 according to the present embodiment will be described with reference to the drawings. Note that differences from the surface-emitting type device 100 shown in FIGS. 1 and 2 described above will be described, and description of similar points will be omitted. 6 is a cross-sectional view taken along the line VI-VI in FIG. 7, and FIG. 7 is a plan view schematically showing an example of a modification of the surface-emitting type device 100.

例えば、図6に示すように、基板接続電極118は、基板101の裏面101bの全面に形成されることができる。また、図1および図2に示す面発光型装置100では、第1および第2電極116,107、第1配線126は、第2柱状部132を取り囲んでいるが、例えば、図7に示すように、第1および第2電極116,107、第1配線126は、第2柱状部132を取り囲まずに、第2柱状部132の側方の一部に形成されていることができる。第1および第2電極116,107、第1配線126の平面形状は、例えば図7に示すような長方形であることができる。   For example, as shown in FIG. 6, the substrate connection electrode 118 can be formed on the entire back surface 101 b of the substrate 101. In the surface-emitting type device 100 shown in FIGS. 1 and 2, the first and second electrodes 116 and 107 and the first wiring 126 surround the second columnar section 132. For example, as shown in FIG. In addition, the first and second electrodes 116 and 107 and the first wiring 126 may be formed on a part of the side of the second columnar portion 132 without surrounding the second columnar portion 132. The planar shapes of the first and second electrodes 116 and 107 and the first wiring 126 can be rectangular as shown in FIG. 7, for example.

なお、上述した変形例は一例であって、これに限定されるわけではない。   In addition, the modification mentioned above is an example, Comprising: It is not necessarily limited to this.

1−4. 本実施形態に係る面発光型装置100よれば、発光部140に逆バイアス電圧が印加されても、発光部140と並列接続された整流部120に電流が流れる。これにより、面発光型装置100の逆バイアス電圧に対する静電破壊耐圧を著しく向上させることができる。従って、実装プロセス等における静電破壊を防止できるため、取り扱いに優れるとともに、信頼性の向上を図ることができる。   1-4. According to the surface-emitting type device 100 according to the present embodiment, even when a reverse bias voltage is applied to the light emitting unit 140, a current flows through the rectifying unit 120 connected in parallel with the light emitting unit 140. Thereby, the electrostatic breakdown voltage against the reverse bias voltage of the surface emitting device 100 can be remarkably improved. Therefore, electrostatic breakdown in the mounting process or the like can be prevented, so that handling is excellent and reliability can be improved.

また、本実施形態に係る面発光型装置100によれば、整流部120の一部の垂直上方に発光部140が形成されている。言い換えるならば、発光部140の直下には、整流部120の一部が配置されている。つまり、発光部140の直下のスペースを有効に利用することができる。例えば、図1および図2に示すように、発光部140の下に、発光部140の平面視における面積(以下「平面積」という)と同程度の平面積を有する整流部120を設けることができる。その結果、例えば、発光部140の側方に整流部120を形成するような場合に比べ、デバイス全体の平面積を小さくすることができる。また、この場合、面発光型装置100全体の平面積は、発光部140の平面積と同程度となる。従って、発光部140をより高速に駆動させるために、発光部140の平面積を小さくして、発光部140自体の容量を小さくすればするほど、面発光型装置100全体の平面積を小さくすることができる。即ち、本実施形態によれば、デバイス全体の平面積を、整流部120の平面積に依存させないことができる。   In addition, according to the surface emitting device 100 according to the present embodiment, the light emitting unit 140 is formed vertically above a part of the rectifying unit 120. In other words, a part of the rectifying unit 120 is disposed immediately below the light emitting unit 140. That is, the space immediately below the light emitting unit 140 can be used effectively. For example, as shown in FIGS. 1 and 2, a rectifying unit 120 having a plane area comparable to the area of the light emitting unit 140 in plan view (hereinafter referred to as “planar area”) is provided below the light emitting unit 140. it can. As a result, for example, compared to the case where the rectifying unit 120 is formed on the side of the light emitting unit 140, the planar area of the entire device can be reduced. In this case, the plane area of the entire surface emitting device 100 is approximately the same as the plane area of the light emitting unit 140. Accordingly, in order to drive the light emitting unit 140 at a higher speed, the planar area of the surface emitting device 100 is reduced as the planar area of the light emitting unit 140 is reduced and the capacity of the light emitting unit 140 itself is reduced. be able to. That is, according to this embodiment, the plane area of the entire device can be made independent of the plane area of the rectifying unit 120.

また、例えば、図6および図7に示すように、発光部140の平面積に比べ、整流部120の平面積を必要に応じて自由に大きくすることができる。整流部120の平面積を大きくすることにより、容量を増加させることができ、延いては、耐圧を上げることができる。この場合も、発光部140の平面積は必要に応じて自由に小さくすることができる。発光部140の平面積を小さくすることにより、容量を低減させることができ、延いては、発光部140を高速に駆動させることができる。   Further, for example, as shown in FIGS. 6 and 7, the plane area of the rectifying unit 120 can be freely increased as necessary as compared with the plane area of the light emitting unit 140. By increasing the plane area of the rectifying unit 120, the capacity can be increased, and the breakdown voltage can be increased. Also in this case, the plane area of the light emitting unit 140 can be freely reduced as necessary. By reducing the plane area of the light emitting unit 140, the capacity can be reduced, and as a result, the light emitting unit 140 can be driven at high speed.

2.第2の実施形態
2−1. 次に、第2の実施形態に係る面発光型装置200について説明する。なお、上述した図1および図2に示す面発光型装置100と異なる点を中心に説明し、同様の点については説明を省略する。
2. Second embodiment 2-1. Next, a surface emitting device 200 according to the second embodiment will be described. In addition, it demonstrates centering on a different point from the surface emitting type apparatus 100 shown in FIG. 1 and FIG. 2 mentioned above, and abbreviate | omits description about the same point.

図8は、図9のVIII−VIII線断面図であり、図9は、面発光型装置200を模式的に示す平面図である。なお、上述した図1および図2に示す面発光型装置100と同一の部材については、同一の符合を付している。   8 is a cross-sectional view taken along the line VIII-VIII in FIG. 9, and FIG. 9 is a plan view schematically showing the surface-emitting type device 200. As shown in FIG. The same members as those in the surface-emitting type device 100 shown in FIGS. 1 and 2 are given the same reference numerals.

面発光型装置200は、図8および図9に示すように、整流部120と、発光部140と、光検出部170と、を含む。本実施形態においては、整流部120が接合ダイオード(ツェナーダイオードを含む)として、発光部140が面発光型半導体レーザとして、光検出部170がフォトダイオードとして機能する場合について説明する。   As shown in FIGS. 8 and 9, the surface light emitting device 200 includes a rectifying unit 120, a light emitting unit 140, and a light detecting unit 170. In the present embodiment, a case will be described in which the rectifying unit 120 functions as a junction diode (including a Zener diode), the light emitting unit 140 functions as a surface emitting semiconductor laser, and the light detection unit 170 functions as a photodiode.

整流部120は、基板101と、基板101の上方に形成された第4半導体層111と、第4半導体層111の上方に形成された容量調整層112と、容量調整層112の上方に形成された第1半導体層114と、を含む。基板101としては、例えば半絶縁性GaAs基板などを用いることができる。基板101は、整流部120、発光部140、および光検出部170を支持している。言い換えれば、整流部120、発光部140、および光検出部170は、同一基板(同一チップ)に形成され、モノリシック構造を成している。   The rectifying unit 120 is formed above the substrate 101, the fourth semiconductor layer 111 formed above the substrate 101, the capacitance adjustment layer 112 formed above the fourth semiconductor layer 111, and the capacitance adjustment layer 112. And a first semiconductor layer 114. As the substrate 101, for example, a semi-insulating GaAs substrate can be used. The substrate 101 supports the rectifying unit 120, the light emitting unit 140, and the light detecting unit 170. In other words, the rectifying unit 120, the light emitting unit 140, and the light detecting unit 170 are formed on the same substrate (same chip) and have a monolithic structure.

第4半導体層111は、例えば第1導電型(例えばn型)GaAs層からなることができる。従って、p型の第1半導体層114、不純物がドーピングされていない容量調整層112、およびn型の第4半導体層111により、pinダイオードが形成される。   The fourth semiconductor layer 111 can be made of, for example, a first conductivity type (eg, n-type) GaAs layer. Therefore, a pin diode is formed by the p-type first semiconductor layer 114, the capacitance adjusting layer 112 not doped with impurities, and the n-type fourth semiconductor layer 111.

第4半導体層111には、第4電極119が電気的に接続されている。例えば、第4電極119は、第4半導体層111の上に形成されている。第4電極119の平面形状は、例えば、図9に示すようなリング状などである。第4電極119および第1電極116は、整流部120を駆動させるために使用される。   A fourth electrode 119 is electrically connected to the fourth semiconductor layer 111. For example, the fourth electrode 119 is formed on the fourth semiconductor layer 111. The planar shape of the fourth electrode 119 is, for example, a ring shape as shown in FIG. The fourth electrode 119 and the first electrode 116 are used to drive the rectifying unit 120.

整流部120と発光部140とは、電気的に並列接続されており、整流部120は、発光部140とは逆方向の整流作用を有する。具体的な接続形態としては、例えば、第1電極116と第2電極107とが第1配線126によって電気的に接続され、第3電極109と第4電極119とが第2配線128によって電気的に接続されることができる。なお、第2配線128の図示は、図8では簡略され、図9では省略されている。   The rectifying unit 120 and the light emitting unit 140 are electrically connected in parallel, and the rectifying unit 120 has a rectifying action in the opposite direction to the light emitting unit 140. As a specific connection form, for example, the first electrode 116 and the second electrode 107 are electrically connected by the first wiring 126, and the third electrode 109 and the fourth electrode 119 are electrically connected by the second wiring 128. Can be connected to. In addition, illustration of the 2nd wiring 128 is simplified in FIG. 8, and is abbreviate | omitted in FIG.

光検出部170は、基板101と、基板101の上方に形成された第2コンタクト層(上述した「他のコンタクト層」)171と、第2コンタクト層171の上方に形成された光吸収層172と、光吸収層172の上方に形成された第1コンタクト層(上述した「コンタクト層」)174と、を含む。第2コンタクト層171は、第4半導体層111と同一の工程で形成されており、光吸収層172は、容量調整層112と同一の工程で形成されており、第1コンタクト層174は、第1半導体層114と同一の工程で形成されている。言い換えるならば、第2コンタクト層171は、第4半導体層111と同じ組成の半導体からなり、光吸収層172は、容量調整層112と同じ組成の半導体からなり、第1コンタクト層174は、第1半導体層114と同じ組成の半導体からなる。そして、基板101と光吸収層172との距離は、基板101と容量調整層112との距離と同程度であり、基板101と第1コンタクト層174との距離は、基板101と第1半導体層114との距離と同程度である。   The light detection unit 170 includes a substrate 101, a second contact layer (above-mentioned “other contact layer”) 171 formed above the substrate 101, and a light absorption layer 172 formed above the second contact layer 171. And a first contact layer (“contact layer” described above) 174 formed above the light absorption layer 172. The second contact layer 171 is formed in the same step as the fourth semiconductor layer 111, the light absorption layer 172 is formed in the same step as the capacitance adjustment layer 112, and the first contact layer 174 is formed in the first step. 1 semiconductor layer 114 is formed in the same process. In other words, the second contact layer 171 is made of a semiconductor having the same composition as that of the fourth semiconductor layer 111, the light absorption layer 172 is made of a semiconductor having the same composition as that of the capacitance adjustment layer 112, and the first contact layer 174 is made of the first contact layer 174. The semiconductor layer 114 is made of a semiconductor having the same composition. The distance between the substrate 101 and the light absorption layer 172 is approximately the same as the distance between the substrate 101 and the capacitance adjustment layer 112, and the distance between the substrate 101 and the first contact layer 174 is equal to the distance between the substrate 101 and the first semiconductor layer. It is about the same as the distance to 114.

具体的には、第2コンタクト層171は、例えば第1導電型(例えばn型)GaAs層からなり、光吸収層172は、例えば不純物がドーピングされていないGaAs層からなり、第1コンタクト層174は、例えば第2導電型(例えばp型)GaAs層からなることができる。従って、p型の第1コンタクト層174、不純物がドーピングされていない光吸収層172、およびn型の第2コンタクト層171により、pinダイオードが形成される。   Specifically, the second contact layer 171 is made of, for example, a first conductivity type (for example, n-type) GaAs layer, and the light absorption layer 172 is made of, for example, a GaAs layer not doped with impurities, and the first contact layer 174 is made. Can comprise, for example, a second conductivity type (eg, p-type) GaAs layer. Therefore, the p-type first contact layer 174, the light absorption layer 172 not doped with impurities, and the n-type second contact layer 171 form a pin diode.

第2コンタクト層171の平面形状は、例えば、第4半導体層111を取り囲むリング状などである。第1コンタクト層174および光吸収層172は、柱状の半導体堆積体(以下「第4柱状部」という)173を構成している。第4柱状部173の平面形状は、例えばリング状などである。第4柱状部173の内側の側面は、第2コンタクト層171の内側の側面と連続している。   The planar shape of the second contact layer 171 is, for example, a ring shape surrounding the fourth semiconductor layer 111. The first contact layer 174 and the light absorption layer 172 constitute a columnar semiconductor deposited body (hereinafter referred to as “fourth columnar portion”) 173. The planar shape of the fourth columnar portion 173 is, for example, a ring shape. The inner side surface of the fourth columnar portion 173 is continuous with the inner side surface of the second contact layer 171.

第1コンタクト層174には、第5電極176が電気的に接続されており、第2コンタクト層171には、第6電極178が電気的に接続されている。例えば、第5電極176は、第1コンタクト層174の上であって、周縁に形成されている。第5電極176の平面形状は、例えば、図9に示すようなリング状などである。例えば、第6電極178は、第2コンタクト層171の上に形成されている。第6電極178の平面形状は、例えば、図9に示すようなリング状などである。第5および第6電極176,178は、光検出部170を駆動させるために使用される。   A fifth electrode 176 is electrically connected to the first contact layer 174, and a sixth electrode 178 is electrically connected to the second contact layer 171. For example, the fifth electrode 176 is formed on the periphery of the first contact layer 174. The planar shape of the fifth electrode 176 is, for example, a ring shape as shown in FIG. For example, the sixth electrode 178 is formed on the second contact layer 171. The planar shape of the sixth electrode 178 is, for example, a ring shape as shown in FIG. The fifth and sixth electrodes 176 and 178 are used to drive the light detection unit 170.

第1コンタクト層174の上には、堰き止め部材177およびレンズ部179が形成されている。例えば、堰き止め部材177は、第1コンタクト層174の周縁に形成されている。堰き止め部材177の平面形状は、例えば、図9に示すようなリング状などである。第1コンタクト層174の上面のうち、堰き止め部材177および第5電極176が形成されていない領域が、光の入射面175である。光の入射面175の形状は、平面視において、例えば、図9に示すようなリング状などである。なお、堰き止め部材177として、光を透過させる材料を用いる場合には、堰き止め部材177が形成されている領域も、光の入射面175である。堰き止め部材177が設けられていることにより、レンズ部179を形成する工程において、レンズ部179の材料は堰き止められて、レンズ部179は所望の形状に形成されることができる。レンズ部179は、少なくとも光の入射面175上に形成されることができる。レンズ部179は、例えば、図8に示すような凸状の形状であることができる。レンズ部179としては、紫外線硬化型樹脂、熱硬化型樹脂などを用いることができる。レンズ部179は、図8に示すように、活性層103の側面から出射される光(矢印A)を、光検出部170の入射面175に入射させることができる。詳細については、後述する。   On the first contact layer 174, a damming member 177 and a lens portion 179 are formed. For example, the blocking member 177 is formed on the periphery of the first contact layer 174. The planar shape of the damming member 177 is, for example, a ring shape as shown in FIG. Of the upper surface of the first contact layer 174, a region where the blocking member 177 and the fifth electrode 176 are not formed is a light incident surface 175. The shape of the light incident surface 175 is, for example, a ring shape as shown in FIG. 9 in a plan view. Note that, when a material that transmits light is used as the damming member 177, the region where the damming member 177 is formed is also the light incident surface 175. By providing the blocking member 177, in the process of forming the lens portion 179, the material of the lens portion 179 is blocked and the lens portion 179 can be formed in a desired shape. The lens unit 179 can be formed at least on the light incident surface 175. The lens part 179 can have a convex shape as shown in FIG. 8, for example. As the lens portion 179, an ultraviolet curable resin, a thermosetting resin, or the like can be used. As shown in FIG. 8, the lens unit 179 can cause light (arrow A) emitted from the side surface of the active layer 103 to enter the incident surface 175 of the light detection unit 170. Details will be described later.

整流部120および発光部140と、光検出部170との間には、素子分離領域181が形成されている。具体的には、素子分離領域181は、例えば、第4半導体層111の側面と、基板101の上面と、第2コンタクト層171の側面とによって構成される溝であることができる。即ち、この溝は、少なくとも基板101の上面が露出する深さまで掘られていることができる。この場合に、基板101に絶縁性または半絶縁性の基板を用いることにより、整流部120および発光部140と、光検出部170とを確実に電気的に分離することができる。素子分離領域181の平面形状は、例えば、リング状などである。   An element isolation region 181 is formed between the rectifying unit 120 and the light emitting unit 140 and the light detecting unit 170. Specifically, the element isolation region 181 can be a groove constituted by, for example, the side surface of the fourth semiconductor layer 111, the upper surface of the substrate 101, and the side surface of the second contact layer 171. That is, this groove can be dug up to a depth at least where the upper surface of the substrate 101 is exposed. In this case, by using an insulating or semi-insulating substrate for the substrate 101, the rectifying unit 120, the light emitting unit 140, and the light detecting unit 170 can be reliably electrically separated. The planar shape of the element isolation region 181 is, for example, a ring shape.

2−2. 次に、本実施形態に係る面発光型装置200の製造方法の一例について、図8〜図11を参照しながら説明する。なお、上述した図1および図2に示す面発光型装置100の製造方法と異なる点を中心に説明し、同様の点については説明を省略する。   2-2. Next, an example of a method for manufacturing the surface-emitting type device 200 according to the present embodiment will be described with reference to FIGS. In addition, it demonstrates centering on a different point from the manufacturing method of the surface emitting type apparatus 100 shown in FIG. 1 and FIG. 2 mentioned above, and abbreviate | omits description about the same point.

図10、図11は、図8および図9に示す本実施形態の面発光型装置200の一製造工程を模式的に示す断面図であり、それぞれ図8に示す断面図に対応している。   FIGS. 10 and 11 are cross-sectional views schematically showing one manufacturing process of the surface-emitting type device 200 of the present embodiment shown in FIGS. 8 and 9, and each correspond to the cross-sectional view shown in FIG.

(1)まず、図10に示すように、基板101として、例えば半絶縁性GaAs基板を用意する。   (1) First, as shown in FIG. 10, for example, a semi-insulating GaAs substrate is prepared as the substrate 101.

次に、基板101の上に、組成を変調させながらエピタキシャル成長させることにより、半導体多層膜150を形成する。半導体多層膜150は、第4半導体層111(第2コンタクト層171)、容量調整層112(光吸収層172)、第1半導体層114(第1コンタクト層174)、容量低減層122、第3コンタクト層124、第2半導体層102、活性層103、および第3半導体層104を構成する半導体層を順に積層したものである。ここで、第4半導体層111を構成する半導体層は、第2コンタクト層171を構成する半導体層でもあり、容量調整層112を構成する半導体層は、光吸収層172を構成する半導体層でもあり、第1半導体層114を構成する半導体層は、第1コンタクト層174を構成する半導体層でもある。   Next, the semiconductor multilayer film 150 is formed on the substrate 101 by epitaxial growth while modulating the composition. The semiconductor multilayer film 150 includes a fourth semiconductor layer 111 (second contact layer 171), a capacitance adjustment layer 112 (light absorption layer 172), a first semiconductor layer 114 (first contact layer 174), a capacitance reduction layer 122, a third layer. The contact layer 124, the second semiconductor layer 102, the active layer 103, and the semiconductor layers constituting the third semiconductor layer 104 are sequentially stacked. Here, the semiconductor layer constituting the fourth semiconductor layer 111 is also a semiconductor layer constituting the second contact layer 171, and the semiconductor layer constituting the capacitance adjusting layer 112 is also a semiconductor layer constituting the light absorption layer 172. The semiconductor layer constituting the first semiconductor layer 114 is also a semiconductor layer constituting the first contact layer 174.

(2)次に、図11に示すように、半導体多層膜150をパターニングし、所望の形状の第4半導体層111および第2コンタクト層171、容量調整層112および光吸収層172、第1半導体層114および第1コンタクト層174、容量低減層122、第3コンタクト層124、第2半導体層102、活性層103、並びに、第3半導体層104を形成する。ここで、第4半導体層111と第2コンタクト層171とを、同じパターニング工程で形成することができ、容量調整層112と光吸収層172とを、同じパターニング工程で形成することができ、第1半導体層114と第1コンタクト層174とを、同じパターニング工程で形成することができる。また、第4半導体層111および第2コンタクト層171を形成する際に、両方の間に素子分離領域181を形成することができる。次に、図11に示すように、酸化狭窄層105を形成する。   (2) Next, as shown in FIG. 11, the semiconductor multilayer film 150 is patterned, and the desired shape of the fourth semiconductor layer 111 and the second contact layer 171, the capacitance adjustment layer 112 and the light absorption layer 172, the first semiconductor The layer 114, the first contact layer 174, the capacitance reducing layer 122, the third contact layer 124, the second semiconductor layer 102, the active layer 103, and the third semiconductor layer 104 are formed. Here, the fourth semiconductor layer 111 and the second contact layer 171 can be formed in the same patterning process, and the capacitance adjusting layer 112 and the light absorption layer 172 can be formed in the same patterning process. The one semiconductor layer 114 and the first contact layer 174 can be formed in the same patterning process. Further, when the fourth semiconductor layer 111 and the second contact layer 171 are formed, the element isolation region 181 can be formed therebetween. Next, as shown in FIG. 11, an oxidized constricting layer 105 is formed.

(3)次に、図8および図9に示すように、第1〜第6電極116,107,109,119,176,178、第1および第2配線126,128を形成する。第4および第6電極119,178としては、例えば、金(Au)とゲルマニウム(Ge)の合金、ニッケル(Ni)、および金(Au)の積層膜を用いることができる。第6電極176としては、例えば、金(Au)と亜鉛(Zn)の合金、および金(Au)の積層膜を用いることができる。   (3) Next, as shown in FIGS. 8 and 9, first to sixth electrodes 116, 107, 109, 119, 176, 178 and first and second wirings 126, 128 are formed. As the fourth and sixth electrodes 119 and 178, for example, an alloy of gold (Au) and germanium (Ge), a stacked film of nickel (Ni), and gold (Au) can be used. As the sixth electrode 176, for example, an alloy of gold (Au) and zinc (Zn) and a stacked film of gold (Au) can be used.

次に、図8および図9に示すように、第1コンタクト層174上に堰き止め部材177を形成する。堰き止め部材177としては、例えば、ポリイミドなどの樹脂、SiNなどの誘電体層などを用いることができる。堰き止め部材177は、例えば、スピンコート法、CVD(Chemical Vapor Deposition)法などにより形成されることができる。堰き止め部材177は、例えば、公知のリソグラフィ技術およびエッチング技術を用いてパターニングされることができる。   Next, as shown in FIGS. 8 and 9, a damming member 177 is formed on the first contact layer 174. As the damming member 177, for example, a resin such as polyimide or a dielectric layer such as SiN can be used. The damming member 177 can be formed by, for example, a spin coating method, a CVD (Chemical Vapor Deposition) method, or the like. The damming member 177 can be patterned using, for example, a known lithography technique and etching technique.

次に、図8および図9に示すように、少なくとも入射面175上にレンズ部179を形成する。レンズ部179は、図8に示すように、活性層103の側面から出射される光(矢印A)を、光検出部170の入射面175に入射させることができるように形成される。レンズ部179は、例えばディスペンサ法、インクジェット法等により形成されることができる。   Next, as shown in FIGS. 8 and 9, a lens portion 179 is formed on at least the incident surface 175. As shown in FIG. 8, the lens unit 179 is formed so that light (arrow A) emitted from the side surface of the active layer 103 can be incident on the incident surface 175 of the light detection unit 170. The lens unit 179 can be formed by, for example, a dispenser method, an inkjet method, or the like.

以上の工程により、図8および図9に示すように、本実施形態の面発光型装置200が得られる。   Through the above steps, as shown in FIGS. 8 and 9, the surface-emitting type device 200 of the present embodiment is obtained.

2−3. 本実施形態に係る面発光型装置200によれば、第1の実施形態で述べた作用および効果と、実質的に同じ作用および効果を有する。   2-3. The surface-emitting type device 200 according to the present embodiment has substantially the same operations and effects as the operations and effects described in the first embodiment.

また、本実施形態に係る面発光型装置200では、上述したように、レンズ部179は、図8に示すように、活性層103の側面から出射される光(矢印A)を、光検出部170の入射面175に入射させることができる。具体的には、以下の通りである。   Further, in the surface-emitting type device 200 according to the present embodiment, as described above, the lens unit 179 causes the light (arrow A) emitted from the side surface of the active layer 103 to be a light detection unit as illustrated in FIG. It is possible to make the light incident on an incident surface 175 of 170. Specifically, it is as follows.

発光部140では、第2および第3電極107,109に、pinダイオードの順バイアス電圧を印加すると、活性層103において電子と正孔との再結合が起こり、かかる再結合による発光が生じる。そこで生じた光の大部分は、第2半導体層102と第3半導体層104との間を往復する際に誘導放出が起こり、光の強度が増幅される。光利得が光損失を上まわると、レーザ発振が起こり、出射面108から、基板101に対して垂直方向にレーザ光が出射される。一方、活性層103の側面における光の反射率を調整する(100%より小さくする)ことにより、活性層103において生じた光のうちの一部を活性層103の側面から出射させることができる。活性層103の側面における光の反射率は、例えば、活性層103の側面を覆う部材を適宜選択することにより調整されることができる。活性層103の側面から出射された光(矢印A)は、レンズ部179において屈折される。この屈折光(矢印B)は、レンズ部179の外周面において反射される。この反射光(矢印C)が、図8に示すように、光検出部170の入射面175に入射される。その結果、光検出部170は、活性層103の側面から出射された光を検出することができる。   In the light emitting unit 140, when a forward bias voltage of a pin diode is applied to the second and third electrodes 107 and 109, recombination of electrons and holes occurs in the active layer 103, and light emission due to such recombination occurs. Most of the generated light is stimulated emission when reciprocating between the second semiconductor layer 102 and the third semiconductor layer 104, and the light intensity is amplified. When the optical gain exceeds the optical loss, laser oscillation occurs, and laser light is emitted from the emission surface 108 in a direction perpendicular to the substrate 101. On the other hand, by adjusting the reflectance of light on the side surface of the active layer 103 (less than 100%), a part of the light generated in the active layer 103 can be emitted from the side surface of the active layer 103. The light reflectance on the side surface of the active layer 103 can be adjusted, for example, by appropriately selecting a member that covers the side surface of the active layer 103. Light (arrow A) emitted from the side surface of the active layer 103 is refracted by the lens unit 179. This refracted light (arrow B) is reflected on the outer peripheral surface of the lens portion 179. The reflected light (arrow C) is incident on the incident surface 175 of the light detection unit 170 as shown in FIG. As a result, the light detection unit 170 can detect light emitted from the side surface of the active layer 103.

即ち、本実施形態に係る光検出部170は、面発光型半導体レーザとして機能する発光部140の光出力の一部をモニタすることができる。言い換えるならば、光検出部170は、面発光型半導体レーザのためのモニタフォトダイオードとして機能することができる。このモニタした結果を駆動回路にフィードバックすることで、温度等による出力変動を補正することができるため、安定した光出力を得ることができる。   That is, the light detection unit 170 according to the present embodiment can monitor a part of the light output of the light emitting unit 140 that functions as a surface emitting semiconductor laser. In other words, the light detection unit 170 can function as a monitor photodiode for a surface emitting semiconductor laser. By feeding back the monitored result to the drive circuit, output fluctuation due to temperature or the like can be corrected, so that stable light output can be obtained.

なお、光検出部170は、例えば、双方向光通信の受信用フォトダイオードとして機能することもできる。この場合、光検出部170は、上述した面発光型半導体レーザのためのモニタフォトダイオードとして機能することもできるし、機能しないこともできる。機能しない場合には、レンズ部179を形成しないこともできる。   Note that the light detection unit 170 can also function as, for example, a receiving photodiode for bidirectional optical communication. In this case, the light detection unit 170 can function as a monitor photodiode for the surface-emitting type semiconductor laser described above, or can not function. When it does not function, the lens portion 179 can be omitted.

また、本実施形態に係る面発光型装置200およびその製造方法によれば、第2コンタクト層171は、第4半導体層111と同一の工程で形成され、光吸収層172は、容量調整層112と同一の工程で形成され、第1コンタクト層174は、第1半導体層114と同一の工程で形成されることができる。従って、同一基板上に整流部120、発光部140、および光検出部170を形成する場合に、製造工程を簡素化することができる。つまり、本実施形態に係る面発光型装置200およびその製造方法によれば、整流部120と、発光部140と、光検出部170とを、容易に同一基板上に集積させることができる。   In addition, according to the surface emitting device 200 and the manufacturing method thereof according to the present embodiment, the second contact layer 171 is formed in the same process as the fourth semiconductor layer 111, and the light absorption layer 172 is the capacitance adjustment layer 112. The first contact layer 174 can be formed in the same process as the first semiconductor layer 114. Therefore, when the rectifying unit 120, the light emitting unit 140, and the light detecting unit 170 are formed on the same substrate, the manufacturing process can be simplified. That is, according to the surface emitting device 200 and the manufacturing method thereof according to the present embodiment, the rectifying unit 120, the light emitting unit 140, and the light detecting unit 170 can be easily integrated on the same substrate.

また、本実施形態に係る面発光型装置200によれば、双方向光通信の発信用の発光部140と、受信用の光検出部170とを、同一基板上に形成することができるため、光通信に使用される光導波路(例えば光ファイバ等)とのアライメント工程を簡素化することができる。その結果、製造コストを削減することができる。   Further, according to the surface-emitting type device 200 according to the present embodiment, the light emitting unit 140 for transmitting bidirectional optical communication and the light detecting unit 170 for receiving can be formed on the same substrate. The alignment process with the optical waveguide (for example, optical fiber etc.) used for optical communication can be simplified. As a result, the manufacturing cost can be reduced.

上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。   As described above, the embodiments of the present invention have been described in detail. However, those skilled in the art can easily understand that many modifications can be made without departing from the novel matters and effects of the present invention. . Accordingly, all such modifications are intended to be included in the scope of the present invention.

例えば、上述した実施形態の面発光型装置100,200では、発光部140に第1柱状部130が一つ設けられている場合について説明したが、発光部140に第1柱状部130が複数個設けられている場合、あるいは、半導体多層膜150をパターニングする工程において、第1柱状部130を形成しない場合においても本発明の形態は損なわれない。また、半導体多層膜150をパターニングする工程において、光検出部170を複数の電気的に分離された光検出部に分割することもできる。また、複数の面発光型装置100,200がアレイ化されている場合でも、同様の作用および効果を奏する。また、例えば、上述した実施形態において、各半導体層におけるp型とn型とを入れ替えても本発明の趣旨を逸脱するものではない。   For example, in the surface emitting devices 100 and 200 according to the above-described embodiments, the case where the light emitting unit 140 has one first columnar part 130 has been described. However, the light emitting unit 140 includes a plurality of first columnar parts 130. Even if the first columnar portion 130 is not formed in the step of patterning the semiconductor multilayer film 150, the embodiment of the present invention is not impaired. Further, in the step of patterning the semiconductor multilayer film 150, the light detection unit 170 may be divided into a plurality of electrically separated light detection units. Further, even when the plurality of surface emitting devices 100 and 200 are arrayed, the same operation and effect can be achieved. Further, for example, in the above-described embodiment, even if the p-type and the n-type in each semiconductor layer are switched, it does not depart from the spirit of the present invention.

第1の実施形態に係る面発光型装置を模式的に示す断面図。1 is a cross-sectional view schematically showing a surface-emitting type device according to a first embodiment. 第1の実施形態に係る面発光型装置を模式的に示す平面図。The top view which shows typically the surface emitting type apparatus which concerns on 1st Embodiment. 第1の実施形態に係る面発光型装置の回路図。1 is a circuit diagram of a surface-emitting type device according to a first embodiment. 第1の実施形態に係る面発光型装置の製造方法を模式的に示す断面図。Sectional drawing which shows typically the manufacturing method of the surface emitting type apparatus which concerns on 1st Embodiment. 第1の実施形態に係る面発光型装置の製造方法を模式的に示す断面図。Sectional drawing which shows typically the manufacturing method of the surface emitting type apparatus which concerns on 1st Embodiment. 第1の実施形態に係る面発光型装置の変形例を模式的に示す断面図。Sectional drawing which shows typically the modification of the surface emitting type apparatus which concerns on 1st Embodiment. 第1の実施形態に係る面発光型装置の変形例を模式的に示す平面図。The top view which shows typically the modification of the surface emitting type apparatus which concerns on 1st Embodiment. 第2の実施形態に係る面発光型装置を模式的に示す断面図。Sectional drawing which shows the surface emitting type apparatus which concerns on 2nd Embodiment typically. 第2の実施形態に係る面発光型装置を模式的に示す平面図。The top view which shows typically the surface emitting type apparatus which concerns on 2nd Embodiment. 第2の実施形態に係る面発光型装置の製造方法を模式的に示す断面図。Sectional drawing which shows typically the manufacturing method of the surface emitting type apparatus which concerns on 2nd Embodiment. 第2の実施形態に係る面発光型装置の製造方法を模式的に示す断面図。Sectional drawing which shows typically the manufacturing method of the surface emitting type apparatus which concerns on 2nd Embodiment.

符号の説明Explanation of symbols

100 面発光型装置、101 基板、102 第2半導体層、103 活性層、104 第3半導体層、105 酸化狭窄層、107 第2電極、108 出射面、109 第3電極、111 第4半導体層、112 容量調整層、113 第3柱状部、114 第1半導体層、116 第1電極、118 基板接続電極、119 第4電極、120 整流部、122 容量低減層、124 第3コンタクト層、126 第1配線、128 第2配線、130 第1柱状部、132 第2柱状部、140 発光部、150 半導体多層膜、170 光検出部、171 第2コンタクト層、172 光吸収層、173 第4柱状部、174 第1コンタクト層、175 入射面、176 第5電極、177 堰き止め部材、178 第6電極、179 レンズ部、180 開口部、181 素子分離領域,200 面発光型装置 100 surface emitting device, 101 substrate, 102 second semiconductor layer, 103 active layer, 104 third semiconductor layer, 105 oxidized constriction layer, 107 second electrode, 108 exit surface, 109 third electrode, 111 fourth semiconductor layer, 112 capacitance adjusting layer, 113 third columnar portion, 114 first semiconductor layer, 116 first electrode, 118 substrate connection electrode, 119 fourth electrode, 120 rectifier, 122 capacitance reducing layer, 124 third contact layer, 126 first Wiring, 128 second wiring, 130 first columnar section, 132 second columnar section, 140 light emitting section, 150 semiconductor multilayer film, 170 light detection section, 171 second contact layer, 172 light absorption layer, 173 fourth columnar section, 174 First contact layer, 175 incident surface, 176 fifth electrode, 177 damming member, 178 sixth electrode, 179 lens portion, 18 0 opening, 181 element isolation region, 200 surface emitting device

Claims (11)

基板と、該基板の上方に形成された第1半導体層と、を含む整流部と、
前記整流部の上方に形成された第1導電型の第2半導体層と、該第2半導体層の上方に形成された活性層と、該活性層の上方に形成された第2導電型の第3半導体層と、を含む発光部と、を含み、
前記整流部と前記発光部とは、電気的に並列接続され、
前記整流部は、前記発光部とは逆方向の整流作用を有し、
前記基板と、該基板の上方に形成された光吸収層と、該光吸収層の上方に形成されたコンタクト層と、を含む光検出部を有する、面発光型装置。
A rectifying unit including a substrate and a first semiconductor layer formed above the substrate;
A first conductivity type second semiconductor layer formed above the rectifying unit; an active layer formed above the second semiconductor layer; and a second conductivity type second semiconductor layer formed above the active layer. A light emitting unit including three semiconductor layers,
The rectifying unit and the light emitting unit are electrically connected in parallel,
The rectification section is to have a rectification action in a reverse direction with respect to the light emitting portion,
A surface-emitting type device having a light detection unit including the substrate, a light absorption layer formed above the substrate, and a contact layer formed above the light absorption layer .
請求項1において、
前記基板と電気的に接続された基板接続電極と、
前記第1、第2、第3半導体層とそれぞれ電気的に接続された第1、第2、第3電極と、を含み、
前記基板は、第1導電型であり、
前記第1半導体層は、第2導電型であり、
前記基板接続電極と前記第3電極とは、電気的に接続され、
前記第1電極と前記第2電極とは、電気的に接続されている、面発光型装置。
Oite to claim 1,
A substrate connection electrode electrically connected to the substrate;
First, second, and third electrodes that are electrically connected to the first, second, and third semiconductor layers, respectively.
The substrate is of a first conductivity type;
The first semiconductor layer is of a second conductivity type;
The substrate connection electrode and the third electrode are electrically connected,
The surface emitting device, wherein the first electrode and the second electrode are electrically connected.
基板と、該基板の上方に形成された第1半導体層と、を含む整流部と、
前記整流部の上方に形成された第1導電型の第2半導体層と、該第2半導体層の上方に形成された活性層と、該活性層の上方に形成された第2導電型の第3半導体層と、を含む発光部と、を含み、
前記整流部と前記発光部とは、電気的に並列接続され、
前記整流部は、前記発光部とは逆方向の整流作用を有し、
前記整流部は、前記基板と前記第1半導体層との間に形成された第4半導体層を有し、
前記第1、第2、第3、第4半導体層とそれぞれ電気的に接続された第1、第2、第3、第4電極を有し、
前記第1半導体層は、第2導電型であり、
前記第4半導体層は、第1導電型であり、
前記第1電極と前記第2電極とは、電気的に接続され、
前記第3電極と前記第4電極とは、電気的に接続されている、面発光型装置。
A rectifying unit including a substrate and a first semiconductor layer formed above the substrate;
A first conductivity type second semiconductor layer formed above the rectifying unit; an active layer formed above the second semiconductor layer; and a second conductivity type second semiconductor layer formed above the active layer. A light emitting unit including three semiconductor layers,
The rectifying unit and the light emitting unit are electrically connected in parallel,
The rectification section is to have a rectification action in a reverse direction with respect to the light emitting portion,
The rectifying unit includes a fourth semiconductor layer formed between the substrate and the first semiconductor layer,
Having first, second, third, and fourth electrodes electrically connected to the first, second, third, and fourth semiconductor layers, respectively;
The first semiconductor layer is of a second conductivity type;
The fourth semiconductor layer is of a first conductivity type;
The first electrode and the second electrode are electrically connected,
The surface emitting device , wherein the third electrode and the fourth electrode are electrically connected .
請求項3において、
前記基板と、該基板の上方に形成された光吸収層と、該光吸収層の上方に形成されたコンタクト層と、を含む光検出部を有し、
前記光検出部は、前記基板と前記光吸収層との間に形成された他のコンタクト層を有し、
前記コンタクト層は、前記第1半導体層と同一の工程で形成されており、
前記他のコンタクト層は、前記第4半導体層と同一の工程で形成されている、面発光型装置。
Oite to claim 3,
A light detection unit including the substrate, a light absorption layer formed above the substrate, and a contact layer formed above the light absorption layer;
The light detection unit has another contact layer formed between the substrate and the light absorption layer,
The contact layer is formed in the same process as the first semiconductor layer,
The other contact layer is a surface-emitting type device formed in the same process as the fourth semiconductor layer.
基板と、該基板の上方に形成された第1半導体層と、を含む整流部と、
前記整流部の上方に形成された第1導電型の第2半導体層と、該第2半導体層の上方に形成された活性層と、該活性層の上方に形成された第2導電型の第3半導体層と、を含む発光部と、
を含み、
前記整流部と前記発光部とは、電気的に並列接続され、
前記整流部は、前記発光部とは逆方向の整流作用を有し、
前記整流部は、前記基板と前記第1半導体層との間に形成された第4半導体層を有し、
前記基板と、該基板の上方に形成された光吸収層と、該光吸収層の上方に形成されたコンタクト層と、を含む光検出部を有し、
前記光検出部は、前記基板と前記光吸収層との間に形成された他のコンタクト層を有し、
前記コンタクト層は、前記第1半導体層と同一の工程で形成されており、
前記他のコンタクト層は、前記第4半導体層と同一の工程で形成されている、面発光型装置。
A rectifying unit including a substrate and a first semiconductor layer formed above the substrate;
A first conductivity type second semiconductor layer formed above the rectifying unit; an active layer formed above the second semiconductor layer; and a second conductivity type second semiconductor layer formed above the active layer. A light emitting unit including three semiconductor layers;
Including
The rectifying unit and the light emitting unit are electrically connected in parallel,
The rectification section is to have a rectification action in a reverse direction with respect to the light emitting portion,
The rectifying unit includes a fourth semiconductor layer formed between the substrate and the first semiconductor layer,
A light detection unit including the substrate, a light absorption layer formed above the substrate, and a contact layer formed above the light absorption layer;
The light detection unit has another contact layer formed between the substrate and the light absorption layer,
The contact layer is formed in the same process as the first semiconductor layer,
The other contact layer is a surface-emitting type device formed in the same process as the fourth semiconductor layer .
請求項1〜のいずれかにおいて、
前記基板と、前記第1半導体層との間には、容量調整層が形成されている、面発光型装置。
In any one of Claims 1-5 ,
A surface-emitting device in which a capacitance adjusting layer is formed between the substrate and the first semiconductor layer.
請求項1〜のいずれかにおいて、
前記発光部は、前記整流部のうちの少なくとも一部の垂直上方に形成されている、面発光型装置。
In any one of Claims 1-6 ,
The light emitting unit is a surface-emitting type device that is formed vertically above at least a part of the rectifying unit.
請求項1〜のいずれかにおいて、
前記発光部は、面発光型半導体レーザとして機能し、
前記第2半導体層および前記第3半導体層は、ミラーである、面発光型装置。
In any of the claims 1-7,
The light emitting unit functions as a surface emitting semiconductor laser,
The surface emitting device, wherein the second semiconductor layer and the third semiconductor layer are mirrors.
請求項1、2、4、または5において、
前記発光部は、面発光型半導体レーザとして機能し、
前記第2半導体層および前記第3半導体層は、ミラーであり、
前記光検出部は、前記面発光型半導体レーザのためのモニタフォトダイオードとして機能し、
前記コンタクト層の上方には、レンズ部が形成されている、面発光型装置。
In claim 1, 2, 4, or 5 ,
The light emitting unit functions as a surface emitting semiconductor laser,
The second semiconductor layer and the third semiconductor layer are mirrors;
The light detection unit functions as a monitor photodiode for the surface emitting semiconductor laser,
A surface-emitting type device in which a lens portion is formed above the contact layer.
基板の上方に第1半導体層を形成する工程と、該第1半導体層の上方に第1導電型の第2半導体層を形成する工程と、該第2半導体層の上方に活性層を形成する工程と、該活性層の上方に第2導電型の第3半導体層を形成する工程と、を含む、半導体多層膜を形成する工程と、
前記基板と、前記第1半導体層と、を含む整流部、および、前記第2半導体層と、前記活性層と、前記第3半導体層と、を含む発光部が形成されるように、前記半導体多層膜をパターニングする工程と、を含み、
前記整流部と前記発光部とは、電気的に並列接続されるように配置され、
前記整流部は、前記発光部とは逆方向の整流作用を有するように形成され、
前記半導体多層膜を形成する工程において、
前記第1半導体層と同一の工程でコンタクト層を形成し、
前記半導体多層膜を形成する工程は、前記コンタクト層を形成する工程の前に、前記基板の上方に光吸収層を形成する工程を有し、
前記半導体多層膜をパターニングする工程は、
前記基板と、前記光吸収層と、前記コンタクト層と、を含む光検出部が形成されるように行われる、面発光型装置の製造方法。
Forming a first semiconductor layer above the substrate; forming a first conductivity type second semiconductor layer above the first semiconductor layer; and forming an active layer above the second semiconductor layer. Forming a semiconductor multilayer film, comprising: a step; forming a second conductive type third semiconductor layer above the active layer;
The semiconductor is formed such that a rectifying unit including the substrate and the first semiconductor layer, and a light emitting unit including the second semiconductor layer, the active layer, and the third semiconductor layer are formed. Patterning the multilayer film, and
The rectifying unit and the light emitting unit are arranged to be electrically connected in parallel,
The rectifying unit is formed to have a rectifying action in the opposite direction to the light emitting unit,
In the step of forming the semiconductor multilayer film,
Forming a contact layer in the same process as the first semiconductor layer;
The step of forming the semiconductor multilayer film includes the step of forming a light absorption layer above the substrate before the step of forming the contact layer,
The step of patterning the semiconductor multilayer film includes:
A method for manufacturing a surface-emitting device , wherein the light-detecting unit including the substrate, the light absorption layer, and the contact layer is formed .
基板の上方に第1半導体層を形成する工程と、該第1半導体層の上方に第1導電型の第2半導体層を形成する工程と、該第2半導体層の上方に活性層を形成する工程と、該活性層の上方に第2導電型の第3半導体層を形成する工程と、を含む、半導体多層膜を形成する工程と、
前記基板と、前記第1半導体層と、を含む整流部、および、前記第2半導体層と、前記活性層と、前記第3半導体層と、を含む発光部が形成されるように、前記半導体多層膜をパターニングする工程と、を含み、
前記整流部と前記発光部とは、電気的に並列接続されるように配置され、
前記整流部は、前記発光部とは逆方向の整流作用を有するように形成され、
前記半導体多層膜を形成する工程は、前記第1半導体層を形成する工程の前に、前記基板の上方に第4半導体層を形成する工程を有し、
前記半導体多層膜をパターニングする工程は、
前記第4半導体層を有する前記整流部が形成されるように行われ、
前記半導体多層膜を形成する工程において、
前記第1半導体層と同一の工程でコンタクト層を形成し、
前記第4半導体層と同一の工程で他のコンタクト層を形成し、
前記半導体多層膜を形成する工程は、前記コンタクト層を形成する工程の前に、前記他のコンタクト層の上方に光吸収層を形成する工程を有し、
前記半導体多層膜をパターニングする工程は、
前記コンタクト層と、前記光吸収層と、前記他のコンタクト層と、を含む光検出部が形成されるように行われる、面発光型装置の製造方法。
Forming a first semiconductor layer above the substrate; forming a first conductivity type second semiconductor layer above the first semiconductor layer; and forming an active layer above the second semiconductor layer. Forming a semiconductor multilayer film, comprising: a step; forming a second conductive type third semiconductor layer above the active layer;
The semiconductor is formed such that a rectifying unit including the substrate and the first semiconductor layer, and a light emitting unit including the second semiconductor layer, the active layer, and the third semiconductor layer are formed. Patterning the multilayer film, and
The rectifying unit and the light emitting unit are arranged to be electrically connected in parallel,
The rectifying unit is formed to have a rectifying action in the opposite direction to the light emitting unit,
The step of forming the semiconductor multilayer film includes a step of forming a fourth semiconductor layer above the substrate before the step of forming the first semiconductor layer,
The step of patterning the semiconductor multilayer film includes:
The rectification unit having the fourth semiconductor layer is formed,
In the step of forming the semiconductor multilayer film,
Forming a contact layer in the same process as the first semiconductor layer;
Forming another contact layer in the same process as the fourth semiconductor layer;
The step of forming the semiconductor multilayer film includes a step of forming a light absorption layer above the other contact layer before the step of forming the contact layer,
The step of patterning the semiconductor multilayer film includes:
A method for manufacturing a surface-emitting type device, wherein the method is performed so that a light detection unit including the contact layer, the light absorption layer, and the other contact layer is formed .
JP2005029232A 2005-02-04 2005-02-04 Surface emitting device and method for manufacturing the same Expired - Fee Related JP4019284B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005029232A JP4019284B2 (en) 2005-02-04 2005-02-04 Surface emitting device and method for manufacturing the same
US11/297,400 US7385225B2 (en) 2005-02-04 2005-12-09 Surface emitting type device, and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005029232A JP4019284B2 (en) 2005-02-04 2005-02-04 Surface emitting device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2006216845A JP2006216845A (en) 2006-08-17
JP4019284B2 true JP4019284B2 (en) 2007-12-12

Family

ID=36779074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005029232A Expired - Fee Related JP4019284B2 (en) 2005-02-04 2005-02-04 Surface emitting device and method for manufacturing the same

Country Status (2)

Country Link
US (1) US7385225B2 (en)
JP (1) JP4019284B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4019285B2 (en) * 2005-02-04 2007-12-12 セイコーエプソン株式会社 Surface emitting device and method for manufacturing the same
KR102528702B1 (en) * 2010-02-18 2023-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
KR20130081515A (en) * 2012-01-09 2013-07-17 삼성전자주식회사 A substrate for a led package and manufacturing method of a led package
KR102281726B1 (en) 2012-07-11 2021-07-26 루미리즈 홀딩 비.브이. Reducing or eliminating nanopipe defects in iii-nitride structures
EA018300B1 (en) * 2012-09-07 2013-06-28 Ооо "Лед Микросенсор Нт" A GaInAsSb-ALLOY BASED PHOTODIODE HETEROSTRUCTURE, A METHOD OF PRODUCTION THEREOF AND A LIGHT-EMITTING DIODE BASED ON THE STRUCTURE

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8800509A (en) * 1988-02-29 1989-09-18 Philips Nv TWO-DIMENSIONAL LASER ARRAY.
JP3689615B2 (en) * 2000-03-29 2005-08-31 キヤノン株式会社 Photoelectric fusion device having a three-dimensional shape
JP2004006548A (en) 2002-06-03 2004-01-08 Renesas Technology Corp Semiconductor laser device and its manufacturing method
JP4747516B2 (en) 2004-06-08 2011-08-17 富士ゼロックス株式会社 Vertical cavity surface emitting semiconductor laser device
JP4019285B2 (en) * 2005-02-04 2007-12-12 セイコーエプソン株式会社 Surface emitting device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2006216845A (en) 2006-08-17
US20060175617A1 (en) 2006-08-10
US7385225B2 (en) 2008-06-10

Similar Documents

Publication Publication Date Title
JP4019285B2 (en) Surface emitting device and method for manufacturing the same
JP4747516B2 (en) Vertical cavity surface emitting semiconductor laser device
US7483464B2 (en) Semiconductor laser apparatus and manufacturing method thereof
JP4019284B2 (en) Surface emitting device and method for manufacturing the same
JP4200389B2 (en) Optical element
JP4470819B2 (en) Optical element
JP6487232B2 (en) Infrared light emitting diode
JP2007158215A (en) Optical semiconductor element and method of manufacturing same
JP2007329193A (en) Surface-emission semiconductor laser device, and its fabrication process
JP3729271B2 (en) Optical device and manufacturing method thereof
JP2014150225A (en) Semiconductor light-emitting element
US8035114B2 (en) Integration of a light emitting device and a photodetector with an isolation structure formed therebetween
JP4946029B2 (en) Surface emitting semiconductor laser
JP4720637B2 (en) Optical element and manufacturing method thereof
JP2008187108A (en) Optical element and method of manufacturing the same
JP4356677B2 (en) Optical semiconductor element
JP6105428B2 (en) Light emitting / receiving element
JP2007036140A (en) Photoelement and its manufacturing method
US7567735B2 (en) Optical device wafer, and optical device chip and method for manufacturing the same
JP6329287B2 (en) Light emitting / receiving element
JP2008004746A (en) Optical semiconductor device, and manufacturing method therefor
JP2007103768A (en) Optical semiconductor element and its fabrication process
JP2007103811A (en) Semiconductor light emitting device and its manufacturing method
JP2005223061A (en) Optical element and its manufacturing method
JP2007150177A (en) Surface-emission semiconductor laser

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees