JP4092825B2

JP4092825B2 - アレイ型検出装置、およびその製造方法

Info

Publication number: JP4092825B2
Application number: JP27854699A
Authority: JP
Inventors: 敏幸佐藤; 敏徳田; 利典吉牟田
Original assignee: Shimadzu Corp
Current assignee: Shimadzu Corp
Priority date: 1999-09-30
Filing date: 1999-09-30
Publication date: 2008-05-28
Anticipated expiration: 2019-09-30
Also published as: JP2001102602A

Description

【０００１】
【発明の属する技術分野】
この発明は、放射線または光を直接にキャリア（電子−正孔対）に変換する半導体多結晶膜を有する直接変換タイプのアレイ型検出装置、およびその製造方法に係り、特に半導体多結晶膜の構造に関する。
【０００２】
【従来の技術】
近年、医療用あるいは工業用において、放射線（例えばＸ線など）を検出するための２次元アレイ型検出装置が知られている。図７に示すように、従来の２次元アレイ型検出装置５１の場合、多数個の検出素子５１ａが２次元アレイ配列に対応して縦横に整列配置されているとともに、検出対象の放射線によって検出素子５１ａに生成したキャリアの蓄積・読み出し用の素子（図示省略）が検出素子５１ａの２次元アレイ配列に対応する配列で設けられていて、素子別に収集された生成キャリアが電気信号として読み出されるという構成となっている。
【０００３】
放射線検出用の２次元アレイ型検出装置５１として、検出対象の放射線に感応してキャリアを生成する半導体膜としてアモルファスセレン（ａ−Ｓｅ）膜が用いられている装置がある。この装置は、検出対象の放射線を直接キャリアに変換する直接変換タイプである。しかしながら、ａ−Ｓｅ膜は放射線に対する吸収能力が低く、キャリア輸送特性が劣るので、十分な感度を得るためには１ｍｍ以上の厚い膜と１０Ｖ／μｍを越える高電界が必要である。
【０００４】
一方、放射線検出用の２次元アレイ型検出装置５１として、ａ−Ｓｅ膜の代わりにＣｄＴｅ系半導体多結晶膜を用いる装置がある。ＣｄＴｅ系半導体多結晶膜は、アモルファス半導体膜と比べると感度が良好である。また、このＣｄＴｅ系半導体多結晶膜は、放射線だけでなく、光にも感応するので光検出装置の構成も可能である。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の半導体多結晶膜を用いた２次元アレイ型検出装置でも、膜質によって検出特性が大きく変わるという難点がある。具体的には、素子間の感度のバラツキが大きかったり、電極形成が困難であったり、或いは、感度や応答性が不足したり、リーク電流が大きかったりするのである。
【０００６】
この発明は、上記の事情に鑑み、各種性能が揃って良好なものとなっているアレイ型検出装置、およびその製造方法を提供することを課題とする。
【０００７】
【課題を解決するための手段】
前記課題を解決するために、請求項１の発明に係るアレイ型検出装置は、共通電極と、検出素子アレイ配列に対応して形成された個別電極との間に、検出対象の放射線または光に感応してキャリアを生成する半導体多結晶膜が設けられている検出基板を備えたアレイ型検出装置において、前記半導体多結晶膜では個別電極の側に粒径が小さい小粒径多結晶域が形成されているとともに、小粒径多結晶域からみて共通電極の側に粒径が大きい大粒径多結晶域が形成されている。
【０００８】
また請求項２の発明は、請求項１に記載のアレイ型検出装置において、半導体多結晶膜は厚み方向に粒径が連続的に変化している。
【０００９】
さらに、請求項３の発明に係るアレイ型検出装置の製造方法は、請求項１または２に記載のアレイ型検出装置の製造方法であって、検出対象の放射線または光に感応してキャリアを生成する半導体多結晶膜の形成工程において、成膜温度を高くして粒径が大きい大粒径多結晶域を形成する高温成膜過程と、成膜温度を低くして粒径が小さい小粒径多結晶域を形成する低温成膜過程を備えている。
【００１０】
また、請求項４の発明は、請求項３に記載のアレイ型検出装置の製造方法において、半導体多結晶膜の形成工程での成膜温度を連続的に変化させるようにする。
【００１１】
〔作用〕
次に、この発明における作用を説明する。
この発明のアレイ型検出装置の場合、共通電極と検出素子アレイ配列の個別電極との間に形成された半導体多結晶膜に放射線（または光）が入射すると、半導体多結晶膜の内にキャリアが生成するとともに、生成キャリアはキャリア収集電極である個別電極へ素子別に収集される。
【００１２】
この発明のアレイ型検出装置の場合、放射線または光に感応する半導体多結晶膜では個別電極の側に粒径が小さい小粒径多結晶域が形成されている。小粒径多結晶域の場合、膜の表面形状が平坦であるので、個別電極の形成は容易である上に、個別電極のサイズに比べ十分に粒径が小さくて粒径の不揃いの影響が出難くなるので素子間の感度のバラツキが少なくなる。
また、この発明のアレイ型検出装置の場合、放射線または光に感応する半導体多結晶膜では小粒径多結晶域から見て共通電極の側に粒径が大きい大粒径多結晶域が形成されている。この大粒径多結晶域の場合、単結晶に近い膜質であって検出感度は良好である上、小粒径多結晶域に比べ粒界が少なくて、キャリアが速やかに移動できるので応答性が良好であるとともに、バイアス電圧に対する絶縁抵抗が十分であるので、リーク電流が少ない。
すなわち、この発明のアレイ型検出装置の場合、半導体多結晶膜に粒径が小さい小粒径多結晶域と粒径が大きい大粒径多結晶域を適当な位置に配することにより、各種性能を揃って良好なものとしているのである。
【００１３】
また、請求項２の発明のアレイ型検出装置の場合、半導体多結晶膜は厚み方向に粒径が連続的に変化しており、キャアリの進行方向に粒径の段差がなくて、キャリアがスムースに移動できることから、応答性あるいは感度等がより良好となる。また、膜中の応力を緩和できるので、基板のそり、膜のクラック等のない信頼性の高い膜が得られる。
【００１４】
なお、半導体多結晶膜が放射線ないし光に対する吸収能力の高いＣｄＴｅ系半導体である場合は、感度が十分である。また、半導体多結晶膜が放射線ないし光に対する吸収能力の高いＣｄＺｎＴｅ系半導体である場合、漏れ電流が小さい。
【００１５】
また、請求項３の発明のアレイ型検出装置の製造方法の場合、成膜温度の調整により、粒径が小さい小粒径多結晶域と粒径が大きい大粒径多結晶域が適当な位置に配された半導体多結晶膜を有する請求項１または２に記載のアレイ型検出装置を得ることができる。
【００１６】
また、請求項４の発明のアレイ型検出装置の製造方法の場合、成膜温度を連続的に変化させることにより、厚み方向に粒径が連続的に変化している半導体多結晶膜を有するアレイ型検出装置を得ることができる。
【００１７】
【発明の実施の形態】
続いて、この発明の一実施例を図面を参照しながら説明する。図１は実施例に係る２次元アレイ型検出装置の検出基板の構成を示す断面図、図２は実施例の２次元アレイ型検出装置の等価回路を示す電気回路図、図３は実施例装置における検出・読み出しの両基板の合体状況を示す概略正面図、図４は実施例装置の検出素子１個当たりの構成を示す断面図である。
【００１８】
実施例の２次元アレイ型検出装置では、図３に示すように、放射線（または光）を検出する検出基板（センサマトリックス基板）１と、生成キャリアの蓄積・読み出しを行う読み出し基板（アクティブマトリックス基板）２とが厚み方向に接合合体されており、検出基板１においては入射した検出対象の放射線によってキャリアが直接変換方式で生成されるとともに、読み出し基板２により素子別に収集された生成キャリアが各素子毎に蓄積されて電気信号として読み出されるよう構成されている。以下、実施例装置の各部の構成をより具体的に説明する。
【００１９】
検出基板１は、無色透明のガラス基板（支持基板）３の表面（図１では下面）に形成されたバイアス電圧印加用の共通電極４と、共通電極４の表面側（図１では下面側）に形成された電子阻止用半導体膜５と、検出対象の放射線（例えばＸ線）に感応してキャリアを生成する半導体多結晶膜６と、この半導体多結晶膜６の表面（図１では下面）に２次元検出素子アレイ配列に対応して区画形成されて正孔阻止用半導体膜７と、各正孔阻止用半導体膜７の表面（図１では下面）にそれぞれ形成されたキャリア収集用の個別電極（画素電極）８が順に積層形成されており、実施例の装置の場合、検出対象の放射線はガラス基板３の共通電極非形成側（図１では上面側）から入射する構成となっている。なお、共通電極４に負のバイアス電圧が印加されるものとする。
【００２０】
したがって、検出基板１では、図１および図２に示すように、共通電極４と電子阻止用半導体膜５と半導体多結晶膜６の各一部と正孔阻止用半導体膜７と個別電極（画素電極）８とによって１個分の検出素子１ａが構成されていることになる。
【００２１】
共通電極４や個別電極８は、例えばＩＴＯ（インジウム錫酸化物）や、ＡｕあるいはＰｔなどの導電材料からなる。電子阻止用半導体膜５としては、ｐ型ＣｄＺｎＴｅ膜やヘテロ接合を形成するＺｎＴｅ膜、又はＺｎＳｅ膜などが挙げられる。正孔阻止用半導体膜７としては、ｎ型ＣｄＳ膜、ＩｎをドープしたＣｄＺｎＴｅ膜などが挙げられる。
【００２２】
そして、実施例の場合、半導体多結晶膜６が、共通電極４の側に形成された粒径が大きい大粒径多結晶域６ａと、個別電極８の側に形成された粒径が小さい小粒径多結晶域６ｂとの積層膜構成となっている。大粒径多結晶域６ａの場合、厚みは例えば２００μｍ前後、（平均）粒子径は例えば１０〜２０μｍ程度であり、小粒径多結晶域６ｂの場合、厚みは例えば１００μｍ前後、（平均）粒子径は例えば３〜５μｍ程度である。したがって、半導体多結晶膜６の全体の厚みは３００μｍ前後である。
【００２３】
大粒径多結晶域６ａと小粒径多結晶域６ｂからなる半導体多結晶膜６は、昇華法、スパッタリング、ＣＶＤ、化学堆積法などの成膜方法により形成することができる。特に半導体多結晶膜６がＣｄＴｅあるいはＣｄ_X（Ｚｎ）_1-XＴｅなどの放射線に対する吸収能力が高い膜の場合、放射線の検出感度は良好なものとなる。なお、Ｃｄ_X（Ｚｎ）_1-XＴｅの場合、ｘは、通常、０．０５〜０．２程度の範囲である。
【００２４】
一方、読み出し基板２には、図２に示すように、全検出素子１ａの各々に対して電荷蓄積用（容量）の素子としてのコンデンサ１０と読み出し用の素子としての薄膜トランジスタ（ＴＦＴ）１１が各１個ずつ設けられている。なお、コンデンサ９は各検出素子１ａにおける共通・個別の両電極４，８間の等価容量（寄生容量）である。
なお、図２では、説明の便宜上、縦３×横３の（画素）マトリックス構成で合計９個分のマトリックス構成が示されているだけであるが、実施例の場合、普通、検出基板１においては、必要画素数に応じて縦１０００〜２０００×横１０００〜２０００程度のマトリックス構成で検出素子１ａが２次元アレイ配列されており、また読み出し基板２においても、画素数と同じ数のコンデンサ１０および薄膜トランジスタ１１が、同様のマトリックス構成で２次元アレイ配列されている。
【００２５】
読み出し基板２におけるコンデンサ１０および薄膜トランジスタ１１の具体的構成は、図４に示す通りである。すなわち、絶縁性支持基板（回路基板）１２の表面に形成されたコンデンサ１０の接地側電極１０ａと薄膜トランジスタ１１のゲート電極１１ａの上に絶縁膜１３を介してコンデンサ１０の接続側電極１０ｂと薄膜トランジスタ１１のソース電極１１ｂおよびドレイン電極１１ｃが積層形成されているのに加え、最表面側が保護用の絶縁膜で覆われた状態となっている。また接続側電極１０ｂとソース電極１１ｂはひとつに繋がっており同時形成されている他、コンデンサ１０の容量絶縁膜および薄膜トランジスタ１１のゲート絶縁膜の両方を構成している絶縁膜１３としては、例えばプラズマＳｉＮ膜が用いられる。この読み出し基板２は液晶表示用アクティブマトリックス基板の作製に用いられるような薄膜形成技術や微細加工技術を用いて製造される。
【００２６】
また、個別電極８とコンデンサ１０の接続側電極１０ｂを位置合わせした状態で両基板１，２を銀粒子等の導電性粒子を含み厚み方向にのみ導電性を有する異方導電性フィルム（ＡＣＦ）を間にして加熱・加圧接着して貼り合わせることで両基板１，２が機械的に合体されていると同時に、個別電極８と接続側電極１０ｂが介在導体部１４によって電気的に接続されている。なお、異方導電性フィルムの代わりに、異方導電性ペースト（ＡＣＰ）、ドライフィルムレジスト（ＤＦＲ）を用いてもよい。
【００２７】
さらに、読み出し基板２には、読み出し駆動用回路としてのプリアンプ（電荷−電圧変換器）群１５およびマルチプレクサ１６とゲートドライバ１７が設けられている。これら読み出し駆動用回路はシリコン半導体等のＩＣ（集積回路）が用いられる。プリアンプ群１５は、列が同一の薄膜トランジスタ１１のドレイン電極を結ぶ縦（Ｙ）方向の読出し配線（読み出しアドレス線）１８に接続されており、ゲートドライバ１７は行が同一の薄膜トランジスタ１１のゲート電極を結ぶ横（Ｘ）方向の読出し配線（ゲートアドレス線）１９に接続されている。なお、プリアンプ群１５の内では、１本の読出し配線１８に対してプリアンプが１個それぞれ接続されている。また、各読み出し駆動用回路は異方導電性フィルム（ＡＣＦ）等を介して読出し配線１８，１９に接続されている。
このように、読み出し基板２にあっては、読み出し駆動用回路も一体的に設置されて一段と集積化が図られた構成となっている。しかし、読み出し駆動用回路の全部または一部が別体設置である構成でもかまわない。
【００２８】
続いて、以上の構成を有する実施例の２次元アレイ型検出装置による放射線の検出動作を説明する。
実施例装置の場合、共通電極４には負（マイナス）のバイアス電圧が印加される。検出対象の放射線がガラス基板３の上側から半導体多結晶膜６に入射するのに伴って半導体多結晶膜６ではキャリアが生成する。次の読み出しタイミングが来るまでは薄膜トランジスタ１１がオフ（遮断）となっているので、生成キャリアはコンデンサ１０に電荷として蓄積され続ける。
【００２９】
読み出し基板２の場合、マルチプレクサ１６およびゲートドライバ１７へ信号読み出し用の走査信号が送り込まれることになる。各検出素子１ａの特定は、Ｘ方向・Ｙ方向の配列に沿って各検出素子１ａに順番に割り付けられているアドレス（例えば０〜１０２３）に基づいて行われるので、取り出し用の走査信号は、それぞれＸ方向アドレスまたはＹ方向アドレスを指定する信号となる。
【００３０】
Ｙ方向の走査信号に従ってゲートドライバ１７からＹ方向の読出し配線１９に読み出し用の電圧が印加されるのに伴い、各検出素子１ａが行単位で選択される。そして、Ｘ方向の走査信号に従ってマルチプレクサ１６が切替えられることにより、選択された行・列に合致する検出素子（画素）１ａに対応する薄膜トランジスタ１１がオン（導通）となると同時にコンデンサ１０に蓄積された電荷が、プリアンプ群１５およびマルチプレクサ１６を順に経由して電気信号（画素信号）として読み出される。読み出された画素信号は、適当な画像処理が施された後、ＣＲＴや液晶あるいはＰＤＰ等の表示装置に送られて２次元画像として表示される。
【００３１】
実施例の装置の場合、半導体多結晶膜６では個別電極８の側に粒径が小さい小粒径多結晶域６ｂが形成されている。小粒径多結晶域６ｂの場合、膜の表面形状が平坦であるので、個別電極８の形成は容易である上に、個別電極８のサイズに比べ粒径が十分に小さくて粒径の不揃いの影響が出難くなるので素子間の感度のバラツキが少ない。
また、実施例装置の場合、半導体多結晶膜６の共通電極４の側に粒径が大きい大粒径多結晶域６ａが形成されている。この大粒径多結晶域６ａの場合、単結晶に近い膜質であって検出感度は良好であるのに加え、小粒径多結晶域６ｂに比べて粒界が少なくて、キャリアが速やかに移動できるので応答性がよいとともに、バイアス電圧に対する絶縁抵抗が十分であるので、リーク電流も少ない。
【００３２】
続いて、実施例の２次元アレイ型検出装置を製造する方法の一例を、本願発明の特徴である半導体多結晶膜６の成膜を中心に説明する。
先ず無色透明のガラス基板（支持基板）３の表面に、スパッタリング・蒸着等により共通電極４および電子阻止用半導体膜５を積層形成する。なお、支持基板としては検出対象の放射線の吸収の少ない基板が好ましい。
【００３３】
次に、半導体多結晶膜６として近接昇華法によりＣｄＴｅを積層形成する。近接昇華法による成膜の場合、図５に示すように、真空ポンプ３１により室内が排気されて減圧雰囲気になるとともに、流路３２からキャリアガスが室内に供給される蒸着チャンバー３０の内に、半導体多結晶膜６用の原材料である板状のＣｄＴｅ焼結体３３と、共通電極４および電子阻止用半導体膜５が積層形成されたガラス基板３を面同士が対面するようにして設置する。板状のＣｄＴｅ焼結体３３は、下部サセプタ３４に置かれ、その上にスペーサ３５を介してガラス基板３が蒸着面を下に向けて置かれることになる。
【００３４】
そして、上下のヒータ３６，３７によりＣｄＴｅ焼結体３３を加熱すると、ＣｄＴｅ焼結体３３は液体を経ないで直に気体になる（昇華する）とともに、ガラス基板３の表面に付着して半導体多結晶膜６を形成する。なお、ＣｄＴｅは特に昇華し易くて近接昇華法による成膜に対する適性が高い。
【００３５】
実施例の場合、半導体多結晶膜６を形成する際、成膜温度を高くして粒径が大きい大粒径多結晶域６ａを電子阻止用半導体膜５に積層形成する高温成膜過程を先に行い、次に成膜温度を低くして粒径が小さい小粒径多結晶域６ｂを積層形成する低温成膜過程を行う。
【００３６】
高温成膜過程では、６５０〜７００℃の範囲の高い成膜温度で膜付けを行うので、ガラス基板３の電子阻止用半導体膜５の上に大粒径多結晶域６ａが積層形成される。低温成膜過程では、６００〜６５０℃の範囲の低い成膜温度で膜付けを行うので、大粒径多結晶域６ａの上に小粒径多結晶域６ｂが積層形成される。すなわち、近接昇華法の場合、主として成膜温度のコントロールにより半導体多結晶膜６における（多結晶の）粒径の調整が可能であることから、大粒径多結晶域６ａと小粒径多結晶域６ｂが積層された半導体多結晶膜６を容易に形成することができる。
【００３７】
ついで、ガラス基板３の表面の半導体多結晶膜６の上にスパッタリング・蒸着等により、正孔阻止用半導体膜用の半導体膜を積層した後、パターンニングすることにより、正孔阻止用半導体膜７を形成する。その後、引き続きスパッタリング・蒸着等により、個別電極用の金属膜を積層した後、パターンニングすることにより、個別電極８を形成して検出基板１を得る。
そして、さらに得られた検出基板１と別途作製の読み出し基板２とを異方導電性フィルムを用いて接合合体すれば、２次元アレイ型検出装置が完成する。
【００３８】
この発明は、上記実施の形態に限られることはなく、下記のように変形実施することができる。
【００３９】
（１）実施例では、半導体多結晶膜６が大粒径多結晶域６ａおよび小粒径多結晶域６ｂの積層構成であったが、半導体多結晶膜６は厚み方向に粒径が連続的に変化している構成のものが変形例として挙げられる。この変形例の場合、半導体多結晶膜６にはキャリアの進行方向に粒径の段差がなくて、キャリアがスムースに移動することができるので、応答性あるいは感度等がより良好となる。また、膜中の応力を緩和できるので、基板のそり、膜のクラック等のない信頼性の高い膜が得られる。変形例の検出基板における放射線感応性の半導体多結晶膜を形成するには、例えば、上記の近接昇華法を用いた成膜工程において、成膜温度を連続的に変化させるようにすればよい。
【００４０】
（２）実施例では、半導体多結晶膜６が大粒径多結晶域６ａおよび小粒径多結晶膜６ｂがＣｄＴｅ系半導体またはＣｄＺｎＴｅ系半導体からなる半導体多結晶膜であったが、この発明の放射線に感応する半導体多結晶膜は、ＣｄＴｅ系半導体またはＣｄＺｎＴｅ系半導体以外の半導体材料からなるものであってもよい。
【００４１】
（３）実施例の場合、共通電極４の側には半導体多結晶膜６の大粒径多結晶域６ａが存在する構成であったが、図６に示すように、共通電極４の側でも個別電極８の側と同様、半導体多結晶膜６の小粒径多結晶域６ｂが存在していて、大粒径多結晶域６ａは二つの小粒径多結晶域６ｂに挟まれて存在する構成のものが、変形例として挙げられる。この変形例の場合、共通電極４に対する半導体多結晶膜６の接合性の向上等が期待できる。
【００４２】
（４）この発明の検出対象の放射線としてＸ線が例示されていたが、この発明が検出対象とする放射線は、Ｘ線に限らず例えばガンマー線であってもよい。
【００４３】
（５）この発明の装置は、放射線の他に光（例えば可視光や紫外線または赤外線）が検出対象であってもよい。また、実施例装置は、放射線と光の両方を検出することが可能であったが、この発明の装置は放射線と光の一方だけを検出する構成であってもよい。
【００４４】
（６）実施例は２次元アレイ型検出装置であったが、この発明は検出素子が１列に並ぶだけの１次元アレイ型の構成であってもよい。
【００４５】
【発明の効果】
以上に詳述したように、請求項１の発明のアレイ型検出装置によれば、放射線または光に感応する半導体多結晶膜は個別電極の側に粒径が小さい小粒径多結晶域が形成されているとともに、小粒径多結晶域から見て共通電極の側に粒径が大きい大粒径多結晶域が形成されてなる構成を備えていて、小粒径多結晶域の場合は、膜の表面形状が平坦であるので、個別電極の形成は容易である上、個別電極のサイズに比べ粒径が十分に小さくて粒径の不揃いの影響が出難くなるので素子間の感度のバラツキが少なくなるのに加え、大粒径多結晶域の場合は、単結晶に近い膜質であるので検出感度は良好となり、また小粒径多結晶域に比べ粒界が少なくてキャリアが速やかに移動できるので応答性がよいとともに、バイアス電圧に対する絶縁抵抗が十分であるので、リーク電流が少ない。
すなわち、請求項１の発明のアレイ型検出装置の場合、半導体多結晶膜に小粒径多結晶域と大粒径多結晶域を適当な位置に配することによって、各種性能が揃って良好なものとなっているのである。
【００４６】
また、請求項２の発明のアレイ型検出装置によれば、半導体多結晶膜は厚み方向に粒径が連続的に変化しており、キャリアの進行方向に粒径の段差がない構成であるので、キャリアがスムースに移動することができる結果、応答性あるいは感度等がより良好となる。
【００４７】
なお、半導体多結晶膜が放射線ないし光に対する吸収能力の高いＣｄＴｅ系半導体である場合、感度が十分である。また、半導体多結晶膜がバンドギャップのより大きいＣｄＺｎＴｅ系半導体である場合、漏れ電流が低減できる。
【００４８】
さらに、請求項３の発明のアレイ型検出装置の製造方法によれば、成膜温度を調整する程度のことにより、粒径が小さい小粒径多結晶域と粒径が大きい大粒径多結晶域が適当な位置に配された半導体多結晶膜を有するアレイ型検出装置を容易に得ることができる。
【００４９】
また、請求項４の発明のアレイ型検出装置の製造方法によれば、半導体多結晶膜の形成工程での成膜温度を連続的に変化させる構成であるので、半導体多結晶膜は厚み方向に粒径が連続的に変化しているアレイ型検出装置を容易に得ることができる。
【図面の簡単な説明】
【図１】実施例の２次元アレイ型検出装置の検出基板の構成を示す断面図である。
【図２】実施例装置の等価回路を示す電気回路図である。
【図３】実施例装置での検出・読み出しの両基板の合体状況を示す概略正面図である。
【図４】実施例の装置の検出素子の１個分の構成を示す断面図である。
【図５】実施例の装置の検出基板に半導体多結晶膜を近接昇華法により成膜する時の様子を示す模式図である。
【図６】変形例の検出基板の構成を示す断面図である。
【図７】従来の２次元アレイ型検出装置における検出素子アレイ配列を示す平面図である。
【符号の説明】
１ …検出基板
１ａ …検出素子
２ …読み出し基板
４ …共通電極
６ …半導体多結晶膜
６ａ …大粒径多結晶域
６ｂ …小粒径多結晶域
８ …個別電極
１０ …コンデンサ
１１ …薄膜トランジスタ

Claims

共通電極と、検出素子アレイ配列に対応して形成された個別電極との間に、検出対象の放射線または光に感応してキャリアを生成する半導体多結晶膜が設けられている検出基板を備えたアレイ型検出装置において、前記半導体多結晶膜では個別電極の側に粒径が小さい小粒径多結晶域が形成されているとともに、小粒径多結晶域からみて共通電極の側に粒径が大きい大粒径多結晶域が形成されていることを特徴とするアレイ型検出装置。
請求項１に記載のアレイ型検出装置において、半導体多結晶膜は厚み方向に粒径が連続的に変化しているアレイ型検出装置。
請求項１または２に記載のアレイ型検出装置の製造方法であって、検出対象の放射線または光に感応してキャリアを生成する半導体多結晶膜の形成工程において、成膜温度を高くして粒径が大きい大粒径多結晶域を形成する高温成膜過程と、成膜温度を低くして粒径が小さい小粒径多結晶域を形成する低温成膜過程を備えていることを特徴とするアレイ型検出装置の製造方法。
請求項３に記載のアレイ型検出装置の製造方法において、半導体多結晶膜の形成工程での成膜温度を連続的に変化させるようにするアレイ型検出装置の製造方法。