Nothing Special   »   [go: up one dir, main page]

JP4050605B2 - 表示制御装置およびナビゲーションシステム - Google Patents

表示制御装置およびナビゲーションシステム Download PDF

Info

Publication number
JP4050605B2
JP4050605B2 JP2002361971A JP2002361971A JP4050605B2 JP 4050605 B2 JP4050605 B2 JP 4050605B2 JP 2002361971 A JP2002361971 A JP 2002361971A JP 2002361971 A JP2002361971 A JP 2002361971A JP 4050605 B2 JP4050605 B2 JP 4050605B2
Authority
JP
Japan
Prior art keywords
display
image data
storage area
display control
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002361971A
Other languages
English (en)
Other versions
JP2004191818A (ja
Inventor
淳 中村
賢一郎 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002361971A priority Critical patent/JP4050605B2/ja
Priority to US10/716,459 priority patent/US7327371B2/en
Priority to TW092134848A priority patent/TW200416666A/zh
Publication of JP2004191818A publication Critical patent/JP2004191818A/ja
Application granted granted Critical
Publication of JP4050605B2 publication Critical patent/JP4050605B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363Graphics controllers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0247Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/02Handling of images in compressed format, e.g. JPEG, MPEG

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Traffic Control Systems (AREA)
  • Instructional Devices (AREA)
  • Navigation (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、複数の表示面を重ね合わせて表示出力を行う表示制御装置に適用して有用な技術に関し、特に現在位置の地図表示を行うナビゲーションシステムに利用して有用な技術に関する。
【0002】
【従来の技術】
液晶表示パネルやCRT表示装置の画面上に表示を行う表示システムは、一般に、1画面分の画素データが配列された画像データを格納するフレームメモリを備え、このフレームメモリに描画プロセッサなどを用いて表示ドットの画素データを書き込む一方、表示処理回路がフレームメモリの画素データを連続的に読み出し、表示装置の垂直同期信号に同期させて表示信号に変換して出力することで表示出力を行う。
【0003】
また、上記のようなフレームメモリを2画面分設けて、画像データを書き込む領域と、表示出力のために画像データを読み出す領域とを交互に交替させながら描画と表示出力とを行う表示システムもある。このように2画面分のフレームメモリを用いることで画像データの書込み処理と表示出力の処理に時間的な余裕が得られ、また、画像データの書込み中に表示出力が行われることで生じる画面のちらつきが回避できるという利点が得られる。
【0004】
また、2画面分の画像データを格納可能なフレームメモリを有する表示システムにおいて、複数の表示フレーム期間に渡って表示内容の更新が必要ない場合に、画像データを書き込むメモリ領域と画像データを読み出すメモリ領域とを交替させずに、同じメモリ領域の画像データを繰り返し用いて表示出力を行うようにしたものもある。さらに、次画面の描画処理が終了して表示内容を更新することが可能になったときに、画像データを書き込むメモリ領域と画像データを読み出すメモリ領域とを適宜なタイミングで自動的に切り替えるオート切替え機能(オートレンダリングモード)を備えた表示システムもある。このようなオート切替え機能は、例えば、1画面の描画処理の終了を示す所定のコマンドを描画回路がフェッチしたときに描画回路が表示処理回路へ描画が終了したことを伝え、表示処理回路が表示装置の同期信号に合わせて画像データを読み出すメモリ領域を切り替えるようにして実現される(例えば非特許文献1)。
【0005】
【非特許文献1】
「HD64413A Q2SD ユーザーマニュアル(SuperH RISC engine Peripheral LSI HD64413A Q2SD User’s Manual)」,株式会社日立製作所(Electronic Devices Sales & Marketing Group Semiconductor & Integrated Circuits Hitachi, Ltd.),2000年5月,P47−49
【0006】
【発明が解決しようとする課題】
近年では、表示画面上に複数の表示面(表示プレーン又はレイヤとも云い、以下表示プレーンと記す)を設け、各表示プレーンを重ね合せた内容の表示出力を行うといった表示制御が、種々の表示システムで求められるようになっている。このような表示制御は、表示プレーンごとにその画像データを格納するメモリ領域(以下、画像データ格納領域と称す)を設け、複数の表示プレーンの画像データ格納領域に書き込まれた画像データを各表示プレーンの表示位置に合わせて重ね合わせた上で表示信号に変換することで実現される。このような表示システムにおいては、重ね合せをしない表示に比べて、画像データの書込み時間に余裕が少なくなり、表示出力にちらつきが発生しやすいという課題がある。また、これを抑えるためには高速な処理装置が必要でありコストアップを招くという課題がある。
【0007】
そこで、本発明者らは、各表示プレーンごとに2ページ分の画像データ格納領域を表示メモリに設定し、画像データを書き込む画像データ格納領域と表示出力用に画像データを読み出す画像データ格納領域とを交互に切り替えるといった制御を思いついた。しかしながら、かかる切替制御方式では、各表示プレーンの表示内容によって画像データ格納領域の切替えを複数の表示プレーンについて同時に行うのが有用であったり、或いは表示プレーンごとに異なるタイミングで行うのが有用であったりと、様々な場合が想定され、一様のパターンで画像データ格納領域の切替えを行っては、様々な表示処理に対応できないと云う問題が生じる。
【0008】
また、画像データ格納領域の切替えは表示装置の垂直同期信号VSYNCに同期して行わなければならないので、例えばCPUの制御処理により複数の表示プレーンについて別々のタイミングで切替制御を行わせようとすると、CPUの負荷が非常に高くなりシステム全体のスループットを低下させてしまう。しかも、ナビゲーションシステムにおいては、コスト低減のためにCPUの性能をさほど高くできず、表示制御のためにCPUの負荷を増すことは出来ないという制約があるため、CPUの負荷を増加させずに上記の切替え制御を行わなければならないという独特の課題もある。
【0009】
この発明の目的は、複数の表示プレーンを重ね合わせた表示出力を行う表示システムにおいて高速な処理装置を使用せずに表示のちらつきを無くすことこの出来る表示システム、さらには複数の表示プレーンを重ね合わせた表示出力を行う表示システムにおいて、汎用性が高く且つ無駄のない最適な画像データ格納領域の切替えが可能な表示システムを提供することにある。
【0010】
この発明の他の目的は、各表示プレーンの画像データ格納領域の切替えをシステム制御を行うCPU(中央演算処理装置)に負荷をかけずに行うことのできる表示システムを提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【0011】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、複数の表示プレーンを重ね合わせた表示出力が可能で且つ各表示プレーンごとに複数単位(複数ページ)分の画像データが格納可能な画像データ格納領域が設定されている表示システムにおいて、1個の表示プレーンの画像データの展開終了を示す第1命令(例えばTRAPコマンド)の属性ビットに、各表示プレーンごとに画像データ格納領域の切替えを行うか否かを示す表示切替イネーブルビット(D0〜D7)を設け、この表示切替イネーブルビット(D0〜D7)が“1”の表示プレーンに対して次の垂直同期信号に同期したタイミングで画像データを読み出す画像データ格納領域の切り替えを行うように構成する。
【0012】
このような手段によれば、画像データを読み出す画像データ格納領域の切り替えを複数の表示プレーンの各々について独立的に行うことが出来るので、表示内容の更新が表示プレーンごとにばらばらに生じる場合でも無駄のない最適な切替えが可能となる。また、表示制御装置内で解釈実行されるコマンドを用いて画像データの展開処理の中で画像データ格納領域を切り替える設定を行えるのでCPU等の負荷を高めることなく画像データ格納領域の切り替え制御が可能である。
【0013】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
図1は、本発明をカーナビゲーションシステムに適用した場合のシステムの全体と要部の詳細を示すブロック図である。特に制限されるものではないが、同図において、符号2で囲まれた領域にある複数の回路ブロックは単結晶シリコンのような1つの半導体基板上に形成される。
【0014】
この実施例のカーナビゲーションシステムは、測定機器からの位置情報に基づく現在位置の演算やユーザからの入力処理および表示出力の指示等のシステム制御を行うCPU1と、CPU1により生成された描画コマンドに従って表示メモリ4へ画像データを書き込む描画処理および表示メモリ4から画像データを読み出して表示信号に変換して出力する表示出力処理を行う表示制御装置2と、CPU1に作業用のメモリ空間を提供するDRAM(Direct Random Access Memory)などのメモリ3と、描画コマンドや画像データが格納されるDRAM等の表示メモリ4と、液晶ディスプレイなどの表示装置5と、起動プログラムなどが格納されるフラッシュメモリやマスクROMなどの電源遮断後もデータを保持可能な不揮発性メモリ6と、地図データなどを格納したDVD(デジタル多用途ディスク)やハードウェアディスクなどの大容量記憶媒体が搭載される記憶装置7と、システムバス10や表示メモリバス11等から構成される。
【0015】
また、図示は省略しているが、上記のシステムバス10には、タッチパネルなどの入力装置が接続され、また、GPS(全地球測位システム)受信器や方位計測器ならびにガスレートセンサーなどの現在位置を計測する測位機器が接続されるようになっている。なお、上記の地図データは記憶装置7に格納せず通信手段を介してコンピュータネットワークから受信する構成とすることも出来る。
【0016】
この実施例のカーナビゲーションシステムは、例えば広域地図表示や詳細地図表示ならびにメニュー表示など異種表示が行われる複数の表示プレーンを重ね合わせた表示出力が可能なものとして構成されている。CPU1は表示内容に従って画像データを表示メモリ4に展開させる一連の描画コマンド列(以下、ディスプレイリストと称する)を各表示プレーンごとに作成して表示メモリ4に格納する。そして、CPU1からのディスプレイリストの指定と描画開始の指示等に基づき表示制御装置2の描画部20が指定ディスプレイリストから描画コマンドを読み出し実行して、表示プレーンの指定の画像データ格納領域に画像データを展開する。本実施例ではディスプレイリストの最後には描画終了を示す第1命令としてのTRAPコマンドが付記されるようにされており、描画部20はこのTRAPコマンドを読み込むと描画処理を中断するとともにCPU1に割込み信号を出力して次のCPU1からの描画開始の指示を待つように構成されている。
【0017】
表示メモリ4には、表示プレーンごとに画像データ格納領域が設定され、各画像データ格納領域に対応する表示プレーンの画像データが描画部20によりそれぞれ展開される。さらに、この実施例では、1つの表示プレーンに対して画像データ格納領域は複数ページ分(例えば2ページや3ページ)設けられている。描画部20には、描画先の画像データ格納領域の先頭アドレスを記憶する描画先アドレスレジスタがあり、CPU1はこのレジスタに複数の表示プレーンの複数ページ分の画像データ格納領域の中から描画を行う画像データ格納領域の先頭アドレスを設定し、描画処理を開始させることで指定する表示プレーンの指定ページの画像データ格納領域に画像データを展開することが出来るように構成されている。
【0018】
図2には上記表示制御装置2のより詳細なブロック構成図を示す。
表示制御装置2は、描画コマンドを解釈して実行する描画処理ユニット27とバッファユニット28とを有する描画部20と、システムバス10に接続されてCPU1からのデータ入出力を行うCPUインターフェース部21と、表示メモリ4から複数の表示プレーンの画素データを読み出して重ね合わせた上で映像信号に変換して出力する表示部22と、表示メモリ4へのデータの読み書きを制御するメモリコントロール部23とを備えている。
【0019】
また、表示制御装置2には、表示メモリ4のデータやアドレスが転送されるメモリバスMDB,MABと、システムバス10側のデータやアドレスが転送されるCPUバスCDB,CABと、また、これらのバスへの各ブロックのアクセス制御を行うバスコントローラ25が設けられている。また、CPUインターフェース部21や表示部22およびメモリコントロール部23はそれぞれI/Oバッファ26a〜26cを介してデータを入出力するようにされ、描画処理ユニット27はバッファユニット28を介して描画コマンドのフェッチや画素データの書込みを行うようにされている。
【0020】
上記の表示部22には、表示タイミングに合わせて各表示プレーンの指定ページの画像データをそれぞれ表示メモリ4から読み出して、各表示プレーンの画素データを各表示プレーンの表示位置に合わせて重ねて表示信号に変換して出力する表示プレーン生成部24が設けられている。また、描画処理ユニット27には描画属性レジスタ(DAR)201、コントロールレジスタおよびステータスレジスタ等の各種のレジスタが設けられている。
【0021】
図3には、描画処理ユニット27に設けられた描画属性レジスタ201の構成と一部の機能を示す。
描画処理ユニット27は、CPU1により生成され表示メモリ4に格納された表示プレーンごとのディスプレイリストから描画コマンドを順番に読み出して実行していくが、複数の描画コマンドに対してグローバルに描画属性を設定するために描画処理ユニット27の内部には先に述べたように描画属性レジスタ201が設けられており、この描画属性レジスタ201に設定された属性内容に従って描画コマンドが実行されるようになっている。本実施例の表示制御装置2が解読可能な描画コマンドにも描画属性値が含まれており、描画属性レジスタ201に設定された属性値と、個々の描画コマンドに含まれる描画属性値とが異なる値であった場合には、図示しないコントロールレジスタ等に予め設定された値に従って何れかの属性値が優先されるようになっている。
【0022】
描画属性レジスタ201には、図3に示すように、複数(例えば8個)の表示プレーンの各々について自動表示切替制御を許すか否かを示す8個のオート切替モードイネーブルビットD00〜D07が設けられている。ここで、自動表示切替制御とは、詳細は後述するが、1つの表示プレーンの描画処理の終了後に、後述の表示切替イネーブルビットD0〜D7に基づき、次の表示フレーム期間から表示出力用に画像データを読み出す画像データ格納領域のページを次ページに切り替える制御処理のことである。
【0023】
この描画属性レジスタ201へは、CPU1が直接的に属性値を書き込むことも出来るし、描画処理ユニット27が解釈可能な制御コマンドにより描画処理ユニット27が属性値を書き込むことも出来るように構成されている。
【0024】
なお、上記のオート切替モードイネーブルビットD00〜D07は、描画処理ユニット27の描画属性レジスタ201に含ませるのではなく、例えば表示部22に設けられる表示系のレジスタに含ませても良いし、或いは描画処理ユニット27や表示部22の外部の設定レジスタに含ませるようにしても良い。
【0025】
図4には、制御コマンドの一つである1個の表示プレーンの描画処理の終了を示すTRAPコマンドの一例を示すビット構成図を示す。
表示メモリ4に格納されるディスプレイリストには、線や多角形などの描画処理を行わせる本来の描画コマンドのほか、描画属性レジスタ201に値を書き込んだり描画の終了処理を行わせるなどの制御コマンドが含まれる。
【0026】
TRAPコマンドは、表示プレーンごとに生成された各ディスプレイリストの処理終了をそれぞれ示すもので、描画処理ユニット27はこのTRAPコマンドに基づき例えば当該描画処理ユニット27の動作を制御するコントロールレジスタの所定ビットに“0”を設定して描画処理ユニット27の動作を停止させるとともに、ステータスレジスタの所定ビットに“1”を設定してCPU1に対して割込み信号を出力させてCPU1に描画処理の終了を通知する。
【0027】
また、この実施例に係る表示制御装置2においては、図4に示すように、描画の終了処理を行わせるTRAPコマンドの描画属性部に、各表示プレーンの画像データを読み出す画像データ格納領域を次ページに切り替えるための表示切替イネーブルビットD0〜D7が設けられ、表示プレーンの画像データ格納領域の切替制御に使用されるようになっている。
【0028】
図5には、表示部22に含まれる表示プレーン生成部24の概略構成図を示す。
表示プレーン生成部24には、複数の表示プレーンの画像を重ね合せたような画像を得るため画素データを加工する1個の表示合成部241と、複数の表示プレーンのそれぞれに対応して設けられた複数組(例えば8組)の表示プレーン処理部とが設けられている。各表示プレーン処理部は、画素データバッファ(ラインバッファ)242A、バッファ制御部242B、選択回路243、表示アドレスレジスタ244、および第1レジスタとしての選択信号生成ステートマシン245を備えている。
【0029】
表示合成部241は、図示しない属性レジスタに設定される各表示プレーンの画素データのブレンド率に関する情報と、各表示プレーンの上下関係が示される情報とに基づき、複数の画素データバッファ242Aから入力された画素データを重ね合わせる演算処理を行って出力する。そして、この出力された画素データがアナログの表示信号等に変換されて表示装置5に出力されて複数の表示プレーンが所定位置で重ね合わされた表示出力が行われる。上記のブレンド率を1:0とすることで上面が完全に下面を隠した表示出力となり、ブレンド率を例えば3:1などとすることで下面が少し透過して見える表示出力となる。また、画像の重ね合せには、OR、AND、Ex−ORなどの論理演算を用いていずれの演算を行うか選択可能なように構成しても良い。
【0030】
画素データバッファ242Aは、例えば表示ライン1本分の画素データの数分の一の画素データを格納できる大きさを有するバッファメモリである。
バッファ制御部242Bは、表示装置5の垂直同期信号VSYNCに同期させて内部で生成された高い周波数のクロック信号をカウントして、対応する表示プレーンの表示位置に合ったタイミングでその表示位置の画素データが表示合成部241に出力されるように、該画素データを表示メモリ4から読み出して画素データバッファ242Aに格納し出力させる。
【0031】
表示アドレスレジスタ244は、対応する表示プレーンの複数ページ分の画像データ格納領域の先頭アドレス(表示情報)がそれぞれ格納されるものである。この表示アドレスレジスタ244には、例えば表示プレーンの数が増減されたり表示プレーンの大きさが変更されたりした際に、それに応じて変更された各画像データ格納領域の先頭アドレスがCPU1により書き込まれる。なお、表示アドレスレジスタ244の値の書き換えは、表示装置5の垂直同期信号VSYNCの立ち下がり時に実行されるようにすると好ましい。
【0032】
選択回路243は、表示アドレスレジスタ244に格納されている複数の先頭アドレスの何れか一つを後述の表示先選択制御信号に基づき選択的にバッファ制御部242Bに与えるように構成されている。バッファ制御部242Bはこの先頭アドレスに基づいて複数ページ分の画像データ格納領域のうち何れかのページの画像データを読み出すことができる。
【0033】
選択信号生成ステートマシン245は、対応する表示プレーンに設定された複数ページ分の画像データ格納領域の何れかを指し示すもので、表示装置5の垂直同期信号VSYNCに同期したタイミング(例えば同期信号VSYNCの立ち下がり時)で、その時点で使用する画像データ格納領域のページを示す信号を選択回路243に出力するようになっている。この信号が選択回路243の表示先選択制御信号となる。
【0034】
このステートマシン245は、上記TRAPコマンドの表示切替イネーブルビットD0〜D7のうち対応する表示プレーンのビットを受けて、その値が“1”のときには状態を1つ遷移させて次ページを指し示す状態になる一方、その値が“0”のときには以前と同じページを指し示したまま状態を遷移させない。指し示されるページは、描画処理が実行されるページ順と同じ順番で移行されていく。上記の表示切替イネーブルビットD0〜D7は信号線L0を介して描画部20から表示部22に送られて選択信号生成ステートマシンに入力される。このようなステートマシン245は例えばシフトレジスタと信号の判別等を行う論理回路とから構成することが出来る。
なお、対応する表示プレーンの表示切替イネーブルビットD0〜D7が“1”であった場合でも、描画属性レジスタ201に設定されたオート切替モードイネーブルビットD00〜D01の対応する表示プレーンの値が“0”であった場合には、状態の遷移は行われないようになっている。
【0035】
以上のように、一つの表示プレーンの描画終了時に出力されるイネーブルビットD0〜D7に従って、各表示プレーンの選択信号生成ステートマシン245が遷移し、各表示プレーンのページが垂直同期信号VSYNCに同期して切り替わるように成っている。
【0036】
上記の選択信号生成ステートマシン245、表示アドレスレジスタ244、選択回路243、画素データバッファ242Aおよびバッファ制御部242Bにより、各表示プレーンに対応付けられた複数ページ分の画像データ格納領域のうち何れか一つから画像データが読み出されて表示出力処理にかけられるとともに、TRAPコマンドの表示切替イネーブルビットD0〜D7に基づき次の表示フレームで表示出力するページを各表示プレーンごとに切り替えたり或いは切り替えなかったりと、表示プレーンごとに独立したページの切替制御が可能になっている。
【0037】
次に、上記構成の表示制御装置2による描画処理と表示切替制御について幾つかのパターンを例示しながら詳しく説明する。
図6〜図8は、描画処理と表示切替のタイミングを説明する第1例〜第3例のタイムチャートである。図中、VSYNCは表示装置5の垂直同期信号である。また、図6〜図8のタイムチャートにおいては、1つの表示プレーンごとに2ページ分の画像データ格納領域が設定されているものとしている。
【0038】
この実施例に係る表示システムにおいては、表示出力用に画像データを読み出すページの切替設定は何れか1つの表示プレーンの描画終了時に実行されるTRAPコマンドにより各表示プレーンごとに独立的に行われる。また、切替設定の後に実際に画像データの読出ページが切り替えられるのは、表示装置5の垂直同期信号VSYNCに同期したタイミングである。
【0039】
図6のタイムチャートは、第1表示プレーン“0”の描画処理の終了時にこの第1表示プレーン“0”のページ切替えの設定を行うとともに、第2表示プレーン“1”の描画処理の終了時にこの第2表示プレーン“1”のページ切替えの設定を行うようにしたパターンを示したものである。
【0040】
このような制御パターンでは、第1表示プレーン“0”の先頭アドレス“ADR00”の画像データ格納領域へ描画が行われている表示フレームT1,T2の期間には、既に描画が完了している先頭アドレス“ADR01”の画像データ格納領域から画像データが読み出されて表示出力処理がなされ、描画処理の終了時のページ切替設定がなされた後に開始される表示フレームT3〜T6の期間には切替設定された先頭アドレス“ADR00”の画像データ格納領域の画像データが読み出されて表示出力処理が行われる。
【0041】
第2表示プレーン“1”においても同様に先頭アドレス“ADR10”の画像データ格納領域への描画中又は描画前の表示フレームT1〜T4には、既に描画終了している “ADR11”の画像データ格納領域の表示出力処理が行われ、描画終了時のページ切替設定がなされた後に開始される表示フレームT5,T6の期間には先に描画終了した“ADR10”の画像データ格納領域の表示出力処理が行われる。
このように描画終了した表示フレームに対してページの切替設定を行う制御パターンは、描画終了後に直ぐにその表示を更新させたい場合に適用して有用である。
【0042】
図7のタイムチャートは、第1表示プレーン“0”の描画終了時にはページの切替設定を行わず、第2表示プレーン“1”の描画終了時に第0および第1の表示プレーンのページ切替設定を行ったパターンである。
このパターンにおいては、第1表示プレーン“0”の描画終了後の表示フレームT3,T4では読出ページの切替えは行われず、第2表示プレーン“1”の描画終了後に開始される表示フレームT5から第1表示プレーン“0”と第2表示プレーン“1”とのページ切替が同時に行われる。
このような制御パターンは複数の表示プレーンの表示を同時に切り替えたい場合に有用なものである。
【0043】
図8のタイムチャートは、描画終了した表示プレーンに対してページの切替設定を行う制御パターンで、1つの表示フレームT1の期間中に複数の表示プレーンの描画処理が終了した場合を示すものである。
このような場合、1つの表示フレームT1の期間中に第1〜第3の表示プレーンについてそれぞれページの切替設定が行われるので、次の表示フレームT2において第1〜第3の表示プレーンの表示が同時に切り替えられる。
【0044】
なお、このような制御パターンにおいて、例えば、描画処理の時間が延びて第3表示プレーン“2”の描画終了タイミングが表示フレームT2の期間にずれ込んだ場合には、第1および第2表示プレーン“1”のみ同時に表示が切り替えられ、その次の表示フレームで第3表示プレーン“2”の表示が切り替えられることになる。
【0045】
以上のように、この実施例に係る表示システムによれば、各表示プレーンごとに表示出力するページの切替えを独立して行うことが出来るので、一部の表示プレーンのみに表示内容の更新があった場合など、更新があった表示プレーンのみ表示切替えを行わせることが出来るので、無駄のない最適な表示処理が可能である。また、複数の表示プレーンの表示を同じタイミングで切り替えたい場合にも、図7に示した制御パターンにより対応することが出来る。
【0046】
また、一般にアナログビデオ信号を入力して表示出力させるには3ページ分の画像データ格納領域があると都合が良いとされているが、描画処理されたグラフィック画像を表示する表示プレーンでは2ページ分の画像データ格納領域を設定し、ビデオ出力用の表示プレーンでは3ページ分の画像データ格納領域を設定するなど、各表示プレーンで異なるページ数の画像データ格納領域を設定した場合でも、問題なくページの切替え制御が可能である。
【0047】
また、本実施例に係る表示システムによれば、描画部20により解釈実行されるコマンドもしくはレジスタに設定された値を用いてページ切替えの設定が行われるので、表示切替の制御のためにCPU1の負荷を高めることがない。特に、カーナビゲーションシステムのように、予め表示プレーンごとに生成されたディスプレイリストに従って描画部20が描画処理を行って画像データを生成するシステム構成の場合、描画コマンドを用いずに表示切替制御を行うには、1つのディスプレイリストの描画処理の終了ごとにCPU1がどの表示プレーンの表示切替を行うか制御処理を行う必要があり、CPU1の負荷が増してしまう。ナビゲーションシステムにおいては、CPU1は現在位置の測定や入出力制御等を常時行っているため表示制御処理に余り時間をとられたくないと云った事情があり、さらに、コスト面から余り高性能なCPU1を用いることが出来ないことから、前記実施例のようにCPU1の負荷を高めずに表示切替制御を行えることは非常に有効である。
【0048】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、実施例では、描画処理の終了を示すTRAPコマンドにより画像データを読み出すページの切替設定を行うようにしたが、その他のコマンドや専用の制御コマンドにより同様の切替設定を行うように構成することも出来る。
【0049】
また、実施例では、描画属性レジスタ201に、TRAPコマンドの表示切替イネーブルビットD0〜D7の有効性を決定するオート切替モードイネーブルビットD00〜D07を設けているが、この構成を無くしてTRAPコマンドの表示切替イネーブルビットD0〜D7のみで画像データを読み出すページの切替設定を行うようにしても良い。
【0050】
或いは、TRAPコマンドの表示切替イネーブルビットD0〜D7を無くして、描画属性レジスタ201のオート切替モードイネーブルビットD00〜D07のみで表示切替設定を行うようにしても良い。この場合、オート切替モードイネーブルビットD00〜D07がイネーブル“1”に設定されている表示プレーンに対して描画終了時に自動的にページの切替設定が行われるようにすれば良い。
【0051】
また、上記実施例においては、表示切替イネーブルビットD0〜D7やオート切替モードイネーブルビットD00〜D07の各ビットが予めどの表示プレーンと対応するか固定されたものとしているが、各ビットと複数の表示プレーンとの対応関係を設定する設定レジスタを設けて、この対応関係を動的又は静的に変更可能な構成としても良い。
【0052】
図9には、本発明を適用した表示システムの他の構成例を示す。
また、上記実施例では、図1の表示制御装置2を1チップの構成として説明したが、図9に示すように、CPU1や描画部20および表示部22を1チップ化したマイクロコンピュータ100をカーナビゲーションシステムに搭載するようにしても良い。また、その際、不揮発性メモリ6や表示メモリ4をマイクロコンピュータ100内に搭載することも出来る。また、CPU1の作業領域を提供する半導体メモリ3と表示メモリ4とを別構成とせず、1個のメモリから構成することも出来る。
【0053】
また、上記実施例では、画像データ生成手段として描画部20を例示したが、例えば、複数の映像の画像データを複数の表示プレーンの画像データ格納領域に展開することが可能なMPEG(Motion Picture Experts Group)デコーダ29など、種々の構成を適用することも出来る。MPEGデコーダ29を画像データ生成手段として本発明を適用する場合には、例えば、1画面の画像データの展開処理の終了時等に各表示プレーンのページ切替の設定をそれぞれ独立して行えるように構成すればよい。
【0054】
また、複数の表示プレーンに描画グラフィックやMPEG動画およびビデオ入力による映像表示を複合的に行うような表示システムにおいても、各表示プレーンごとに読出ページの切替設定を独立して行えるようにすることで同様の効果を得ることが出来る。例えば、ビデオ入力の映像表示を表示速度を変えて行う場合や、圧縮方式によりフレームレートの異なるMPEG動画の映像表示を行う場合などに、表示プレーンごとにページの切替えタイミングが異なってくるので本発明は効果的である。
【0055】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるカーナビゲーションシステムに適用した場合について説明したがこの発明はそれに限定されるものでなく、ハンディーナビゲーションシステムやPDA(Personal Digital Assistant)等、各種の表示システムに広く利用することができる。
【0056】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、表示プレーンごとに複数ページ分の画像データ格納領域が設定される表示システムにおいて、表示内容に更新があった表示プレーンのみ表示の切替えを行わせたり、関連した2個以上の表示プレーンについて同時に表示の切替えを行わせるなど、汎用性があり且つ無駄のない最適な表示切替制御を行うことが出来るという効果がある。
【0057】
また、表示制御装置により実行されるコマンドを用いて表示切替えの設定が行えるので、システム制御を行うCPUの負荷を高めることなく適宜なタイミングで表示の切替えを行わせることが出来るという効果がある。
【図面の簡単な説明】
【図1】本発明を適用したカーナビゲーションシステムの全体構成を示すブロック図である。
【図2】図1の表示制御装置の詳細を示すブロック図である。
【図3】図1の描画部に設けられた描画属性レジスタの一部を示す図である。
【図4】実施例のTRAPコマンドの一例を示すビット構成図である。
【図5】図1の表示プレーン生成部の概略構成を示す図である。
【図6】描画処理と表示切替えの第1動作例を示すタイムチャートである。
【図7】描画処理と表示切替えの第2動作例を示すタイムチャートである。
【図8】描画処理と表示切替えの第3動作例を示すタイムチャートである。
【図9】本発明を適用した表示システムの他の構成例を示すブロック図である。
【符号の説明】
1 CPU
2 表示制御装置
4 表示メモリ
5 表示装置
7 記憶装置
20 描画部(画像データ生成手段および画像データ格納手段、描画回路)
22 表示部(表示処理回路)
24 表示プレーン生成部
27 描画処理ユニット
29 MPEGデコーダ(画像データ生成手段)
201 属性レジスタ
241 表示合成部
242A 画素データバッファ
242B バッファ制御部
243 選択回路
244 表示アドレスレジスタ
245 選択信号生成ステートマシン(第1レジスタ)
VSYNC 垂直同期信号(表示遷移同期信号)

Claims (7)

  1. 一連のコマンドまたはデータに従って複数の表示面の画像データを各表示面ごとに複数面分生成する画像データ生成手段と、生成された画像データを記憶手段の上記各表示面の複数面各々に対応して割り当てられた格納領域のうちの所定の格納領域に格納する画像データ格納手段と、上記記憶手段に格納されている複数の表示面の画像データを読み出して重ね合わせ処理を行って表示出力用の信号に変換する表示処理回路とを備え、
    上記表示処理回路により画像データの読出しが行われる上記格納領域が各表示面ごとに切替可能に構成され、
    一つの表示面における画像データの生成処理の終了時に各表示面ごとに上記画像データが読み出される格納領域を切り替えるか否かの設定が行われるように構成されていることを特徴とする表示制御装置。
  2. 一つの表示面の画像データの生成処理の終了を示す第1命令に、上記複数の表示面の各々について画像データが読み出される格納領域を切り替えるか否かを示す表示切替イネーブルビットが含まれ、
    該表示切替イネーブルビットに基づき上記画像データを読み出す格納領域の切替設定が行われるように構成されていることを特徴とする請求項1に記載の表示制御装置。
  3. 各表示面の画像データがいずれの格納領域から読み出されるかを表す情報が保持される第1レジスタを備え、
    該第1レジスタの更新により上記画像データが読み出される格納領域の切替設定がなされることを特徴とする請求項2に記載の表示制御装置。
  4. 各表示面の画像データが格納される複数の格納領域のアドレスがそれぞれ保持されるアドレスレジスタを備え、
    上記表示処理回路は、上記アドレスレジスタの中から上記第1レジスタの情報に基づき選択されたアドレスを使用して画像データの読出しを行うように構成されていることを特徴とする請求項3記載の表示制御装置。
  5. 上記画像データが読み出される格納領域の切替設定がなされた場合に、該設定後の表示装置の表示遷移同期信号に同期したタイミングで、上記画像データを読み出す格納領域の切替が遂行されるように構成されていることを特徴とする請求項1〜4の何れかに記載の表示制御装置。
  6. 上記第1レジスタに格納される情報は、上記表示切替イネーブルビットに含まれる情報によって更新されることを特徴とする請求項〜4の何れかに記載の表示制御装置。
  7. 請求項1〜6の何れかに記載の表示制御装置と、該表示制御装置が実行する上記一連のコマンド又はデータを生成する中央演算処理装置と、上記表示制御装置により生成された画像データが格納される記憶手段と、表示装置と、地図情報が格納される記憶装置とを備え、上記記憶装置より読み出された地図情報に基づき上記表示制御装置により画像データが生成され上記表示装置に地図表示が行われるように構成されていることを特徴とするナビゲーションシステム。
JP2002361971A 2002-12-13 2002-12-13 表示制御装置およびナビゲーションシステム Expired - Lifetime JP4050605B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002361971A JP4050605B2 (ja) 2002-12-13 2002-12-13 表示制御装置およびナビゲーションシステム
US10/716,459 US7327371B2 (en) 2002-12-13 2003-11-20 Graphic controller, microcomputer and navigation system
TW092134848A TW200416666A (en) 2002-12-13 2003-12-10 Graphic controller, microcomputer and navigation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002361971A JP4050605B2 (ja) 2002-12-13 2002-12-13 表示制御装置およびナビゲーションシステム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007208709A Division JP4191774B2 (ja) 2007-08-10 2007-08-10 マイクロコンピュータおよび表示制御装置

Publications (2)

Publication Number Publication Date
JP2004191818A JP2004191818A (ja) 2004-07-08
JP4050605B2 true JP4050605B2 (ja) 2008-02-20

Family

ID=32501057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002361971A Expired - Lifetime JP4050605B2 (ja) 2002-12-13 2002-12-13 表示制御装置およびナビゲーションシステム

Country Status (3)

Country Link
US (1) US7327371B2 (ja)
JP (1) JP4050605B2 (ja)
TW (1) TW200416666A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005105449A1 (en) * 2004-05-04 2005-11-10 Sys Tec, S.R.L. Method and machine for aligning flexographic printing plates on printing cylinders
JP4862470B2 (ja) * 2006-04-21 2012-01-25 ヤマハ株式会社 画像処理装置
US8463424B2 (en) 2007-11-07 2013-06-11 Research In Motion Limited System and method for displaying address information on a map

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61205975A (ja) * 1985-03-08 1986-09-12 日産自動車株式会社 車両用ナビゲ−タ装置
JPH0216881A (ja) * 1988-07-05 1990-01-19 Sony Corp スーパーインポーズ装置
US5387945A (en) * 1988-07-13 1995-02-07 Seiko Epson Corporation Video multiplexing system for superimposition of scalable video streams upon a background video data stream
JPH0656546B2 (ja) * 1991-07-22 1994-07-27 インターナショナル・ビジネス・マシーンズ・コーポレイション イメージバッファ
US5388207A (en) * 1991-11-25 1995-02-07 Industrial Technology Research Institute Architecutre for a window-based graphics system
GB2267203B (en) * 1992-05-15 1997-03-19 Fujitsu Ltd Three-dimensional graphics drawing apparatus, and a memory apparatus to be used in texture mapping
JP3568555B2 (ja) * 1993-06-28 2004-09-22 富士通株式会社 ディスプレイ装置
US5889499A (en) * 1993-07-29 1999-03-30 S3 Incorporated System and method for the mixing of graphics and video signals
JP3492761B2 (ja) * 1994-04-07 2004-02-03 株式会社ソニー・コンピュータエンタテインメント 画像生成方法及び装置
US5657478A (en) * 1995-08-22 1997-08-12 Rendition, Inc. Method and apparatus for batchable frame switch and synchronization operations
JP3631702B2 (ja) * 2001-07-19 2005-03-23 エヌイーシーシステムテクノロジー株式会社 描画表示システム
US6894692B2 (en) * 2002-06-11 2005-05-17 Hewlett-Packard Development Company, L.P. System and method for sychronizing video data streams

Also Published As

Publication number Publication date
US7327371B2 (en) 2008-02-05
US20040113904A1 (en) 2004-06-17
TW200416666A (en) 2004-09-01
JP2004191818A (ja) 2004-07-08

Similar Documents

Publication Publication Date Title
JP4776592B2 (ja) 画像生成装置、画像生成方法および画像生成プログラム
JPH09288477A (ja) 画像表示制御装置
JP4050605B2 (ja) 表示制御装置およびナビゲーションシステム
JPH10124024A (ja) 情報処理装置の表示制御装置
JP4191774B2 (ja) マイクロコンピュータおよび表示制御装置
JPH11133943A (ja) データ処理装置及びデータ処理システム
US7663660B2 (en) Image display system and image processing device
JP2006251000A (ja) 重畳表示可能なディスプレイコントローラ
JP3481913B2 (ja) 画像処理装置
CN102184070A (zh) 一种硬件支持光标显示的方法及装置
US7830393B2 (en) Device, method, and integrated circuit for rectangular image drawing
JP2001134243A (ja) Lcdパネル表示装置
JPH06149533A (ja) 表示領域外セグメントの描画処理を削減したセグメント高速描画方式
JP4152383B2 (ja) ナビゲーションシステム
JP4137903B2 (ja) グラフィックス表示装置およびグラフィックスプロセッサ
JPH10161636A (ja) グラフィックス表示装置
JP2007183377A (ja) 表示制御装置
JP2005128689A (ja) 画像描画装置
JPH10255029A (ja) 画像データの転送装置
JPH0896112A (ja) 画像データ処理装置およびそれを用いた情報システム
JPH0415689A (ja) 画像表示回路
JPH05313645A (ja) 画像合成表示装置
JPH09292244A (ja) 車両用ナビゲーション装置
JPH11120376A (ja) 三次元画像処理装置及び方法
JPH1011047A (ja) 画像表示制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070411

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071129

R150 Certificate of patent or registration of utility model

Ref document number: 4050605

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131207

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term