JP3927464B2 - Plasma processing method - Google Patents
Plasma processing method Download PDFInfo
- Publication number
- JP3927464B2 JP3927464B2 JP2002223081A JP2002223081A JP3927464B2 JP 3927464 B2 JP3927464 B2 JP 3927464B2 JP 2002223081 A JP2002223081 A JP 2002223081A JP 2002223081 A JP2002223081 A JP 2002223081A JP 3927464 B2 JP3927464 B2 JP 3927464B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- etching
- plasma
- wafer
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
- H01J37/32146—Amplitude modulation, includes pulsing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
Description
【0001】
【発明の属する技術分野】
本発明はプラズマ処理方法及び装置に係り、特にプラズマを用いて半導体ウエハ等の基板をエッチング処理するのに好適なプラズマ処理方法及び装置に関するものである。
【0002】
【従来の技術】
エッチング性能を維持するための技術としては、特開平9−129594号公報に記載のように、第1電極に電力を印加することによって反応ガスを含むガス中にプラズマを発生させ、プラズマの発光分析、プラズマ中の物質の質量分析、プラズマの自己バイアス電圧の計測、プラズマのインピーダンスの計測等、これらの少なくとも1つの方法によりエッチング中のプラズマ状態を検出し、検出されたプラズマ状態の変化に応じてバイアス電圧を制御し、エッチングの均一性が高く、パターン寸法並びにパターン断面形状の優れた制御性を得るようにした技術が知られている。
【0003】
他方、半導体素子の微細化に伴い、1μm以下の加工寸法の素子加工を可能にする技術として、従来、例えば、特開平11−297679号公報に記載のように、真空容器内に設けられた試料台に試料を配置し、真空容器内に処理ガスを供給してプラズマ化し、プラズマ生成とは独立に試料台に100kHz以上の周波数の高周波バイアスを印加し、高周波バイアスを100Hz〜10kHzの周波数で変調し、同一エッチング速度の得られる連続の高周波バイアス電圧のVpp値に対し、該Vpp値より大きい値のVpp値を与えた高周波バイアス電圧をオン・オフ制御して、試料の表面加工を行う方法が知られている。
【0004】
【発明が解決しようとする課題】
近年、半導体素子の高速化に伴い、LSI(Large ScaLe Integrated circuit)の加工寸法は現在0.1μm レベルになっている。素子の電極や配線部分の加工精度は±0.01μm 以下が必要となっている。
【0005】
一方、プラズマを用いたエッチング装置ではウエハ毎に加工寸法が微少に変動する問題がある。例えば、エッチング装置では真空容器の内壁の状態などによってプラズマが影響を受ける。すなわち、Siウエハをエッチングする場合、Siの反応生成物が次第に内壁に付着し、これにより内壁表面状態が変化する、あるいは、壁から付着物の再放出が生じるなどしてプラズマ組成が変動する。この結果、ウエハを1枚ずつ連続処理すると、ガスの流量や圧力などのウエハの処理条件を常に一定に保っていても、ウエハ毎の加工線幅に微少なずれが生じる。近年の素子の微細化に伴い、0.1μm レベルの加工寸法においては、0.5μmレベルの加工寸法では問題にならなかったこの寸法変動のために、要求加工精度を満たすことが困難になるという問題が顕在化している。
【0006】
このような問題を解決する方法の1つに、枚葉クリーニングを実施し、ウエハ1枚毎に処理室内をクリーニングする方法がある。しかしながら、本方法はスループットを低下させる要因になるとともに、全てのプラズマ処理に有効であるともいえない。また、他の方法として、ウエハ1枚毎あるいは数枚毎に処理条件を補正しながらプラズマ処理を行うことが考えられる。このような方法としては、前述の従来技術に示すようなフィードバック制御の方法がある。
【0007】
前述のようにプラズマからの種々の情報によりバイアス電圧を制御する従来技術においては、バイアス電圧の変更によってエッチング時の選択性が変化し、マスクや下地膜の厚さが薄い試料には適さない場合がある。
【0008】
また、高周波バイアス電圧をオン・オフ制御する従来技術においては、高周波バイアス電圧のオン・オフを処理中のプロセス処理の変化に応じて制御する点について配慮されておらず、前述と同様にプラズマからの種々の情報によりバイアス電圧、すなわち、オン・オフの電圧値(Vpp)を制御した場合、連続バイアスに比べれば選択比への影響は少なくなるが、0.1μm レベル以下に微細化する素子に使用される薄い下地膜との選択比においては、まだ充分とはいえない。
【0009】
本発明の目的は、加工寸法が1μm以下の素子加工において、スループットを低下させることなく、ウエハ毎の加工寸法の変動を抑え再現性良く加工することのできるプラズマ処理方法及び装置を提供することにある。
【0010】
【課題を解決するための手段】
上記目的は、高周波バイアスを印加して試料を処理するプラズマ処理方法において、前記高周波バイアスの電圧の1周期(T)を、第1(T1)、第2(T2)及び第3(T3)のサブ領域に時間分割し、前記第1のサブ領域はCDゲインのフィードバック制御、前記第2のサブ領域は選択比のフィードバック制御、前記第3のサブ領域はCDゲイン及び選択比のフィードバック制御を行う期間とし、前記第1のサブ領域では高周波バイアスの印加電力を大きく設定し、CDゲインに応じてデューティー比T1/Tを変えるように構成し、複数の前記試料に対して設定された処理条件で処理を行うと共に、前記1周期内の平均印加電力が一定となるように、前記各試料を処理する単位毎に前記各試料の処理状態に応じてフィードバック制御することにより、達成される。
【0011】
また、上記目的は、前記CDゲインが所定の規格より大きくなった場合は前記デューティー比を小さくし、前記CDゲインが前記規格より小さくなった場合は前記デューティー比を大きくすることにより、達成される。
【0012】
また、デューティー比の変更は、ウエハ加工後の線幅を測定して、もし規定値からずれていたら、それを補正する方向にデューティー比を変更する。あるいはプラズマ発光など加工寸法と相関のある装置状態をモニタして、モニタ量が正常値から外れたら正常範囲に入るようにデューティー比を変える。
【0013】
なお、エッチング特性の一つ(例えば加工寸法)を安定化するために、装置状態の変動をモニタしてエッチングの条件にフィードバックする方法では、ある条件を変えたことで他のエッチング特性(例えば、エッチング速度のウエハ面内均一性)が変化することを防ぐ必要がある。本発明では、試料に印加する高周波電圧をの出力(振幅)を時間変調して、そのデューティー比を変えることで入射イオン量とラジカル付着量のみを変え、プラズマ組成、プラズマ分布等他のエッチング特性に影響を与えないで、加工寸法の変動を抑えることができる。
【0014】
【発明の実施の形態】
以下、本発明を適用した実施例について、各々図を用いて説明する。
【0015】
〔実施例1〕
まず、本発明の実施例1を、図1から図6により説明する。本実施例1では、エッチング処理によるウエハ加工寸法を1枚あるいは複数のウエハ毎に測定し、この値に応じてエッチング条件を変える。エッチング条件としては、この場合、基板であるウエハに印加する高周波電圧をオン・オフ変調し、かつ、オン・オフするデューティー比(一周期に占めるオン時間の割合)を変化させる。これにより、加工寸法の変動を抑える。
【0016】
図1は、実施例1における本発明のプラズマ処理方法を実施するためのプラズマ処理装置の全体構成を示す図である。真空処理装置1は、この場合、4つのプラズマ処理室2a〜2dと真空搬送室3とロック室4a、4bとから成る。真空搬送室3の周りにはプラズマ処理室2a、2b及びロック室4a、4bが配置されている。プラズマ処理室2a〜2dは例えばエッチング室であり、プラズマ処理室2c、2dは例えばアッシング室である。真空処理装置1のロック室4a、4b側には、搬送ロボット6を有する搬送装置5が配置され、さらに搬送装置5を挟んでカセット8を複数個配置可能なカセット台7が配置される。また、搬送装置5の周りには真空処理装置1とともにアライナ11および検査装置9が配設してある。検査装置9による測定結果は制御装置10に取り込まれ、測定結果を基に制御装置10のエッチング条件調整部100においてプラズマ処理室2a、2bでのウエハの処理条件を調整する。なお、制御装置10は、例えば、CPUやメモリ、プログラム、外部記憶装置および入出力手段などを備えたコンピュータにより構成され、真空処理装置1を制御する。この中で、エッチング条件調整部100は、測定結果に基づき、試料あるいはロット単位毎に高周波バイアスのデューティー比等を変えるランツーラン制御を実行するプログラムやこの制御に必要な各種データ等を保持した記憶装置等によって実現される。
【0017】
ここで、カセット8は密閉された容器に収納され、搬送装置5の搬送ロボット6により搬送される。搬送ロボット6の移動空間は、清浄なガス雰囲気に保持されることが望ましく、カセット8とアライナ11の間、アライナ11とロック室4a、4bの間、又はカセット8とロック室4a、4bの間、ロック室4a、4bと検査装置9の間は、クリーンルーム内の雰囲気から隔離されることが望ましい。なお、クリーンルーム内の雰囲気の清浄度が高い場合には前述の隔離をしなくても良い。
【0018】
上述のプラズマ処理装置において、真空処理装置1でエッチング処理されたウエハは、搬送ロボット6によってロック室4aまたは4bから測長走査型電子顕微鏡(以下、「測長SEM」と呼ぶ。)等の加工線幅を測定する検査装置9に送られる。検査装置9では測長SEMによって加工線幅の設計値からの太り量(以下、「CDゲイン」と呼ぶ。)が測定される。この測定は、必要に応じてウエハ1枚毎または所定の枚数毎に行われ、そのデータが制御装置10内の記憶装置に蓄積される。また、CDゲインには所定の許容値があり、初期エッチング条件、すなわち、ロット処理開始時のエッチング処理条件はCDゲインがこの許容値内に収まるように設定されている。ここで、何枚ものウエハを連続処理し、もしCDゲインが許容値を超えた場合は、このデータ信号を制御装置10内のエッチング条件調整部100に送り、エッチング条件調整部100よってCDゲインが許容値内に収まるように条件を自動調整して、制御装置10によって真空処理装置のプラズマ処理室2aまたは2bでのエッチング処理条件を変更・調整する。
【0019】
図2(a)は、真空処理装置1のプラズマ処理室2a、2bの縦断面を示した図である。この実施例における真空処理装置1は、電磁波をアンテナより放射し、磁場との相互作用によってプラズマを生成するECR方式のプラズマエッチング装置である。プラズマ処理室である真空処理室20の上部には誘電体窓21を介してAl製のアンテナ22が配置されている。アンテナ22には、同軸導波管23および整合器24を介してUHF電磁波(例えば、周波数450MHz)を発生させる高周波電源25が接続されている。誘電体窓21は、高周波電源25からの電磁波を透過可能である。真空処理室20の外周部には、真空処理室20内に磁場を形成するための磁場コイル26(この場合、2段コイル)が巻装されている。
【0020】
真空処理室20内には、アンテナ22に対向して、試料であるウエハ32を配置するための試料台である下部電極27が設けられている。誘電体窓21と下部電極27との間に空間が形成され、この空間にプラズマが生成される。下部電極27には、プラズマ中のイオンにウエハ32への入射エネルギを与えるための高周波バイアス電源28と、ウエハ32を下部電極27に静電吸着させるためのESC電源29とが接続されている。高周波バイアス電源28の周波数に特に制限はないが、通常では200kHzから20MHzの範囲が用いられる。この場合、高周波バイアス電源28の周波数は、400kHzが用いられる。
【0021】
また、高周波バイアス電源28によって下部電極に印加する高周波電圧の電圧波形33は、例えば、図2(b)に示すように、高周波の出力をオン・オフ制御して、オン期間とオフ期間を1周期とし、繰り返し任意の周期、例えば1kHz、で制御される。このオン・オフ制御は、試料毎あるいはロット単位、その他適当な単位で、ランツーラン制御として行えば良い。
【0022】
なお、ランツーラン制御により高周波の出力を、オン・オフ制御する代わりに、高周波電圧の振幅の大きい値(エッチングが進行する範囲の値)と、小さい値(エッチングが進行しない範囲の値)とに切り替えて制御するようにしても良い。この場合の高周波バイアス印加方法は、例えば、1周期内を異なる高周波バイアス電圧で時間t1と時間t2に分けて周期的に印加する。
【0023】
真空処理室20の下部には排気口30が設けられ、図示を省略した排気装置が接続されている。31は真空処理室20内に処理ガスを供給するガス供給装置であり、誘電体窓21に設けられた多数のガス供給孔(図示省略)につながっている。
【0024】
上述のように構成したプラズマ処理装置では、高周波電源25から出力されたUHF電磁波が、整合器24および同軸導波管23を介してアンテナ22部から誘電体窓21を透過して真空処理室20内に供給される。一方、磁場コイル26による磁界が真空処理室20内に形成される。電磁波の電界と磁場コイルの磁界との相互作用によって、真空処理室20内に導入されたエッチングガスが効率良くプラズマ化される。このプラズマにより、下部電極27上のウエハ32に所定のエッチング処理が施される。エッチング処理に当たっては、高周波バイアス電源28によってウエハ32に入射するプラズマ中のイオンの入射エネルギを制御し、所望のエッチング処理を得る。
【0025】
図3は、このプラズマ処理装置を用いてエッチング処理した多結晶シリコン配線のCDゲイン、選択比および下地酸化膜のエッチング速度のウエハ面内均一性と、高周波バイアスのデューティー比との関係を、実験により求めた結果を示す図である。なお、CDゲインとは、CDの増加量を意味し、選択比とは、多結晶シリコンと下地酸化膜のエッチング速度の比である。
【0026】
通常、トランジスタのゲート加工では、多結晶シリコンを下地膜である数nm程度の薄い酸化膜に対して選択的にエッチングする必要がある。このため、CDゲインに加えて、下地酸化膜との選択比および下地酸化膜のエッチング速度の均一性が重要となる。なお、図3のデータの基になるエッチング条件は、処理ガスとしてCl2(18cc)、HBr(82cc)、O2(3cc)の混合を用い、処理圧力0.4Paとした。また、高周波バイアス電源28の出力は35Wとしてあり、電力一定で制御する。高周波をオン・オフ制御するときには、一周期の平均が35Wになるように電力のピーク値を変える。例えば、デューティー比が50%では、電力のピーク値が連続出力70Wのときのピーク値の出力になるように制御することで、平均値が35Wになる。
【0027】
図3から分かるように、高周波バイアスの出力を一定にして、すなわち、オン・オフの平均電力を一定にしたままデューティー比を制御した場合、CDゲインはデューティー比に依存して変化する。すなわち、デューティー比100%(すなわち連続バイアス)では、CDゲインが大きいが、デューティー比の値を小さくするとCDゲインは小さくなることが分かる。これは、電力一定の場合、デューティー100%のときに比べてデューティー比を小さくすると高周波電圧の振幅が大きくなるので、プラズマ中のイオンに与えるウエハへの入射エネルギが大きくなるためである。また、選択比と均一性は、デューティー比にほとんど依存しないことが分かった。すなわち、高周波バイアスの出力(電力)を一定にして試料に印加する高周波をオン・オフ変調しそのデューティー比を変えれば、配線の加工に大きな影響を及ぼす選択比および下地酸化膜のエッチング速度の均一性を変えることなく、言い換えると、選択比及び均一性の性能を落とすことなく、CDゲインのみを変えることができる。
【0028】
本発明によれば、図3に示すようなデューティー比の特性を利用してエッチングのランツーラン制御を行うことにより、試料の加工寸法の変動を抑えることができる。
【0029】
この点に関して、以下具体的に説明する。図4は、ゲート材料であるPoly−Si膜312の上にマスク311を有する試料をエッチング処理した場合の断面形状を示す。図4(a)は目標形状(CD値はL1)であり、(b)はエッチング特性の変化などにより処理形状が太ってしまった場合(CD値はL2)の例である。試料の加工寸法の変動量(L2−L1)は、デューティー比フィードバック制御により所定値以下に維持される。
【0030】
図5は、処理されたウエハの中からN枚目のウエハを検査装置9で測定し、測定された加工線幅のCDゲインに基づいて、制御装置10のエッチング条件調整部100によりN枚目ウエハよりも後に処理するN+m(m=1、2・・・)枚目のウエハのデューティー比を制御するランツーラン制御、この場合、デューティー比フィードバック制御の流れ図である。エッチング処理装置でエッチング処理されたN枚目のウエハを検査装置9の測長SEMによってCDの計測を行う(502)。このCD値と目標値との差(図4の変動量L2−L1)を求め(504)、変動量が規格値以内か否か判定し(506)、規格値以内ならばそのままのデューティー制御の設定値で次の新たなN+m枚目のウエハを処理する(508)。もし変動量が規格値をはずれていたら、デューティー比を変更して(510)、次の新たなN+m枚目のウエハを処理する(508)。N+m枚目のエッチング処理の終了はエッチング終点判定装置を用いて行なわれる(512)。
【0031】
図6は、プラズマ処理におけるCDゲインの初期値と、モニタの結果得られたN枚処理後のCDゲイン特性の例を示している。図6に示すように、CDゲインには所定の許容値(規格値)があり、初期エッチング条件、すなわち、ロット処理開始時のエッチング処理条件はCDゲインがこの許容値内に収まるように設定されている。一方、何枚ものウエハ例えばSiウエハを連続処理した後は、Siの反応生成物が次第にプラズマ処理室の内壁に付着し、これにより内壁表面状態が変化する。その結果、プラズマが影響を受け、エッチング条件が同じでもCDゲインが変化する。そこで、CDゲインが許容値を超えた場合は、このデータ信号を制御装置10内のエッチング条件調整部100に送り、エッチング条件調整部100によってCDゲインが許容値内に収まるように条件を自動設定して、制御装置10によって真空処理装置のプラズマ処理室2aまたは2bでのエッチング処理条件を変更・調整する。
【0032】
この変更・調整量は、図6のようにして求まる。例えば、初期値では、CD目標値が0.23μmでありそのときのデューティー比は50%に設定される。CD変動量の規格が±5nmのとき、エッチング後のCD変動量が7nm太った場合、予めデータ化された図6の特性より、デューティー比を約10%小さくすればCDゲインは7nm小さくなることがわかる。そこで、デューティー比フィードバック制御により、デューティー比を40%に設定して次のウエハを処理する。このデューティー比のフィードバック制御により、次のウエハのCD値を目標値である0.23μmに戻すことができる。
【0033】
図6に示したようなCDゲインとディーティー比の関係は、処理するウエハの構造やエッチング条件が変わると変化する。そこで、実際には各処理に対応するデータを蓄積したデータベースを予め作っておく、あるいはウエハの処理毎にデータを蓄積してデータベースを構築し、制御装置10で利用可能にしておくことが必要となる。
【0034】
なお、高周波を連続的に印加しその電力を大きくする方法でも、イオンエネルギーが大きくなるので、形状の太りすなわちCDゲインを小さくすることができる。しかしこの場合には、イオンエネルギーが大きくなるだけでイオンを加速しないバイアスのオフ期間がないので、酸化膜のエッチング速度も同時に増加して選択比が小さくなり、下地酸化膜削れの問題が生じる。
【0035】
以上、本一実施例によれば、ウエハ処理の繰返しによって生じる真空処理室内のプラズマ組成変化または変動によるウエハ毎の加工線幅の微少なずれに対して、高周波バイアス電源のデューティー比をCDゲイン値に応じてフィードバック制御することによって、ウエハの加工線幅を最適値にすることができ、要求される加工精度を満たすことができる。これにより、ウエハ毎の加工寸法の変動を抑えて、再現性良く加工することができるという効果がある。
【0036】
また、デューティー比の変更は、数nm単位のCDゲインの調整を容易にできるので、ウエハ毎の加工寸法の変動が問題となる0.1μm〜0.05μmレベルの微細な半導体素子の加工に適する。
【0037】
また、ランツーラン制御として、ウエハ加工後のCDゲイン値が許容範囲を超える前に、CDゲイン値に変化が現れ始めたら、前述のエッチング条件調整部100に蓄えられたデータに基づいて、常に高周波バイアスのデューティー比を維持するように、フィードフォワード制御するようにしても良い。
【0038】
また、加工寸法を測定する装置としては測長SEMが一般的であるが、測長SEMは形状を上から観察するために形状細り、すなわち、レジストの寸法よりも多結晶シリコンの幅が小さくなっている場合、多結晶シリコンの幅を測定できないという問題がある。測長SEMに代わって加工線幅のずれまたは変化を求める方法としては、配線の電気抵抗を測定して加工寸法の設計値からのずれを求める方法、あるいは光の反射や回折から配線の形状を推定する方法等がある。検査装置9にこれらを用いて、エッチング条件にフィードバック制御、あるいはフィードフォワード制御をかけてデューティー比を調整すれば、加工形状が細くなった場合の修正が可能になる。
【0039】
また、ランツーラン制御すなわち加工寸法を測定してエッチング条件を調整する工程は、ウエハ1枚毎でも複数枚に1回でもその工程の設定は可能であるが、それはウエハの処理状態によって設定すればよい。
【0040】
また、エッチング条件調整部100がCDゲインの変動に伴って調整するエッチング条件は、少なくともデューティー比であり、デューティー比に加えてガス圧力やガス組成など他の条件を微調整しても良い。
〔実施例2〕
次に、本発明の第2の実施例を図7及び図8により説明する。図7において図2と同符号は同一部材を示し説明を省略する。本実施例が図2の実施例と異なる点は、検査装置9に代えて、プラズマ光をモニタする手段を設け、プラズマ生成状態の変化に応じてデューティー比等を制御するようにしたことにある。すなわち、真空処理室20の処理空間となるプラズマ生成部に対応してプラズマ光を採光する採光窓を設け、採光窓に光ファイバーを介して接続し採光したプラズマ光の発光スペクトルを測定する発光モニタ34を設け、発光モニタ34によって測定した発光スペクトルを電気信号化して制御装置10aに入力している。
【0041】
エッチングの形状がウエハ毎に変化する原因としては、塩化Siなどの反応生成物が真空処理室20内壁に付着してプラズマの状態が変ることがある。例えば、内壁に付着した反応生成物が再放出されてウエハ32に付着するとCDゲインは大きくなる。同時に、プラズマ発光強度を光の波長に対して測定する、すなわち、発光スペクトルを測定すると、反応生成物の増加に対応した変化が測定される。変化の様相はガス組成やエッチングされる物質によって異なるが、CDゲインとプラズマの発光スペクトルとの関係をあらかじめ測定しておき、このデータをエッチング条件調整部100に入力しておく。エッチング条件調整部100では、発光モニタ34の出力の変化をデューティー比の調整量に変換して、制御装置10aによって高周波バイアス電源28のデューティー比を変える。
【0042】
このように、制御装置10aのエッチング条件調整部100には、発光スペクトルとCDゲイン値との関係のデータを予め入力して記憶しておくか、または、ウエハの処理毎にデータを蓄積する。
【0043】
上述のように構成された装置では、ウエハ処理毎に発光モニタ34によってプラズマの発光スペクトルを測定し、エッチング条件調整部100よってCDゲインが許容範囲に収まるように小さいデューティー比または大きいデューティー比を選定または算出し、高周波バイアス電源28のデューティー比と電力の出力ピーク値(振幅)を調整する信号を制御装置10aから高周波バイアス電源28に送り、高周波バイアス電源28のデューティー比およびピーク電圧を調整する。これにより、制御装置10aによってウエハ処理毎の発光スペクトルの変動に合わせて、リアルタイムに高周波バイアス電源からの高周波バイアスのデューティー比を調整することができる。
【0044】
以上の処理フローを図8に示す。エッチングが開始されると(802)、発光モニタ34からの値を計測し(804)、該計測値が前回のモニタ値に対しどれくらい変化しているかを求める(806)。求めた変化量が前回のモニタ値に対し許容範囲内か判定し(808)、範囲内ならば、そのまま条件を変えることなく処理を行う。808のステップで範囲外と判定された場合、高周波バイアスのオン・オフの繰返しのデューティー制御、すなわち、デューティー比を変える制御を行う(810)。これらの制御の後、ウエハのエッチング処理がまだ終了していない場合には(812)、モニタ値の計測(804)を継続し、上述のフローを繰り返す。その後、ステップ812においてエッチングの終了を判定したならば、ウエハを搬出・回収し、さらに所定枚数のウエハ処理が終了したならば、処理を終了する(814)。
【0045】
以上、本第2の実施例によれば、高周波バイアス電源のデューティー比を発光スペクトルに応じて、言い換えると、CDゲイン値に応じて調整することができるので、前述の実施例と同様にウエハの加工線幅を最適値にすることができ、要求される加工精度を満たすことができる。これにより、前述の第1の実施例と同様にウエハ毎の加工寸法の変動を抑えて、再現性良く加工することができるという効果がある。また、ウエハ毎の加工寸法の変動が問題となる0.05μm〜0.1μm レベルの微細な半導体素子の加工に適する。
【0046】
なお、プラズマの発光スペクトルの信号は、ある特定の波長の信号強度として扱ってもよいし、また多変数解析手法として一般的に知られている主値解析法を用いて、CDゲインと最も相関のある主成分、あるいはいくつかの主成分の合成で求まるパラメータに変換して扱ってもよい。
【0047】
また、この実施例ではプラズマの発光スペクトルを用いたが、プラズマエッチング装置の状態を表わすモニタ量としては、プラズマの発光スペクトル以外にプラズマおよび電源回路のインピーダンスや、高周波バイアス電源28の電圧波形高さ等を用いることも考えられる。
【0048】
〔実施例3〕
次に、本発明の第3の実施例を説明する。プラズマの発光スペクトルや上述の他のモニタ値が、プラズマ処理可能な範囲で急に変化するような場合には、装置のハード的な変化、例えば、プラズマを介した電気回路上の部品の磨耗や劣化等による異常が認められるので、この場合は、取り敢えず処理中のウエハを不良にしないようにバイアス電圧の適正化を図り、このためにオン・オフ制御時の定電力制御の電力値を変化させて最適化するように制御すると良い。なお、この実施例の装置構成はエッチング条件調整部100を除いて、第2の実施例と同じである。
【0049】
この実施例3におけるエッチング条件調整部100の制御フローを、図9に示す。エッチングが開始されると(902)、発光モニタ34からの値を計測し(904)、該計測値が前回のモニタ値に対しどれくらい変化しているかを求める(906)。求めた変化量が前回のモニタ値に対する設定値(許容値)の範囲内か判定し(908)、範囲内ならば、通常の高周波バイアスのオン・オフの繰返しのデューティー制御を行う(910)。これらの制御の後、エッチングがまだ終了していない場合には(912)、モニタ値の計測(904)を継続し、上述のフローを繰り返す。その後、エッチング終了を判定したならば、エッチングを終了しウエハを搬出・回収する(914)。一方、ステップ908で範囲外と判定された場合、すなわち求めた変化量が前回のモニタ値に対する設定値(許容値)の範囲を越えていたら、装置のハード的な変化、例えば、プラズマを介した電気回路上の部品の磨耗や劣化等による異常が考えられる。この場合は、プラズマ処理可能な範囲で取り敢えず処理中のウエハを不良にしないようにバイアス電圧の適正化を図るべく、オン・オフ制御時の出力値、すなわち、電力値を変化させて最適化するように制御する(916)。もし、このような制御を行っても、連続してモニタ値に対する設定値(許容値)の範囲を超えるようであれば(918)、装置や処理条件に何らかの異常のあることが考えられるので、アラームを出し(920)、ラインオペレータによる具体的な処置を待つことにする。
【0050】
この場合も、モニタ値の変化量と高周波バイアスの出力値との関係及びアラームを出すための条件を、データとして予め入力しておくか、または処理毎のデータを蓄積しデータ化することで行う。
〔実施例4〕
次に、本発明の第4の実施例を説明する。実施例1では高周波電圧を図2(b)に示すようにオン・オフ制御したが、本実施例では1周期内を3つ以上の領域に分割し、時間T1、T2、…Tmのように設定するとともに、それぞれの高周波の印加電力(又は振幅)をP1、P2、…Pmに設定し、制御するものである。
【0051】
図10〜図12を用いて、この実施例を説明する。図10はこの場合1周期内を3つのサブ領域に分割した場合を示す。図11は図10に示す高周波電力を用いて処理する場合のフローを示す。まず、1周期毎の分割数(m)をm=3とし、T1、T2、T3ならびにそれに対応するP1、P2、P3を決め(1102)エッチング処理を開始する。例えば、P1を100W、P2を10W、P3を30Wに設定する。エッチング処理が終わったウエハを前述の測定検査装置などによりCD値、選択比、エッチング速度について測定し(1104、1106、1108)、測定の結果により規格値以内ならば(1112)何も条件を変更せずに制御値の設定を終了し(1114)次のウエハを処理するが、変動量が規格値をはずれていたら、サブ領域のT1、T2、T3ならびにP1、P2、P3のいずれかを設定変更して(1116)次のウエハを処理する。
【0052】
例えば、図10のように、1周期を3つの区間に分けると図12のような特性が得られる。最も振幅が大きい区間T1は最大イオンエネルギーを制御する区間で、この区間の割合はCDの支配的因子となる。従って、図12(a)のように区間T1の割合を制御してCDを調整する。また、最も振幅が小さい区間T2の振幅を小さく変える、言い換えると、印加電力を変えることによって、図12(b)のように選択比の微調整が可能になる。もちろん他の区間の振幅を変えても選択比は変わるが、この場合には選択比の変動が大きく制御が難しくなり、かつCDなども同時に変わってしまう。従って、CDなど他の要因への影響を極力抑えて選択比の微調整をするには、区間T2の振幅をわずかにかえるのが適している。また、中間の振幅を持つ区間T3はPoly−Siのエッチング速度の調整に利用できる。このために区間T3の振幅はウエハの堆積が生じるしきい値よりやや高めに設定して、Poly−Siのエッチング速度に影響を及ぼすが、酸化膜レートには極力影響を与えないように振幅を調整する必要がある。この調整のもとで図12(c)のように区間T3の割合を変えることでPoly−Siのエッチング速度を制御できる。
【0053】
具体的には、N枚処理後にCDが図12(a)のようにΔCDだけ変動していれば、CDを目標値に戻すようにT1の割合をΔT1だけ変えて、次のウエハを処理する。選択比が図12(b)のようにΔSだけずれていれば期間T2の振幅をΔP2だけ変えて次のウエハを処理すれば、選択比を目標値に保つことができる。同様にPoly−Siのエッチング速度がΔRだけずれれば、図12(c)のように区間T3の割合をΔT3だけかえて、Poly−Siエッチング速度を目標値に保てる。
【0054】
本実施例でも、他の因子をほぼ一定に保つたまま、制御したい因子のみを変えることができる制御の幅はそれ程大きくはない。しかし、同じ製品を同じ条件で大量に処理する場合、本来なら形状等は変化しない。ここではごくわずかに生じる経時変化の調整を目的としているので、本発明が効果を発揮する。
〔実施例5〕
次に本発明の第5の実施例を説明する。本実施例は、処理中にサブ領域の数(m)を変え、1周期内の時間T1、T2…Tmと高周波の印加電力P1、P2…Pmのいずれか又は両方を独立に制御するものである。
【0055】
図13によりこの実施例の処理フローを説明する。まず、初期設定として時間T1、T2、T3及び印加電力P1、P2、P3を設定し(1302)、エッチングを開始する(1304)。エッチング開始後、エッチング中のプラズマ発光強度のモニタ値を計測する(1306)。モニタ値に対する変化量を求め(1308)、変化量が許容範囲以内か否か判定し(1310)、許容範囲以内ならばそのままの条件にてデューティー比フィードバック制御によるエッチング処理を行う(1312)。エッチングが終了したら(1314)、ウエハを搬出し回収する(1316)。1310のステップにおいて、もし許容範囲からはずれていたらサブ領域の数(m)を変え(1318)、時間T1、T2…Tmと印加電力P1、P2…Pmの設定を行い(1320)、デューティー比を変更して処理する。このような設定変更が複数回繰り返されてもうまく処理できない場合(1322)には、アラームを出す(1324)。変更量は処理するウエハの構造やエッチング条件が変わると変化するので実際には各処理に対応するデータを蓄積したデータベースを予め作っておく、あるいはウエハの処理毎にデータを蓄積してデータベースを構築することが必要となる。
【0056】
なお、本実施例ではエッチング中のプラズマ発光強度をモニタして制御する方法について述べたが、図5に示した実施例のようにエッチング終了後のウエハを検査装置によって検査し、その測定データを基にステップ1310の判定を行なっても良い。また、ステップ1310の判定条件として、図11に示した実施例のようにCD値、選択比、エッチング速度について判定するようにしても良い。〔実施例6〕
次に本発明の第6の実施例を説明する。本実施例は実施例1のECRプラズマ装置に変えて誘導結合型プラズマ源を用いたプラズマ処理装置とし、高周波電圧のオン・オフ制御としてプラズマ生成用の高周波電圧をオン・オフ制御するものである。図14によりこの実施例を説明する。真空処理室20aの外側に設けられた誘導コイル71に高周波電源72によって13.56MHzの高周波をオン・オフ制御して印加し、真空処理室20a内にプラズマを発生させる。試料が設置される下部電極27aにはイオンを加速するための高周波バイアス電源28aが接続されている。
【0057】
高周波電源72のオン期間にはプラズマ中にイオンが発生し、バイアス用の高周波バイアス電源28aによってイオンが加速されウエハに垂直に入射してウエハの垂直エッチングが進行する。高周波電源72のオフ期間では、プラズマ中のイオンが消滅して垂直方向のエッチングは停止すると同時に気体中に含まれている反応生成物が拡散してウエハに堆積する。すなわち、下部電極27aに印加する高周波電圧をオン・オフ制御したのと同じ効果が生じる。この効果により均一性や選択比を維持し、エッチングの形状(CD)を制御することができる。
【0058】
高周波電源72のオン・オフ制御は、前述の第1ないし第5の実施例に示したのと同様に制御することができる。また、本実施例の装置において下部電極27aに印加する高周波電圧をオン・オフ制御しても良いことは言うまでもない。
【0059】
〔実施例7〕
次に、本発明の第7の実施例を説明する。本実施例はプラズマ処理装置として容量結合方式のプラズマ処理装置としたものである。図15によりこの実施例を説明する。真空処理室20b内に2枚の平行平板電極が設けられ、上部電極82にはプラズマ発生用の高周波電源81が接続され、ウエハが配置される下部電極27bにはイオン加速用の高周波バイアス電源28bが接続されている。本実施例においても第6の実施例と同様にどちらかの高周波電源をオン・オフ制御し、前述の第1ないし第5の実施例に示したように制御すればよい。
【0060】
以上、本発明のこれら実施例によれば、スループットを低下させることなく、ウエハ毎の加工寸法の変動を抑え再現性良くウエハを加工することができるという効果がある。
【0061】
なお、これら実施例でのエッチング処理のデータは、プラズマ処理装置の制御装置内に記憶させても良いし、半導体製造ラインをコントロールする上位制御装置に記憶させても良い。また、インターネットを利用したネットワークにより半導体メーカと製造装置メーカとをつなぎ、製造装置メーカに蓄えられたデータを利用するようにしても良い。
【図面の簡単な説明】
【図1】本発明が適用されるプラズマ処理装置の一例を示す全体構成図である。
【図2】図1の装置におけるエッチング装置部の詳細構成を示す縦断面図である。
【図3】図2に示す装置を用いたときの試料に印加する高周波電圧のオン・オフのデューティー比とCDゲイン、選択比および均一性のエッチング特性との関係を示す図である。
【図4】エッチング処理された試料の断面形状の測定(モニタ)値の一例を示した図である。
【図5】図2の装置を用いた処理の制御方法を示すフロー図である。
【図6】プラズマ処理室におけるCDゲインの初期値と、モニタの結果得られたN枚処理後のCDゲイン特性の例を示した図である。
【図7】本発明の第2の実施例を示すエッチング装置部の構成を示す縦断面図である。
【図8】図7の装置を用いた処理の制御方法を示すフロー図である。
【図9】本発明の第3の実施例の制御方法を示すフロー図である。
【図10】本発明の第4の実施例の高周波電圧の印加方法を示す図である。
【図11】図10の実施例の制御方法を示すフロー図である。
【図12】図10の高周波電力における高周波電圧のデューティー比とCDゲイン、高周波電圧の振幅と選択比および高周波電圧のデューティー比とエッチング速度の関係を示す図である。
【図13】第5の実施例の制御方法を示すフロー図である。
【図14】本発明が適用されるプラズマ処理装置の他の例を示す全体構成図である。
【図15】本発明が適用されるプラズマ処理装置の他の例を示す全体構成図である。
【符号の説明】
1…真空処理装置、2a〜2d…プラズマ処理室、3…真空搬送室、4a、4b…ロック室、5…搬送装置、6…搬送ロボット、7…カセット台、8…カセット、9…検査装置、10、10a…制御装置、11…オリフラ合せ、20、20a、20b…真空処理室、21…誘電体窓、22…アンテナ、23…同軸導波管、24…整合器、25、72、81…高周波電源、26…磁場コイル、27、27a、27b…下部電極、28、28a、28b…高周波バイアス電源、29…ESC電源、30…排気口、31…ガス供給装置、32…ウエハ、33…高周波電圧波形、34…発光モニタ、71…誘導コイル、82…上部電極、100…エッチング条件調整部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a plasma processing method and apparatus, and more particularly to a plasma processing method and apparatus suitable for etching a substrate such as a semiconductor wafer using plasma.
[0002]
[Prior art]
As a technique for maintaining the etching performance, as described in JP-A-9-129594, plasma is generated in a gas containing a reactive gas by applying electric power to the first electrode, and plasma emission analysis is performed. The plasma state during etching is detected by at least one of these methods, such as mass spectrometry of substances in plasma, measurement of plasma self-bias voltage, measurement of plasma impedance, etc., and according to the detected change in plasma state A technique is known in which the bias voltage is controlled, etching uniformity is high, and excellent controllability of pattern dimensions and pattern cross-sectional shapes is obtained.
[0003]
On the other hand, with the miniaturization of semiconductor elements, as a technique that enables element processing with a processing dimension of 1 μm or less, a sample conventionally provided in a vacuum vessel, for example, as described in JP-A-11-297679 is disclosed. A sample is placed on a table, a processing gas is supplied into the vacuum chamber to generate plasma, and a high frequency bias with a frequency of 100 kHz or more is applied to the sample table independently of plasma generation, and the high frequency bias is modulated at a frequency of 100 Hz to 10 kHz. In addition, there is a method of performing surface processing of a sample by controlling on / off of a high-frequency bias voltage that gives a Vpp value larger than the Vpp value with respect to a Vpp value of a continuous high-frequency bias voltage that can obtain the same etching rate. Are known.
[0004]
[Problems to be solved by the invention]
In recent years, with the increase in the speed of semiconductor elements, the processing size of LSI (Large Scale Integrated Circuit) is currently at a level of 0.1 μm. The processing accuracy of the element electrodes and wiring parts must be ± 0.01 μm or less.
[0005]
On the other hand, in an etching apparatus using plasma, there is a problem that the processing dimension slightly varies from wafer to wafer. For example, in an etching apparatus, plasma is affected by the state of the inner wall of the vacuum vessel. That is, when the Si wafer is etched, the reaction product of Si gradually adheres to the inner wall, whereby the surface state of the inner wall changes, or the deposit re-releases from the wall, thereby changing the plasma composition. As a result, if the wafers are continuously processed one by one, even if the wafer processing conditions such as gas flow rate and pressure are always kept constant, a slight shift occurs in the processing line width for each wafer. With the recent miniaturization of elements, it is difficult to meet the required processing accuracy due to this dimensional variation, which was not a problem with a processing size of 0.5 μm level, at a processing size of 0.1 μm level. The problem has become apparent.
[0006]
As one method for solving such a problem, there is a method of cleaning a processing chamber for each wafer by performing single wafer cleaning. However, this method causes a reduction in throughput and is not effective for all plasma treatments. As another method, it is conceivable to perform plasma processing while correcting the processing conditions for each wafer or several wafers. As such a method, there is a feedback control method as shown in the aforementioned prior art.
[0007]
As described above, in the prior art in which the bias voltage is controlled by various information from the plasma, the selectivity at the time of etching changes due to the change of the bias voltage, which is not suitable for a sample with a thin mask or base film. There is.
[0008]
In addition, in the conventional technology for controlling the on / off of the high frequency bias voltage, no consideration is given to controlling the on / off of the high frequency bias voltage according to the change in the process during processing. When the bias voltage, that is, the on / off voltage value (Vpp) is controlled according to various information of the above, the influence on the selection ratio is less than that of the continuous bias, but the element is miniaturized to a level of 0.1 μm or less. The selectivity with respect to the thin base film used is not yet sufficient.
[0009]
It is an object of the present invention to provide a plasma processing method and apparatus capable of processing with high reproducibility while suppressing variations in processing dimensions for each wafer without reducing throughput in device processing with processing dimensions of 1 μm or less. is there.
[0010]
[Means for Solving the Problems]
The above purpose is high frequency bias In the plasma processing method of processing a sample by applying a voltage, one cycle of the high-frequency bias voltage (T) is time-divided into first (T1), second (T2) and third (T3) subregions, the first subregion is CD gain feedback control, and the second subregion is Selection ratio feedback control, the third sub-region is a period for performing CD gain and selection-ratio feedback control, the high-frequency bias applied power is set large in the first sub-region, and the duty ratio is set according to the CD gain. A unit for processing each sample so that the average applied power in one cycle is constant while performing processing under processing conditions set for a plurality of the samples and changing the T1 / T. Feedback according to the processing status of each sample This is achieved by controlling.
[0011]
The above purpose is When the CD gain is larger than a predetermined standard, the duty ratio is decreased. When the CD gain is smaller than the standard, the duty ratio is increased. Is achieved.
[0012]
Also, the duty ratio is changed by measuring the line width after wafer processing, and if it deviates from the specified value, the duty ratio is changed in a direction to correct it. Alternatively, the state of the apparatus having a correlation with the processing dimension such as plasma emission is monitored, and the duty ratio is changed so that it enters the normal range when the monitored amount deviates from the normal value.
[0013]
In addition, in order to stabilize one of the etching characteristics (for example, processing dimensions), in the method of monitoring fluctuations in the apparatus state and feeding back to the etching conditions, other etching characteristics (for example, It is necessary to prevent the etching rate uniformity within the wafer surface from changing. In the present invention, the output (amplitude) of the high-frequency voltage applied to the sample is time-modulated, and the duty ratio is changed to change only the amount of incident ions and the amount of radical adhesion, and other etching characteristics such as plasma composition and plasma distribution. It is possible to suppress variations in the processing dimensions without affecting the process.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments to which the present invention is applied will be described below with reference to the drawings.
[0015]
[Example 1]
First, a first embodiment of the present invention will be described with reference to FIGS. In the first embodiment, the wafer processing dimension by the etching process is measured for each wafer or a plurality of wafers, and the etching conditions are changed according to this value. As the etching conditions, in this case, the high-frequency voltage applied to the wafer, which is the substrate, is modulated on and off, and the duty ratio for turning on and off (the ratio of the on time in one cycle) is changed. Thereby, the fluctuation | variation of a processing dimension is suppressed.
[0016]
FIG. 1 is a diagram showing the overall configuration of a plasma processing apparatus for carrying out the plasma processing method of the present invention in Example 1. As shown in FIG. In this case, the
[0017]
Here, the
[0018]
In the plasma processing apparatus described above, the wafer etched by the
[0019]
FIG. 2A is a view showing a longitudinal section of the
[0020]
In the
[0021]
The voltage waveform 33 of the high-frequency voltage applied to the lower electrode by the high-frequency
[0022]
In addition, instead of on / off control of the high frequency output by run-to-run control, the value is switched between a value with a high frequency voltage amplitude (a value in a range where etching proceeds) and a value (a value within a range where etching does not proceed). You may make it control. The high frequency bias application method in this case is, for example, periodically applied with different high frequency bias voltages in one period divided into time t1 and time t2.
[0023]
An
[0024]
In the plasma processing apparatus configured as described above, the UHF electromagnetic wave output from the high
[0025]
FIG. 3 shows the relationship between the CD gain of the polysilicon wiring etched using this plasma processing apparatus, the selectivity ratio, the uniformity of the etching rate of the underlying oxide film, and the duty ratio of the high frequency bias. It is a figure which shows the result calculated | required by. The CD gain means an increase amount of CD, and the selection ratio is a ratio between the etching rate of the polycrystalline silicon and the base oxide film.
[0026]
Usually, in gate processing of a transistor, it is necessary to selectively etch polycrystalline silicon on a thin oxide film of about several nm which is a base film. For this reason, in addition to the CD gain, the selectivity to the base oxide film and the uniformity of the base oxide film etching rate are important. Note that the etching conditions that are the basis of the data in FIG. 2 (18cc), HBr (82cc), O 2 A processing pressure of 0.4 Pa was used using (3 cc) mixing. The output of the high-frequency
[0027]
As can be seen from FIG. 3, when the duty ratio is controlled with the output of the high-frequency bias constant, that is, with the average power on / off being constant, the CD gain changes depending on the duty ratio. That is, it can be seen that the CD gain is large at a duty ratio of 100% (that is, continuous bias), but the CD gain is small when the value of the duty ratio is small. This is because, when the power is constant, the amplitude of the high-frequency voltage is increased when the duty ratio is reduced as compared with the case where the duty is 100%, so that the incident energy to the wafer given to the ions in the plasma is increased. It was also found that the selection ratio and uniformity hardly depend on the duty ratio. That is, if the output (electric power) of the high-frequency bias is constant and the high-frequency applied to the sample is on / off modulated and the duty ratio is changed, the selection ratio that greatly affects the processing of wiring and the etching rate of the underlying oxide film are uniform. It is possible to change only the CD gain without changing the performance, in other words, without degrading the selectivity and uniformity performance.
[0028]
According to the present invention, variation in the processing dimension of the sample can be suppressed by performing the run-to-run control of the etching using the characteristic of the duty ratio as shown in FIG.
[0029]
This point will be specifically described below. FIG. 4 shows a cross-sectional shape when a sample having a
[0030]
FIG. 5 shows that the Nth wafer is measured by the
[0031]
FIG. 6 shows an example of the initial value of the CD gain in the plasma processing and the CD gain characteristics after the N-sheet processing obtained as a result of monitoring. As shown in FIG. 6, the CD gain has a predetermined allowable value (standard value), and the initial etching conditions, that is, the etching processing conditions at the start of lot processing are set so that the CD gain falls within this allowable value. ing. On the other hand, after a number of wafers, for example, Si wafers, are continuously processed, Si reaction products gradually adhere to the inner wall of the plasma processing chamber, thereby changing the surface state of the inner wall. As a result, the plasma is affected, and the CD gain changes even when the etching conditions are the same. Therefore, when the CD gain exceeds the allowable value, this data signal is sent to the etching
[0032]
This change / adjustment amount is obtained as shown in FIG. For example, in the initial value, the CD target value is 0.23 μm, and the duty ratio at that time is set to 50%. When the CD fluctuation amount is ± 5 nm and the CD fluctuation amount after etching is increased by 7 nm, the CD gain can be reduced by 7 nm if the duty ratio is reduced by about 10% from the characteristics shown in FIG. Recognize. Therefore, the next wafer is processed by setting the duty ratio to 40% by duty ratio feedback control. By this duty ratio feedback control, the CD value of the next wafer can be returned to the target value of 0.23 μm.
[0033]
The relationship between the CD gain and the duty ratio as shown in FIG. 6 changes when the structure of the wafer to be processed and the etching conditions change. Therefore, in practice, it is necessary to create a database in which data corresponding to each process is stored in advance, or to store the data for each wafer processing to construct a database and make it usable in the
[0034]
Even in a method in which a high frequency is continuously applied to increase the power, the ion energy increases, so that the shape gain, that is, the CD gain can be reduced. However, in this case, since there is no bias off period in which the ion energy is increased and ions are not accelerated, the etching rate of the oxide film is increased at the same time, and the selectivity is decreased, resulting in a problem of removing the underlying oxide film.
[0035]
As described above, according to the present embodiment, the duty ratio of the high-frequency bias power supply is set to the CD gain value against a slight deviation in the processing line width for each wafer due to the plasma composition change or fluctuation in the vacuum processing chamber caused by repeated wafer processing. By performing feedback control according to the above, the processing line width of the wafer can be set to an optimum value, and the required processing accuracy can be satisfied. Thereby, there is an effect that processing can be performed with good reproducibility while suppressing variations in processing dimensions for each wafer.
[0036]
Further, since the change of the duty ratio can easily adjust the CD gain of several nanometers, it is suitable for processing a fine semiconductor element of a 0.1 μm to 0.05 μm level in which a variation in processing dimension for each wafer becomes a problem. .
[0037]
Also, as run-to-run control, if a change in the CD gain value starts to appear before the CD gain value after wafer processing exceeds the allowable range, the high-frequency bias is always based on the data stored in the etching
[0038]
In addition, a length measuring SEM is generally used as an apparatus for measuring a processing dimension. However, the length measuring SEM is thin in order to observe the shape from above, that is, the width of the polycrystalline silicon is smaller than the size of the resist. The width of the polycrystalline silicon cannot be measured. As a method for obtaining the deviation or change in the processing line width in place of the length measurement SEM, a method for obtaining the deviation from the design value of the processing dimension by measuring the electrical resistance of the wiring, or the shape of the wiring by reflection or diffraction of light There are methods for estimation. If these are used in the
[0039]
In addition, the step of run-to-run control, that is, the step of adjusting the etching conditions by measuring the processing dimension can be set for each wafer or once for a plurality of wafers, but it may be set according to the processing state of the wafer. .
[0040]
Further, the etching condition that the etching
[Example 2]
Next, a second embodiment of the present invention will be described with reference to FIGS. In FIG. 7, the same reference numerals as those in FIG. The present embodiment is different from the embodiment of FIG. 2 in that means for monitoring plasma light is provided in place of the
[0041]
The cause of the etching shape changing for each wafer is that a reaction product such as Si chloride adheres to the inner wall of the
[0042]
As described above, the etching
[0043]
In the apparatus configured as described above, a plasma emission spectrum is measured by the light emission monitor 34 for each wafer processing, and a small duty ratio or a large duty ratio is selected by the etching
[0044]
The above processing flow is shown in FIG. When etching is started (802), the value from the light emission monitor 34 is measured (804), and how much the measured value has changed with respect to the previous monitor value is determined (806). It is determined whether the obtained change amount is within the allowable range with respect to the previous monitor value (808). If it is within the range, the process is performed without changing the conditions. If it is determined in
[0045]
As described above, according to the second embodiment, the duty ratio of the high-frequency bias power source can be adjusted according to the emission spectrum, in other words, according to the CD gain value. The processing line width can be set to an optimum value, and the required processing accuracy can be satisfied. As a result, as in the first embodiment described above, there is an effect that processing can be performed with good reproducibility while suppressing variations in processing dimensions for each wafer. Further, it is suitable for processing a fine semiconductor element of 0.05 μm to 0.1 μm level in which a variation in processing dimension for each wafer becomes a problem.
[0046]
Note that the signal of the plasma emission spectrum may be treated as the signal intensity of a specific wavelength, or the principal value analysis method generally known as a multivariable analysis method is used to correlate most with the CD gain. May be handled by converting to a parameter obtained by synthesis of a certain principal component or a combination of several principal components.
[0047]
In this embodiment, the plasma emission spectrum is used. However, the monitor quantity indicating the state of the plasma etching apparatus includes the plasma and power supply circuit impedance and the voltage waveform height of the high frequency
[0048]
Example 3
Next, a third embodiment of the present invention will be described. When the plasma emission spectrum and other monitor values mentioned above change suddenly within the plasma processing range, the hardware changes of the device, for example, the wear of components on the electric circuit via the plasma, In this case, the bias voltage is optimized so that the wafer being processed is not defective, and the power value of constant power control during on / off control is changed for this purpose. Control to optimize. The apparatus configuration of this embodiment is the same as that of the second embodiment except for the etching
[0049]
FIG. 9 shows a control flow of the etching
[0050]
Also in this case, the relationship between the amount of change in the monitor value and the output value of the high frequency bias and the conditions for issuing an alarm are input in advance as data, or the data for each process is accumulated and converted into data. .
Example 4
Next, a fourth embodiment of the present invention will be described. In the first embodiment, the high frequency voltage is controlled to be turned on / off as shown in FIG. 2B. However, in this embodiment, one period is divided into three or more regions, and time T1, T2,. In addition to setting, the applied power (or amplitude) of each high frequency is set to P1, P2,... Pm and controlled.
[0051]
This embodiment will be described with reference to FIGS. FIG. 10 shows a case where one period is divided into three sub-regions. FIG. 11 shows a flow when processing is performed using the high-frequency power shown in FIG. First, the division number (m) per cycle is set to m = 3, T1, T2, T3 and corresponding P1, P2, P3 are determined (1102), and the etching process is started. For example, P1 is set to 100W, P2 is set to 10W, and P3 is set to 30W. The wafer after the etching process is measured for the CD value, the selection ratio, and the etching rate using the above-described measurement / inspection apparatus (1104, 1106, 1108). Without setting the control value, the next wafer is processed (1114). If the fluctuation amount deviates from the standard value, one of T1, T2, T3 and P1, P2, P3 of the sub-region is set. Change (1116) to process the next wafer.
[0052]
For example, as shown in FIG. 10, when one cycle is divided into three sections, characteristics as shown in FIG. 12 are obtained. The section T1 having the largest amplitude is a section for controlling the maximum ion energy, and the ratio of this section becomes a dominant factor of CD. Therefore, the CD is adjusted by controlling the ratio of the section T1 as shown in FIG. Further, the selection ratio can be finely adjusted as shown in FIG. 12B by changing the amplitude of the section T2 having the smallest amplitude, in other words, by changing the applied power. Of course, even if the amplitude of the other section is changed, the selection ratio is changed. In this case, however, the variation of the selection ratio is large and the control becomes difficult, and the CD and the like are also changed at the same time. Accordingly, in order to finely adjust the selection ratio while minimizing the influence on other factors such as CD, it is suitable to slightly change the amplitude of the section T2. The section T3 having an intermediate amplitude can be used for adjusting the etching rate of Poly-Si. For this reason, the amplitude of the section T3 is set slightly higher than the threshold at which wafer deposition occurs, and this affects the etching rate of Poly-Si, but the amplitude is set so as not to affect the oxide film rate as much as possible. It needs to be adjusted. Under this adjustment, the Poly-Si etching rate can be controlled by changing the ratio of the section T3 as shown in FIG.
[0053]
Specifically, if the CD has changed by ΔCD as shown in FIG. 12A after processing N sheets, the ratio of T1 is changed by ΔT1 so that the CD is returned to the target value, and the next wafer is processed. . If the selection ratio is shifted by ΔS as shown in FIG. 12B, the selection ratio can be maintained at the target value by changing the amplitude of the period T2 by ΔP2 and processing the next wafer. Similarly, if the Poly-Si etching rate is shifted by ΔR, the ratio of the section T3 is changed by ΔT3 as shown in FIG. 12C, and the Poly-Si etching rate can be maintained at the target value.
[0054]
Also in this embodiment, the control range in which only the factor to be controlled can be changed while keeping other factors substantially constant is not so large. However, when the same product is processed in large quantities under the same conditions, the shape or the like does not change. Here, the purpose of the present invention is to adjust the temporal change that occurs only slightly, so that the present invention is effective.
Example 5
Next, a fifth embodiment of the present invention will be described. In this embodiment, the number (m) of sub-regions is changed during the process, and one or both of the times T1, T2,... Tm in one cycle and the high frequency applied powers P1, P2,. is there.
[0055]
The processing flow of this embodiment will be described with reference to FIG. First, time T1, T2, T3 and applied power P1, P2, P3 are set as initial settings (1302), and etching is started (1304). After the etching is started, a monitor value of the plasma emission intensity during the etching is measured (1306). A change amount with respect to the monitor value is obtained (1308), and it is determined whether or not the change amount is within an allowable range (1310). If the change amount is within the allowable range, an etching process by duty ratio feedback control is performed as it is (1312). When the etching is completed (1314), the wafer is unloaded and collected (1316). In step 1310, if the number of sub-regions (m) is deviated from the allowable range (1318), the time T1, T2... Tm and the applied powers P1, P2. Change and process. If such a setting change cannot be processed successfully even if it is repeated a plurality of times (1322), an alarm is issued (1324). Since the amount of change changes when the structure of the wafer to be processed and the etching conditions change, a database that stores data corresponding to each process is created in advance, or a database is built by storing data for each wafer process It is necessary to do.
[0056]
In this embodiment, the method of monitoring and controlling the plasma emission intensity during etching has been described. However, as in the embodiment shown in FIG. 5, the wafer after etching is inspected by an inspection apparatus, and the measurement data is obtained. The determination in step 1310 may be performed based on the determination. Further, as a determination condition in step 1310, the CD value, the selection ratio, and the etching rate may be determined as in the embodiment shown in FIG. Example 6
Next, a sixth embodiment of the present invention will be described. In this embodiment, instead of the ECR plasma apparatus of the first embodiment, a plasma processing apparatus using an inductively coupled plasma source is used, and the high frequency voltage for plasma generation is controlled to be turned on / off as on / off control of the high frequency voltage. . This embodiment will be described with reference to FIG. A high frequency of 13.56 MHz is applied to the induction coil 71 provided outside the vacuum processing chamber 20a by on / off control by a high
[0057]
During the on period of the high
[0058]
The on / off control of the high-
[0059]
Example 7
Next, a seventh embodiment of the present invention will be described. In this embodiment, a capacitively coupled plasma processing apparatus is used as the plasma processing apparatus. This embodiment will be described with reference to FIG. Two parallel plate electrodes are provided in the vacuum processing chamber 20b, a high frequency power source 81 for plasma generation is connected to the upper electrode 82, and a high frequency bias power source 28b for ion acceleration is connected to the lower electrode 27b on which the wafer is disposed. Is connected. In this embodiment, as in the sixth embodiment, either of the high-frequency power supplies is controlled to be turned on / off and controlled as shown in the first to fifth embodiments.
[0060]
As described above, according to these embodiments of the present invention, there is an effect that a wafer can be processed with high reproducibility while suppressing variations in processing dimensions for each wafer without reducing throughput.
[0061]
Note that the data of the etching process in these embodiments may be stored in the control apparatus of the plasma processing apparatus, or may be stored in a host control apparatus that controls the semiconductor manufacturing line. Alternatively, a semiconductor manufacturer and a manufacturing apparatus manufacturer may be connected via a network using the Internet, and data stored in the manufacturing apparatus manufacturer may be used.
[Brief description of the drawings]
FIG. 1 is an overall configuration diagram showing an example of a plasma processing apparatus to which the present invention is applied.
FIG. 2 is a longitudinal sectional view showing a detailed configuration of an etching apparatus section in the apparatus of FIG.
FIG. 3 is a diagram showing a relationship between an on / off duty ratio of a high-frequency voltage applied to a sample when using the apparatus shown in FIG. 2 and CD gain, selection ratio, and uniformity etching characteristics;
FIG. 4 is a diagram showing an example of a measured (monitor) value of a cross-sectional shape of an etched sample.
FIG. 5 is a flowchart showing a process control method using the apparatus of FIG. 2;
FIG. 6 is a diagram illustrating an example of an initial value of CD gain in a plasma processing chamber and CD gain characteristics after N sheets processing obtained as a result of monitoring.
FIG. 7 is a longitudinal sectional view showing a configuration of an etching apparatus section according to a second embodiment of the present invention.
8 is a flowchart showing a process control method using the apparatus of FIG.
FIG. 9 is a flowchart showing a control method according to a third embodiment of the present invention.
FIG. 10 is a diagram showing a method of applying a high frequency voltage according to a fourth embodiment of the present invention.
FIG. 11 is a flowchart showing a control method of the embodiment of FIG. 10;
12 is a diagram showing the relationship between the duty ratio and CD gain of the high frequency voltage, the amplitude and selection ratio of the high frequency voltage, and the duty ratio of the high frequency voltage and the etching rate in the high frequency power of FIG.
FIG. 13 is a flowchart showing a control method of the fifth embodiment.
FIG. 14 is an overall configuration diagram showing another example of a plasma processing apparatus to which the present invention is applied.
FIG. 15 is an overall configuration diagram showing another example of a plasma processing apparatus to which the present invention is applied.
[Explanation of symbols]
DESCRIPTION OF
Claims (2)
前記高周波バイアスの電圧の1周期(T)を、第1(T1)、第2(T2)及び第3(T3)のサブ領域に時間分割し、
前記第1のサブ領域はCDゲインのフィードバック制御、前記第2のサブ領域は選択比のフィードバック制御、前記第3のサブ領域はCDゲイン及び選択比のフィードバック制御を行う期間とし、前記第1のサブ領域では高周波バイアスの印加電力を大きく設定し、CDゲインに応じてデューティー比T1/Tを変えるように構成し、
複数の前記試料に対して設定された処理条件で処理を行うと共に、
前記1周期内の平均印加電力が一定となるように、前記各試料を処理する単位毎に前記各試料の処理状態に応じてフィードバック制御することを特徴とするプラズマ処理方法。In a plasma processing method for processing a sample by applying a high frequency bias,
One period (T) of the high-frequency bias voltage is time-divided into first (T1), second (T2) and third (T3) sub-regions,
The first sub-region is a period for performing feedback control of CD gain, the second sub-region is feedback control for selection ratio, the third sub-region is a period for performing feedback control of CD gain and selection ratio, In the sub region, the applied power of the high frequency bias is set to be large, and the duty ratio T1 / T is changed according to the CD gain.
While processing with the processing conditions set for a plurality of the samples,
A plasma processing method , wherein feedback control is performed in accordance with a processing state of each sample for each unit for processing each sample so that an average applied power within one period is constant .
前記CDゲインが所定の規格より大きくなった場合は前記デューティー比を小さくし、前記CDゲインが前記規格より小さくなった場合は前記デューティー比を大きくすることを特徴とするプラズマ処理方法。The plasma processing method according to claim 1,
A plasma processing method, wherein the duty ratio is decreased when the CD gain is larger than a predetermined standard, and the duty ratio is increased when the CD gain is smaller than the standard .
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002223081A JP3927464B2 (en) | 2002-04-26 | 2002-07-31 | Plasma processing method |
TW091118301A TW569338B (en) | 2002-04-26 | 2002-08-14 | Plasma processing method and device |
KR1020020050443A KR100664512B1 (en) | 2002-04-26 | 2002-08-26 | Plasma processing method and apparatus |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002125187 | 2002-04-26 | ||
JP2002223081A JP3927464B2 (en) | 2002-04-26 | 2002-07-31 | Plasma processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004006571A JP2004006571A (en) | 2004-01-08 |
JP3927464B2 true JP3927464B2 (en) | 2007-06-06 |
Family
ID=30447460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002223081A Expired - Lifetime JP3927464B2 (en) | 2002-04-26 | 2002-07-31 | Plasma processing method |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP3927464B2 (en) |
KR (1) | KR100664512B1 (en) |
TW (1) | TW569338B (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5242906B2 (en) * | 2006-10-17 | 2013-07-24 | 東京エレクトロン株式会社 | Substrate processing apparatus control device, control method, and storage medium storing control program |
JP5514413B2 (en) | 2007-08-17 | 2014-06-04 | 東京エレクトロン株式会社 | Plasma etching method |
JP5390846B2 (en) | 2008-12-09 | 2014-01-15 | 東京エレクトロン株式会社 | Plasma etching apparatus and plasma cleaning method |
JP5279627B2 (en) * | 2009-06-18 | 2013-09-04 | 東京エレクトロン株式会社 | Substrate processing method and storage medium |
SG175695A1 (en) | 2009-08-07 | 2011-12-29 | Kyosan Electric Mfg | Pulse-modulated high-frequency power control method and pulse-modulated high-frequency power source device |
JP5740246B2 (en) * | 2011-08-15 | 2015-06-24 | 株式会社日立ハイテクノロジーズ | Plasma processing apparatus and plasma processing method |
-
2002
- 2002-07-31 JP JP2002223081A patent/JP3927464B2/en not_active Expired - Lifetime
- 2002-08-14 TW TW091118301A patent/TW569338B/en not_active IP Right Cessation
- 2002-08-26 KR KR1020020050443A patent/KR100664512B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW569338B (en) | 2004-01-01 |
KR20030084546A (en) | 2003-11-01 |
JP2004006571A (en) | 2004-01-08 |
KR100664512B1 (en) | 2007-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7611993B2 (en) | Plasma processing method and plasma processing apparatus | |
US6916396B2 (en) | Etching system and etching method | |
KR101993880B1 (en) | Plasma-treatment apparatus | |
US7967995B2 (en) | Multi-layer/multi-input/multi-output (MLMIMO) models and method for using | |
WO2013114870A1 (en) | Plasma processing device, and plasma processing method | |
US20070224709A1 (en) | Plasma processing method and apparatus, control program and storage medium | |
US7771608B2 (en) | Plasma processing method and apparatus | |
US20040060659A1 (en) | Etching system and etching method | |
JP2008516426A (en) | Method and apparatus for improving plasma etch uniformity | |
JP3927464B2 (en) | Plasma processing method | |
JP2845199B2 (en) | Dry etching apparatus and dry etching method | |
JP5189859B2 (en) | Plasma processing method | |
JP4520820B2 (en) | Sample processing apparatus and sample processing system | |
US6939433B2 (en) | Sample processing apparatus and sample processing system | |
JP2007103622A (en) | Plasma processing method and apparatus | |
JP3516741B2 (en) | Plasma processing method | |
JP3637041B2 (en) | Sample processing apparatus and sample processing system | |
JP4324541B2 (en) | Plasma processing equipment | |
JP3661851B2 (en) | Dry etching method and dry etching apparatus | |
KR100950788B1 (en) | Sample processing apparatus and sample processing controlling device | |
JP2005011858A (en) | METHOD OF SETTING mu WAVE POWER IN MANUFACTURE OF SEMICONDUCTOR BY USE OF PLASMA, EQUIPMENT FOR MANUFACTURING SEMICONDUCTOR DEVICE USING THE SETTING METHOD, AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE USING THE SETTING METHOD | |
KR101066972B1 (en) | Plasma processing apparatus and plasma processing method | |
JP2002343774A (en) | Device and method for plasma processing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050620 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070302 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |