Nothing Special   »   [go: up one dir, main page]

JP3900595B2 - 光電装置 - Google Patents

光電装置 Download PDF

Info

Publication number
JP3900595B2
JP3900595B2 JP16623997A JP16623997A JP3900595B2 JP 3900595 B2 JP3900595 B2 JP 3900595B2 JP 16623997 A JP16623997 A JP 16623997A JP 16623997 A JP16623997 A JP 16623997A JP 3900595 B2 JP3900595 B2 JP 3900595B2
Authority
JP
Japan
Prior art keywords
semiconductor element
optical semiconductor
substrate
electrode
photoelectric device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16623997A
Other languages
English (en)
Other versions
JPH1117225A (ja
Inventor
広昭 為本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP16623997A priority Critical patent/JP3900595B2/ja
Publication of JPH1117225A publication Critical patent/JPH1117225A/ja
Application granted granted Critical
Publication of JP3900595B2 publication Critical patent/JP3900595B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、フォトインタラプタ、LEDディスプレイ、イメージスキャナー等に利用される発光素子や受光素子を有する光電装置に係わり、特に、製造条件や使用環境によらず安定した光電特性を有する光電装置に関するものである。
【0002】
【従来技術】
今日、LSIなどのシリコンテクノロジー等の発展により、多量の情報を処理し利用することが可能となった。これに伴い、種々の情報を検知或いは表示可能な光電装置に対する社会の要求がますます高まりを見せている。
【0003】
具体的には、光半導体素子としてLEDチップ、LD(以下、レーザーダイオードとも呼ぶ)などの発光素子や光センサー、太陽電池などの受光素子が挙げられる。光半導体素子は、素子自体を水分や塵芥などから保護する或いは実装しやすくする等の観点から基板上に配置させモールド樹脂で被覆される。このような構成の光電装置は、LEDディスプレイ、光ディスクやFA(ファクトリー・オートメーション)など種々の分野で利用され始めている。利用分野が広がるにつれ野外など種々の環境下で使用され始めている。
【0004】
光電装置に利用される光半導体素子としては、半導体を介して一対の電極が設けられた構造のものと、光半導体素子の同一平面側に正極及び負極に相当する電極が設けられた構造(以下、プレーナー構造とも呼ぶ。)のものとが挙げられる。
【0005】
半導体を介して電極が設けられた光半導体素子を利用した光電装置は、図6の如く、一方をAgペースを用いて基板上の一方の外部電極と電気的に接続させる。また、光半導体素子の他方の電極を一対に形成された他方の外部電極に金線などを利用してワイヤーボンディングすることにより電気的に接続させる。外部電極と電気的に接続された光半導体素子は、エポキシ樹脂などによりモールドすることで種々の環境下で使用可能な光電装置が形成される。基板に設けられた外部電極に電力を供給する或いは、受け取ることにより光半導体素子を発光させたり発電などすることができる。このような光電装置は、比較的簡単に形成できる反面、外力によりワイヤーが損傷しやすい、小型化がしにくい。さらには、ワイヤーが光の妨げになるという問題を有する。
【0006】
一方、プレーナー構造の光半導体素子を利用した光電装置は、図5の如き、基板に設けられた一対の外部電極と、同一平面側に設けられた光半導体素子の各電極をAgペーストを用いて接続する。基板上に形成された外部電極と電気的に接続された光半導体素子は、エポキシ樹脂などによりモールドすることにより光電装置が形成される。この光電装置は、ワイヤーによる不都合がない特徴を持つ。
【0007】
【発明が解決しようとする課題】
しかしながら、半導体素子を介して電極が形成された光半導体素子を利用した光電装置に比べてプレーナー構造の光半導体素子を利用した光電装置は、モールド部材形成後に接触抵抗が増える、光半導体素子が駆動しない傾向が強い。また、温湿度サイクルの激しい使用環境下では発光輝度などの低下や不点灯になる確率が高い傾向にある。同様に、外部環境下から保護するモールド部材である透光性樹脂を厚くするにつれ、逆に発光輝度の低下や不点灯になる確率が高い傾向にある。より優れた光電特性が求められる今日においては上記構成の光電装置では十分ではなく、更なる特性向上が求められる。
【0008】
【課題を解決するための手段】
本発明は、基板に設けられた一対の電極上に導電性部材を介してそれぞれ電気的に接続された同一平面上に正極及び負極を有するプレーナー構造型の光半導体素子と、この光半導体素子を封止するモールド部材と、を有する光電装置である。
【0009】
特に、本発明は、一対の外部電極の幅は、互いに対向する電極間に近づくにつれ細くなるものであり、前記光半導体素子の電極に投影された外部電極の面積が、前記光半導体素子の電極面積よりもそれぞれ小さいものである。
【0010】
本発明の請求項に記載の光電装置は、外部電極の表面高さが、基板表面より高いものである。
【0011】
本発明の請求項に記載の光電装置は、光半導体素子が、サファイア基板上に形成された窒化物系化合物半導体であるものである。
【0012】
【作用】
本発明は、同一平面側に電極を有する光半導体素子を導電性部材を用いて基板上の外部電極に電気的に接続させる場合、光半導体素子、基板及び対向する外部電極の空間にモールド部材が流れ込みやすい形状とすることにより、密着性を向上させうるものである。さらに、余分な導電性部材の流れ込みによる電極間のショートを防止しつつ更なる密着性を向上させ得る。
【0013】
【発明の実施の形態】
本発明者は、種々の実験の結果、同一平面側に電極を有する光半導体素子を利用した光電装置における光電特性が、基板に設けられた特定の電極形状により大きく変わることを見いだし、これに基づいて本発明を成すに至った。
【0014】
本発明による特性向上の理由は定かではないが、光半導体素子に設けられた同一平面側にある電極間と基板に設けられた外部電極と、の空間に流れ込むモールド部材と密着性に大きな関係があると考えられる。
【0015】
即ち、モールド部材は、光半導体素子を保護すると共に固定させる働きもする。しかしながら、モールド部材は、硬化時や温度変化が生じるとモールド部材の略中心方向に収縮する応力がかかる。通常、光半導体素子上にモールド部材が形成されるためモールド部材が収縮する中心は、光半導体素子上にある。そのため光半導体素子側から見ると図3の如く、基板から光半導体素子を引き剥がされる方向に力が掛かる。
【0016】
同一平面側に設けられた外部電極間は、通常小型化するにつれ数百μm以下と極めて狭い。また、一対の電極間の隙間からモールド部材を入れなければならないので、モールド部材が入り込みにくい。そのため光半導体素子の電極間にモールド部材がない或いは少なくなる箇所ができやすい。モールド部材が入り込まない場所は、空孔となり光半導体素子と外部電極を接着させる力が弱くなる。そのため、光半導体素子と基板との接着が強固に行われていないと熱硬化時や温度変化の激しい環境下においては、導電性部材の剥離、クラックや光半導体素子自体が損傷し、不良が生じやすい傾向にあると考えられる。以下、図2に本発明の具体的構成例を示す。
【0017】
光半導体素子としてサファイア基板上に形成させた窒化物半導体を利用した。窒化物半導体は、N型半導体及びP型半導体を順に形成させP型半導体の一部をエッチングすることにより窒化ガリウム系化合物半導体のPN各半導体表面を露出してある。半導体露出面にスパッタリング法を用いて各電極を形成させてある。こうして同一平面側に電極を有する光半導体素子であるLEDチップを形成する。
【0018】
一方、外部電極として銅板を折り曲げ加工する。インサート成形により銅板を外部電極とするパッケージを形成させた。ここで銅板は、実装されるLEDチップの電極間の距離に合わせてある。また、対向する基板の電極は、近づくにつれ面積が小さくなるように互いに凸状(三角形状)に形成させてある。基板の外部電極にそれぞれAgペーストを塗布した後、LEDチップの各電極を位置合わせしてダイボンディングさせた。Agペーストを硬化後LEDチップの周囲にモールド部材を注入することにより本発明の光電装置を構成させた。基板外部に設けられた外部電極に電力を供給することによりLEDチップを発光させることができる。また、温湿度サイクルが比較的厳しい環境下においても優れた光電特性を有する発光装置とすることができる。以下、本発明の各構成について詳述する。
【0019】
(外部電極101、111、121)
外部電極101は、少なくとも基板上に設けられプレーナー構造型の光半導体素子に形成された各電極113と導電性部材201により接続できるものである。外部電極101は、基板上に設けられた導電性パターンにより形成させても良いし、リードフレームを加工させて形成させても良い。外部電極101は光半導体素子の電極と接続されることから電気伝導性及び密着性に優れたものであることが望まれる。また、本発明に用いられる外部電極101は、基板と光半導体素子の空間にモールド部材が入りやすい構造とさせ密着性を向上させるものである。具体的な構造としては、図1に示す如く、先端が互いに凸状の一対の電極形状であり、三角状が挙げられる。この他、モールド部材が入りやすい構造としては、円状、楕円状、多角形形状さらには、立体的に多角形な形状など種々の形状が挙げられる。
【0020】
特に、光半導体素子の電極113は、それ自体が極めて小さく光電特性、電気伝導性及び密着性を考慮しなければならず設計の自由度が少ない。これに対して外部電極101は、基板上に設けられた銅箔などの導電性パターンをエッチングにより形成する、或いは所望の形状に予め形成させたリードフレームをインサート成形などにより形成させる。そのため光半導体素子103の光特性などに関係なく設計自由度を広くすることができる。また、比較的大面積に簡単に形成させることができる。
【0021】
さらに、外部電極101は、一体となった基板平面102と同一平面上に形成させることができるし、基板平面102よりも高くさせることもできる。外部電極101を基板平面102よりも高くさると外部電極以外の可とう性導電樹脂部材201の厚みが厚くなる。そのため光半導体素子103の自己発熱或いは周囲よりの加熱時に熱などにより歪みが生じても吸収可能な歪み量が多く導通接触を安定化させることができる。また、先端が凸状になっていることからモールド部材202が流入しやすくなる。
【0022】
このような外部電極101の具体的材料としては、銅、アルミニウムやこれらに金、銀、白金などをメッキさせたものが好適に挙げられる。
【0023】
(基板102)
基板102は、光半導体素子103を支持すると共に光半導体素子103の電極と電気的に接続可能な外部電極101、111、121を有するものである。また、基板102上に固定させた光半導体素子103の少なくとも一部を透光性モールド部材202で被覆し接着するものである。基板102は、平面上のみの構成としても良いし、光半導体素子が収納可能なパッケージと一体化させ側壁112などを有するものでも良い。
【0024】
具体的には、パッケージ内部に開口部を有し開口部の底面に光半導体素子103を搭載させる形態とすることもできる。このような側壁112を利用すること光利用効率を向上させることもできる。何れにしても、光半導体素子103が支持可能な平面を有するものである。したがって、これらと基板102とは、密着性がよいことが望まれる。さらに、可視光域に分光特性を有する光半導体素子103を収容し利用させるためには遮光性の反射部材などとして機能させるために着色していることが好ましい。また、光半導体素子103と外部との電気的に遮断させるために絶縁性を有することが望まれる。
【0025】
基板102は光半導体素子103などからの熱の影響をうけた場合、モールド部材202との密着性を考慮して熱膨張率の小さい物が好ましい。基板102表面は、エンボス加工させて接着面積を増やしたり、プラズマ処理してモールド部材202や導電性部材201との密着性を向上させることもできる。
【0026】
基板102に利用される材料として、具体的には、ポリカーボネート樹脂、ポリフェニレンサルファイド(PPS)、液晶ポリマー(LCP)、ABS樹脂、エポキシ樹脂、フェノール樹脂、アクリル樹脂、PBT樹脂等の樹脂やAlN、BN、Al23などよりなるセラミックなどが好適に用いることができる。
【0027】
(光半導体素子103)
光半導体素子103としては、光を電気に変える受光素子或いは電気を光に変える発光素子が用いられる。受光素子は、液相成長法を利用して形成させたGe、Si、InAs、CdS等の単結晶半導体を用いたもの、プラズマ、熱、光などのエネルギーによる各種CVD法を利用して形成させたSi、SiC、SiGe等の微結晶、非晶質半導体の非単結晶半導体を利用した光センサー、太陽電池などが好適に挙げられる。半導体の構造としては、ショットキー接合、MIS接合、PN接合やPIN接合を有したホモ構造、ヘテロ構造のものが挙げられる。半導体の材料やその混晶度によって受光素子の受光波長を種々選択できる。ガラス、耐熱性樹脂や金属基体上に上記構成の半導体を所望の大きさに形成し電気的接続をとることによって受光素子が形成できる。受光素子の電極としてはスパッタリングや真空蒸着により形成させたAl、Ag、Au等の各種金属、SnO2、ZnOなどの金属酸化物やn+の半導体などを利用することができる。
【0028】
一方、発光素子としては液相成長法やMOCVD法等により基体上にZnS、ZnSe、SiC、GaP、GaAs、GaAlAs、GaAlP、AlInGaP、GaN、InN、AlN、InGaN、GaAlN、AlInGaN等の半導体を発光層として形成させたLED、LD等が用いられる。半導体の構造としては、MIS接合やPN接合を有したホモ構造、ヘテロ構造あるいはダブルへテロ構成のものが挙げられる。半導体層の材料やその混晶度によって発光波長を紫外光から赤外光まで種々選択することができる。さらに、量子効果を持たせるため発光層を単一井戸構造、多重井戸構造とさせても良い。
【0029】
形成された半導体は、選択的に形成させるか、或いは形成させた後にエッチングさせることにより同一平面側に正極及び負極に相当する電極を形成させたプレーナー構造の光半導体素子とすることができる。
【0030】
(導電性部材201、301、302)
導電性部材201としては、光半導体素子103の各電極113と外部電極101とを電気的に接続させると共に固定可能なものである。導電性部材201は、外部電極101、光半導体素子の電極113材料によって種々選択させることができるが、各種半田や、金、銀、白金、銅やカーボンなどの導電性部材をエポキシ樹脂、アクリル樹脂、イミド樹脂などの樹脂中に含有させた導電性ペーストなどを好適に利用することができる。
【0031】
(モールド部材202)
モールド部材202は、各光半導体素子103やその電気的接続のための導電性部材201等を外力や水分などから保護するために設けられる。モールド部材202の材料として具体的には、エポキシ樹脂、ユリア樹脂、シリコン樹脂、フッ素樹脂、ポリカーボネート樹脂などなどの耐候性に優れた樹脂が好適に用いられる。モールド部材202は、基板102及び導電性部材201と光半導体素子の電極113を被覆させるため光半導体素子103全体を被覆することもできるし、少なくとも一部を被覆させることもできる。
【0032】
光半導体素子103が発光する波長や受光する波長に合わせてフィルター効果として働く着色剤や光半導体素子103から発光する光の少なくとも一部或いは、外部からの波長を変換する蛍光物質を含有させることもできる。さらに、所望に応じて拡散剤を混合しても良い。以下本願発明の具体的実施例について詳述するがこれのみに限られるものではない。
【0033】
【実施例】
(実施例1)
プレーナー構造を有する光半導体素子としてサファイア基板上に窒化ガリウム系半導体を発光層として利用したLEDチップを利用した。LEDチップは、サファイア基板上にMOCVD法を用いてN型GaN及びノンドープのInGaN及びP型GaAlNを積層させてある。なお、サファイア基板上には、バッファ層としてGaNが形成され、ノンドープの発光層となるInGaNは、量子効果が生ずる程度の薄膜とさせてある。形成されたP型半導体の一部を部分的にエッチングさせN型半導体表面を露出させる。正極及び負極の電極と接触する面を除いて絶縁層を形成させるためにマスクを形成させる。フォトマスクを利用して、正負両電極を大きく形成できるように絶縁層であるSiO2をスパッタリング法により形成させる。PNの各半導体露出表面及び絶縁層上に長方形の電極をスパッタリング法により形成させる。
【0034】
一方、基板上に形成された外部電極として、銅箔の打ち抜きによるリードフレームを外部電極として利用する。光半導体素子の電極と接続されるリードフレームの先端は、光半導体素子の電極幅に合わせて細くし半円形状を成している。このため光半導体素子の電極に投影された外部電極の面積が、光半導体素子の電極面積よりもそれぞれ小さくなっている。リードフレームの先端を互いに約100μm程度にまで近接配置させ白色顔料を含有させたLCDによりインサート成形させる。このように形成された基板は、表面側の底辺に一対のリードフレームが露出している。リードフレーム間は、互いに向き合った先端が凸状の半円形状である。また、底面の周囲には、光半導体素子からの光を反射させたり、光半導体素子への光を集光させたりする側壁が一体に形成されている。基板表面であるパッケージ底面のリードフレームは、ポリカーボネート樹脂表面より約10μm高く形成させてある。
【0035】
パッケージ底面のリードフレーム上にエポキシ樹脂中にAgが含有された銀ペーストを一対のリードフレーム先端にそれぞれ塗布した。その後、Agペーストが塗布されたリードフレームとLEDチップの電極とを合わせてダイボンディングさせた。ダイボンディング後、Agペーストを120℃20分で硬化させ電気的接続と仮固定を行った。この状態で外部電極に電力を供給させLEDチップが発光可能なものを300個形成させた。
【0036】
次に、パッケージの開口部内に透光性モールド部材として働くエポキシ樹脂を注入させた。モールド部材であるエポキシ樹脂を150℃2時間で硬化させることにより表面実装型LEDを構成させた。形成させた光電装置に電力を供給させ、光度計により各光電装置をそれぞれ調べた。モールド部材形成前後においても全ての光電装置が発光可能であった。光度は、モールド部材によりLEDチップとの屈折率差が緩和されたと考えられる50%の上昇を示した。さらに、温湿度サイクル試験として−5度5分80度10分を100サイクル繰り返した後、同様にして形成された光電装置の発光特性を調べたが変化がなかった。
【0037】
(比較例1)
対向する外部電極先端が互いに平面であり、外部電極表面と基板表面とが略平面である以外は、実施例1と同様にして形成させた。モールド部材形成前に発光可能であった表面実装型LEDである発光ダイオードは、実施例1と同様の発光特性を示した。モールド部材形成後の同じ発光ダイオードを調べたところ実施例1に比べて発光輝度の低下している或いは未発光の発光ダイオードが21%もあった。
【0038】
(実施例2)
発光素子であるLEDチップの代わりに、受光素子を利用した。また、リードフレームの先端を半円形から三角形状とした以外は実施例1と同様にして形成させた。受光素子は、MOCVD法を利用してサファイア基板上にN型窒化ガリウム半導体を形成させたものを利用した。N型窒化ガリウム半導体上には、プレーナー構造の光センサーとすべく一対のAu電極を真空蒸着法により形成させてある。温湿度サイクル試験前後において、流れる電流にほとんど差がなかった。
【0039】
(比較例1)
光半導体素子として、実施例2と同様の受光素子を利用した。また、対向する外部電極先端が互いに平面であり、外部電極表面と基板表面とが略平面である以外は、実施例2と同様にして光電装置を形成させた。実施例1と同様にして温湿度サイクル試験を行った。温湿度サイクル試験後、実施例2に比べて内部抵抗の増えたものが約15%もあった。
【0040】
【効果】
本発明の構成とすることにより、光電特性の安定した光電装置とすることができる。特に、基板上に電気的に接続させたプレーナー構造の光半導体素子をモールド部材で被覆した光電装置の形成時及び使用環境に係わらず安定した光電特性を示すことができる。なお、光半導体素子は極めて小さくその電極を種々の形状に形成させるのは設計の自由度が低下する。他方、本発明の如く基板に設けられた外部電極を所望の形状とすることにより設計の自由度を向上させることもできる。
【0041】
本発明の請求項2記載の構成とすることにより、余分な導電性部材があったとしても、一対の外部電極間で短絡することなく形成させることができる。即ち、導電性部材を多くして密着性を向上させることもできるが、プレーナー構造型の光電装置においては、電極間が極めて短いため導電性部材を多くすると短絡を生じる危険性がある。本発明は、基板上に塗布される導電性部材の量を基板上の大きさにある程度依存することを利用することにより短絡することなく密着性を向上させることができる。
【0042】
本発明の請求項3記載の構成とすることにより、外部電極からはみ出た余分な導電性部材を利用して、より密着性を向上させることができる。また、基板表面と電極の間に形成された導電性部材の厚みを部分的に厚くすることができるため電気伝導と密着性とを機能分離させることができる。そのため、光半導体素子の電極と外部電極間は、導電性部材の厚みを薄くし電気伝導性を落とすことなく、熱収縮による吸収可能な歪み量を多くすることができる。
【0043】
本発明の請求項4記載の構成とすることにより、半導体素子自体にかかる力を抑制することができるため本発明の効果を顕著にすることができる。
【図面の簡単な説明】
【図1】本発明の光電装置を示した模式的平面図である。
【図2】本発明の光電装置を示した図1におけるA−A断面図である。
【図3】本発明の光電装置の作用を説明する図1におけるB−B断面図である。
【図4】本発明と比較のために示したプレーナー構造の光半導体素子を利用した光電装置の平面図である。
【図5】本発明と比較のために示した光電装置である図4におけるA−A断面図である。
【図6】本発明と比較のために示した半導体を介して一対の電極を持った光半導体素子を利用した光電装置の断面図である。
【符号の説明】
101・・・光半導体素子の電極に投影される外部電極
111・・・先端部と連続した外部電極
121・・・外部と電気的に接続可能な外部電極
102・・・パッケージ底面となる基板
112・・・パッケージを構成する側壁
103・・・プレーナー構造を有する光半導体素子
113・・・光半導体素子に形成された一対の電極
201・・・導電性部材
202・・・モールド部材
203・・・光半導体素子の電極間と、基板に設けられた外部電極との空間
301・・・外部電極上の導電性部材
302・・・外部電極からはみ出した導電性部材
401・・・外部電極
421・・・外部と電気的に接続可能な外部電極
402・・・パッケージ底面となる基板
412・・・パッケージを構成する側壁
403・・・プレーナー構造を有する光半導体素子
413・・・光半導体素子に形成された一対の電極
501・・・導電性部材
502・・・モールド部材
503・・・光半導体素子の電極間と、基板に設けられた外部電極との空間
601・・・導電性ワイヤー
603・・・半導体を介して設けられた電極を持つ光半導体素子
613・・・光半導体素子に形成された電極

Claims (3)

  1. 基板に設けられた一対の外部電極上に導電性部材を介してそれぞれ電気的に接続された同一平面上に正極及び負極を有する光半導体素子と、該光半導体素子を封止するモールド部材と、を有する光電装置であって、
    前記一対の外部電極のは、互いに対向する電極間に近づくにつれ細くなり、前記光半導体素子の電極に投影された外部電極の面積が、前記光半導体素子の電極面積よりもそれぞれ小さいことを特徴とする光電装置。
  2. 前記外部電極の表面高さは、基板の表面より高い請求項1記載の光電装置。
  3. 前記光半導体素子は、サファイア基板上に形成された窒化物系化合物半導体である請求項1又は2記載の光電装置。
JP16623997A 1997-06-23 1997-06-23 光電装置 Expired - Fee Related JP3900595B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16623997A JP3900595B2 (ja) 1997-06-23 1997-06-23 光電装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16623997A JP3900595B2 (ja) 1997-06-23 1997-06-23 光電装置

Publications (2)

Publication Number Publication Date
JPH1117225A JPH1117225A (ja) 1999-01-22
JP3900595B2 true JP3900595B2 (ja) 2007-04-04

Family

ID=15827696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16623997A Expired - Fee Related JP3900595B2 (ja) 1997-06-23 1997-06-23 光電装置

Country Status (1)

Country Link
JP (1) JP3900595B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196644A (ja) * 2000-01-11 2001-07-19 Nichia Chem Ind Ltd 光半導体装置及びその製造方法
JP5375041B2 (ja) 2008-11-13 2013-12-25 日亜化学工業株式会社 発光装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120562A (ja) * 1992-10-01 1994-04-28 Nichia Chem Ind Ltd 青色発光デバイス
JPH08321634A (ja) * 1995-05-26 1996-12-03 Stanley Electric Co Ltd 表面実装型発光ダイオード
JP3065509B2 (ja) * 1995-06-02 2000-07-17 スタンレー電気株式会社 表面実装型発光ダイオード

Also Published As

Publication number Publication date
JPH1117225A (ja) 1999-01-22

Similar Documents

Publication Publication Date Title
KR101002111B1 (ko) 발광 장치 및 그 제조 방법
US8097896B2 (en) Light emitting device package and method for manufacturing the same
US9240395B2 (en) Waterproof surface mount device package and method
US9130137B2 (en) Light emitting element and light emitting module thereof
US7491981B2 (en) Light-emitting device and glass seal member therefor
KR101451266B1 (ko) Led 광 모듈
US20020163001A1 (en) Surface mount light emitting device package and fabrication method
KR20080049828A (ko) 발광 장치
CN105702832A (zh) 用于发光器件的载体
CN109429532A (zh) 发光器件封装和光源设备
JPH11251644A (ja) 半導体発光装置
JPH09321341A (ja) 光半導体装置及びその製造方法
JP2001024228A (ja) 発光装置
JP2006073618A (ja) 光学素子およびその製造方法
US8692274B2 (en) Light emitting diode package structure
KR101916148B1 (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
JP3900595B2 (ja) 光電装置
JPH09307145A (ja) 光半導体装置
KR20030054596A (ko) 발광 다이오드 제조방법
KR20150097990A (ko) 발광 소자 및 이를 구비한 조명 장치
JP4765507B2 (ja) 発光装置
KR101946831B1 (ko) 발광 소자 패키지
JP4483772B2 (ja) 発光装置およびその製造方法
KR101896691B1 (ko) 발광 소자 및 조명 시스템
KR20160093370A (ko) 발광 소자 패키지 및 조명 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061225

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140112

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees