Nothing Special   »   [go: up one dir, main page]

JP3996557B2 - Manufacturing method of semiconductor junction wafer - Google Patents

Manufacturing method of semiconductor junction wafer Download PDF

Info

Publication number
JP3996557B2
JP3996557B2 JP2003194576A JP2003194576A JP3996557B2 JP 3996557 B2 JP3996557 B2 JP 3996557B2 JP 2003194576 A JP2003194576 A JP 2003194576A JP 2003194576 A JP2003194576 A JP 2003194576A JP 3996557 B2 JP3996557 B2 JP 3996557B2
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
bonded
manufacturing
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003194576A
Other languages
Japanese (ja)
Other versions
JP2005032882A (en
Inventor
昭男 金井
恵一 竹田
貴志 村上
Original Assignee
直江津電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 直江津電子工業株式会社 filed Critical 直江津電子工業株式会社
Priority to JP2003194576A priority Critical patent/JP3996557B2/en
Publication of JP2005032882A publication Critical patent/JP2005032882A/en
Application granted granted Critical
Publication of JP3996557B2 publication Critical patent/JP3996557B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、2枚の半導体ウエーハ基板同士を接合して、半導体接合ウエーハを製造する方法に関し、詳しくはウエーハ外周の未接合部を減少させ、いわゆるテラス部を非常に小さくするか、あるいは全くない半導体接合ウエーハの製造方法に関する。
【0002】
【従来の技術】
従来の半導体接合ウエーハの製造方法を図3を用いて説明する。まず、ボンドウエーハ(第1シリコン基板)10とベースウエーハ(第2シリコン基板)20同士を密着させた後に(図3(a))、通常1000〜1200℃の温度で熱処理(以下、固着熱処理と記す)を施して接合強度を高めることが一般的である(図3(b))。この場合、図7に示すように、2枚のシリコン基板10,20の厚さ(T1)は、直径にもよるが一般的に500μm程度の同じ厚さのものが用いられる。また、面取り幅(X1)は、350〜500μm程度のものが用いられる。
【0003】
図3に示すように、このように2枚のウエーハが接合された後の工程において、デバイスが作製される側のボンドウエーハ10を所定の厚さにするため、平面研削加工を行い(図3(d))、さらにその平面研削面10aを鏡面研磨して半導体接合ウエーハを製造する(図3(e))。しかし、図8に示すように、このようにして接合された2枚のウエーハの外周約1〜2mmの幅(W1)にわたり隙間4ができ、未接合部10cが生じる。
【0004】
図7に示すように、この未接合部10cは、2枚の貼り合されるシリコン基板10,20の外周部が鏡面研磨によってダレた形状になっているため、接着時にその部分が隙間4となって生じる。尚、その未接合部10cの幅(W1)には、シリコン基板のチッピングを防ぐために加工される一般的な面取りの幅(X1)も含まれている。
【0005】
このように外周の未接合部が存在すると、2枚のウエーハを接合した後のボンドウエーハを研削・研磨する工程、あるいはデバイス作製工程でこの部分が剥離してしまう問題が起きる。また、この未接合部によってデバイス特性を劣化させることも考えられる。したがって、この未接合部をあらかじめ除去する必要がある。
【0006】
そのため図3(c),図9に示すように、通常はボンドウエーハ外周の約1〜2mm幅(W1)の未接合部10cをボンドウエーハ10と支持基板となるベースウエーハ20が貼り合わされた接合界面31に達するまで研削、もしくはエッチング等で除去する未接合部の除去工程を行ったのちに所定の厚さにボンドウエーハの表面を研削・研磨加工し、ウエーハ外周に段差形状を設けたテラス領域30を形成する。
【0007】
しかし、このようにテラス領域を大きくとる方法は、ウエーハ製造工程が複雑となり、生産性が低く、コストが高い。また大きなテラス領域を設けると、デバイス作製側の基板であるボンドウエーハの直径が小さくなり、デバイスの作製可能面積が小さくなってしまう。さらに、テラス領域が大きいと、その段差形状がその後のデバイス工程等における製造装置のウエーハ搬送等のハンドリングに支障を来たす場合がある。
【0008】
このような、半導体接合ウエーハ製造時に生じる未接合部を小さくするため、接合するボンドウエーハをベースウエーハよりも薄くすることが提案されている(例えば特許文献1参照)。これは、ボンドウエーハを通常より薄くすることにより、ボンドウエーハがベースウエーハに張り付き易くなり、未接合部を小さくできるというものである。
【0009】
しかし、この方法は、半導体ウエーハのワレ、カケ等が生じないようにボンドウエーハの厚さを300μm以上にするものであった。そのため、結局、ウエーハ外周部に1mm以上の未接合部が残るものとなっていた。このような方法では、この未接合部を除去するためのテラス領域は依然として大きくする必要があり、デバイス作製可能面積が小さくなり、デバイス作製工程におけるウエーハ搬送等に支障をきたすおそれがあった。
【0010】
【特許文献1】
特開平11−26337号公報
【0011】
【発明が解決しようとする課題】
本発明は、上記問題点を解決するためになされたもので、本発明はこのような従来の製造方法で生じるウエーハ外周の未接合部を一層小さくし、テラス領域を極めて小さくでき、あるいはテラス領域を全く設けずに済む半導体接合ウエーハの製造方法を提供することを目的としている。
【0012】
【課題を解決するための手段】
上記目的を達成するための本発明は、少なくとも、2枚の半導体ウエーハを直接密着させ、これに熱処理を加えて接合させた後、前記半導体ウエーハの外周部の未接合部を除去する半導体接合ウエーハの製造方法であって、前記2枚の半導体ウエーハのうち、少なくとも一方の半導体ウエーハの厚さを予め100μm以下にして他方の半導体ウエーハと密着させることを特徴とする半導体接合ウエーハの製造方法である
【0013】
このように、半導体接合ウエーハの製造方法において、接合する2枚の半導体ウエーハのうち、少なくとも一方の半導体ウエーハの厚さを、予め従来のウエーハよりも極めて薄い100μm以下にして他方の半導体ウエーハと密着させることにより、半導体ウエーハが著しくしなやかになり張り付き易くなるため、外周部の未接合部が大幅に小さくなり、未接合部を除去するためのテラス領域を極めて小さくすることができる。
【0014】
この場合、前記半導体ウエーハの外周部の面取り幅を100μm以下にして密着させて接合することが好ましい
このように、接合する半導体ウエーハの外周部の面取り幅を、従来の面取り幅よりも極めて小さい100μm以下にすることにより、2枚のウエーハを接合した際の隙間を小さくすることができ、一方のウエーハ厚さが100μm以下であることとも合いまって、未接合部をより小さくすることができる。
【0015】
この場合、前記2枚の半導体ウエーハとして規格値よりも大きい直径のウエーハを用い、前記2枚の半導体ウエーハを接合した後、前記接合した両方の半導体ウエーハの外周部における未接合部を両方のウエーハとも除去して製造される半導体接合ウエーハの直径を規格値とすることが好ましい
【0016】
このように、接合する2枚の半導体ウエーハとして規格値よりも大きい直径のウエーハを用い、この2枚の半導体ウエーハを接合した後、未接合部をボンドウエーハ側のみ除去してテラス領域を設けるのではなく、接合した両方の半導体ウエーハの外周部における未接合部を、ボンドウエーハおよびベースウエーハの両方とも除去して、製造される半導体接合ウエーハの直径を規格値とすることにより、テラス領域を全く設けることなく未接合部を除去することができ、デバイス作製可能面積が大きく、また段差形状がないためデバイス作製工程のウエーハ搬送等に支障がないウエーハを製造することができる。また、上記ボンドウエーハおよびベースウエーハの両方の未接合部の除去は、本発明においては、一方のウエーハが薄く、また面取り幅の小さいものを用いるため、通常の面取り加工で行うことが可能であり、加工工程上も簡単であるばかりか、出来た接合ウエーハの外周形状が通常のウエーハの面取り形状とほぼ同様となり、ハンドリング上も極めて好ましい。
【0017】
この場合、前記未接合部を除去する加工幅を、前記接合前の半導体ウエーハの外周部における面取り幅の3倍以上とすることが好ましい
このように未接合部を除去する加工幅を、接合前の半導体ウエーハの外周部における面取り幅の3倍以上とすれば、確実に未接合部を無くすことができる。
【0018】
この場合、前記半導体ウエーハにシリコンウエーハを用いることができる
このように、接合させる半導体ウエーハにシリコンウエーハを用いることにより、種々の半導体デバイス製造に用いることができる半導体接合ウエーハを製造することができる。
【0019】
そして、前記本発明に記載の半導体接合ウエーハの製造方法により製造された半導体接合ウエーハは2枚の半導体ウエーハを接合したときの未接合部が著しく小さいため、これを除去するために設けられたテラス領域も非常に小さいか、あるいはテラス領域がないものとすることができる。そのため、半導体接合ウエーハのデバイス作製可能面積を従来よりも大きくすることができる上、デバイス製造時のウエーハ搬送等の障害になることを防止することができる。
【0020】
以下、本発明についてさらに詳述するが、本発明はこれに限定されるものではない。
従来、半導体接合ウエーハは、作製されるデバイスの規格によってウエーハの厚さが設定されるが、一般的に、デバイスが作製される側のボンドウエーハの厚さは、支持基板となるベースウエーハとほとんど同じ厚さの400〜600μmを用いていた。また、用いるボンドウエーハおよびベースウエーハの直径は、最終的に製品となる接合ウエーハの直径規格となるものが用いられていた。
【0021】
前述した特開平11−26337号公報に記載の方法は、ボンドウエーハに通常より薄いウエーハを用いるが、ウエーハのワレ、カケを考慮して、厚さ300μm以上の厚いウエーハを用いるものであった。また、直径については、規格値通りのものを用いていた。
【0022】
しかし、最終的にデバイスが作製されるボンドウエーハの厚さは、接合後に所定の厚さ(一般的には100μm以下)に加工されるため、予め厚さが100μm以下の薄いウエーハを接合しても良い。そして、本発明者らが調査・検討したところ、少なくとも一方のウエーハ厚を100μm以下とすることにより、厚さ100μmを越えるウエーハに比べて、ウエーハが著しくしなやかになり、他方の基板に重ね合わせるときに貼り付きやすくなり、未接合部を大幅に小さくすることができることが判った。一方、近年のデバイス作製工程におけるウエーハハンドリング技術の向上により、予め厚さ100μm以下のウエーハを接合ウエーハの製造に用いても、ウエーハのワレ、カケが生じるおそれは少なくなっている。そこで、本発明者は半導体接合ウエーハの製造に厚さ100μm以下の薄いウエーハを用いることとした。また、予め規格値より大き目のウエーハを用い、薄いウエーハを用いることで、小さくなった未接合部をボンドウエーハとベースウエーハの両方を一緒に除去することで、テラス部のない接合ウエーハを作製できることを見出した。
本発明はこのような基本思想に基づき、諸条件を検討の結果、完成したものである。
【0023】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら具体的に説明するが、本発明はこれらに限定されるものではない。
まず、図1(a)および図4に示すように、貼り合わせる2枚の半導体基板であって、デバイスが作製される側のボンドウエーハ1と、支持基板となるベースウエーハ2を用意する。図1(a)に示すように、ボンドウエーハ1およびベースウエーハ2の直径は製造される接合ウエーハの直径の規格値であるφとなっている。そして図4に示すように、この例ではベースウエーハ2の厚さ(T1)が400〜600μmであるのに対し、ボンドウエーハ1の厚さ(T2)は100μm以下の薄いものとなっている。また、両方のウエーハ1,2の面取り幅(X2)は、接合後に物理的に隙間となることを避けるため、従来の面取り幅の350〜500μmよりも小さい100μm以下とする。このような面取り幅であれば未接合部をより小さくすることができ、機械的な加工精度も十分に得ることができる。
【0024】
次に、このようなボンドウエーハ1およびベースウエーハ2同士を清浄な雰囲気下で密着させる。その後、密着させたボンドウエーハ1とベースウエーハ2とを、例えば、酸化性雰囲気下で固着熱処理を加えて接合させる(図1(b))。図5に示すように、ボンドウエーハ1が100μm以下と薄くベースウエーハに貼り付き易いため、このときのボンドウエーハ1の未接合部1cの幅(W2)は、図8に示すような従来の未接合部10cの幅(W1)に比べて大幅に小さくなっている。
【0025】
このボンドウエーハ1の未接合部1cを除去してテラス領域3を形成する加工を行う(図1(c))。この場合、従来の接合ウエーハと異なり、未接合部1cは極めて小さいため、削りしろを小さくすることができ、テラス領域を形成する工程も簡単に行うことができる。本発明者が調査・検討したところ、未接合部の幅(W2)は接合する前のウエーハ1,2の面取り幅(X2)の約3倍になることが判った。すなわち、例えば、面取り幅(X2)が100μmである場合は、その3倍程度の300μmを除去すればほぼ完全に未接合部を除去することができる。したがって、従来の接合ウエーハが1mm以上を除去してテラス領域を形成していたのに比べると、はるかに少ない除去量ですむ。
【0026】
そして、ボンドウエーハ1を所定の厚さにするために、平面研削加工を行い(図1(d))、さらにその平面研削面1aを鏡面研磨して鏡面研磨面1bにして(図1(e))、半導体接合ウエーハを完成させる。本発明のウエーハはテラス領域が小さいため、デバイス作製可能面積を大きくすることができる。さらに、テラス領域の段差は小さくなるため、ウエーハ搬送の障害になることも少なくなる。また、この場合、ボンドウエーハが予め100μm以下の薄いものが用いられているので、研削による取りしろを少なくすることができ、コスト、時間ともに節約できるという利点もある。
【0027】
なお、この図1に示した例ではボンドウエーハに100μm以下の薄いウエーハを用いたが、ボンドウエーハとベースウエーハの両方を薄くしても良いし、ベースウエーハのみを薄くすることもできる。
【0028】
このような厚さ100μm以下のウエーハを製造する具体的な方法としては、例えば、ウエーハのエッチング量を通常よりも多くし、通常のウエーハで両面30〜40μm程度のエッチング量を、例えば100μm程度とする。
【0029】
そしてウエーハの研磨方法を、従来のように研磨するウエーハを研磨用のガラスプレートに直接貼り付けるのではなく、まず研磨するウエーハをダミーウエーハである鏡面研磨ウエーハに接着し、そのダミーウエーハを研磨用のプレートに貼り付けることによって、ダミーウエーハを介して研磨するウエーハをプレートに固定してから通常の鏡面研磨条件で研磨し、研磨終了後、ダミーウエーハを分離することにより、厚さ100μm以下のウエーハを製造することができる。
あるいは、研磨するウエーハの裏面にフィルムを貼ってから、そのフィルムを介して研磨するウエーハをプレートに固定して研磨を行い、研磨終了後、フィルムを除去する方法を用いることもできる。
【0030】
一方、本発明では、未接合部が小さいため、予め未接合部分だけ規格よりわずかに直径が大きいウエーハを密着させることで、テラス領域を設けないで未接合部を全部除去する方法を用いることもできる。以下、本発明の別の実施態様について説明する。
図2は本発明における半導体接合ウエーハの製造方法の別の例を示したフロー図である。この態様では、まず、ボンドウエーハ1’の厚さを100μm以下とすることに加えて、予め製造される接合ウエーハ直径の規格値φよりも大きい直径のボンドウエーハ1’およびベースウエーハ2’を用意する(図2(a))。
【0031】
このウエーハ直径は、例えば両ウエーハ1,2を貼り合せて接合したときの未接合部の幅がW2であるとすると、未接合部幅W2の2倍だけ大きい直径であるφ+(W2×2)とする。例えば、ウエーハ直径の規格値φが150mmであり、接合前のボンドウエーハ1’およびベースウエーハ2’の面取り幅X2が100μmであるとすると、前述したように未接合部幅W2は面取り幅X2の3倍程度となるから、W2は300μm(0.3mm)程度となり、製造される接合ウエーハ直径の規格値150mmよりも0.3mmの2倍の0.6mm程度大きい直径150.6mmのボンドウエーハ1’とベースウエーハ2’を用意すれば良い。このような一般的なシリコンウエーハの直径サイズに対して、直径を0.6mm程度大きいウエーハを製造することは、ウエーハ製造工程上特に支障なく行うことができる。
【0032】
次に、ボンドウエーハ1’とベースウエーハ2’とを前述した図1の態様のように密着させ、固着熱処理を加えて接合させる(図2(b))。
次に、図1の態様のようにボンドウエーハ1’の未接合部のみを除去してテラス領域を形成するのではなく、ボンドウエーハ1’とベースウエーハ2’の両方の外周部にある未接合部32を両方とも除去して、ウエーハ直径を規格値とする(図2(c),図6)。この未接合部32の除去は、前述したように接合したウエーハの外周をW2だけ除去することにより、簡単に行うことができる。この場合、例えば前述の未接合部幅W2=0.3μmであるので、通常の面取り加工により機械的な加工精度を得ることができる範囲内であるため、未接合部の除去加工を一般に行う面取り加工によって簡単に行うことができる。従って、加工工程上非常に好ましいのみならず、加工後の接合ウエーハ外周形状を通常のウエーハの面取り形状とほぼ同じとできるため、ウエーハハンドリング等においても問題が生じない極めて良好なものなる。
【0033】
そして、図1の態様と同様に、ボンドウエーハ1’を所定の厚さにするために、平面研削加工を行い(図2(d))、さらにその平面研削面1a’を鏡面研磨して鏡面研磨面1b’にして(図2(e))、半導体接合ウエーハを完成させる。この場合も、予め薄いボンドウエーハを用いているため研削しろを少なくすることができる。また、ボンドウエーハ側の規格によっては、この研削工程は省略することも可能である。
この態様では、接合ウエーハにテラス部がなく、規格値の直径のウエーハが得られるため、デバイス作製可能面積を最大限に大きくとることができる。そして、この方法を採用すれば、接合ウエーハではない通常のシリコンウエーハとほとんど同じ形状の半導体接合ウエーハが製造でき、通常のシリコンウエーハと同じ扱いでデバイス作製工程にも投入することができる。
【0034】
【実施例】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1、実施例2)
図1に示す方法により、半導体接合ウエーハを製造した。まず、実施例1として、図1(a)に示すように、貼り合せる2枚のシリコン基板(直径6インチ(150mm)、結晶方位<100>)を用意した。ボンドウエーハの厚さは100μmとし、ベースウエーハの厚さは550μmとした。また、ボンドウエーハ、ベースウエーハのウエーハ外周部の面取り幅はそれぞれ100μmとした。
【0035】
次に、図1(b)に示すように、ボンドウエーハとベースウエーハを清浄な雰囲気下で密着させた。その後密着させたボンドウエーハとベースウエーハを、酸化性雰囲気下で1100℃、2時間の固着熱処理を行った。
【0036】
ここで、通常の製造方法では、図1(c)に示すように、ボンドウエーハ外周の未接合部を除去するテラス領域形成の加工を行うが、本実施例1では、未接合部の大きさを調査するためにこの行程を省略した。そして、図1(f)に示すように、ボンドウエーハを平面研削した。平面研削は、図10に示すような平面研削機8を用い、接合ウエーハ6を回転テーブル7に固定して回転させ、回転する研削砥石5により、接合された片側のボンドウエーハを厚さt=10μm以下に薄く平面研削加工をした。そして、図11に示すようなウエーハ外周部の未接合部の幅W2を測定した。このとき図1(g)および図12に示すように、ウエーハの外周領域を4分割して、それぞれの領域で最も幅が広く未接合である長さを測った。
【0037】
その結果、図12に示すように、この実施例1のウエーハの未接合部の幅W2は、最大の領域でも接合前のシリコンウエーハの面取り幅である100μmの3倍の0.3mm(300μm)程度以下の小さなものとなっていることが判る。
【0038】
また、実施例2として、ボンドウエーハの厚さを70μmとした以外は実施例1と同様に半導体接合ウエーハを製造し、その未接合部の幅W2を測定した。その結果、図12に示すように、実施例1よりさらに未接合部の幅は小さなものとなっていることが判る。
【0039】
(比較例1、比較例2)
実施例1と同様にして、半導体接合ウエーハを製造して、その未接合部の幅を測定した。ただし、比較例1においてはボンドウエーハの厚さを550μmとし、比較例2においてはボンドウエーハの厚さを150μmとした。ボンドウエーハとベースウエーハを密着させて接合した後、テラス領域の形成を行うことなく、ウエーハを実施例1と同様に平面研削し、未接合部の幅を測定して測定結果を図12に併記した。
【0040】
図12より、ボンドウエーハとベースウエーハの厚さを同じ550μmとした比較例1は、未接合部の幅が最大の領域で0.95mm(950μm)程度であり実施例1の3倍以上となっていることが判る。また比較例2においては、ボンドウエーハに150μmの薄いウエーハを用いたにもかかわらず、未接合部の幅は最大の領域で0.6mm(600μm)程度であり、実施例1に比べて未接合部の幅が2倍近く大きいことが判る。
【0041】
(実施例3)
図2に示す方法で、直径150mmの半導体接合ウエーハを製造した。まず、図2(a)に示すように、貼り合せる2枚のシリコン基板(結晶方位<100>)を用意した。ボンドウエーハの厚さは100μmとし、ベースウエーハの厚さは550μmとした。また、ボンドウエーハ、ベースウエーハの外周部の面取り幅は100μmとした。
【0042】
ここでボンドウエーハおよびベースウエーハの面取り幅は100μmであるため、両者を貼り合せたときの未接合部の幅は最大で300μm(0.3mm)程度と推測できる。そこで、この実施例3では、規格値である直径150mmの接合ウエーハを製造するために、150mm+(0.3mm×2)=150.6mmの直径のボンドウエーハおよびベースウエーハを用意した。
【0043】
そして、実施例1と同様に両ウエーハを密着させ、固着熱処理を施し接合させた後(図2(b))、接合した両方のウエーハの外周部における未接合部を面取り加工することによって両方のウエーハとも除去した(図2(c))。除去量は、ウエーハ外周から未接合部の幅の0.3mmを除去し、ウエーハ直径を規格値である150mmとした。
その後、平面研削工程、鏡面研磨工程を得て(図2(d)(e))、半導体接合ウエーハを完成させた。
【0044】
製造された半導体接合ウエーハを観察・測定したところ、未接合部は発見されず、テラス領域を設けてないにもかかわらず、最外周まで接合されていることが確認された。また、ウエーハの直径は規格値である150mmであるため、接合ウエーハではない通常のシリコンウエーハと同様に、デバイス作製工程でウエーハの搬送が行えるものであった。
【0045】
なお本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【0046】
【発明の効果】
以上説明したように、本発明によれば、半導体接合ウエーハの製造において、2枚のウエーハを接合させた際の未接合部が小さいため、テラス領域が小さいウエーハあるいはテラス領域がないウエーハを製造することができる。したがって、デバイス作製可能面積を大きくすることができ、ウエーハ搬送も容易となるため、半導体接合ウエーハおよびデバイスの作製歩留、生産性、コストの改善をはかることができる。
【図面の簡単な説明】
【図1】本発明の半導体接合ウエーハの製造方法の一例および実施例における外周未接合の幅を調べる実験フローを示したフロー図である。
【図2】本発明の半導体接合ウエーハの製造方法の別の一例を示したフロー図である。
【図3】従来の半導体接合ウエーハの製造方法を示したフロー図である。
【図4】本発明の製造方法におけるボンドウエーハおよびベースウエーハのウエーハ外周部の面取り部分を示す拡大図である。
【図5】本発明の製造方法における半導体接合ウエーハの外周接合部分を示す拡大図である。
【図6】本発明の製造方法における半導体接合ウエーハの未接合部が除去された様子を示す拡大図である。
【図7】従来の製造方法におけるボンドウエーハおよびベースウエーハのウエーハ外周部の面取り部分を示す拡大図である。
【図8】従来の製造方法における半導体接合ウエーハの外周接合部分を示す拡大図である。
【図9】従来の製造方法における半導体接合ウエーハのテラス領域を示す拡大図である。
【図10】本発明の実施例で用いた平面研削機の構成図である。
【図11】本発明の実施例における半導体接合ウエーハの未接合部を示す拡大図である。
【図12】実施例および比較例における実験結果を示す図である。
【符号の説明】
1,1’…ボンドウエーハ、 1a,1a’…平面研削面、 1b,1b’…鏡面研磨面、 1c…未接合部、 2,2’…ベースウエーハ、 3…テラス領域、 4…隙間、 5…研削砥石、 6…接合ウエーハ、 7…回転テーブル、8…平面研削機、 10…ボンドウエーハ、 10a…平面研削面、 10b…鏡面研磨面、 10c…未接合部、 20…ベースウエーハ、 30…テラス領域、 31…接合界面、 32…未接合部。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a semiconductor bonded wafer by bonding two semiconductor wafer substrates to each other, and more particularly, reducing unbonded portions on the outer periphery of the wafer to make a so-called terrace portion very small or not at all. The present invention relates to a method for manufacturing a semiconductor junction wafer.
[0002]
[Prior art]
A conventional method for manufacturing a semiconductor junction wafer will be described with reference to FIG. First, after the bond wafer (first silicon substrate) 10 and the base wafer (second silicon substrate) 20 are brought into close contact with each other (FIG. 3A), heat treatment is usually performed at a temperature of 1000 to 1200 ° C. (hereinafter referred to as fixing heat treatment). In general, the bonding strength is increased by applying (described below) (FIG. 3B). In this case, as shown in FIG. 7, the thickness (T1) of the two silicon substrates 10 and 20 is generally the same thickness of about 500 μm although it depends on the diameter. The chamfer width (X1) is about 350 to 500 μm.
[0003]
As shown in FIG. 3, in the process after the two wafers are bonded in this way, surface grinding is performed in order to obtain a predetermined thickness for the bond wafer 10 on the side where the device is manufactured (FIG. 3). (D)) Further, the surface ground surface 10a is mirror-polished to manufacture a semiconductor bonded wafer (FIG. 3E). However, as shown in FIG. 8, a gap 4 is formed over the width (W1) of about 1 to 2 mm on the outer periphery of the two wafers joined in this manner, and an unjoined portion 10c is generated.
[0004]
As shown in FIG. 7, the unbonded portion 10c has a shape in which the outer peripheral portions of the two silicon substrates 10 and 20 to be bonded are distorted by mirror polishing, so that the portion of the unbonded portion 10c and the gap 4 is bonded at the time of bonding. It happens. The width (W1) of the unbonded portion 10c includes a general chamfering width (X1) processed to prevent chipping of the silicon substrate.
[0005]
When there is an unbonded portion on the outer periphery in this way, there arises a problem that this portion is peeled off in the process of grinding and polishing the bond wafer after bonding the two wafers or in the device manufacturing process. It is also conceivable that the device characteristics are deteriorated by the unjoined portion. Therefore, it is necessary to remove this unjoined portion in advance.
[0006]
Therefore, as shown in FIG. 3C and FIG. 9, the bonding wafer 10 and the base wafer 20 serving as a support substrate are bonded to the unbonded portion 10c of about 1 to 2 mm width (W1) on the outer periphery of the bond wafer. A terrace area in which the surface of the bond wafer is ground and polished to a predetermined thickness after grinding or etching to remove the unbonded part until the interface 31 is reached, and a step shape is provided on the outer periphery of the wafer. 30 is formed.
[0007]
However, such a method for increasing the terrace area complicates the wafer manufacturing process, lowers productivity, and increases cost. If a large terrace region is provided, the diameter of the bond wafer, which is the substrate on the device fabrication side, is reduced, and the device fabrication area is reduced. Furthermore, if the terrace area is large, the step shape may interfere with handling such as wafer conveyance of the manufacturing apparatus in the subsequent device process or the like.
[0008]
In order to reduce such an unbonded portion generated during the manufacture of a semiconductor bonded wafer, it has been proposed to make the bond wafer to be bonded thinner than the base wafer (see, for example, Patent Document 1). This is because by making the bond wafer thinner than usual, the bond wafer can easily stick to the base wafer, and the unjoined portion can be made smaller.
[0009]
However, this method increases the thickness of the bond wafer to 300 μm or more so as not to cause cracking or chipping of the semiconductor wafer. As a result, an unjoined portion of 1 mm or more remains on the outer periphery of the wafer. In such a method, the terrace region for removing the unjoined portion still needs to be enlarged, and the device-manufacturable area becomes small, which may hinder wafer conveyance in the device-manufacturing process.
[0010]
[Patent Document 1]
Japanese Patent Laid-Open No. 11-26337
[Problems to be solved by the invention]
The present invention has been made to solve the above-described problems, and the present invention can further reduce the unjoined portion of the wafer outer periphery generated by such a conventional manufacturing method, thereby making the terrace area extremely small, or the terrace area. It is an object of the present invention to provide a method for manufacturing a semiconductor junction wafer that does not need to be provided at all.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a semiconductor bonded wafer in which at least two semiconductor wafers are directly brought into close contact with each other, subjected to heat treatment and bonded, and then an unbonded portion on the outer peripheral portion of the semiconductor wafer is removed. A method for manufacturing a semiconductor junction wafer, wherein a thickness of at least one of the two semiconductor wafers is set to 100 μm or less in advance, and is brought into close contact with the other semiconductor wafer. .
[0013]
As described above, in the method of manufacturing a semiconductor bonded wafer, at least one of the two semiconductor wafers to be bonded has a thickness of 100 μm or less, which is extremely thinner than a conventional wafer, and is in close contact with the other semiconductor wafer. By doing so, the semiconductor wafer becomes very supple and easy to stick, so that the unjoined portion of the outer peripheral portion is significantly reduced, and the terrace region for removing the unjoined portion can be made extremely small.
[0014]
In this case, it is preferable that the chamfered width of the outer peripheral portion of the semiconductor wafer be 100 μm or less to be brought into close contact with each other .
Thus, by setting the chamfering width of the outer peripheral portion of the semiconductor wafer to be bonded to 100 μm or less which is extremely smaller than the conventional chamfering width, the gap when two wafers are bonded can be reduced. Combined with the wafer thickness being 100 μm or less, the unjoined portion can be made smaller.
[0015]
In this case, a wafer having a diameter larger than a standard value is used as the two semiconductor wafers, and after joining the two semiconductor wafers, unbonded portions at the outer peripheral portions of both of the joined semiconductor wafers are used as both wafers. It is preferable to set the diameter of the semiconductor junction wafer manufactured by removing both to the standard value .
[0016]
As described above, a wafer having a diameter larger than the standard value is used as the two semiconductor wafers to be bonded, and after bonding the two semiconductor wafers, only the bond wafer side is removed to provide a terrace region. Instead, by removing both the bonded wafer and the base wafer from the unbonded portion at the outer periphery of both bonded semiconductor wafers, the diameter of the manufactured semiconductor bonded wafer is taken as the standard value, so that the terrace region is completely eliminated. A non-bonded portion can be removed without providing, and a device-manufacturable area is large, and since there is no step shape, a wafer that does not hinder wafer transportation in the device-manufacturing process can be manufactured. In addition, in the present invention, removal of unbonded portions of both the bond wafer and the base wafer can be performed by normal chamfering because one wafer is thin and a chamfer width is small. In addition to the simple processing steps, the outer peripheral shape of the resulting bonded wafer is substantially the same as the chamfered shape of a normal wafer, which is extremely preferable in terms of handling.
[0017]
In this case, it is preferable that the processing width for removing the unbonded portion is at least three times the chamfer width at the outer peripheral portion of the semiconductor wafer before bonding .
Thus, if the processing width for removing the unbonded portion is set to be three times or more the chamfer width at the outer peripheral portion of the semiconductor wafer before bonding, the unbonded portion can be surely eliminated.
[0018]
In this case, a silicon wafer can be used as the semiconductor wafer .
Thus, by using a silicon wafer as a semiconductor wafer to be bonded, semiconductor bonded wafers that can be used for manufacturing various semiconductor devices can be manufactured.
[0019]
Then, the semiconductor junction wafer produced by the method of manufacturing a semiconductor junction wafer according to the present invention, since unwelded portion when the bonding two semiconductor wafers is significantly smaller, was provided for removing this The terrace area can also be very small or have no terrace area. As a result, the device fabrication area of the semiconductor bonded wafer can be made larger than before, and it is possible to prevent an obstacle such as wafer conveyance during device manufacturing.
[0020]
Hereinafter, the present invention will be described in more detail, but the present invention is not limited thereto.
Conventionally, the thickness of a wafer in a semiconductor junction wafer is set according to the standard of the device to be manufactured. Generally, the thickness of a bond wafer on the side on which a device is manufactured is almost the same as that of a base wafer serving as a support substrate. The same thickness of 400-600 μm was used. In addition, the diameters of the bond wafer and the base wafer to be used have been the diameter standards of the bonded wafer that will be the final product.
[0021]
In the method described in Japanese Patent Laid-Open No. 11-26337 described above, a thinner wafer than usual is used for the bond wafer, but a thick wafer having a thickness of 300 μm or more is used in consideration of cracks and chipping of the wafer. Moreover, about the diameter, the thing as a standard value was used.
[0022]
However, since the thickness of the bond wafer for finally producing the device is processed to a predetermined thickness (generally 100 μm or less) after bonding, a thin wafer having a thickness of 100 μm or less is bonded in advance. Also good. As a result of investigations and examinations by the present inventors, when the thickness of at least one wafer is set to 100 μm or less, the wafer becomes remarkably more flexible than the wafer having a thickness exceeding 100 μm, and the wafer is superposed on the other substrate. It was found that the unbonded portion can be greatly reduced. On the other hand, due to improvements in wafer handling technology in recent device fabrication processes, there is less risk of wafer cracking and chipping even when a wafer having a thickness of 100 μm or less is used in the manufacture of a bonded wafer in advance. Therefore, the present inventor decided to use a thin wafer having a thickness of 100 μm or less for the production of a semiconductor junction wafer. In addition, by using a wafer larger than the standard value in advance and using a thin wafer, it is possible to produce a bonded wafer without a terrace by removing both the bonded wafer and the base wafer together with the unbonded portion that has become smaller. I found.
The present invention has been completed as a result of studying various conditions based on such a basic idea.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings. However, the present invention is not limited to these embodiments.
First, as shown in FIGS. 1A and 4, two semiconductor substrates to be bonded to each other, a bond wafer 1 on which a device is to be manufactured, and a base wafer 2 to be a support substrate are prepared. As shown in FIG. 1A, the diameters of the bond wafer 1 and the base wafer 2 are φ, which is a standard value of the diameter of the bonded wafer to be manufactured. As shown in FIG. 4, in this example, the thickness (T1) of the base wafer 2 is 400 to 600 μm, whereas the thickness (T2) of the bond wafer 1 is as thin as 100 μm or less. Further, the chamfering width (X2) of both the wafers 1 and 2 is set to 100 μm or less, which is smaller than the conventional chamfering width of 350 to 500 μm in order to avoid physical gaps after bonding. With such a chamfering width, the unjoined portion can be made smaller, and sufficient mechanical processing accuracy can be obtained.
[0024]
Next, the bond wafer 1 and the base wafer 2 are brought into close contact with each other in a clean atmosphere. Thereafter, the bonded bond wafer 1 and the base wafer 2 are bonded to each other by applying a fixing heat treatment in an oxidizing atmosphere, for example (FIG. 1B). As shown in FIG. 5, since the bond wafer 1 is as thin as 100 μm or less and easily sticks to the base wafer, the width (W2) of the non-bonded portion 1c of the bond wafer 1 at this time is the conventional non-bonded as shown in FIG. It is significantly smaller than the width (W1) of the joint 10c.
[0025]
The unbonded portion 1c of the bond wafer 1 is removed to perform a process for forming the terrace region 3 (FIG. 1 (c)). In this case, unlike the conventional bonded wafer, the unbonded portion 1c is extremely small, so that the shaving margin can be reduced and the step of forming the terrace region can be easily performed. As a result of investigation and examination by the present inventor, it was found that the width (W2) of the unjoined portion is about three times the chamfering width (X2) of the wafers 1 and 2 before joining. That is, for example, when the chamfer width (X2) is 100 μm, the unjoined portion can be removed almost completely by removing about 300 μm, which is about three times as much. Therefore, the removal amount is much smaller than that of the conventional bonding wafer where the terrace region is formed by removing 1 mm or more.
[0026]
Then, in order to make the bond wafer 1 have a predetermined thickness, surface grinding is performed (FIG. 1 (d)), and the surface ground surface 1a is mirror-polished to a mirror-polished surface 1b (FIG. 1 (e)). )), And complete the semiconductor junction wafer. Since the wafer of the present invention has a small terrace area, the device-manufacturable area can be increased. Furthermore, since the steps in the terrace area are small, it is less likely to be an obstacle to wafer conveyance. Further, in this case, since a thin bond wafer having a thickness of 100 μm or less is used in advance, there is an advantage that a margin for grinding can be reduced and both cost and time can be saved.
[0027]
In the example shown in FIG. 1, a thin wafer having a thickness of 100 μm or less is used as the bond wafer. However, both the bond wafer and the base wafer may be thinned, or only the base wafer may be thinned.
[0028]
As a specific method for manufacturing such a wafer having a thickness of 100 μm or less, for example, the etching amount of the wafer is increased more than usual, and the etching amount of about 30 to 40 μm on both sides of the normal wafer is, for example, about 100 μm. To do.
[0029]
The wafer polishing method is not to attach the wafer to be polished directly to the polishing glass plate as in the prior art, but first, the wafer to be polished is bonded to a mirror-polished wafer as a dummy wafer, and the dummy wafer is polished. The wafer to be polished through the dummy wafer is fixed to the plate and then polished under normal mirror polishing conditions. After polishing, the dummy wafer is separated to obtain a wafer having a thickness of 100 μm or less. Can be manufactured.
Alternatively, a method may be used in which a film is pasted on the back surface of a wafer to be polished, the wafer to be polished is fixed to a plate through the film, the polishing is performed, and the film is removed after polishing.
[0030]
On the other hand, in the present invention, since the unjoined portion is small, it is also possible to use a method of removing all unjoined portions without providing a terrace region by sticking a wafer having a diameter slightly larger than the standard only to the unjoined portion in advance. it can. Hereinafter, another embodiment of the present invention will be described.
FIG. 2 is a flowchart showing another example of a method for manufacturing a semiconductor junction wafer according to the present invention. In this embodiment, first, in addition to the thickness of the bond wafer 1 ′ being 100 μm or less, a bond wafer 1 ′ and a base wafer 2 ′ having a diameter larger than the standard value φ of the bonded wafer diameter manufactured in advance are prepared. (FIG. 2A).
[0031]
For example, if the width of the unjoined portion when the wafers 1 and 2 are bonded and joined is W2, the diameter of the wafer is φ + (W2 × 2), which is a diameter that is twice as large as the unjoined portion width W2. And For example, if the standard value φ of the wafer diameter is 150 mm and the chamfer width X2 of the bond wafer 1 ′ and the base wafer 2 ′ before bonding is 100 μm, the unbonded portion width W2 is equal to the chamfer width X2 as described above. Since it is about 3 times, W2 is about 300 μm (0.3 mm), and a bond wafer 1 having a diameter of 150.6 mm, which is about 0.6 mm, which is twice as large as 0.3 mm from the standard value 150 mm of the manufactured bonded wafer diameter. You can prepare 'and base wafer 2'. Manufacturing a wafer having a diameter approximately 0.6 mm larger than the diameter size of such a general silicon wafer can be performed without any particular trouble in the wafer manufacturing process.
[0032]
Next, the bond wafer 1 ′ and the base wafer 2 ′ are brought into close contact as in the above-described embodiment of FIG. 1 and bonded by a fixing heat treatment (FIG. 2B).
Next, the terrace region is not formed by removing only the unbonded portion of the bond wafer 1 ′ as in the embodiment of FIG. 1, but the unbonded portions on the outer peripheral portions of both the bond wafer 1 ′ and the base wafer 2 ′. Both parts 32 are removed, and the wafer diameter is set to the standard value (FIG. 2 (c), FIG. 6). The unbonded portion 32 can be easily removed by removing only the outer periphery of the bonded wafer W2 as described above. In this case, for example, since the above-mentioned unjoined portion width W2 = 0.3 μm, it is within a range in which mechanical machining accuracy can be obtained by normal chamfering, and therefore, the chamfering in which unjoined portion is generally removed It can be done easily by processing. Therefore, not only is it very preferable in the processing step, but the outer peripheral shape of the bonded wafer after processing can be made substantially the same as the chamfered shape of a normal wafer, so that no problem occurs in wafer handling and the like.
[0033]
Then, as in the embodiment of FIG. 1, in order to make the bond wafer 1 ′ to a predetermined thickness, surface grinding is performed (FIG. 2 (d)), and the surface ground surface 1a ′ is further mirror-polished to give a mirror surface. A polished surface 1b ′ is formed (FIG. 2E) to complete the semiconductor bonding wafer. Also in this case, since a thin bond wafer is used in advance, the grinding margin can be reduced. Depending on the standard on the bond wafer side, this grinding step can be omitted.
In this embodiment, the bonded wafer does not have a terrace portion, and a wafer having a standard diameter can be obtained, so that the device manufacturing area can be maximized. If this method is adopted, a semiconductor bonded wafer having almost the same shape as that of a normal silicon wafer that is not a bonded wafer can be manufactured, and can be put into a device manufacturing process in the same manner as a normal silicon wafer.
[0034]
【Example】
EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
(Example 1, Example 2)
A semiconductor junction wafer was manufactured by the method shown in FIG. First, as Example 1, as shown in FIG. 1A, two silicon substrates to be bonded (diameter 6 inches (150 mm), crystal orientation <100>) were prepared. The thickness of the bond wafer was 100 μm, and the thickness of the base wafer was 550 μm. Further, the chamfer widths of the outer peripheral portions of the bond wafer and the base wafer were 100 μm, respectively.
[0035]
Next, as shown in FIG. 1B, the bond wafer and the base wafer were brought into close contact with each other in a clean atmosphere. Thereafter, the bonded wafer and the base wafer were subjected to fixing heat treatment at 1100 ° C. for 2 hours in an oxidizing atmosphere.
[0036]
Here, in the normal manufacturing method, as shown in FIG. 1C, processing for forming a terrace region is performed to remove the unjoined portion on the outer periphery of the bond wafer. In Example 1, the size of the unjoined portion is used. This process was omitted to investigate. Then, as shown in FIG. 1 (f), the bond wafer was surface ground. In the surface grinding, a surface grinding machine 8 as shown in FIG. 10 is used, the bonding wafer 6 is fixed to the rotary table 7 and rotated, and the bonded grinding wafer 5 is rotated to a thickness t = Surface grinding was performed thinly to 10 μm or less. And the width W2 of the unjoined part of the wafer outer peripheral part as shown in FIG. 11 was measured. At this time, as shown in FIG. 1 (g) and FIG. 12, the outer peripheral area of the wafer was divided into four, and the length that was the widest and unbonded in each area was measured.
[0037]
As a result, as shown in FIG. 12, the width W2 of the unbonded portion of the wafer of Example 1 is 0.3 mm (300 μm), which is three times the chamfered width of the silicon wafer before bonding, even in the maximum region. It turns out that it is a small thing of the grade or less.
[0038]
Further, as Example 2, a semiconductor bonded wafer was manufactured in the same manner as in Example 1 except that the thickness of the bond wafer was set to 70 μm, and the width W2 of the unbonded portion was measured. As a result, as shown in FIG. 12, it can be seen that the width of the unjoined portion is smaller than that of the first embodiment.
[0039]
(Comparative Example 1 and Comparative Example 2)
In the same manner as in Example 1, a semiconductor bonded wafer was manufactured, and the width of the unbonded portion was measured. However, in Comparative Example 1, the thickness of the bond wafer was 550 μm, and in Comparative Example 2, the thickness of the bond wafer was 150 μm. After bonding and bonding the bond wafer and the base wafer, the wafer was subjected to surface grinding in the same manner as in Example 1 without forming the terrace region, the width of the unbonded portion was measured, and the measurement results are shown in FIG. did.
[0040]
From FIG. 12, Comparative Example 1 in which the thickness of the bond wafer and the base wafer is the same 550 μm is about 0.95 mm (950 μm) in the region where the width of the unbonded portion is the maximum, which is more than three times that of Example 1. You can see that In Comparative Example 2, although the thin wafer having a thickness of 150 μm was used as the bond wafer, the width of the unjoined portion was about 0.6 mm (600 μm) in the maximum region, which was not joined as compared with Example 1. It can be seen that the width of the part is almost twice as large.
[0041]
(Example 3)
A semiconductor bonding wafer having a diameter of 150 mm was manufactured by the method shown in FIG. First, as shown in FIG. 2A, two silicon substrates (crystal orientation <100>) to be bonded were prepared. The thickness of the bond wafer was 100 μm, and the thickness of the base wafer was 550 μm. The chamfer width of the outer peripheral portion of the bond wafer and the base wafer was 100 μm.
[0042]
Here, since the chamfered width of the bond wafer and the base wafer is 100 μm, it can be estimated that the width of the unjoined portion when the two are bonded is about 300 μm (0.3 mm) at the maximum. Therefore, in Example 3, a bond wafer and a base wafer having a diameter of 150 mm + (0.3 mm × 2) = 150.6 mm were prepared in order to manufacture a bonded wafer having a standard value of 150 mm.
[0043]
Then, both wafers are brought into intimate contact with each other in the same manner as in Example 1 and bonded and heat treated (FIG. 2 (b)), and then both unbonded portions at the outer peripheral portions of both bonded wafers are chamfered. The wafer was also removed (FIG. 2 (c)). As for the removal amount, 0.3 mm of the width of the unjoined portion was removed from the outer periphery of the wafer, and the wafer diameter was set to 150 mm which is a standard value.
Thereafter, a surface grinding process and a mirror polishing process were obtained (FIGS. 2D and 2E) to complete a semiconductor bonding wafer.
[0044]
When the manufactured semiconductor bonded wafer was observed and measured, no unbonded portion was found, and it was confirmed that it was bonded to the outermost periphery even though no terrace region was provided. Further, since the diameter of the wafer is a standard value of 150 mm, the wafer can be transported in the device manufacturing process as in the case of a normal silicon wafer that is not a bonded wafer.
[0045]
The present invention is not limited to the above embodiment. The above embodiment is merely an example, and the present invention has the same configuration as that of the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
[0046]
【The invention's effect】
As described above, according to the present invention, a wafer having a small terrace area or a wafer having no terrace area is manufactured because a non-bonded portion is small when two wafers are bonded in manufacturing a semiconductor bonded wafer. be able to. Accordingly, the area where devices can be manufactured can be increased, and wafer transport can be facilitated, so that the manufacturing yield, productivity, and cost of semiconductor bonded wafers and devices can be improved.
[Brief description of the drawings]
FIG. 1 is a flowchart showing an experimental flow for examining a width of an outer peripheral unbonded example in an example of a method for manufacturing a semiconductor bonded wafer according to the present invention and an example.
FIG. 2 is a flowchart showing another example of a method for manufacturing a semiconductor junction wafer according to the present invention.
FIG. 3 is a flowchart showing a conventional method for manufacturing a semiconductor junction wafer.
FIG. 4 is an enlarged view showing a chamfered portion of a wafer outer periphery of a bond wafer and a base wafer in the manufacturing method of the present invention.
FIG. 5 is an enlarged view showing an outer peripheral bonding portion of a semiconductor bonding wafer in the manufacturing method of the present invention.
FIG. 6 is an enlarged view showing a state where an unbonded portion of a semiconductor bonded wafer is removed in the manufacturing method of the present invention.
FIG. 7 is an enlarged view showing a chamfered portion of a wafer outer peripheral portion of a bond wafer and a base wafer in a conventional manufacturing method.
FIG. 8 is an enlarged view showing a peripheral junction portion of a semiconductor junction wafer in a conventional manufacturing method.
FIG. 9 is an enlarged view showing a terrace region of a semiconductor junction wafer in a conventional manufacturing method.
FIG. 10 is a configuration diagram of a surface grinding machine used in an example of the present invention.
FIG. 11 is an enlarged view showing a non-bonded portion of a semiconductor bonded wafer in an embodiment of the present invention.
FIG. 12 is a diagram showing experimental results in Examples and Comparative Examples.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1,1 '... Bond wafer, 1a, 1a' ... Surface grinding surface, 1b, 1b '... Mirror-polished surface, 1c ... Unjoined part, 2, 2' ... Base wafer, 3 ... Terrace area, 4 ... Gap, 5 DESCRIPTION OF SYMBOLS: Grinding wheel, 6 ... Joining wafer, 7 ... Rotary table, 8 ... Surface grinding machine, 10 ... Bond wafer, 10a ... Surface grinding surface, 10b ... Mirror surface polishing surface, 10c ... Unjoined part, 20 ... Base wafer, 30 ... Terrace region, 31 ... bonding interface, 32 ... unbonded part.

Claims (5)

少なくとも、2枚の半導体ウエーハを直接密着させ、これに熱処理を加えて接合させた後、前記半導体ウエーハの外周部の未接合部を除去する半導体接合ウエーハの製造方法であって、前記2枚の半導体ウエーハとして規格値よりも大きい直径のウエーハを用い、該2枚の半導体ウエーハのうち、少なくとも一方の半導体ウエーハの厚さを予め100μm以下にして他方の半導体ウエーハと密着させた後、前記接合した両方の半導体ウエーハの外周部における未接合部を両方のウエーハとも除去して製造される半導体接合ウエーハの直径を規格値とすることを特徴とする半導体接合ウエーハの製造方法。A method for manufacturing a semiconductor bonded wafer, wherein at least two semiconductor wafers are directly brought into close contact with each other, subjected to heat treatment and bonded, and then an unbonded portion on an outer peripheral portion of the semiconductor wafer is removed . A wafer having a diameter larger than a standard value is used as a semiconductor wafer, and at least one of the two semiconductor wafers is made to have a thickness of 100 μm or less in advance to be in close contact with the other semiconductor wafer, and then bonded. the method of manufacturing a semiconductor junction wafer, wherein the standard value of the diameter and to Rukoto semiconductor junction wafer to be manufactured by removing the unbonded portion both of the wafer at the outer peripheral portion of both of the semiconductor wafer. 請求項1に記載の半導体接合ウエーハの製造方法であって、前記半導体ウエーハの外周部の面取り幅を100μm以下にして密着させて接合することを特徴とする半導体接合ウエーハの製造方法。  2. The method of manufacturing a semiconductor bonded wafer according to claim 1, wherein the semiconductor wafer is bonded by being closely contacted with a chamfer width of an outer peripheral portion of the semiconductor wafer being 100 [mu] m or less. 請求項1または請求項2に記載の半導体接合ウエーハの製造方法であって、前記未接合部を除去する加工幅を、前記接合前の半導体ウエーハの外周部における面取り幅の3倍以上とすることを特徴とする半導体接合ウエーハの製造方法。 3. The method for manufacturing a semiconductor bonded wafer according to claim 1 , wherein a processing width for removing the unbonded portion is at least three times a chamfered width in an outer peripheral portion of the semiconductor wafer before the bonding. A method for manufacturing a semiconductor junction wafer. 請求項1ないし請求項3のいずれか1項に記載の半導体接合ウエーハの製造方法であって、前記半導体ウエーハにシリコンウエーハを用いることを特徴とする半導体接合ウエーハの製造方法。4. The method of manufacturing a semiconductor junction wafer according to claim 1 , wherein a silicon wafer is used as the semiconductor wafer. 5. 請求項1ないし請求項4のいずれか1項に記載の半導体接合ウエーハの製造方法により製造された半導体接合ウエーハ。A semiconductor junction wafer manufactured by the method for manufacturing a semiconductor junction wafer according to claim 1 .
JP2003194576A 2003-07-09 2003-07-09 Manufacturing method of semiconductor junction wafer Expired - Fee Related JP3996557B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003194576A JP3996557B2 (en) 2003-07-09 2003-07-09 Manufacturing method of semiconductor junction wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003194576A JP3996557B2 (en) 2003-07-09 2003-07-09 Manufacturing method of semiconductor junction wafer

Publications (2)

Publication Number Publication Date
JP2005032882A JP2005032882A (en) 2005-02-03
JP3996557B2 true JP3996557B2 (en) 2007-10-24

Family

ID=34205707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003194576A Expired - Fee Related JP3996557B2 (en) 2003-07-09 2003-07-09 Manufacturing method of semiconductor junction wafer

Country Status (1)

Country Link
JP (1) JP3996557B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2920912B1 (en) * 2007-09-12 2010-08-27 S O I Tec Silicon On Insulator Tech METHOD FOR MANUFACTURING A LAYER TRANSFER STRUCTURE
JP5505334B2 (en) * 2011-02-25 2014-05-28 信越半導体株式会社 Semiconductor wafer and manufacturing method thereof
JP6210043B2 (en) 2014-09-26 2017-10-11 信越半導体株式会社 Manufacturing method of bonded wafer
WO2024195503A1 (en) * 2023-03-17 2024-09-26 日本碍子株式会社 Temporary fixation substrate and method for manufacturing temporarily fixed substrate

Also Published As

Publication number Publication date
JP2005032882A (en) 2005-02-03

Similar Documents

Publication Publication Date Title
JP3635200B2 (en) Manufacturing method of SOI wafer
JP3352896B2 (en) Manufacturing method of bonded substrate
JP2001326206A (en) Method for thinning semiconductor wafer and thin semiconductor wafer
KR101645634B1 (en) Bonded wafer production method
JP2007214256A (en) Soi wafer
EP2159825A1 (en) Soi substrate manufacturing method and soi substrate
JP2662495B2 (en) Method for manufacturing bonded semiconductor substrate
CN110060959B (en) Method for manufacturing bonded wafer
JP3996557B2 (en) Manufacturing method of semiconductor junction wafer
JPH01227441A (en) Semiconductor substrate
JPH10242091A (en) Manufacturing method of laminate substrate
JP2001144274A (en) Method for producing semiconductor substrate
JPH0888272A (en) Manufacture of substrate for semiconductor integrated circuit
JPH05109678A (en) Manufacture of soi substrate
JPH08274286A (en) Manufacture of soi substrate
JP2011071283A (en) Lamination soi wafer and method for manufacturing the same
JP2863980B2 (en) Wafer fabrication method
JPH09251934A (en) Manufacturing method of semiconductor integrated circuit device and semiconductor wafer
JP2003151939A (en) Method of manufacturing soi substrate
JPH0465126A (en) Manufacture of semiconductor substrate
JPH09213593A (en) Bonded substrate and manufacture thereof
JP4440810B2 (en) Manufacturing method of bonded wafer
JP2018182144A (en) Manufacturing method of multilayer film soi wafer and multilayer film soi wafer
JP2008112813A (en) Manufacturing method for semiconductor device
JP2009206257A (en) Semiconductor substrate, manufacturing method thereof, and manufacturing method of semiconductor device using the semiconductor substrate

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 3996557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140810

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees