JP3992877B2 - 樹脂封止型半導体装置の製造方法 - Google Patents
樹脂封止型半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3992877B2 JP3992877B2 JP13670599A JP13670599A JP3992877B2 JP 3992877 B2 JP3992877 B2 JP 3992877B2 JP 13670599 A JP13670599 A JP 13670599A JP 13670599 A JP13670599 A JP 13670599A JP 3992877 B2 JP3992877 B2 JP 3992877B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor element
- semiconductor device
- thin film
- circuit member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子を搭載した樹脂封止型の半導体装置とそれに用いられる回路部材およびそれらの製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、高集積化や小型化技術の進歩、電気機器の高性能化と軽薄短小化の傾向（時流）から、ＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化になってきている。
【０００３】
これに伴い、リードフレームを用いた封止型の半導体装置においても、その開発のトレンドが、ＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような表面実装型のパッケージを経て、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ ＯｕｔｌｉｎｅＰａｃｋａｇｅ）の開発による薄型化を主軸としたパッケージの小型化へ、さらにはパッケージ内部の３次元化によるチップ収納効率向上を目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の構造へと進展してきた。
【０００４】
しかし、樹脂封止型の半導体装置パッケージには、高集積化、高機能化とともに、更に一層の多ピン化、薄型化、小型化が求められており、上記従来のパッケージにおいても半導体素子外周部分のリードの引き回しがあるため、パッケージの小型化に限界が見えてきた。
【０００５】
【発明が解決しようとする課題】
このため、近年、エリアアレー状に配設された半田ボールにより回路基板に実装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの樹脂封止型半導体装置が開発されている。
【０００６】
しかし、このようなＢＧＡタイプの樹脂封止型半導体装置は、半田ボールを用いることにより、回路基板への実装時の信頼性に優れるものの、半田ボール搭載工程において高価な搭載装置およびマスクが必要であり、さらに、半田ボール自体のコストが高く、半導体装置の製造コスト低減に支障を来していた。
【０００７】
本発明は、上記のような事情に鑑みてなされたものであり、半導体素子の占有率が高く小型化が可能で、回路基板への実装密度を向上させることができ、さらに、多ピン化への対応が可能でありながら半田ボールを搭載する必要のない樹脂封止型の半導体装置と、この半導体装置に用いられる回路部材、および、これら回路部材と半導体装置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の樹脂封止型半導体装置の製造方法は、金属製の平板状の基部と、該基部の一方の面の半導体素子搭載用領域の外側に所定のパターンで配設された複数の金属製の柱状凸部と、該柱状凸部の上端面に設けられた導電性の薄膜と、を備える回路部材の半導体素子搭載用領域に半導体素子の回路形成面と反対面側を電気的に絶縁して固着することにより搭載する半導体素子搭載工程と、回路部材の導電性の薄膜と半導体素子の端子とをボンディングワイヤで電気的に接続するワイヤボンディング工程と、前記薄膜、半導体素子およびボンディングワイヤを樹脂材料で封止する封止工程と、前記回路部材の基部および柱状凸部を溶解除去するエッチング工程と、前記柱状凸部が溶解除去され前記薄膜が露出した状態で形成された凹部に導電性材料を充填して、前記薄膜からなる内部端子と前記導電性材料からなる柱状の外部端子とが一体化してなる端子部を形成する充填工程と、を備えるような構成とした。
【００１４】
また、本発明の樹脂封止型半導体装置の製造方法は、前記充填工程において導電性材料として半田ペーストを使用し、前記凹部に充填した半田ペーストを固化するために加熱するリフロー工程を有するような構成とした。
【００１５】
また、本発明の樹脂封止型半導体装置の製造方法は、回路部材として、半導体素子搭載領域と該領域に対応した複数の薄膜からなる組み合わせを複数組備える回路部材を使用し、前記充填工程の後に、各半導体素子ごとに分離する分離工程を備えるような構成とした。
【００１６】
さらに、本発明の樹脂封止型半導体装置の製造方法は、前記分離工程が金型を用いた打ち抜き工程であるような構成、あるいは、ダイサーを用いたダイシング工程であるような構成とした。
【００１７】
このような本発明では、外部に露出している外部端子の先端側を用いて、樹脂封止型半導体装置を回路基板に実装することができ、この際の半導体装置の高さは、従来の半田ボールを用いた実装に比べて低いものとなる。また、回路部材の半導体素子搭載用領域は基板をハーフエッチングして形成されているので、端子部が配設された空間の略中央に半導体素子を配設することができ、これにより半導体素子の端子と内部端子とを電気的に接続するボンディングワイヤの長さが短いものとなる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１９】
回路部材
図１は本発明の回路部材の一実施形態を示す平面図、図２は図１に示される回路部材のＡ−Ａ線における縦断面図である。図１および図２において、本発明の回路部材１は、平板状の基部２と、この基部２の一方の面の半導体素子搭載用領域３の外側に所定のパターンで配設された複数の柱状凸部４と、この柱状凸部４の上端面４ａに設けられた導電性の薄膜５とを備えている。
【００２０】
基部２と柱状凸部４は共に金属製であり、柱状凸部４は基部２に一体的に形成されている。基部２の厚みは、使用する材料に応じて適宜設定することができ、例えば、５０〜１５０μｍ程度とするこができる。また、柱状凸部４の形状は、図示例では横断面形状が長方形の角柱であるが、これに限定されるものではない。このような柱状凸部４の高さは、作製する樹脂封止型半導体装置の外部端子の高さに対応させて設定することができ、例えば、５０〜１５０μｍの範囲で設定する。そして、複数の柱状凸部４に両側を囲まれるように、長方形状の半導体素子搭載用領域３（図１に鎖線で囲んで示した領域）が設けられている。
【００２１】
このような基部２と柱状凸部４を構成する金属材料としては、導電性の薄膜５を形成する後述の材料よりもエッチングが容易な材料を選定することができ、例えば、４２合金（Ｎｉ４２％のＦｅ合金）、銅、銅合金等を挙げることができる。
【００２２】
導電性の薄膜５は、樹脂封止型半導体装置の内部端子となるものであり、Ａｇ、Ｐｔ、Ａｕ等の貴金属単独からなる薄膜、あるいは、これらの貴金属の組み合わせからなる積層薄膜、さらには、上記の貴金属とＮｉ等の金属との積層薄膜（最外層は貴金属層とする）である。このような薄膜５の厚みは０．５〜１０μｍの範囲で設定することができる。
【００２３】
このような回路部材１では、半導体素子搭載用領域３に半導体素子が搭載された場合、この半導体素子は柱状凸部４が配設された空間の略中央に位置することになる。
【００２４】
本発明の回路部材１は、図３に示されるように、基部２の半導体素子搭載用領域３の少なくとも一部に電気絶縁性の接着部材６を設けたものであってもよい。接着部材６は特に制限はなく、電気絶縁性のベースフィルムの両面に接着剤層を備えたもの、例えば、ユーピレックス（宇部興産（株）製の電気絶縁性のベースフィルム）の両面にＲＸＦ（（株）巴川製紙所製の接着剤）層を備えたＵＸＩＷ（（株）巴川製紙所製）のような両面接着テープを使用することができる。
【００２５】
本発明の回路部材は、上述のような回路部材が複数連設されたもの、すなわち、半導体素子搭載領域３と、この領域３に対応した複数の薄膜５からなる組み合わせを複数組備える回路部材であってもよい。図４は、このような回路部材を示す断面図である。図４に示される回路部材１′は、図１および図２に示される回路部材１が、柱状凸部４の配列方向と直角方向（図の左右方向）に５個連設されたものである。すなわち、この回路部材１′は、平板状の基部２と、この基部２の一方の面に所定のピッチＰで設定された５つの半導体素子搭載用領域３と、各半導体素子搭載用領域３に対応して外側に所定のパターンで配設された複数の柱状凸部４と、この柱状凸部４の上端面４ａに設けられた導電性の薄膜５とを備えている。さらに、基部２の端部には外枠部材７が上端面７ａに導電性薄膜５を備えた状態で形成されている。
尚、上述の回路部材１および回路部材１′における端子数、端子配列等は例示であり、本発明の回路部材がこれに限定されないことは勿論である。
【００２６】
樹脂封止型半導体装置
図５は図１および図２に示される本発明の回路部材を使用した本発明の樹脂封止型半導体装置の一実施形態を示す平面図、図６は図５に示される樹脂封止型半導体装置のＢ−Ｂ線における縦断面図である。尚、樹脂封止型半導体装置の構成を理解しやすくするために、図５では封止部材を省略し、その輪郭を仮想線（２点鎖線）で示している。
【００２７】
図５および図６において、本発明の樹脂封止型半導体装置１１は、所定の間隔で２列に配列された複数の端子部１２と、端子部１２が配列された空間の略中央に位置する半導体素子１５と、半導体素子１５の端子１５ａと端子部１２とを接続するボンディングワイヤ１７と、これらの端子部１２とボンディングワイヤ１７および半導体素子１５とを封止する封止部材１８とを備えている。
【００２８】
端子部１２は、薄膜状の内部端子１３と柱状の外部端子１４とを一体的に有するものであり、各端子部１２は内部端子１３面を同一方向に向けて略一平面上に位置するように電気的に独立して配設されている。内部端子１３は、Ａｇ、Ｐｔ、Ａｕ等の貴金属単独からなる薄膜、あるいは、これらの貴金属の組み合わせからなる積層薄膜、さらには、上記の貴金属とＮｉ等の金属との積層薄膜（最外層は貴金属層とする）であり、厚みは０．５〜１０μｍ程度である。また、外部端子１４は、封止部材１８中に位置する埋没部１４ａと、樹脂封止型半導体装置１１の裏面に突出するように露出する先端部１４ｂとからなる。図示例では、埋没部１４ａは横断面形状が長方形の角柱であり、先端部１４ｂは長屋根ドーム状に突出している。この先端部１４ｂの突出量は５０〜１５０μｍ程度とすることが好ましい。このような外部端子１４は、半田、銅ペースト等の導電性金属材料により形成され、特に半田が好ましい。
【００２９】
半導体素子１５は、上記の複数の端子部１２が配設された空間の略中央に、回路形成面側が内部端子１３面と同一方向を向くように電気的に独立して配置されている。そして、各端子部１２の内部端子１３と半導体素子１５の端子１５ａとがボンディングワイヤ１７により電気的に接続されている。図示例では、半導体素子１５の回路形成面と反対面側に電気絶縁性の樹脂層１６が配設されており、この樹脂層１６が樹脂封止型半導体装置１１の裏面に露出している。
封止部材１８は、樹脂封止型半導体装置に使用されている公知の樹脂材料を用いて形成することができる。
【００３０】
このような樹脂封止型半導体装置１１では、外部端子１４の先端部１４ｂが外部に露出しているので、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置となっている。そして、この外部端子１４の先端部１４ｂを用いて回路基板に実装した際の半導体装置１１の高さは、従来の半田ボールを用いた実装に比べて低いものとなる。これは、先端部１４ｂの突出量（５０〜１５０μｍ程度）は、半田ボールの直径（３００〜７５０μｍ程度）よりも小さいことによる。また、端子部１２が配設された空間の略中央に半導体素子１５が配設されているので、内部端子１３と半導体素子１５の端子１５ａとが近接しており、このため内部端子１３と端子１５ａとを電気的に接続するボンディングワイヤ１７の長さが短いものとなる。
尚、上述の樹脂封止型半導体装置１１における端子数、端子配列等は例示であり、本発明の樹脂封止型半導体装置がこれに限定されないことは勿論である。
【００３１】
回路部材の製造方法
次に、本発明の回路部材の製造方法について説明する。
【００３２】
図７は、図４に示される本発明の回路部材１′を例とした本発明の回路部材の製造方法の一実施形態を示す工程図である。各工程は、上記の図４に対応する回路部材の縦断面図で示してある。
【００３３】
図７において、まず、パターン形成工程として、金属製の基板２１の表面に耐めっき性をもつ感光性レジストを塗布、乾燥してレジスト層２２を形成し、基板２１の裏面に耐めっき性をもつフィルム２３を固着する（図７（Ａ））。次に、レジスト層２２を所望のフォトマスクを介して露光した後、現像してレジストパターン２２′を形成する（図７（Ｂ））。基板２１としては、次の薄膜形成工程で形成する薄膜よりもエッチングが容易な材料を選定することができ、例えば、４２合金（Ｎｉ４１％のＦｅ合金）、銅、銅合金等の金属基板（厚み１００〜２５０μｍ）を使用することができる。この基板２１は、両面を脱脂等を行い洗浄処理を施したものを使用することが好ましい。また、耐めっき性をもつ感光性レジストとしては、例えば、旭化成（株）製ＤＦＲ サンフォートＡＱ等を挙げることができ、耐めっき性をもつフィルム２３としては、例えば、日東電工（株）製リバアルファ（熱剥離フィルム）等のフィルムを挙げることができる。
【００３４】
次いで、薄膜形成工程において、上記のレジストパターン２２′とフィルム２３をマスクとして、基板２１の露出面に導電性の薄膜５を形成する（図７（Ｃ））。この薄膜５は、通常、電気めっきにより形成され、Ａｇ、Ｐｔ、Ａｕ等の貴金属単独からなる薄膜、あるいは、これらの貴金属の組み合わせからなる積層薄膜、さらには、上記の貴金属とＮｉ等の金属との積層薄膜（最外層は貴金属層とする）である。このような薄膜５の厚みは０．５〜１０μｍの範囲で設定することができる。
【００３５】
次に、エッチング工程において、上記のレジストパターン２２′を剥離除去することにより露出した基板２１を、薄膜５と耐めっき性をもつフィルム２３をマスクとして腐蝕液でエッチングを行う（図７（Ｄ））。腐蝕液は、基板２１の材質に応じて塩化第二鉄水溶液や過硫酸アンモニウム等を使用し、例えば、基板２１の両面からスプレーエッチングにて行うことができる。このエッチング工程におけるエッチング量は、回路部材１′の柱状凸部４の高さを決定するものであり、基板２１の厚さ方向で貫通しないエッチング量とされ、いわゆるハーフエッチングが行われる。
次いで、耐めっき性をもつフィルム２３を剥離することにより、図４に示されるような回路部材１′が得られる。
【００３６】
樹脂封止型半導体装置の製造方法
次に、本発明の樹脂封止型半導体装置の製造方法について説明する。
図８は、図５および図６に示される本発明の樹脂封止型半導体装置を図４に示される本発明の回路部材１′を用いて製造する方法の一実施形態を示す工程図である。各工程は、上記の図４に対応する縦断面図で示してある。
【００３７】
図８において、まず、回路部材１′の各半導体素子搭載領域３に、電気絶縁性の接着部材６（例えば、電気絶縁性のベースフィルムの両面に接着剤層を備えたテープ等）を介して半導体素子１５を搭載する（図８（Ａ）半導体素子搭載工程）。
【００３８】
次に、搭載した半導体素子１５の端子１５ａと回路部材１′の導電性の薄膜５とを、ボンディングワイヤ１７で電気的に接続する（図８（Ｂ）ワイヤボンディング工程）。
【００３９】
次いで、回路部材１′の薄膜５と半導体素子１５およびボンディングワイヤ１７とを樹脂材料１８により封止する（図８（Ｃ）封止工程）。
【００４０】
次に、上記の樹脂材料１８で覆われていない回路部材１′の裏面側から基部２と柱状凸部４を腐蝕液により溶解除去する（図８（Ｄ）エッチング工程）。このエッチング工程によって柱状凸部４が溶解除去されて出現した凹部内には、薄膜５が露出している。
【００４１】
上記のエッチング工程で出現した凹部内に導電材料を充填して、柱状の外部端子１４を形成する（図８（Ｅ）充填工程）。導電材料の充填は、例えば、導電材料として半田ペーストを使用し、スクリーン印刷法により行うことができる。この場合、凹部に充填した半田ペーストを固化するために加熱するリフロー工程を付加することができる。このようにして形成された外部端子１４は、柱状であり、樹脂材料（封止部材）１８中に位置する埋没部１４ａと、外部に突出するように露出する先端部１４ｂをもち、埋没部１４ａの先端は、回路部材１′の薄膜５と一体となっており、この薄膜５が内部端子１３となる。これにより、薄膜状の内部端子１３と柱状の外部端子１４とを一体的に有する端子部１２が形成される。
【００４２】
図１および図２に示されるような回路部材１（半導体素子搭載領域３と、この領域３に対応した複数の薄膜５からなる組み合わせを１組備えたもの）を使用した場合、上記の充填工程により外部端子１４を形成した段階で、図５および図６に示される本発明の樹脂封止型半導体装置１１が得られる。
【００４３】
一方、上述したような回路部材１′（半導体素子搭載領域３と、この領域３に対応した複数の薄膜５からなる組み合わせを複数組備える回路部材）を使用する場合、次に、各半導体素子ごとに分離することにより、図５および図６に示される本発明の樹脂封止型半導体装置１１が得られる。このような分離工程では、各半導体素子に対応した領域の境界（図８（Ｅ）に矢印で示される部位）で個々の半導体装置に分離し、また、外枠部材７を除去する。この分離工程は、金型を用いた打ち抜き、あるいは、ダイサーを用いたダイシングにより行うことができる。
【００４４】
【実施例】
次に、具体的な実施例を挙げて本発明を更に詳細に説明する。
【００４５】
（回路部材の作製）
金属製の基板として厚み０．１２５ｍｍの銅合金板（古河電気工業（株）製ＥＦＴＥＣ６４Ｔ−１／２Ｈ）を準備し、脱脂処理、洗浄処理を行った。次に、この銅合金板の表面側に、耐めっき性のある紫外線硬化型レジストフィルム（旭化成（株）製 サンフォートＡＱ 厚み２５μｍ）を貼り付け、銅合金板の裏面側に、耐めっき性のある樹脂フィルム（日東電工（株）製 リバアルファ）を貼り付けた。次に、表面側のレジストフィルムを所定のフォトマスクを介して露光した後、現像してレジストパターンを形成した。（以上、パターン形成工程）
【００４６】
次いで、銅合金板の表面のレジストパターンと裏面の樹脂フィルムをマスクとして、銅合金板の露出面に１μｍのＰｄめっき層、５μｍのＮｉめっき層、１μｍのＰｄめっき層の３層構造からなる導電性の薄膜を形成した。（以上、薄膜形成工程）
【００４７】
次に、表面側のレジストパターンを剥離除去し、上記の薄膜と耐めっき性をもつ樹脂フィルムをマスクとして銅合金板のエッチングを行った。このエッチングは腐蝕液として過硫酸アンモニウムを使用し、エッチング量は導電性の薄膜の間に露出している銅合金板のエッチング深さが１００μｍとなるハーフエッチングとした。（以上、エッチング工程）
【００４８】
次いで、ホットプレート上で加熱（１５０℃、１分間）して裏面側の樹脂フィルムを剥離し、図４に示されるような回路部材を得た。この回路部材は、高さ１００μｍの複数の柱状凸部と、この柱状凸部の上端面に設けられた厚み７μｍの導電性薄膜を備えたものである。
【００４９】
（半導体装置の作製）
上述のように作製した回路部材の半導体素子搭載領域に、電気絶縁性のダイアタッチフィルム（日本ゴアテックス（株）製アブソーボンド）を介して半導体素子（厚み約０．２５ｍｍ）の回路形成面の反対側を固着して半導体素子を搭載した。（以上、半導体素子搭載工程）
【００５０】
次いで、回路部材の導電性薄膜と、搭載した半導体素子（厚み０．２５ｍｍ）の端子とを金ワイヤー（田中電子工業（株）製 ＦＡ−３０）により結線した。この場合、回路部材の薄膜と半導体素子の端子との段差は１８５μｍであった。（以上、ワイヤボンディング工程）
【００５１】
次に、回路部材の導電性薄膜と半導体素子と金ワイヤーを樹脂材料（日東電工（株）製ＭＰ−７４００）で封止した。（以上、封止工程）
【００５２】
その後、樹脂材料で覆われていない回路部材の裏面側から過硫酸アンモニウムを使用して回路部材のエッチングを行った。このエッチングは、回路部材の柱状凸部が溶解除去されて導電性薄膜が露出するまでとした。（以上、エッチング工程）
【００５３】
次いで、エッチング工程で形成した凹部内に半田ペーストをスクリーン印刷法で充填し、加熱（２３０℃、２分間）によるリフロー工程で固化して外部端子を形成した。この外部端子は、上記の樹脂材料からなる封止部材中に埋没して導電性薄膜（内部端子）と一体化する柱状の埋没部（高さ１００μｍ）と、外部に約５０μｍ突出する先端部をもつものであった。（以上、充填工程）
【００５４】
次に、ダイサーで所望の位置で断裁して個々の半導体装置を得た。
このようにして作製した個々の樹脂封止型半導体装置は、外部端子数が１６ピンであり、その外形寸法は５ｍｍ四方、厚みが０．５ｍｍであり、非常に小型で薄いものであった。
【００５５】
この樹脂封止型半導体装置を、半田ボールを使用しないで回路基板に実装し、温度サイクル試験（−４５℃から＋１２５℃までの温度変化を６０分サイクルで繰り返す）を実施した結果、５００サイクル経過しても何ら問題は生じなかった。
【００５６】
【発明の効果】
以上詳述したように、本発明によれば半導体素子の占有率が高くなり小型化が可能となって回路基板への実装密度を向上させることができ、この回路基板の実装は樹脂封止型半導体装置の外部に露出している外部端子の先端側を用いて行うことができるので、従来の半田ボールを用いたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置と同様の実装作業性が得られるとともに、半田ボールを使用する場合に比べて実装された半導体装置の高さを低くすることができる。また、半田ボールの搭載装置や搭載用マスクおよび半田ボールが不要となるので、製造コストの低減が可能である。さらに、半導体素子の端子と内部端子とを電気的に接続するボンディングワイヤの長さが従来の半導体装置に比べて短いものとなる。そして、本発明の回路部材を使用することにより、上記のような効果を奏する樹脂封止型半導体装置を容易に作製することができ、このような本発明の回路部材および半導体装置は、本発明の製造方法により簡便に製造することができる。
【図面の簡単な説明】
【図１】本発明の回路部材の一実施形態を示す平面図である。
【図２】図１に示される回路部材のＡ−Ａ線における縦断面図である。
【図３】本発明の回路部材の他の実施形態を示す縦断面図である。
【図４】本発明の回路部材の他の実施形態を示す縦断面図である。
【図５】図１に示される本発明の回路部材を使用した本発明の樹脂封止型半導体装置の一実施形態を示す平面図である。
【図６】図５に示される樹脂封止型半導体装置のＢ−Ｂ線における縦断面図である。
【図７】本発明の回路部材の製造方法の一実施形態を示す工程図である。
【図８】本発明の樹脂封止型半導体装置の製造方法の一実施形態を示す工程図である。
【符号の説明】
１，１´…回路部材
２…基部
３…半導体素子搭載領域
４…柱状凸部
５…導電性の薄膜
６…電気絶縁性の接着部材
１１…樹脂封止型半導体装置
１２…端子部
１３…内部端子
１４…外部端子
１５…半導体素子
１７…ボンディングワイヤ
１８…封止部材
２１…金属製基板
２２′…レジストパターン
【発明の属する技術分野】
本発明は半導体素子を搭載した樹脂封止型の半導体装置とそれに用いられる回路部材およびそれらの製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、高集積化や小型化技術の進歩、電気機器の高性能化と軽薄短小化の傾向（時流）から、ＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化になってきている。
【０００３】
これに伴い、リードフレームを用いた封止型の半導体装置においても、その開発のトレンドが、ＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような表面実装型のパッケージを経て、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ ＯｕｔｌｉｎｅＰａｃｋａｇｅ）の開発による薄型化を主軸としたパッケージの小型化へ、さらにはパッケージ内部の３次元化によるチップ収納効率向上を目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の構造へと進展してきた。
【０００４】
しかし、樹脂封止型の半導体装置パッケージには、高集積化、高機能化とともに、更に一層の多ピン化、薄型化、小型化が求められており、上記従来のパッケージにおいても半導体素子外周部分のリードの引き回しがあるため、パッケージの小型化に限界が見えてきた。
【０００５】
【発明が解決しようとする課題】
このため、近年、エリアアレー状に配設された半田ボールにより回路基板に実装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの樹脂封止型半導体装置が開発されている。
【０００６】
しかし、このようなＢＧＡタイプの樹脂封止型半導体装置は、半田ボールを用いることにより、回路基板への実装時の信頼性に優れるものの、半田ボール搭載工程において高価な搭載装置およびマスクが必要であり、さらに、半田ボール自体のコストが高く、半導体装置の製造コスト低減に支障を来していた。
【０００７】
本発明は、上記のような事情に鑑みてなされたものであり、半導体素子の占有率が高く小型化が可能で、回路基板への実装密度を向上させることができ、さらに、多ピン化への対応が可能でありながら半田ボールを搭載する必要のない樹脂封止型の半導体装置と、この半導体装置に用いられる回路部材、および、これら回路部材と半導体装置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の樹脂封止型半導体装置の製造方法は、金属製の平板状の基部と、該基部の一方の面の半導体素子搭載用領域の外側に所定のパターンで配設された複数の金属製の柱状凸部と、該柱状凸部の上端面に設けられた導電性の薄膜と、を備える回路部材の半導体素子搭載用領域に半導体素子の回路形成面と反対面側を電気的に絶縁して固着することにより搭載する半導体素子搭載工程と、回路部材の導電性の薄膜と半導体素子の端子とをボンディングワイヤで電気的に接続するワイヤボンディング工程と、前記薄膜、半導体素子およびボンディングワイヤを樹脂材料で封止する封止工程と、前記回路部材の基部および柱状凸部を溶解除去するエッチング工程と、前記柱状凸部が溶解除去され前記薄膜が露出した状態で形成された凹部に導電性材料を充填して、前記薄膜からなる内部端子と前記導電性材料からなる柱状の外部端子とが一体化してなる端子部を形成する充填工程と、を備えるような構成とした。
【００１４】
また、本発明の樹脂封止型半導体装置の製造方法は、前記充填工程において導電性材料として半田ペーストを使用し、前記凹部に充填した半田ペーストを固化するために加熱するリフロー工程を有するような構成とした。
【００１５】
また、本発明の樹脂封止型半導体装置の製造方法は、回路部材として、半導体素子搭載領域と該領域に対応した複数の薄膜からなる組み合わせを複数組備える回路部材を使用し、前記充填工程の後に、各半導体素子ごとに分離する分離工程を備えるような構成とした。
【００１６】
さらに、本発明の樹脂封止型半導体装置の製造方法は、前記分離工程が金型を用いた打ち抜き工程であるような構成、あるいは、ダイサーを用いたダイシング工程であるような構成とした。
【００１７】
このような本発明では、外部に露出している外部端子の先端側を用いて、樹脂封止型半導体装置を回路基板に実装することができ、この際の半導体装置の高さは、従来の半田ボールを用いた実装に比べて低いものとなる。また、回路部材の半導体素子搭載用領域は基板をハーフエッチングして形成されているので、端子部が配設された空間の略中央に半導体素子を配設することができ、これにより半導体素子の端子と内部端子とを電気的に接続するボンディングワイヤの長さが短いものとなる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１９】
回路部材
図１は本発明の回路部材の一実施形態を示す平面図、図２は図１に示される回路部材のＡ−Ａ線における縦断面図である。図１および図２において、本発明の回路部材１は、平板状の基部２と、この基部２の一方の面の半導体素子搭載用領域３の外側に所定のパターンで配設された複数の柱状凸部４と、この柱状凸部４の上端面４ａに設けられた導電性の薄膜５とを備えている。
【００２０】
基部２と柱状凸部４は共に金属製であり、柱状凸部４は基部２に一体的に形成されている。基部２の厚みは、使用する材料に応じて適宜設定することができ、例えば、５０〜１５０μｍ程度とするこができる。また、柱状凸部４の形状は、図示例では横断面形状が長方形の角柱であるが、これに限定されるものではない。このような柱状凸部４の高さは、作製する樹脂封止型半導体装置の外部端子の高さに対応させて設定することができ、例えば、５０〜１５０μｍの範囲で設定する。そして、複数の柱状凸部４に両側を囲まれるように、長方形状の半導体素子搭載用領域３（図１に鎖線で囲んで示した領域）が設けられている。
【００２１】
このような基部２と柱状凸部４を構成する金属材料としては、導電性の薄膜５を形成する後述の材料よりもエッチングが容易な材料を選定することができ、例えば、４２合金（Ｎｉ４２％のＦｅ合金）、銅、銅合金等を挙げることができる。
【００２２】
導電性の薄膜５は、樹脂封止型半導体装置の内部端子となるものであり、Ａｇ、Ｐｔ、Ａｕ等の貴金属単独からなる薄膜、あるいは、これらの貴金属の組み合わせからなる積層薄膜、さらには、上記の貴金属とＮｉ等の金属との積層薄膜（最外層は貴金属層とする）である。このような薄膜５の厚みは０．５〜１０μｍの範囲で設定することができる。
【００２３】
このような回路部材１では、半導体素子搭載用領域３に半導体素子が搭載された場合、この半導体素子は柱状凸部４が配設された空間の略中央に位置することになる。
【００２４】
本発明の回路部材１は、図３に示されるように、基部２の半導体素子搭載用領域３の少なくとも一部に電気絶縁性の接着部材６を設けたものであってもよい。接着部材６は特に制限はなく、電気絶縁性のベースフィルムの両面に接着剤層を備えたもの、例えば、ユーピレックス（宇部興産（株）製の電気絶縁性のベースフィルム）の両面にＲＸＦ（（株）巴川製紙所製の接着剤）層を備えたＵＸＩＷ（（株）巴川製紙所製）のような両面接着テープを使用することができる。
【００２５】
本発明の回路部材は、上述のような回路部材が複数連設されたもの、すなわち、半導体素子搭載領域３と、この領域３に対応した複数の薄膜５からなる組み合わせを複数組備える回路部材であってもよい。図４は、このような回路部材を示す断面図である。図４に示される回路部材１′は、図１および図２に示される回路部材１が、柱状凸部４の配列方向と直角方向（図の左右方向）に５個連設されたものである。すなわち、この回路部材１′は、平板状の基部２と、この基部２の一方の面に所定のピッチＰで設定された５つの半導体素子搭載用領域３と、各半導体素子搭載用領域３に対応して外側に所定のパターンで配設された複数の柱状凸部４と、この柱状凸部４の上端面４ａに設けられた導電性の薄膜５とを備えている。さらに、基部２の端部には外枠部材７が上端面７ａに導電性薄膜５を備えた状態で形成されている。
尚、上述の回路部材１および回路部材１′における端子数、端子配列等は例示であり、本発明の回路部材がこれに限定されないことは勿論である。
【００２６】
樹脂封止型半導体装置
図５は図１および図２に示される本発明の回路部材を使用した本発明の樹脂封止型半導体装置の一実施形態を示す平面図、図６は図５に示される樹脂封止型半導体装置のＢ−Ｂ線における縦断面図である。尚、樹脂封止型半導体装置の構成を理解しやすくするために、図５では封止部材を省略し、その輪郭を仮想線（２点鎖線）で示している。
【００２７】
図５および図６において、本発明の樹脂封止型半導体装置１１は、所定の間隔で２列に配列された複数の端子部１２と、端子部１２が配列された空間の略中央に位置する半導体素子１５と、半導体素子１５の端子１５ａと端子部１２とを接続するボンディングワイヤ１７と、これらの端子部１２とボンディングワイヤ１７および半導体素子１５とを封止する封止部材１８とを備えている。
【００２８】
端子部１２は、薄膜状の内部端子１３と柱状の外部端子１４とを一体的に有するものであり、各端子部１２は内部端子１３面を同一方向に向けて略一平面上に位置するように電気的に独立して配設されている。内部端子１３は、Ａｇ、Ｐｔ、Ａｕ等の貴金属単独からなる薄膜、あるいは、これらの貴金属の組み合わせからなる積層薄膜、さらには、上記の貴金属とＮｉ等の金属との積層薄膜（最外層は貴金属層とする）であり、厚みは０．５〜１０μｍ程度である。また、外部端子１４は、封止部材１８中に位置する埋没部１４ａと、樹脂封止型半導体装置１１の裏面に突出するように露出する先端部１４ｂとからなる。図示例では、埋没部１４ａは横断面形状が長方形の角柱であり、先端部１４ｂは長屋根ドーム状に突出している。この先端部１４ｂの突出量は５０〜１５０μｍ程度とすることが好ましい。このような外部端子１４は、半田、銅ペースト等の導電性金属材料により形成され、特に半田が好ましい。
【００２９】
半導体素子１５は、上記の複数の端子部１２が配設された空間の略中央に、回路形成面側が内部端子１３面と同一方向を向くように電気的に独立して配置されている。そして、各端子部１２の内部端子１３と半導体素子１５の端子１５ａとがボンディングワイヤ１７により電気的に接続されている。図示例では、半導体素子１５の回路形成面と反対面側に電気絶縁性の樹脂層１６が配設されており、この樹脂層１６が樹脂封止型半導体装置１１の裏面に露出している。
封止部材１８は、樹脂封止型半導体装置に使用されている公知の樹脂材料を用いて形成することができる。
【００３０】
このような樹脂封止型半導体装置１１では、外部端子１４の先端部１４ｂが外部に露出しているので、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置となっている。そして、この外部端子１４の先端部１４ｂを用いて回路基板に実装した際の半導体装置１１の高さは、従来の半田ボールを用いた実装に比べて低いものとなる。これは、先端部１４ｂの突出量（５０〜１５０μｍ程度）は、半田ボールの直径（３００〜７５０μｍ程度）よりも小さいことによる。また、端子部１２が配設された空間の略中央に半導体素子１５が配設されているので、内部端子１３と半導体素子１５の端子１５ａとが近接しており、このため内部端子１３と端子１５ａとを電気的に接続するボンディングワイヤ１７の長さが短いものとなる。
尚、上述の樹脂封止型半導体装置１１における端子数、端子配列等は例示であり、本発明の樹脂封止型半導体装置がこれに限定されないことは勿論である。
【００３１】
回路部材の製造方法
次に、本発明の回路部材の製造方法について説明する。
【００３２】
図７は、図４に示される本発明の回路部材１′を例とした本発明の回路部材の製造方法の一実施形態を示す工程図である。各工程は、上記の図４に対応する回路部材の縦断面図で示してある。
【００３３】
図７において、まず、パターン形成工程として、金属製の基板２１の表面に耐めっき性をもつ感光性レジストを塗布、乾燥してレジスト層２２を形成し、基板２１の裏面に耐めっき性をもつフィルム２３を固着する（図７（Ａ））。次に、レジスト層２２を所望のフォトマスクを介して露光した後、現像してレジストパターン２２′を形成する（図７（Ｂ））。基板２１としては、次の薄膜形成工程で形成する薄膜よりもエッチングが容易な材料を選定することができ、例えば、４２合金（Ｎｉ４１％のＦｅ合金）、銅、銅合金等の金属基板（厚み１００〜２５０μｍ）を使用することができる。この基板２１は、両面を脱脂等を行い洗浄処理を施したものを使用することが好ましい。また、耐めっき性をもつ感光性レジストとしては、例えば、旭化成（株）製ＤＦＲ サンフォートＡＱ等を挙げることができ、耐めっき性をもつフィルム２３としては、例えば、日東電工（株）製リバアルファ（熱剥離フィルム）等のフィルムを挙げることができる。
【００３４】
次いで、薄膜形成工程において、上記のレジストパターン２２′とフィルム２３をマスクとして、基板２１の露出面に導電性の薄膜５を形成する（図７（Ｃ））。この薄膜５は、通常、電気めっきにより形成され、Ａｇ、Ｐｔ、Ａｕ等の貴金属単独からなる薄膜、あるいは、これらの貴金属の組み合わせからなる積層薄膜、さらには、上記の貴金属とＮｉ等の金属との積層薄膜（最外層は貴金属層とする）である。このような薄膜５の厚みは０．５〜１０μｍの範囲で設定することができる。
【００３５】
次に、エッチング工程において、上記のレジストパターン２２′を剥離除去することにより露出した基板２１を、薄膜５と耐めっき性をもつフィルム２３をマスクとして腐蝕液でエッチングを行う（図７（Ｄ））。腐蝕液は、基板２１の材質に応じて塩化第二鉄水溶液や過硫酸アンモニウム等を使用し、例えば、基板２１の両面からスプレーエッチングにて行うことができる。このエッチング工程におけるエッチング量は、回路部材１′の柱状凸部４の高さを決定するものであり、基板２１の厚さ方向で貫通しないエッチング量とされ、いわゆるハーフエッチングが行われる。
次いで、耐めっき性をもつフィルム２３を剥離することにより、図４に示されるような回路部材１′が得られる。
【００３６】
樹脂封止型半導体装置の製造方法
次に、本発明の樹脂封止型半導体装置の製造方法について説明する。
図８は、図５および図６に示される本発明の樹脂封止型半導体装置を図４に示される本発明の回路部材１′を用いて製造する方法の一実施形態を示す工程図である。各工程は、上記の図４に対応する縦断面図で示してある。
【００３７】
図８において、まず、回路部材１′の各半導体素子搭載領域３に、電気絶縁性の接着部材６（例えば、電気絶縁性のベースフィルムの両面に接着剤層を備えたテープ等）を介して半導体素子１５を搭載する（図８（Ａ）半導体素子搭載工程）。
【００３８】
次に、搭載した半導体素子１５の端子１５ａと回路部材１′の導電性の薄膜５とを、ボンディングワイヤ１７で電気的に接続する（図８（Ｂ）ワイヤボンディング工程）。
【００３９】
次いで、回路部材１′の薄膜５と半導体素子１５およびボンディングワイヤ１７とを樹脂材料１８により封止する（図８（Ｃ）封止工程）。
【００４０】
次に、上記の樹脂材料１８で覆われていない回路部材１′の裏面側から基部２と柱状凸部４を腐蝕液により溶解除去する（図８（Ｄ）エッチング工程）。このエッチング工程によって柱状凸部４が溶解除去されて出現した凹部内には、薄膜５が露出している。
【００４１】
上記のエッチング工程で出現した凹部内に導電材料を充填して、柱状の外部端子１４を形成する（図８（Ｅ）充填工程）。導電材料の充填は、例えば、導電材料として半田ペーストを使用し、スクリーン印刷法により行うことができる。この場合、凹部に充填した半田ペーストを固化するために加熱するリフロー工程を付加することができる。このようにして形成された外部端子１４は、柱状であり、樹脂材料（封止部材）１８中に位置する埋没部１４ａと、外部に突出するように露出する先端部１４ｂをもち、埋没部１４ａの先端は、回路部材１′の薄膜５と一体となっており、この薄膜５が内部端子１３となる。これにより、薄膜状の内部端子１３と柱状の外部端子１４とを一体的に有する端子部１２が形成される。
【００４２】
図１および図２に示されるような回路部材１（半導体素子搭載領域３と、この領域３に対応した複数の薄膜５からなる組み合わせを１組備えたもの）を使用した場合、上記の充填工程により外部端子１４を形成した段階で、図５および図６に示される本発明の樹脂封止型半導体装置１１が得られる。
【００４３】
一方、上述したような回路部材１′（半導体素子搭載領域３と、この領域３に対応した複数の薄膜５からなる組み合わせを複数組備える回路部材）を使用する場合、次に、各半導体素子ごとに分離することにより、図５および図６に示される本発明の樹脂封止型半導体装置１１が得られる。このような分離工程では、各半導体素子に対応した領域の境界（図８（Ｅ）に矢印で示される部位）で個々の半導体装置に分離し、また、外枠部材７を除去する。この分離工程は、金型を用いた打ち抜き、あるいは、ダイサーを用いたダイシングにより行うことができる。
【００４４】
【実施例】
次に、具体的な実施例を挙げて本発明を更に詳細に説明する。
【００４５】
（回路部材の作製）
金属製の基板として厚み０．１２５ｍｍの銅合金板（古河電気工業（株）製ＥＦＴＥＣ６４Ｔ−１／２Ｈ）を準備し、脱脂処理、洗浄処理を行った。次に、この銅合金板の表面側に、耐めっき性のある紫外線硬化型レジストフィルム（旭化成（株）製 サンフォートＡＱ 厚み２５μｍ）を貼り付け、銅合金板の裏面側に、耐めっき性のある樹脂フィルム（日東電工（株）製 リバアルファ）を貼り付けた。次に、表面側のレジストフィルムを所定のフォトマスクを介して露光した後、現像してレジストパターンを形成した。（以上、パターン形成工程）
【００４６】
次いで、銅合金板の表面のレジストパターンと裏面の樹脂フィルムをマスクとして、銅合金板の露出面に１μｍのＰｄめっき層、５μｍのＮｉめっき層、１μｍのＰｄめっき層の３層構造からなる導電性の薄膜を形成した。（以上、薄膜形成工程）
【００４７】
次に、表面側のレジストパターンを剥離除去し、上記の薄膜と耐めっき性をもつ樹脂フィルムをマスクとして銅合金板のエッチングを行った。このエッチングは腐蝕液として過硫酸アンモニウムを使用し、エッチング量は導電性の薄膜の間に露出している銅合金板のエッチング深さが１００μｍとなるハーフエッチングとした。（以上、エッチング工程）
【００４８】
次いで、ホットプレート上で加熱（１５０℃、１分間）して裏面側の樹脂フィルムを剥離し、図４に示されるような回路部材を得た。この回路部材は、高さ１００μｍの複数の柱状凸部と、この柱状凸部の上端面に設けられた厚み７μｍの導電性薄膜を備えたものである。
【００４９】
（半導体装置の作製）
上述のように作製した回路部材の半導体素子搭載領域に、電気絶縁性のダイアタッチフィルム（日本ゴアテックス（株）製アブソーボンド）を介して半導体素子（厚み約０．２５ｍｍ）の回路形成面の反対側を固着して半導体素子を搭載した。（以上、半導体素子搭載工程）
【００５０】
次いで、回路部材の導電性薄膜と、搭載した半導体素子（厚み０．２５ｍｍ）の端子とを金ワイヤー（田中電子工業（株）製 ＦＡ−３０）により結線した。この場合、回路部材の薄膜と半導体素子の端子との段差は１８５μｍであった。（以上、ワイヤボンディング工程）
【００５１】
次に、回路部材の導電性薄膜と半導体素子と金ワイヤーを樹脂材料（日東電工（株）製ＭＰ−７４００）で封止した。（以上、封止工程）
【００５２】
その後、樹脂材料で覆われていない回路部材の裏面側から過硫酸アンモニウムを使用して回路部材のエッチングを行った。このエッチングは、回路部材の柱状凸部が溶解除去されて導電性薄膜が露出するまでとした。（以上、エッチング工程）
【００５３】
次いで、エッチング工程で形成した凹部内に半田ペーストをスクリーン印刷法で充填し、加熱（２３０℃、２分間）によるリフロー工程で固化して外部端子を形成した。この外部端子は、上記の樹脂材料からなる封止部材中に埋没して導電性薄膜（内部端子）と一体化する柱状の埋没部（高さ１００μｍ）と、外部に約５０μｍ突出する先端部をもつものであった。（以上、充填工程）
【００５４】
次に、ダイサーで所望の位置で断裁して個々の半導体装置を得た。
このようにして作製した個々の樹脂封止型半導体装置は、外部端子数が１６ピンであり、その外形寸法は５ｍｍ四方、厚みが０．５ｍｍであり、非常に小型で薄いものであった。
【００５５】
この樹脂封止型半導体装置を、半田ボールを使用しないで回路基板に実装し、温度サイクル試験（−４５℃から＋１２５℃までの温度変化を６０分サイクルで繰り返す）を実施した結果、５００サイクル経過しても何ら問題は生じなかった。
【００５６】
【発明の効果】
以上詳述したように、本発明によれば半導体素子の占有率が高くなり小型化が可能となって回路基板への実装密度を向上させることができ、この回路基板の実装は樹脂封止型半導体装置の外部に露出している外部端子の先端側を用いて行うことができるので、従来の半田ボールを用いたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置と同様の実装作業性が得られるとともに、半田ボールを使用する場合に比べて実装された半導体装置の高さを低くすることができる。また、半田ボールの搭載装置や搭載用マスクおよび半田ボールが不要となるので、製造コストの低減が可能である。さらに、半導体素子の端子と内部端子とを電気的に接続するボンディングワイヤの長さが従来の半導体装置に比べて短いものとなる。そして、本発明の回路部材を使用することにより、上記のような効果を奏する樹脂封止型半導体装置を容易に作製することができ、このような本発明の回路部材および半導体装置は、本発明の製造方法により簡便に製造することができる。
【図面の簡単な説明】
【図１】本発明の回路部材の一実施形態を示す平面図である。
【図２】図１に示される回路部材のＡ−Ａ線における縦断面図である。
【図３】本発明の回路部材の他の実施形態を示す縦断面図である。
【図４】本発明の回路部材の他の実施形態を示す縦断面図である。
【図５】図１に示される本発明の回路部材を使用した本発明の樹脂封止型半導体装置の一実施形態を示す平面図である。
【図６】図５に示される樹脂封止型半導体装置のＢ−Ｂ線における縦断面図である。
【図７】本発明の回路部材の製造方法の一実施形態を示す工程図である。
【図８】本発明の樹脂封止型半導体装置の製造方法の一実施形態を示す工程図である。
【符号の説明】
１，１´…回路部材
２…基部
３…半導体素子搭載領域
４…柱状凸部
５…導電性の薄膜
６…電気絶縁性の接着部材
１１…樹脂封止型半導体装置
１２…端子部
１３…内部端子
１４…外部端子
１５…半導体素子
１７…ボンディングワイヤ
１８…封止部材
２１…金属製基板
２２′…レジストパターン
Claims (5)
- 金属製の平板状の基部と、該基部の一方の面の半導体素子搭載用領域の外側に所定のパターンで配設された複数の金属製の柱状凸部と、該柱状凸部の上端面に設けられた導電性の薄膜と、を備える回路部材の半導体素子搭載用領域に半導体素子の回路形成面と反対面側を電気的に絶縁して固着することにより搭載する半導体素子搭載工程と、
回路部材の導電性の薄膜と半導体素子の端子とをボンディングワイヤで電気的に接続するワイヤボンディング工程と、
前記薄膜、半導体素子およびボンディングワイヤを樹脂材料で封止する封止工程と、
前記回路部材の基部および柱状凸部を溶解除去するエッチング工程と、
前記柱状凸部が溶解除去され前記薄膜が露出した状態で形成された凹部に導電性材料を充填して、前記薄膜からなる内部端子と前記導電性材料からなる柱状の外部端子とが一体化してなる端子部を形成する充填工程と、を備えることを特徴とする樹脂封止型半導体装置の製造方法。 - 前記充填工程は、導電性材料として半田ペーストを使用し、前記凹部に充填した半田ペーストを固化するために加熱するリフロー工程を有することを特徴とする請求項１に記載の樹脂封止型半導体装置の製造方法。
- 回路部材として、半導体素子搭載領域と該領域に対応した複数の薄膜からなる組み合わせを複数組備える回路部材を使用し、前記充填工程の後に、各半導体素子ごとに分離する分離工程を備えることを特徴とする請求項１または請求項２に記載の樹脂封止型半導体装置の製造方法。
- 前記分離工程は、金型を用いた打ち抜き工程であることを特徴とする請求項３に記載の樹脂封止型半導体装置の製造方法。
- 前記分離工程は、ダイサーを用いたダイシング工程であることを特徴とする請求項３に記載の樹脂封止型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13670599A JP3992877B2 (ja) | 1999-05-18 | 1999-05-18 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13670599A JP3992877B2 (ja) | 1999-05-18 | 1999-05-18 | 樹脂封止型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332146A JP2000332146A (ja) | 2000-11-30 |
| JP3992877B2 true JP3992877B2 (ja) | 2007-10-17 |
Family
ID=15181567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13670599A Expired - Lifetime JP3992877B2 (ja) | 1999-05-18 | 1999-05-18 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3992877B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100405948B1 (ko) * | 2001-03-16 | 2003-11-14 | 황길남 | 반도체 칩 패키지 및 그의 제조방법 |
| JP4902627B2 (ja) * | 2008-12-04 | 2012-03-21 | 大日本印刷株式会社 | 半導体装置 |
| JP6380805B2 (ja) * | 2015-04-07 | 2018-08-29 | 大口マテリアル株式会社 | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 |
| JP6927634B2 (ja) * | 2017-09-20 | 2021-09-01 | 大口マテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
-
1999
- 1999-05-18 JP JP13670599A patent/JP3992877B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000332146A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| KR100297464B1 (ko) | 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법 | |
| JP3947292B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US6762118B2 (en) | Package having array of metal pegs linked by printed circuit lines | |
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| JPH08125066A (ja) | 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法 | |
| JP4984253B2 (ja) | 半導体装置の製造方法および半導体装置用基板の製造方法 | |
| JP3947750B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4091050B2 (ja) | 半導体装置の製造方法 | |
| JP3983930B2 (ja) | 回路部材の製造方法 | |
| JP2005317998A5 (ja) | ||
| JP2000091488A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JP5522551B2 (ja) | 回路部材の製造方法 | |
| KR100629887B1 (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
| JP5500130B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JP3678883B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP4137981B2 (ja) | 半導体装置の製造方法 | |
| JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JP5521301B2 (ja) | リードフレーム型基板とその製造方法および半導体装置 | |
| JP5609911B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070725 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |