JP3990578B2 - 配線基板およびそれを用いた電子装置 - Google Patents
配線基板およびそれを用いた電子装置 Download PDFInfo
- Publication number
- JP3990578B2 JP3990578B2 JP2002050568A JP2002050568A JP3990578B2 JP 3990578 B2 JP3990578 B2 JP 3990578B2 JP 2002050568 A JP2002050568 A JP 2002050568A JP 2002050568 A JP2002050568 A JP 2002050568A JP 3990578 B2 JP3990578 B2 JP 3990578B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- signal
- wiring
- conductor
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一対の信号配線（ペア作動用信号配線）および一対の電極パッドを配設した配線基板に関し、特に電気特性を改善した配線基板およびそれを用いた電子装置に関する。
【０００２】
【従来の技術】
一般に現在の電子機器は、高速化、大容量伝送化が顕著になってきている。それにともない電子機器に搭載される配線基板およびパッケージは電気的ロスの少ない形態が要求されている。
【０００３】
このような配線基板およびパッケージの配線導体は、用途によって、電源導体層・接地導体層および信号配線に機能化されている。このうち信号配線は所定の回路形状にパターン化した導体から形成され、ビアホールや電極パッド、さらには導体バンプを介して外部電気回路基板へ接続される。この信号配線は、信号が誤動作することの無いように、信号遅延や反射・クロストーク・ノイズ等の伝送ロスを低減させることが重要な課題となっている。その中で対（ペアー）として形成される信号配線については、配線長さや配線間隔を均一にする事で作動信号としての機能を満足させるべく配置されている。なお、電極パッドから引き出される引き出し線は、高密度に配列するために同方向へ引き出されている。
【０００４】
【発明が解決しようとする課題】
しかしながらこのような配線基板は、対となる信号配線に接続する電極パッド間の距離が対となる信号配線間の距離よりも長い場合、一対の信号配線で信号配線間隔を均一にした配線を行ったとしても、引き出し線が電極パッドから略同方向へ引き出されているため、電極パッド近辺では一対の信号配線の間隔が広くなり、またこの間隔の広い部分の長さが不用に長いものとなり、さらに信号配線同士の長さも相違してしまい、一対の信号配線の電極パッド近辺の間隔が広い部分とそれ以外の部分との特性インピーダンスの整合がとれず、反射ノイズが発生して搭載する電子部品に誤動作を生じさせてしまうという問題点を有していた。
【０００５】
本発明は、かかる従来技術の問題点に鑑み完成されたものであり、その目的は電極パッド近辺においても一対の信号配線の間隔を均一にし、またその配線長さの相違を少なくすることで、信号の遅延や特性インピーダンスの不整合を低減することにある。これにより信号配線や貫通導体を伝播する信号が、例えば１ＧＨｚ以上の高周波信号の場合においても、信号配線や貫通導体を伝播する信号に大きな反射ノイズを起こすことが無く、その結果、信号配線や貫通導体に所定の信号を正確に伝播させ、搭載される半導体素子等の電子部品を正常に作動させることが可能な配線基板およびこれを用いた電子装置を提供することができる。
【０００６】
【課題を解決するための手段】
本発明の配線基板は、絶縁層および少なくとも一対の信号配線を有する配線導体を複数積層して成るとともに、一方の主面に少なくとも一対の信号電極を有する電子部品が搭載され、かつ他方の主面に前記電子部品の一対の信号電極が前記一対の信号配線を介して電気的に接続される外部接続用の一対の電極パッドを設けて成り、前記一対の信号配線は、同一間隔および同一長さとなるように設けられており、前記一対の電極パッドは、この電極パッド間で端部を前記一対の信号配線の間隔で対向させてそれぞれの電極パッドから引き出された線状の引出し線と、該引き出し線の前記端部にそれぞれ接続された貫通導体とを介して前記一対の信号配線に電気的に接続されており、前記引き出し線は、前記対向した端部から互いに反対方向に延在していることを特徴とするものである。
【０００７】
本発明の電子装置は、上記の配線基板の一方の主面に一対の信号電極を有する電子部品を実装するとともに、一対の信号配線に電子部品の一対の信号電極をそれぞれ電気的に接続して成ることを特徴とするものである。
【０００８】
発明の配線基板および電子装置によれば、一対の信号配線がその間隔を同一とした状態で一対の電極パッドの近傍まで引き延ばされ、一対の信号配線の間隔の異なる部分の長さが最短となり、また、配線の長さを同一にすることが可能となり、一対の信号配線の電極パッド近辺の部分とそれ以外の部分との特性インピーダンスの不整合を低減することができるとともに信号の遅延を低減することが可能となる。その結果、信号配線および貫通導体に所定の信号を正確に伝播させ、搭載される半導体素子等の電子部品を正常に作動させることが可能な配線基板および電子装置とすることができる。
【０００９】
【発明の実施の形態】
次に、本発明の配線基板およびこれを用いた電子装置を添付の図面に基づいて詳細に説明する。
図１は、本発明の配線基板およびこれに電子部品を実装して成る電子装置の実施の形態の一例を示す断面図であり、図２は配線基板の要部拡大透視図である。これらの図において、１は絶縁基板、２は配線導体、３は信号配線、４は貫通導体、５は電極パッド、６は引き出し線であり、主にこれらで本発明の配線基板７が構成され、この配線基板７に半導体素子等の電子部品８を実装することにより本発明の電子装置９と成る。
【００１０】
絶縁基板１は、電子部品８を支持する支持部材としての機能を有し、縦・横の長さが５〜50ｍｍ程度であり、本例では、板状の芯体絶縁層１ａと、この上下面に被着した複数の絶縁層１ｂとから形成されている。
【００１１】
芯体絶縁層１ａは、絶縁基板１に強度を付与するとともにソリを防止する機能を有し、ガラス繊維を縦横に織り込んだガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成り、その上下面には銅・ニッケル・金等の薄膜からなる配線導体２ａが被着形成されている。また、芯体絶縁層１ａは、その上面から下面にかけてドリル加工を施すことにより製作された直径が0.1〜1.0ｍｍ程度の複数のスルーホール12を有しており、さらに、そのスルーホール12の内壁には銅膜から成るスルーホール導体11が被着形成されており、上下面に形成された配線導体２ａがスルーホール導体11を介して電気的に接続されている。
【００１２】
このような芯体絶縁層１ａは、ガラスクロスに未硬化の熱硬化性樹脂を含浸させたシートを熱硬化することにより製作され、また、配線導体２ａは、芯体絶縁層１ａ用の未硬化シートの上下全面に厚みが３〜50μｍの例えば銅膜を被着しておくとともにこの銅膜をシートの硬化後にエッチング加工することにより所定のパターンに形成される。さらに、スルーホール導体11は、芯体絶縁層１ａにスルーホール12をドリル等を用いて穿設した後、このスルーホール12の内周壁に周知のめっき法により厚みが３〜50μｍ程度の銅めっき膜を析出させることにより形成される。
【００１３】
なお、芯体絶縁層１ａは、スルーホール12の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る樹脂柱13が充填されている。樹脂柱13は、スルーホール12を塞ぐことによりスルーホール12の直上および直下に絶縁層１ｂを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール12内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この樹脂柱13を含む芯体絶縁層１ａの上下面に絶縁層１ｂが積層されている。
【００１４】
絶縁層１ｂは、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成り、それぞれの厚みが10〜80μｍ程度であり、各層の上面から下面にかけて直径が20〜100μｍの貫通導体４を有している。これらの絶縁層１ｂは、配線導体２ｂを高密度に配線するための絶縁間隔を提供するためのものである。そして、上層の配線導体２ａと下層の配線導体２ａ・２ｂとを貫通導体４を介して電気的に接続することにより高密度配線を立体的に形成可能としている。
【００１５】
このような絶縁層１ｂは、従来周知のドクターブレード法を採用して形成した、絶縁層１ｂと成る未硬化の熱硬化性樹脂フィルムを配線導体２ａを被着した芯体絶縁層１ａの上下面に貼着し、しかる後これを熱硬化させるとともに炭酸ガスレーザやＵＶレーザ・エキシマレーザ等のレーザ加工により貫通孔を形成し、さらに、絶縁層１ｂ上に配線導体２ｂを、貫通孔内部に貫通導体４を形成した後、同様にして上層の絶縁層１ｂを順次積み重ねることによって積層される。
【００１６】
なお、絶縁層１ｂは、例えばエポキシ樹脂と熱可塑性樹脂・エラストマー・無機絶縁性フィラーに溶剤等を添加した混合物を混練して液状ワニスを得、この液状ワニスをポリエチレンテレフタレート（ＰＥＴ）製離型シート上に塗布し、60〜100℃の温度で乾燥することによりフィルム状に成形される。
【００１７】
また、配線導体２ｂおよび貫通導体４は、絶縁層１ｂの表面および貫通孔内部を過マンガン酸塩類水溶液等の粗化液に浸漬し粗化した後、無電解めっき用のパラジウム触媒の水溶液中に浸漬し絶縁層１ｂの表面および貫通孔内部にパラジウム触媒を付着させ、しかる後、硫酸銅・ロッセル塩・ホルマリン・ＥＤＴＡナトリウム塩・安定剤等から成る無電解銅めっき液に約30分間浸漬して１〜２μｍ程度の無電解銅めっきを析出させ、つぎに、無電解銅めっき上に耐めっき樹脂を被着し露光・現像により配線導体２ｂのパターン形状に、電解銅めっきを被着させるための開口部を形成し、さらに、硫酸・硫酸銅５水和物・塩素・光沢剤等から成る電解銅めっき液に数Ａ／ｄｍ2の電流を印加しながら数時間浸漬することにより開口部に電解銅めっきを被着した後、水酸化ナトリウムで耐めっき樹脂層を剥離し、そして、耐めっき樹脂層を剥離したことにより露出する無電解銅めっきを硫酸・過酸化水素水等の硫酸系水溶液によりエッチング除去し、しかる後、無電解銅めっき層を除去することにより形成される。
【００１８】
なお、配線導体２ｂおよび貫通導体４の厚みは、高速の信号を伝達させるという観点からは３μｍ以上であることが好ましく、配線導体２ｂおよび貫通導体４を絶縁基板１に被着形成する際に配線導体２ｂおよび貫通導体４に大きな応力を残留させず、これらが絶縁基板１から剥離しにくいものとするためには50μｍ以下としておくことが好ましい。
【００１９】
そして、絶縁層１ｂの一方の最外層表面の電子部品の搭載部８ａに形成された配線導体２ｂの一部は、電子部品８の各電極に例えば鉛−錫から成る導体バンプ10を介して接合される電子部品接続用の電極パッド16を形成し、また、絶縁層１ｂの他方の最外層表面に形成された配線導体２ｂの一部は、外部電気回路基板（図示せず）の各電極に例えば鉛−錫から成る導体バンプ10を介して接合される外部接続用の電極パッド５および引き出し線６を形成している。なお、電極パッド５、16および引き出し線６の露出する表面には、その酸化腐蝕を防止するとともに導体バンプ10との接続を良好とするために、半田との濡れ性が良好で耐腐蝕性に優れたニッケル・金等のめっき層が被着されている。
【００２０】
電子部品８の搭載部８ａに形成される電極パッド16は、その直径が50〜300μｍ程度であり、複数列に等間隔で配列された多点格子状に形成されている。なお、搭載される電子部品８によっては信号電極が対（ペアー）となっているものがあり、電極パッド16も接続される電子部品８の信号電極に対応して、すなわち対となっている信号電極に対しては電極パッド16も対となるように配置されている。
【００２１】
また、配線基板７の他方の主面に形成された外部接続用の電極パッド５は、その直径が50〜300μｍ程度であり、引き出し線６や貫通導体４、信号配線３等を介して搭載される電子部品８の信号電極に接続される。そして、電子部品８の信号電極が対（ペアー）となっている場合、電極パッド５も対となるように配置されている。
【００２２】
そして、本発明の配線基板においては、図２に要部拡大透視図に示すように電子部品８の一対の信号電極に接続する外部接続用の一対の電極パッド５ｐを、この電極パッド５ｐ間で端部を一対の信号配線３ｓの間隔で対向させてそれぞれの電極パッド５から引き出された引出し線６と、引き出し線６の端部にそれぞれ接続された貫通導体４とを介して一対の信号配線３ｓに電気的に接続されている。また、本発明においてはこのことが重要である。なお、図２の要部拡大透視図では、一対の電極パッド５ｐおよび引き出し線６は配線基板７の表面に、一対の信号配線３ｓと貫通導体４は配線基板７の内部に形成されている。
【００２３】
本発明の配線基板７によれば、外部接続用の一対の電極パッド５ｐを、この電極パッド５ｐ間で端部を一対の信号配線３ｓの間隔で対向させてそれぞれの電極パッド５から引き出された引出し線６と、引き出し線６の端部にそれぞれ接続された貫通導体４とを介して一対の信号配線３ｓに電気的に接続したので、一対の信号配線３ｓがその間隔を同一とした状態で一対の電極パッド５ｐの近傍まで引き延ばされ、一対の信号配線３ｓの間隔の異なる部分の長さが最短となり、また配線の長さを同一にすることが可能となり、一対の信号配線３ｓの電極パッド５近辺部分とそれ以外の部分との特性インピーダンスの不整合を低減し、かつ信号の遅延を低減することが可能となる。その結果、信号配線３ｓおよび貫通導体４に所定の信号を正確に伝播させ、搭載される半導体素子等の電子部品８を正常に作動させることが可能な配線基板とすることができる。
【００２４】
なお、このような一対の信号配線３ｓおよびこれと一対の電極パッド５ｐとを接続する貫通導体４は、通常の信号配線３および貫通導体４を形成する際に、それらの間隔が所定の値と成るように形成すればよい。また、一対の信号配線３ｓにおいて、信号配線３間の距離は、信号配線３の幅や厚み等を考慮して特性インピーダンスが所定の値となるように適宜決めればよい。
【００２５】
そして、引き出し線６の一部を、絶縁層１ｂに形成した貫通導体４・配線導体２および芯体絶縁層１ａに形成したスルーホール導体11・配線導体２を介して配線基板７の他方の表面に形成された電子部品８との接続用の電極パッド16に電気的に接続することにより、本発明の配線基板７と成る。
【００２６】
かくして、本発明の配線基板７によれば、外部接続用の電極パッド５近辺においても一対の信号配線３ｓの間隔を均一にし、またその配線の長さの相違を少なくしたので、信号の遅延や特性インピーダンスの不整合を低減でき、信号配線３や貫通導体４を伝播する信号が、例えば１ＧＨｚ以上の高周波信号の場合においても、信号配線３や貫通導体４を伝播する信号に大きな反射ノイズを起こすことが無く、その結果、信号配線３や貫通導体４に所定の信号を正確に伝播させ、搭載される半導体素子等の電子部品８を正常に作動させることが可能な配線基板とすることができる。
【００２７】
なお、本発明の配線基板７は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、上述の例では絶縁層１ｂを芯体絶縁層１ａの上下面に積層し、この絶縁層１ｂ上に配線導体２ｂを形成したが、絶縁層１ｂを芯体絶縁層１ａの片面のみに積層してもよい。また、絶縁基板１を芯体絶縁層１ａのみで構成してもよい。
【００２８】
次に、本発明の電子装置９は、配線基板７の電子部品の搭載部８ａに少なくとも一対の信号電極を有する電子部品８を実装するとともに、一対の信号配線３ｓに電子部品８の一対の信号電極をそれぞれ電気的に接続して成るものである。
【００２９】
導体バンプ10は、外部接続用の電極パッド５や電子部品接続用の電極パッド16上に鉛−錫・錫−亜鉛・錫−銀−ビスマス合金等の導電材料より形成されている。このような導体バンプ10は次に述べる方法により形成される。まず、配線基板７表面に、電極パッド５・16上に開口を有する耐半田樹脂層14を従来周知のスクリーン印刷法を用いて被着する。耐半田樹脂層14は、厚みが10〜50μｍであり、例えばアクリル変性エポキシ樹脂等の感光性樹脂と開始剤とから成る混合物に30〜70重量％のシリカやタルク等の無機粉末フィラーを含有させた絶縁材料から成り、隣接する電極パッド５・16同士が導体バンプ10により電気的に短絡することを防止するとともに、電極パッド５・16と絶縁基板１との接合強度を向上させる機能を有する。次に、導体バンプ10が例えば鉛−錫から成る半田の場合、鉛−錫から成る半田ペーストを耐半田樹脂層14の開口の露出した電極パッド５・16上にスクリーン印刷で充填し、リフロー炉を通すことにより電極パッド５・16上に半球状に固着形成される。なお、配線基板７の表面に露出した電極パッド５・16の表面にニッケル・金等の良導電性で耐食性に優れた金属をめっき法により１〜20μｍの厚みに被着させておくと、露出した電極パッド５・16の酸化腐食を有効に防止することができるとともに電極パッド５・16と導体バンプ10との接続を良好となすことができる。
【００３０】
しかる後、電子部品接続用の電極パッド16に電子部品８の各電極を導体バンプ10を介して接合して電子部品８を搭載するとともに配線基板７と電子部品８とをアンダーフィル材15で接着固定し、さらに、この電子部品８を図示しない蓋体やポッティング樹脂により封止することによって電子装置９と成り、電子部品８の搭載部と反対側に形成された電極パッド５を外部電気回路基板の配線導体（図示せず）に電気的に接続することにより本発明の電子装置９が外部電気回路基板に実装されることとなる。
【００３１】
本発明の電子装置９によれば、配線基板７の外部接続用の一対の電極パッド５ｐを、この電極パッド５ｐ間で端部を一対の信号配線３ｓの間隔で対向させてそれぞれの電極パッド５ｐから引き出された引出し線６と、引き出し線６の端部にそれぞれ接続された貫通導体４を介して一対の信号配線３ｓに電気的に接続したことから、一対の信号配線がその間隔を同一とした状態で一対の電極パッドの近傍まで引き延ばされ、一対の信号配線の間隔の異なる部分の長さが最短となり、また配線の長さを同一にすることが可能となり、一対の信号配線３ｓの電極パッド５ｐ近辺の部分とそれ以外の部分との特性インピーダンスの不整合を低減することができるとともに信号の遅延を低減することが可能となる。その結果、信号配線３および貫通導体４に所定の信号を正確に伝播させ、搭載した半導体素子等の電子部品８を正常に作動させることが可能な電子装置とすることができる。
【００３２】
なお、耐半田樹脂層14は、感光性樹脂と光開始剤と無機粉末フィラーとから成る未硬化樹脂フィルムあるいは熱硬化性樹脂と無機粉末フィラーとから成る未硬化樹脂ワニスを塗布するか、未硬化樹脂フィルムをラミネートした後、露光・現像により開口部を形成し、これをＵＶ硬化および熱硬化させることにより被着される。
【００３３】
かくして、本発明の電子装置９によれば、上記の配線基板の搭載部８ａに電子部品８を搭載し、上記の電子部品８の各接続端子とこれに対応する各電極パッド５とを電気的に接続したことから、信号の伝送特性に優れた電子装置９とすることができる。
【００３４】
なお、本発明の電子装置９は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であることは言うまでもない。
【００３５】
本発明の配線基板および電子装置によれば、一対の信号配線がその間隔を同一とした状態で一対の電極パッドの近傍まで引き延ばされ、一対の信号配線の間隔の異なる部分の長さが最短となり、また配線の長さを同一にすることが可能となり、一対の信号配線の電極パッド近辺の部分とそれ以外の部分との特性インピーダンスの不整合を低減することができるとともに信号の遅延を低減することが可能となる。その結果、信号配線および貫通導体に所定の信号を正確に伝播させ、搭載される半導体素子等の電子部品を正常に作動させることが可能な配線基板および電子装置とすることができる。
【図面の簡単な説明】
【図１】本発明の配線基板およびこれに電子部品を搭載して成る電子装置の実施の形態の一例を示す断面図である。
【図２】図１に示す配線基板の要部拡大透視図である。
【符号の説明】
１・・・・・・・・・絶縁基板
１ａ・・・・・・・・芯体絶縁層
１ｂ・・・・・・・・絶縁層
２・・・・・・・・・配線導体
２ａ・・・・・・・・芯体絶縁層の配線導体
２ｂ・・・・・・・・絶縁層の配線導体
３・・・・・・・・・信号配線
３ｓ・・・・・・・・一対の信号配線
４・・・・・・・・・貫通導体
５・・・・・・・・・外部接続用の電極パッド
５ｐ・・・・・・・・一対の電極パッド
６・・・・・・・・・引き出し線
７・・・・・・・・・配線基板
８・・・・・・・・・電子部品
８ａ・・・・・・・・電子部品の搭載部
９・・・・・・・・・電子装置
【発明の属する技術分野】
本発明は、一対の信号配線（ペア作動用信号配線）および一対の電極パッドを配設した配線基板に関し、特に電気特性を改善した配線基板およびそれを用いた電子装置に関する。
【０００２】
【従来の技術】
一般に現在の電子機器は、高速化、大容量伝送化が顕著になってきている。それにともない電子機器に搭載される配線基板およびパッケージは電気的ロスの少ない形態が要求されている。
【０００３】
このような配線基板およびパッケージの配線導体は、用途によって、電源導体層・接地導体層および信号配線に機能化されている。このうち信号配線は所定の回路形状にパターン化した導体から形成され、ビアホールや電極パッド、さらには導体バンプを介して外部電気回路基板へ接続される。この信号配線は、信号が誤動作することの無いように、信号遅延や反射・クロストーク・ノイズ等の伝送ロスを低減させることが重要な課題となっている。その中で対（ペアー）として形成される信号配線については、配線長さや配線間隔を均一にする事で作動信号としての機能を満足させるべく配置されている。なお、電極パッドから引き出される引き出し線は、高密度に配列するために同方向へ引き出されている。
【０００４】
【発明が解決しようとする課題】
しかしながらこのような配線基板は、対となる信号配線に接続する電極パッド間の距離が対となる信号配線間の距離よりも長い場合、一対の信号配線で信号配線間隔を均一にした配線を行ったとしても、引き出し線が電極パッドから略同方向へ引き出されているため、電極パッド近辺では一対の信号配線の間隔が広くなり、またこの間隔の広い部分の長さが不用に長いものとなり、さらに信号配線同士の長さも相違してしまい、一対の信号配線の電極パッド近辺の間隔が広い部分とそれ以外の部分との特性インピーダンスの整合がとれず、反射ノイズが発生して搭載する電子部品に誤動作を生じさせてしまうという問題点を有していた。
【０００５】
本発明は、かかる従来技術の問題点に鑑み完成されたものであり、その目的は電極パッド近辺においても一対の信号配線の間隔を均一にし、またその配線長さの相違を少なくすることで、信号の遅延や特性インピーダンスの不整合を低減することにある。これにより信号配線や貫通導体を伝播する信号が、例えば１ＧＨｚ以上の高周波信号の場合においても、信号配線や貫通導体を伝播する信号に大きな反射ノイズを起こすことが無く、その結果、信号配線や貫通導体に所定の信号を正確に伝播させ、搭載される半導体素子等の電子部品を正常に作動させることが可能な配線基板およびこれを用いた電子装置を提供することができる。
【０００６】
【課題を解決するための手段】
本発明の配線基板は、絶縁層および少なくとも一対の信号配線を有する配線導体を複数積層して成るとともに、一方の主面に少なくとも一対の信号電極を有する電子部品が搭載され、かつ他方の主面に前記電子部品の一対の信号電極が前記一対の信号配線を介して電気的に接続される外部接続用の一対の電極パッドを設けて成り、前記一対の信号配線は、同一間隔および同一長さとなるように設けられており、前記一対の電極パッドは、この電極パッド間で端部を前記一対の信号配線の間隔で対向させてそれぞれの電極パッドから引き出された線状の引出し線と、該引き出し線の前記端部にそれぞれ接続された貫通導体とを介して前記一対の信号配線に電気的に接続されており、前記引き出し線は、前記対向した端部から互いに反対方向に延在していることを特徴とするものである。
【０００７】
本発明の電子装置は、上記の配線基板の一方の主面に一対の信号電極を有する電子部品を実装するとともに、一対の信号配線に電子部品の一対の信号電極をそれぞれ電気的に接続して成ることを特徴とするものである。
【０００８】
発明の配線基板および電子装置によれば、一対の信号配線がその間隔を同一とした状態で一対の電極パッドの近傍まで引き延ばされ、一対の信号配線の間隔の異なる部分の長さが最短となり、また、配線の長さを同一にすることが可能となり、一対の信号配線の電極パッド近辺の部分とそれ以外の部分との特性インピーダンスの不整合を低減することができるとともに信号の遅延を低減することが可能となる。その結果、信号配線および貫通導体に所定の信号を正確に伝播させ、搭載される半導体素子等の電子部品を正常に作動させることが可能な配線基板および電子装置とすることができる。
【０００９】
【発明の実施の形態】
次に、本発明の配線基板およびこれを用いた電子装置を添付の図面に基づいて詳細に説明する。
図１は、本発明の配線基板およびこれに電子部品を実装して成る電子装置の実施の形態の一例を示す断面図であり、図２は配線基板の要部拡大透視図である。これらの図において、１は絶縁基板、２は配線導体、３は信号配線、４は貫通導体、５は電極パッド、６は引き出し線であり、主にこれらで本発明の配線基板７が構成され、この配線基板７に半導体素子等の電子部品８を実装することにより本発明の電子装置９と成る。
【００１０】
絶縁基板１は、電子部品８を支持する支持部材としての機能を有し、縦・横の長さが５〜50ｍｍ程度であり、本例では、板状の芯体絶縁層１ａと、この上下面に被着した複数の絶縁層１ｂとから形成されている。
【００１１】
芯体絶縁層１ａは、絶縁基板１に強度を付与するとともにソリを防止する機能を有し、ガラス繊維を縦横に織り込んだガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成り、その上下面には銅・ニッケル・金等の薄膜からなる配線導体２ａが被着形成されている。また、芯体絶縁層１ａは、その上面から下面にかけてドリル加工を施すことにより製作された直径が0.1〜1.0ｍｍ程度の複数のスルーホール12を有しており、さらに、そのスルーホール12の内壁には銅膜から成るスルーホール導体11が被着形成されており、上下面に形成された配線導体２ａがスルーホール導体11を介して電気的に接続されている。
【００１２】
このような芯体絶縁層１ａは、ガラスクロスに未硬化の熱硬化性樹脂を含浸させたシートを熱硬化することにより製作され、また、配線導体２ａは、芯体絶縁層１ａ用の未硬化シートの上下全面に厚みが３〜50μｍの例えば銅膜を被着しておくとともにこの銅膜をシートの硬化後にエッチング加工することにより所定のパターンに形成される。さらに、スルーホール導体11は、芯体絶縁層１ａにスルーホール12をドリル等を用いて穿設した後、このスルーホール12の内周壁に周知のめっき法により厚みが３〜50μｍ程度の銅めっき膜を析出させることにより形成される。
【００１３】
なお、芯体絶縁層１ａは、スルーホール12の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る樹脂柱13が充填されている。樹脂柱13は、スルーホール12を塞ぐことによりスルーホール12の直上および直下に絶縁層１ｂを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール12内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この樹脂柱13を含む芯体絶縁層１ａの上下面に絶縁層１ｂが積層されている。
【００１４】
絶縁層１ｂは、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成り、それぞれの厚みが10〜80μｍ程度であり、各層の上面から下面にかけて直径が20〜100μｍの貫通導体４を有している。これらの絶縁層１ｂは、配線導体２ｂを高密度に配線するための絶縁間隔を提供するためのものである。そして、上層の配線導体２ａと下層の配線導体２ａ・２ｂとを貫通導体４を介して電気的に接続することにより高密度配線を立体的に形成可能としている。
【００１５】
このような絶縁層１ｂは、従来周知のドクターブレード法を採用して形成した、絶縁層１ｂと成る未硬化の熱硬化性樹脂フィルムを配線導体２ａを被着した芯体絶縁層１ａの上下面に貼着し、しかる後これを熱硬化させるとともに炭酸ガスレーザやＵＶレーザ・エキシマレーザ等のレーザ加工により貫通孔を形成し、さらに、絶縁層１ｂ上に配線導体２ｂを、貫通孔内部に貫通導体４を形成した後、同様にして上層の絶縁層１ｂを順次積み重ねることによって積層される。
【００１６】
なお、絶縁層１ｂは、例えばエポキシ樹脂と熱可塑性樹脂・エラストマー・無機絶縁性フィラーに溶剤等を添加した混合物を混練して液状ワニスを得、この液状ワニスをポリエチレンテレフタレート（ＰＥＴ）製離型シート上に塗布し、60〜100℃の温度で乾燥することによりフィルム状に成形される。
【００１７】
また、配線導体２ｂおよび貫通導体４は、絶縁層１ｂの表面および貫通孔内部を過マンガン酸塩類水溶液等の粗化液に浸漬し粗化した後、無電解めっき用のパラジウム触媒の水溶液中に浸漬し絶縁層１ｂの表面および貫通孔内部にパラジウム触媒を付着させ、しかる後、硫酸銅・ロッセル塩・ホルマリン・ＥＤＴＡナトリウム塩・安定剤等から成る無電解銅めっき液に約30分間浸漬して１〜２μｍ程度の無電解銅めっきを析出させ、つぎに、無電解銅めっき上に耐めっき樹脂を被着し露光・現像により配線導体２ｂのパターン形状に、電解銅めっきを被着させるための開口部を形成し、さらに、硫酸・硫酸銅５水和物・塩素・光沢剤等から成る電解銅めっき液に数Ａ／ｄｍ2の電流を印加しながら数時間浸漬することにより開口部に電解銅めっきを被着した後、水酸化ナトリウムで耐めっき樹脂層を剥離し、そして、耐めっき樹脂層を剥離したことにより露出する無電解銅めっきを硫酸・過酸化水素水等の硫酸系水溶液によりエッチング除去し、しかる後、無電解銅めっき層を除去することにより形成される。
【００１８】
なお、配線導体２ｂおよび貫通導体４の厚みは、高速の信号を伝達させるという観点からは３μｍ以上であることが好ましく、配線導体２ｂおよび貫通導体４を絶縁基板１に被着形成する際に配線導体２ｂおよび貫通導体４に大きな応力を残留させず、これらが絶縁基板１から剥離しにくいものとするためには50μｍ以下としておくことが好ましい。
【００１９】
そして、絶縁層１ｂの一方の最外層表面の電子部品の搭載部８ａに形成された配線導体２ｂの一部は、電子部品８の各電極に例えば鉛−錫から成る導体バンプ10を介して接合される電子部品接続用の電極パッド16を形成し、また、絶縁層１ｂの他方の最外層表面に形成された配線導体２ｂの一部は、外部電気回路基板（図示せず）の各電極に例えば鉛−錫から成る導体バンプ10を介して接合される外部接続用の電極パッド５および引き出し線６を形成している。なお、電極パッド５、16および引き出し線６の露出する表面には、その酸化腐蝕を防止するとともに導体バンプ10との接続を良好とするために、半田との濡れ性が良好で耐腐蝕性に優れたニッケル・金等のめっき層が被着されている。
【００２０】
電子部品８の搭載部８ａに形成される電極パッド16は、その直径が50〜300μｍ程度であり、複数列に等間隔で配列された多点格子状に形成されている。なお、搭載される電子部品８によっては信号電極が対（ペアー）となっているものがあり、電極パッド16も接続される電子部品８の信号電極に対応して、すなわち対となっている信号電極に対しては電極パッド16も対となるように配置されている。
【００２１】
また、配線基板７の他方の主面に形成された外部接続用の電極パッド５は、その直径が50〜300μｍ程度であり、引き出し線６や貫通導体４、信号配線３等を介して搭載される電子部品８の信号電極に接続される。そして、電子部品８の信号電極が対（ペアー）となっている場合、電極パッド５も対となるように配置されている。
【００２２】
そして、本発明の配線基板においては、図２に要部拡大透視図に示すように電子部品８の一対の信号電極に接続する外部接続用の一対の電極パッド５ｐを、この電極パッド５ｐ間で端部を一対の信号配線３ｓの間隔で対向させてそれぞれの電極パッド５から引き出された引出し線６と、引き出し線６の端部にそれぞれ接続された貫通導体４とを介して一対の信号配線３ｓに電気的に接続されている。また、本発明においてはこのことが重要である。なお、図２の要部拡大透視図では、一対の電極パッド５ｐおよび引き出し線６は配線基板７の表面に、一対の信号配線３ｓと貫通導体４は配線基板７の内部に形成されている。
【００２３】
本発明の配線基板７によれば、外部接続用の一対の電極パッド５ｐを、この電極パッド５ｐ間で端部を一対の信号配線３ｓの間隔で対向させてそれぞれの電極パッド５から引き出された引出し線６と、引き出し線６の端部にそれぞれ接続された貫通導体４とを介して一対の信号配線３ｓに電気的に接続したので、一対の信号配線３ｓがその間隔を同一とした状態で一対の電極パッド５ｐの近傍まで引き延ばされ、一対の信号配線３ｓの間隔の異なる部分の長さが最短となり、また配線の長さを同一にすることが可能となり、一対の信号配線３ｓの電極パッド５近辺部分とそれ以外の部分との特性インピーダンスの不整合を低減し、かつ信号の遅延を低減することが可能となる。その結果、信号配線３ｓおよび貫通導体４に所定の信号を正確に伝播させ、搭載される半導体素子等の電子部品８を正常に作動させることが可能な配線基板とすることができる。
【００２４】
なお、このような一対の信号配線３ｓおよびこれと一対の電極パッド５ｐとを接続する貫通導体４は、通常の信号配線３および貫通導体４を形成する際に、それらの間隔が所定の値と成るように形成すればよい。また、一対の信号配線３ｓにおいて、信号配線３間の距離は、信号配線３の幅や厚み等を考慮して特性インピーダンスが所定の値となるように適宜決めればよい。
【００２５】
そして、引き出し線６の一部を、絶縁層１ｂに形成した貫通導体４・配線導体２および芯体絶縁層１ａに形成したスルーホール導体11・配線導体２を介して配線基板７の他方の表面に形成された電子部品８との接続用の電極パッド16に電気的に接続することにより、本発明の配線基板７と成る。
【００２６】
かくして、本発明の配線基板７によれば、外部接続用の電極パッド５近辺においても一対の信号配線３ｓの間隔を均一にし、またその配線の長さの相違を少なくしたので、信号の遅延や特性インピーダンスの不整合を低減でき、信号配線３や貫通導体４を伝播する信号が、例えば１ＧＨｚ以上の高周波信号の場合においても、信号配線３や貫通導体４を伝播する信号に大きな反射ノイズを起こすことが無く、その結果、信号配線３や貫通導体４に所定の信号を正確に伝播させ、搭載される半導体素子等の電子部品８を正常に作動させることが可能な配線基板とすることができる。
【００２７】
なお、本発明の配線基板７は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、上述の例では絶縁層１ｂを芯体絶縁層１ａの上下面に積層し、この絶縁層１ｂ上に配線導体２ｂを形成したが、絶縁層１ｂを芯体絶縁層１ａの片面のみに積層してもよい。また、絶縁基板１を芯体絶縁層１ａのみで構成してもよい。
【００２８】
次に、本発明の電子装置９は、配線基板７の電子部品の搭載部８ａに少なくとも一対の信号電極を有する電子部品８を実装するとともに、一対の信号配線３ｓに電子部品８の一対の信号電極をそれぞれ電気的に接続して成るものである。
【００２９】
導体バンプ10は、外部接続用の電極パッド５や電子部品接続用の電極パッド16上に鉛−錫・錫−亜鉛・錫−銀−ビスマス合金等の導電材料より形成されている。このような導体バンプ10は次に述べる方法により形成される。まず、配線基板７表面に、電極パッド５・16上に開口を有する耐半田樹脂層14を従来周知のスクリーン印刷法を用いて被着する。耐半田樹脂層14は、厚みが10〜50μｍであり、例えばアクリル変性エポキシ樹脂等の感光性樹脂と開始剤とから成る混合物に30〜70重量％のシリカやタルク等の無機粉末フィラーを含有させた絶縁材料から成り、隣接する電極パッド５・16同士が導体バンプ10により電気的に短絡することを防止するとともに、電極パッド５・16と絶縁基板１との接合強度を向上させる機能を有する。次に、導体バンプ10が例えば鉛−錫から成る半田の場合、鉛−錫から成る半田ペーストを耐半田樹脂層14の開口の露出した電極パッド５・16上にスクリーン印刷で充填し、リフロー炉を通すことにより電極パッド５・16上に半球状に固着形成される。なお、配線基板７の表面に露出した電極パッド５・16の表面にニッケル・金等の良導電性で耐食性に優れた金属をめっき法により１〜20μｍの厚みに被着させておくと、露出した電極パッド５・16の酸化腐食を有効に防止することができるとともに電極パッド５・16と導体バンプ10との接続を良好となすことができる。
【００３０】
しかる後、電子部品接続用の電極パッド16に電子部品８の各電極を導体バンプ10を介して接合して電子部品８を搭載するとともに配線基板７と電子部品８とをアンダーフィル材15で接着固定し、さらに、この電子部品８を図示しない蓋体やポッティング樹脂により封止することによって電子装置９と成り、電子部品８の搭載部と反対側に形成された電極パッド５を外部電気回路基板の配線導体（図示せず）に電気的に接続することにより本発明の電子装置９が外部電気回路基板に実装されることとなる。
【００３１】
本発明の電子装置９によれば、配線基板７の外部接続用の一対の電極パッド５ｐを、この電極パッド５ｐ間で端部を一対の信号配線３ｓの間隔で対向させてそれぞれの電極パッド５ｐから引き出された引出し線６と、引き出し線６の端部にそれぞれ接続された貫通導体４を介して一対の信号配線３ｓに電気的に接続したことから、一対の信号配線がその間隔を同一とした状態で一対の電極パッドの近傍まで引き延ばされ、一対の信号配線の間隔の異なる部分の長さが最短となり、また配線の長さを同一にすることが可能となり、一対の信号配線３ｓの電極パッド５ｐ近辺の部分とそれ以外の部分との特性インピーダンスの不整合を低減することができるとともに信号の遅延を低減することが可能となる。その結果、信号配線３および貫通導体４に所定の信号を正確に伝播させ、搭載した半導体素子等の電子部品８を正常に作動させることが可能な電子装置とすることができる。
【００３２】
なお、耐半田樹脂層14は、感光性樹脂と光開始剤と無機粉末フィラーとから成る未硬化樹脂フィルムあるいは熱硬化性樹脂と無機粉末フィラーとから成る未硬化樹脂ワニスを塗布するか、未硬化樹脂フィルムをラミネートした後、露光・現像により開口部を形成し、これをＵＶ硬化および熱硬化させることにより被着される。
【００３３】
かくして、本発明の電子装置９によれば、上記の配線基板の搭載部８ａに電子部品８を搭載し、上記の電子部品８の各接続端子とこれに対応する各電極パッド５とを電気的に接続したことから、信号の伝送特性に優れた電子装置９とすることができる。
【００３４】
なお、本発明の電子装置９は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であることは言うまでもない。
【００３５】
本発明の配線基板および電子装置によれば、一対の信号配線がその間隔を同一とした状態で一対の電極パッドの近傍まで引き延ばされ、一対の信号配線の間隔の異なる部分の長さが最短となり、また配線の長さを同一にすることが可能となり、一対の信号配線の電極パッド近辺の部分とそれ以外の部分との特性インピーダンスの不整合を低減することができるとともに信号の遅延を低減することが可能となる。その結果、信号配線および貫通導体に所定の信号を正確に伝播させ、搭載される半導体素子等の電子部品を正常に作動させることが可能な配線基板および電子装置とすることができる。
【図面の簡単な説明】
【図１】本発明の配線基板およびこれに電子部品を搭載して成る電子装置の実施の形態の一例を示す断面図である。
【図２】図１に示す配線基板の要部拡大透視図である。
【符号の説明】
１・・・・・・・・・絶縁基板
１ａ・・・・・・・・芯体絶縁層
１ｂ・・・・・・・・絶縁層
２・・・・・・・・・配線導体
２ａ・・・・・・・・芯体絶縁層の配線導体
２ｂ・・・・・・・・絶縁層の配線導体
３・・・・・・・・・信号配線
３ｓ・・・・・・・・一対の信号配線
４・・・・・・・・・貫通導体
５・・・・・・・・・外部接続用の電極パッド
５ｐ・・・・・・・・一対の電極パッド
６・・・・・・・・・引き出し線
７・・・・・・・・・配線基板
８・・・・・・・・・電子部品
８ａ・・・・・・・・電子部品の搭載部
９・・・・・・・・・電子装置
Claims (2)
- 絶縁層および少なくとも一対の信号配線を有する配線導体を複数積層して成るとともに、一方の主面に少なくとも一対の信号電極を有する電子部品が搭載され、かつ他方の主面に前記電子部品の一対の信号電極が前記一対の信号配線を介して電気的に接続される外部接続用の一対の電極パッドを設けて成り、前記一対の信号配線は、同一間隔および同一長さとなるように設けられており、前記一対の電極パッドは、この電極パッド間で端部を前記一対の信号配線の間隔で対向させてそれぞれの電極パッドから引き出された線状の引出し線と、該引き出し線の前記端部にそれぞれ接続された貫通導体とを介して前記一対の信号配線に電気的に接続されており、前記引き出し線は、前記対向した端部から互いに反対方向に延在していることを特徴とする配線基板。
- 請求項１記載の配線基板の前記一方の主面に少なくとも一対の信号電極を有する電子部品を実装するとともに、前記一対の信号配線に前記電子部品の前記一対の信号電極をそれぞれ電気的に接続して成ることを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050568A JP3990578B2 (ja) | 2002-02-26 | 2002-02-26 | 配線基板およびそれを用いた電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050568A JP3990578B2 (ja) | 2002-02-26 | 2002-02-26 | 配線基板およびそれを用いた電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003249760A JP2003249760A (ja) | 2003-09-05 |
| JP3990578B2 true JP3990578B2 (ja) | 2007-10-17 |
Family
ID=28662763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002050568A Expired - Fee Related JP3990578B2 (ja) | 2002-02-26 | 2002-02-26 | 配線基板およびそれを用いた電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3990578B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100615606B1 (ko) | 2005-03-15 | 2006-08-25 | 삼성전자주식회사 | 메모리 모듈 및 이 모듈의 신호 라인 배치 방법 |
| JP4804373B2 (ja) * | 2007-01-29 | 2011-11-02 | 京セラ株式会社 | 回路基板ならびにそれを用いた差動電子回路部品収納用パッケージおよび差動電子回路装置 |
| JP6620565B2 (ja) | 2016-01-20 | 2019-12-18 | セイコーエプソン株式会社 | プリント配線板、情報通信装置、および表示システム |
-
2002
- 2002-02-26 JP JP2002050568A patent/JP3990578B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003249760A (ja) | 2003-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5311653B2 (ja) | 配線基板 | |
| JP2002261455A (ja) | 多層配線基板およびこれを用いた電子装置 | |
| JP3990578B2 (ja) | 配線基板およびそれを用いた電子装置 | |
| JP2014150091A (ja) | 配線基板およびその製造方法 | |
| JP5432800B2 (ja) | 配線基板の製造方法 | |
| JP4540262B2 (ja) | 配線基板およびこれを用いた半導体装置 | |
| JP2003110241A (ja) | 配線基板およびこれを用いた電子装置 | |
| JP4315580B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP2005136042A (ja) | 配線基板及び電気装置並びにその製造方法 | |
| JP2005019732A (ja) | 配線基板およびこれを用いた電子装置 | |
| JP2003198146A (ja) | 多層配線基板およびこれを用いた電子装置 | |
| JP4437361B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP2004207338A (ja) | 配線基板 | |
| JP2004063929A (ja) | 配線基板およびこれを用いた電子装置 | |
| JP4160765B2 (ja) | 配線基板の製造方法 | |
| JP2003224227A (ja) | 配線基板およびこれを用いた半導体装置 | |
| JP3801880B2 (ja) | 配線基板およびこれを用いた半導体装置 | |
| JP2002359469A (ja) | 配線基板およびその製造方法ならびに電子装置 | |
| JP2004241496A (ja) | 配線基板およびこれを用いた電子装置 | |
| JP2003046244A (ja) | 多層配線基板及びその製造方法 | |
| JP2012049160A (ja) | 配線基板およびその製造方法 | |
| JP4238242B2 (ja) | 配線基板 | |
| JP2004063530A (ja) | 配線基板およびこれを用いた電子装置 | |
| JP3801934B2 (ja) | 配線基板 | |
| JP2003017833A (ja) | 配線基板およびその製造方法ならびに電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070720 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |