JP3962283B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP3962283B2 JP3962283B2 JP2002155375A JP2002155375A JP3962283B2 JP 3962283 B2 JP3962283 B2 JP 3962283B2 JP 2002155375 A JP2002155375 A JP 2002155375A JP 2002155375 A JP2002155375 A JP 2002155375A JP 3962283 B2 JP3962283 B2 JP 3962283B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- substrate
- layer
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、短波長発光ダイオード素子又は短波長半導体レーザ素子等の半導体装置の製造方法に関する。
【0002】
【従来の技術】
窒化ガリウム(GaN)を主な組成とするIII-V族窒化物半導体(InGaAlN)は広い禁制帯幅を有しているため、青色光又は緑色光を発する可視域発光ダイオード素子や短波長半導体レーザ素子といった発光デバイスに応用でき、特に発光ダイオード素子は、既に大型ディスプレイや信号機で実用化されており、また、蛍光材料を励起することで発光する白色発光ダイオード素子は、現行の照明器具との置き換えが期待されている。
【0003】
また、半導体レーザ素子についても、高密度で且つ大容量の光ディスク装置用の青紫色半導体レーザ素子が既にサンプル出荷及び少量生産レベルにまで達している。
【0004】
これまで、窒化物半導体レーザ素子は、窒化物半導体の結晶欠陥密度が大きいため、実用に耐えうる長寿命化が困難であった。そこで、一般に用いられている有機金属気相成長(Metal Organic Chemical Vapor Deposition:MOCVD)法において、例えば酸化シリコンからなるマスクパターンを窒化物半導体からなる下地層の上に形成し、形成したマスクパターンからの露出領域上に再成長するという選択的横方向成長(Epitaxial Lateral Overgrowth:ELOG)法が提案されている。このELOG法によると、下地層における結晶構造の影響を受けない横方向成長によって結晶欠陥密度が従来の109 cm-2レベルから107 cm-2レベルにまで低減し、これにより、窒化物半導体レーザ素子の寿命が大きく改善され、現在では1000時間以上の寿命が得られている。
【0005】
結晶欠陥密度の低減に加え、半導体レーザ素子の特性を大きく左右するのが共振器ミラーのミラー面の平坦性である。このミラー面には一般に半導体の劈開面を用いる。ところが、窒化物半導体はそのエピタキシャル成長用の基板としてサファイアを用いることが多く、サファイアとその上に成長する窒化物半導体とでは、結晶面同士の面方位が互いに30°だけずれるため、サファイアと窒化物半導体層との劈開面が一致しない。その上、サファイアは硬度が極めて高いため、良好な劈開面を得ることが困難である。そこで、劈開を行なう代わりに、塩素ガス等を用いたドライエッチングにより窒化物半導体層をエッチングして共振器を作製する方法も試みられたが、やはり良好な共振器を形成することは困難であり、結果としてしきい値電流の値が大きくなる。
【0006】
現状で最も優れた動作特性を示す窒化物半導体レーザ素子は、前述のELOG法により結晶欠陥を低減し、且つハイドライド気相成長(Hydride Vapor Phase Epitaxy:HVPE)法によって、膜厚が100μm以上の窒化物半導体層を挿入する。続いて、レーザ構造を結晶成長により形成した後に、サファイアからなる基板のすべて又はその一部を研磨により除去し、最後に劈開を行なって共振器を形成する。このような製造方法を採ることにより、サファイアからなる基板の影響を受けることなく、良好な共振器を形成することができ、その結果、レーザ素子の長寿命化を実現することが可能となる。
【0007】
このように、サファイア基板を窒化物半導体層と分離したり、サファイア基板をできるだけ薄くしたりすると、半導体レーザ素子として良好な共振器を実現することができる。
【0008】
しかしながら、サファイアと窒化物半導体とは互いの熱膨張係数の差によって、一般に成長後には凸状に反ってしまうため、サファイア基板を研磨することにより該基板又はその一部を比較的に大面積で且つ均一に除去することは困難である。
【0009】
そこで、サファイア基板の分離技術として提案されたのがレーザリフトオフ法と呼ばれる基板分離技術である。すなわち、窒化物半導体層をサファイア基板の上に成長した後、該基板の裏面から、例えば波長が248nmのKrFエキシマレーザ光等の、短波長で且つ高出力のレーザ光を照射することにより、窒化物半導体層からサファイア基板を分離する。このレーザ光は、サファイア基板を透過して窒化物半導体層の基板との界面近傍でのみ吸収されるため、窒化物半導体層の界面近傍が局所的に加熱されて窒化物半導体層の界面近傍部分が分解して、例えば金属ガリウムと窒素ガスとが生成される。この金属ガリウムを加熱又はウエットエッチングにより除去することにより、窒化物半導体層からサファイア基板を分離することが可能となる。
【0010】
また、半導体レーザ素子の特性の向上を図るために、劈開可能な半導体であってサファイアと異なる材料からなる異種基板又は金属からなる基板に、サファイア基板が分離された窒化物半導体層(デバイス層)を移し替える(転写、トランスファ)ことも報告されている。このような、レーザ素子構造を銅基板に転写する例が、学術論文"W.S.Wong et al. Jpn. J. Appl. Phys. Vol.39 p.L1203(2000)"に記載されている。
【0011】
ところで、レーザリフトオフ法には、窒化物半導体層が熱分解され、金属ガリウムと同時に発生する窒素ガスをどのようにして拡散させ且つ放出させるかという課題があり、基板との界面の近傍に溜まったガス圧によりレーザ光を照射した後に、窒化物半導体層が吹き飛んだり、クラックが発生したりするという問題がある。
【0012】
この問題を解決する方法として、特開2001−176813号公報には、熱分解時に発生した窒素ガスを逃がす製造方法が記載されている。具体的には、前述したELOG法等を用いてサファイア基板と窒化物半導体層との間に部分的に空隙(ギャップ)を設け、発生した窒素ガスをこのギャップから逃がす方法である。
【0013】
以上説明したように、いわゆるELOG法によると、横方向(基板面に平行な方向)に窒化物半導体層を再成長させることによって結晶欠陥密度が低減する。また、ギャップを有する窒化物半導体層に対してレーザリフトオフを行なうと、クラックを発生させることなく窒化物半導体層からサファイア基板を分離することが可能となる。
【0014】
【発明が解決しようとする課題】
しかしながら、前記公報に記載された従来のELOG法は、レーザ構造に必要な数μm以上の膜厚に成長した場合に、結晶欠陥が低減されることにより、逆に半導体層中のストレスが増加して半導体層にクラックが発生してしまうため、厚膜化が困難である。
【0015】
また、前記従来のレーザリフトオフ法は、基板と半導体層との間に発生した窒素ガスを逃がすには、ウエハの側面に開口する開口部のみからでは窒素ガスが十分に拡散されないため、ギャップ内のガス圧が高まってしまい、レーザ光の照射後に半導体層にクラックが発生する。
【0016】
このように、結晶欠陥の低減を図るELOG法には、厚膜化に限界がありクラックが発生しやすいという問題があり、また、レーザリフトオフ法には、発生する窒素ガスにより基板と半導体層との界面のガス圧が高まり、半導体層にクラックが発生するという問題がある。
【0017】
本発明は、前記従来の問題に鑑み、基板上に成長する半導体層にクラックを生じさせないようにすることを目的とする。
【0018】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、半導体装置の製造方法を、基板上に選択的に形成した第1の半導体層における基板との間に熱分解層を形成し、その後、第1の半導体層を種結晶として第2の半導体層を形成する構成とする。
【0019】
具体的に、本発明に係る第1の半導体装置の製造方法は、第1の基板の上に、複数の開口部を有する第1の半導体層を選択的に形成する第1の半導体層形成工程と、第1の基板に対して第1の半導体層の反対側の面から、第1の基板の禁制帯幅よりも小さく且つ第1の半導体層の禁制帯幅よりも大きいエネルギーを持つ照射光を照射することにより、第1の半導体層の少なくとも一部に該第1の半導体層が熱分解されてなる熱分解層を形成する熱分解層形成工程と、第1の半導体層を種結晶として第2の半導体層を成長する第2の半導体層成長工程とを備えている。
【0020】
第1の半導体装置の製造方法によると、第1の基板の上に、複数の開口部を有する第1の半導体層を選択的に形成し、その後、第1の半導体層の少なくとも一部に該第1の半導体層が照射光により熱分解されてなる熱分解層を形成する。続いて、第1の半導体層を種結晶として第2の半導体層を成長する。これにより、照射光のパワー密度が十分に大きく第1の半導体層の熱分解により分解ガスが生じる場合であっても、第1の半導体層は基板上に選択的に形成されているため、分解ガスが拡散しやすくなるので、第1の半導体層は第1の基板との間でガス圧が高くなることがなくなり、その結果、第1の半導体層にクラックが生じることがない。
【0021】
さらに、第2の半導体層は第1の半導体層を種結晶として成長することにより、該第2の半導体層は成長時に格子不整合又は熱膨張係数の差の影響を受けにくくなるため、第2の半導体層の結晶欠陥密度は低減され且つ厚膜化が可能となる。その上、第2の半導体層を第1の半導体層から横方向成長を促進するように形成すると、第2の半導体層における第1の半導体層の開口部の上方部分においては、結晶欠陥密度をより一層低減することができる。
【0022】
第1の半導体装置の製造方法において、第1の半導体層形成工程が、第1の基板における第1の半導体層からの露出部分を選択的に除去することにより、第1の基板の露出部分に溝部を形成する工程を含むことが好ましい。
【0023】
第1の半導体装置の製造方法において、第1の半導体層形成工程が、第1の半導体層を組成が互いに異なる複数の半導体層によって構成する工程を含み、第2の半導体層成長工程において、第2の半導体層を、第1の半導体層における複数の半導体層のうち基板から離れた位置の半導体層を種結晶として成長させることが好ましい。
【0024】
本発明に係る第2の半導体装置の製造方法は、第1の基板の上に、複数の開口部を有するマスク膜を選択的に形成するマスク膜形成工程と、第1の基板におけるマスク膜の各開口部からの露出面上に第1の半導体層を成長する第1の半導体層成長工程と、第1の基板に対して第1の半導体層の反対側の面から、第1の基板の禁制帯幅よりも小さく且つ第1の半導体層の禁制帯幅よりも大きいエネルギーを持つ照射光を照射することにより、第1の半導体層の少なくとも一部に該第1の半導体層が熱分解されてなる熱分解層を形成する熱分解層形成工程と、第1の半導体層を種結晶として第2の半導体層を成長する第2の半導体層成長工程とを備えている。
【0025】
第2の半導体装置の製造方法によると、第1の基板の上に、複数の開口部を有するマスク膜を選択的に形成し、その後、第1の基板におけるマスク膜の各開口部からの露出面上に第1の半導体層を成長する。さらに、第1の半導体層の少なくとも一部に該第1の半導体層が照射光により熱分解されてなる熱分解層を形成する。これにより、第1の半導体装置の製造方法と同様に、照射光のパワー密度が十分に大きく第1の半導体層の熱分解により分解ガスが生じる場合であっても、第1の半導体層は基板上に選択的に形成されているため、分解ガスが拡散しやすくなるので、第1の半導体層は第1の基板との間でガス圧が高くなることがなくなり、その結果、第1の半導体層にクラックが生じることがない。
【0026】
さらに、第2の半導体層は第1の半導体層を種結晶として成長することにより、該第2の半導体層は成長時に格子不整合又は熱膨張係数の差の影響を受けにくくなるため、第2の半導体層の結晶欠陥密度は低減され且つ厚膜化が可能となると共に、第2の半導体層を第1の半導体層から横方向成長を促進するように形成すると、第2の半導体層における第1の半導体層の開口部の上方部分においては、結晶欠陥密度をより一層低減することができる。
【0027】
第2の半導体装置の製造方法において、第1の半導体層成長工程が、第1の半導体層をマスク膜の上にも該マスク膜が部分的に露出するように成長する工程を含み、第2の半導体装置の製造方法は、熱分解層形成工程の前に、マスク膜を除去する工程をさらに備えていることが好ましい。
【0028】
また、第2の半導体装置の製造方法において、第1の半導体層成長工程が、第1の半導体層をマスク膜の上に該マスク膜を覆うように成長する工程を含み、熱分解層形成工程の前に、第1の半導体層におけるマスク膜の上側の領域を部分的に露出した後、マスク膜を除去する工程をさらに備えていることが好ましい。
【0029】
第2の半導体装置の製造方法において、マスク膜が、酸化シリコン、窒化シリコン及び酸化亜鉛のうちのいずれか1つからなる単層膜、又はこれらのうち2つ以上を含む積層膜であることが好ましい。
【0030】
第1又は第2の半導体装置の製造方法は、第2の半導体層成長工程よりも後に、第1の基板を第1半導体層及び第2の半導体層から分離する基板分離工程をさらに備えていることが好ましい。
【0031】
この場合に、基板分離工程において、第1の基板が熱分解層を加熱することによって、又は酸性溶液により除去することによって分離することが好ましい。
【0032】
第1又は第2の半導体装置の製造方法は、熱分解層形成工程の前又は後に、第1の基板と異なる材料からなる第2の基板を第2の半導体層に貼り合わせる工程をさらに備えていることが好ましい。
【0033】
第1又は第2の半導体装置の製造方法において、第2の半導体層は能動層を含むことが好ましい。ここで、能動層とは、例えば、発光ダイオード素子又は半導体レーザ素子における発光層、又は電子デバイスにおけるキャリア走行層をいう。
【0034】
第1又は第2の半導体装置の製造方法において、第1の半導体層及び第2の半導体層は窒素を含む化合物半導体からなることが好ましい。
【0035】
第1又は第2の半導体装置の製造方法において、第2の基板が、シリコン、ヒ化ガリウム、リン化ガリウム、リン化インジウム、炭化シリコン又は金属からなることが好ましい。
【0036】
第1又は第2の半導体装置の製造方法において、第1の基板が、サファイア、酸化マグネシウム又は酸化リチウムガリウムアルミニウム(LiGaxAl1-xO2 ,但し、xは0≦x≦1である)からなることが好ましい。
【0037】
第1又は第2の半導体装置の製造方法において、照射光がパルス状に発振するレーザ光であることが好ましい。
【0038】
また、第1又は第2の半導体装置の製造方法において、照射光が水銀ランプの輝線であることが好ましい。
【0039】
第1又は第2の半導体装置の製造方法において、照射光は第1の基板の面内をスキャンするように照射することが好ましい。
【0040】
第1又は第2の半導体装置の製造方法において、照射光は第1の基板を加熱しながら照射することが好ましい。
【0041】
【発明の実施の形態】
(第1の実施形態)
本発明の第1の実施形態について図面を参照しながら説明する。
【0042】
図1(a)〜図1(c)は本発明の第1の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
【0043】
まず、例えば有機金属気相成長(MOCVD)法により、サファイアからなる基板(ウエハ)10の上に、約1000℃の成長温度で厚さが約3μmの窒化ガリウム(GaN)からなる下地層形成層を成長する。ここで、下地層形成層を成長する前に、約500℃の成長温度で厚さが約50nmの窒化ガリウム又は窒化アルミニウム(AlN)からなる初期成長層としてのバッファ層(図示せず)を成長してもよい。なお、結晶成長法としては、MOCVD法に代えて、分子線エピタキシー法(Molecular Beam Epitaxy:MBE)又はハイドライド気相成長法(Hydride Vapor Phase Epitaxy:HVPE)を用いてもよい。続いて、リソグラフィ法により、下地層形成層の上に、ストライプ状又はドット状のパターンを有するレジスト膜(図示せず)を形成し、形成したレジスト膜をマスクとして、例えば塩化ホウ素(BCl3 )をエッチングガスとする反応性イオンエッチング(Reactive Ion Etching:RIE)法により、下地層形成層に対してドライエッチングを行なって、図1(a)に示すように、下地層形成層から、複数の開口部11aを有する平面ストライプ状又はドット状のパターンを有する下地層11を形成する。
【0044】
次に、図1(b)に示すように、基板10に対して下地層11の反対側の面から、パルス状に発振する波長が248nmのフッ化クリプトン(KrF)によるエキシマレーザ光を基板10をスキャンするように照射する。照射されたレーザ光は、基板10では吸収されず、半導体層11で吸収される。このときのレーザスポットの局所的な発熱により、半導体層11はその基板10との界面において原子同士の結合が切断されて、基板10と半導体層11との間に金属ガリウム(Ga)を含む熱分解層11bが形成される。すなわち、レーザ光を半導体層11に照射することにより、基板10の上に成長した半導体層11は、基板10との間で原子間の結合が切断されながらも、熱分解層11bにより基板10と接着された状態となる。
【0045】
第1の実施形態において、レーザ光の照射時に、下地層11における基板10との界面で発生した窒素(N2 )ガスは、下地層11の各開口部11aに面する側部から横方向(基板面と平行な方向)にも拡散するため、界面におけるガス圧が高くならず、下地層11にクラックが発生することがない。なお、窒素ガスを拡散する(逃がす)効果は、ストライプ状のパターンの場合はパターン幅が小さい程大きく、またドット状のパターンの場合はドットの径が小さい程大きい。ここでは、各パターンの幅及び間隔を約5μmとしている。
【0046】
また、レーザ光の光源には、KrFエキシマレーザに代えて、波長が355nmのYAG(イットリウム・アルミニウム・ガーネット)レーザの第3高調波、又は波長が365nmの水銀ランプの輝線を用いてもよい。光源に水銀ランプの輝線を用いる場合には、出力光のパワーではレーザに劣るものの、スポットサイズを大きくできるため、レーザ光の照射工程を短時間で行なうことができる。
【0047】
また、レーザ光の照射工程において、レーザ光をパルス状に発振するため、レーザ光の出力パワーを著しく増大することができるので、熱分解層11aを確実に形成することができる。また、レーザ光を基板10に対してその面内でスキャンしながら照射するため、基板10の径が比較的に大きい場合であっても、レーザ光のビーム径に影響されることがない。
【0048】
また、下地層形成層を成長した後、室温にまで冷却する際に生じた窒化物半導体とサファイアとの熱膨張係数の差によるストレスを緩和するために、基板10を500℃程度の温度で加熱すると良い。
【0049】
次に、図1(c)に示すように、MOCVD法により、横方向成長が促進される成長条件で、パターニングされた下地層11を種結晶として、厚さが約5μmの窒化ガリウム(GaN)からなる半導体層12を選択的に成長する。ここで、横方向成長が促進される成長条件とは、例えば基板10及び下地層11の表面におけるIII 族原子の移動距離を十分に大きく保ちながらV族原子が多すぎない条件、すなわちV族源とIII 族源との原料(モル)供給比であるV/III 比の値を比較的に小さくするような原料ガスの供給条件か、又は通常の窒化物半導体の成長温度である1000℃〜1020℃の温度よりも高い1050℃程度の温度条件である。
【0050】
ここで、半導体層12における下地層11からの横方向成長部分は、該下地層11よりも結晶欠陥密度が低減されている。その上、半導体層12における下地層11の上方に成長した部分においても、下地層11は基板10との間に金属ガリウムを含む熱分解層11bが介在しているため、半導体層12を成長する際には、サファイアと窒化ガリウムとの格子不整合及び熱膨張係数の差の影響を受けにくくなるので、半導体層12は下地層11と比べて結晶欠陥が低減する。
【0051】
半導体層12には、pn接合又はpin接合を有する活性層(能動層)を設けても良く、このようにすると、結晶性に優れた活性層を有する発光ダイオード素子又は半導体レーザ素子等の発光デバイスを実現することができる。
【0052】
また、半導体層12の成長の条件を横方向成長が支配的となるように設定しているため、半導体層12と基板10との間には微小なギャップが形成される。従って、図1(c)に示す半導体層12の成長工程の後に、例えば塩酸(HCl)等の酸性溶液を用いたウエットエッチングによって熱分解層11bを除去することにより、半導体層12から基板10を分離することも可能である。なお、再成長した半導体層12と基板との間にギャップがほとんど形成されない場合には、レーザ光を基板10を通して半導体層12に照射して、半導体層12の基板10との界面に新たな熱分解層を形成した後、新たな熱分解層と熱分解層11bとをエッチングにより除去してもよい。
【0053】
このように、絶縁性のサファイアからなる基板10を分離すると、例えば発光ダイオード素子又は半導体レーザ素子に適用した場合には、半導体層12の上面及び下面の両面に互いに対向するようにp側及びn側電極を形成することができる。従って、絶縁性基板を残したまま、p側電極及びn側電極を絶縁性基板と反対側の面上に形成する場合と比べて、チップ面積を小さくすることができ、且つ直列抵抗を低減することができる。
【0054】
以上説明したように、第1の実施形態によると、サファイアからなる基板10の主面上に開口部11aを有する下地層11を選択的に形成し、さらに下地層11と基板10との間に下地層11の下部がレーザ光によって熱分解された熱分解層11bを形成する。その後、基板10との間に熱分解層11bを介在させた状態で下地層11を種結晶として半導体層12を選択的に横方向成長するため、該半導体層12の結晶性が格段に向上する。さらに、その後、熱分解層11bをウエットエッチングにより除去するだけで、基板10を半導体層12から容易に且つ確実に分離することができる。従って、発光デバイスのチップサイズの低減及び高性能化を図ることができる。
【0055】
(第1の実施形態の第1変形例)
図2(a)及び図2(b)は本発明の第1の実施形態の第1変形例を示している。
【0056】
第1変形例では、半導体層12の扱い(ハンドリング)を容易にするために、基板10を分離する前に、導電性を有する異種基板を半導体層12に貼り合わせる。
【0057】
図2(a)に示すように、図1(c)に示す半導体層12の成長工程の後に、例えば導電性を有するシリコン(Si)からなる異種基板50を、半導体層12の上面との間に金(Au)及びスズ(Sn)を含む金属膜51を介在させて貼り合わせ、その後数百度に加熱して、異種基板50及び半導体層12をそれぞれ金属膜51との界面部分で合金化する。ここで、スズの代わりにインジウム(In)を用いても良い。また、異種基板50における半導体層12との対向面には、あらかじめチタン(Ti)を下地膜とする金からなる薄膜を蒸着法等により形成しておくと良い。
【0058】
次に、図2(b)に示すように、例えば塩酸等の酸性溶液を用いたウエットエッチングによって熱分解層11bを除去することにより、半導体層12から基板10を分離する。
【0059】
第1変形例においては、半導体層12を導電性の異種基板50に移し替える(転写する)ため、直列抵抗及び寄生容量を低減でき、デバイスの高性能化を図ることができる。さらに、劈開可能な異種基板50に転写すると、半導体層12の劈開を容易に行なえるため、例えば半導体層12にレーザ構造を形成するか、又は半導体層12の上にレーザ構造を新たに形成すると、該レーザ構造に良好な共振器を形成することが可能となる。
【0060】
(第1の実施形態の第2変形例)
図3(a)及び図3(b)は本発明の第1の実施形態の第2変形例を示している。
【0061】
第2変形例では、半導体層12のハンドリングを容易にするために、基板10を分離した後に、導電性の異種基板を半導体層12に貼り合わせる。
【0062】
まず、図3(a)に示すように、図1(c)に示す半導体層12の成長工程の後に、例えば塩酸等の酸性溶液を用いたウエットエッチングによって熱分解層11bを除去することにより、半導体層12から基板10を分離する。
【0063】
次に、図3(b)に示すように、例えば導電性を有するシリコンからなる異種基板50を、半導体層12の上面との間に金及びスズを含む金属膜51を介在させて貼り合わせ、その後数百度に加熱して、異種基板50と半導体層12との対向部分を合金化する。ここで、スズの代わりにインジウムを用いても良い。また、異種基板50における下地層11及び半導体層12との対向面には、あらかじめチタンを下地膜とする金からなる薄膜を蒸着法等により形成しておくと良い。
【0064】
第2変形例においては、半導体層12を導電性の異種基板50に移し替える(転写する)ため、直列抵抗及び寄生容量を低減でき、デバイスの高性能化を図ることができる。さらに、劈開可能な異種基板に転写すると、半導体層12の劈開を容易に行なえるため、例えば半導体層12にレーザ構造を形成するか、又は半導体層12の上にレーザ構造を新たに形成すると、該レーザ構造に良好な共振器を形成することが可能となる。
【0065】
(第2の実施形態)
以下、本発明の第2の実施形態について図面を参照しながら説明する。
【0066】
図4(a)〜図4(c)は本発明の第2の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
【0067】
まず、例えばMOCVD法により、サファイアからなる基板(ウエハ)10の上に、約1000℃の成長温度で厚さが約3μmの窒化ガリウムからなる下地層形成層を成長する。ここでも、下地層形成層を成長する前に、約500℃の成長温度で厚さが約50nmの窒化ガリウム又は窒化アルミニウムからなるバッファ層(図示せず)を成長してもよい。続いて、下地層形成層の上に、ストライプ状又はドット状のパターンを有するレジストマスク又はニッケル(Ni)からなる金属マスク(図示せず)を形成した後、形成したマスクを用いて、例えば塩化ホウ素をエッチングガスとするRIE法、又はイオンミリング法により、下地層形成層及び基板10の上部に対してドライエッチングを行なう。これにより、図4(a)に示すように、下地層形成層から、複数の開口部11aを有する平面ストライプ状又はドット状のパターンを有する下地層11が形成されると共に、基板10の上部における下地層11の各開口部11aからの露出部分に溝部10aが形成される。ここでは、各パターンの幅及び間隔を約5μmとしている。
【0068】
次に、図4(b)に示すように、基板10に対して下地層11の反対側の面から、パルス状に発振する波長が248nmのKrFエキシマレーザ光を基板10をスキャンするように照射する。照射されたレーザ光は、基板10では吸収されず、半導体層11で吸収されるため、レーザ光を吸収した部分が局所的に発熱して、下地層11の基板10との界面に金属ガリウムを含む熱分解層11bが形成される。
【0069】
第2の実施形態においても、レーザ光の照射時に、下地層11における基板10との界面で発生した窒素ガスは、下地層11を構成する各パターンの側部から横方向にも拡散するため、界面におけるガス圧が高くならず、下地層11にクラックが発生することがない。さらに、第2の実施形態においては、基板10における下地層11からの露出部分に溝部10aを設けているため、レーザ光の照射時に発生する窒素ガスがより一層拡散しやすくなる。
【0070】
また、レーザ光の光源には、KrFエキシマレーザに代えて、YAGレーザの第3高調波、又は水銀ランプの輝線を用いてもよい。また、レーザ光の照射工程において、下地層形成層を成長した後、室温にまで冷却する際に生じた窒化物半導体とサファイアとの熱膨張係数の差によるストレスを緩和するために、基板10を500℃程度の温度で加熱すると良い。
【0071】
次に、図4(c)に示すように、MOCVD法により、横方向成長が促進される成長条件で、パターニングされた下地層11を種結晶として、厚さが約5μmの窒化ガリウムからなる半導体層12を選択的に成長する。第2の実施形態においては、基板10の上部における下地層11の各パターンの周辺部分を掘り下げて溝部10aを形成しているため、成長する半導体層12の下面と基板10の主面との間には、ギャップが確実に且つ十分に形成される。従って、図4(c)に示す半導体層12の成長工程の後に基板10を分離する際に、基板10と半導体層12との間に溝部10aによるギャップが形成されるため、熱分解層11bの酸性溶液によるエッチング除去がより一層容易に且つ確実に行なえるようになる。
【0072】
さらに、基板10の上部に溝部10aを設けているため、第1の実施形態と比べても、半導体層12が成長する際の格子不整合又は熱膨張係数の差による半導体層12中のストレスが減少するので、該半導体層12の結晶性が改善されると共に、これにより半導体層12の厚膜化が可能となる。
【0073】
以上説明したように、第2の実施形態によると、サファイアからなる基板10の主面上に開口部11aを有する下地層11を選択的に形成し、さらに基板10の露出部分に溝部10aを形成する。その後、下地層11と基板10との間に下地層11の下部がレーザ光によって熱分解された熱分解層11bを形成する。続いて、基板10との間に熱分解層11bを介在させた状態で下地層11を種結晶として半導体層12を選択的に横方向成長するため、該半導体層12の結晶性が格段に向上する。さらに、その後、熱分解層11bをウエットエッチングにより除去するだけで、基板10を半導体層12から容易に且つ確実に分離することができる。従って、半導体層12にpn接合(pin接合)を含む活性層を形成すると、発光デバイスのチップサイズの低減、及び直列抵抗の低減等の高性能化を図ることができる。
【0074】
(第3の実施形態)
以下、本発明の第3の実施形態について図面を参照しながら説明する。
【0075】
図5(a)〜図5(c)は本発明の第3の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
【0076】
まず、例えばMOCVD法により、サファイアからなる基板(ウエハ)10の上に、約1000℃の成長温度で厚さが約10nmの窒化ガリウムからなる第1下地層、厚さが約1μmの窒化アルミニウムからなる第2下地層及び厚さが約3μmの窒化ガリウムからなる第3下地層を順次成長して下地層形成層を形成する。ここでも、下地層形成層を成長する前に、約500℃の成長温度で厚さが約50nmの窒化ガリウム又は窒化アルミニウムからなるバッファ層(図示せず)を成長してもよい。続いて、下地層形成層の上に、ストライプ状又はドット状のパターンを有するレジストマスク又はニッケルからなる金属マスク(図示せず)を形成した後、形成したマスクを用いて、例えば塩化ホウ素をエッチングガスとするRIE法、又イオンミリング法により、下地層形成層及び基板10の上部に対してドライエッチングを行なう。これにより、図5(a)に示すように、下地層形成層から、複数の開口部24aを有する平面ストライプ状又はドット状のパターンを有し、第1下地層21、第2下地層22及び第3下地層からなる下地層24が形成される。ここでは、各パターンの幅及び間隔を約5μmとしている。
【0077】
次に、図5(b)に示すように、基板10に対して下地層24の反対側の面から、パルス状に発振する波長が355nmのYAGレーザの第3高調波光を基板10をスキャンするように照射する。照射されたレーザ光は、基板10では吸収されず、第1下地層21で吸収されるため、レーザ光を吸収した部分が局所的に発熱して、第1下地層21の基板10との界面に金属ガリウムを含む熱分解層21aが形成される。
【0078】
第3の実施形態においても、レーザ光の照射時に、下地層24における基板10との界面で発生した窒素ガスは、下地層24の各開口部24aに面する側部から横方向にも拡散するため、界面におけるガス圧が高くならず、下地層24にクラックが発生することがない
また、レーザ光の光源には、YAGレーザの第3高調波に代えて、KrFエキシマレーザ又は水銀ランプの輝線を用いてもよい。また、レーザ光の照射工程において、下地層形成層を成長した後、室温にまで冷却する際に生じた窒化物半導体とサファイアとの熱膨張係数の差によるストレスを緩和するために、基板10を500℃程度の温度で加熱すると良い。
【0079】
次に、図5(c)に示すように、MOCVD法により、横方向成長が促進される成長条件で、パターニングされた下地層24を種結晶として、厚さが約5μmの窒化ガリウムからなる半導体層12を選択的に成長する。第3の実施形態においては、下地層24を種結晶として半導体層12を成長する際に、該下地層24を窒化ガリウムからなる第1下地層21、窒化アルミニウムからなる第2下地層22、及び窒化ガリウムからなる第3下地層23により形成している。このため、例えば半導体層12における原料のV/III 比の値を大きくすると、すなわち、ガリウム源を通常のV/III 比の値よりも大きくすると、窒化ガリウムからなる第1の下地層はその厚さが10nm程度と小さいので、また、第2の下地層22は組成にガリウムを含まないので、主に窒化ガリウムからなる第3下地層23の側面から成長する。その結果、第3下地層23から成長する半導体層12の下面と基板10の主面との間には、ギャップ22aが確実に形成される。従って、図5(c)に示す半導体層12の成長工程の後に基板10を分離する際に、基板10と半導体層12との間にギャップ22aが形成されていることから、熱分解層21aの酸性溶液によるエッチング除去がより一層容易に且つ確実に行なえるようになる。
【0080】
以上説明したように、第3の実施形態によると、サファイアからなる基板10の主面上に、開口部24aを有し、積層する隣接間で互いに異なる組成を持つ3層からなる下地層24を選択的に形成する。その後、下地層24と基板10との間に第1下地層21の下部がレーザ光によって熱分解された熱分解層21aを形成する。続いて、基板10との間に熱分解層21aを介在させた状態で下地層24の上部の第3下地層23を種結晶として半導体層12を選択的に横方向成長するため、該半導体層12の結晶性が格段に向上する。さらに、その後、熱分解層21aをウエットエッチングにより除去するだけで、基板10を半導体層12から容易に且つ確実に分離することができる。
【0081】
その上、半導体層12は、基板10の主面との間にギャップ22aが形成されるように成長するため、第1の実施形態と比べて、半導体層12が成長する際の格子不整合又は熱膨張係数の差による半導体層12中のストレスが減少するので、該半導体層12の結晶性が改善されると共に、これにより半導体層12の厚膜化が可能となる。従って、半導体層12にpn接合(pin接合)を含む活性層を形成すると、発光デバイスのチップサイズの低減、及び直列抵抗の低減等の高性能化を図ることができる。
【0082】
なお、第3の実施形態においては、下地層24を、窒化ガリウムから第1の下地層21、窒化アルミニウムからなる第2の下地層22及び窒化ガリウムから第3の下地層23の3層構造としたが、これに代えて、厚さが約1μmの窒化アルミニウムからなる下部下地層、及び厚さが約3μmの窒化ガリウムからなる上部下地層の2層構造としても良い。この場合には、例えば波長が355nmのYAGレーザの第3高調波光は、窒化アルミニウムからなる下部下地層では吸収されず、窒化ガリウムからなる上部下地層で吸収されるため、熱分解層は上部下地層の下部に形成されることになる。
【0083】
(第4の実施形態)
以下、本発明の第4の実施形態について図面を参照しながら説明する。
【0084】
図6(a)〜図6(d)は本発明の第4の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
【0085】
まず、図6(a)に示すように、例えば気相堆積法(Chemical Vapor Deposition:CVD)法により、サファイアからなる基板(ウエハ)10の上に、膜厚が約300nmの酸化シリコン(SiO2 )からなるマスク膜形成膜を成膜する。ここでは、原料ガスとして、例えばモノシラン(SiH4 )と酸素(O2 )とを用い、成膜温度は300℃程度としている。続いて、リソグラフィ法により、マスク膜形成膜の上に、ストライプ状又はドット状のパターンを有するレジスト膜(図示せず)を形成し、形成したレジスト膜をマスクとして、マスク膜形成膜に対して、例えばフッ化水素酸(HF)をエッチング溶液とするウエットエッチングを行なうことにより、図6(a)に示すように、マスク膜形成膜から、複数の開口部60aを有する平面ストライプ状又はドット状のパターンを有するマスク膜60を形成する。ここでは、各パターンの幅及び間隔を約5μmとしている。
【0086】
次に、図6(b)に示すように、例えばMOCVD法により、基板10におけるマスク膜60の開口部60aからの各露出部分の上に、厚さが約10nmの窒化ガリウムからなる下地層31を成長する。このように、第4の実施形態においては、基板10の主面がほとんど露出せず、酸化シリコンからなるマスク膜60と窒化ガリウムからなる下地層31とにより覆われる。
【0087】
次に、図6(c)に示すように、基板10に対して下地層31の反対側の面から、パルス状に発振する波長が248nmのKrFエキシマレーザ光を基板10をスキャンするように照射する。照射されたレーザ光は、基板10では吸収されず、半導体層31で吸収されるため、レーザ光を吸収した部分が局所的に発熱して、下地層31の基板10との界面に金属ガリウムを含む熱分解層31aが形成される。ここで、レーザ光の照射により下地層31が分解して生じた窒素ガスを拡散しやすくするために、下地層31の厚さはマスク膜60の膜厚よりも小さくなるように設定している。このため、マスク膜60の上には窒化ガリウムが成長していないほうが望ましい。
【0088】
なお、レーザ光の光源には、KrFエキシマレーザに代えて、YAGレーザの第3高調波又は水銀ランプの輝線を用いてもよい。また、レーザ光の照射工程において、下地層形成層を成長した後、室温にまで冷却する際に生じた窒化物半導体とサファイアとの熱膨張係数の差によるストレスを緩和するために、基板10を500℃程度の温度で加熱すると良い。
【0089】
次に、図6(d)に示すように、MOCVD法により、横方向成長が促進される成長条件で、選択的に形成された下地層31を種結晶として、厚さが約5μmの窒化ガリウムからなる半導体層12を選択的に成長する。第4の実施形態においては、半導体層12は、マスク膜60の上面で横方向成長が促進される条件で成長するため、下地層31と比べてその結晶欠陥密度は小さくなる。
【0090】
また、半導体層12における下地層31の上方に成長した部分においても、下地層31は基板10との間に金属ガリウムを含む熱分解層31aが介在しているため、半導体層12を成長する際には、サファイアと窒化ガリウムとの格子不整合及び熱膨張係数の差の影響を受けることがなくなる。その結果、半導体層12の結晶性は、下地層31に熱分解層31aを設けない場合と比べて大きく改善される。
【0091】
続いて、図6(d)に示す半導体層12の成長工程の後に、例えば塩酸とフッ化水素酸との混合溶液を用いたウエットエッチングによって、熱分解層31aとマスク膜60とを除去することにより、半導体層12から基板10を分離することも可能である。
【0092】
以上説明したように、第4の実施形態によると、サファイアからなる基板10の主面上に、開口部60aを有しその上に窒化物半導体が実質的に結晶成長しないマスク膜60を選択的に形成し、基板10の主面におけるマスク膜60からの露出部分上に、厚さがマスク膜60よりも小さい窒化ガリウムからなる下地層31を成長する。続いて、下地層31と基板10との間に下地層312の下部がレーザ光によって熱分解された熱分解層31aを形成し、続いて、基板10との間に熱分解層31aを介在させた状態で下地層31を種結晶として半導体層12を選択的に横方向成長するため、該半導体層12の結晶性が格段に向上する。さらに、その後、熱分解層31a及びマスク膜60をウエットエッチングにより除去するだけで、基板10を半導体層12から容易に且つ確実に分離することができる。従って、半導体層12にpn接合(pin接合)を含む活性層を形成すると、発光デバイスのチップサイズの低減、及び直列抵抗の低減等の高性能化を図ることができる。
【0093】
(第5の実施形態)
以下、本発明の第5の実施形態について図面を参照しながら説明する。
【0094】
図7(a)〜図7(d)は本発明の第5の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
【0095】
まず、図7(a)に示すように、例えばCVD法により、サファイアからなる基板(ウエハ)10の上に、膜厚が約300nmの酸化シリコンからなるマスク膜形成膜を成膜する。続いて、リソグラフィ法により、マスク膜形成膜の上に、ストライプ状又はドット状のパターンを有するレジスト膜(図示せず)を形成し、形成したレジスト膜をマスクとして、マスク膜形成膜に対して、例えばフッ化水素酸をエッチング溶液とするウエットエッチングを行なうことにより、図7(a)に示すように、マスク膜形成膜から、複数の開口部60aを有する平面ストライプ状又はドット状のパターンを有するマスク膜60を形成する。ここでは、各パターンの幅及び間隔は小さい方がことが好ましく、例えば1μm程度としている。
【0096】
次に、図7(b)に示すように、例えばMOCVD法により、基板10におけるマスク膜60の開口部60aからの各露出部分の上に、厚さが約1μmの窒化ガリウムからなる下地層32を横方向成長が支配的となる条件で成長する。このとき、互いに隣接する開口部60aから成長する下地層32は、マスク膜60の両側から中央部に向けて成長するが、下地層32の互いに対向する側面同士が接しない状態で成長を止める。これにより、マスク膜60の各パターンの上面の中央部分は露出した状態となる。
【0097】
なお、ここでは、下地層32をマスク膜60の各パターンの上面の中央部分が露出するように結晶成長したが、これに代えて、下地層32を基板10の上にマスク膜を覆うようにほぼ平坦に成長し、その後、例えばRIE法により、下地層32におけるマスク膜60の上側部分に対して選択的にエッチングを行なうことにより、マスク膜60の各パターンの上面の中央部分を露出してもよい。
【0098】
次に、図7(c)に示すように、下地層32を選択的に成長した基板10に対して、例えばフッ化水素酸によるウエットエッチングを行なって、マスク膜60を除去する。このように、マスク膜60を選択的に除去すると、下地層32の各パターンの側部に庇状部分が形成されると共に、各パターン同士の間から基板10の主面が露出する。続いて、基板10に対して下地層32の反対側の面から、パルス状に発振する波長が248nmのKrFエキシマレーザ光を基板10をスキャンするように照射する。照射されたレーザ光は、基板10では吸収されず、半導体層32で吸収されるため、レーザ光を吸収した部分が局所的に発熱して、下地層32の基板10との界面に金属ガリウムを含む熱分解層32aが形成される。ここでは、第1〜第3の実施形態と同様に、下地層32における各パターンの側方が空いているため、下地層32の熱分解により生じた窒素ガスが拡散しやすい。その結果、レーザ光の照射時に、半導体層12にクラックが発生しにくい構成となっている。
【0099】
なお、レーザ光の光源には、KrFエキシマレーザに代えて、YAGレーザの第3高調波又は水銀ランプの輝線を用いてもよい。また、レーザ光の照射工程において、基板10を500℃程度の温度で加熱すると良い。
【0100】
次に、図7(d)に示すように、MOCVD法により、横方向成長が促進される成長条件で、選択的に形成された下地層32を種結晶として、厚さが約5μmの窒化ガリウムからなる半導体層12を選択的に成長する。第5の実施形態においては、半導体層12は、下地層32における側部の庇状部分から横方向成長が促進される条件で成長するため、下地層31と比べてその結晶欠陥密度は小さくなる。
【0101】
続いて、図7(d)に示す半導体層12の成長工程の後に、例えば塩酸を用いたウエットエッチングによって、熱分解層32aを除去することにより、半導体層12から基板10を分離することも可能である。このとき、基板10と半導体層12との間にはマスク膜60が除去されてなるギャップ32bが残るため、第1の実施形態と比べて、基板10を容易に分離することができる。
【0102】
以上説明したように、第5の実施形態によると、サファイアからなる基板10の主面上に、開口部60aを有しその上に窒化物半導体が実質的に結晶成長しないマスク膜60を選択的に形成し、基板10の主面におけるマスク膜60からの露出部分上に、マスク膜60の中央部分を残すように窒化ガリウムからなる下地層32を成長する。続いて、マスク膜60をエッチングにより除去した後、下地層32と基板10との間に下地層32の下部がレーザ光によって熱分解された熱分解層32aを形成し、続いて、基板10との間に熱分解層32aを介在させた状態で下地層32を種結晶として半導体層12を選択的に横方向成長するため、該半導体層12の結晶性が格段に向上する。さらに、その後、熱分解層32aをウエットエッチングにより除去するだけで、基板10を半導体層12から容易に且つ確実に分離することができる。従って、半導体層12にpn接合(pin接合)を含む活性層を形成すると、発光デバイスのチップサイズの低減、及び直列抵抗の低減等の高性能化を図ることができる。
【0103】
なお、第4又は第5の実施形態において、マスク膜60は、酸化シリコンに限られず、窒化シリコン(Si3N4)又は酸化亜鉛(ZnO)を用いてもよく、また、酸化シリコンを含むこれらのうちの2つ以上からなる積層膜であってもよい。但し、マスク膜60のエッチング溶液として、例えば窒化シリコンの場合は熱リン酸又はフッ化水素酸、また、酸化亜鉛の場合は王水というように、マスク膜60を選択的に除去できるエッチング溶液を選ぶ必要がある。
【0104】
なお、第2〜第5の各実施形態においても、第1の実施形態の第1変形例又は第2変形例のように、基板10を分離する前か又は分離した後に、半導体層12にシリコン等からなる異種基板50を貼り合わせてもよい。
【0105】
また、前記の第1〜第5の各実施形態において、サファイアからなる基板10の主面の面方位は特に限定されず、例えば(0001)面等の一般的な面方位でも良く、また、該(0001)面からわずかにオフセットした、いわゆるオフアングルを持つ主面でもよい。
【0106】
また、基板10の材料はサファイアに限られず、例えば、酸化マグネシウム(MgO)又は酸化リチウムガリウムアルミニウム(LiGaxAl1-xO2 ,0≦x≦1)を用いると良い。このようにすると、禁制帯幅が大きく且つ結晶性に優れた窒化物半導体を形成できるため、高輝度化と低動作電流化とが可能となり、電気的及び光学的特性に優れた高性能な青紫色可視域発光素子、すなわち発光ダイオード素子及び半導体レーザ素子を実現することができる。
【0107】
また、サファイアからなる基板10に代えて半導体層12を転写する異種基板50にシリコン(Si)を用いたがこれに限られない。すなわち、主面が(100)面のヒ化ガリウム(GaAs)、リン化ガリウム(GaP)、リン化インジウム(InP)若しくは炭化シリコン(SiC)等であって、高濃度にドープされた低抵抗な半導体基板か、又は銅(Cu)等の金属基板を用いると良い。例えば、シリコン、炭化シリコン及び金属基板は放熱性に優れるため、半導体レーザ素子に適用した場合には素子の長寿命化を図ることができる。また、ヒ化ガリウム、リン化ガリウム及びリン化インジウムは劈開が容易であるため、劈開時に半導体層にも良好な劈開面を得られるので、半導体レーザ素子に適用する場合には、良好な共振器端面を形成することができる。その結果、レーザ素子のしきい値電流を低減できるので、レーザ素子の高性能化が可能となる。
【0108】
また、下地層11、24、31、32及び半導体層12は、必ずしもMOCVD法には限られず、例えば分子線エピタキシー法又はハイドライド気相成長法で行なってもよい。また、半導体層ごとに成長方法が異なっていてもよい。
【0109】
また、第1〜第5の各実施形態において、半導体層12は、一般式Inx Gay Al1-x-y N(但し、x,yは、0≦x,y≦1、0≦x+y≦1)を発光層に含むpn接合(pin接合)を含む構成であっても良く、また、半導体層12の上に、Inx Gay Al1-x-y Nからなる発光層を含むpn接合(pin接合)を成長により形成してもよい。
【0110】
また、下地層11、24、31、32におけるバッファ層(初期成長層)は窒化ガリウム又は窒化アルミニウムに限られず、一般式Inu Gav Al1-u-v N(但し、u,vは、0≦u,v≦1、0≦u+v≦1)からなる窒化物半導体であればよい。
【0111】
【発明の効果】
本発明に係る半導体装置の製造方法によると、照射光のパワー密度が十分に大きく第1の半導体層の熱分解により分解ガスが生じる場合であっても、第1の半導体層は基板上に選択的に形成されているため、分解ガスが拡散しやすくなるので、第1の半導体層は第1の基板との間でガス圧が高くなることがなくなり、その結果、第1の半導体層にクラックが生じることがない。
【0112】
さらに、第2の半導体層は、基板との間に熱分解層を介在させた第1の半導体層を種結晶として成長することにより、該第2の半導体層は成長時に格子不整合又は熱膨張係数の差の影響を受けにくくなるため、第2の半導体層の結晶欠陥密度は低減されて厚膜化が可能となる。
【図面の簡単な説明】
【図1】(a)〜(c)は本発明の第1の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図2】(a)及び(b)は本発明の第1の実施形態の第1変形例に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図3】(a)及び(b)は本発明の第1の実施形態の第2変形例に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図4】(a)〜(c)は本発明の第2の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図5】(a)〜(c)は本発明の第3の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図6】(a)〜(d)は本発明の第4の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図7】(a)〜(d)は本発明の第5の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【符号の説明】
10 基板(第1の基板)
10a 溝部
11 下地層(第1の半導体層)
11a 開口部
11b 熱分解層
12 半導体層(第2の半導体層)
21 第1下地層
21a 熱分解層
22 第2下地層
22a ギャップ
23 第3下地層
24 下地層(第1の半導体層)
24a 開口部
31 下地層(第1の半導体層)
31a 熱分解層
32 下地層(第1の半導体層)
32a 熱分解層
32b ギャップ
50 異種基板(第2の基板)
51 金属膜
60 マスク膜
60a 開口部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device such as a short wavelength light emitting diode element or a short wavelength semiconductor laser element.
[0002]
[Prior art]
Group III-V nitride semiconductors (InGaAlN) mainly composed of gallium nitride (GaN) have a wide forbidden band width, and therefore, a visible light emitting diode element or a short wavelength semiconductor laser emitting blue light or green light. In particular, light-emitting diode elements have already been put into practical use in large displays and traffic lights, and white light-emitting diode elements that emit light by exciting fluorescent materials are replaced with current lighting fixtures. Is expected.
[0003]
As for semiconductor laser elements, blue-violet semiconductor laser elements for optical disks with high density and large capacity have already reached sample shipment and small production levels.
[0004]
In the past, nitride semiconductor laser elements have had a large crystal defect density in the nitride semiconductor, and thus it has been difficult to extend the lifetime to withstand practical use. Therefore, in a commonly used metal organic chemical vapor deposition (MOCVD) method, for example, a mask pattern made of silicon oxide is formed on a base layer made of a nitride semiconductor, and the mask pattern formed is used. A selective lateral overgrowth (ELOG) method has been proposed in which regrowth is performed on the exposed region of the substrate. According to this ELOG method, the crystal defect density of the conventional layer is 10% due to lateral growth that is not affected by the crystal structure in the underlayer. 9
[0005]
In addition to reducing the crystal defect density, the flatness of the mirror surface of the resonator mirror greatly affects the characteristics of the semiconductor laser device. A semiconductor cleaved surface is generally used as the mirror surface. However, nitride semiconductors often use sapphire as the substrate for epitaxial growth, and since sapphire and the nitride semiconductor grown thereon have crystal planes shifted from each other by 30 °, sapphire and nitride are used. The cleavage plane with the semiconductor layer does not match. In addition, since sapphire has a very high hardness, it is difficult to obtain a good cleavage plane. Therefore, a method of manufacturing a resonator by etching a nitride semiconductor layer by dry etching using chlorine gas or the like instead of cleaving has been tried, but it is still difficult to form a good resonator. As a result, the value of the threshold current increases.
[0006]
Nitride semiconductor laser devices that exhibit the most excellent operating characteristics at present are nitrided with a film thickness of 100 μm or more by reducing the crystal defects by the above-mentioned ELOG method and by hydride vapor phase epitaxy (HVPE) method. A physical semiconductor layer is inserted. Subsequently, after forming the laser structure by crystal growth, all or a part of the substrate made of sapphire is removed by polishing, and finally cleaved to form a resonator. By adopting such a manufacturing method, it is possible to form a good resonator without being influenced by the substrate made of sapphire, and as a result, it is possible to realize a long lifetime of the laser element.
[0007]
Thus, when the sapphire substrate is separated from the nitride semiconductor layer or the sapphire substrate is made as thin as possible, a good resonator as a semiconductor laser element can be realized.
[0008]
However, since sapphire and nitride semiconductor generally warp in a convex shape after growth due to the difference in thermal expansion coefficient between each other, polishing the sapphire substrate makes it relatively large in area. And it is difficult to remove uniformly.
[0009]
Therefore, a substrate separation technique called a laser lift-off method has been proposed as a sapphire substrate separation technique. That is, after a nitride semiconductor layer is grown on a sapphire substrate, nitriding is performed by irradiating a laser beam having a short wavelength and a high output, such as a KrF excimer laser beam having a wavelength of 248 nm, from the back surface of the substrate. The sapphire substrate is separated from the physical semiconductor layer. Since this laser beam passes through the sapphire substrate and is absorbed only in the vicinity of the interface between the nitride semiconductor layer and the substrate, the vicinity of the interface of the nitride semiconductor layer is locally heated, and the vicinity of the interface of the nitride semiconductor layer Is decomposed to produce, for example, metallic gallium and nitrogen gas. By removing the metal gallium by heating or wet etching, the sapphire substrate can be separated from the nitride semiconductor layer.
[0010]
Further, in order to improve the characteristics of the semiconductor laser element, a nitride semiconductor layer (device layer) in which a sapphire substrate is separated from a dissimilar substrate made of a material different from sapphire or a metal that can be cleaved. It has also been reported to transfer (transcription, transfer). An example of transferring such a laser element structure onto a copper substrate is described in an academic paper "WSWong et al. Jpn. J. Appl. Phys. Vol. 39 p.L1203 (2000)".
[0011]
By the way, the laser lift-off method has a problem of how to diffuse and release the nitrogen gas generated simultaneously with the metal gallium because the nitride semiconductor layer is thermally decomposed, and has accumulated in the vicinity of the interface with the substrate. There is a problem that the nitride semiconductor layer is blown out or cracks are generated after the laser beam is irradiated by the gas pressure.
[0012]
As a method for solving this problem, Japanese Patent Application Laid-Open No. 2001-176813 describes a manufacturing method for releasing nitrogen gas generated during thermal decomposition. Specifically, a gap (gap) is partially provided between the sapphire substrate and the nitride semiconductor layer using the above-described ELOG method or the like, and the generated nitrogen gas is released from this gap.
[0013]
As described above, according to the so-called ELOG method, the crystal defect density is reduced by re-growing the nitride semiconductor layer in the lateral direction (direction parallel to the substrate surface). Further, when laser lift-off is performed on the nitride semiconductor layer having a gap, the sapphire substrate can be separated from the nitride semiconductor layer without generating cracks.
[0014]
[Problems to be solved by the invention]
However, when the conventional ELOG method described in the above publication is grown to a film thickness of several μm or more necessary for the laser structure, the crystal defects are reduced, and the stress in the semiconductor layer is increased. As a result, cracks occur in the semiconductor layer, making it difficult to increase the film thickness.
[0015]
Further, in the conventional laser lift-off method, in order to release the nitrogen gas generated between the substrate and the semiconductor layer, the nitrogen gas is not sufficiently diffused only from the opening opening on the side surface of the wafer. The gas pressure increases, and a crack is generated in the semiconductor layer after the laser light irradiation.
[0016]
As described above, the ELOG method for reducing crystal defects has a problem in that the film thickness is limited and cracks are likely to occur. In the laser lift-off method, the substrate and the semiconductor layer are separated by the generated nitrogen gas. There is a problem in that the gas pressure at the interface increases and cracks occur in the semiconductor layer.
[0017]
In view of the above-described conventional problems, an object of the present invention is to prevent cracks from occurring in a semiconductor layer grown on a substrate.
[0018]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a method for manufacturing a semiconductor device in which a thermal decomposition layer is formed between a first semiconductor layer selectively formed on a substrate and a substrate, and then a first semiconductor layer is formed. The second semiconductor layer is formed using the semiconductor layer as a seed crystal.
[0019]
Specifically, in the first method for manufacturing a semiconductor device according to the present invention, a first semiconductor layer forming step of selectively forming a first semiconductor layer having a plurality of openings on a first substrate. Irradiation light having energy smaller than the forbidden band width of the first substrate and larger than the forbidden band width of the first semiconductor layer from the surface opposite to the first semiconductor layer with respect to the first substrate. A pyrolysis layer forming step of forming a pyrolysis layer formed by pyrolyzing the first semiconductor layer on at least a part of the first semiconductor layer, and using the first semiconductor layer as a seed crystal And a second semiconductor layer growth step for growing the second semiconductor layer.
[0020]
According to the first method for manufacturing a semiconductor device, a first semiconductor layer having a plurality of openings is selectively formed on a first substrate, and then the at least part of the first semiconductor layer is coated with the first semiconductor layer. A pyrolysis layer is formed by thermally decomposing the first semiconductor layer with irradiation light. Subsequently, a second semiconductor layer is grown using the first semiconductor layer as a seed crystal. Thereby, even when the power density of the irradiation light is sufficiently large and the decomposition gas is generated by the thermal decomposition of the first semiconductor layer, the first semiconductor layer is selectively formed on the substrate. Since the gas easily diffuses, the gas pressure between the first semiconductor layer and the first substrate does not increase, and as a result, no crack is generated in the first semiconductor layer.
[0021]
Furthermore, since the second semiconductor layer is grown using the first semiconductor layer as a seed crystal, the second semiconductor layer is less susceptible to lattice mismatch or a difference in thermal expansion coefficient during growth. The crystal defect density of the semiconductor layer is reduced and the film thickness can be increased. In addition, when the second semiconductor layer is formed so as to promote lateral growth from the first semiconductor layer, the crystal defect density is increased in the portion of the second semiconductor layer above the opening of the first semiconductor layer. This can be further reduced.
[0022]
In the first method for manufacturing a semiconductor device, the first semiconductor layer forming step selectively removes the exposed portion of the first substrate from the first semiconductor layer, thereby forming an exposed portion of the first substrate. It is preferable that the process of forming a groove part is included.
[0023]
In the first method for manufacturing a semiconductor device, the first semiconductor layer forming step includes a step of forming the first semiconductor layer with a plurality of semiconductor layers having different compositions, and in the second semiconductor layer growing step, It is preferable that the second semiconductor layer is grown using a semiconductor layer at a position away from the substrate among the plurality of semiconductor layers in the first semiconductor layer as a seed crystal.
[0024]
A second semiconductor device manufacturing method according to the present invention includes a mask film forming step of selectively forming a mask film having a plurality of openings on a first substrate, and a mask film on the first substrate. A first semiconductor layer growth step of growing a first semiconductor layer on an exposed surface from each opening, and a surface of the first substrate from a surface opposite to the first semiconductor layer with respect to the first substrate; By irradiating irradiation light having energy smaller than the forbidden band width and larger than the forbidden band width of the first semiconductor layer, at least a part of the first semiconductor layer is thermally decomposed. A thermal decomposition layer forming step for forming the thermal decomposition layer, and a second semiconductor layer growth step for growing the second semiconductor layer using the first semiconductor layer as a seed crystal.
[0025]
According to the second method for manufacturing a semiconductor device, a mask film having a plurality of openings is selectively formed on the first substrate, and then exposed from each opening of the mask film on the first substrate. A first semiconductor layer is grown on the surface. Further, a thermal decomposition layer formed by thermally decomposing the first semiconductor layer with irradiation light is formed on at least a part of the first semiconductor layer. Accordingly, as in the first method for manufacturing a semiconductor device, even when the power density of irradiation light is sufficiently large and decomposition gas is generated due to thermal decomposition of the first semiconductor layer, the first semiconductor layer is a substrate. Since the decomposition gas easily diffuses because it is selectively formed on the first semiconductor layer, the gas pressure between the first semiconductor layer and the first substrate does not increase, and as a result, the first semiconductor There are no cracks in the layer.
[0026]
Furthermore, since the second semiconductor layer is grown using the first semiconductor layer as a seed crystal, the second semiconductor layer is less susceptible to lattice mismatch or a difference in thermal expansion coefficient during growth. When the second semiconductor layer is formed so as to promote lateral growth from the first semiconductor layer, the crystal defect density of the semiconductor layer can be reduced and the film thickness can be increased. In the upper part of the opening of one semiconductor layer, the crystal defect density can be further reduced.
[0027]
In the second method for manufacturing a semiconductor device, the first semiconductor layer growth step includes a step of growing the first semiconductor layer on the mask film so that the mask film is partially exposed. The semiconductor device manufacturing method preferably further includes a step of removing the mask film before the thermal decomposition layer forming step.
[0028]
In the second method of manufacturing a semiconductor device, the first semiconductor layer growth step includes a step of growing the first semiconductor layer on the mask film so as to cover the mask film, and a thermal decomposition layer forming step Preferably, the method further includes a step of removing the mask film after partially exposing the upper region of the mask film in the first semiconductor layer.
[0029]
In the second method for manufacturing a semiconductor device, the mask film may be a single layer film made of any one of silicon oxide, silicon nitride, and zinc oxide, or a laminated film including two or more of these. preferable.
[0030]
The method for manufacturing the first or second semiconductor device further includes a substrate separation step of separating the first substrate from the first semiconductor layer and the second semiconductor layer after the second semiconductor layer growth step. It is preferable.
[0031]
In this case, in the substrate separation step, it is preferable that the first substrate is separated by heating the pyrolysis layer or by removing it with an acidic solution.
[0032]
The manufacturing method of the first or second semiconductor device further includes a step of bonding a second substrate made of a material different from the first substrate to the second semiconductor layer before or after the thermal decomposition layer forming step. Preferably it is.
[0033]
In the first or second semiconductor device manufacturing method, the second semiconductor layer preferably includes an active layer. Here, the active layer refers to, for example, a light emitting layer in a light emitting diode element or a semiconductor laser element, or a carrier traveling layer in an electronic device.
[0034]
In the first or second semiconductor device manufacturing method, the first semiconductor layer and the second semiconductor layer are preferably made of a compound semiconductor containing nitrogen.
[0035]
In the first or second method for manufacturing a semiconductor device, the second substrate is preferably made of silicon, gallium arsenide, gallium phosphide, indium phosphide, silicon carbide, or metal.
[0036]
In the first or second semiconductor device manufacturing method, the first substrate is made of sapphire, magnesium oxide, or lithium gallium aluminum oxide (LiGa). x Al 1-x O 2 , Where x is 0 ≦ x ≦ 1).
[0037]
In the first or second method for manufacturing a semiconductor device, the irradiation light is preferably laser light that oscillates in a pulse shape.
[0038]
In the first or second semiconductor device manufacturing method, the irradiation light is preferably a bright line of a mercury lamp.
[0039]
In the first or second method for fabricating a semiconductor device, the irradiation light is preferably irradiated so as to scan the in-plane of the first substrate.
[0040]
In the first or second method for manufacturing a semiconductor device, the irradiation light is preferably irradiated while heating the first substrate.
[0041]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
A first embodiment of the present invention will be described with reference to the drawings.
[0042]
FIG. 1A to FIG. 1C show cross-sectional structures in the order of steps in the method for manufacturing a semiconductor device according to the first embodiment of the present invention.
[0043]
First, an underlayer forming layer made of gallium nitride (GaN) having a thickness of about 3 μm at a growth temperature of about 1000 ° C. on a substrate (wafer) 10 made of sapphire, for example, by metal organic chemical vapor deposition (MOCVD). To grow. Here, before the base layer forming layer is grown, a buffer layer (not shown) as an initial growth layer made of gallium nitride or aluminum nitride (AlN) having a thickness of about 50 nm is grown at a growth temperature of about 500 ° C. May be. As the crystal growth method, a molecular beam epitaxy (MBE) method or a hydride vapor phase epitaxy (HVPE) method may be used instead of the MOCVD method. Subsequently, a resist film (not shown) having a stripe-like or dot-like pattern is formed on the base layer forming layer by lithography, and boron chloride (BCl, for example) is formed using the formed resist film as a mask. Three ) Is subjected to dry etching on the underlayer forming layer by a reactive ion etching (RIE) method using an etching gas as shown in FIG. A
[0044]
Next, as shown in FIG. 1B, excimer laser light from krypton fluoride (KrF) having a wavelength of 248 nm that oscillates in a pulsed manner from the surface opposite to the
[0045]
In the first embodiment, nitrogen generated at the interface with the
[0046]
The laser light source may be a third harmonic of a YAG (yttrium, aluminum, garnet) laser having a wavelength of 355 nm or a bright line of a mercury lamp having a wavelength of 365 nm, instead of the KrF excimer laser. When a bright line of a mercury lamp is used as the light source, the spot size can be increased although the power of the output light is inferior to that of the laser, so that the laser light irradiation process can be performed in a short time.
[0047]
Further, since the laser light is oscillated in a pulsed manner in the laser light irradiation step, the output power of the laser light can be remarkably increased, so that the
[0048]
In addition, after the base layer forming layer is grown, the
[0049]
Next, as shown in FIG. 1C, gallium nitride (GaN) with a thickness of about 5 μm is formed using the patterned
[0050]
Here, the crystal growth density of the laterally grown portion from the
[0051]
The
[0052]
Further, since the growth conditions of the
[0053]
Thus, when the
[0054]
As described above, according to the first embodiment, the
[0055]
(First modification of the first embodiment)
FIG. 2A and FIG. 2B show a first modification of the first embodiment of the present invention.
[0056]
In the first modification, in order to facilitate the handling (handling) of the
[0057]
As shown in FIG. 2A, after the growth process of the
[0058]
Next, as shown in FIG. 2B, the
[0059]
In the first modification, since the
[0060]
(Second modification of the first embodiment)
FIGS. 3A and 3B show a second modification of the first embodiment of the present invention.
[0061]
In the second modification, in order to facilitate the handling of the
[0062]
First, as shown in FIG. 3A, after the growth process of the
[0063]
Next, as shown in FIG. 3B, a
[0064]
In the second modification, since the
[0065]
(Second Embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.
[0066]
FIG. 4A to FIG. 4C show cross-sectional structures in the order of steps in the method for manufacturing a semiconductor device according to the second embodiment of the present invention.
[0067]
First, an underlying layer forming layer made of gallium nitride having a thickness of about 3 μm is grown on a substrate (wafer) 10 made of sapphire at a growth temperature of about 1000 ° C., for example, by MOCVD. In this case, a buffer layer (not shown) made of gallium nitride or aluminum nitride having a thickness of about 50 nm may be grown at a growth temperature of about 500 ° C. before the base layer forming layer is grown. Subsequently, a resist mask having a stripe-like or dot-like pattern or a metal mask (not shown) made of nickel (Ni) is formed on the base layer forming layer, and then, for example, chloride is formed using the formed mask. Dry etching is performed on the underlayer forming layer and the upper portion of the
[0068]
Next, as shown in FIG. 4B, the
[0069]
Also in the second embodiment, the nitrogen gas generated at the interface with the
[0070]
Further, as a laser light source, a third harmonic of a YAG laser or an emission line of a mercury lamp may be used instead of the KrF excimer laser. In order to relieve the stress due to the difference in the thermal expansion coefficient between the nitride semiconductor and sapphire generated when the base layer forming layer is grown and then cooled to room temperature in the laser light irradiation process, Heating at a temperature of about 500 ° C. is preferable.
[0071]
Next, as shown in FIG. 4C, a semiconductor made of gallium nitride having a thickness of about 5 μm using the patterned
[0072]
Furthermore, since the
[0073]
As described above, according to the second embodiment, the
[0074]
(Third embodiment)
Hereinafter, a third embodiment of the present invention will be described with reference to the drawings.
[0075]
FIG. 5A to FIG. 5C show cross-sectional structures in the order of steps of the method for manufacturing a semiconductor device according to the third embodiment of the present invention.
[0076]
First, a first underlayer made of gallium nitride having a thickness of about 10 nm at a growth temperature of about 1000 ° C. and an aluminum nitride having a thickness of about 1 μm on a substrate (wafer) 10 made of sapphire, for example, by MOCVD. A second base layer and a third base layer made of gallium nitride having a thickness of about 3 μm are sequentially grown to form a base layer forming layer. In this case, a buffer layer (not shown) made of gallium nitride or aluminum nitride having a thickness of about 50 nm may be grown at a growth temperature of about 500 ° C. before the base layer forming layer is grown. Subsequently, a resist mask having a stripe-like or dot-like pattern or a metal mask (not shown) made of nickel is formed on the base layer forming layer, and then, for example, boron chloride is etched using the formed mask. Dry etching is performed on the underlayer forming layer and the upper portion of the
[0077]
Next, as shown in FIG. 5B, the
[0078]
Also in the third embodiment, the nitrogen gas generated at the interface of the
In addition, instead of the third harmonic of the YAG laser, a KrF excimer laser or a mercury lamp emission line may be used as the laser light source. In order to relieve the stress due to the difference in the thermal expansion coefficient between the nitride semiconductor and sapphire generated when the base layer forming layer is grown and then cooled to room temperature in the laser light irradiation process, Heating at a temperature of about 500 ° C. is preferable.
[0079]
Next, as shown in FIG. 5C, a semiconductor made of gallium nitride having a thickness of about 5 μm using the patterned
[0080]
As described above, according to the third embodiment, the
[0081]
In addition, since the
[0082]
In the third embodiment, the
[0083]
(Fourth embodiment)
Hereinafter, a fourth embodiment of the present invention will be described with reference to the drawings.
[0084]
FIG. 6A to FIG. 6D show cross-sectional structures in the order of steps of the semiconductor device manufacturing method according to the fourth embodiment of the present invention.
[0085]
First, as shown in FIG. 6A, silicon oxide (SiO 2) having a film thickness of about 300 nm is formed on a substrate (wafer) 10 made of sapphire by, for example, a vapor deposition method (Chemical Vapor Deposition: CVD). 2 ) Is formed. Here, as the source gas, for example, monosilane (SiH Four ) And oxygen (O 2 ) And the film forming temperature is about 300 ° C. Subsequently, a resist film (not shown) having a stripe-like or dot-like pattern is formed on the mask film forming film by lithography, and the formed resist film is used as a mask to the mask film forming film. For example, by performing wet etching using hydrofluoric acid (HF) as an etching solution, as shown in FIG. 6A, a planar stripe or dot shape having a plurality of
[0086]
Next, as shown in FIG. 6B, an
[0087]
Next, as shown in FIG. 6C, the
[0088]
The laser light source may be a third harmonic of a YAG laser or an emission line of a mercury lamp instead of the KrF excimer laser. In order to relieve the stress due to the difference in the thermal expansion coefficient between the nitride semiconductor and sapphire generated when the base layer forming layer is grown and then cooled to room temperature in the laser light irradiation process, Heating at a temperature of about 500 ° C. is preferable.
[0089]
Next, as shown in FIG. 6D, gallium nitride having a thickness of about 5 μm is formed by using the
[0090]
Further, even in the portion of the
[0091]
Subsequently, after the growth process of the
[0092]
As described above, according to the fourth embodiment, the
[0093]
(Fifth embodiment)
Hereinafter, a fifth embodiment of the present invention will be described with reference to the drawings.
[0094]
FIG. 7A to FIG. 7D show cross-sectional structures in the order of steps in the method for manufacturing a semiconductor device according to the fifth embodiment of the present invention.
[0095]
First, as shown in FIG. 7A, a mask film formation film made of silicon oxide having a thickness of about 300 nm is formed on a substrate (wafer) 10 made of sapphire by, for example, CVD. Subsequently, a resist film (not shown) having a stripe-like or dot-like pattern is formed on the mask film forming film by lithography, and the formed resist film is used as a mask to the mask film forming film. For example, by performing wet etching using hydrofluoric acid as an etching solution, a planar stripe or dot pattern having a plurality of
[0096]
Next, as shown in FIG. 7B, the
[0097]
Here, the
[0098]
Next, as shown in FIG. 7C, the
[0099]
The laser light source may be a third harmonic of a YAG laser or an emission line of a mercury lamp instead of the KrF excimer laser. In the laser light irradiation step, the
[0100]
Next, as shown in FIG. 7D, gallium nitride having a thickness of about 5 μm is formed by using the
[0101]
Subsequently, after the step of growing the
[0102]
As described above, according to the fifth embodiment, the
[0103]
In the fourth or fifth embodiment, the
[0104]
In each of the second to fifth embodiments, as in the first modification example or the second modification example of the first embodiment, silicon is not formed on the
[0105]
Further, in each of the first to fifth embodiments, the surface orientation of the main surface of the
[0106]
Further, the material of the
[0107]
Further, although silicon (Si) is used for the
[0108]
The
[0109]
In each of the first to fifth embodiments, the
[0110]
In addition, the buffer layer (initial growth layer) in the
[0111]
【The invention's effect】
According to the method for manufacturing a semiconductor device according to the present invention, the first semiconductor layer is selected on the substrate even when the power density of the irradiation light is sufficiently large and the decomposition gas is generated by the thermal decomposition of the first semiconductor layer. Since the decomposition gas is easily diffused, the gas pressure between the first semiconductor layer and the first substrate does not increase, and as a result, the first semiconductor layer is cracked. Will not occur.
[0112]
Further, the second semiconductor layer is grown using the first semiconductor layer having a thermal decomposition layer interposed between the second semiconductor layer and the substrate as a seed crystal, so that the second semiconductor layer does not have lattice mismatch or thermal expansion during the growth. Since the second semiconductor layer is less affected by the difference in the coefficients, the crystal defect density of the second semiconductor layer is reduced and the film thickness can be increased.
[Brief description of the drawings]
FIGS. 1A to 1C are sectional views of a semiconductor device according to a first embodiment of the present invention, illustrating a method of manufacturing a semiconductor device in order of processes.
FIGS. 2A and 2B are process cross-sectional views illustrating a method of manufacturing a semiconductor device according to a first modification of the first embodiment of the present invention.
FIGS. 3A and 3B are cross-sectional views in order of steps showing a method for manufacturing a semiconductor device according to a second modification of the first embodiment of the present invention. FIGS.
4A to 4C are structural cross-sectional views in order of steps showing a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
FIGS. 5A to 5C are cross-sectional views in order of steps showing a method for manufacturing a semiconductor device according to a third embodiment of the present invention. FIGS.
FIGS. 6A to 6D are structural cross-sectional views in order of steps showing a method for manufacturing a semiconductor device according to a fourth embodiment of the present invention. FIGS.
FIGS. 7A to 7D are structural cross-sectional views in order of steps showing a method for manufacturing a semiconductor device according to a fifth embodiment of the present invention. FIGS.
[Explanation of symbols]
10 Substrate (first substrate)
10a Groove
11 Underlayer (first semiconductor layer)
11a opening
11b Thermal decomposition layer
12 Semiconductor layer (second semiconductor layer)
21 First underlayer
21a Pyrolysis layer
22 Second underlayer
22a gap
23 Third underlayer
24 Underlayer (first semiconductor layer)
24a opening
31 Underlayer (first semiconductor layer)
31a Pyrolysis layer
32 Underlayer (first semiconductor layer)
32a Pyrolysis layer
32b gap
50 Different substrate (second substrate)
51 Metal film
60 Mask film
60a opening
Claims (18)
前記第1の基板に対して前記第1の半導体層の反対側の面から、前記第1の基板の禁制帯幅よりも小さく且つ前記第1の半導体層の禁制帯幅よりも大きいエネルギーを持つ照射光を照射することにより、前記第1の半導体層の少なくとも一部に該第1の半導体層が熱分解されてなる熱分解層を形成する熱分解層形成工程と、
前記第1の半導体層を種結晶として第2の半導体層を成長する第2の半導体層成長工程とを備えていることを特徴とする半導体装置の製造方法。A first semiconductor layer forming step of selectively forming a first semiconductor layer having a plurality of openings on a first substrate;
An energy smaller than the forbidden band width of the first substrate and larger than the forbidden band width of the first semiconductor layer from a surface opposite to the first semiconductor layer with respect to the first substrate. A thermal decomposition layer forming step of forming a thermal decomposition layer formed by thermal decomposition of the first semiconductor layer on at least a part of the first semiconductor layer by irradiating with irradiation light;
A method of manufacturing a semiconductor device, comprising: a second semiconductor layer growth step of growing a second semiconductor layer using the first semiconductor layer as a seed crystal.
前記第2の半導体層成長工程において、前記第2の半導体層を、前記第1の半導体層における前記複数の半導体層のうち基板から離れた位置の半導体層を種結晶として成長させることを特徴とする請求項1又は2に記載の半導体装置の製造方法。The first semiconductor layer forming step includes a step of configuring the first semiconductor layer with a plurality of semiconductor layers having different compositions from each other;
In the second semiconductor layer growth step, the second semiconductor layer is grown using a semiconductor layer at a position away from the substrate among the plurality of semiconductor layers in the first semiconductor layer as a seed crystal. A method for manufacturing a semiconductor device according to claim 1 or 2.
前記第1の基板における前記マスク膜の各開口部からの露出面上に第1の半導体層を成長する第1の半導体層成長工程と、
前記第1の基板に対して前記第1の半導体層の反対側の面から、前記第1の基板の禁制帯幅よりも小さく且つ前記第1の半導体層の禁制帯幅よりも大きいエネルギーを持つ照射光を照射することにより、前記第1の半導体層の少なくとも一部に該第1の半導体層が熱分解されてなる熱分解層を形成する熱分解層形成工程と、
前記第1の半導体層を種結晶として第2の半導体層を成長する第2の半導体層成長工程とを備えていることを特徴とする半導体装置の製造方法。A mask film forming step of selectively forming a mask film having a plurality of openings on the first substrate;
A first semiconductor layer growth step of growing a first semiconductor layer on an exposed surface from each opening of the mask film in the first substrate;
An energy smaller than the forbidden band width of the first substrate and larger than the forbidden band width of the first semiconductor layer from a surface opposite to the first semiconductor layer with respect to the first substrate. A thermal decomposition layer forming step of forming a thermal decomposition layer formed by thermal decomposition of the first semiconductor layer on at least a part of the first semiconductor layer by irradiating with irradiation light;
A method of manufacturing a semiconductor device, comprising: a second semiconductor layer growth step of growing a second semiconductor layer using the first semiconductor layer as a seed crystal.
前記熱分解層形成工程の前に、前記マスク膜を除去する工程をさらに備えていることを特徴とする請求項4に記載の半導体装置の製造方法。The first semiconductor layer growth step includes a step of growing the first semiconductor layer on the mask film so that the mask film is partially exposed;
The method for manufacturing a semiconductor device according to claim 4, further comprising a step of removing the mask film before the thermal decomposition layer forming step.
前記熱分解層形成工程の前に、前記第1の半導体層における前記マスク膜の上側の領域を選択的に除去することにより、前記マスク膜を部分的に露出した後、前記マスク膜を除去する工程をさらに備えていることを特徴とする請求項4に記載の半導体装置の製造方法。It said first semiconductor layer growing step includes the step of said first semiconductor layer, completely covering not and the upper surface of the mask film on the mask film grows to be flattened,
Prior to the thermal decomposition layer forming step , the mask film is partially removed by selectively removing a region above the mask film in the first semiconductor layer , and then removing the mask film. The method for manufacturing a semiconductor device according to claim 4, further comprising a step.
前記第1の基板を前記第1半導体層及び第2の半導体層から分離する基板分離工程をさらに備えていることを特徴とする請求項1〜7のうちのいずれか1項に記載の半導体装置の製造方法。After the second semiconductor layer growth step,
The semiconductor device according to claim 1, further comprising a substrate separation step of separating the first substrate from the first semiconductor layer and the second semiconductor layer. Manufacturing method.
前記第1の基板と異なる材料からなる第2の基板を前記第2の半導体層に貼り合わせる工程をさらに備えていることを特徴とする請求項1〜9のうちのいずれか1項に記載の半導体装置の製造方法。Before or after the pyrolysis layer forming step,
10. The method according to claim 1, further comprising a step of bonding a second substrate made of a material different from that of the first substrate to the second semiconductor layer. A method for manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002155375A JP3962283B2 (en) | 2002-05-29 | 2002-05-29 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002155375A JP3962283B2 (en) | 2002-05-29 | 2002-05-29 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003347590A JP2003347590A (en) | 2003-12-05 |
JP3962283B2 true JP3962283B2 (en) | 2007-08-22 |
Family
ID=29771915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002155375A Expired - Fee Related JP3962283B2 (en) | 2002-05-29 | 2002-05-29 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3962283B2 (en) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE533187T1 (en) | 2004-03-15 | 2011-11-15 | Tinggi Technologies Private Ltd | FABRICATION OF SEMICONDUCTOR COMPONENTS |
US8309377B2 (en) | 2004-04-07 | 2012-11-13 | Tinggi Technologies Private Limited | Fabrication of reflective layer on semiconductor light emitting devices |
SG130975A1 (en) | 2005-09-29 | 2007-04-26 | Tinggi Tech Private Ltd | Fabrication of semiconductor devices for light emission |
SG131803A1 (en) | 2005-10-19 | 2007-05-28 | Tinggi Tech Private Ltd | Fabrication of transistors |
CN101312905B (en) | 2005-10-21 | 2015-07-22 | 泰勒生物质能有限责任公司 | Process and system for gasification with in-situ tar removal |
SG133432A1 (en) | 2005-12-20 | 2007-07-30 | Tinggi Tech Private Ltd | Localized annealing during semiconductor device fabrication |
SG140473A1 (en) | 2006-08-16 | 2008-03-28 | Tinggi Tech Private Ltd | Improvements in external light efficiency of light emitting diodes |
SG140512A1 (en) | 2006-09-04 | 2008-03-28 | Tinggi Tech Private Ltd | Electrical current distribution in light emitting devices |
TWI416615B (en) * | 2007-10-16 | 2013-11-21 | Epistar Corp | A method of separating two material systems |
TWI407491B (en) * | 2008-05-09 | 2013-09-01 | Advanced Optoelectronic Tech | Method for separating semiconductor and substrate |
WO2015194244A1 (en) * | 2014-06-20 | 2015-12-23 | ソニー株式会社 | Light emitting element and method for manufacturing same |
JP6269368B2 (en) | 2014-07-24 | 2018-01-31 | 住友電気工業株式会社 | Gallium nitride substrate |
JP6493511B2 (en) * | 2017-12-27 | 2019-04-03 | 住友電気工業株式会社 | Gallium nitride substrate |
JP7398966B2 (en) * | 2020-01-10 | 2023-12-15 | 信越化学工業株式会社 | Group III nitride substrate manufacturing method and Group III nitride substrate |
CN116779745B (en) * | 2023-08-22 | 2023-11-17 | 南昌凯捷半导体科技有限公司 | Reverse polarity LED chip and manufacturing method thereof |
-
2002
- 2002-05-29 JP JP2002155375A patent/JP3962283B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003347590A (en) | 2003-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5187610B2 (en) | Nitride semiconductor wafer or nitride semiconductor device and manufacturing method thereof | |
US6887770B2 (en) | Method for fabricating semiconductor device | |
JP3856750B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5146481B2 (en) | Nitride-based III-V compound semiconductor device and method for manufacturing semiconductor device | |
JP4295669B2 (en) | Manufacturing method of semiconductor device | |
JP3962283B2 (en) | Manufacturing method of semiconductor device | |
US10128403B2 (en) | Semiconductor substrate, semiconductor device, and manufacturing methods thereof | |
JP2004072052A (en) | Semiconductor device and manufacturing method thereof | |
JP2001085736A (en) | Method for manufacturing nitride semiconductor chip | |
JP6986645B1 (en) | Semiconductor substrates, semiconductor devices, electronic devices | |
JP4204163B2 (en) | Manufacturing method of semiconductor substrate | |
JP4015865B2 (en) | Manufacturing method of semiconductor device | |
JPH11274082A (en) | Group iii nitride semiconductor and fabrication thereof, and group iii nitride semiconductor device | |
JP4901477B2 (en) | Nitride compound semiconductor device and manufacturing method thereof | |
JP4451606B2 (en) | Manufacturing method of semiconductor thin film | |
JP2003124576A (en) | Nitride semiconductor substrate and its growing method | |
JP2007013191A (en) | Semiconductor device and method for fabricating the same | |
JP4381397B2 (en) | Nitride semiconductor device and method for forming nitride semiconductor | |
JP4631214B2 (en) | Manufacturing method of nitride semiconductor film | |
JP2007184644A (en) | Semiconductor device and method of manufacturing same | |
JP2003264314A (en) | Semiconductor device and its manufacturing method | |
JP3792041B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3642199B2 (en) | Method for manufacturing gallium nitride compound semiconductor light emitting device | |
JP2006179623A (en) | Manufacturing method of nitride semiconductor substrate, and manufacturing method of nitride semiconductor device | |
JP4799582B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070518 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |