JP3821072B2 - Electronic circuit board and manufacturing method thereof - Google Patents
Electronic circuit board and manufacturing method thereof Download PDFInfo
- Publication number
- JP3821072B2 JP3821072B2 JP2002248528A JP2002248528A JP3821072B2 JP 3821072 B2 JP3821072 B2 JP 3821072B2 JP 2002248528 A JP2002248528 A JP 2002248528A JP 2002248528 A JP2002248528 A JP 2002248528A JP 3821072 B2 JP3821072 B2 JP 3821072B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- circuit board
- electronic circuit
- thin film
- metal thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、電子部品チップを実装する電子回路基板に係り、特に、セラミックス基板の少なくとも1つの表面と側面に配線パターンが形成された電子回路基板およびその製造方法に関する。
【0002】
【従来の技術】
光ディバイス用パッケージの内部に実装される小型電子回路基板として、半導体レーザダイオード(LD)や半導体フォトダイオード(PD)が直接実装されるマウント基板がある。この種のマウント基板としては、基板の表面および側面に配線パターンが形成されたものが知られている。このような基板の表面および側面に配線パターンが形成された従来の電子回路基板は、例えば、図8に示すような工程を経て以下のようにして作製されていた。即ち、まず、図8(a)に示すように、セラミックス基板21の一面(上面)に図示しない下地金属薄膜を真空蒸着法などにより成膜した。
【0003】
この後、この下地金属薄膜上に所定の配線パターンが形成されるようにホトリソグラフィー技術によりレジストをパターンニングした。ついで、この基板21のに金属メッキを施して、所定の配線パターンにパターンニングされた下地金属薄膜上に金属メッキ膜を成膜した。この後、このセラミックス基板21を短冊状に切断して複数の短冊基板22,22,・・・とした。ついで、この短冊基板22の金属メッキ膜が形成された面が横向きになるように、短冊基板22を90度回転させて、図8(b)に示すように、短冊基板22を配列した。
【0004】
ついで、短冊基板22の一面(先に金属メッキ膜が形成された面とは90度直角の面)に、下地金属薄膜を真空蒸着法などにより成膜した後、この下地金属薄膜上に所定の配線パターン23が形成されるようにホトリソグラフィー技術によりレジストをパターンニングした。この後、この短冊基板22に金属メッキを施して、所定の配線パターンにパターンニングされた下地金属薄膜上に金属メッキ膜を成膜した。これにより、図8(c)に示すような、側面にも配線パターン23が形成された短冊基板22となる。
【0005】
これを所定の大きさに切断することにより、表面および側面に所定の配線パターンが形成された図8(d)に示すような回路基板(マウント基板)24が得られることとなる。しかしながら、上述のような作製方法にあっては、セラミックス基板21を短冊状に切断して複数の短冊基板22とした後、この短冊基板22の側面を所定の配線パターンにパターンニングする必要がある。
【0006】
このため、製造工程が複雑で、手間が係り、この種の回路基板を作製するために長時間を要するという問題を生じた。また、表面に形成された配線パターンと側面に形成された配線パターンとの位置合わせの精度を向上させるために、短冊基板22を1本ずつパターンニングする必要があるため、非常に手間が係って、この種の回路基板が高価になるという問題を生じた。
【0007】
そこで、1本ずつの短冊基板にパターンニングする必要がない製造方法が特開平5−291427号公報にて提案されるようになった。この特開平5−291427号公報にて提案された方法においては、まず、図9(a)に示すように、基板31に所定の間隔を置いて所定の深さの溝32をダイシングにより加工する。ついで、図9(b)に示すように、基板31の表面及び両側面にCr/Pt/Auの順に金属蒸着膜33を蒸着する。この後、金属蒸着膜上にホトレジストパターンを形成した後、Cr/Pt/Auをイオンミリングによりドライエッチングを行ない、所定の配線パターンを形成する。
【0008】
ついで、図9(c)に示すように基板31の裏面を平坦に研摩して、短冊状基板34とした。ついで、基板31から短冊状に分離した短冊状基板34を配線パターンがある部分を横に並べてからホトレジストを塗布して、先に表面に形成した配線位置に重ね合わせてホトレジストパターンを形成した。ついで、ホトレジストパターンをマスクにしてCr/Pt/Auをドライエッチングして側面の配線パターンを形成し、ホトレジストを除去する。これにより、図9(d)に示すように、短冊状基板34の側面に配線パターン35が形成されることとなる。そして、この短冊状基板34をダイシングすることにより、図9(e)に示すような表面および側面に所定の配線パターンが形成された回路基板(マウント基板)36が得られることとなる。
【0009】
【発明が解決しようとする課題】
ところが、特開平5−291427号公報にて提案された作製方法にあっては、セラミックス基板を短冊状に切断して複数の短冊基板とした後、この短冊基板の側面に所定の配線パターンにパターンニングする必要がある。このため、製造工程が複雑で、手間が係り、この種の回路基板を作製するために長時間を要するという問題を生じた。また、表面に形成された配線パターンと側面に形成する配線パターンとの位置合わせの精度を向上させるためには、短冊基板を1本ずつパターンニングする必要がある。このため、非常に手間が係って、この種の基板が高価になるという問題を生じた。
【0010】
そこで、本発明は上記問題点を解決するためになされたものであって、手間が係らなくて、簡単、容易で、精度良く基板の表面および側面に配線パターンを同時に形成できる電子回路基板およびその製造方法を提供することを目的とするものである。
【0011】
【課題を解決するための手段】
上記目的を達成するため、本発明の電子回路基板の製造方法は、セラミックス基板の厚み方向に側面配線パターンを形成するための貫通孔を形成する貫通孔形成工程と、セラミックス基板の表面および貫通孔の周壁面に同時に金属薄膜を形成する金属薄膜形成工程と、金属薄膜をホトリソグラフィーにより所定の配線パターンにパターンニングするホトリソグラフィー工程と、所定の配線パターンにパターンニングされた金属薄膜上に金属メッキ膜を形成する金属メッキ工程と、金属薄膜の不要部を除去する金属薄膜除去工程と、貫通孔を横切る切断線に沿って切断する切断工程とを備えるようにしている。
【0012】
このように、セラミックス基板の厚み方向に側面配線パターンを形成するための貫通孔を形成した後、この基板の表面および貫通孔の周壁面に同時に金属薄膜を形成し、ホトリソグラフィーにより所定の配線パターンにパターンニングして、パターンニングされた金属薄膜上に金属メッキ膜を形成すると、表面の配線パターンと側面の配線パターンとを同時に形成することが可能となる。このため、手間が係らなくて、簡単、容易で、精度良く基板の表面および側面に同時に配線パターンが形成された電子回路基板が得られるようになる。
【0013】
ここで、側面配線パターンは貫通孔の下部へのホトレジストのディップにより形成するようにすれば、簡単、容易で、精度良く基板の側面に配線パターンを形成できるようになる。また、金属薄膜をスパッタリング法により成膜すると、貫通孔の周壁面にも金属薄膜を形成することが可能となる。
【0014】
この場合、表面および側面に配線パターンが形成されたセラミックス基板から、個別の電子回路基板として切断するに際して、貫通孔を横切るように切断線を設定すると、貫通孔内に形成された配線パターンの表面は、セラミックス基板の周壁面よりも凹んだ位置に位置するようになる。これにより、セラミックス基板の少なくとも1つの側面に貫通孔を横切る切断線に沿う切断により形成された凹部を備え、該凹部内の周壁面に形成されたメタライズ層により側面配線パターンが形成されており、凹部の底面に形成されたメタライズ層が表面に形成された表面の配線パターンとなるメタライズ層に連続して形成されているとともに、側面配線パターンの内の少なくとも1つの配線はホトレジストのデイップにより他の配線よりも短く形成された電子回路基板が得られることとなる。この結果、この凹部内のメタライズ層の表面に電子部品をハンダ付けした場合に、ハンダがはみ出して隣接するメタライズ層に接触することが防止できるようになる。
【0015】
【発明の実施の形態】
ついで、本発明の電子回路基板の一実施の形態を図1〜図7に基づいて説明するが、本発明はこれに限定されるものでなく、その要旨を変更しない範囲で適宜変更して実施することができる。なお、図1は本発明の電子回路基板を製造するための第1工程を模式的に示す図であり、図1(a)は正面図であり、図1(b)は図1(a)のA−A’断面を拡大して示す断面図である。図2は本発明の電子回路基板を製造するための第2工程を模式的に示す図であり、図2(a)は正面図であり、図2(b)は図2(a)のA−A’断面を拡大して示す断面図である。図3は本発明の電子回路基板を製造するための第3工程を模式的に示す図であり、図3(a)は正面図であり、図3(b)は図3(a)のA−A’断面を拡大して示す断面図である。
【0016】
図4は本発明の電子回路基板を製造するための第4工程を模式的に示す図であり、図4(a)は正面図であり、図4(b)は図4(a)のA−A’断面を拡大して示す断面図である。図5は本発明の電子回路基板を製造するための第5工程を模式的に示す図であり、図5(a)は正面図であり、図5(b)は図5(a)のA−A’断面を拡大して示す断面図である。図6は本発明の電子回路基板を製造するための第6工程を模式的に示す図であり、図6(a)は正面図であり、図6(b)は図6(a)のA−A’断面を拡大して示す断面図である。図7は本発明の電子回路基板を製造するための第7工程を模式的に示す図であり、図7(a)は図6(a)の一部を拡大して示す正面図であり、図7(b)は図7(a)の切断線X−XおよびY1−Y1、Y2−Y2から切断して作製された電子回路基板を示す斜視図である。
【0017】
まず、大面積(例えば、幅および長さが76.2mm×76.2mmで、厚みが1mmのもの)のセラミックス基板(例えば、96%Al2O3)11を用意した。この後、図1(a)に示すように、所定の形状で、所定の配列となるようにレーザー加工機(その位置決め精度が±5μm以内になるように設定されている)により穿孔加工を施した。これにより、図1(b)に示すように、このセラミックス基板11の厚み方向に貫通する複数の貫通孔12を形成した。なお、この貫通孔12は側面配線パターンを形成するために設けており、後の成膜工程により配線パターンが形成されて側面配線パターンが形成されることとなる。
【0018】
ついで、これらの複数の貫通孔12が形成されたセラミックス基板11をスパッタリング装置内に配置した。この後、スパッタリング装置内に連結された真空ポンプを作動して、スパッタリング装置内を真空状態に保持した。ついで、スパッタリング装置内にアルゴン(Ar)ガスを導入するとともに、スパッタリング装置内の所定の位置に配置されたCrターゲットとセラミックス基板11との間に直流高電圧を印加した。これにより、イオン化したアルゴンはターゲット(Cr)に衝突して、はじき飛ばされたターゲット物質(Cr)はセラミックス基板11の表面および各貫通孔12の周壁面に付着する。
【0019】
この結果、セラミックス基板11の表面および各貫通孔12の周壁面にCrスパッタ膜(例えば、膜厚が0.03μmになるようにした)が形成されることとなる。この後、上述と同様に、スパッタリング装置内の所定の位置に配置されたCuターゲットとセラミックス基板11との間に直流高電圧を印加して、Crスパッタ膜が形成されたセラミックス基板11の表面および各貫通孔12の周壁面にCuスパッタ膜(例えば、膜厚が0.2μmになるようにした)を成膜した。これにより、図2(a),(b)に示すように、セラミックス基板11の表面および各貫通孔12の周壁面にCrスパッタ膜とCuスパッタ膜とからなる金属膜13が形成されることとなる。
【0020】
ついで、金属膜13が形成されたセラミックス基板11の表面にホトレジストを塗布もしくはドライフィルムを用いてレジスト膜を形成し、所定の配線パターンになるように露光(なお、露光時の位置決め精度が±5μm以内になるように設定している)した後、現像した。これにより、図3(a),(b)に示すように、金属膜13が形成されたセラミックス基板11の表面に所定の配線パターンが形成されるレジスト膜14が形成されることとなる。一方、セラミックス基板11の裏面が下側になるようにしてホトレジスト液に浸漬してレジストディップした。この後、各貫通孔12の周壁面に所定の配線パターンが形成されるように露光した後、現像した。これにより、図4(a),(b)に示すように、所定の貫通孔12の周壁面下部にレジスト膜15が形成されることとなる。
【0021】
ついで、このセラミックス基板11を図示しない金メッキ槽内に配置して金メッキを施した。これにより、図5(a),(b)に示すように、レジストがパターンニングされていない金属膜13の上に金メッキ膜16が形成されることとなる。ついで、先に形成したレジスト膜14,15を除去した後、レジスト膜14,15が除去された部位の金属膜13をエッチングにより除去した。これにより、図6(a),(b)に示すように、セラミックス基板11の表面および各貫通孔12の周壁面に所定の配線パターンの金属膜(Crスパッタ膜とCuスパッタ膜)13が形成され、この上に積層して金メッキ膜16が形成されることとなる。
【0022】
ついで、図7(a)に示すように、セラミックス基板11を切断線X−Xに沿って切断して電子回路基板が横一列に並んだ短冊状基板とした後、この短冊状基板を切断線Y1−Y1およびY2−Y2に沿って切断することにより、図7(b)に示すような個々に切り離された電子回路基板10が作製されることとなる。この場合、図7(a)に示すように、貫通孔12を横切るように切断線Y2−Y2を設定すると、貫通孔12内に形成された配線パターンとなる金メッキ膜16の表面は、図7(b)に示すように、セラミックス基板11の側壁の表面よりも凹んだ位置に位置するようになる。これにより、この金メッキ膜16の表面に電子部品をハンダ付けした場合に、ハンダがはみ出して隣接する金メッキ膜16に接触することが防止できるようになる。
【0023】
【発明の効果】
上述したように、本発明においては、セラミックス基板11の厚み方向に側面配線パターンを形成するための貫通孔12を形成した後、この基板11の表面および貫通孔12の周壁面に金属薄膜13を形成する。この後、所定の配線パターンとなるようにホトレジスト14,15をパターンニングして、パターンニングされた金属薄膜13上に金メッキ膜16を形成するようにしている。これにより、表面の配線パターンと側面の配線パターンとを同時に形成することが可能となる。この結果、手間が係らなくて、簡単、容易で、精度良く基板の表面および側面に配線パターンを形成できる電子回路基板10が得られるようになる。
【0024】
なお、上述した実施の形態においては、Cr膜(Crスパッタ膜)とCu膜(Cuスパッタ膜)を形成する成膜法としてスパッタリング法を適用する例について説明したが、成膜法としては、スパッタリング法以外に、真空蒸着法、有機金属気相法(MOCVD法)、レーザアブレージョン法、イオンプレーティング法等の他の成膜法を適用してCr膜あるいはCu膜を形成するようにしてもよい。
【図面の簡単な説明】
【図1】 本発明の電子回路基板を製造するための第1工程を模式的に示す図であり、図1(a)は正面図であり、図1(b)は図1(a)のA−A断面を拡大して示す断面図である。
【図2】 本発明の電子回路基板を製造するための第2工程を模式的に示す図であり、図2(a)は正面図であり、図2(b)は図2(a)のA−A’断面を拡大して示す断面図である。
【図3】 本発明の電子回路基板を製造するための第3工程を模式的に示す図であり、図3(a)は正面図であり、図3(b)は図3(a)のA−A’断面を拡大して示す断面図である。
【図4】 本発明の電子回路基板を製造するための第4工程を模式的に示す図であり、図4(a)は正面図であり、図4(b)は図4(a)のA−A’断面を拡大して示す断面図である。
【図5】 本発明の電子回路基板を製造するための第5工程を模式的に示す図であり、図5(a)は正面図であり、図5(b)は図5(a)のA−A’断面を拡大して示す断面図である。
【図6】 本発明の電子回路基板を製造するための第6工程を模式的に示す図であり、図6(a)は正面図であり、図6(b)は図6(a)のA−A’断面を拡大して示す断面図である。
【図7】 本発明の電子回路基板を製造するための第7工程を模式的に示す図であり、図7(a)は図6(a)の一部を拡大して示す正面図であり、図7(b)は図7(a)の切断線X−XおよびY1−Y1、Y2−Y2から切断して作製された電子回路基板を示す斜視図である。
【図8】 従来例の電子回路基板を製造するための工程を模式的に示す図である。
【図9】 他の従来例の電子回路基板を製造するための工程を模式的に示す図である。
【符号の説明】
10…電子回路基板、11…セラミックス基板、12…貫通孔、13…金属薄膜、13…銅スパッタ膜、14…レジスト膜、15…レジスト膜、16…金メッキ膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic circuit board on which an electronic component chip is mounted, and more particularly to an electronic circuit board having a wiring pattern formed on at least one surface and side surfaces of a ceramic substrate and a method for manufacturing the same.
[0002]
[Prior art]
As a small electronic circuit board mounted inside an optical device package, there is a mount board on which a semiconductor laser diode (LD) or a semiconductor photodiode (PD) is directly mounted. As this type of mounting substrate, one having a wiring pattern formed on the surface and side surfaces of the substrate is known. A conventional electronic circuit board having a wiring pattern formed on the surface and side surfaces of such a substrate has been manufactured as follows, for example, through a process as shown in FIG. That is, first, as shown in FIG. 8A, a base metal thin film (not shown) was formed on one surface (upper surface) of the
[0003]
Thereafter, the resist was patterned by a photolithography technique so that a predetermined wiring pattern was formed on the underlying metal thin film. Next, the
[0004]
Next, after forming a base metal thin film on one surface of the strip substrate 22 (a surface perpendicular to the surface on which the metal plating film was previously formed) by a vacuum deposition method or the like, a predetermined metal film is formed on the base metal thin film. The resist was patterned by photolithography so that the
[0005]
By cutting this into a predetermined size, a circuit substrate (mount substrate) 24 as shown in FIG. 8D having a predetermined wiring pattern formed on the surface and side surfaces is obtained. However, in the manufacturing method as described above, after cutting the
[0006]
For this reason, the manufacturing process is complicated, time-consuming, and a long time is required to produce this type of circuit board. Further, in order to improve the alignment accuracy between the wiring pattern formed on the surface and the wiring pattern formed on the side surface, it is necessary to pattern the
[0007]
In view of this, a manufacturing method that does not require patterning for each strip substrate has been proposed in Japanese Patent Application Laid-Open No. 5-291427. In the method proposed in Japanese Patent Laid-Open No. 5-291427, first, as shown in FIG. 9A, a
[0008]
Next, as shown in FIG. 9C, the back surface of the
[0009]
[Problems to be solved by the invention]
However, in the manufacturing method proposed in Japanese Patent Laid-Open No. 5-291427, a ceramic substrate is cut into strips to form a plurality of strip substrates, and then a pattern is formed on a side surface of the strip substrate in a predetermined wiring pattern. It is necessary to ning. For this reason, the manufacturing process is complicated, time-consuming, and a long time is required to produce this type of circuit board. Further, in order to improve the alignment accuracy between the wiring pattern formed on the surface and the wiring pattern formed on the side surface, it is necessary to pattern the strip substrates one by one. For this reason, there has been a problem that this type of substrate becomes expensive due to much labor.
[0010]
Accordingly, the present invention has been made to solve the above-described problems, and is an electronic circuit board capable of simultaneously and easily forming a wiring pattern on the surface and side surfaces of the board with little effort and without any effort. The object is to provide a manufacturing method.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, a method of manufacturing an electronic circuit board according to the present invention includes a through hole forming step for forming a through hole for forming a side wiring pattern in the thickness direction of a ceramic substrate, and the surface of the ceramic substrate and the through hole. A metal thin film forming process for forming a metal thin film on the peripheral wall of the metal simultaneously, a photolithography process for patterning the metal thin film into a predetermined wiring pattern by photolithography, and metal plating on the metal thin film patterned into the predetermined wiring pattern A metal plating step for forming a film, a metal thin film removal step for removing unnecessary portions of the metal thin film, and a cutting step for cutting along a cutting line crossing the through hole are provided.
[0012]
Thus, after forming the through hole for forming the side surface wiring pattern in the thickness direction of the ceramic substrate, a metal thin film is simultaneously formed on the surface of the substrate and the peripheral wall surface of the through hole, and a predetermined wiring pattern is formed by photolithography. When the metal plating film is formed on the patterned metal thin film, it is possible to simultaneously form the wiring pattern on the surface and the wiring pattern on the side surface. For this reason, it is possible to obtain an electronic circuit board in which wiring patterns are simultaneously formed on the surface and side surfaces of the board with ease and accuracy, with little effort.
[0013]
Here, if the side surface wiring pattern is formed by dipping the photoresist under the through hole, the wiring pattern can be formed on the side surface of the substrate with ease, ease and accuracy. Moreover, when a metal thin film is formed by sputtering, the metal thin film can be formed also on the peripheral wall surface of the through hole.
[0014]
In this case, when cutting as a separate electronic circuit board from a ceramic substrate having a wiring pattern formed on the surface and side surfaces, if a cutting line is set across the through hole, the surface of the wiring pattern formed in the through hole Is located at a position recessed from the peripheral wall surface of the ceramic substrate. Thereby, a concave portion formed by cutting along a cutting line crossing the through hole is provided on at least one side surface of the ceramic substrate, and the side wiring pattern is formed by the metallized layer formed on the peripheral wall surface in the concave portion, The metallized layer formed on the bottom surface of the recess is formed continuously with the metallized layer to be the surface wiring pattern formed on the surface, and at least one wiring in the side surface wiring pattern is made up of the other by the photoresist dip. An electronic circuit board formed shorter than the wiring is obtained. As a result, when an electronic component is soldered to the surface of the metallized layer in the recess, it is possible to prevent the solder from protruding and coming into contact with the adjacent metallized layer.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Next, an electronic circuit board according to an embodiment of the present invention will be described with reference to FIGS. 1 to 7. However, the present invention is not limited to this, and may be appropriately modified and implemented without changing the gist thereof. can do. FIG. 1 is a diagram schematically showing a first step for manufacturing the electronic circuit board of the present invention, FIG. 1 (a) is a front view, and FIG. 1 (b) is a diagram in FIG. It is sectional drawing which expands and shows the AA 'cross section of. FIG. 2 is a view schematically showing a second step for manufacturing the electronic circuit board of the present invention, FIG. 2A is a front view, and FIG. 2B is A in FIG. It is sectional drawing which expands and shows -A 'cross section. FIG. 3 is a diagram schematically showing a third step for manufacturing the electronic circuit board of the present invention, FIG. 3A is a front view, and FIG. 3B is A in FIG. It is sectional drawing which expands and shows -A 'cross section.
[0016]
FIG. 4 is a view schematically showing a fourth step for manufacturing the electronic circuit board of the present invention, FIG. 4 (a) is a front view, and FIG. 4 (b) is an A view in FIG. 4 (a). It is sectional drawing which expands and shows -A 'cross section. FIG. 5 is a view schematically showing a fifth step for manufacturing the electronic circuit board of the present invention, FIG. 5 (a) is a front view, and FIG. 5 (b) is an A view in FIG. 5 (a). It is sectional drawing which expands and shows -A 'cross section. FIG. 6 is a view schematically showing a sixth step for manufacturing the electronic circuit board of the present invention, FIG. 6 (a) is a front view, and FIG. 6 (b) is an A view in FIG. 6 (a). It is sectional drawing which expands and shows -A 'cross section. FIG. 7 is a diagram schematically showing a seventh step for producing the electronic circuit board of the present invention, and FIG. 7A is a front view showing a part of FIG. FIG. 7B is a perspective view showing an electronic circuit board manufactured by cutting along the cutting lines XX and Y 1 -Y 1 and Y 2 -Y 2 of FIG. 7A.
[0017]
First, a ceramic substrate (for example, 96% Al 2 O 3 ) 11 having a large area (for example, having a width and length of 76.2 mm × 76.2 mm and a thickness of 1 mm) was prepared. Thereafter, as shown in FIG. 1 (a), drilling is performed with a laser processing machine (the positioning accuracy is set to be within ± 5 μm) in a predetermined shape and in a predetermined arrangement. did. Thereby, as shown in FIG.1 (b), the several through-
[0018]
Next, the
[0019]
As a result, a Cr sputtered film (for example, a film thickness of 0.03 μm) is formed on the surface of the
[0020]
Next, a photoresist film is formed on the surface of the
[0021]
Next, this
[0022]
Next, as shown in FIG. 7A, the
[0023]
【The invention's effect】
As described above, in the present invention, after forming the through
[0024]
In the above-described embodiment, the example in which the sputtering method is applied as the film forming method for forming the Cr film (Cr sputtered film) and the Cu film (Cu sputtered film) has been described. In addition to the method, other film forming methods such as a vacuum vapor deposition method, a metal organic vapor phase method (MOCVD method), a laser ablation method, and an ion plating method may be applied to form a Cr film or a Cu film. .
[Brief description of the drawings]
FIG. 1 is a diagram schematically showing a first step for producing an electronic circuit board of the present invention, FIG. 1 (a) is a front view, and FIG. 1 (b) is a diagram of FIG. 1 (a). It is sectional drawing which expands and shows the AA cross section.
FIG. 2 is a diagram schematically showing a second step for manufacturing the electronic circuit board of the present invention, FIG. 2 (a) is a front view, and FIG. 2 (b) is a diagram of FIG. 2 (a). It is sectional drawing which expands and shows an AA 'cross section.
3 is a diagram schematically showing a third step for manufacturing the electronic circuit board of the present invention, FIG. 3 (a) is a front view, and FIG. 3 (b) is a diagram of FIG. 3 (a). It is sectional drawing which expands and shows an AA 'cross section.
FIGS. 4A and 4B are diagrams schematically showing a fourth step for manufacturing the electronic circuit board of the present invention, FIG. 4A is a front view, and FIG. 4B is a view of FIG. It is sectional drawing which expands and shows an AA 'cross section.
FIGS. 5A and 5B are views schematically showing a fifth step for manufacturing the electronic circuit board of the present invention, FIG. 5A is a front view, and FIG. 5B is a view in FIG. It is sectional drawing which expands and shows an AA 'cross section.
6 is a diagram schematically showing a sixth step for manufacturing the electronic circuit board of the present invention, FIG. 6 (a) is a front view, and FIG. 6 (b) is a diagram of FIG. 6 (a). It is sectional drawing which expands and shows an AA 'cross section.
7 is a view schematically showing a seventh step for manufacturing the electronic circuit board of the present invention, and FIG. 7 (a) is a front view showing an enlarged part of FIG. 6 (a). FIG. 7B is a perspective view showing an electronic circuit board produced by cutting along the cutting lines XX and Y 1 -Y 1 and Y 2 -Y 2 of FIG. 7A.
FIG. 8 is a diagram schematically showing a process for manufacturing a conventional electronic circuit board.
FIG. 9 is a diagram schematically showing a process for manufacturing another conventional electronic circuit board.
[Explanation of symbols]
DESCRIPTION OF
Claims (5)
前記セラミックス基板の少なくとも1つの側面に貫通孔を横切る切断線に沿う切断により形成された凹部を備え、該凹部内の周壁面に形成されたメタライズ層により側面配線パターンが形成されており、
前記凹部の底面に形成されたメタライズ層が前記表面に形成された表面の配線パターンとなるメタライズ層に連続して形成されているとともに、
前記側面配線パターンの内の少なくとも1つの配線はホトレジストのデイップにより他の配線よりも短く形成されていることを特徴とする電子回路基板。An electronic circuit board having a wiring pattern formed on at least one surface and side surface of a ceramic substrate,
The at least one side surface of the ceramic substrate is provided with a recess formed by cutting along a cutting line crossing a through hole, and a side wiring pattern is formed by a metallized layer formed on a peripheral wall surface in the recess,
The metallized layer formed on the bottom surface of the recess is formed continuously with the metallized layer that becomes the wiring pattern on the surface formed on the surface,
The electronic circuit board according to claim 1, wherein at least one of the side surface wiring patterns is formed shorter than the other wiring by a photoresist dip .
前記セラミックス基板の厚み方向に側面配線パターンを形成するための貫通孔を形成する貫通孔形成工程と、
前記セラミックス基板の表面および前記貫通孔の周壁面に同時に金属薄膜を形成する金属薄膜形成工程と、
前記金属薄膜をホトリソグラフィーにより所定の配線パターンにパターンニングするホトリソグラフィー工程と、
前記所定の配線パターンにパターンニングされた金属薄膜上に金属メッキ膜を形成する金属メッキ工程と、
前記金属薄膜の不要部を除去する金属薄膜除去工程と、
前記貫通孔を横切る切断線に沿って切断する切断工程とを備えたことを特徴とする電子回路基板の製造方法。An electronic circuit board manufacturing method for forming a wiring pattern on at least one surface and side surface of a ceramic substrate,
A through hole forming step of forming a through hole for forming a side surface wiring pattern in the thickness direction of the ceramic substrate;
A metal thin film forming step of simultaneously forming a metal thin film on the surface of the ceramic substrate and the peripheral wall surface of the through hole;
A photolithography process for patterning the metal thin film into a predetermined wiring pattern by photolithography;
A metal plating step of forming a metal plating film on the metal thin film patterned into the predetermined wiring pattern;
A metal thin film removing step of removing unnecessary portions of the metal thin film;
And a cutting step of cutting along a cutting line crossing the through hole .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002248528A JP3821072B2 (en) | 2002-08-28 | 2002-08-28 | Electronic circuit board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002248528A JP3821072B2 (en) | 2002-08-28 | 2002-08-28 | Electronic circuit board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004087914A JP2004087914A (en) | 2004-03-18 |
JP3821072B2 true JP3821072B2 (en) | 2006-09-13 |
Family
ID=32055883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002248528A Expired - Fee Related JP3821072B2 (en) | 2002-08-28 | 2002-08-28 | Electronic circuit board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3821072B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112601359B (en) * | 2020-11-27 | 2024-07-12 | 苏州华博电子科技有限公司 | Manufacturing method and manufacturing mold for front-side and side-side continuous thin film circuit |
-
2002
- 2002-08-28 JP JP2002248528A patent/JP3821072B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004087914A (en) | 2004-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4995941A (en) | Method of manufacture interconnect device | |
US7596862B2 (en) | Method of making a circuitized substrate | |
US6048445A (en) | Method of forming a metal line utilizing electroplating | |
JP2005101268A5 (en) | ||
KR100674458B1 (en) | Printed circuit board and method of manufacturing the same | |
JPH04283992A (en) | Manufacture of printed circuit board | |
US5049974A (en) | Interconnect device and method of manufacture thereof | |
JP3821072B2 (en) | Electronic circuit board and manufacturing method thereof | |
KR100642741B1 (en) | Method for making double sides wiring substrate | |
US7071571B2 (en) | Semiconductor component having a plastic housing and methods for its production | |
US7316783B2 (en) | Method of wiring formation and method for manufacturing electronic components | |
US5976974A (en) | Method of forming redundant signal traces and corresponding electronic components | |
US6360434B1 (en) | Circuit fabrication | |
JP2004518307A (en) | Method of making a wiring having a coarse conductor structure and at least one region with a fine conductor structure | |
JP2003188496A (en) | Method of manufacturing wiring board | |
JPH06140742A (en) | Printed-circuit board and manufacture thereof | |
JP2685443B2 (en) | Processing method of printed circuit board | |
US5091218A (en) | Method for producing a metallized pattern on a substrate | |
US20240032207A1 (en) | Method for Manufacturing a Sheet with Double-Sided Structured Conducting Layers for Electronic Applications | |
JP4252227B2 (en) | Manufacturing method of double-sided flexible circuit board | |
JP2003133699A (en) | Method for forming surface protection layer of circuit board | |
EP1517599A1 (en) | A method of interconnecting opposite sides of an electronic component interconnection device | |
JP2002064160A (en) | Method of forming conductive pattern | |
JP2004095772A (en) | Method of forming edge connector | |
JPH04118986A (en) | Forming method for circuit pattern of board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060612 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140630 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |