Nothing Special   »   [go: up one dir, main page]

JP3820424B2 - 不純物イオン注入層の活性化法 - Google Patents

不純物イオン注入層の活性化法 Download PDF

Info

Publication number
JP3820424B2
JP3820424B2 JP2001090747A JP2001090747A JP3820424B2 JP 3820424 B2 JP3820424 B2 JP 3820424B2 JP 2001090747 A JP2001090747 A JP 2001090747A JP 2001090747 A JP2001090747 A JP 2001090747A JP 3820424 B2 JP3820424 B2 JP 3820424B2
Authority
JP
Japan
Prior art keywords
ion implantation
power density
laser light
impurity
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001090747A
Other languages
English (en)
Other versions
JP2002289550A (ja
Inventor
保宣 田中
和雄 荒井
尚男 田上
直人 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2001090747A priority Critical patent/JP3820424B2/ja
Publication of JP2002289550A publication Critical patent/JP2002289550A/ja
Application granted granted Critical
Publication of JP3820424B2 publication Critical patent/JP3820424B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0485Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、イオン注入による伝導性制御が可能なワイドバンドギャップ半導体における不純物イオン注入層の活性化法に関する。
【0002】
【従来の技術】
半導体に対する不純物イオン注入法は、不純物濃度や深さ分布を精度良く制御できることから、選択的な伝導性制御方法として、拡散法と並んで周知の技術である。一般的に、半導体にイオン注入法により不純物を導入する場合、加速イオンと標的原子との衝突により格子間原子や格子欠陥等の結晶欠陥が発生し、このままでは不純物が電気的に活性化せず、キャリアが発生しない。
【0003】
そこで、熱アニールにより結晶性を回復させ、かつ不純物を活性化させる事により伝導性制御が可能となる。実際Siのイオン注入による伝導性制御プロセスにおいてはこの技術が活用されている。しかし、炭化珪素(SiC)、ダイヤモンド、窒化ガリウム(GaN)等のワイドギャップ半導体と呼ばれている材料においては、単純に熱アニールを行えば結晶性が回復し不純物が活性化できるわけではない。例えば、SiCにおいては、キャリアの活性化のためには1500℃以上という非常に高温の熱アニール処理が必要であり、実デバイスプロセスへ組み入れるにはかなりの問題がある。例えば、SiO2/SiCとSiO2/Siの貼り合わせ、及びスマートカット法を用いたSiCOI(SiC on insulator)の作成技術は既に確立されているが、SiO2膜及びSi基板はイオン注入後の活性化アニールの温度では溶融してしまうため、現在の技術ではSiCOI基板にイオン注入による不純物導入を行うことは困難である。また、高温処理後にも大きな結晶欠陥が残留していたり、高温処理による表面Si元素の蒸発、さらにはイオン注入した不純物の再分布等の問題点も指摘されている。
【0004】
レーザアニールによるイオン注入層の結晶性の回復及び不純物活性化に関しては、特にSiにおいて古くから研究が行われており、SiC等のワイドギャップ半導体においても最近研究が盛んになってきている。菱田らは(特許公開2000-277448参照)、イオン注入したSiCに、表面元素が蒸発しない程度の照射パワー密度のKrF及びXeClエキシマレーザを照射することにより、イオン注入層の結晶性の回復及び不純物の電気的活性化を明らかにした。
【0005】
しかし、彼らの研究においては、Alイオンにおいて50kV、Nイオンにおいて30kVと非常に低いエネルギーによりイオン注入を行っているため、イオン注入層の深さは、両方とも50nm程度と比較的浅い。したがって、それより深いイオン注入層のアニーリングにはそのままでは応用することができない。さらに、彼らの研究においては、イオン注入を室温で行っているため、電気抵抗を出来るだけ減らすために、さらに注入量を増やしたい場合、イオン注入層は完全にアモルファス化してしまい、アニーリング後再び結晶性を回復させ、不純物を活性化させることは非常に困難であると考えられる。
【0006】
【発明が解決しようとする課題】
上記のように、SiC、ダイヤモンド、GaN等のワイドギャップ半導体へのイオン注入による伝導性制御技術の応用にはいくつかの問題点が残っており、エキシマレーザ照射によるアニーリング技術においてはさらに問題点が多い。そのため、現在のところ、実際のデバイスプロセスには応用されていない。本発明の目的は、SiC、ダイヤモンド、GaN等のワイドギャップ半導体への不純物イオン注入層の活性化を効率よく行い、実デバイスプロセスへの応用を可能にする手法を提供することである。
【0007】
【課題を解決するための手段】
本発明に係る不純物イオン注入層の活性化法は、所定の不純物元素をイオン注入によりドーピングした半導体材料に対して、その半導体材料のバンドギャップと同じか、またはそれよりも高いエネルギーのレーザ光を、その半導体材料を加熱した状態で照射するものである。さらに、照射するレーザ光のパワー密度を段階的に変化させながら照射することにより半導体材料の表面構成元素の蒸発を防ぎつつ、より深い位置に注入された不純物を電気的に活性化させるものである。
【0008】
本発明に係わる不純物イオン注入層の活性化法においては、イオン注入は、室温または100℃〜1000℃の高温環境下において行われる。特に、半導体デバイスにおける電流の出入り口になるオーミック電極を作製する際に、イオン注入による局所的な高濃度不純物層が必要な場合においては、高濃度イオン注入による残留欠陥を極力少なくするために高温においてのイオン注入が望ましい。
【0009】
レーザ光を半導体材料に照射する際には、照射するレーザ光のパワー密度を低い値から高い値に段階的に変化させながら照射することが重要である。不純物イオン注入された半導体材料はイオンの照射損傷により、注入された領域においては光の透過率が低くなっている。この状態において、いきなり高いパワー密度のレーザ光を照射すると、極表面層においてのみレーザ光のエネルギーが吸収されるため、半導体材料の表面構成元素が蒸発しやすくなる。そこで、まず、低いパワー密度で不純物イオン注入された半導体材料の極表面のみを表面構成元素の蒸発を防ぎつつ電気的に活性化させ、さらに、段階的にレーザ光のパワー密度を増加させることにより、より深い不純物イオン注入層を段階的に電気的に活性化させることが出来る。この際、一定パワー密度によるレーザ光照射において、半導体材料の表面構成元素が蒸発する程度のパワー密度照射を、多段階パワー密度照射の最終段として行った場合においても半導体材料の表面構成元素の蒸発は観察されない。つまり、一定パワー密度のレーザ光照射よりも多段階パワー密度照射の方がより多くのパワーを半導体材料に与えることが出来るため、不純物の電気的活性化率の向上に効果が有り、さらに深い不純物イオン注入層の電気的活性化が可能となる。
【0010】
レーザを照射する際には、対象となる半導体材料を100℃〜1000℃に加熱することが重要である。加熱することによる熱エネルギーが半導体材料中の定常的な格子振動を誘起し、さらにパルスレーザによる光エネルギーが短時間に加えられることにより原子間の結合が弱められ、イオン注入された不純物及び反跳された格子間原子の拡散が容易になることで不純物が格子位置に収まる。その結果、不純物イオン注入層が所望の伝導型を持った伝導層になる。対象となる半導体材料を加熱せずにパルスレーザを照射した場合、同じパワー密度でレーザ照射しても、加熱した場合と比較して不純物の電気的活性化率は低く、所望の電気的特性は得られなかった。
【0011】
また、レーザ光を照射する際には、半導体表面をSiO2膜のようなレーザ光の吸収がないマスク材で覆った状態でイオン注入層を電気的に活性化させることが可能である。この際、レーザ光はマスク材ではほとんど吸収されず通過し、半導体中でのみ吸収が起こるためマスク材を蒸発させることなくイオン注入層をアニールすることが出来る。この手法により、半導体表面を最外層にさらすことなくアニールプロセスを行うことが出来るようになり、付着物等の表面汚染を防ぐことが出来る。また、イオン注入及び電極蒸着を共通のマスク材で行うプロセス、いわゆるセルフアラインメントプロセスへの応用も可能となる。
【0012】
炭化珪素(SiC)の場合、0.4〜1.3J/cm2のパワー密度の範囲において、2段階以上の多段階パワー密度照射することが重要である。各々のパワー密度では1回もしくは2回以上の照射が必要である。これにより、半導体表面構成元素の蒸発を防ぎ、かつ1000Å以上の深さのイオン注入層を効率よく活性化できる。従来の熱的なアニール手法では半導体基板全体が1500℃以上の高温に加熱されるが、波長の短い、かつ短パルスレーザ光照射では、アニールされる領域は対象となるイオン注入層のみに限られる。従って、高温アニールに耐えられない材料を含む基板、例えばSiCOI基板、においてもイオン注入による不純物導入が可能となる。
【0013】
SiCにイオン注入される不純物元素は、窒素(N)、リン(P)、砒素(As)、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)、ベリリウム(Be)、硫黄(S)、バナジウム(V)、酸素(O)、炭素(C)、ケイ素(Si)の内いずれか1種類または複数種類の元素である。それにより、n型、p型または半絶縁性のSiCが得られる。
【0014】
対象となる半導体材料が窒化ガリウム(GaN)でもよい。この場合も、半導体表面構成元素の蒸発を防ぎ、かつ深いイオン注入層を効率よく活性化できる。GaNにイオン注入される不純物元素は、酸素(O)、硫黄(S)、セレン(Se)、テルル(Te)、ベリリウム(Be)、マグネシウム(Mg)、カルシウム(Ca)、炭素(C)、ケイ素(Si)、ゲルマニウム(Ge)、スズ(Sn)の内いずれか1種類または複数種類の元素である。それによりn型またはp型のGaNが得られる。
【0015】
対象となる半導体材料がダイヤモンドでもよい。この場合も、半導体表面構成元素の蒸発を防ぎ、かつ深いイオン注入層を効率よく活性化できる。ダイヤモンドにイオン注入される不純物元素は、窒素(N)、リン(P)、砒素(As)、アンチモン(Sb)、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)、ベリリウム(Be)、硫黄(S)、酸素(O)の内いずれか1種類または複数種類の元素である。それによりn型またはp型のダイヤモンドが得られる。
【0016】
【発明の実施の形態】
以下、本発明に係わるワイドバンドギャップ半導体への不純物イオン注入層の活性化法の実施例を説明する。
【SiCの場合】
第1の形態として、まずSiCへ伝導性を制御するための不純物のイオン注入を行う。不純物元素はN、 P、As、B、Al、Ga、Be、S、V、O、C、Siの内いずれか1種類または複数種類の元素である。イオン注入は室温または100℃〜1000℃の高温環境下で行われる。特に、半導体デバイスにおける電流の出入り口になるオーミック電極を作製する際にイオン注入による局所的な高濃度不純物層が必要な場合においては、高濃度イオン注入による残留欠陥を極力少なくするために高温でのイオン注入が望ましい。イオン注入を行う際は、表面汚染を防ぐために100〜200Å程度のマスク材で覆い、その上からイオン注入を行うことが望ましい。マスク材としてはSiC表面を熱酸化した際に形成されるSiO2膜、またはCVD法で蒸着するSiO2膜等が好ましい。また、MOSFETのソース、ドレイン領域のようにある深さまで一様な不純物密度分布が必要な場合は2段階以上のエネルギーを用いた多段階イオン注入を行う必要がある。
【0017】
イオン注入を行った後、SiCに対してXeClエキシマレーザ(波長が308nm)またはそれ以上の波長を持つパルスレーザ光を照射する。XeClより波長の長いパルスレーザ光を用いることによりSiC中のレーザ光の進入長は長くなり、より深いイオン注入層の活性化を行うことができる。レーザ光を照射する際はSiC試料を100℃〜1000℃の範囲で加熱する。さらに、レーザ光は0.4〜1.3J/cm2のパワー密度の範囲で2段階以上の多段階パワー密度照射を行う。各々のパワー密度では1回もしくは2回以上の照射が必要である。高温加熱及び多段階パワー密度レーザ光照射により半導体表面構成元素の蒸発を防ぎ、かつ1000Å以上の深さのイオン注入層を効率よく活性化できる。
【0018】
また、レーザ光を照射する際には半導体表面をSiO2膜のようなレーザ光の吸収がないマスク材で覆った状態でイオン注入層を電気的に活性化させることも可能である。この際、レーザ光はマスク材ではほとんど吸収されず通過し、半導体中でのみ吸収が起こるためマスク材を蒸発させることなくイオン注入層をアニールすることが出来る。この手法により、半導体表面を最外層にさらすことなくアニールプロセスを行うことが出来るようになり、付着物等の表面汚染を防ぐことが出来る。また、イオン注入及び電極蒸着を共通のマスク材で行うプロセス、いわゆるセルフアラインメントプロセスへの応用も可能となる。このような不純物活性化手法を用いることによりSiCによる各種半導体素子を作成することができる。特に、高温アニールに耐えられない材料を含む基板、例えばSiCOI基板、においてもイオン注入による不純物導入が可能となり、実用的なデバイスが作製可能になる。
【0019】
【GaNの場合】
第2の形態として、GaNへ伝導性を制御するための不純物のイオン注入を行う。不純物はO、S、Se、Te、Be、Mg、Ca、C、Si、Ge、Snの内いずれか1種類または複数種類の元素である。イオン注入は室温または100℃〜1000℃の高温環境下で行われる。特に、半導体デバイスにおける電流の出入り口になるオーミック電極を作製する際に、イオン注入による局所的な高濃度不純物層が必要な場合においては、高濃度イオン注入による残留欠陥を極力少なくするために高温でのイオン注入が望ましい。イオン注入を行う際は、表面汚染を防ぐために100〜200Å程度のマスク材で覆い、その上からイオン注入を行うことが望ましい。また、MOSFETのソース、ドレイン領域のようにある深さまで一様な不純物密度分布が必要な場合は2段階以上のエネルギーを用いた多段階イオン注入を行う必要がある。イオン注入を行った後、GaNに対してそのバンドギャップと同じか、またはそれよりも高いエネルギーのレーザ光を照射する。レーザ光を照射する際は、GaN試料を100℃〜1000℃の範囲で加熱する。さらに、レーザ光は、GaNに対し所定のパワー密度の範囲で2段階以上の多段階パワー密度照射を行う。各々のパワー密度においては1回もしくは2回以上の照射が必要である。高温加熱及び多段階パワー密度レーザ光照射により半導体表面構成元素の蒸発を防ぎ、単一パワー密度レーザ光照射においては実現できない、深いイオン注入層を効率よく活性化できる。この不純物活性化手法を用いることによりGaNによる各種半導体素子を作成することができる。
【0020】
【ダイヤモンドの場合】
第3の形態として、ダイヤモンドへ伝導性を制御するための不純物のイオン注入を行う。不純物はN、P、As、Sb、B、Al、Ga、In、Be、S、Oの内いずれか1種類または複数種類の元素である。イオン注入は室温または100℃〜1000℃の高温環境下において行われる。特に、半導体デバイスにおける電流の出入り口になるオーミック電極を作製する際にイオン注入による局所的な高濃度不純物層が必要な場合においては、高濃度イオン注入による残留欠陥を極力少なくするために高温においてのイオン注入が望ましい。イオン注入を行う際は、表面汚染を防ぐために100〜200Å程度のマスク材により覆い、その上からイオン注入を行うことが望ましい。また、MOSFETのソース、ドレイン領域のようにある深さまで一様な不純物密度分布が必要な場合は2段階以上のエネルギーを用いた多段階イオン注入を行う必要がある。イオン注入を行った後、ダイヤモンドに対してそのバンドギャップと同じか、またはそれよりも高いエネルギーのレーザ光を照射する。レーザ光を照射する際はダイヤモンド試料を100℃〜1000℃の範囲において加熱する。さらに、レーザ光はダイヤモンドに対し所定のパワー密度の範囲において2段階以上の多段階パワー密度照射を行う。各々のパワー密度において1回もしくは2回以上の照射が必要である。高温加熱及び多段階パワー密度レーザ光照射により半導体表面構成元素の蒸発を防ぎ、単一パワー密度レーザ光照射においては実現できない、深いイオン注入層を効率よく活性化できる。この不純物活性化手法を用いることによりダイヤモンドによる各種半導体素子を作成することができる。
【0021】
【第一の実施例】
第一の実施例として、4H-SiCへAl+をイオン注入した試料に対してレーザアニールを試みた。4x4mm2にカットされたn型4H-SiC基板(エピタキシャル膜:4.9μm、Nd-Na=4.0x1015/cm3)に対してAl+イオンを30-100kVの加速エネルギーの範囲でトータルドーズ5.0x1015/cm2の多段階エネルギーイオン注入を行った。この際、基板温度は基板のアモルファス化を抑制するために500℃に加熱した。また、イオン注入中の基板汚染を防ぐため、かつSiC表面付近で所望の不純物密度を得るためにSiC表面上に200Åの熱酸化膜(SiO2)を形成し、その上からイオン注入を行った。この条件でイオン注入した場合におけるAl原子の深さ分布のシミュレーション計算結果を図1に示す。この結果より、イオン注入領域の深さは、SiO2を除いて約1500Åであることが分かる。
【0022】
次に、イオン注入したSiC試料を真空チェンバー中に格納し1.0x10-7Torrまで真空引きを行い、波長308nmのXeClエキシマレーザ光照射を行った。図2に基板温度を700℃に保った状態で1.3J/cm2のパワー密度でエキシマレーザ光を600ショット照射した際のSiC表面の顕微鏡像を示す。SiC表面からのSi及びCの蒸発により表面の凹凸が激しいことが分かる。
【0023】
一方、同じく700℃に保った状態で0.8J/cm2、1.0J/cm2、1.2J/cm2、1.3J/cm2の順番で徐々に照射パワー密度を上げながらエキシマレーザ光を合計2400ショット(各々のパワー密度で600ショットずつ)照射した際のSiC表面では図2において観察されたような表面モフォロジーの悪化は観察されず、エキシマレーザ光照射前の表面状態と変化はなかった。以上のことより、単一パワー密度照射の場合には表面元素の蒸発を防ぐために1.3J/cm2未満のパワー密度で照射する必要があるが、多段階パワー密度照射の場合には最大1.3J/cm2でのエキシマレーザ光照射が可能である事が分かる。つまり、多段階パワー密度照射の方がSiC基板に与えるトータルパワーが大きくなり、イオン注入した不純物元素を深い領域まで効率よく電気的活性化させることが可能となる。
【0024】
前述のように、多段階パワー密度照射したSiC試料の電気特性を調べるために電圧・電流測定を行った。図3に電圧・電流測定を行った試料の電極等の配置図を示す。n+型基板4(Nd-Na=1.0x1019/cm3)上のn-エピタキシャル層3(4.9μm、Nd-Na=4.0x1015/cm3)に形成されたAl+イオン注入層2を基板温度700℃で多段階パワー密度レーザ光照射し、その上にAl/Ti/Al電極1(1000 Å /500 Å /1000 Å)を電子ビーム蒸着した後1000℃、1分間のシンタリングアニールを行った。なお、ここでレーザ光照射時の基板温度(700℃)及び電極シンタリング時の温度(1000℃)のみが不純物の活性化に与える影響は全く観察されなかった。
【0025】
図4は、これらの表面電極1間の電圧・電流特性を測定した結果である。2段階(0.8、1.0J/cm2)、3段階(0.8、1.0、1.2J/cm2)、4段階(0.8、1.0、1.2、1.3J/cm2)で多段階パワー密度照射した試料、及び比較のために1700℃で通常の炉アニールを行った試料に対する測定結果を示す。エキシマレーザ光照射前には全く電流は流れなかったが、照射後には何れの照射条件においてもきれいなオーミック特性が得られており、エキシマレーザ光照射による不純物の電気的活性化が確認された。また、照射するエキシマレーザ光の最大パワー密度が増加するに従って抵抗が減少し電流が多く流れていること、さらに最大パワー密度が1.3J/cm2の条件では通常の炉アニールした試料とほぼ同等の特性が得られていることが確認された。
【0026】
さらに伝導型、及びキャリア密度を明らかにするために上記の試料の内、4段階パワー密度照射をした試料、及び1700℃で炉アニールをした試料に対してvan der Pauwによるホール測定を行った。その結果伝導型は何れもp型を示し、キャリア密度はレーザ照射試料が2.38x1018/cm3、炉アニール試料が2.04x1018/cm3とほぼ同じ値を示した。以上の結果より、高温加熱(700℃)及び多段階パワー密度レーザ光照射の相乗効果により、深さ1500ÅのAl+イオン注入層は通常のSiCプロセスで用いられている炉アニールと同程度の活性化率が得られていることが明らかになった。
【0027】
さらに、ホール測定を行った上記2種類の試料に対して原子間力顕微鏡(AFM)で表面モフォロジーの観察を行った。図5は炉アニールを行った試料のAFM像であるが、表面Si及びC元素の脱離によるステップバンチングが起こり300〜400Å程度の大きなステップが観察され、表面凹凸の指標であるRmsも10.35nmと非常に大きな値になっている。一方、レーザアニールを行った試料のAFM像では(図6)上記のようなステップバンチングは全く観察されず、Rmsも0.992nmと非常に小さな値になっておりレーザ照射前とほとんど同じである。このような表面凹凸は電極を付ける場合にコンタクト抵抗の増加を招くおそれがありデバイスプロセスにおいても大きな問題となる。この点においてもレーザアニールの優位性が確認された。
【0028】
次に実際のデバイスへの応用を試みるためレーザアニールを用いてpnダイオードを作製し電圧・電流特性を測定した。図7にpnダイオードの素子断面を示す。n+型基板8(Nd-Na=1.0x1019/cm3)上のn-エピタキシャル層7(4.9μm、Nd-Na=4.0x1015/cm3)に形成されたAl+イオン注入層6(注入条件は同上)を基板温度700℃で多段階パワー密度レーザ光照射(4段階:0.8、1.0、1.2、1.3J/cm2)し、表面にはAl/Ti/Al電極5(1000 Å /500 Å /1000 Å)を、裏面にはNi電極9(2000Å)を電子ビーム蒸着した。さらに、表面電極をマスク材として反応性イオンエッチング法によりメサ型にエッチングを行い、電極のシンタリングアニール(1000℃)を行った後、表面電極5と裏面電極9の間の電圧・電流特性を測定した。
【0029】
図8は、順方向特性、図9は、逆方向特性であり、いくつかの表面電極で測定を行った。これらの図から明らかなように作製した素子は、整流性を示しており、レーザアニールによるpnダイオードが作製可能であることを確認した。さらに、逆漏れ電流は、-100Vで1.59x10-6A/cm2、逆耐圧は、少なくとも450V以上あり、かなり良い特性が得られた。
【0030】
【第二の実施例】
4H-SiCへN+をイオン注入した試料に対してレーザアニールを試みた。4x4mm2にカットされたp型4H-SiC基板(エピタキシャル膜:4.9μm、Na -Nd-=5.0x1015/cm3)に対してN+イオンを30-100kVの加速エネルギーの範囲でトータルドーズ4.0x1015/cm2の多段階エネルギーイオン注入を行った。この際、基板温度は基板のアモルファス化を抑制するために500℃に加熱した。また、イオン注入中の基板汚染を防ぐため、かつSiC表面付近で所望の不純物密度を得るためにSiC表面上に200Åの熱酸化膜(SiO2)を形成し、その上からイオン注入を行った。この時のイオン注入層の厚みはシミュレーションより2000Åと見積もられた。
【0031】
次に、イオン注入したSiC試料を真空チェンバー中に格納し1.0x10-7Torrまで真空引きを行い、波長308nmのXeClエキシマレーザ光照射を行った。700℃に保った状態で0.8J/cm2、1.0J/cm2、1.2J/cm2、1.3J/cm2の順番で徐々に照射パワー密度を上げながらエキシマレーザ光を合計2400ショット(各々のパワー密度で600ショットずつ)照射した試料、及び1600℃、5分間の炉アニールを行った試料のN原子の深さ分布をSIMSにより測定した結果を図10に示す。レーザアニールした試料はシミュレーション結果とほぼ一致した分布をしているが、炉アニールした試料では全体的に表面側にシフトしたような分布が観察された。これは、炉アニールにより表面構成元素が蒸発し一部表面層が消失している事が原因であると考えられる。この結果より、炉アニールでは表面元素の蒸発を考慮に入れた素子設計が必要であるのに対し、レーザアニールではその必要がないことが明らかになった。
【0032】
さらに、伝導型、シート抵抗及びキャリア密度を明らかにするためにレーザアニールした試料に対してvan der Pauwによるホール測定を行った。その結果伝導型はn型を示し、既に炉アニールで報告されている値と比較しても、シート抵抗は474Ω/□と低く、キャリア密度は3.20x1020/cm3と高い値が得られた。以上の結果より、高温加熱(700℃)及び多段階パワー密度レーザ光照射の相乗効果により、深さ2000ÅのN+イオン注入層は通常のSiCプロセスで用いられている炉アニールと同程度か、またはそれ以上の活性化率が得られていることが明らかになった。
【0033】
【第三の実施例】
4H-SiCへP+をイオン注入した試料に対してレーザアニールを試みた。4x4mm2にカットされたp型4H-SiC基板(エピタキシャル膜:4.9μm、Na -Nd-=5.0x1015/cm3)に対してP+イオンを30-100kVの加速エネルギーの範囲でトータルドーズ5.7x1015/cm2の多段階エネルギーイオン注入を行った。この際、基板温度は基板のアモルファス化を抑制するために500℃に加熱した。また、イオン注入中の基板汚染を防ぐため、かつSiC表面付近で所望の不純物密度を得るためにSiC表面上に200Åの熱酸化膜(SiO2)を形成し、その上からイオン注入を行った。この時のイオン注入層の厚みはシミュレーションより1300Åと見積もられた。
【0034】
次に、イオン注入したSiC試料を真空チェンバー中に格納し1.0x10-7Torrまで真空引きを行い、波長308nmのXeClエキシマレーザ光照射を行った。700℃に保った状態で0.8J/cm2、1.0J/cm2、1.2J/cm2、1.3J/cm2の順番で徐々に照射パワー密度を上げながらエキシマレーザ光を合計2400ショット(各々のパワー密度で600ショットずつ)照射した試料、及び1600℃、5分間の炉アニールを行った試料の伝導型、シート抵抗及びキャリア密度を明らかにするために、それぞれの試料に対してvan der Pauwによるホール測定を行った。その結果伝導型はいずれもn型を示し、レーザアニールした試料はシート抵抗は153Ω/□、キャリア密度は2.45x1020/cm3、一方炉アニールした試料はシート抵抗は135Ω/□、キャリア密度は1.13x1020/cm3という値が得られた。炉アニールした試料は、シート抵抗ではレーザアニールした試料よりも低く特性はよいが、キャリアの活性化率ではレーザアニールした試料よりも低く劣っている。以上の結果より、高温加熱(700℃)及び多段階パワー密度レーザ光照射の相乗効果により、深さ1300ÅのP+イオン注入層は通常のSiCプロセスで用いられている炉アニール以上の活性化率が得られていることが明らかになった。
【0035】
【発明の効果】
高温加熱及び多段階パワー密度レーザ光照射の相乗効果により、かなり深いイオン注入層においても通常のSiCプロセスで用いられている炉アニール以上の活性化率が得ることができる。
【図面の簡単な説明】
【図1】 Al原子の深さ分布シミュレーション計算結果
【図2】 均一な光照射後のSiC表面の顕微鏡像
【図3】試料の電極等の配置図
【図4】表面電極間の電圧・電流特性図
【図5】炉アニールを行った試料のAFM像
【図6】レーザアニールを行った試料のAFM像
【図7】 pn接合ダイオードの素子断面図
【図8】順方向電流電圧特性図
【図9】逆方向電流電圧特性図
【図10】炉アニールを行った試料におけるN原子の深さ分布をSIMSにより測定した結果図
【符号の説明】
1・・・Al電極
2・・・Alイオン注入層
3・・・nエピタキシャル層
4・・・n型基板
5・・・Al/Ti/Al電極
6・・・Alイオン注入層
7・・・nエピタキシャル層
8・・・n型基板
9・・・Ni電極

Claims (4)

  1. 不純物イオンを注入されたワイドギャップ半導体結晶に対し、該半導体結晶を100℃から1000℃までの温度に加熱した状態において、該半導体材料のバンドギャップエネルギー以上のエネルギーを有するパルスレーザ光を照射することにより、該半導体結晶を電気的に活性化する不純物イオン注入層の活性化方法であって、表面構成元素の蒸発を防ぎつつ、該レーザ光のパワー密度を低いパワー密度から次第に増加させて照射することを特徴とする不純物イオン注入層の活性化方法。
  2. 上記レーザ光のパワー密度を段階的に増加させることを特徴とする請求項1記載の不純物イオン注入層の活性化方法。
  3. 上記半導体材料が炭化シリコン、窒化ガリウム又はダイヤモンドであることを特徴とする請求項1記載の不純物イオン注入層の活性化方法。
  4. 上記半導体の表面にレーザ光をほとんど吸収しないマスクを被覆した状態でレーザ光を照射することを特徴とする請求項1記載の不純物イオン注入層の活性化方法
JP2001090747A 2001-03-27 2001-03-27 不純物イオン注入層の活性化法 Expired - Lifetime JP3820424B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001090747A JP3820424B2 (ja) 2001-03-27 2001-03-27 不純物イオン注入層の活性化法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001090747A JP3820424B2 (ja) 2001-03-27 2001-03-27 不純物イオン注入層の活性化法

Publications (2)

Publication Number Publication Date
JP2002289550A JP2002289550A (ja) 2002-10-04
JP3820424B2 true JP3820424B2 (ja) 2006-09-13

Family

ID=18945493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001090747A Expired - Lifetime JP3820424B2 (ja) 2001-03-27 2001-03-27 不純物イオン注入層の活性化法

Country Status (1)

Country Link
JP (1) JP3820424B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016105A (ja) * 2008-07-02 2010-01-21 Nec Corp Si基板上のGaN系デバイスの熱処理方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4506100B2 (ja) * 2003-05-09 2010-07-21 三菱電機株式会社 炭化珪素ショットキーバリアダイオードの製造方法
JP2006237179A (ja) * 2005-02-24 2006-09-07 National Institute Of Advanced Industrial & Technology ダイヤモンドのオーム性接合部の形成方法
JP4451811B2 (ja) 2005-05-09 2010-04-14 ローム株式会社 窒化物半導体素子の製法
JP4942134B2 (ja) * 2005-05-20 2012-05-30 日産自動車株式会社 炭化珪素半導体装置の製造方法
JP4908409B2 (ja) * 2005-06-20 2012-04-04 日本電信電話株式会社 ダイヤモンド半導体素子およびその製造方法
JP5099576B2 (ja) 2006-02-23 2012-12-19 株式会社Ihi 化合物半導体の活性化方法及び装置
JP2008153442A (ja) 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置の製造方法
US7875537B2 (en) * 2007-08-29 2011-01-25 Cree, Inc. High temperature ion implantation of nitride based HEMTs
JP4805299B2 (ja) * 2008-03-28 2011-11-02 古河電気工業株式会社 電界効果トランジスタの製造方法
JP4935741B2 (ja) * 2008-04-02 2012-05-23 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5436231B2 (ja) 2009-01-16 2014-03-05 昭和電工株式会社 半導体素子の製造方法及び半導体素子、並びに半導体装置
JP4924690B2 (ja) 2009-10-20 2012-04-25 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2011204809A (ja) * 2010-03-25 2011-10-13 Mitsubishi Electric Corp 枚葉型熱処理装置
JP2012004185A (ja) * 2010-06-14 2012-01-05 Denso Corp 炭化珪素半導体装置の製造方法
JP5569376B2 (ja) * 2010-12-07 2014-08-13 住友電気工業株式会社 半導体装置の製造方法
JP5979625B2 (ja) * 2011-04-27 2016-08-24 国立大学法人九州工業大学 半導体基板の製造方法
JP5708550B2 (ja) 2012-04-03 2015-04-30 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5920275B2 (ja) 2013-04-08 2016-05-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6482180B2 (ja) * 2014-03-25 2019-03-13 住友重機械工業株式会社 半導体装置の製造方法
JP6728960B2 (ja) * 2016-05-18 2020-07-22 富士電機株式会社 処理装置および半導体装置の製造方法
JP7096143B2 (ja) * 2017-11-17 2022-07-05 トヨタ自動車株式会社 ダイヤモンド半導体基板の製造方法
JP7254663B2 (ja) 2019-08-27 2023-04-10 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016105A (ja) * 2008-07-02 2010-01-21 Nec Corp Si基板上のGaN系デバイスの熱処理方法

Also Published As

Publication number Publication date
JP2002289550A (ja) 2002-10-04

Similar Documents

Publication Publication Date Title
JP3820424B2 (ja) 不純物イオン注入層の活性化法
US5087576A (en) Implantation and electrical activation of dopants into monocrystalline silicon carbide
JP4295922B2 (ja) 小型集積回路の作製における用途に適したガス浸漬レーザアニーリング方法
US6037640A (en) Ultra-shallow semiconductor junction formation
US7795124B2 (en) Methods for contact resistance reduction of advanced CMOS devices
US5399506A (en) Semiconductor fabricating process
US4322253A (en) Method of making selective crystalline silicon regions containing entrapped hydrogen by laser treatment
US6300208B1 (en) Methods for annealing an integrated device using a radiant energy absorber layer
JP3184320B2 (ja) ダイヤモンド電界効果トランジスタ
US20120178223A1 (en) Method of Manufacturing High Breakdown Voltage Semiconductor Device
US6326219B2 (en) Methods for determining wavelength and pulse length of radiant energy used for annealing
US4392011A (en) Solar cell structure incorporating a novel single crystal silicon material
US4364778A (en) Formation of multilayer dopant distributions in a semiconductor
JP2000277448A (ja) 結晶材料の製造方法および半導体素子
JP5201305B2 (ja) 半導体装置の製造方法
US20230215729A1 (en) Method of manufacturing a metal silicide layer above a silicon carbide substrate, and semiconductor device comprising a metal silicide layer
US6835626B2 (en) Method to overcome instability of ultra-shallow semiconductor junctions
JP6870286B2 (ja) 炭化珪素半導体装置の製造方法
JP6686581B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
US11557506B2 (en) Methods for processing a semiconductor substrate
JP2700320B2 (ja) 半導体装置の製造方法
US20230298887A1 (en) Process for working a wafer of 4h-sic material to form a 3c-sic layer in direct contact with the 4h-sic material
JP3539738B2 (ja) 不純物添加方法
CN112687730B (zh) 半导体结构及其形成方法
JPS61185923A (ja) 半導体低抵抗層の形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060314

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060330

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3820424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term