JP3811447B2 - 半導体素子収納用パッケージおよびこれを用いた半導体装置 - Google Patents
半導体素子収納用パッケージおよびこれを用いた半導体装置 Download PDFInfo
- Publication number
- JP3811447B2 JP3811447B2 JP2002375526A JP2002375526A JP3811447B2 JP 3811447 B2 JP3811447 B2 JP 3811447B2 JP 2002375526 A JP2002375526 A JP 2002375526A JP 2002375526 A JP2002375526 A JP 2002375526A JP 3811447 B2 JP3811447 B2 JP 3811447B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring conductor
- semiconductor element
- mass
- terms
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Compositions Of Oxide Ceramics (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は高周波の電気信号を送受信する半導体素子を収納する半導体素子収納用パッケージ、およびその半導体素子収納用パッケージを用いて成る半導体装置に関するものである。
【０００２】
【従来の技術】
従来、電気信号を送受信する半導体素子を収容するための半導体素子収納用パッケージは、一般に、酸化アルミニウム質焼結体等の電気絶縁材料から成り、上面に半導体素子の搭載部が形成された基体と、タングステン、モリブデン、マンガン、銅、銀等の金属材料から成り、基体の半導体素子搭載部から下面にかけて被着導出された複数の入出力用配線導体（第１配線導体）およびグランド用配線導体と、この配線導体と電気的に接続するようにして基体の下面に形成された複数個のグランド用パッドおよび入出力用パッドと、基体の搭載部より上面もしくは側面にかけて導出されている出入力用配線導体（第２配線導体）と、この出入力用配線導体（第２配線導体）に一端が接続されるとともに他端が外部に導出されているコネクターとにより構成されている。
【０００３】
かかる半導体素子収納用パッケージは、その搭載部に電気信号を送受信する半導体素子がＡｕ−Ｓｎろう材あるいは半田等の接合材を介して搭載固定されるとともに、半導体素子の電極が入出力用配線導体（第１配線導体）、グランド用の配線導体および出入力用配線導体（第２配線導体）にボンディングワイヤや接続用リボン、半田等の導電性接続材を介して接続され、その後、必要に応じて蓋体等で半導体素子を封止することによって半導体装置となる。
【０００４】
また前記半導体装置は基体の下面に形成されているグランド用パッドおよび入出力用パッドを外部電気回路基板の回路導体に半田バンプ等を介し接続させることによって内部に収容する半導体素子が外部電気回路に接続され、同時にコネクターに同軸ケーブル等を介し外部の通信装置等の外部機器を接続させることによって半導体素子と外部機器とが接続するようになっている。
【０００５】
なお、前記半導体装置に使用されている半導体素子は複数の電気信号を合成して一つの電気信号に変換する、或いは一つの電気信号を分離して複数の電気信号に変換する機能を有しており、第１配線導体を介して入力される複数の周波数帯域が低い電気信号は半導体素子で合成されて一つの周波数帯域が高い電気信号となり、この周波数帯域の高い電気信号は第２配線導体を介してコネクターに伝送されるとともにコネクターより外部の通信装置等の外部機器に伝送され、またコネクターを介して外部機器より伝送された周波数帯域の高い電気信号は半導体素子で複数の周波数帯域が低い電気信号に変換され、各々の周波数帯域の低い電気信号は第１配線導体を介して外部電気回路に伝送されることとなる。
【０００６】
【特許文献１】
特開２００２−１６４４６６号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、近年、光通信や無線通信等の機器は電気信号が高周波領域に達するとともに、高速で伝送させることが要求されるようになってきており、従来の配線基板は基体を形成する酸化アルミニウム質焼結体の比誘電率が約１０（室温、１ＭＨｚ）と高いことから、基体に設けた第１配線導体、第２配線導体を伝わる電気信号の伝送速度が遅く、高周波の電気信号を高速で伝送させるという要求を満足させることができなかった。
【０００８】
本発明は上記欠点に鑑み案出されたもので、その目的は配線導体に電気信号を高速で伝送させることを可能とするとともに内部に収容する半導体素子を外部電気回路に確実に接続することができる半導体素子収納用パッケージおよびそれを用いた半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子が搭載される搭載部を有する基体と、該基体の前記搭載部より下面にかけて導出されている複数個のグランド配線導体および第１配線導体と、前記基体の下面に形成され、前記グランド配線導体および第１配線導体に電気的に接続している複数個のグランド用パッドおよび入出力用パッドと、前記基体の搭載部より上面もしくは側面にかけて導出されている第２配線導体と、前記基体における前記第２配線導体が形成された面と側面との間の角部に形成された切欠きに嵌め込まれるように取着され、前記第２配線導体に電気的に接続されているコネクターとから成り、前記基体が、Ｓｉ成分がＳｉＯ2に換算して２５乃至８０質量％、Ｂａ成分がＢａＯに換算して１５乃至７０質量％、Ｂ成分がＢ2Ｏ3に換算して１．５乃至５質量％、Ａｌ成分がＡｌ2Ｏ3に換算して１乃至３０質量％、Ｃａ成分がＣａＯに換算して０質量％を超えて３０質量％以下含まれる焼結体で形成されていることを特徴とするものである。
【００１０】
また本発明の半導体装置は、上記構成の半導体素子収納用パッケージと、４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子とから成り、前記パッケージの搭載部に半導体素子を搭載固定するとともに該半導体素子の各電極を第１配線導体および第２配線導体に電気的に接続したことを特徴とするものである。
【００１１】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、パッケージの基体を、Ｓｉ成分がＳｉＯ2に換算して２５乃至８０質量％、Ｂａ成分がＢａＯに換算して１５乃至７０質量％、Ｂ成分がＢ2Ｏ3に換算して１．５乃至５質量％、Ａｌ成分がＡｌ2Ｏ3に換算して１乃至３０質量％、Ｃａ成分がＣａＯに換算して０質量％を超えて３０質量％以下含まれる焼結体で形成し、かかる焼結体の比誘電率が約６（室温、１ＭＨｚ）と低いことから、基体に形成される第１配線導体、第２配線導体を伝わる電気信号の伝送速度を極めて速いものとなすことができる。
【００１２】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
【００１３】
図１は本発明の半導体素子収納用パッケージの一実施例を示し、１は基体、２ａは第１配線導体、２ｂはグランド配線導体、３ａは入出力用パッド、３ｂはグランド用パッド、４は第２配線導体、５はコネクターである。これら基体１、第１配線導体２ａ、グランド配線導体２ｂ、入出力用パッド３ａ、グランド用パッド３ｂ、第２配線導体４およびコネクター５により半導体素子６を収納するための半導体素子収納用パッケージ７が基本的に構成される。
【００１４】
前記基体１は、Ｓｉ成分がＳｉＯ2に換算して２５乃至８０質量％、Ｂａ成分がＢａＯに換算して１５乃至７０質量％、Ｂ成分がＢ2Ｏ3に換算して１．５乃至５質量％、Ａｌ成分がＡｌ2Ｏ3に換算して１乃至３０質量％、Ｃａ成分がＣａＯに換算して０質量％を超えて３０質量％以下含まれる焼結体で形成されており、その上面に半導体素子６を搭載するための搭載部１ａを有し、該搭載部１aに半導体素子６がガラス、樹脂、ロウ材等の接着剤を介して接着固定される。
【００１５】
前記基体１は、例えば、ＳｉＯ2、ＢａＯ、Ｂ2Ｏ3、Ａｌ2Ｏ3、ＣａＯ等の原料粉末に有機バインダーを添加混合して原料粉末を調整するとともに、これをドクターブレード法や圧延法、プレス金型法により所定形状に成形して成形体を得、しかる後、前記成形体を８００℃〜１０００℃の温度で焼成することによって製作される。
【００１６】
また前記基体１は、半導体素子の搭載部１ａから下面にかけて複数個の第１配線導体２ａおよびグランド配線導体２ｂが形成されており、該各配線導体２ａ、２ｂは半導体素子６の電気信号入出力用、接地用の各電極を、入出力用パッド３ａやグランド用パッド３ｂに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電気信号入出力用、接地用の各電極が導電性接続材を介して電気的に接続される。
【００１７】
前記第１配線導体２ａおよびグランド配線導体２ｂ、入出力用パッド３ａおよびグランド用パッド３ｂは、銅、銀、金、パラジウム等の金属材料から成り、例えば銅から成る場合であれば、銅粉末に有機溶剤等を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面に所定パターンに印刷しておくことによって形成される。
【００１８】
この第１配線導体２ａおよびグランド配線導体２ｂの基体１下面側の一端は、それぞれ対応する入出力用パッド３ａおよびグランド用パッド３ｂと電気的に接続しており、これらの入出力用パッド３ａ、グランド用パッド３ｂを外部電気回路の所定の信号用や接地用等の回路導体に接続することにより、半導体素子６の電気信号入出力用、接地用の各電極が外部電気回路と電気的に接続される。
【００１９】
また前記基体１は、半導体素子の搭載部１ａから上面や側面等にかけて第２配線導体４が形成されており、該第２配線導体４は半導体素子６の電極をコネクター５に接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電極が導電性接続材８を介して電気的に接続される。
【００２０】
前記第２配線導体４は、上述の第１配線導体２ａ等と同様に、銅、銀、金、パラジウム等の金属材料から成り、例えば銅から成る場合であれば、銅粉末に有機溶剤等を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面に所定パターンに印刷しておくことにより形成される。
【００２１】
この第２配線導体４の基体１外表面側の一端はコネクター５と電気的に接続しており、このコネクター５を同軸ケーブル等を介して通信装置等の外部機器に接続することにより半導体素子６と外部機器との間で高周波信号の送受信が行われる。
【００２２】
前記コネクター５は、半導体素子収納用パッケージ７の第２配線導体４を同軸ケーブル等を介して外部機器に接続するための接続体として作用し、例えば、鉄−ニッケル−コバルト等の金属の線材の周囲を、ホウ珪酸系ガラス等の絶縁体で取り囲んだ構造である。
【００２３】
かくして上述の半導体素子収納用パッケージによれば、基体１の搭載部１ａに半導体素子６を搭載するとともに、ガラス、樹脂、ロウ材等の接着剤を介して固定し、しかる後、半導体素子６の各電極を第１配線導体２ａおよびグランド配線導体２ｂに例えばボンディングワイヤ８を介して接続し、最後に蓋体１０を基体１上面に封止材を介して接合させ、半導体素子６を気密に封止することによって半導体装置１１となる。
【００２４】
この半導体装置１１は、基体１下面の入出力用パッド３ａおよびグランド用パッド３ｂが外部電気回路基板の所定の信号用や接地用等の回路導体に半田バンプ等の外部端子を介して接続され、これによって半導体素子６の信号用、接地用の各電極は外部電気回路と電気的に接続される。
【００２５】
また、この半導体装置１１に取着されているコネクター５に同軸ケーブル等の外部接続用の導線を接続することにより、半導体素子６の電極が通信装置等の外部機器に接続される。
【００２６】
そしてかかる半導体装置１１は、外部電気回路から供給される複数の周波数帯域が低い（５〜１０ＧＨｚ）電気信号を第１配線導体２ａを介して半導体素子６に入力させ、半導体素子６でこれら入力された電気信号を合成して、一つの周波数帯域が高い（４０〜８０ＧＨｚ）電気信号とするとともにこれを第２配線導体４を介してコネクター５に出力し、該コネクター５を介して外部の通信装置等の外部機器に伝送する、或いは、外部の通信装置等の外部機器から伝送された一つの周波数帯域が高い（４０〜８０ＧＨｚ）電気信号をコネクター５及び第２配線導体４を介して半導体素子６に入力し、半導体素子６で入力された周波数帯域が高い（４０〜８０ＧＨｚ）電気信号を複数の周波数帯域が低い（５〜１０ＧＨｚ）電気信号に変換するとともに、これらの個々の周波数帯域が低い電気信号を第１配線導体２ａを介して外部電気回路に供給することとなる。
【００２７】
本発明の半導体素子収納用パッケージおよびこれを用いた半導体装置においては、基体１をＳｉ成分がＳｉＯ2に換算して２５乃至８０質量％、Ｂａ成分がＢａＯに換算して１５乃至７０質量％、Ｂ成分がＢ2Ｏ3に換算して１．５乃至５質量％、Ａｌ成分がＡｌ2Ｏ3に換算して１乃至３０質量％、Ｃａ成分がＣａＯに換算して０質量％を超えて３０質量％以下含まれる焼結体で形成しておくことが重要である。
【００２８】
前記基体１を、Ｓｉ成分がＳｉＯ2に換算して２５乃至８０質量％、Ｂａ成分がＢａＯに換算して１５乃至７０質量％、Ｂ成分がＢ2Ｏ3に換算して１．５乃至５質量％、Ａｌ成分がＡｌ2Ｏ3に換算して１乃至３０質量％、Ｃａ成分がＣａＯに換算して０質量％を超えて３０質量％以下含まれる焼結体で形成すると、かかる焼結体の比誘電率が約６（室温、１ＭＨｚ）と低いことから基体１に形成される第１配線導体２ａ、第２配線導体４を伝わる電気信号の伝送速度を極めて速いものとなすことができる。
【００２９】
また上述の焼結体はその焼成温度が８００℃〜１０００℃と低いことから、基体１と同時焼成により形成される第１配線導体２ａ等を比抵抗が２．５Ω・ｃｍ（２０℃）以下と低い銅や銀、金で形成することができ、その結果、第１配線導体２ａ等に高周波の電気信号を伝送させた場合、電気信号に大きな減衰が生じることはなく、電気信号を正確かつ確実に伝送させることも可能となる。
【００３０】
なお、前記基体１を構成するＳｉ成分がＳｉＯ2に換算して２５乃至８０質量％、Ｂａ成分がＢａＯに換算して１５乃至７０質量％、Ｂ成分がＢ2Ｏ3に換算して１．５乃至５質量％、Ａｌ成分がＡｌ2Ｏ3に換算して１乃至３０質量％、Ｃａ成分がＣａＯに換算して０質量％を超えて３０質量％以下含まれる焼結体は、ＳｉＯ2の量が２５質量％未満であると誘電損失が大きくなって第１配線導体２ａや第２配線導体４を伝送する電気信号に減衰や遅延を招来してしまい、また８０質量％を超えると基体１の機械的強度が大きく低下してしまうと同時に焼成温度が高いものとなって銅等の金属材料から成る第１配線導体２ａ等と同時焼成するのが困難となる。したがって、ＳｉＯ2の量は２５乃至８０質量％の範囲に特定される。
【００３１】
また、ＢａＯが１５質量％未満であると焼成温度が高いものとなって銅等の金属材料から成る第１配線導体２ａ等と同時焼成するのが困難となる。また７０質量％を超えると誘電損失が大きくなって第１配線導体２ａや第２配線導体４を伝送する電気信号に減衰や遅延を招来してしまう。したがって、ＢａＯの量は１５乃至７０質量％の範囲に特定される。
【００３２】
更に、Ｂ2Ｏ3が１．５質量％未満となると焼成温度が高いものとなって銅等の金属材料から成る第１配線導体２ａ等と同時焼成するのが困難となり、また５質量％を超えると基体１の機械的強度が大きく低下してしまう。したがって、Ｂ2Ｏ3の量は１．５乃至５質量％の範囲に特定される。
【００３３】
また更に、Ａｌ2Ｏ3が１質量％未満となると焼成温度が高いものとなって銅等の金属材料から成る第１配線導体２ａ等と同時焼成するのが困難となり、また３０質量％を超えると誘電損失が大きくなって第１配線導体２ａや第２配線導体４を伝送する電気信号に減衰や遅延を招来してしまう。したがって、Ａｌ2Ｏ3の量は１乃至３０質量％の範囲に特定される。
【００３４】
更にまたＣａＯが３０質量％を超えると焼成温度が高いものとなって銅等の金属材料から成る第１配線導体２ａ等と同時焼成するのが困難となる。したがって、ＣａＯの量は０質量％を超えて３０質量％以下の範囲に特定される。
【００３５】
前記焼結体から成る基体１は、例えば、ＳｉＯ2、ＢａＯ、Ｂ2Ｏ3、Ａｌ2Ｏ3、ＣａＯ等の原料粉末にアクリル樹脂を主成分とするバインダー及び分散剤、可塑剤、有機溶媒を加えて泥漿物を作るとともに該泥漿物をドクターブレード法やカレンダーロール法を採用することによってグリーンシートとなし、しかる後、前記グリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、約８００℃〜１０００℃の温度で焼成することによって製作される。
【００３６】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００３７】
【発明の効果】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、パッケージの基体を、Ｓｉ成分がＳｉＯ2に換算して２５乃至８０質量％、Ｂａ成分がＢａＯに換算して１５乃至７０質量％、Ｂ成分がＢ2Ｏ3に換算して１．５乃至５質量％、Ａｌ成分がＡｌ2Ｏ3に換算して１乃至３０質量％、Ｃａ成分がＣａＯに換算して０質量％を超えて３０質量％以下含まれる焼結体で形成し、かかる焼結体の比誘電率が約６（室温、１ＭＨｚ）と低いことから、基体に形成される第１配線導体、第２配線導体を伝わる電気信号の伝送速度を極めて速いものとなすことができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置の一実施例を示す断面図である。
【符号の説明】
１・・・・・基体
１ａ・・・・搭載部
２ａ・・・・第１配線導体
２ｂ・・・・グランド配線導体
３ａ・・・・入出力用パッド
３ｂ・・・・グランド用パッド
４・・・・・第２配線導体
５・・・・・コネクター
６・・・・・半導体素子
７・・・・・半導体素子収納用パッケージ
８・・・・・ボンディングワイヤ
１０・・・・蓋体
１１・・・・半導体装置
【発明の属する技術分野】
本発明は高周波の電気信号を送受信する半導体素子を収納する半導体素子収納用パッケージ、およびその半導体素子収納用パッケージを用いて成る半導体装置に関するものである。
【０００２】
【従来の技術】
従来、電気信号を送受信する半導体素子を収容するための半導体素子収納用パッケージは、一般に、酸化アルミニウム質焼結体等の電気絶縁材料から成り、上面に半導体素子の搭載部が形成された基体と、タングステン、モリブデン、マンガン、銅、銀等の金属材料から成り、基体の半導体素子搭載部から下面にかけて被着導出された複数の入出力用配線導体（第１配線導体）およびグランド用配線導体と、この配線導体と電気的に接続するようにして基体の下面に形成された複数個のグランド用パッドおよび入出力用パッドと、基体の搭載部より上面もしくは側面にかけて導出されている出入力用配線導体（第２配線導体）と、この出入力用配線導体（第２配線導体）に一端が接続されるとともに他端が外部に導出されているコネクターとにより構成されている。
【０００３】
かかる半導体素子収納用パッケージは、その搭載部に電気信号を送受信する半導体素子がＡｕ−Ｓｎろう材あるいは半田等の接合材を介して搭載固定されるとともに、半導体素子の電極が入出力用配線導体（第１配線導体）、グランド用の配線導体および出入力用配線導体（第２配線導体）にボンディングワイヤや接続用リボン、半田等の導電性接続材を介して接続され、その後、必要に応じて蓋体等で半導体素子を封止することによって半導体装置となる。
【０００４】
また前記半導体装置は基体の下面に形成されているグランド用パッドおよび入出力用パッドを外部電気回路基板の回路導体に半田バンプ等を介し接続させることによって内部に収容する半導体素子が外部電気回路に接続され、同時にコネクターに同軸ケーブル等を介し外部の通信装置等の外部機器を接続させることによって半導体素子と外部機器とが接続するようになっている。
【０００５】
なお、前記半導体装置に使用されている半導体素子は複数の電気信号を合成して一つの電気信号に変換する、或いは一つの電気信号を分離して複数の電気信号に変換する機能を有しており、第１配線導体を介して入力される複数の周波数帯域が低い電気信号は半導体素子で合成されて一つの周波数帯域が高い電気信号となり、この周波数帯域の高い電気信号は第２配線導体を介してコネクターに伝送されるとともにコネクターより外部の通信装置等の外部機器に伝送され、またコネクターを介して外部機器より伝送された周波数帯域の高い電気信号は半導体素子で複数の周波数帯域が低い電気信号に変換され、各々の周波数帯域の低い電気信号は第１配線導体を介して外部電気回路に伝送されることとなる。
【０００６】
【特許文献１】
特開２００２−１６４４６６号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、近年、光通信や無線通信等の機器は電気信号が高周波領域に達するとともに、高速で伝送させることが要求されるようになってきており、従来の配線基板は基体を形成する酸化アルミニウム質焼結体の比誘電率が約１０（室温、１ＭＨｚ）と高いことから、基体に設けた第１配線導体、第２配線導体を伝わる電気信号の伝送速度が遅く、高周波の電気信号を高速で伝送させるという要求を満足させることができなかった。
【０００８】
本発明は上記欠点に鑑み案出されたもので、その目的は配線導体に電気信号を高速で伝送させることを可能とするとともに内部に収容する半導体素子を外部電気回路に確実に接続することができる半導体素子収納用パッケージおよびそれを用いた半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子が搭載される搭載部を有する基体と、該基体の前記搭載部より下面にかけて導出されている複数個のグランド配線導体および第１配線導体と、前記基体の下面に形成され、前記グランド配線導体および第１配線導体に電気的に接続している複数個のグランド用パッドおよび入出力用パッドと、前記基体の搭載部より上面もしくは側面にかけて導出されている第２配線導体と、前記基体における前記第２配線導体が形成された面と側面との間の角部に形成された切欠きに嵌め込まれるように取着され、前記第２配線導体に電気的に接続されているコネクターとから成り、前記基体が、Ｓｉ成分がＳｉＯ2に換算して２５乃至８０質量％、Ｂａ成分がＢａＯに換算して１５乃至７０質量％、Ｂ成分がＢ2Ｏ3に換算して１．５乃至５質量％、Ａｌ成分がＡｌ2Ｏ3に換算して１乃至３０質量％、Ｃａ成分がＣａＯに換算して０質量％を超えて３０質量％以下含まれる焼結体で形成されていることを特徴とするものである。
【００１０】
また本発明の半導体装置は、上記構成の半導体素子収納用パッケージと、４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子とから成り、前記パッケージの搭載部に半導体素子を搭載固定するとともに該半導体素子の各電極を第１配線導体および第２配線導体に電気的に接続したことを特徴とするものである。
【００１１】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、パッケージの基体を、Ｓｉ成分がＳｉＯ2に換算して２５乃至８０質量％、Ｂａ成分がＢａＯに換算して１５乃至７０質量％、Ｂ成分がＢ2Ｏ3に換算して１．５乃至５質量％、Ａｌ成分がＡｌ2Ｏ3に換算して１乃至３０質量％、Ｃａ成分がＣａＯに換算して０質量％を超えて３０質量％以下含まれる焼結体で形成し、かかる焼結体の比誘電率が約６（室温、１ＭＨｚ）と低いことから、基体に形成される第１配線導体、第２配線導体を伝わる電気信号の伝送速度を極めて速いものとなすことができる。
【００１２】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
【００１３】
図１は本発明の半導体素子収納用パッケージの一実施例を示し、１は基体、２ａは第１配線導体、２ｂはグランド配線導体、３ａは入出力用パッド、３ｂはグランド用パッド、４は第２配線導体、５はコネクターである。これら基体１、第１配線導体２ａ、グランド配線導体２ｂ、入出力用パッド３ａ、グランド用パッド３ｂ、第２配線導体４およびコネクター５により半導体素子６を収納するための半導体素子収納用パッケージ７が基本的に構成される。
【００１４】
前記基体１は、Ｓｉ成分がＳｉＯ2に換算して２５乃至８０質量％、Ｂａ成分がＢａＯに換算して１５乃至７０質量％、Ｂ成分がＢ2Ｏ3に換算して１．５乃至５質量％、Ａｌ成分がＡｌ2Ｏ3に換算して１乃至３０質量％、Ｃａ成分がＣａＯに換算して０質量％を超えて３０質量％以下含まれる焼結体で形成されており、その上面に半導体素子６を搭載するための搭載部１ａを有し、該搭載部１aに半導体素子６がガラス、樹脂、ロウ材等の接着剤を介して接着固定される。
【００１５】
前記基体１は、例えば、ＳｉＯ2、ＢａＯ、Ｂ2Ｏ3、Ａｌ2Ｏ3、ＣａＯ等の原料粉末に有機バインダーを添加混合して原料粉末を調整するとともに、これをドクターブレード法や圧延法、プレス金型法により所定形状に成形して成形体を得、しかる後、前記成形体を８００℃〜１０００℃の温度で焼成することによって製作される。
【００１６】
また前記基体１は、半導体素子の搭載部１ａから下面にかけて複数個の第１配線導体２ａおよびグランド配線導体２ｂが形成されており、該各配線導体２ａ、２ｂは半導体素子６の電気信号入出力用、接地用の各電極を、入出力用パッド３ａやグランド用パッド３ｂに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電気信号入出力用、接地用の各電極が導電性接続材を介して電気的に接続される。
【００１７】
前記第１配線導体２ａおよびグランド配線導体２ｂ、入出力用パッド３ａおよびグランド用パッド３ｂは、銅、銀、金、パラジウム等の金属材料から成り、例えば銅から成る場合であれば、銅粉末に有機溶剤等を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面に所定パターンに印刷しておくことによって形成される。
【００１８】
この第１配線導体２ａおよびグランド配線導体２ｂの基体１下面側の一端は、それぞれ対応する入出力用パッド３ａおよびグランド用パッド３ｂと電気的に接続しており、これらの入出力用パッド３ａ、グランド用パッド３ｂを外部電気回路の所定の信号用や接地用等の回路導体に接続することにより、半導体素子６の電気信号入出力用、接地用の各電極が外部電気回路と電気的に接続される。
【００１９】
また前記基体１は、半導体素子の搭載部１ａから上面や側面等にかけて第２配線導体４が形成されており、該第２配線導体４は半導体素子６の電極をコネクター５に接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電極が導電性接続材８を介して電気的に接続される。
【００２０】
前記第２配線導体４は、上述の第１配線導体２ａ等と同様に、銅、銀、金、パラジウム等の金属材料から成り、例えば銅から成る場合であれば、銅粉末に有機溶剤等を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面に所定パターンに印刷しておくことにより形成される。
【００２１】
この第２配線導体４の基体１外表面側の一端はコネクター５と電気的に接続しており、このコネクター５を同軸ケーブル等を介して通信装置等の外部機器に接続することにより半導体素子６と外部機器との間で高周波信号の送受信が行われる。
【００２２】
前記コネクター５は、半導体素子収納用パッケージ７の第２配線導体４を同軸ケーブル等を介して外部機器に接続するための接続体として作用し、例えば、鉄−ニッケル−コバルト等の金属の線材の周囲を、ホウ珪酸系ガラス等の絶縁体で取り囲んだ構造である。
【００２３】
かくして上述の半導体素子収納用パッケージによれば、基体１の搭載部１ａに半導体素子６を搭載するとともに、ガラス、樹脂、ロウ材等の接着剤を介して固定し、しかる後、半導体素子６の各電極を第１配線導体２ａおよびグランド配線導体２ｂに例えばボンディングワイヤ８を介して接続し、最後に蓋体１０を基体１上面に封止材を介して接合させ、半導体素子６を気密に封止することによって半導体装置１１となる。
【００２４】
この半導体装置１１は、基体１下面の入出力用パッド３ａおよびグランド用パッド３ｂが外部電気回路基板の所定の信号用や接地用等の回路導体に半田バンプ等の外部端子を介して接続され、これによって半導体素子６の信号用、接地用の各電極は外部電気回路と電気的に接続される。
【００２５】
また、この半導体装置１１に取着されているコネクター５に同軸ケーブル等の外部接続用の導線を接続することにより、半導体素子６の電極が通信装置等の外部機器に接続される。
【００２６】
そしてかかる半導体装置１１は、外部電気回路から供給される複数の周波数帯域が低い（５〜１０ＧＨｚ）電気信号を第１配線導体２ａを介して半導体素子６に入力させ、半導体素子６でこれら入力された電気信号を合成して、一つの周波数帯域が高い（４０〜８０ＧＨｚ）電気信号とするとともにこれを第２配線導体４を介してコネクター５に出力し、該コネクター５を介して外部の通信装置等の外部機器に伝送する、或いは、外部の通信装置等の外部機器から伝送された一つの周波数帯域が高い（４０〜８０ＧＨｚ）電気信号をコネクター５及び第２配線導体４を介して半導体素子６に入力し、半導体素子６で入力された周波数帯域が高い（４０〜８０ＧＨｚ）電気信号を複数の周波数帯域が低い（５〜１０ＧＨｚ）電気信号に変換するとともに、これらの個々の周波数帯域が低い電気信号を第１配線導体２ａを介して外部電気回路に供給することとなる。
【００２７】
本発明の半導体素子収納用パッケージおよびこれを用いた半導体装置においては、基体１をＳｉ成分がＳｉＯ2に換算して２５乃至８０質量％、Ｂａ成分がＢａＯに換算して１５乃至７０質量％、Ｂ成分がＢ2Ｏ3に換算して１．５乃至５質量％、Ａｌ成分がＡｌ2Ｏ3に換算して１乃至３０質量％、Ｃａ成分がＣａＯに換算して０質量％を超えて３０質量％以下含まれる焼結体で形成しておくことが重要である。
【００２８】
前記基体１を、Ｓｉ成分がＳｉＯ2に換算して２５乃至８０質量％、Ｂａ成分がＢａＯに換算して１５乃至７０質量％、Ｂ成分がＢ2Ｏ3に換算して１．５乃至５質量％、Ａｌ成分がＡｌ2Ｏ3に換算して１乃至３０質量％、Ｃａ成分がＣａＯに換算して０質量％を超えて３０質量％以下含まれる焼結体で形成すると、かかる焼結体の比誘電率が約６（室温、１ＭＨｚ）と低いことから基体１に形成される第１配線導体２ａ、第２配線導体４を伝わる電気信号の伝送速度を極めて速いものとなすことができる。
【００２９】
また上述の焼結体はその焼成温度が８００℃〜１０００℃と低いことから、基体１と同時焼成により形成される第１配線導体２ａ等を比抵抗が２．５Ω・ｃｍ（２０℃）以下と低い銅や銀、金で形成することができ、その結果、第１配線導体２ａ等に高周波の電気信号を伝送させた場合、電気信号に大きな減衰が生じることはなく、電気信号を正確かつ確実に伝送させることも可能となる。
【００３０】
なお、前記基体１を構成するＳｉ成分がＳｉＯ2に換算して２５乃至８０質量％、Ｂａ成分がＢａＯに換算して１５乃至７０質量％、Ｂ成分がＢ2Ｏ3に換算して１．５乃至５質量％、Ａｌ成分がＡｌ2Ｏ3に換算して１乃至３０質量％、Ｃａ成分がＣａＯに換算して０質量％を超えて３０質量％以下含まれる焼結体は、ＳｉＯ2の量が２５質量％未満であると誘電損失が大きくなって第１配線導体２ａや第２配線導体４を伝送する電気信号に減衰や遅延を招来してしまい、また８０質量％を超えると基体１の機械的強度が大きく低下してしまうと同時に焼成温度が高いものとなって銅等の金属材料から成る第１配線導体２ａ等と同時焼成するのが困難となる。したがって、ＳｉＯ2の量は２５乃至８０質量％の範囲に特定される。
【００３１】
また、ＢａＯが１５質量％未満であると焼成温度が高いものとなって銅等の金属材料から成る第１配線導体２ａ等と同時焼成するのが困難となる。また７０質量％を超えると誘電損失が大きくなって第１配線導体２ａや第２配線導体４を伝送する電気信号に減衰や遅延を招来してしまう。したがって、ＢａＯの量は１５乃至７０質量％の範囲に特定される。
【００３２】
更に、Ｂ2Ｏ3が１．５質量％未満となると焼成温度が高いものとなって銅等の金属材料から成る第１配線導体２ａ等と同時焼成するのが困難となり、また５質量％を超えると基体１の機械的強度が大きく低下してしまう。したがって、Ｂ2Ｏ3の量は１．５乃至５質量％の範囲に特定される。
【００３３】
また更に、Ａｌ2Ｏ3が１質量％未満となると焼成温度が高いものとなって銅等の金属材料から成る第１配線導体２ａ等と同時焼成するのが困難となり、また３０質量％を超えると誘電損失が大きくなって第１配線導体２ａや第２配線導体４を伝送する電気信号に減衰や遅延を招来してしまう。したがって、Ａｌ2Ｏ3の量は１乃至３０質量％の範囲に特定される。
【００３４】
更にまたＣａＯが３０質量％を超えると焼成温度が高いものとなって銅等の金属材料から成る第１配線導体２ａ等と同時焼成するのが困難となる。したがって、ＣａＯの量は０質量％を超えて３０質量％以下の範囲に特定される。
【００３５】
前記焼結体から成る基体１は、例えば、ＳｉＯ2、ＢａＯ、Ｂ2Ｏ3、Ａｌ2Ｏ3、ＣａＯ等の原料粉末にアクリル樹脂を主成分とするバインダー及び分散剤、可塑剤、有機溶媒を加えて泥漿物を作るとともに該泥漿物をドクターブレード法やカレンダーロール法を採用することによってグリーンシートとなし、しかる後、前記グリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、約８００℃〜１０００℃の温度で焼成することによって製作される。
【００３６】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００３７】
【発明の効果】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、パッケージの基体を、Ｓｉ成分がＳｉＯ2に換算して２５乃至８０質量％、Ｂａ成分がＢａＯに換算して１５乃至７０質量％、Ｂ成分がＢ2Ｏ3に換算して１．５乃至５質量％、Ａｌ成分がＡｌ2Ｏ3に換算して１乃至３０質量％、Ｃａ成分がＣａＯに換算して０質量％を超えて３０質量％以下含まれる焼結体で形成し、かかる焼結体の比誘電率が約６（室温、１ＭＨｚ）と低いことから、基体に形成される第１配線導体、第２配線導体を伝わる電気信号の伝送速度を極めて速いものとなすことができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置の一実施例を示す断面図である。
【符号の説明】
１・・・・・基体
１ａ・・・・搭載部
２ａ・・・・第１配線導体
２ｂ・・・・グランド配線導体
３ａ・・・・入出力用パッド
３ｂ・・・・グランド用パッド
４・・・・・第２配線導体
５・・・・・コネクター
６・・・・・半導体素子
７・・・・・半導体素子収納用パッケージ
８・・・・・ボンディングワイヤ
１０・・・・蓋体
１１・・・・半導体装置
Claims (2)
- ４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子が搭載される搭載部を有する基体と、該基体の前記搭載部より下面にかけて導出されている複数個のグランド配線導体および第１配線導体と、前記基体の下面に形成され、前記グランド配線導体および第１配線導体に電気的に接続している複数個のグランド用パッドおよび入出力用パッドと、前記基体の搭載部より上面もしくは側面にかけて導出されている第２配線導体と、前記基体における前記第２配線導体が形成された面と側面との間の角部に形成された切欠きに嵌め込まれるように取着され、前記第２配線導体に電気的に接続されているコネクターとから成り、前記基体が、Ｓｉ成分がＳｉＯ2に換算して２５乃至８０質量％、Ｂａ成分がＢａＯに換算して１５乃至７０質量％、Ｂ成分がＢ2Ｏ3に換算して１．５乃至５質量％、Ａｌ成分がＡｌ2Ｏ3に換算して１乃至３０質量％、Ｃａ成分がＣａＯに換算して０質量％を超えて３０質量％以下含まれる焼結体で形成されていることを特徴とする半導体素子収納用パッケージ。
- 請求項１に記載の半導体素子収納用パッケージと、４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子とから成り、前記パッケージの搭載部に半導体素子を搭載固定するとともに該半導体素子の各電極を第１配線導体および第２配線導体に電気的に接続したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002375526A JP3811447B2 (ja) | 2002-12-25 | 2002-12-25 | 半導体素子収納用パッケージおよびこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002375526A JP3811447B2 (ja) | 2002-12-25 | 2002-12-25 | 半導体素子収納用パッケージおよびこれを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004207524A JP2004207524A (ja) | 2004-07-22 |
| JP3811447B2 true JP3811447B2 (ja) | 2006-08-23 |
Family
ID=32813234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002375526A Expired - Fee Related JP3811447B2 (ja) | 2002-12-25 | 2002-12-25 | 半導体素子収納用パッケージおよびこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3811447B2 (ja) |
-
2002
- 2002-12-25 JP JP2002375526A patent/JP3811447B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004207524A (ja) | 2004-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3811447B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3780514B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP4077770B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3847247B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3722793B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3847239B2 (ja) | 半導体装置 | |
| JP3847248B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3847249B2 (ja) | 半導体装置 | |
| JP3847237B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3808423B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3722796B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP2004207523A (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3847236B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3847250B2 (ja) | 半導体装置の実装構造 | |
| JP3811460B2 (ja) | 半導体装置 | |
| JP4303564B2 (ja) | 半導体装置 | |
| JP4291113B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3679090B2 (ja) | 半導体装置 | |
| JP4077769B2 (ja) | 半導体装置 | |
| JP3811459B2 (ja) | 半導体装置 | |
| JP3808421B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP4480390B2 (ja) | 半導体装置の実装構造 | |
| JP2004259769A (ja) | 半導体装置 | |
| JP4002540B2 (ja) | 半導体装置 | |
| JP2004172298A (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040924 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060221 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060523 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060526 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110602 |
|
| LAPS | Cancellation because of no payment of annual fees |