JP3805258B2 - ダイレクトコンバージョン受信機 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ＤＣ（Direct Current）オフセット低減方法、ダイレクトコンバージョン受信機におけるＡＧＣ（Auto Gain Control）回路、ＣＤＭＡ（Code Division Multiple Access）受信機およびベースバンド可変利得増幅回路に関する。
【０００２】
【従来の技術】
ダイレクトコンバージョン受信機は、アンテナで受信されたＲＦ信号に、実質的に同一周波数のキャリア（ローカル信号）を乗算し、中間周波数への変換を省いてダイレクトにベースバンド信号に変換する受信機であり、無線受信機の小型化、軽量化および低消費電力化に貢献する。
【０００３】
ダイレクトコンバージョン受信機については、例えば、特開平１０−２４７９５３号公報に記載されている。
【０００４】
但し、ダイレクトコンバージョン受信機は、回路固有の直流オフセット（以下、ＤＣオフセット）が発生するという問題がある。
【０００５】
このＤＣオフセットに対する対策としては、上述の特開平１０−２４７９５３号の図１１に記載されるように、信号経路にハイパスフィルタを挿入し、コンデンサにより直流成分を阻止するという方法がある。
【０００６】
【発明が解決しようとする課題】
本願発明の発明者は、ダイレクトコンバージョン受信機を携帯電話のようなＣＤＭＡ受信機に搭載することを検討した。
【０００７】
その結果、ＣＤＭＡ受信機に必須のＡＧＣ回路がＤＣオフセットを発生させる原因となり、かつ、上述のハイパスフィルタを信号経路に挿入する方法では、このＡＧＣ回路に起因するＤＣオフセットの問題を解決できないことが明らかとなった。
【０００８】
以下、この問題点について説明する。
【０００９】
ＣＤＭＡ受信機の場合、弱電界、強電界のいずれのエリアにおいても、同一チャネル内の自己の端末の情報と他のユーザとのデータ識別を常に正しく行うため、Ａ／Ｄコンバータ入力への信号振幅をある範囲内に保つＡＧＣ回路を設けることが必須である。
【００１０】
ＡＧＣ回路の基本的動作は、受信信号電力を実測し、目標値との比較により制御信号を発生させ、その制御信号により可変利得アンプのゲインを変化させるというもの（負帰還制御動作）である。
【００１１】
ＣＤＭＡ受信機では、特に、電源投入時、間欠受信（携帯電話が待ち受け状態となっていて、基地局との同期を間欠的にチェックし、その他の状態では回路電源をオフして低消費電力モードとする受信）時における回路の立ち上げ直後、あるいは、コンプレストモードによる異周波数セル間のハンドオーバを行う場合、Ｗ−ＣＤＭＡ方式とＧＳＭ（Global System for Mobile communications）方式のように異なる方式の基地局が混在しているアジア地域などで、方式の異なる基地局間でハンドオーバを行う場合、等において、可変利得アンプの収束係数を、現在の受信状態に適合するように高速に調整する必要があり、この場合には、負帰還ループのゲインを増大させる必要がある。
【００１２】
すなわち、可変利得アンプのゲインを更新するインターバルを短くすると共に、１回のゲイン更新当たりの制御値の変化幅を大きくすることが必要である。
【００１３】
このように、頻繁に、かつ大きな変化幅で可変利得アンプのゲインを更新すると、そのゲイン切り換えに伴う電圧変動が、信号経路に介在する上述のハイパスフィルタのコンデンサに伝達され、その結果として、鋭い微分波形が瞬時的に出力される。
【００１４】
この微分波形は、時間経過と共に収束するが、その収束の前に、次の微分波形が出力されると、図１０に示すように、微分波形が次々と重なり合って、その結果として、回路の直流電圧が大きくずれてしまう。すなわち、大きなＤＣオフセットが発生する。
【００１５】
このような大きなＤＣオフセットが発生すると、復調信号の精度が低下し、また、正確なＡＧＣ制御が困難となる。
【００１６】
上述したように、ダイレクトコンバージョン受信機においては、直流成分を阻止するためのハイパスフィルタは必要であり、一方、ＣＤＭＡ受信機ではＡＧＣ回路は必須であり、そして、ハイパスフィルタは、必然的にＡＧＣループの構成要素でもある。
【００１７】
そして、例えば、電源投入時等のＡＧＣ制御の初期において、ＡＧＣの収束係数を大きく(ゲイン変化量を大きく)、高速に外界の伝搬環境に追従させることも必須のことである。このように、収束を早めるためにＡＧＣの追従能力を増大させると、上述のように、可変利得アンプのゲイン切り換えに同期してハイパスフィルタから出力される微分波形の重なりによってＤＣオフセットが発生し、結局、正確なＡＧＣ制御が困難となって、可変利得アンプのゲインを収束させるまでの時間が長くなる、という矛盾した結果となる。
【００１８】
このように、ダイレクトコンバージョン受信機を、ＡＧＣ回路を搭載したＣＤＭＡ方式などの受信機に適用しようとすると、ＡＧＣ動作に自己矛盾が生じ、したがって、ダイレクトコンバージョン受信機を、ＣＤＭＡ受信機として現実に使用することは困難である。
【００１９】
本発明は、本願発明者によって見い出された、このような新規な問題点を克服するためになされたものであり、その目的は、ダイレクトコンバージョン受信機において、ＡＧＣ制御に起因して発生するＤＣオフセットを低減すること、ならびに、ＤＣオフセットの発生を問題とすることなく、正確かつ高速なＡＧＣ制御を可能とすることにある。
【００２０】
【課題を解決するための手段】
本発明では、ＤＣオフセットが増大する可能性の高い期間を検出し、その期間において、信号経路に介在するＤＣ成分阻止用のハイパスフィルタの時定数を通常動作時よりも小さくして、ハイパスフィルタを通過した信号の過渡応答（微分波形）を急速に収束させ、これにより、ＤＣオフセットを、回路の実際の動作において無視できる程度に低減する。
【００２１】
これにより、微分波形の重なりがなくなり、直流分の変動の累積が防止される。よって、大きなＤＣオフセットが発生しない。
【００２２】
ハイパスフィルタの時定数を小さくすることは、ハイパスフィルタのカットオフ周波数（遮断周波数）を高めることにより実現される。ただし、ハイパスフィルタのカットオフ周波数をある値より高くすると、つまり変調信号（受信信号）成分の周波数に近づけると、変調信号（受信信号）成分の振幅・位相変化が大きくなり、ベクトルのずれが大きくなって復調精度が低下するという新たな問題が生じる。
【００２３】
ここでいう、復調精度とは、Ｅ.Ｖ.Ｍ.（エラー・ベクトル・マグニュチュード）のことであり、この復調精度は、歪みをもつ実際の受信信号を復調するタイミングが、理想的な波形の受信信号を復調するタイミング（理想のサンプリング点）から、どれだけずれているかにより決定される。
【００２４】
つまり、ハイパスフィルタの時定数を変化させることは、受信信号の波形に今までとは異なる変形を与えることにもなり、このことが、復調精度を低下させる原因となる。
【００２５】
そこで、本発明では、大きなＤＣオフセットが大幅に発生するとき（発生する危険性が高いとき）のみ、ハイパスフィルタのカットオフ周波数を高くし、発生したＤＣオフセットを速やかに定常状態と同様のレベルに収束させ、これ以外の期間では、ハイパスフィルタのカットオフ周波数を通常通り低くする。
【００２６】
このように、ハイパスフィルタの時定数の切り換えを、受信状態（受信機の動作状態を含む）に応じて適切に制御することで、受信精度の低下を問題とすることなく、ＤＣオフセットを効果的に抑制し、かつ、高速かつ正確なＡＧＣ制御を行うことができる。
【００２７】
すなわち、本発明のＡＧＣ回路では、自己のＡＧＣ制御動作に起因してＤＣオフセットが増大するという本質的な問題に対する対策がなされており、安定した動作が常に保障される。
【００３１】
【発明の実施の形態】
請求項１記載の本発明のＡＧＣ回路では、ゲイン変化量検出部にて、可変利得増幅器のゲインの変化量が所定量以上であることを検出し、その検出結果の通知を受けて、フィルタ制御部が、ハイパスフィルタの遮断周波数を高側に切り換える。
【００３２】
また、請求項１記載の本発明のＡＧＣ回路では、ハイパスフィルタの遮断周波数が高側に切り換えられている期間では、ゲイン算出器およびゲイン制御部は、１回の更新当たりのゲインの変化幅を大きくするか、あるいは、更新の周期を短くするかの少なくとも一つを行って、通常の動作時よりも高速なＡＧＣ制御を実現する。ＤＣオフセットの危険性が低減されているため、負帰還ループのゲインを高くして、受信環境への追従を高速化するものである。
【００３３】
請求項２記載の本発明のＡＧＣ回路は、請求項１において、フィルタ制御部は、ハイパスフィルタの遮断周波数を高側に切り換えた後、再び低側に戻し、電力測定部は、所定期間における平均受信電力を測定するに際し、所定期間内の、ハイパスフィルタの遮断周波数が高側に切り換えられている区間については、受信電力の測定を行わない。ＤＣオフセットが増大する期間における電力の実測値は信頼性が低いため、これをＡＧＣ制御の基礎としないことで、制御の信頼性低下を防止するものである。
【００３４】
請求項３記載の本発明のＡＧＣ回路は、ハイパスフィルタを通過した信号のＤＣオフセットが増大する可能性が高い状態であるか否かを、復調処理後の信号に含まれる情報に基づいて、あるいは、ダイレクトコンバージョン受信機自体の動作状態に基づいて判定し、その判定結果をフィルタ制御部に通知する判定部を設け、判定部からの通知を受けると、フィルタ制御部は、ハイパスフィルタの遮断周波数を高側に切り換え、ゲイン制御部は、この期間において、１回当たりのゲインの更新幅を大きくするか、あるいは更新周期を短くするかの少なくとも１つを行うようにした。この構成によれば、請求項１記載のゲイン変化量検出部が不要となる。
【００３５】
請求項４記載の本発明のＡＧＣ回路は、請求項３において、請求項２記載の発明と同様の制御を行うものである。
【００３６】
請求項５記載の本発明は、請求項１〜請求項４のいずれかに記載のＡＧＣ回路を搭載したＣＤＭＡ受信機であり、このＣＤＭＡ受信機は、ダイレクトコンバージョン受信機のもつ小型、軽量、低消費電力という優れた特性をもち、かつ、ＤＣオフセットに起因する復調精度の低下やＡＧＣ制御の不安定化といった問題もなく、安定した動作が保障される。
【００３７】
また、請求項６〜請求項９に記載される発明は、ベースバンド可変利得増幅回路に関するものであり、請求項６は、ゲイン変動量を検出してハイパスフィルタの遮断周波数を切り換える構成、請求項７は、ディジタル制御データを受けて、ハイパスフィルタの遮断周波数を切り換える構成、請求項８は、ＰＬＬシンセサイザを利用してハイパスフィルタの遮断周波数を切り換える構成、請求項９は、電源オンのタイミングを基準としてハイパスフィルタの遮断周波数を切り換える構成、をそれぞれ記載している。
【００３８】
このように、本発明の骨子は、ＡＧＣ制御に起因してＤＣオフセットが増大する状況となったときに、ハイパスフィルタの時定数を小さくして、直流分の変動の累積を防止してＤＣオフセットを低減することである。
【００３９】
ここでＤＣオフセットが増大する状況であることを検出する方法としては、大別して、次の３つの方法が考えられる。
【００４０】
第１の方法は、ゲイン制御のゲイン変化量を検出し、予め設定した閾値を越えた場合にＤＣオフセットが増大する危険性あり、と判断する方法であり、第２の方法は、ユーザにより電源投入時、間欠受信の立ち上げ時などを内部の制御信号に基づいて検知し、ＤＣ変動が生じやすいタイミングを特定する方法であり、第３の方法は、コンプレストモード時などにおいて、受信信号に含まれる報知情報よりセル間を移動する等の情報を入手し、これによりＤＣ変動が生じるタイミングを特定する方法である。
【００４１】
本発明では、ＡＧＣ制御による可変利得増幅器のゲイン切り換えに起因するＤＣオフセットの増大が懸念される状況を、上述のいずれかの方法で検出し、ハイパスフィルタの時定数をほんのわずかの期間だけ変化させて、直流分の誤差の累積を未然に防止する。
【００４２】
以下、本発明の実施の形態について図面を参照して、具体的に説明する。
【００４３】
（実施の形態１）
本実施の形態の特徴は、可変利得増幅器のゲイン変化量を検出して、ハイパスフィルタの時定数を切り換えることである。
【００４４】
本発明のダイレクトコンバージョン受信機の構成や動作を説明する前に、まず、ハイパスフィルタのカットオフ周波数の切り換えが、ダイレクトコンバージョン受信機におけるＤＣオフセットの低減に有効な理由について、図２〜図１０を用いて、説明する。
【００４５】
図２は、アナログ制御電圧を用いて可変利得増幅回路の利得を変化させた場合の可変利得増幅器のゲイン特性を示し、図３は、ディジタル制御信号（シリアルデータ）による制御をした場合の可変利得増幅器のゲイン特性を示している。
【００４６】
本実施の形態に係る発明は、図２あるいは図３に示すように、ゲインがリニアに変化する特性を持つ可変利得増幅回路において実現可能である。
【００４７】
図４は、ハイパスフィルタのカットオフ周波数と受信信号の復調精度（誤差特性）の関係を示し、図５は、ハイパスフィルタのカットオフ周波数に対する微分波形の収束特性を示す。図５において、特性Ｓ１，Ｓ２，Ｓ３の順に、カットオフ周波数が高くなっている。
【００４８】
図４からわかるように、カットオフ周波数が高くなると変調信号成分の振幅・位相変化が大きくなることで復調精度が低下する。
【００４９】
また、図５からわかるように、ハイパスフィルタのカットオフ周波数を高くすると、ハイパスフィルタの過渡特性により微分波形が発生した場合に、その微分波形の電圧レベルの収束に要する時間が短くなる。
【００５０】
つまり、ハイパスフィルタのカットオフ周波数を増大させると、微分波形の収束が早まるが、一方で、復調精度が劣化していく。よって、受信特性を優先する際にはハイパスフィルタのカットオフ周波数を下げなければならず、また、これに対してＤＣ変動の収束を優先する際にはハイパスフィルタのカットオフ周波数を高くしなければならない。
【００５１】
図６は、可変利得増幅器に設定するゲインの変動量と、発生するＤＣオフセット量の対応関係を示す図である。
【００５２】
図６からわかるように、ベースバンド可変利得増幅回路においては、ゲイン変化量に比例してＤＣ変動量が増加していく傾向がある。このことから、可変利得増幅回路に設定するゲインの変化が大きい時(ＡＧＣモード１のとき)のみ、ハイパスフィルタのカットオフ周波数をＤＣ変動が安定するまでの一定期間だけ高くし、それ以外のとき(ＡＧＣモード２のとき)は、カットオフ周波数を低くすることで、状況に合わせた最適な制御が可能になることが推測される。
【００５３】
一方、図７に感度点付近のＤＣオフセット値による復調信号のＢＥＲ（Bit Error Rate）特性を示し、図８に受信電界が一定状態における、ＤＣオフセット値に対応した平均電力測定値の変化を示す。
【００５４】
図７から、ＤＣオフセット値が増えるに従って復調信号のＢＥＲ特性が劣化していくことがわかり、図８からＤＣオフセット値が増えるに従って測定電力値が高い値を示すようになることがわかる。
【００５５】
つまり、ＤＣオフセットは、ある値までは影響が少ないのであり、この影響が少ない範囲の最大のオフセット値を許容値（しきい値）として定め、ＤＣオフセットがこれを越えたときは、ハイパスフィルタのカットオフ周波数を高くし、それ以下では、ハイパスフィルタのカットオフ周波数を低くすることが最良であるといえる。
【００５６】
図１０は、従来のように、ハイパスフィルタのカットオフ周波数を固定したままで、可変利得増幅器のゲイン切り換えを短いインターバルで頻繁に行った場合において、ＤＣオフセットが累積していく様子を示しており、図９は、本発明を用いて、ハイパスフィルタのカットオフ周波数を適宜、切り換えた場合の、ＤＣオフセットの変動の様子を示している。
【００５７】
図１０からわかるように、１回のゲイン切り換えに対応して発生した微分波形の電圧変動が十分に収束する前に、次の微分波形が出力されると、直流分のシフトが次々と累積していき、結果的に、極めて大きなＤＣオフセットが発生することになる。
【００５８】
このような、大きなＤＣオフセットが発生する危険性が高いのは、例えば、電源投入時等に、可変利得増幅器のゲインを、大幅に、しかも高速に変化させるときである。
【００５９】
例えば、仮に、可変利得増幅器のゲインを１０段階に変化させることができるとし、現在のゲインがレベル１であったものを、レベル１０まで変化させる場合に、一挙に１０段階のレベルを変化させることはできないから、各レベル毎に段階的に、高速にレベルを変化させる必要がある。
【００６０】
このとき、１回のゲインの切り換えに伴って、ハイパスフィルタからは、次々と微分波形が出力され、図１０に示すように、直流分のシフトが累積して、トータルとして大きなＤＣオフセットとなる。
【００６１】
これに対し、図９に示すように、ハイパスフィルタの時定数を小さくすると、微分波形は先鋭化し、電圧レベルは急速に収束する。つまり、各微分波形の重なりがなくなり、これにより、直流分のシフトが累積するという事態が確実に防止されることになる。
【００６２】
したがって、本発明のように、ＤＣオフセットが増大する危険性の高いタイミングで、ハイパスフィルタのカットオフ周波数を瞬間的に高くして時定数を小さくすることで、過渡応答によるＤＣ変動が発生しても速やかに収束させることでＤＣ変動の累積を防止し、常に、ＤＣ変動量を問題のないレベルに抑えることが可能となる。
【００６３】
以上の考察に基づいて、本実施の形態では、ハイパスフィルタのカットオフ周波数をダイナミックに変化させると共に、そのようなカットオフ周波数の変化を考慮しつつ、ＡＧＣループを構成する各部の動作タイミングをきめ細かく制御することにより、ＤＣオフセットの増大を確実に防止しつつ、安定した回路動作を保障する。
【００６４】
図１に示されるように、本実施の形態のダイレクトコンバージョン方式の受信機は、アンテナ２５、受信用のバンドパスフィルタ（ＲＸ−ＢＰＦ）２６、ローノイズアンプ（ＬＮＡ）１、直交ミキサ２ａ，２ｂ、局部発振器（ローカル）３、移相器４、ベースバンド可変利得増幅回路６、直流カットコンデンサＣ１，Ｃ２、Ａ／Ｄコンバータ１３ａ，１３ｂ、デコーダ１７、判定部１８、受信電力測定部１６、タイミング制御部２０、ゲイン算出部２２、ゲイン制御部２３を有する。
【００６５】
また、ベースバンド可変利得増幅回路６は、利得可変増幅器７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆ、ローパスフィルタ（ＬＰＦ）８ａ，８ｂ、カットオフ周波数切り替えハイパスフィルタ（ＨＰＦ）１２ａ，１２ｂ，１２ｃ，１２ｄ、オールパスフィルタ（ＡＰＦ）１４ａ，１４ｂ、ゲイン変化量検出部９、フィルタ制御部１１を有する。
【００６６】
次いで、ダイレクトコンバージョン受信機の動作について説明する。
【００６７】
アンテナ２５で受信された信号は、ＲＸ−ＢＰＦ２６により、受信帯域外の不要な信号成分(送信機によるノイズを含む)が除去された後、ＬＮＡ１に入力される。ＬＮＡ１は、変調された受信信号(ｆ0±Δｆ)を増幅した後、２つの直交ミキサ２ａ，２ｂに出力する。
【００６８】
局部発振器３は、ＬＮＡ１の出力周波数と同一周波数の信号を発振し(ｆ0)、移相器４に出力する。移相器４は、局部発振器３から出力された信号を、直交ミキサ２ａには位相をそのままで、直交ミキサ２ｂには９０度位相を進めて出力する。直交ミキサ２ａ，２ｂは、ＬＮＡ１からの出力(ｆ0±Δｆ)と、移相器４からの出力(ｆ0)を乗算し、発生したベースバンド信号(Δｆ)をベースバンド可変利得増幅回路６に出力する。
【００６９】
ベースバンド可変利得増幅回路６に入力された信号は、ＬＰＦ８ａ，８ｂ，ＨＰＦ１２ａ，１２ｂ，１２ｃ，１２ｄ、およびＡＰＦ１４ａ，１４ｂで所定の不要な周波数成分が除去され、また、可変利得増幅器７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆにおいて、所定のゲインに従って増幅される。
【００７０】
ここで、ＨＰＦ１２ａ，１２ｂ，１２ｃ，１２ｄは、フィルタ制御部１１によって予め設定されたカットオフ周波数に従って、ベースバンド信号の当該カットオフ周波数以下の周波数成分を除去する。
【００７１】
また、可変利得増幅器７ａ，７ｂ，７ｃ，７ｄのゲインは、ゲイン制御部２３によってダイナミックに調整される。
【００７２】
ベースバンド可変利得増幅回路６の出力信号は、位相が９０度異なるＩ成分およびＱ成分毎に、直流カットコンデンサＣ１，Ｃ２を経由した後、Ａ／Ｄコンバータ１３ａ，１３ｂにおいてＡ／Ｄ変換が行われ、デコーダ１７においてデコード（逆拡散を含む）される。Ａ／Ｄコンバータ１３ａ，１３ｂの各出力は、受信電力測定部１６にも出力される。
【００７３】
受信電力測定部１６では、受信信号のＩ成分およびＱ成分の振幅の２乗値を加算後、電力値に換算する。Ｗ−ＣＤＭＡ方式のようにピークファクターが異なる受信信号を受信する装置においては、受信タイミングにより受信レベルが異なっているため(システム的に決まる)、電力測定値をある一定区間で平均化することで電力値換算する必要がある。この測定区間は、判定部１８から出力される受信モード信号により決定される。この点については、後述する。
【００７４】
判定部１８には、受信信号の含まれる種々の情報が供給され、また、電源投入を通知する信号ＶＤや、間欠受信時におけるタイミング制御信号ＶＸも供給される。
【００７５】
この判定部１８は、受信信号に含まれる種々の情報から現在の受信状態を判定し、あるいは、電源投入通知信号ＶＤや、間欠受信時におけるタイミング制御信号ＶＸによって、現在のダイレクトコンバージョン受信機の動作状態を判定し、その判定結果をタイミング制御部２０に通知すると共に、ＡＧＣモード信号１９を、受信電力測定部１６、ゲイン算出部２２およびゲイン制御部２３に与える。
【００７６】
なお、タイミング制御部２０は、受信電力測定部１６、ゲイン算出部２２、ゲイン制御部２３、およびベースバンド可変利得増幅回路６における回路電源制御部２４のそれぞれに、制御信号２１ａ〜２１ｄを与え、各部のタイミングを統括的に制御する。回路電源制御部２４は、ベースバンド可変利得増幅回路６の電源を間欠的にオン／オフさせて、いわゆる間欠受信（待ち受け受信モード）を実現する。
【００７７】
ここで、本実施の形態におけるＡＧＣモードとしては、高速モード（モード１）と低速モード（モード２）があり、高速モード（モード１）は、例えば、電源投入直後で同期確立前、間欠受信立ち上げ時、異周波数測定立ち上げ時等において、受信環境に適応して可変利得増幅器７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆのゲインを高速に追従させるときに採用されるモードである。
【００７８】
一方、低速モード（モード２）は、可変利得増幅回路の利得調整が収束して、安定したデータ受信が行われている時に採用されるモードであり、このモードでは、ＤＣオフセットの増大を招かないように、可変利得増幅回路のゲインの更新頻度を少なくし、また、１回の更新量を小さくして、ゲイン切り換えに伴う高調波成分のレベルを抑制する。
【００７９】
受信電力測定部１６、ゲイン算出部２２、ゲイン制御部２３の各々の動作タイミングは、判定部１８から出力されるＡＧＣモード信号と、タイミング制御部２０から出力されるタイミング制御信号２１ａ〜２１ｃに基づいて決定される。
【００８０】
また、回路電源制御部２４の動作タイミングは、タイミング制御部２０から出力されるタイミング制御信号２１ｄにより制御される。
【００８１】
ゲイン制御部２３は、ゲイン算出部２２が算出したゲインを、可変利得増幅器７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆのそれぞれに設定する。
【００８２】
ゲイン変化量検出部は、可変利得増幅器のゲイン変動量（前回の設定値と今回の設定値との差分量）が所定のしきい値を超える場合に、このことをフィルタ制御部１１に通知する。
【００８３】
フィルタ制御部１１は、ゲイン変化量検出部９からの通知を受けると、ハイパスフィルタ１２ａ，１２ｂ，１２ｃ，１２ｄのカットオフ周波数を高く切り替え、時定数を小さくしてＤＣ変動を速やかに収束させ、一定時間経過後に再び、カットオフ周波数を低くする。このような、ハイパスフィルタのカットオフ周波数の切り換えは、ＡＧＣモード１のときに行われる。すなわち、ＡＧＣモード１は、ハイパスフィルタのカットオフ周波数の切り換え伴うモードである。
【００８４】
一方、上述のＡＧＣモード２のときには、フィルタ制御部１１は、ハイパスフィルタのカットオフ周波数を低いまま（通常のカットオフ周波数のまま）維持する。
【００８５】
以上の動作により、ＡＧＣ回路を搭載するダイレクトコンバージョン受信機において、ＡＧＣ制御に起因して大きなＤＣオフセットが発生するのを確実に防止することができる。
【００８６】
ただし、ＡＧＣ回路では、負帰還制御ループの構成要素である各部が、ＡＧＣモードに対応して協同して動作することが必要である。したがって、ハイパスフィルタの時定数の切り換えを考慮して、各部の動作タイミングを最適化することが重要である。
【００８７】
このような観点から、本実施の形態では、受信電力測定部１６では、ＡＧＣモードに対応して、電力測定動作のタイミングを適宜、変更する。
【００８８】
図１１（ａ）は、ＡＧＣモード１（ハイパスフィルタの切り換えを伴うモード）における平均電力測定のタイミング例を示す図であり、図１１（ｂ）は、ＡＧＣモード２における平均電力測定のタイミング例を示す図である。
【００８９】
図１１（ａ）において、平均電力測定期間がｔ１〜ｔ３であるとし（この期間は、例えば、１スロット期間に対応する）、その初期の期間（ｔ１〜ｔ２）では、ハイパスフィルタの過渡応答によってＤＣオフセットが増大する危険性が高く（ゆえに、この期間においてハイパスフィルタの時定数の切り換えが行われる）、電力測定が正しく行われない可能性が高いため、その区間の電力測定を除き、それ以降の測定を行う。
【００９０】
一方、ＡＧＣモード２（ＡＧＣが収束して、安定した受信が行われている状態に対応するモード）では、図１１（ｂ）に示すように、測定精度を高めるために、測定区間を広くとる（期間ｔ１〜ｔ３）。これにより、ハイパスフィルタの動作に関わらず電力測定を正しく行うことが可能となる
また、ゲイン算出部２２の動作も、ＡＧＣモードに対応して、適切に制御される。つまり、受信電力測定部１６と同様に、判定部１８からのＡＧＣモード信号１９およびタイミング制御部２０からの制御信号２１ｂに基づいて、ゲイン算出方法や、ゲイン制御部２３へのデータ送出タイミングが決定される。
【００９１】
図１２（ａ）は、ＡＧＣモード１のときの、１回の更新あたりのゲイン変化量および更新周期の一例を示し、図１２（ｂ）は、ＡＧＣモード２のときの、１回の更新あたりのゲイン変化量および更新周期の一例を示している。
【００９２】
図１２（ａ）のように、ＡＧＣモード１のときは、ゲイン変動量（可変利得増幅器に設定されるゲインの今回値と前回値との差）が大きくなることが予想されるため、ハイパスフィルタのカットオフ周波数の切り換えを前提として、１回のゲイン変化量を大きく、ゲイン更新タイミングを早くすることで、速やかに最適な受信信号の振幅に収束させる。
【００９３】
図１２（ａ）において、ｆ１〜ｆ３は、ゲイン算出部２２で算出されるゲイン値であり、各ゲイン値のレベルは、段階的に変化している。１回の更新あたりの変化量が最大なのは、ゲイン値ｆ１であり、このときは、レベルＬ０からレベルＬ１に変化しており、これが許容される最大の変化量（ゲインの最大の変化幅）ＬＭＳ１となる。また、ゲインの更新周期も短い間隔（時刻ｔ１〜ｔ３）で行われる。
【００９４】
一方、図１２（ｂ）に示すように、ＡＧＣモード２のときは、ゲイン変動量がそれほど大きくないことが予想されるため、１回当たりのゲイン変化量を小さく、ゲイン更新タイミングをゆっくりとすることでハイパスフィルタの特性に合わせた制御制御が適当である。特に、ＡＧＣモード２のときは、データ受信が行われていることもあり、許容値を越えたＤＣオフセットを発生させない程度のゲイン変動になるように設定することで、安定的な受信が可能になる。
【００９５】
すなわち、図１２（ｂ）では、１回の更新あたりのゲイン変化量の許容最大幅がＬＭＳ２に抑制されている。また、ゲインの更新間隔も長くして（時刻ｔ４〜ｔ８）、大きなＤＣオフセットを発生させずに安定した動作ができるように配慮している。
【００９６】
なお、ゲイン変更の更新タイミングは、実使用状態におけるフェージング周波数、変調信号の包絡線（エンベロープ）との兼ね合いから、適応的に決定することが好ましい。
【００９７】
なお、ゲイン算出部２２からの出力は、ゲイン算出値をそのままシリアルデータとして出力してもよいし、直流電圧を用いてゲイン制御を行うタイプの可変利得増幅器の場合は、ゲイン算出部２２の算出データ値をＤ／Ａ変換器によりアナログ電圧に変換して、可変利得増幅器に供給する。シリアルデータによる制御については、図１８〜図２０を用いて、後に具体的に説明する。
【００９８】
ゲイン制御部２３でも同様に、判定部１８からのＡＧＣモード信号やタイミング制御部２０からの制御信号２１ｃに基づいて動作タイミングが決定される。
【００９９】
ゲイン算出部２２からの算出値を受信後、速やかにゲイン制御部２３からゲイン制御信号Ｓをベースバンド可変増幅器６に出力することで、ゲイン算出部２２におけるゲイン値の算出周期（出力周期）に同期したゲインの更新を実現することができる。
【０１００】
図１３（ａ）は、ＡＧＣモード１における、ＡＧＣ制御ループを構成する各部の動作タイミングの一例を示すタイミング図であり、図１３（ｂ）は、ＡＧＣモード２における、ＡＧＣ制御ループを構成する各部の動作タイミングの一例を示すタイミング図である。
【０１０１】
図１３（ａ）に示すように、ＡＧＣモード１のときは、時刻ｔ１〜ｔ２において、ゲイン制御部２３による可変利得増幅器７ａ〜７ｆのゲイン制御が行われ、時刻ｔ２〜ｔ３において、ゲイン変化量検出部９がゲイン変化（今回値と前回値との差分）が測定される。
【０１０２】
検出されたゲイン変化量がしきい値を超えている場合には、時刻ｔ３〜ｔ４の期間において、フィルタ制御部１１により、ハイパスフィルタ１２ａ〜１２ｄのカットオフ周波数（ｆｃ）が高い周波数に切り換えられ、大きなＤＣオフセットが発生する可能性が低くなった時刻ｔ４に、ハイパスフィルタのカットオフ周波数は元の低い周波数に戻る。
【０１０３】
受信電力測定部１６は、時刻ｔ３〜ｔ４の期間は、受信電力の測定を中止し、時刻ｔ４から受信平均電力の測定を開始する。受信電力の測定は時刻ｔ５まで行われ、時刻ｔ５〜ｔ６において、実測された受信電力に基づいて、可変利得増幅器に設定すべきゲイン値が、ゲイン算出部２２により算出される。そして、時刻ｔ６以降、同様の制御が行われる。
【０１０４】
ＡＧＣモード２の場合には、図１３（ｂ）に示すように、時刻ｔ１〜ｔ２においてゲイン制御が行われ、時刻ｔ２〜ｔ３においてゲイン変化が検出され、時刻ｔ３〜ｔ６において電力測定が行われ、時刻ｔ８〜ｔ９においてゲイン値が算出される。以降、同様の制御がなされる。
【０１０５】
図１４に、ＡＧＣ制御動作（ＡＧＣモードの切り換え、ハイパスフィルタのカットオフ周波数の切り換え動作を含む）の主要な手順を示す。図１４のフローでは、ダイレクトコンバージョン受信機が、消費電力削減のために間欠受信（基地局からの呼び出しを間欠的にチェックし、それ以外の期間は回路の電源をオフする態様の受信）を行っていることを前提としている。
【０１０６】
まず、電源が投入され、あるいは、間欠受信の立ち上げタイミングとなって受信部がオンすると（ステップ１００）、電源投入直後であるか、間欠受信立ち上げ時であるか、あるいは、コンプレストモードによる異周波数測定立ち上げ時であるかを、判定部１８が判定する（ステップ１０１）。
【０１０７】
ここで、電源投入直後、間欠受信立ち上げ時、あるいは、コンプレストモードによる異周波数測定立ち上げ時である場合には、可変利得増幅器のゲインが収束しておらず、ゲイン切り換えに伴ってＤＣオフセットが増大する可能性が高いから、ＡＧＣモード１に移行し（ステップ１０２）、それ以外の場合には、受信モード２に移行する（ステップ１０９）。
【０１０８】
ＡＧＣモード１では、ループを回した回数を記録するためのパラメータｎをゼロにクリアした後（ステップ１０３）、電力測定（必要な場合には、これと並行して、ゲイン変化量検出部９、フィルタ制御部１１の制御によりハイパスフィルタのカットオフ周波数の切り換え）が行われる（ステップ１０４）。
【０１０９】
そして、ゲイン算出（ステップ１０５）、ゲイン制御（ステップ１０６）が行われ、ループが１０回まわっていない場合にはＡＧＣ制御を続行し（ステップ１０７，１０８）、受信部が非動作となる直前まで（ステップ１１６）、同様の制御を繰り返す。
【０１１０】
一方、ＡＧＣモード２のときは、電力測定を行い（ステップ１１０）、ゲイン算出（ステップ１１１）、ゲイン制御（ステップ１１２）、データ判定（ステップ１１３）を行う。
【０１１１】
そして、ステップ１１４にて、ｍ回の同期外れを検出すると、可変利得増幅器のゲイン設定を最初からやり直す必要があるためにＡＧＣモード２に戻り、一方、同期外れが検出されないならば、受信部が非動作となる直前まで（ステップ１１５）、同様の制御を繰り返す。
【０１１２】
このように、本実施の形態のダイレクトコンバージョン受信機（ＡＧＣ内蔵のＷ−ＣＤＭＡ方式の受信機）では、ＡＧＣ制御による可変利得増幅器のゲイン切り換えに伴ってＤＣオフセットが増大するという問題点に対して、ハイパスフィルタの時定数を短くして過渡応答を高速に吸収するという対策が自動的に採られると共に、そのようなハイパスフィルタのカットオフ周波数（遮断周波数）の切り換えを伴うモード（ＡＧＣモード１）と、安定した動作時におけるモード（ＡＧＣモード２）に分けて、ＡＧＣ制御ループを構成する各部の動作を、最適にコントロールすることにより、ＡＧＣを不安定化させる心配もなく、きわめて良好な負帰還制御が実現される。
【０１１３】
図１５に、変形例の構成を示す。図１５のダイレクトコンバージョン受信機の構成は、図１の構成とほとんど同じであるが、ベースバンド可変利得増幅回路６の電源をオン／オフさせるための構成が異なる。
【０１１４】
図１の場合、ベースバンド可変利得増幅回路６に内蔵される回路電源制御部２４が、タイミング制御部２０からのタイミング制御信号２１ｄに基づいて、回路電源をオン／オフしている。
【０１１５】
これに対し、図１５では、可変増幅器用電源制御部５０を外部に設けて、ここから電源電圧の供給をコントロールするようにしている。図１５のベースバンド可変利得増幅回路６には、外部から供給される電源電圧を入力するための回路（電源入力部）５１が設けられている。
【０１１６】
（実施の形態２）
図１６は、本発明の実施の形態２にかかるダイレクトコンバージョン受信機（ＡＧＣ内蔵のＷ−ＣＤＭＡ方式の受信機）の構成を示すブロック図である。
【０１１７】
本実施の形態にかかる受信機の主要な構成は、前掲の実施の形態１（図１）とほぼ同じであるが、本実施の形態の場合、ハイパスフィルタの時定数の切り換え制御を、判定部１８から出力されるＡＧＣモード信号１９およびタイミング制御部２０からのタイミング制御信号２１ｅに基づいて行うこととし、図１のゲイン変化量検出部９を除去した点に特徴がある。
【０１１８】
上述のように、ハイパスフィルタのカットオフ周波数の切り換えが必要となるのは、電源投入直後のように、ＡＧＣがまったく収束しておらず、高速にループを回して、可変利得増幅器のゲインを伝搬環境に高速追従させる必要があるときである。
【０１１９】
このような場合のＡＧＣループの各部の動作は、判定部１８ならびにタイミング制御部２０により、統括的に制御されている。よって、判定部１８から出力されるＡＧＣモード信号１９およびタイミング制御部２０から出力される制御信号２１ｅによって、ハイパスフィルタの切り換えタイミングも制御することが可能である。
【０１２０】
このような観点から、図１６では、フィルタ制御部１１に、判定部１８から出力されるＡＧＣモード信号１９およびタイミング制御部２０から出力される制御信号２１ｅを与えている。
【０１２１】
これにより、図１において設けられていたゲイン変化量検出部９が不要となり、回路の簡素化を図ることができる。
【０１２２】
ただし、図１６の構成を採用する場合には、判定部１８から出力されるＡＧＣモード信号１９をフィルタ制御部１１に伝達する信号線における遅延と、タイミング制御部２０から出力される制御信号２１ｅを伝達する信号線における遅延とを精度よく揃える必要がある。
【０１２３】
図１７は、変形例の構成を示すブロック図である。
【０１２４】
図１７のダイレクトコンバージョン受信機の構成は、図１６の構成とほとんど同じであるが、ベースバンド可変利得増幅回路６の電源をオン／オフさせるための構成が異なる。
【０１２５】
図１６の場合、ベースバンド可変利得増幅回路６に内蔵される回路電源制御部２４が、タイミング制御部２０からのタイミング制御信号２１ｄに基づいて、回路電源をオン／オフしている。
【０１２６】
これに対し、図１７では、可変増幅器用電源制御部５０を外部に設けて、ここから電源電圧の供給をコントロールするようにしている。図１７のベースバンド可変利得増幅回路６には、外部から供給される電源電圧を入力するための回路（電源入力部）５１が設けられている。
【０１２７】
（実施の形態３）
本発明の特徴であるハイパスフィルタのカットオフ周波数の切り換えを、実際の回路で行う場合の実現方法としては、種々のものが考えられる。本実施の形態では、上述の実施の形態では開示されていない、カットオフ周波数切り換えのための構成のバリエーションについて説明する。
【０１２８】
図１８のダイレクトコンバージョン受信機では、可変利得増幅器のゲイン制御を、アナログ制御信号ではなく、ディジタルデータ（シリアルデータ）により行う例を示している。
【０１２９】
ゲイン制御部２３からは、ゲイン制御信号（シリアルデータ）が出力される。このシリアルデータは、例えば、１６ビットの幅を有し、そのうちの１０ビットをゲインデータとし、残りの６ビットは、種々の制御に自由に使用できるようにしておく。
【０１３０】
そして、ハイパスフィルタのカットオフ周波数の切り換えを行わせる場合には制御データを“１”とし、逆に、制御データが“０”のときは、カットオフ周波数の切り換えは行わないことにする。
【０１３１】
このように、ゲイン調整をディジタルデータによって行う場合には、ハイパスフィルタのカットオフ周波数の切り換えの有無を示すデータを送信することは容易である。
【０１３２】
但し、ベースバンド可変利得増幅回路６において、インタフェースとして、Ｄ／Ａ変換器を設ける必要がある。また、アナログ制御信号によるゲイン調整の場合、ＡＧＣモード２からＡＧＣモード１への切り換えで、ハイパスフィルタのカットオフ周波数を高め、ＡＧＣモード２からＡＧＣモード１への切り換えで、再び、カットオフ周波数を元に戻すという動作を自動的に行わせることができるが、ディジタルデータによるゲイン調整の場合、ハイパスフィルタのカットオフ周波数を一旦、高めた後、それを元に戻すためには、再度、ディジタルデータを入力して指示するか、あるいはタイマによる時間制御を行う必要がある。
【０１３３】
図１８では、ベースバンド可変利得増幅回路６内に、Ｄ／Ａコンバータ５０１を設けると共に、タイマ５０２を設けて、ハイパスフィルタのカットオフ周波数を切り換えてから所定時間が経過したことを検出できるようにし、その所定時間経過のタイミングで、フィルタ制御部１１が、カットオフ周波数を元に戻すようにしている。
【０１３４】
図１９では、アナログ制御信号によるゲイン調整の場合において、ベースバンド可変利得増幅回路６の電源のオンをトリガーとして、フィルタ制御部１１がハイパスフィルタのカットオフ周波数を高めに切り換えるようにしている。
【０１３５】
つまり、上述のとおり、ＤＣオフセットの増大が問題となる状態の一つとして、電源投入直後や間欠受信時の回路電源オン直後の状態があり、このような状態にあることは、回路電源を制御する部分の動作をウオッチングすることで把握することが可能である。
【０１３６】
そこで、図１９では、電源入力部５１から電源電圧が供給されるタイミングで、フィルタ制御部１１がハイパスフィルタのカットオフ周波数を高めに切り換える。その後、タイマ５０２にて所定時間の経過をチェックし、所定時間経過後のタイミングで、カットオフ周波数を元に戻す。
【０１３７】
図１９の構成の場合、図１のようにゲイン変動量をウオッチングする必要はなく、電源のオンのみに着目してハイパスフィルタの時定数の切り換えを行えるため、回路構成を簡素化することができる。
【０１３８】
また、図２０では、ベースバンド可変利得増幅回路６がＰＬＬ回路（ＰＬＬを用いた周波数シンセサイザ）を内蔵していることを前提として、外部から、このＰＬＬ回路の出力信号の周波数を制御することで、ハイパスフィルタのカットオフ周波数の切り換えの指示を行うものである。
【０１３９】
ＰＬＬ周波数シンセサイザ（ＰＬＬ回路）は、ＰＬＬのループに可変分周器を挿入し、この分周器に設定する分周比を変化させることにより、所望の周波数の発振出力を取り出す回路である。
【０１４０】
図２０では、このようなＰＬＬ回路７０３が、ベースバンド可変利得増幅回路６に備えられている。そして、シンセサイザ制御部７０１からシリアル制御データを出力し、シリアルインタフェース７０２がこのシリアル制御データを解読して、ＰＬＬ回路７０３の発振周波数の切り替え及びカットオフ周波数を切り替える制御信号として、フィルタ制御部１１に与えるようにする(発振周波数の切り替え、すなわち、異周波確認により、大きな電界レベル変動が予想されるため、同時にカットオフ周波数の切り替えを行う）。
【０１４１】
このように、ベースバンド可変利得増幅回路６に備わっている既存の回路を利用することで、効率よくハイパスフィルタのカットオフ周波数の切り換えを行うことができる。なお、カットオフ周波数を元に戻す制御は、図１８、図１９の場合と同じく、タイマ５０２を用いて行う。
【０１４２】
以上説明したように、本発明のダイレクトコンバージョン受信機におけるＡＧＣ回路、およびこれを搭載したＣＤＭＡ受信機では、受信信号の振幅安定化のために必須であるＡＧＣ動作を環境に適応させて高速に、かつ安定に行わせることを保障しつつ、そのＡＧＣ動作に起因して発生するＤＣオフセット（ハイパスフィルタの過渡応答波形の累積によるＤＣシフトの増大）の問題を、ハイパスフィルタの時定数をごく短い時間だけ小さくして過渡的な振動波形を急速に収束させるという新規な手法を用いて、確実に防止することができる。
【０１４３】
つまり、ハイパスフィルタのカットオフ周波数（ｆｃ）を切り換えることで、常に最適な受信状態が実現される。
【０１４４】
すなわち、従来のように、ハイパスフィルタの特性が固定されている場合（ハイパスフィルタのカットオフ周波数が低い状態）では、可変利得アンプのゲイン変化が大きいとき、ＤＣオフセットの発生により、復調タイミングが、理想的なタイミング（サンプリング点）からのずれが大きくなって復調精度（ビットエラーレート）が低下し、かつ、大きな電力測定誤差が発生して、実質的に受信不能状態に陥ってしまう。
【０１４５】
一方、ハイパスフィルタのカットオフ周波数を高くすると、つまり変調信号（受信信号）成分の周波数に近づけると、変調信号（受信信号）の振幅・位相の変化が大きくなり復調精度を低下させる。この問題があるために、ハイパスフィルタのカットオフ周波数は低めに設定しておくのが良いのであり、こうしておけば、ＤＣオフセットの変動が発生しないという条件下では、良好な受信状態を実現できることになる。
【０１４６】
したがって、これらの両方の場合の長所を享受できるようにするべく、本発明では、ハイパスフィルタのカットオフ周波数を、最適なタイミングでダイナミックに切り換える。
【０１４７】
これにより、過渡特性に優れるハイパスフィルタ（カットオフ周波数が高い状態）と、静特性に優れるハイパスフィルタ（カットオフ周波数が低い状態）の双方の長所を取り込むことができ、これにより、常に、良好な受信状態が実現されることになる。
【０１４８】
また、ＣＤＭＡ受信機において不可欠なＡＧＣに関しては、受信精度の低下を心配することなく、最適な制御（高速モードや低速モードの自在な切り換え等）を行うことができる。
【０１４９】
これにより、コンパクトで低消費電力性に優れるという特性をもつダイレクトコンバージョン受信機を、ＣＤＭＡ方式（Ｗ−ＣＤＭＡ方式やＩＳ９５に準拠した方式を含む）の受信機に現実に搭載することが可能となり、これにより、受信機の小型化、低消費電力化が実現される。
【０１５０】
【発明の効果】
以上説明したように、本発明では、ダイレクトコンバージョン受信機の内部回路の直流分オフセットが、ＡＧＣ動作に起因して、許容値を超えて増大する可能性がある期間において、ハイパスフィルタのカットオフ周波数（時定数）をダイナミックに切り換え制御し、直流分のシフトの累積（加算）を防止する。これにより、ダイレクトコンバージョン受信機を、ＡＧＣ回路を内蔵する通信機器（Ｗ−ＣＤＭＡ方式の受信機等）に、安心して搭載することが可能となる。
【０１５１】
また、本発明のダイレクトコンバージョン受信機におけるＡＧＣ回路は、ＡＧＣ動作自体に起因して、ＤＣオフセットが増大するという問題に対する対策回路（つまり、危険期間を検出してハイパスフィルタの時定数を切り換える回路）をを内蔵しているため、従来例のように、受信状態に高速追従するべくＡＧＣループのゲインを高めると、かえって、ＡＧＣの収束を遅らせる事態が発生するという自己矛盾が生じることがなく、したがって、環境に追従して、自在にＡＧＣ制御を行うことができる。
【０１５２】
また、ＡＧＣ回路は、負帰還制御ループを構成する各部が、互いに協同して同期をとりつつ安定に動作することが必要であるが、本発明のＡＧＣ回路では、ハイパスフィルタのカットオフ周波数の切り換えの有無を考慮して複数のＡＧＣモードを設け、各モード毎に、各部が最適な動作をするように配慮している。すなわち、可変利得増幅器内のハイパスフィルタみの制御でなく、測定部、算出部、ゲイン制御部、可変増幅器内の電源制御部の全てを各々、適切に制御しているため、ＡＧＣ回路は、どのような状態にあっても、常に安定に動作することが保障される。
【０１５３】
本発明を用いることにより、優れた特性をもちながら、ＤＣオフセットの問題があるがゆえに、実用化しにくかったダイレクトコンバージョン受信機を、ＣＤＭＡ受信機として、実際に使用することが可能となる。これにより、ＣＤＭＡ受信機のさらなる小型化や低消費電力化（電池の長寿命化）を達成することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる、ダイレクトコンバージョン受信機（ＡＧＣ回路を内蔵したＣＤＭＡ受信機）の構成を示すブロック図
【図２】ベースバンド可変利得増幅回路内の可変利得増幅器における、制御値（アナログ制御電圧）と設定されるゲインとの関係を示す図
【図３】ベースバンド可変利得増幅回路内の可変利得増幅器における、制御値（設定データ）と設定されるゲインとの関係を示す図
【図４】図１のダイレクトコンバージョン受信機における、ハイパスフィルタのカットオフ周波数と復調精度（誤り特性）との関係を示す図
【図５】ハイパスフィルタのカットオフ周波数を３段階に変化させた場合の、過渡応答波形が収束する様子を示す波形図
【図６】図１のダイレクトコンバージョン受信機におけるＡＧＣ制御により、可変利得増幅器に設定するゲインが変化した場合に、そのゲインの変動（レベル変動）に比例してＤＣオフセットが増大する様子を示した図
【図７】ＤＣオフセット量と復調信号のビット誤り率（ＢＥＲ）との関係を示す図
【図８】ＤＣオフセット量と平均電力測定値との関係を示す図
【図９】ハイパスフィルタのカットオフ周波数を、通常よりも高側に切り換えた場合に、過渡応答波形同士の重なりが生じない様子を示した図
【図１０】ハイパスフィルタのカットオフ周波数を従来どおり固定した場合に、過渡応答波形同士の重なりが生じて大きなＤＣオフセット発生する様子を示した図
【図１１】（ａ）図１のダイレクトコンバージョン受信機において、ＡＧＣモード１（高速追従モード：ハイパスフィルタの遮断周波数の切り換えを伴うモード）が採用されている場合に、受信平均電力を測定するタイミングを示すタイミング図
（ｂ）図１のダイレクトコンバージョン受信機において、ＡＧＣモード２（低速追従モード：ハイパスフィルタの遮断周波数の切り換え無しのモード）が採用されている場合に、受信平均電力を測定するタイミングを示すタイミング図
【図１２】（ａ）図１のダイレクトコンバージョン受信機において、ＡＧＣモード１（高速追従モード：ハイパスフィルタの遮断周波数の切り換えを伴うモード）が採用されている場合における、１回の更新当たりのゲイン変化量と更新周期の例を示す図
（ｂ）図１のダイレクトコンバージョン受信機において、ＡＧＣモード２（低速速追従モード：ハイパスフィルタの遮断周波数の切り換え無しのモード）が採用されている場合における、１回の更新当たりのゲイン変化量と更新周期の例を示す図
【図１３】（ａ）図１のダイレクトコンバージョン受信機において、ＡＧＣモード１（高速追従モード：ハイパスフィルタの遮断周波数の切り換えを伴うモード）が採用されている場合における、ＡＧＣループを構成する各部の動作タイミングを示すタイミング図
（ｂ）図１のダイレクトコンバージョン受信機において、ＡＧＣモード２（低速追従モード：ハイパスフィルタの遮断周波数の切り換え無しのモード）が採用されている場合における、ＡＧＣループを構成する各部の動作タイミングを示すタイミング図
【図１４】本発明のＡＧＣ回路（図１のダイレクトコンバージョン受信機に搭載されているＡＧＣ回路）の主要な動作手順を示すフロー図
【図１５】図１のダイレクトコンバージョン受信機の主要な構成はそのままにして、ベースバンド可変利得増幅回路の電源制御方式のみを変更した変形例の構成を示すブロック図
【図１６】本発明の実施の形態２にかかる、ダイレクトコンバージョン受信機（ＡＧＣ回路を内蔵したＣＤＭＡ受信機）の構成を示すブロック図
【図１７】図１６のダイレクトコンバージョン受信機の主要な構成はそのままにして、ベースバンド可変利得増幅回路の電源制御方式のみを変更した変形例の構成を示すブロック図
【図１８】本発明の実施の形態３にかかる、ダイレクトコンバージョン受信機の回路構成の一例（可変利得増幅器のゲイン制御をシリアルデータにて行う回路）を示すブロック図
【図１９】本発明の実施の形態３にかかる、ダイレクトコンバージョン受信機の回路構成の一例（電源オンをトリガーとしてハイパスフィルタの時定数を切り換える回路）を示すブロック図
【図２０】本発明の実施の形態３にかかる、ダイレクトコンバージョン受信機の回路構成の一例（ＰＬＬシンセサイザを利用して、ハイパスフィルタの時定数の切り換えを指示する回路）を示すブロック図
【符号の説明】
１ ローノイズアンプ（ＬＮＡ）
２ａ，２ｂ 直交ミキサ
３ 局部発振器
４ 移相器
６ ベースバンド可変利得増幅回路
７ａ〜７ｆ 可変利得増幅器
８ａ，８ｂ ローパスフィルタ
９ ゲイン変化量検出部
１１ フィルタ制御部
１２ａ〜１２ｄ ハイパスフィルタ
１３ａ，１３ｂ Ａ／Ｄコンバータ
１４ａ，１４ｂ オールパスフィルタ
１６ 受信電力測定部
１７ デコーダ（逆拡散回路を含む）
１９ ＡＧＣモード信号
１８ 判定部
２０ タイミング制御部
２１ａ〜２１ｄ タイミング制御信号
２４ 回路電源制御部

Claims (10)

1. 受信した高周波信号に、この高周波信号と実質的に同一の周波数のローカル信号を乗算して直接、ベースバンド信号に変換し、そのベースバンド信号を、可変利得増幅器、ローパスフィルタ、およびＤＣ成分カット用のハイパスフィルタを構成要素に含むベースバンド可変利得増幅回路により増幅した後、Ａ／Ｄ変換ならびに復調処理を行う、ダイレクトコンバージョン受信機におけるＡＧＣ回路であって、
   Ａ／Ｄ変換後の信号に基づいて受信電力を測定する電力測定部と、
   測定された受信電力と収束目標値との差の情報から前記可変利得増幅器のゲインを算出するゲイン算出器と、
   算出されたゲインに基づき、前記可変利得増幅器のゲインを制御するゲイン制御部と、
   前記ハイパスフィルタの遮断周波数を少なくとも高低２段階に切り換える機能をもつフィルタ制御部と、
   前記ゲイン制御部による制御の結果、前記可変利得増幅器のゲインが所定量以上に変化することを検出すると、前記フィルタ制御部に通知するゲイン変化量検出部と、
   を有し、
   前記フィルタ制御部は、
   前記ゲイン変化量検出部からの通知を受けると、前記ハイパスフィルタの遮断周波数を、高側に切り換え、
   前記ゲイン算出器および前記ゲイン制御部は、
   前記ハイパスフィルタの遮断周波数が高側に切り換えられている期間では、１回当たりのゲインの更新幅を大きくするか、あるいは更新周期を短くするか、の少なくとも１つを行う、
   ダイレクトコンバージョン受信機におけるＡＧＣ回路。
2. 前記フィルタ制御部は、
   前記ハイパスフィルタの遮断周波数を高側に切り換えた後、再び低側に戻し、
   前記電力測定部は、
   所定期間における平均受信電力を測定するに際し、前記所定期間内の、前記ハイパスフィルタの遮断周波数が高側に切り換えられている区間については、受信電力の測定を行わない、
   請求項１記載のダイレクトコンバージョン受信機におけるＡＧＣ回路。
3. 受信した高周波信号に、この高周波信号と実質的に同一の周波数のローカル信号を乗算して直接、ベースバンド信号に変換し、そのベースバンド信号を、可変利得増幅器、ローパスフィルタ、およびＤＣ成分カット用のハイパスフィルタを構成要素に含むベースバンド可変利得増幅回路により増幅した後、Ａ／Ｄ変換ならびに復調処理を行う、ダイレクトコンバージョン受信機におけるＡＧＣ回路であって、
   Ａ／Ｄ変換後の信号に基づいて受信電力を測定する電力測定部と、
   測定された受信電力と収束目標値との差の情報から前記可変利得増幅器のゲインを算出するゲイン算出器と、
   算出されたゲインに基づき、前記可変利得増幅器のゲインを制御するゲイン制御部と、
   前記ハイパスフィルタの遮断周波数を少なくとも高低２段階に切り換える機能をもつフィルタ制御部と、
   前記ハイパスフィルタを通過した信号のＤＣオフセットが増大する可能性が高い状態であるか否かを、前記復調処理後の信号に含まれる情報に基づいて、あるいは前記ダイレクトコンバージョン受信機自体の動作状態に基づいて判定し、その判定結果を前記フィルタ制御部に通知する判定部と、
   を有し、
   前記フィルタ制御部は、
   前記判定部からの通知を受けると、前記ハイパスフィルタの遮断周波数を高側に切り換え、
   前記ゲイン算出器および前記ゲイン制御部は、
   前記ハイパスフィルタの遮断周波数が高側に切り換えられている期間では、１回当たりのゲインの更新幅を大きくするか、あるいは更新周期を短くするか、の少なくとも１つを行う、
   ダイレクトコンバージョン受信機におけるＡＧＣ回路。
4. 前記フィルタ制御部は、
   前記ハイパスフィルタの遮断周波数を高側に切り換えた後、再び低側に戻し、
   前記電力測定部は、
   所定期間における平均受信電力を測定するに際し、前記所定期間内の、前記ハイパスフィルタの遮断周波数が高側に切り換えられている区間については、受信電力の測定を行わない、
   請求項３記載のダイレクトコンバージョン受信機におけるＡＧＣ回路。
5. 請求項１から請求項４のいずれかに記載のダイレクトコンバージョン受信機におけるＡＧＣ回路を搭載したＣＤＭＡ受信機。
6. ダイレクトコンバージョン受信機に搭載される、ベースバンド信号を増幅するためのベースバンド可変利得増幅回路であって、
   前記ベースバンド信号を増幅するための可変利得増幅器と、
   ベースバンド信号の信号経路に介在する直流阻止用の、遮断周波数を少なくとも高低２段階に変化させることができるハイパスフィルタと、
   前記可変利得増幅器に設定されるゲインの変化量が所定量以上に変化していることを検出するゲイン変化量検出部と、
   このゲイン変化量検出部により前記ゲインの変化量が所定量以上に変化していることが検出された場合に、前記ハイパスフィルタの遮断周波数を高側に切り換えるフィルタ制御部と、
   前記ハイパスフィルタの遮断周波数が高側に切り換えられている期間において、前記ゲインの１回当たりの更新幅を大きくするか、あるいは更新周期を短くするか、の少なくとも１つを行うゲイン制御部と、
   を有するベースバンド可変利得増幅回路。
7. ダイレクトコンバージョン受信機に搭載される、ベースバンド信号を増幅するためのベースバンド可変利得増幅回路であって、
   前記ベースバンド信号を増幅するための可変利得増幅器と、
   ベースバンド信号の信号経路に介在する直流阻止用の、遮断周波数を少なくとも高低２段階に変化させることができるハイパスフィルタと、
   前記可変利得増幅器に設定するゲインデータ、ならびに前記ハイパスフィルタの遮断周波数の切り換え指示データを含むディジタルデータ、をアナログ信号に変換するＤ／Ａコンバータと、
   このＤ／Ａコンバータの変換出力に含まれる、前記遮断周波数の切り換え指示データに対応する信号に基づき、前記ハイパスフィルタの遮断周波数を切り換えるフィルタ制御部と、
   前記ハイパスフィルタの遮断周波数が高側に切り換えられている期間において、前記ゲインデータの１回当たりの更新幅を大きくするか、あるいは更新周期を短くするか、の少なくとも１つを行うゲイン制御部と、
   を有するベースバンド可変利得増幅回路。
8. ダイレクトコンバージョン受信機に搭載される、ベースバンド信号を増幅するためのベースバンド可変利得増幅回路であって、
   前記ベースバンド信号を増幅するための可変利得増幅器と、
   ベースバンド信号の信号経路に介在する直流阻止用の、遮断周波数を少なくとも高低２段階に変化させることができるハイパスフィルタと、
   ＰＬＬシンセサイザ回路と、
   このＰＬＬシンセサイザ回路の発振周波数を指定する指定データを含むディジタル制御信号を受信すると共に、前記指定データにより指定された通りに前記ＰＬＬシンセサイザ回路から出力される発振出力を、前記ハイパスフィルタの遮断周波数を切り換えるための制御信号として出力するインタフェース回路と、
   前記インタフェース回路から出力される前記制御信号に基づき、前記ハイパスフィルタの遮断周波数を切り換えるフィルタ制御部と、
   を有するベースバンド可変利得増幅回路。
9. ダイレクトコンバージョン受信機に搭載される、ベースバンド信号を増幅するためのベースバンド可変利得増幅回路であって、
   前記ベースバンド信号を増幅するための可変利得増幅器と、
   ベースバンド信号の信号経路に介在する直流阻止用の、遮断周波数を少なくとも高低２段階に変化させることができるハイパスフィルタと、
   前記ベースバンド可変利得増幅回路の電源のオン／オフを実行する回路と、
   この電源のオン／オフを実行する回路によって電源がオフからオンに変化したことをトリガーとして、前記ハイパスフィルタの遮断周波数を切り換えるフィルタ制御部と、
   を有するベースバンド可変利得増幅回路。
10. ダイレクトコンバージョン受信機において発生するＤＣオフセットを低減する方法であって、
    前記ダイレクトコンバージョン受信機のＡＧＣゲインの変化量が所定量以上に変化する期間、電源投入直後から所定期間、間欠受信から立ち上げ直後の所定期間、または異周波数測定開始から所定期間にあることを検出し、
    検出された期間において、信号経路に介在するＤＣ成分阻止用のフィルタの時定数を通常動作時よりも小さくし、
    かつ、前記検出された期間において、前記ＡＧＣゲインの１回当たりの更新幅を大きくするか、あるいは更新周期を短くするか、の少なくとも１つを行う、
    ＤＣオフセット低減方法。

Images