Nothing Special   »   [go: up one dir, main page]

JP3800786B2 - 高周波回路装置 - Google Patents

高周波回路装置 Download PDF

Info

Publication number
JP3800786B2
JP3800786B2 JP01406598A JP1406598A JP3800786B2 JP 3800786 B2 JP3800786 B2 JP 3800786B2 JP 01406598 A JP01406598 A JP 01406598A JP 1406598 A JP1406598 A JP 1406598A JP 3800786 B2 JP3800786 B2 JP 3800786B2
Authority
JP
Japan
Prior art keywords
signal line
frequency circuit
stub
connecting means
ground electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01406598A
Other languages
English (en)
Other versions
JPH11214581A (ja
Inventor
仁 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP01406598A priority Critical patent/JP3800786B2/ja
Publication of JPH11214581A publication Critical patent/JPH11214581A/ja
Application granted granted Critical
Publication of JP3800786B2 publication Critical patent/JP3800786B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge

Landscapes

  • Waveguides (AREA)
  • Microwave Amplifiers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えばMMIC等として構成される高周波回路素子を備えてなる高周波回路装置に関する。
【0002】
【発明が解決しようとする課題】
このような高周波回路装置では、扱う信号の周波数が高くなる程、装置全体を樹脂などで封止すると特性インピーダンスの値が当初の設計値から大きなずれを生じる傾向にあり、調整範囲が厳しいものでは正常な動作をしなくなるおそれがある。このため、特にミリ波などの高周波領域の信号を扱う高周波回路装置では、樹脂封止を行わない場合も多い。
【0003】
斯様な高周波回路装置の構成の一例を、図16に示す。高周波回路装置1のパッケージ基板2上には、チップとして独立に形成された2つの回路素子3及び4が接着などで固定された状態で搭載されている。MMIC(Monolithic Microwave/Milli-wave Integrated Circuit)等として集積回路部3a及び4aが形成される回路素子3及び4は、高周波用途として適した例えばガリウムヒ素などの半導体基板を用いて構成されており、与えられた高周波信号について夫々所定の処理を行うものである。
【0004】
そして、回路素子3及び4は、集積回路部3a及び4aに接続されている信号線路5と、その信号線路5の両側に配置されるグランド電極6,6とを備えている。即ち、信号線路5とグランド電極6,6とは、信号伝送路としてコプレーナ線路を構成している。
【0005】
一方、パッケージ基板2側にも、外部との間で高周波信号の伝送を行うため、信号線路7及びその信号線路7の両側に配置されるグランド電極8,8が配置されており、これらは、回路素子3及び4の信号線路5並びにグランド電極6,6に、接続用のワイヤ9並びに10,10によって夫々接続されている。
【0006】
また、パッケージ基板2には、回路素子3及び4の集積回路部3a及び4aに対して外部から直流電力を供給したり、或いは外部との間で低周波信号を伝送するための低周波用電極11が設けられており、その低周波用電極11と集積回路部3a及び4aとの間は、ワイヤ12によって接続されている。
【0007】
このように、回路素子3及び4の間、またはパッケージ基板2と回路素子3,4の間をワイヤ9及び10や接続用のリボンなどによって接続する場合には、以下の問題点がある。先ず、第1に、高周波信号を扱う回路素子3及び4の信号伝送路の特性インピーダンスは、例えば50Ωなどの一定値となるように設計するが、ワイヤ9及び10による接続部分においては、特性インピーダンスが局所的に異なった値となり反射損失を増大させる。
【0008】
また、第2に、ワイヤ9及び10を、回路素子3及び4上の信号線路5及びグランド電極6,6や、パッケージ基板2上の信号線路7及びグランド電極8,8に接続する場合には、位置決め精度の良くない手動式ボンディング装置などを用いると、以下のような不具合が発生する。
【0009】
図17及び図18に平面図及び断面図として示すように、回路素子3及び4の信号線路5に対するワイヤ9の各接続点Pa及びPbから信号線路5の一端Ta及びTbまでの部分5′,5′の距離La及びLb(図18参照)が、扱う信号の波長λに比して無視できない長さとなる場合がある。すると、この接続部分に寄生回路成分が生じて、やはり反射損失を増大させる。
【0010】
上記第1の問題点を解決する従来技術としては、例えば特開平9−148524号に開示されているものがある。これは、信号伝送路をマイクロストリップ線路で構成するものにおいて、回路素子間の接続部分における高周波伝送線路のボンディングパッドの両脇に接地電位ボンディングパッドを設け、これらのボンディングパッド間をワイヤで接続することにより疑似コプレーナ線路を形成し、更に、ワイヤとベース基板(接地電位基板)との間に誘電体材料を充填することによって当該接続部分における特性インピーダンスを調整するものである。
【0011】
しかしながら、この従来技術においては、上記第2の問題点については全く考慮されておらず、接続部分に生じる寄生回路による反射損失については対処することができない。
【0012】
本発明は上記事情に鑑みてなされたものであり、その目的は、高周波回路素子と接続対象との間における接続部分の特性インピーダンスを調整すると共に、当該接続部分に生じる寄生回路による反射損失をも低減することができる高周波回路装置を提供することにある。
【0013】
【課題を解決するための手段】
請求項1記載の高周波回路装置によれば、高周波回路素子上の信号線路と外部の接続対象上の信号線路との間を接続する信号線路接続手段とその接続点近傍における高周波回路素子上の信号線路上に伝送特性調整用のスタブを形成するので、例えば、信号線路接続手段の長さや、信号線路接続手段の接続点から信号線路端部までの距離などを予め見積もることによりスタブの形状を設定すれば、信号線路接続手段部分の局所的な特性インピーダンスを高周波回路素子の特性インピーダンスに整合させるように調整することができる。
【0014】
また、例えばボンディング精度の限界などによって、信号線路接続手段と信号線路とが対向する部分に寄生回路成分を生じることが避けられない場合であっても、その寄生回路成分による反射損失を低減するように調整することができるので、高周波信号の伝送効率をより向上させることができる。
【0015】
そして、誘電体材料は、信号線路接続手段及び当該信号線路接続手段と信号線路とが対向する部分を充填するので、上記スタブによる調整に加えて、適当な比誘電率を有する誘電体材料を適宜選択することにより、信号線路接続手段部分の特性インピーダンスを調整したり、寄生回路成分による反射損失を低減するように調整することができるので、より精度の高い調整を行うことができる。
【0016】
請求項または記載の高周波回路装置によれば、高周波回路素子上のグランド電極と外部の接続対象上のグランド電極との間を接続するグランド電極接続手段を備え(請求項)、また、誘電体材料によって信号線路接続手段とグランド電極接続手段との間の空隙を充填すると共に、グランド電極接続手段及びそのグランド電極接続手段とグランド電極とが対向する部分をも充填するので(請求項)、例えば、伝送線路がコプレーナ線路として構成される場合でも、請求項1と同様に信号線路接続手段部分の特性インピーダンスを調整することができる。
【0017】
請求項記載の高周波回路装置によれば、誘電体材料によってスタブをも覆うので、そのスタブ部分が示す伝送特性について、誘電体材料の比誘電率を以て調整を加えることができる。
【0018】
請求項または記載の高周波回路装置によれば、信号線路接続手段をワイヤまたはリボンで構成すると共に、グランド電極接続手段を、ワイヤまたはリボン若しくは導体板で構成し(請求項)、また、信号線路接続手段及びグランド電極接続手段をバンプで構成するので(請求項)、各接続手段が具体的に様々な要素で構成される場合でも、上記と同様の効果が得られる。
【0019】
請求項または記載の高周波回路装置によれば、外部の接続対象を、高周波回路素子(請求項)、または高周波回路素子が搭載されるパッケージ(請求項)とするので、高周波回路素子が他の高周波回路素子と接続される部分(請求項)、または自身が搭載されるパッケージと接続される部分(請求項)について、上記と同様の効果が得られる。
【0020】
請求項または1記載の高周波回路装置によれば、請求項1または2におけるスタブを、信号線路接続手段が接続された後の伝送特性に応じて(請求項)、または信号線路接続手段及びグランド電極接続手段が接続された後の伝送特性に応じて(請求項1)トリミングすることにより伝送特性を調整するので、実際に、各接続手段が信号線路やグランド電極に接続された状態に応じてスタブをトリミング調整して特性インピーダンスを整合させたり、寄生回路成分の影響を低減して伝送特性を調整することができる。
【0021】
請求項1記載の高周波回路装置によれば、スタブをトリミングした後に請求項4の誘電体材料を配置するので、請求項または1における調整に対して、更に誘電体材料の比誘電率を以て調整を加えることができる。
【0022】
【発明の実施の形態】
(第1実施例)
以下、本発明の第1実施例について図1及び図2を参照して説明する。尚、図16乃至図18と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。図1及び図2に示すように、本実施例における高周波回路装置21に搭載されている回路素子(高周波回路素子)22及び23は、高周波回路装置1の回路素子3及び4の信号線路5に、伝送特性調整用のスタブ24を夫々形成してなるものである。
【0023】
回路素子22側には、接続対象たる回路素子23とワイヤ9(信号線路接続手段)及び10,10(グランド電極接続手段)により接続されている側において、信号線路5及びワイヤ9の接続点Paと信号線路5の端部Taとの間に、グランド電極6側に突出する形状のスタブ24が形成されている(図2参照)。また、回路素子23側には、接続対象たるパッケージ基板(パッケージ)2とワイヤ9及び10,10により接続されている側に、回路素子22と同様にしてスタブ24が形成されている。
【0024】
各スタブ24,24の形状(幅及び長さ)は、ワイヤ9及び10,10の長さや、ワイヤ9の接続点Paから信号線路5の端部Taまでの距離等を予め見積もることにより、当該部分に生じる寄生回路成分がオープンスタブとして振る舞う場合の伝送特性を考慮し、そのオープンスタブの伝送特性によって生じる反射損失を、各スタブ24,24を形成することにより低減するように設定する。
【0025】
即ち、接続点Paから端部Taまでの距離をLとすると、その距離Lが高周波信号の波長λに対して無視できない距離である場合は、その部分がオープンスタブとして振る舞う寄生回路成分を生じる。この時、距離Lと波長λとの比率に応じて、オープンスタブは高周波信号に対して帯域通過特性を示したり、帯域阻止特性を示すようになる。
【0026】
従って、例えばボンディング装置の精度などを考慮して、ワイヤボンディングが行われる場合に上記距離Lが高周波信号の波長λに対してどれくらいの比率になるかを予測してオープンスタブの伝送特性を想定し、そのオープンスタブにスタブ24を組み合わせた総合的な伝送特性が、帯域通過特性に近付くように各スタブ24,24の形状を設定する。
【0027】
以上のように本実施例によれば、回路素子22の信号線路5には回路素子23とワイヤ9及び10,10により接続される側に、また、回路素子23の信号線路5にはパッケージ基板2とワイヤ9及び10,10により接続される側に夫々スタブ24,24を設けたので、寄生回路成分による高周波信号の伝送特性の劣化を極力低減することができる。
【0028】
(第2実施例)
図3は本発明の第2実施例を示すものであり、第1実施例と異なる部分についてのみ説明する。図3は、第1実施例の図2相当図であり、第2実施例における高周波回路装置25は、回路素子(高周波回路素子)22′の信号線路5に設けられているスタブ26の位置が、第1実施例のスタブ24とは異なっている。即ち、回路素子22′のスタブ26は、ワイヤ9の接続点Paから信号線路5の端部Taとは反対側に形成されている。
【0029】
スタブ26をこのような位置に設けることにより、ワイヤ9及び10,10並びに接続点Paから信号線路5の端部Taまでの寄生回路成分全てを含んで見た場合のインピーダンスを調整することができる。
【0030】
即ち、スタブ26の分岐点左側(図3中)から右側を見た場合のワイヤ9及び10,10等を含む接続部分の全てのインピーダンスZは、スタブ26の分岐点右側から見た接続部分のインピーダンスをZ1,スタブ26自身のインピーダンスをZ2とすると、Z=Z1+Z2となる。
【0031】
従って、第1実施例のように、ワイヤ9及び10,10の長さやワイヤ9の接続点Paから信号線路5の端部Taまでの距離等を予め見積もりインピーダンスZ1を想定し、スタブ26のインピーダンスZ2を加えたインピーダンスZが、信号線路5及びグランド電極6,6からなる伝送線路の特性インピーダンス(例えば、50Ω)に一致するように、スタブ26の形状を決定するようにする。
【0032】
以上のように第2実施例によれば、回路素子22′の信号線路5に、ワイヤ9の接続点Paから信号線路5の端部Taとは反対側にスタブ26を形成することによって、接続部分の総合的なインピーダンスを、伝送線路の特性インピーダンスに一致させることができ、高周波信号の伝送効率を向上させることができる。
(第3実施例)
図4及び図5は本発明の第3実施例を示すものであり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第3実施例における高周波回路装置27には、第1実施例の高周波回路装置21の回路素子22に代えて回路素子(高周波回路素子)22aが配置されている。
【0033】
また、回路素子23に代えて、回路素子22a及びパッケージ基板2に対してフリップチップ接続される回路素子(接続対象,高周波回路素子)28が配置されている。そして、回路素子28と回路素子22a及びパッケージ基板2との間は、ハンダからなるバンプ29(信号線路接続手段),30,30(グランド電極接続手段)によって接続されている。
【0034】
回路素子22aの信号線路5には、バンプ29との接続点の近傍にスタブ24aが形成されている。スタブ24aの形状は、第2実施例と同様に、バンプ29及び30,30の形状や、これらのバンプ29等で接続されることにより生じる回路素子28と回路素子22a及びパッケージ基板2との間隔、また、バンプ29から信号線路5の端部間での距離を予め見積もり、バンプ29等による接続部分の総合的なインピーダンスが、伝送線路の特性インピーダンスに一致するように設定する。
【0035】
以上のように第3実施例によれば、回路素子22a及びパッケージ基板2に対して、バンプ29及び30,30により回路素子28をフリップチップ接続する場合でも、第2実施例と同様の効果が得られる。
【0036】
(第4実施例)
図6乃至図8は本発明の第4実施例を示すものであり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第4実施例における高周波回路装置31は、第1実施例の高周波回路装置21に対して、回路素子22,23間及び回路素子23とパッケージ基板2との間を接続するワイヤ9及び10,10部分に、例えばポリイミドなどの誘電体材料32を配置した構成である。
【0037】
図7及び図8では、回路素子22,23間の接続状態を示すが、誘電体材料32は、ワイヤ9及び10,10を覆い、且つ、ワイヤ9とワイヤ10,10との間に存在する空隙を充填すると共に、回路素子22及び23の信号線路5に対するワイヤ9の各接続点Pa及びPbと、信号線路5の一端Ta及びTbまでの部分5′,5′(即ち、ワイヤ9が信号線路5に対向する部分)をも充填するように配置されている(図8参照)。
【0038】
また、誘電体材料32は、回路素子22,23上の各スタブ24,24部分をも覆うように配置されている。尚、グランド電極6,6間とを接続するワイヤ10,10に関しても同様であり、また、回路素子24とパッケージ基板2との接続部分に配置されている誘電体材料32についても同様である。
【0039】
このように誘電体材料32を配置することの作用効果は以下の通りである。即ち、ワイヤ9とワイヤ10,10との間に存在する空隙に誘電体材料32(比誘電率をεs )を充填することにより、ワイヤ9及び10,10部分を伝搬する高周波信号の波長λを1/(εs 0.5)倍にすることができ、ワイヤ9及び10,10部分の特性インピーダンスZc を、回路素子22及び23の伝送線路の特性インピーダンスZ0 に等価的に近付けるように整合することができる。
【0040】
そして、特性インピーダンスZc を、特性インピーダンスZ0 に近付けることによって、特性インピーダンスの不整合によりワイヤ9及び10,10部分で生じる反射損失及び透過損失は低減されるようになる。
【0041】
また、前述のように、信号線路5の端部5′に生じる寄生回路成分は、対向部分5′の長さLによって周波数特性が決定されるオープンスタブとみなすことができる。そこで、誘電体材料32でワイヤ9と信号線路5とが対向する部分を充填することにより、上述のように、ワイヤ9及び10,10部分を伝搬する高周波信号の波長λが1/(εs 0.5)倍となる実効長をλe とすると、その実効長λe が変化して長さLに対する割合が変化することにより、オープンスタブの周波数特性を等価的に変化させることができる。
【0042】
従って、第1実施例のようにスタブ24を形成して寄生回路成分による高周波信号の伝送特性の劣化を低減するために調整を行った場合に、実際のワイヤ9及び10,10の接続状態が当初の予想と異なり、結果的に調整を十分に行うことができない場合でも、更に誘電体材料32を配置することによって調整を行うことが可能となる。
【0043】
以上のように第4実施例によれば、回路素子22,23間及び回路素子23とパッケージ基板2との間を接続するワイヤ9及び10,10部分に、誘電体材料32を配置することによって、特性インピーダンスの整合や寄生回路成分による伝送特性の劣化の影響を低減するための調整をより広範囲に行うことができ、高周波信号の伝送効率をより高めることができる。
【0044】
(第5実施例)
図9乃至図11は本発明の第5実施例を示すものである。第5実施例における高周波回路装置33は、第3実施例における高周波回路装置27の構成において、回路素子28及び22aとの間を接続するバンプ29及び30,30部分に、ポリイミドなどの誘電体材料34を配置したものである。
【0045】
誘電体材料34は、バンプ29及び30,30を覆うと共に、バンプ29とバンプ30,30との間に存在する空隙を充填し、且つ、図11に示すように、回路素子22a及び28の信号線路5に対するバンプ29の各接続点Pc及びPdと、信号線路5の一端Tc及びTdまでの部分5′及び5′をも覆うように配置されている。更に、誘電体材料34は、スタブ24a部分をも覆うように配置されている。
【0046】
以上のように構成された第5実施例によれば、第3実施例のようにスタブ24aによって伝送特性の調整を図った後に、第4実施例のように誘電体材料34を配置することによって、フリップチップ接続される回路素子28を備えた高周波回路装置33についても、第4実施例と同様の効果が得られる。
【0047】
(第6実施例)
図12は本発明の第6実施例を示すものである。第6実施例においては、第1実施例の高周波回路装置21の回路素子22,23間にワイヤ9及び10,10を実際にボンディングした後に、回路素子22上に形成されたスタブ24を例えばレーザなどを用いてトリミングしてスタブ24′とすることにより、当該接続部分の伝送特性の更なる調整を図るようにしたものである。
【0048】
即ち、高周波回路装置21の完成後においても、ワイヤ9及び10,10が実際にボンディングされた結果、当該部分が示す伝送特性は当初に予想したものと異なる場合があり、逆に、反射損失がより増加してしまう場合も有り得る。そこで、ワイヤボンディング後の実際の伝送特性に応じてスタブ24をトリミングすることにより、完成後の状態に合わせて伝送特性の調整を行うことができる。
【0049】
(第7実施例)
図13は本発明の第7実施例を示すもので、第7実施例においては、第3実施例の高周波回路装置27の回路素子22a上に形成されたスタブ24aについて、、第6実施例と同様にトリミングを行いスタブ24a′として、当該接続部分の伝送特性の更なる調整を図るようにしたものである。即ち、回路素子28がフリップチップ接続されている高周波回路装置27においても、バンプ29及び30,30が実際に半田付けされた結果、当該部分が示す伝送特性に応じてスタブ24aをトリミングすることにより、第6実施例と同様に完成後の状態に合わせて伝送特性の調整を行うことができる。
【0050】
(第8実施例)
図14は本発明の第8実施例を示すものである。第8実施例では、第6実施例においてスタブ24をトリミングして調整を行った後の高周波回路装置21に対し、第4実施例と同様に、ワイヤ9及び10,10並びにスタブ24′部分に誘電体材料32を配置したものである。
【0051】
このような第8実施例によれば、スタブ24をトリミングすることにより寄生回路成分による反射損失を低減した上で誘電体材料32を配置することによって、ワイヤ9及び10,10部分の特性インピーダンスを、回路素子23の伝送線路の特性インピーダンスに整合させることができ、総じて、高周波信号の伝送効率を向上させることができる。
【0052】
(第9実施例)
図15は本発明の第9実施例を示すものである。第9実施例では、第7実施例においてスタブ24aをトリミングして調整を行った後の高周波回路装置27に対し、第4実施例と同様に、バンプ29及び30,30並びにスタブ24a′部分に誘電体材料34を配置したものである。
【0053】
このような第9実施例によれば、回路素子28がフリップチップ接続されている高周波回路装置27においても、スタブ24aをトリミングすることにより寄生回路成分による反射損失を低減した上で誘電体材料42を配置することによって、バンプ29及び30,30部分の特性インピーダンスを、回路素子23aの伝送線路の特性インピーダンスに整合させることができ、第8実施例と同様に、総じて高周波信号の伝送効率を向上させることができる。
【0054】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、次のような変形または拡張が可能である。
信号線路接続手段及びグランド電極接続手段はワイヤに限ることなく、リボンであっても良い。また、グランド電極接続手段は導体板であっても良い。
誘電体材料はポリイミドに限ることなく、例えばエポキシやシリコンなどでも良く、必要な比誘電率を有するものを適宜選択すれば良い。
コプレーナ線路を有する高周波回路装置に限ることなく、マイクロストリップ線路等を有するプレーナ型高周波回路装置に適用しても良い。また、マイクロストリップ線路に対して誘電体材料を配置する場合は、信号線路接続手段と信号線路とが対向する部分及び信号線路接続手段とグランド電極(パッケージ基板と兼用されている)とが対向する部分とを誘電体材料で充填するようにすれば良い。また、この場合、信号線路接続手段の両側にグランド電極接続手段をも配置して、両者間の空隙をも誘電体材料で充填するようにしても良い。
【0055】
例えば、第1実施例において、回路素子22,23間の接続において、回路素子23側にもスタブを形成して良い。また、回路素子22及び23とパッケージ基板2との間の接続において、パッケージ基板2側にもスタブを形成して良い。他の実施例についても同様であり、例えば、回路素子22a,28間の接続において、回路素子28側にもスタブを形成して良い。
第2実施例のようにスタブ26を設けた場合も、第4実施例と同様にして誘電体材料を配置しても良い。
パッケージに搭載される高周波回路素子は、1個のみであっても、また、3個以上であっても良い。
【図面の簡単な説明】
【図1】本発明の第1実施例を示す高周波回路装置の斜視図
【図2】回路素子間の接続状態を示す平面図
【図3】本発明の第2実施例を示す図2相当図
【図4】本発明の第3実施例を示す図1相当図
【図5】一部を透視して示す図2相当図
【図6】本発明の第4実施例を示す図1相当図
【図7】図2相当図
【図8】回路素子間の接続状態を示す断面図
【図9】本発明の第5実施例を示す図1相当図
【図10】図5相当図
【図11】図8相当図
【図12】本発明の第6実施例を示す図2相当図
【図13】本発明の第7実施例を示す図5相当図
【図14】本発明の第8実施例を示す図2相当図
【図15】本発明の第9実施例を示す図5相当図
【図16】従来技術を示す図1相当図
【図17】図2相当図
【図18】図8相当図
【符号の説明】
2はパッケージ基板(接続対象,パッケージ)、5は信号線路、6,6はグランド電極、7は信号線路、8,8はグランド電極、9はワイヤ(信号線路接続手段)、10,10はワイヤ(グランド電極接続手段)、21は高周波回路装置、22,22′,22aは回路素子(高周波回路素子)、23は回路素子(接続対象,高周波回路素子)、24,24′24a及び24a′はスタブ、25は高周波回路装置、26はスタブ、28は回路素子(接続対象,高周波回路素子)、29はバンプ(信号線路接続手段)、30,30はバンプ(グランド電極接続手段)、31は高周波回路装置、32は誘電体材料、33は高周波回路装置、34は誘電体材料を示す。

Claims (11)

  1. 高周波信号を処理する高周波回路素子と、
    前記高周波回路素子上のグランド電極と、
    前記高周波回路素子上の信号線路と外部の接続対象上の信号線路との間を接続する信号線路接続手段と、
    前記信号線路接続手段と前記高周波回路素子上の信号線路との接続点近傍における前記高周波回路素子上の信号線路上に形成される伝送特性調整用のスタブとを備え、
    前記信号線路接続手段及び当該信号線路接続手段と前記信号線路とが対向する部分を充填するように誘電体材料を配置したことを特徴とする高周波回路装置。
  2. 前記高周波回路素子上のグランド電極と前記外部の接続対象上のグランド電極との間を接続するグランド電極接続手段を備えていることを特徴とする請求項1記載の高周波回路装置。
  3. 前記信号線路接続手段と前記グランド電極接続手段との間の空隙を充填すると共に、前記グランド電極接続手段及び当該グランド電極接続手段と前記グランド電極とが対向する部分をも充填するように誘電体材料を配置したことを特徴とする請求項2記載の高周波回路装置。
  4. 前記誘電体材料は、前記スタブをも覆うように配置されていることを特徴とする請求項1または3記載の高周波回路装置。
  5. 前記信号線路接続手段は、ワイヤまたはリボンで構成されると共に、
    前記グランド電極接続手段は、ワイヤまたはリボン若しくは導体板で構成されることを特徴とする請求項2記載の高周波回路装置。
  6. 前記信号線路接続手段及びグランド電極接続手段は、バンプで構成されることを特徴とする請求項2記載の高周波回路装置。
  7. 前記外部の接続対象は、高周波回路素子であることを特徴とする請求項1乃至6の何れかに記載の高周波回路装置。
  8. 前記外部の接続対象は、前記高周波回路素子が搭載されるパッケージであることを特徴とする請求項1乃至7の何れかに記載の高周波回路装置。
  9. 前記スタブを前記信号線路接続手段が接続された後の伝送特性に応じてトリミングすることにより、前記伝送特性を調整することを特徴とする請求項1記載の高周波回路装置。
  10. 前記スタブを前記信号線路接続手段及び前記グランド電極接続手段が接続された後の伝送特性に応じてトリミングすることにより、前記伝送特性を調整することを特徴とする請求項3記載の高周波回路装置。
  11. 前記誘電体材料は、前記スタブをトリミングした後に配置されたものであることを特徴とする請求項4記載の高周波回路装置。
JP01406598A 1998-01-27 1998-01-27 高周波回路装置 Expired - Fee Related JP3800786B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01406598A JP3800786B2 (ja) 1998-01-27 1998-01-27 高周波回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01406598A JP3800786B2 (ja) 1998-01-27 1998-01-27 高周波回路装置

Publications (2)

Publication Number Publication Date
JPH11214581A JPH11214581A (ja) 1999-08-06
JP3800786B2 true JP3800786B2 (ja) 2006-07-26

Family

ID=11850704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01406598A Expired - Fee Related JP3800786B2 (ja) 1998-01-27 1998-01-27 高周波回路装置

Country Status (1)

Country Link
JP (1) JP3800786B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4989992B2 (ja) * 2006-11-30 2012-08-01 京セラ株式会社 整合回路、送信器、受信器、送受信器およびレーダ装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595210A (ja) * 1991-10-03 1993-04-16 Mitsubishi Electric Corp モノリシツクマイクロ波集積回路
JPH09134981A (ja) * 1995-11-08 1997-05-20 Fujitsu Ltd マイクロ波・ミリ波帯の機能モジュールパッケージ

Also Published As

Publication number Publication date
JPH11214581A (ja) 1999-08-06

Similar Documents

Publication Publication Date Title
US6903402B2 (en) Interdigital capacitor having a cutting target portion
US5629241A (en) Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same
JP2605502B2 (ja) パッケージ
US5977631A (en) Semiconductor device including a semiconductor package with electromagnetic coupling slots
JPH0637202A (ja) マイクロ波ic用パッケージ
JPH05283487A (ja) 高周波信号用配線及びそのボンディング装置
JPH0766949B2 (ja) Icパッケージ
US5852391A (en) Microwave/millimeter-wave functional module package
JP3457802B2 (ja) 高周波用半導体装置
JP2861956B2 (ja) 高周波デバイスパッケージ及びその製造方法
CN103563071B (zh) 配线基板及使用配线基板的高频模块
US6998292B2 (en) Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
JP3800786B2 (ja) 高周波回路装置
JP3570887B2 (ja) 高周波用配線基板
JPH09172221A (ja) 光半導体素子の実装構造
JP3804244B2 (ja) 高周波回路装置
JP3618046B2 (ja) 高周波回路用パッケージ
JP2650871B2 (ja) ハイブリッドic
US11069634B2 (en) Amplifier and amplification apparatus
JP3489926B2 (ja) 高周波回路装置
KR102587458B1 (ko) 반도체 장치 및 안테나 장치
JP3704440B2 (ja) 高周波用配線基板の接続構造
JP2002134648A (ja) 実装用配線基板および半導体装置の実装構造
JP3181036B2 (ja) 高周波用パッケージの実装構造
JPS6255721B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140512

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees